KR20150061898A - Display device and driving method thereof - Google Patents

Display device and driving method thereof Download PDF

Info

Publication number
KR20150061898A
KR20150061898A KR1020130146225A KR20130146225A KR20150061898A KR 20150061898 A KR20150061898 A KR 20150061898A KR 1020130146225 A KR1020130146225 A KR 1020130146225A KR 20130146225 A KR20130146225 A KR 20130146225A KR 20150061898 A KR20150061898 A KR 20150061898A
Authority
KR
South Korea
Prior art keywords
data
pixel
line
signal
lines
Prior art date
Application number
KR1020130146225A
Other languages
Korean (ko)
Inventor
김인환
김민철
전병근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130146225A priority Critical patent/KR20150061898A/en
Publication of KR20150061898A publication Critical patent/KR20150061898A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A display device includes a plurality of pixels, a scan driving unit which successively applies a scan signal of a gate on voltage to a plurality of scan lines which are connected to the pixels, a data driving unit which applies a data signal to a plurality of data lines connected to the pixels by corresponding to the scan signal of the gate on voltage, and a signal control unit which controls the operations of the scan driving unit and the data driving unit to input a first data to a first pixel arranged in a first line among the pixels in a first frame, to input a first white data of brightness extracted from the data before the correction of the first data to a second pixel arranged in a second line near the first line among the pixels in a second frame, to input a second data to the second pixel in a third frame, and to input a second white data of brightness extracted from the data before the correction of the second data to the first pixel in a fourth frame.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}DISPLAY DEVICE AND DRIVING METHOD THEREOF [0002]

본 발명은 표시 장치 및 그 구동 방법에 관한 것이다. The present invention relates to a display apparatus and a driving method thereof.

최근, 1280×720의 HD 해상도보다 높은 1920×1080의 풀 HD 해상도를 갖는 표시 장치가 대중화되고 있을 뿐만 아니라, 3840×2160 이상의 UHD 해상도를 갖는 표시 장치가 개발되고 있다. In recent years, a display device having a full HD resolution of 1920 x 1080, which is higher than the HD resolution of 1280 x 720, has been popularized, and a display device having a UHD resolution of 3840 x 2160 or more has been developed.

이러한 고해상도는 대형 표시 장치뿐만 아니라 휴대폰과 같은 소형 표시 장치에도 적용되고 있다. 대형 표시 장치에서는 고해상도 구현을 위한 다수의 화소를 배치할 수 있는 공간적 여유를 가질 수 있으나, 소형 표시 장치에서는 고해상도 구현을 위한 다수의 화소를 배치할 수 있는 공간적 여유가 제한적일 수 밖에 없다.Such a high resolution is applied not only to a large display device but also to a small display device such as a mobile phone. The large display device can have a spatial margin to place a plurality of pixels for realizing a high resolution. However, in a small display device, a spatial margin for placing a large number of pixels for realizing a high resolution is limited.

고해상도 구현을 위한 다양한 연구가 진행되고 있으나, 플리커(flicker) 현상 등의 문제가 발생되고 있다.Various studies have been made to realize a high resolution, but flicker phenomenon has been encountered.

본 발명이 해결하고자 하는 기술적 과제는 한정된 공간에 다수의 화소를 집적할 수 있고, 고해상도 구현이 가능한 표시 장치 및 그 구동 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention provides a display device capable of integrating a plurality of pixels in a limited space and realizing a high resolution, and a driving method thereof.

본 발명의 일 실시예에 따른 표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 주사 구동부, 상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 화소에 연결되어 있는 복수의 데이터 라인에 데이터 신호를 인가하는 데이터 구동부, 및 제1 프레임에서 상기 복수의 화소 중에서 제1 라인에 배열되어 있는 제1 화소에 제1 데이터가 입력되고, 제2 프레임에서 상기 복수의 화소 중에서 상기 제1 라인에 인접한 제2 라인에 배열되어 있는 제2 화소에 상기 제1 데이터의 보정 전의 데이터로부터 추출된 휘도의 제1 화이트 데이터가 입력되고, 제3 프레임에서 상기 제2 화소에 제2 데이터가 입력되고, 제4 프레임에서 상기 제1 화소에 상기 제2 데이터의 보정 전의 데이터로부터 추출된 휘도의 제2 화이트 데이터가 입력되도록 상기 주사 구동부 및 상기 데이터 구동부의 동작을 제어하는 신호 제어부를 포함한다.A display device according to an embodiment of the present invention includes a scan driver for sequentially applying a scan signal of a gate-on voltage to a plurality of pixels, a plurality of scan lines connected to the plurality of pixels, A data driver for applying a data signal to a plurality of data lines corresponding to the plurality of pixels, and a second data driver for inputting first data to a first pixel arranged in a first line among the plurality of pixels in a first frame , The first white data of the luminance extracted from the data before the correction of the first data is input to the second pixel arranged in the second line adjacent to the first line among the plurality of pixels in the second frame, The second data is input to the second pixel in the frame, and the data of the second data is input to the first pixel in the fourth frame from the data before the correction of the second data And a signal controller for controlling the operations of the scan driver and the data driver so that the second white data of the extracted brightness is input.

상기 제1 라인은 홀수의 행 라인 및 짝수의 행 라인 중 어느 하나이고, 상기 제2 라인은 상기 홀수의 행 라인 및 짝수의 행 라인 중 다른 하나일 수 있다.The first line may be any one of an odd number of row lines and an even number of row lines and the second line may be the other of the odd number of row lines and the even number of row lines.

상기 제1 화소 및 상기 제2 화소는 하나의 화소 회로를 공유할 수 있다.The first pixel and the second pixel may share one pixel circuit.

상기 제1 화소를 발광시키기 위한 제1 발광 신호를 상기 화소 회로에 인가하고, 상기 제2 화소를 발광시키기 위한 제2 발광 신호를 상기 회소 회로에 인가하는 발광 구동부를 더 포함할 수 있다.And a light emitting driver for applying a first light emitting signal for causing the first pixel to emit light to the pixel circuit and a second light emitting signal for causing the second pixel to emit light to the pixel circuit.

상기 제1 프레임에서 상기 제1 데이터에 대응하는 제1 컬러 영상이 상기 제1 라인에 표시되고, 상기 제2 프레임에서 상기 제1 화이트 데이터에 대응하는 제1 화이트 영상이 상기 제2 라인에 표시되고, 상기 제3 프레임에서 상기 제2 데이터에 대응하는 제2 컬러 영상이 상기 제2 라인에 표시되고, 상기 제4 프레임에서 상기 제2 화이트 데이터에 대응하는 제2 화이트 영상이 상기 제1 라인에 표시될 수 있다. A first color image corresponding to the first data in the first frame is displayed on the first line and a first white image corresponding to the first white data in the second frame is displayed on the second line , A second color image corresponding to the second data in the third frame is displayed on the second line, and a second white image corresponding to the second white data in the fourth frame is displayed on the first line .

상기 제1 프레임 내지 제4 프레임에서 상기 제1 라인 및 상기 제2 라인 중에서 상기 제1 컬러 영상, 상기 제1 화이트 영상, 상기 제2 컬러 영상 및 상기 제2 화이트 영상 중 어느 하나가 표시되지 않는 다른 하나의 라인에는 블랙 영상이 표시될 수 있다.Wherein the first color image, the first white image, the second color image, and the second white image among the first line and the second line in the first frame to the fourth frame are displayed A black image may be displayed on one line.

상기 신호 제어부는 상기 제1 데이터의 보정 전의 데이터로부터 제1 YCbCr을 추출하고, 상기 제1 YCbCr로부터 상기 제1 화이트 데이터의 휘도를 추출하고, 상기 제2 데이터의 보정 전의 데이터로부터 제2 YCbCr을 추출하고, 상기 제2 YCbCr로부터 상기 제2 화이트 데이터의 휘도를 추출할 수 있다.Wherein the signal controller extracts a first YCbCr from data before correction of the first data, extracts a luminance of the first white data from the first YCbCr, extracts a second YCbCr from the data before correction of the second data, And the luminance of the second white data can be extracted from the second YCbCr.

본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은 제1 프레임에서 복수의 행 라인 중에서 서로 이격된 제1 라인에 제1 컬러 영상을 표시하는 단계, 제2 프레임에서 상기 복수의 행 라인 중에서 서로 이격된 나머지의 제2 라인에 제1 화이트 영상을 표시하는 단계, 제3 프레임에서 상기 제2 라인에 제2 컬러 영상을 표시하는 단계, 및 제4 프레임에서 상기 제1 라인에 제2 화이트 영상을 표시하는 단계를 포함하고, 상기 제1 화이트 영상의 휘도는 상기 제1 컬러 영상의 휘도에 대응되고, 상기 제2 화이트 영상의 휘도는 상기 제2 컬러 영상의 휘도에 대응된다.A method of driving a display device according to another embodiment of the present invention includes displaying a first color image on a first line spaced from each other among a plurality of line lines in a first frame, Displaying the first white image on the second line of the remaining space, displaying the second color image on the second line in the third frame, and displaying the second white image on the first line in the fourth frame Wherein the luminance of the first white image corresponds to the luminance of the first color image and the luminance of the second white image corresponds to the luminance of the second color image.

상기 제1 라인은 홀수의 행 라인 및 짝수의 행 라인 중 어느 하나이고, 상기 제2 라인은 상기 홀수의 행 라인 및 짝수의 행 라인 중 다른 하나일 수 있다.The first line may be any one of an odd number of row lines and an even number of row lines and the second line may be the other of the odd number of row lines and the even number of row lines.

상기 제1 프레임에서 복수의 행 라인 중에서 서로 이격된 제1 라인에 제1 컬러 영상을 표시하는 단계는, 복수의 화소에 연결되어 있는 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계, 상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 화소에 연결되어 있는 복수의 데이터 라인에 제1 데이터 신호를 인가하는 단계, 및 상기 복수의 화소에 연결되어 있는 복수의 제1 발광 라인에 게이트 온 전압의 제1 발광 신호를 인가하는 단계를 포함할 수 있다.The step of displaying the first color image on the first line spaced from each other among the plurality of line lines in the first frame includes sequentially applying a gate-on voltage scanning signal to a plurality of scan lines connected to the plurality of pixels Applying a first data signal to a plurality of data lines connected to the plurality of pixels in response to a scan signal of the gate-on voltage, applying a first data signal to a plurality of first light emitting lines And applying a first emission signal of a gate-on voltage.

상기 제2 프레임에서 상기 복수의 행 라인 중에서 서로 이격된 나머지의 제2 라인에 제1 화이트 영상을 표시하는 단계는, 상기 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계, 상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터 라인에 제2 데이터 신호를 인가하는 단계, 및 상기 복수의 화소에 연결되어 있는 복수의 제2 발광 라인에 게이트 온 전압의 제2 발광 신호를 인가하는 단계를 포함할 수 있다.The step of displaying the first white image on the remaining second lines spaced from each other among the plurality of the row lines in the second frame includes sequentially applying a gate-on voltage scanning signal to the plurality of scanning lines, Applying a second data signal to the plurality of data lines corresponding to a scan signal of a gate-on voltage, and applying a second data signal of a gate-on voltage to a plurality of second light- .

제3 프레임에서 상기 제2 라인에 제2 컬러 영상을 표시하는 단계는, 상기 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계, 상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터 라인에 제3 데이터 신호를 인가하는 단계, 및 상기 복수의 제2 발광 라인에 게이트 온 전압의 제2 발광 신호를 인가하는 단계를 포함할 수 있다.The step of displaying the second color image on the second line in the third frame includes sequentially applying a gate-on voltage scanning signal to the plurality of scanning lines, Applying a third data signal to the data lines of the plurality of second light emitting lines, and applying a second light emitting signal of a gate-on voltage to the plurality of second light emitting lines.

제4 프레임에서 상기 제1 라인에 제2 화이트 영상을 표시하는 단계는, 복수의 화소에 연결되어 있는 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계, 상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터 라인에 제4 데이터 신호를 인가하는 단계, 및 상기 복수의 제1 발광 라인에 게이트 온 전압의 제1 발광 신호를 인가하는 단계를 포함할 수 있다.The step of displaying the second white image on the first line in the fourth frame includes sequentially applying a gate-on voltage scan signal to a plurality of scan lines connected to the plurality of pixels, Applying a fourth data signal to the plurality of data lines corresponding to the plurality of data lines, and applying a first emission signal of a gate-on voltage to the plurality of first light emission lines.

상기 게이트 온 전압의 제1 발광 신호에 의해 상기 제1 라인에 배열되어 있는 복수의 제1 유기 발광 다이오드가 상기 복수의 화소 각각의 화소 회로에 연결될 수 있다.The plurality of first organic light emitting diodes arranged in the first line may be connected to the pixel circuits of the plurality of pixels by the first emission signal of the gate-on voltage.

상기 게이트 온 전압의 제2 발광 신호에 의해 상기 제2 라인에 배열되어 있는 복수의 제2 유기 발광 다이오드가 상기 복수의 화소 각각의 화소 회로에 연결될 수 있다. And a plurality of second organic light emitting diodes arranged in the second line may be connected to the pixel circuits of the plurality of pixels by the second light emitting signal of the gate-on voltage.

상기 제1 데이터 신호는 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터 각각에서 픽셀 별 화이트 휘도 오프셋을 차감하여 산출되고, 상기 픽셀 별 화이트 휘도 오프셋은 상기 적색 계조 데이터, 상기 녹색 계조 데이터 및 상기 청색 계조 데이터를 포함하는 픽셀 데이터에서 최소 계조값을 차감한 값으로 결정될 수 있다.Wherein the first data signal is calculated by subtracting a pixel-by-pixel white luminance offset in each of the red gradation data, the green gradation data, and the blue gradation data, and the white luminance offset for each pixel is calculated based on the red gradation data, the green gradation data, May be determined as a value obtained by subtracting the minimum gradation value from the pixel data including the data.

상기 제2 데이터 신호는 상기 픽셀 데이터로부터 추출된 휘도를 포함할 수 있다.The second data signal may include luminance extracted from the pixel data.

상기 제3 데이터 신호는 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터 각각에서 픽셀 별 화이트 휘도 오프셋을 차감하여 산출되고, 상기 픽셀 별 화이트 휘도 오프셋은 상기 적색 계조 데이터, 상기 녹색 계조 데이터 및 상기 청색 계조 데이터를 포함하는 픽셀 데이터에서 최소 계조값을 차감한 값으로 결정될 수 있다. Wherein the third data signal is calculated by subtracting a pixel-by-pixel white luminance offset in each of the red gradation data, the green gradation data, and the blue gradation data, and the white luminance offset for each pixel is calculated based on the red gradation data, the green gradation data, May be determined as a value obtained by subtracting the minimum gradation value from the pixel data including the data.

상기 제4 데이터 신호는 상기 픽셀 데이터로부터 추출된 휘도를 포함할 수 있다. The fourth data signal may include luminance extracted from the pixel data.

복수의 화소가 하나의 화소 회로를 공유함으로써 한정된 공간에 다수의 화소를 집적할 수 있고, 이에 따라 소형 표시 장치에서도 고해상도 구현이 가능해진다.A plurality of pixels can be integrated in a limited space by sharing one pixel circuit, thereby realizing a high resolution in a small display device.

그리고 영상 데이터로부터 추출한 휘도를 이용하여 플리커(flicker) 현상이 발생하는 것을 방지할 수 있다. Also, it is possible to prevent a flicker phenomenon from occurring by using the luminance extracted from the image data.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따는 표시 장치의 표시부의 구성을 나타내는 예시도이다.
도 3은 본 발명의 일 실시예에 따른 화소 회로를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 제1 프레임에 표시되는 영상을 나타내는 예시도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 제2 프레임에 표시되는 영상을 나타내는 예시도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 제3 프레임에 표시되는 영상을 나타내는 예시도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제4 프레임에 표시되는 영상을 나타내는 예시도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치에서 제1 내지 4 프레임이 표시될 때 시청자에게 시인되는 영상을 나타내는 예시도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치에서 영상 신호의 처리 과정을 나타내는 흐름도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치에서 영상 표시를 위한 데이터를 추출하는 과정을 나타내는 흐름도이다.1 is a block diagram showing a display device according to an embodiment of the present invention.
2 is an exemplary view showing a configuration of a display unit of a display device according to an embodiment of the present invention.
3 is a circuit diagram showing a pixel circuit according to an embodiment of the present invention.
4 is a timing chart for explaining a driving method of a display device according to an embodiment of the present invention.
5 is an exemplary view showing an image displayed on a first frame of a display device according to an embodiment of the present invention.
6 is an exemplary diagram illustrating an image displayed on a second frame of a display device according to an embodiment of the present invention.
7 is an exemplary diagram illustrating an image displayed on a third frame of a display apparatus according to an embodiment of the present invention.
8 is an exemplary view showing an image displayed on a fourth frame of the display apparatus according to an embodiment of the present invention.
FIG. 9 is an exemplary view showing an image viewed by a viewer when first to fourth frames are displayed in a display device according to an embodiment of the present invention. FIG.
10 is a flowchart illustrating a process of processing a video signal in a display device according to an embodiment of the present invention.
11 is a flowchart illustrating a process of extracting data for displaying an image in a display device according to an embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art to which the present invention pertains. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.In addition, in the various embodiments, components having the same configuration are represented by the same reference symbols in the first embodiment. In the other embodiments, only components different from those in the first embodiment will be described .

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다. 1 is a block diagram showing a display device according to an embodiment of the present invention.

도 1을 참조하면, 표시장치는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300), 발광 구동부(400), 전원 공급부(500) 및 표시부(600)를 포함한다.Referring to FIG. 1, the display device includes a signal controller 100, a scan driver 200, a data driver 300, a light emitting driver 400, a power supply 500, and a display 600.

신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(ImS) 및 동기 신호를 수신한다. 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 동기 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다. The signal control unit 100 receives a video signal ImS and a synchronization signal input from an external device. The video signal ImS contains luminance information of a plurality of pixels. The luminance has a predetermined number, for example, 1024 (= 2 10 ), 256 (= 2 8 ), or 64 (= 26 ) gradations. The synchronizing signal includes a horizontal synchronizing signal Hsync, a vertical synchronizing signal Vsync, and a main clock signal MCLK.

신호 제어부(100)는 영상 신호(ImS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 내지 제3 구동 제어신호(CONT1, CONT2, CONT3) 및 영상 데이터(ImD)를 생성한다.The signal controller 100 generates first to third drive control signals CONT1, CONT2 and CONT3 according to a video signal ImS, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync and a main clock signal MCLK, And generates image data ImD.

신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사 라인 단위로 영상 신호(ImS)를 구분하여 영상 데이터(ImD)를 생성한다. 신호 제어부(100)는 영상 데이터(ImD)를 제2 구동 제어신호(CONT2)와 함께 데이터 구동부(300)로 전송한다.The signal controller 100 divides the video signal ImS in units of frames according to the vertical synchronization signal Vsync and divides the video signal ImS in units of the scanning lines according to the horizontal synchronization signal Hsync to generate the video data ImD ). The signal controller 100 transmits the image data ImD to the data driver 300 together with the second drive control signal CONT2.

이때, 신호 제어부(100)는 영상 신호(ImS)로부터 복수의 홀수의 행 라인 및 복수의 짝수의 행 라인에 인가되는 데이터가 구분되어 인가될 수 있도록 주사 구동부(200), 데이터 구동부(300) 및 발광 구동부(400)의 동작을 제어할 수 있다. 복수의 홀수의 행 라인은 복수의 행 라인 중에서 서로 이격된 제1 라인이고, 복수의 짝수의 행 라인은 복수의 행 라인 중에서 서로 이격된 나머지의 제2 라인일 수 있다. 복수의 홀수의 행 라인 및 복수의 짝수의 행 라인에 데이터가 구분되어 인가되는 방법에 대한 상세한 설명은 후술한다. At this time, the signal controller 100 controls the scan driver 200, the data driver 300, and the data driver 300 so that data applied to a plurality of odd-numbered row lines and a plurality of even-numbered row lines can be separately applied from the video signal ImS. The operation of the light emitting driver 400 can be controlled. The plurality of odd-numbered row lines may be the first line spaced from each other among the plurality of row lines, and the plurality of even-numbered row lines may be the remaining second line spaced from each other among the plurality of row lines. A detailed description of how data is separately applied to a plurality of odd-numbered row lines and a plurality of even-numbered row lines will be described later.

표시부(600)는 복수의 화소를 포함하는 표시 영역이다. 표시부(600)에는 대략 행 방향으로 연장되어 서로가 거의 평행한 복수의 주사 라인, 대략 열 방향으로 연장되어 서로가 거의 평행한 복수의 데이터 라인, 및 복수의 발광 라인이 복수의 화소에 연결되도록 형성된다. 복수의 화소는 대략 행렬의 형태로 배열된다.The display unit 600 is a display area including a plurality of pixels. The display unit 600 includes a plurality of scan lines extending substantially in the row direction and substantially parallel to each other, a plurality of data lines extending substantially in the column direction and substantially parallel to each other, and a plurality of data lines do. A plurality of pixels are arranged in the form of a matrix.

주사 구동부(200)는 복수의 주사 라인에 연결되고, 제1 구동 제어신호(CONT1)에 따라 복수의 주사 라인에 게이트 온 전압의 주사 신호(S[1]~S[n])를 순차적으로 인가할 수 있다. The scan driver 200 is connected to the plurality of scan lines and sequentially applies the gate-on voltage scan signals S [1] to S [n] to the plurality of scan lines in accordance with the first drive control signal CONT1 can do.

데이터 구동부(300)는 복수의 데이터 라인에 연결되고, 제2 구동 제어신호(CONT2)에 따라 영상 데이터(ImD)를 샘플링 및 홀딩하고, 복수의 데이터 라인 각각에 복수의 데이터 신호(data[1]~data[m])를 전달한다. 데이터 구동부(300)는 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터 라인에 소정의 전압 범위를 갖는 데이터 신호를 인가한다.The data driver 300 is connected to a plurality of data lines and samples and holds the image data ImD according to the second drive control signal CONT2 and supplies a plurality of data signals data [1] to the plurality of data lines, ~ data [m]). The data driver 300 applies a data signal having a predetermined voltage range to a plurality of data lines corresponding to the scanning signal of the gate-on voltage.

발광 구동부(400)는 복수의 발광 라인에 연결되고, 제3 구동 제어신호(CONT3)에 따라 복수의 발광 신호(ODD_EM[1]~ODD_EM[n], EVEN_EM[1]~EVEN_EM[n])를 생성하여 복수의 발광 라인에 인가한다. 복수의 발광 라인은 홀수 번째 배열되는 n개의 발광 라인 및 짝수 번째 배열되는 n개의 발광 라인을 포함할 수 있다. 복수의 발광 신호(ODD_EM[1]~ODD_EM[n], EVEN_EM[1]~EVEN_EM[n])는 홀수 번째의 n개의 발광 라인에 인가되는 제1 발광 신호(ODD_EM[1]~ODD_EM[n]) 및 짝수 번째의 n개의 발광 라인에 인가되는 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])를 포함할 수 있다. The light emitting driver 400 is connected to a plurality of light emitting lines and generates a plurality of light emitting signals ODD_EM [1] to ODD_EM [n], EVEN_EM [1] to EVEN_EM [n] according to a third driving control signal CONT3 And is applied to the plurality of light emitting lines. The plurality of light emitting lines may include n light emitting lines arranged in an odd number and n light emitting lines arranged in an even number. The first light emitting signals ODD_EM [1] to ODD_EM [n] applied to the odd-numbered n light emitting lines (ODD_EM [1] to ODD_EM [n], EVEN_EM [ ) And second emission signals EVEN_EM [1] to EVEN_EM [n] applied to even-numbered n emission lines.

전원 공급부(500)는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 생성하여 복수의 화소에 공급한다. 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)은 화소의 구동 전류를 제공한다. The power supply unit 500 generates a first power supply voltage ELVDD and a second power supply voltage ELVSS and supplies them to a plurality of pixels. The first power supply voltage ELVDD and the second power supply voltage ELVSS provide the driving current of the pixel.

도 2는 본 발명의 일 실시예에 따는 표시 장치의 표시부의 구성을 나타내는 예시도이다.2 is an exemplary view showing a configuration of a display unit of a display device according to an embodiment of the present invention.

도 2를 참조하면, 복수의 화소 중에서 i 번째 및 i+1 번째의 주사 라인(Si, Si+1), j 번째 내지 j+2 번째 데이터 라인(Dj, Dj+1, Dj+2)에 연결되는 복수의 화소를 예시하였다. (1≤i< n, 1≤j< n-1)Referring to FIG. 2, connection to the i-th and (i + 1) -th scan lines (Si, Si + 1) and the jth to j + 2th data lines Dj, Dj + 1 and Dj + A plurality of pixels are illustrated. (1? I <n, 1? J <n-1)

하나의 화소 회로(10)에 대응하여 2개의 발광부(11, 12)가 배열된다. 발광부(11, 12)는 유기 발광 다이오드(OLED)일 수 있다. 발광부(11, 12)는 적색(R), 녹색(G) 및 청색(B) 중 어느 하나의 빛을 낼 수 있다. 적색(R), 녹색(G) 및 청색(B)의 공간적 또는 시간적 합으로 원하는 색상이 표시될 수 있다. Two light emitting portions 11 and 12 are arranged in correspondence with one pixel circuit 10. The light emitting portions 11 and 12 may be organic light emitting diodes (OLEDs). The light emitting portions 11 and 12 can emit light of any one of red (R), green (G) and blue (B). The desired color can be displayed by the spatial or temporal sum of red (R), green (G), and blue (B).

2개의 발광부(11, 12)는 하나의 화소 회로(10)에 연결된다. 화소 회로(10)와 제1 발광부(11)가 제1 화소를 이루고, 화소 회로(10)와 제2 발광부(12)가 제2 화소를 이룬다. 즉, 제1 화소 및 제2 화소는 하나의 화소 회로(10)를 공유한다. 제1 발광부(11)와 제2 발광부(12)는 서로 다른 행 라인에 배치될 수 있다. 즉, 제1 발광부(11)를 포함하는 제1 화소는 홀수의 행 라인에 배열되고, 제2 발광부(12)를 포함하는 제2 화소는 짝수의 행 라인에 배열될 수 있다. The two light emitting portions 11 and 12 are connected to one pixel circuit 10. The pixel circuit 10 and the first light emitting portion 11 form a first pixel and the pixel circuit 10 and the second light emitting portion 12 form a second pixel. That is, the first pixel and the second pixel share one pixel circuit 10. The first light emitting portion 11 and the second light emitting portion 12 may be arranged in different row lines. That is, the first pixel including the first light emitting portion 11 may be arranged in an odd number of row lines, and the second pixel including the second light emitting portion 12 may be arranged in an even number of row lines.

화소 회로(10)는 홀수 번째의 발광 라인(ODD_EMi, ODD_EMi+1) 및 짝수 번째의 발광 라인(EVEN_EMi, EVEN_EMi+1)에 연결된다. 제1 발광부(11)는 홀수 번째의 발광 라인(ODD_EMi, ODD_EMi+1)을 통해 인가되는 제1 발광 신호에 의해 발광할 수 있다. 제2 발광부(12)는 짝수 번째의 발광 라인(EVEN_EMi, EVEN_EMi+1)을 통해 인가되는 제2 발광 신호에 의해 발광할 수 있다.The pixel circuit 10 is connected to odd-numbered light-emitting lines (ODD_EMi, ODD_EMi + 1) and even-numbered light-emitting lines (EVEN_EMi, EVEN_EMi + 1). The first light emitting unit 11 may emit light by a first light emitting signal applied through odd-numbered light emitting lines ODD_EMi and ODD_EMi + 1. The second light emitting unit 12 may emit light by a second light emitting signal applied through the even-numbered light emitting lines EVEN_EMi and EVEN_EMi + 1.

복수의 화소가 하나의 화소 회로(10)를 공유함으로써 한정된 공간에 다수의 화소를 집적할 수 있고, 이에 따라 소형 표시 장치에서도 고해상도 구현이 가능해진다.A plurality of pixels can be integrated in a limited space by sharing one pixel circuit 10, thereby realizing a high resolution in a small display device.

도 3은 본 발명의 일 실시예에 따른 화소 회로를 나타내는 회로도이다. 3 is a circuit diagram showing a pixel circuit according to an embodiment of the present invention.

도 3을 참조하면, 복수의 화소 회로 중에서 i 번째 주사 라인(Si) 및 j 번째 데이터 라인(Dj)에 연결되는 화소 회로(10)를 예시하였다.Referring to FIG. 3, a pixel circuit 10 connected to an i-th scan line Si and a j-th data line Dj among a plurality of pixel circuits is illustrated.

화소 회로(10)는 스위칭 트랜지스터(Ms), 구동 트랜지스터(Md), 제1 발광 트랜지스터(Me1), 제2 발광 트랜지스터(Me2) 및 유지 커패시터(Cst)를 포함한다. The pixel circuit 10 includes a switching transistor Ms, a driving transistor Md, a first light emitting transistor Me1, a second light emitting transistor Me2, and a storage capacitor Cst.

스위칭 트랜지스터(Ms)는 주사 라인(Si)에 연결되어 있는 게이트 전극, 데이터 라인(Dj)에 연결되어 있는 일 전극 및 제1 노드(N1)에 연결되어 있는 타 전극을 포함한다. 스위칭 트랜지스터(Ms)는 게이트 온 전압의 주사 신호(S[i])에 의해 턴 온되어 데이터 라인(Dj)에 인가되는 전압을 제1 노드(N1)에 전달한다. The switching transistor Ms includes a gate electrode connected to the scan line Si, one electrode connected to the data line Dj and another electrode connected to the first node N1. The switching transistor Ms is turned on by the scan signal S [i] of the gate-on voltage to transfer the voltage applied to the data line Dj to the first node N1.

구동 트랜지스터(Md)는 제1 노드(N1)에 연결되어 있는 게이트 전극, 제1 전원 전압(ELVDD)에 연결되어 있는 일 전극 및 제2 노드(N2)에 연결되어 있는 타 전극을 포함한다. 구동 트랜지스터(Md)는 제1 노드(N1)의 전압에 의해 온-오프되어 제1 전원 전압(ELVDD)으로부터 제1 유기 발광 다이오드(OLED1) 및 제2 유기 발광 다이오드(OLED2)에 공급되는 구동 전류를 제어한다. The driving transistor Md includes a gate electrode coupled to the first node N1, a first electrode coupled to the first power source voltage ELVDD, and another electrode coupled to the second node N2. The driving transistor Md is turned on and off by the voltage of the first node N1 to generate a driving current Md supplied to the first organic light emitting diode OLED1 and the second organic light emitting diode OLED2 from the first power source voltage ELVDD, .

제1 발광 트랜지스터(Me1)는 제1 발광 라인(ODD_EMi)에 연결되어 있는 게이트 전극, 제2 노드(N2)에 연결되어 있는 일 전극 및 제1 유기 발광 다이오드(OLED1)에 연결되어 있는 타 전극을 포함한다. 제1 발광 트랜지스터(Me1)는 게이트 온 전압의 제1 발광 신호(ODD_EM[i])에 의해 턴 온되어 구동 트랜지스터(Md)에 흐르는 구동 전류를 제1 유기 발광 다이오드(OLED1)에 흘린다. 제1 유기 발광 다이오드(OLED1)는 제1 발광부(11)로서 적색(R), 녹색(G) 및 청색(B) 중 어느 하나의 빛을 낼 수 있다.The first light emitting transistor Me1 includes a gate electrode connected to the first light emitting line ODD_EMi, a first electrode connected to the second node N2, and another electrode connected to the first organic light emitting diode OLED1 . The first light emitting transistor Me1 is turned on by the first light emitting signal ODD_EM [i] having a gate-on voltage to pass a driving current flowing through the driving transistor Md to the first organic light emitting diode OLED1. The first organic light emitting diode OLED1 may emit light of any one of red (R), green (G), and blue (B) as the first light emitting portion 11.

제2 발광 트랜지스터(Me2)는 제2 발광 라인(EVEN_EMi)에 연결되어 있는 게이트 전극, 제2 노드(N2)에 연결되어 있는 일 전극 및 제2 유기 발광 다이오드(OLED2)에 연결되어 있는 타 전극을 포함한다. 제2 발광 트랜지스터(Me2)는 게이트 온 전압의 제2 발광 신호(EVEN_EM[i])에 의해 턴 온되어 구동 트랜지스터(Md)에 흐르는 구동 전류를 제2 유기 발광 다이오드(OLED2)에 흘린다. 제2 유기 발광 다이오드(OLED2)는 제2 발광부(12)로서 적색(R), 녹색(G) 및 청색(B) 중 어느 하나의 빛을 낼 수 있다.The second light emitting transistor Me2 includes a gate electrode connected to the second light emitting line EVEN_EMi, a first electrode coupled to the second node N2, and another electrode coupled to the second organic light emitting diode OLED2 . The second light emitting transistor Me2 is turned on by the second light emitting signal EVEN_EM [i] of the gate-on voltage to pass the driving current flowing through the driving transistor Md to the second organic light emitting diode OLED2. The second organic light emitting diode OLED2 may emit light of any one of red (R), green (G) and blue (B) as the second light emitting portion 12.

유지 커패시터(Cst)는 제1 전원 전압(ELVDD)에 연결되어 있는 일 전극 및 제1 노드(N1)에 연결되어 있는 타 전극을 포함한다. 유지 커패시터(Cst)는 스위칭 트랜지스터(Ms)가 턴 오프된 이후에도 제1 노드(N1)의 전압을 유지한다.The holding capacitor Cst includes one electrode connected to the first power supply voltage ELVDD and the other electrode connected to the first node N1. The holding capacitor Cst maintains the voltage of the first node N1 even after the switching transistor Ms is turned off.

스위칭 트랜지스터(Ms), 구동 트랜지스터(Md), 제1 발광 트랜지스터(Me1) 및 제2 발광 트랜지스터(Me2)는 p-채널 전계 효과 트랜지스터이다. p-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 로우 레벨 전압이고, 턴 오프 시키는 게이트 오프 전압은 하이 레벨 전압이다. 한편, 스위칭 트랜지스터(Ms), 구동 트랜지스터(Md), 제1 발광 트랜지스터(Me1) 및 제2 발광 트랜지스터(Me2) 중 적어도 하나는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 하이 레벨 전압이고, 턴 오프 시키는 게이트 오프 전압은 로우 레벨 전압이다.The switching transistor Ms, the driving transistor Md, the first light emitting transistor Me1, and the second light emitting transistor Me2 are p-channel field effect transistors. The gate-on voltage for turning on the p-channel field effect transistor is a low-level voltage, and the gate-off voltage for turning off is a high-level voltage. At least one of the switching transistor Ms, the driving transistor Md, the first light emitting transistor Me1, and the second light emitting transistor Me2 may be an n-channel field effect transistor. The gate-on voltage for turning on the n-channel field effect transistor is a high level voltage, and the gate-off voltage for turning off is a low level voltage.

한편, 스위칭 트랜지스터(Ms), 구동 트랜지스터(Md), 제1 발광 트랜지스터(Me1) 및 제2 발광 트랜지스터(Me2) 중 적어도 어느 하나는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.At least one of the switching transistor Ms, the driving transistor Md, the first light emitting transistor Me1 and the second light emitting transistor Me2 may be an oxide TFT having a semiconductor layer made of an oxide semiconductor. have.

산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. The oxide semiconductor may be at least one selected from the group consisting of Ti, Hf, Zr, Al, Ta, Ge, Zn, Ga, (Zn-In-O), zinc-tin oxide (Zn-Sn-Zn), indium- Zr-O) indium-gallium oxide (In-Ga-O), indium-tin oxide (In-Sn-O), indium-zirconium oxide Zr-Ga-O), indium-aluminum oxide (In-Al-O), indium-zirconium-tin oxide (In- In-Zn-Al-O, indium-tin-aluminum oxide, indium-aluminum-gallium oxide, indium-tantalum oxide (In-Ta-O), indium-tantalum-gallium oxide (In-Ta-Zn-O), indium-tantalum- -Ga-O), indium Germanium-gallium oxide (In-Ge-Zn-O), indium-germanium-tin oxide (In-Ge-Sn-O) In-Ge-Ga-O), titanium-indium-zinc oxide (Ti-In-Zn-O), and hafnium-indium-zinc oxide (Hf-In-Zn-O).

반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.The semiconductor layer includes a channel region which is not doped with impurities and a source region and a drain region which are formed by doping impurities on both sides of the channel region. Here, the impurities vary depending on the type of the thin film transistor, and N-type impurities or P-type impurities are possible.

반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.When the semiconductor layer is made of an oxide semiconductor, a separate protective layer may be added to protect the oxide semiconductor, which is vulnerable to the external environment such as being exposed to a high temperature.

제1 유기 발광 다이오드(OLED1) 및 제2 유기 발광 다이오드(OLED2)의 유기 발광층은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어질 수 있다. 또한, 유기 발광층은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.The organic light emitting layer of the first organic light emitting diode OLED1 and the second organic light emitting diode OLED2 may be formed of a low molecular organic material or a polymer organic material such as PEDOT (Poly 3,4-ethylenedioxythiophene). The organic light emitting layer includes a light emitting layer, a hole injection layer (HIL), a hole transporting layer (HTL), an electron transporting layer (ETL), and an electron injection layer (EIL) &Lt; RTI ID = 0.0 &gt; and / or &lt; / RTI &gt; When both are included, the hole injection layer is disposed on the pixel electrode, which is an anode, and a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are sequentially stacked thereon.

유기 발광층은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.The organic light emitting layer may include a red organic light emitting layer emitting red light, a green organic light emitting layer emitting green light, and a blue organic light emitting layer emitting blue light, and the red organic light emitting layer, the green organic light emitting layer, And a blue pixel to realize a color image.

또한, 유기 발광층은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.The organic light emitting layer is formed by laminating a red organic light emitting layer, a green organic light emitting layer and a blue organic light emitting layer all together in a red pixel, a green pixel and a blue pixel and forming a red color filter, a green color filter and a blue color filter for each pixel, Can be implemented. As another example, a color image may be realized by forming a white organic light emitting layer emitting white light in both red pixels, green pixels, and blue pixels, and forming red, green, and blue color filters, respectively, for each pixel. When a color image is realized using a white organic light emitting layer and a color filter, a deposition mask for depositing a red organic light emitting layer, a green organic light emitting layer, and a blue organic light emitting layer on respective individual pixels, that is, red pixel, green pixel and blue pixel You do not have to do.

다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.The white organic light emitting layer described in other examples may be formed of one organic light emitting layer, and may include a structure in which a plurality of organic light emitting layers are stacked to emit white light. For example, a configuration in which at least one yellow organic light emitting layer and at least one blue organic light emitting layer are combined to enable white light emission, a configuration in which at least one cyan organic light emitting layer and at least one red organic light emitting layer are combined to enable white light emission, And a structure in which at least one magenta organic light emitting layer and at least one green organic light emitting layer are combined to enable white light emission.

이상에서, 표시 장치가 유기 발광 표시 장치인 것으로 가정하여 유기 발광 다이오드(OLED1, OLED2)를 포함하는 화소에 대하여 설명하였으나, 이는 한정이 아니다. 제안하는 표시 장치는 액정 표시 장치(liquid crystal display), 플라즈마 표시 장치(plasma display panel) 등과 같은 다양한 방식의 표시 장치일 수 있다. In the above description, the pixel including the organic light emitting diodes OLED1 and OLED2 has been described on the assumption that the display device is an organic light emitting display device, but the present invention is not limited thereto. The display device may be a display device of various types such as a liquid crystal display, a plasma display panel, and the like.

이하, 도 4 내지 9를 참조하여 제안하는 표시 장치의 구동 방법에 대하여 설명한다. Hereinafter, a driving method of the display device proposed with reference to Figs. 4 to 9 will be described.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치의 제1 프레임에 표시되는 영상을 나타내는 예시도이다. 도 6은 본 발명의 일 실시예에 따른 표시 장치의 제2 프레임에 표시되는 영상을 나타내는 예시도이다. 도 7은 본 발명의 일 실시예에 따른 표시 장치의 제3 프레임에 표시되는 영상을 나타내는 예시도이다. 도 8은 본 발명의 일 실시예에 따른 표시 장치의 제4 프레임에 표시되는 영상을 나타내는 예시도이다. 도 9는 본 발명의 일 실시예에 따른 표시 장치에서 제1 내지 4 프레임이 표시될 때 시청자에게 시인되는 영상을 나타내는 예시도이다.4 is a timing chart for explaining a driving method of a display device according to an embodiment of the present invention. 5 is an exemplary view showing an image displayed on a first frame of a display device according to an embodiment of the present invention. 6 is an exemplary diagram illustrating an image displayed on a second frame of a display device according to an embodiment of the present invention. 7 is an exemplary diagram illustrating an image displayed on a third frame of a display apparatus according to an embodiment of the present invention. 8 is an exemplary view showing an image displayed on a fourth frame of the display apparatus according to an embodiment of the present invention. FIG. 9 is an exemplary view showing an image viewed by a viewer when first to fourth frames are displayed in a display device according to an embodiment of the present invention. FIG.

도 4 내지 9를 참조하면, 제1 프레임에서 복수의 주사 라인(S1~Sn)에 게이트 온 전압의 주사 신호(S[1]~S[n])가 순차적으로 인가되고, 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터 라인(D1~Dm)에 데이터 신호(data[j])가 인가된다. 이때, 제1 발광 신호(ODD_EM[1]~ODD_EM[n])는 게이트 온 전압으로 인가되고, 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 게이트 오프 전압으로 인가된다. 이에 따라, 복수의 화소 회로(10)에는 제1 유기 발광 다이오드(OLED1)가 연결되고, 제1 유기 발광 다이오드(OLED1)는 데이터 신호(data[j])에 대응하여 발광한다. 즉, 제1 프레임에서 데이터 신호(data[j])는 홀수의 행 라인에 배열되어 있는 복수의 화소에 입력되는 제1 데이터이다. 4 to 9, scan signals S [1] to S [n] of gate-on voltages are sequentially applied to a plurality of scan lines S1 to Sn in the first frame, The data signal data [j] is applied to the plurality of data lines D1 to Dm corresponding to the signals. At this time, the first emission signals ODD_EM [1] to ODD_EM [n] are applied as gate-on voltages and the second emission signals EVEN_EM [1] to EVEN_EM [n] Accordingly, the first organic light emitting diode OLED1 is connected to the plurality of pixel circuits 10, and the first organic light emitting diode OLED1 emits light corresponding to the data signal data [j]. That is, the data signal (data [j]) in the first frame is first data input to a plurality of pixels arranged in an odd number of row lines.

도 5에 도시한 바와 같이, 제1 프레임에서 복수의 화소 중에서 홀수의 행 라인에 배열되어 있는 복수의 화소에 제1 데이터가 입력되고, 제1 데이터에 대응하는 제1 컬러 영상(R,G,B)이 홀수의 행 라인에 표시된다. 이때, 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 게이트 오프 전압으로 인가되므로, 제2 유기 발광 다이오드(OLED2)는 발광하지 않는다. 따라서, 제1 프레임에서 제1 컬러 영상(R,G,B)이 표시되지 않는 짝수의 행 라인에는 블랙 영상이 표시된다. 5, first data is input to a plurality of pixels arranged in an odd number of rows in a plurality of pixels in a first frame, and first color data (R, G, B) are displayed in an odd number of row lines. At this time, since the second emission signals EVEN_EM [1] to EVEN_EM [n] are applied with the gate-off voltage, the second organic light emitting diode OLED2 does not emit light. Therefore, a black image is displayed in an even number of row lines in which the first color image (R, G, B) is not displayed in the first frame.

제2 프레임에서 복수의 주사 라인(S1~Sn)에 게이트 온 전압의 주사 신호(S[1]~S[n])가 순차적으로 인가되고, 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터 라인(D1~Dm)에 데이터 신호(data[j])가 인가된다. 이때, 제1 발광 신호(ODD_EM[1]~ODD_EM[n])는 순차적으로 게이트 오프 전압으로 인가되고, 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 순차적으로 게이트 온 전압으로 인가된다. 이에 따라, 복수의 화소 회로(10)에는 제2 유기 발광 다이오드(OLED2)가 연결되고, 제1 유기 발광 다이오드(OLED1)는 분리된다. 제2 유기 발광 다이오드(OLED2)는 제2 프레임에서 입력되는 데이터 신호(data[j])에 대응하여 발광한다. 이때, 제2 프레임에서 입력되는 데이터 신호(data[j])는 제1 데이터의 보정 전의 데이터로부터 추출된 휘도의 제1 화이트 데이터이다. 제1 데이터의 보정 전의 데이터로부터 제1 YCbCr을 추출되고, 제1 YCbCr로부터 제1 화이트 데이터의 휘도가 추출될 수 있다. On signals S [1] to S [n] are sequentially applied to the plurality of scan lines S1 to Sn in the second frame, and a plurality of data lines The data signal data [j] is applied to the data lines D1 to Dm. At this time, the first emission signals ODD_EM [1] to ODD_EM [n] are sequentially applied with a gate-off voltage and the second emission signals EVEN_EM [1] to EVEN_EM [n] do. Accordingly, the second organic light emitting diode OLED2 is connected to the plurality of pixel circuits 10, and the first organic light emitting diode OLED1 is disconnected. The second organic light emitting diode OLED2 emits light corresponding to the data signal data [j] input in the second frame. At this time, the data signal (data [j]) input in the second frame is the first white data of the luminance extracted from the data before the correction of the first data. The first YCbCr is extracted from the data before the correction of the first data, and the brightness of the first white data can be extracted from the first YCbCr.

도 6에 도시한 바와 같이, 제2 프레임에서 복수의 화소 중에서 짝수의 행 라인에 배열되어 있는 복수의 화소에 제1 화이트 데이터가 입력되고, 제1 화이트 데이터에 대응하는 제1 화이트 영상(W)이 짝수의 행 라인에 표시된다. 제1 화이트 영상(W)의 휘도는 제1 컬러 영상(R,G,B)의 휘도에 대응된다. 이때, 제1 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 게이트 오프 전압으로 인가되므로, 제1 유기 발광 다이오드(OLED1)는 발광하지 않는다. 따라서, 제2 프레임에서 제1 화이트 영상(W)이 표시되지 않는 홀수의 행 라인에는 블랙 영상이 표시된다. 6, first white data is input to a plurality of pixels arranged in an even-numbered row line among a plurality of pixels in a second frame, a first white image W corresponding to the first white data, Are displayed on the even-numbered row lines. The luminance of the first white image W corresponds to the luminance of the first color image R, G, B. At this time, since the first emission signals EVEN_EM [1] to EVEN_EM [n] are applied with the gate-off voltage, the first organic light emitting diode OLED1 does not emit light. Therefore, a black image is displayed on an odd number of row lines in which the first white image W is not displayed in the second frame.

제3 프레임에서 복수의 주사 라인(S1~Sn)에 게이트 온 전압의 주사 신호(S[1]~S[n])가 순차적으로 인가되고, 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터 라인(D1~Dm)에 데이터 신호(data[j])가 인가된다. 이때, 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 게이트 온 전압으로 인가되고, 제1 발광 신호(ODD_EM[1]~ODD_EM[n])는 게이트 오프 전압으로 인가된다. 이에 따라, 복수의 화소 회로(10)에는 제2 유기 발광 다이오드(OLED2)가 연결되고, 제2 유기 발광 다이오드(OLED2)는 데이터 신호(data[j])에 대응하여 발광한다. 즉, 제3 프레임에서 데이터 신호(data[j])는 짝수의 행 라인에 배열되어 있는 복수의 화소에 입력되는 제2 데이터이다. On signals S [1] to S [n] are sequentially applied to the plurality of scan lines S1 to Sn in the third frame, and a plurality of data lines The data signal data [j] is applied to the data lines D1 to Dm. At this time, the second emission signals EVEN_EM [1] to EVEN_EM [n] are applied at the gate-on voltage, and the first emission signals ODD_EM [1] to ODD_EM [n] Accordingly, the second organic light emitting diode OLED2 is connected to the plurality of pixel circuits 10, and the second organic light emitting diode OLED2 emits light corresponding to the data signal data [j]. That is, the data signal (data [j]) in the third frame is the second data input to the plurality of pixels arranged in the even-numbered row lines.

도 7에 도시한 바와 같이, 제3 프레임에서 복수의 화소 중에서 짝수의 행 라인에 배열되어 있는 복수의 화소에 제2 데이터가 입력되고, 제2 데이터에 대응하는 제2 컬러 영상(R,G,B)이 짝수의 행 라인에 표시된다. 이때, 제1 발광 신호(ODD_EM[1]~ODD_EM[n])는 게이트 오프 전압으로 인가되므로, 제1 유기 발광 다이오드(OLED1)는 발광하지 않는다. 따라서, 제3 프레임에서 제2 컬러 영상(R,G,B)이 표시되지 않는 홀수의 행 라인에는 블랙 영상이 표시된다.7, the second data is input to the plurality of pixels arranged in the even-numbered row lines among the plurality of pixels in the third frame, and the second color image R, G, B) are displayed on an even number of row lines. At this time, since the first emission signals ODD_EM [1] to ODD_EM [n] are applied at the gate-off voltage, the first organic light emitting diode OLED1 does not emit light. Therefore, a black image is displayed in an odd number of row lines in which the second color image (R, G, B) is not displayed in the third frame.

제4 프레임에서 복수의 주사 라인(S1~Sn)에 게이트 온 전압의 주사 신호(S[1]~S[n])가 순차적으로 인가되고, 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터 라인(D1~Dm)에 데이터 신호(data[j])가 인가된다. 이때, 제1 발광 신호(ODD_EM[1]~ODD_EM[n])는 순차적으로 게이트 온 전압으로 인가되고, 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 순차적으로 게이트 오프 전압으로 인가된다. 이에 따라, 복수의 화소 회로(10)에는 제1 유기 발광 다이오드(OLED1)가 연결되고, 제2 유기 발광 다이오드(OLED2)는 분리된다. 제1 유기 발광 다이오드(OLED1)는 제4 프레임에서 입력되는 데이터 신호(data[j])에 대응하여 발광한다. 이때, 제4 프레임에서 입력되는 데이터 신호(data[j])는 제2 데이터의 보정 전의 데이터로부터 추출된 휘도의 제2 화이트 데이터이다. 제2 데이터의 보정 전의 데이터로부터 제2 YCbCr이 추출되고, 제2 YCbCr로부터 제2 화이트 데이터의 휘도가 추출될 수 있다.On-scan signals S [1] to S [n] are sequentially applied to the plurality of scan lines S1 to Sn in the fourth frame, and a plurality of data lines The data signal data [j] is applied to the data lines D1 to Dm. At this time, the first emission signals ODD_EM [1] to ODD_EM [n] are sequentially applied to the gate-on voltage and the second emission signals EVEN_EM [1] to EVEN_EM [n] do. Accordingly, the first organic light emitting diode OLED1 is connected to the plurality of pixel circuits 10, and the second organic light emitting diode OLED2 is disconnected. The first organic light emitting diode OLED1 emits light corresponding to the data signal data [j] input in the fourth frame. At this time, the data signal (data [j]) input in the fourth frame is the second white data of the luminance extracted from the data before the correction of the second data. The second YCbCr may be extracted from the data before the correction of the second data, and the brightness of the second white data may be extracted from the second YCbCr.

도 8에 도시한 바와 같이, 제4 프레임에서 복수의 화소 중에서 홀수의 행 라인에 배열되어 있는 복수의 화소에 제2 화이트 데이터가 입력되고, 제2 화이트 데이터에 대응하는 제2 화이트 영상(W)이 홀수의 행 라인에 표시된다. 제2 화이트 영상(W)의 휘도는 제2 컬러 영상(R,G,B)의 휘도에 대응된다. 이때, 제2 발광 신호(EVEN_EM[1]~EVEN_EM[n])는 순차적으로 게이트 오프 전압으로 인가되므로, 제2 유기 발광 다이오드(OLED2)는 발광하지 않는다. 따라서, 제4 프레임에서 제2 화이트 영상(W)이 표시되지 않는 짝수의 행 라인에는 블랙 영상이 표시된다.8, the second white data is input to a plurality of pixels arranged in odd-numbered row lines in a plurality of pixels in the fourth frame, and the second white data W corresponding to the second white data is input. Are displayed on the odd-numbered row lines. The luminance of the second white image W corresponds to the luminance of the second color image R, G, B. At this time, since the second emission signals EVEN_EM [1] to EVEN_EM [n] are sequentially applied with the gate-off voltage, the second organic light emitting diode OLED2 does not emit light. Therefore, a black image is displayed in an even number of row lines in which the second white image W is not displayed in the fourth frame.

이와 같이, 제1 프레임에서 홀수의 행 라인에 제1 컬러 영상(R,G,B)이 표시되고, 제2 프레임에서 짝수의 행 라인에 제1 화이트 영상(W)이 표시되고, 제3 프레임에서 짝수의 행 라인에 제2 컬러 영상(R,G,B)이 표시되고, 제4 프레임에서 홀수의 행 라인에 제2 화이트 영상(W)이 표시될 때, 시청자에게는 도 9에 도시한 바와 같이 하나의 컬러 영상이 화면 전체에 표시되는 것으로 시인된다.As described above, the first color image (R, G, B) is displayed in the odd-numbered row lines in the first frame, the first white image W is displayed in the even-numbered row lines in the second frame, When the second color image R, G, B is displayed on an even number of row lines in the fourth frame and the second white image W is displayed on the odd number of row lines in the fourth frame, And one color image is visually displayed on the entire screen.

제1 프레임에서 홀수의 행 라인에 제1 컬러 영상을 표시하고, 제2 프레임에서 짝수의 행 라인에 제2 컬러 영상을 표시하는 방식으로 하나의 컬러 영상을 화면 전체에 표시되게 되면, 플리커(flicker) 현상이 발생할 수 있다. If one color image is displayed on the entire screen in such a manner that a first color image is displayed on odd-numbered row lines in the first frame and a second color image is displayed on even-numbered row lines in the second frame, flicker ) Phenomenon may occur.

하지만, 제안하는 구동 방식으로 하나의 컬러 영상을 화면 전체에 표시하게 되면 플리커 현상이 발생하지 않게 된다.However, if one color image is displayed on the entire screen by the proposed driving method, the flicker phenomenon does not occur.

이상에서, 짝수의 행 라인보다 홀수의 행 라인에 컬러 영상이 먼저 표시되는 것으로 설명하였으나, 홀수의 행 라인보다 짝수의 행 라인에 컬러 영상이 먼저 표시되더라도 동일한 효과를 얻을 수 있다. 예를 들어, 제1 프레임에서 짝수의 행 라인에 제1 컬러 영상(R,G,B)이 표시되고, 제2 프레임에서 홀수의 행 라인에 제1 화이트 영상(W)이 표시되고, 제3 프레임에서 홀수의 행 라인에 제2 컬러 영상(R,G,B)이 표시되고, 제4 프레임에서 짝수의 행 라인에 제2 화이트 영상(W)이 표시될 수 있다. In the above description, the color image is displayed first on the odd number of the row lines, but the same effect can be obtained even if the color image is displayed on the even number of the number of the row lines before the odd number of the row lines. For example, the first color image (R, G, B) is displayed in an even number of row lines in the first frame, the first white image W is displayed in odd number of row lines in the second frame, The second color images R, G, and B may be displayed on the odd-numbered row lines in the frame, and the second white image W may be displayed on the even-numbered row lines in the fourth frame.

이제, 도 10 및 11을 참조하여 제1 컬러 영상(R,G,B), 제1 화이트 영상(W), 제2 컬러 영상(R,G,B) 및 제2 화이트 영상(W)을 생성하는 방법에 대하여 설명한다.Now, referring to FIGS. 10 and 11, a first color image R, G and B, a first white image W, a second color image R, G and B and a second white image W are generated Will be described.

도 10은 본 발명의 일 실시예에 따른 표시 장치에서 영상 신호의 처리 과정을 나타내는 흐름도이다.10 is a flowchart illustrating a process of processing a video signal in a display device according to an embodiment of the present invention.

도 10을 참조하면, 신호 제어부(100)에 영상 신호(ImS)가 수신된다(S110). 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 포함하고 있을 수 있다.Referring to FIG. 10, the video signal ImS is received in the signal controller 100 (S110). The video signal ImS may include luminance information of a plurality of pixels.

신호 제어부(100)는 수신된 영상 신호(ImS)가 비월 영상 신호(interlaced image signal)인지 여부를 판단한다(S120). 비월 영상 신호는 영상 신호(ImS)에 포함된 데이터가 홀수의 행 라인과 짝수의 행 라인으로 분리되어 입력되는 신호를 의미할 수 있다. 즉, 신호 제어부(100)는 영상 신호(ImS)가 홀수 행 라인의 데이터와 짝수 행 라인의 데이터로 분리되어 입력되는지 여부를 판단할 수 있다.The signal controller 100 determines whether the received image signal Im is an interlaced image signal (S120). The interlaced video signal may be a signal in which data included in the video signal ImS is divided into an odd row line and an even row line. That is, the signal controller 100 can determine whether the video signal ImS is divided into data of odd-numbered lines and data of even-numbered lines.

영상 신호(ImS)가 비월 영상 신호가 아닌 경우, 신호 제어부(100)는 영상 신호(ImS)를 비월 영상 데이터로 변환하기 위한 전처리를 수행한다(S130). 신호 제어부(100)는 1/2 프레임 메모리에 영상 신호(ImS)를 비월 영상 신호의 규격에 맞추어 기록함으로써 비월 영상 데이터를 생성할 수 있다. 비월 영상 데이터는 홀수의 행 라인 데이터와 짝수의 행 라인 데이터를 포함할 수 있다. If the video signal ImS is not the interlaced video signal, the signal controller 100 performs a preprocessing for converting the video signal ImS into the interlaced video data (S130). The signal control unit 100 can generate the interlaced video data by recording the video signal ImS in the half frame memory in accordance with the specification of the interlaced video signal. The interlaced video data may include odd row line data and even row line data.

신호 제어부(100)는 생성된 비월 영상 데이터를 저장한다(S140). 신호 제어부(100)는 홀수의 행 라인 데이터와 짝수의 행 라인 데이터를 출력 순서에 따라 저장할 수 있다. The signal controller 100 stores the generated interlaced image data (S140). The signal controller 100 may store odd-numbered row line data and even-numbered row line data in the output order.

신호 제어부(100)는 제안하는 방식에 따라 홀수의 행 라인 데이터와 짝수의 행 라인 데이터가 출력될 수 있도록 비월 영상 데이터를 가공한다(S150). 즉, 제1 프레임에서 홀수의 행 라인 데이터가 출력될 수 있도록 라인별로 정리되고, 제3 프레임에서 짝수의 행 라인 데이터가 출력될 수 있도록 라인별로 정리될 수 있다. The signal control unit 100 processes the interlaced video data so that odd-numbered row line data and even-numbered row line data can be output according to the proposed method (S150). That is, they can be arranged for each line so that odd-numbered line-line data can be output in the first frame and arranged for each line so that even-numbered line-line data can be output in the third frame.

영상 신호(ImS)가 비월 영상 신호인 경우에는 전처리 수행 과정(S130)과 비월 영상 데이터 저장 과정(S140)은 생략되고, 비월 영상 데이터 가공 과정(S150)이 바로 수행될 수 있다. When the video signal ImS is an interlaced video signal, the preprocessing step S130 and the interlaced video data storing step S140 are omitted, and the interlaced video data processing step S150 may be performed immediately.

신호 제어부(100)는 영상 신호(ImS)로부터 비월 영상 데이터로 처리되는 과정에서 발생할 수 있는 동기의 틀어짐을 방지하기 위한 동기화를 수행한다(S160).The signal controller 100 synchronizes the video signal ImS with the interlaced video data to prevent a synchronization error that may occur during the process of processing the interlaced video data S160.

신호 제어부(100)는 비월 영상 데이터가 게이트 온 전압의 주사 신호의 출력 타이밍에 맞게 출력될 수 있도록 타이밍을 제어한다(S170). The signal controller 100 controls the timing so that the interlaced image data can be output in accordance with the output timing of the gate signal of the gate-on voltage (S170).

신호 제어부(100)는 비월 영상 데이터로부터 제1 내지 제4 프레임 동안 홀수의 행 라인에 배열되어 있는 제1 화소 및 짝수의 행 라인에 배열되어 있는 제2 화소에 입력될 데이터를 추출한다(S180). 데이터를 추출하는 방법에 대해서는 도 11에서 설명한다. The signal controller 100 extracts data to be input to the first pixel arranged in the odd-numbered row line and the second pixel arranged in the even-numbered row line for the first to fourth frames from the interlaced video data (S180) . A method of extracting data will be described with reference to FIG.

신호 제어부(100)는 제1 내지 제4 프레임의 동기를 제어한다(S190).The signal controller 100 controls the synchronization of the first to fourth frames (S190).

신호 제어부(100)는 제1 내지 제4 프레임의 동기에 맞추어 주사 구동부(200), 데이터 구동부(300) 및 발광 구동부(400)의 동작을 제어하여 영상을 표시한다(S200). 즉, 신호 제어부(100)는 제1 프레임에서 홀수의 행 라인에 제1 컬러 영상(R,G,B)이 표시되고, 제2 프레임에서 짝수의 행 라인에 제1 화이트 영상(W)이 표시되고, 제3 프레임에서 짝수의 행 라인에 제2 컬러 영상(R,G,B)이 표시되고, 제4 프레임에서 홀수의 행 라인에 제2 화이트 영상(W)이 표시되도록 주사 구동부(200), 데이터 구동부(300) 및 발광 구동부(400)의 동작을 제어한다.The signal controller 100 controls the operations of the scan driver 200, the data driver 300 and the light emitting driver 400 according to the synchronization of the first to fourth frames to display an image at step S200. That is, the signal controller 100 displays the first color image (R, G, B) on the odd-numbered row line in the first frame and the first white image W on the even-numbered row line in the second frame And the second white image W is displayed on odd-numbered row lines in the fourth frame, the second color image (R, G, B) is displayed on the odd-numbered row lines in the third frame, The data driver 300, and the light emission driver 400. [

도 11은 본 발명의 일 실시예에 따른 표시 장치에서 영상 표시를 위한 데이터를 추출하는 과정을 나타내는 흐름도이다.11 is a flowchart illustrating a process of extracting data for displaying an image in a display device according to an embodiment of the present invention.

도 11을 참조하면, 신호 제어부(100)는 비월 영상 데이터를 복수의 픽셀 데이터로 분리한다(S201). 복수의 픽셀 데이터 각각은 적색(R), 녹색(G) 및 청색(B) 화소 각각에 입력되는 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터를 포함한다.Referring to FIG. 11, the signal controller 100 separates the interlaced image data into a plurality of pixel data (S201). Each of the plurality of pixel data includes red gradation data, green gradation data, and blue gradation data input to red (R), green (G), and blue (B) pixels, respectively.

신호 제어부(100)는 복수의 픽셀 데이터 각각의 최소 계조값을 추출한다(S202). 즉, 신호 제어부(100)는 하나의 픽셀 데이터에 포함된 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터 중에서 최소 계조값을 가지는 데이터의 계조값을 추출할 수 있으며, 이를 해당 픽셀 데이터의 최소 계조값으로 저장할 수 있다. The signal controller 100 extracts the minimum gradation values of each of the plurality of pixel data (S202). That is, the signal controller 100 can extract the tone value of the data having the minimum tone value among the red tone data, the green tone data, and the blue color tone data included in one pixel data, and outputs the tone value of the minimum tone value . &Lt; / RTI &gt;

신호 제어부(100)는 복수의 픽셀 데이터 각각으로부터 YCbCr을 추출한다(S203). RGB-to-YCbCr의 룩업테이블을 이용하여 픽셀 데이터로부터 YCbCr이 추출될 수 있다. YCbCr은 영상 시스템에서 사용되는 색역으로, Y는 휘도를 나타내고, Cb와 Cr은 색차 성분을 나타낸다. The signal controller 100 extracts YCbCr from each of the plurality of pixel data (S203). YCbCr can be extracted from the pixel data using the look-up table of RGB-to-YCbCr. YCbCr is the gamut used in the image system, Y is luminance, Cb and Cr are chrominance components.

신호 제어부(100)는 YCbCr로부터 휘도 값(Y)을 추출한다(S204). 즉, 신호 제어부(100)는 복수의 픽셀 데이터 각각의 YCbCr로부터 휘도 값(Y)을 추출하여 복수의 픽셀 데이터 각각의 휘도 값(Y)으로 정리할 수 있다. The signal controller 100 extracts the luminance value Y from YCbCr (S204). That is, the signal controller 100 may extract the luminance value Y from the YCbCr of each of the plurality of pixel data, and arrange the luminance value Y into the luminance value Y of each of the plurality of pixel data.

신호 제어부(100)는 행 라인별로 적색, 녹색 및 청색의 라인 계조 평균값을 산출한다(S205). 라인 계조 평균값은 적색 계조 데이터의 평균값, 녹색 계조 데이터의 평균값 및 청색 계조 데이터의 평균값을 포함할 수 있다. The signal controller 100 calculates the line gradation average values of red, green, and blue for each row line (S205). The line gradation average value may include an average value of red gradation data, an average value of green gradation data, and an average value of blue gradation data.

신호 제어부(100)는 라인 계조 평균값을 제1 XYZ로 변환한다(S206). 제1 XYZ는 라인 계조 평균값에 대한 삼자극치를 나타낸다. RGB-to-XYZ의 룩업테이블을 이용하여 라인 계조 평균값이 제1 XYZ로 변환될 수 있다. The signal controller 100 converts the line gradation average value into the first XYZ (S206). The first XYZ represents the tristimulus value for the line gradation average value. The line gradation average value can be converted into the first XYZ using the look-up table of RGB-to-XYZ.

신호 제어부(100)는 초기에 보정 휘도 값(Y')을 0으로 설정한다(S207). The signal controller 100 initially sets the correction luminance value Y 'to 0 (S207).

신호 제어부(100)는 픽셀 별 화이트 휘도 오프셋을 결정한다(S208). 픽셀 별 화이트 휘도 오프셋은 복수의 픽셀 데이터 각각에서 해당 픽셀 데이터의 최소 계조값을 차감한 값으로 결정될 수 있다. 이때, 픽셀 별 화이트 휘도 오프셋은 보정 휘도 값(Y')이 더해지거나 차감될 수 있다.The signal controller 100 determines a white luminance offset for each pixel (S208). The pixel-by-pixel white luminance offset can be determined by subtracting the minimum gradation value of the corresponding pixel data from each of the plurality of pixel data. At this time, the per-pixel white luminance offset can be added or subtracted from the corrected luminance value Y '.

신호 제어부(100)는 복수의 보정 픽셀 데이터를 산출한다(S209). 복수의 보정 픽셀 데이터 각각은 픽셀 데이터에 포함된 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터 각각에서 픽셀 별 휘도 오프셋을 차감하여 산출될 수 있다.The signal control unit 100 calculates a plurality of corrected pixel data (S209). Each of the plurality of correction pixel data can be calculated by subtracting the luminance offset for each pixel in each of the red gradation data, the green gradation data, and the blue gradation data included in the pixel data.

신호 제어부(100)는 복수의 보정 픽셀 데이터의 평균값을 제2 XYZ로 변환한다(S210). 행 라인별로 보정 픽셀 데이터의 평균값이 산출될 수 있으며, 보정 픽셀 데이터의 평균값이 삼자극치 제2 XYZ로 변환될 수 있다. The signal controller 100 converts an average value of a plurality of corrected pixel data into a second XYZ (S210). The average value of the corrected pixel data can be calculated for each row line, and the average value of the corrected pixel data can be converted to the triplet second XYZ.

신호 제어부(100)는 제1 XYZ와 제2 XYZ를 비교한다(S211).The signal controller 100 compares the first XYZ with the second XYZ (S211).

신호 제어부(100)는 제1 XYZ와 제2 XYZ의 차이가 허용 오차 범위 이내인지 여부를 판단한다(S212).The signal controller 100 determines whether the difference between the first XYZ and the second XYZ is within an allowable error range (S212).

제1 XYX와 제2 XYZ의 차이가 허용 오차 범위 이내인 경우, 신호 제어부(100)는 복수의 보정 픽셀 데이터를 출력한다(S213). 이때, YCbCr로부터 추출된 휘도 값(Y)이 함께 출력될 수 있다. 복수의 보정 픽셀 데이터를 출력하기까지의 과정은 제1 데이터와 제1 화이트 데이터를 생성하는 과정, 및 제2 데이터와 제2 화이트 데이터를 생성하는 과정으로써 수행된다. When the difference between the first XYX and the second XYZ is within the tolerance range, the signal controller 100 outputs a plurality of corrected pixel data (S213). At this time, the luminance value Y extracted from YCbCr may be output together. The process of outputting the plurality of corrected pixel data is performed by generating first data and first white data, and generating second data and second white data.

즉, 복수의 보정 픽셀 데이터가 제1 프레임에서 홀수의 행 라인에 배열되어 있는 제1 화소에 입력되는 제1 데이터 또는 제3 프레임에서 짝수의 행 라인에 배열되어 있는 제2 화소에 입력되는 제2 데이터가 된다. 그리고 복수의 픽셀 데이터가 제1 데이터의 보정 전의 데이터 또는 제2 데이터의 보정 전의 데이터가 된다. 픽셀 데이터로부터 추출된 휘도 값(Y)이 제2 프레임에서 제2 화소에 입력되는 제1 화이트 데이터 또는 제4 프레임에서 제1 화소에 입력되는 제2 화이트 데이터가 된다. That is, a plurality of corrected pixel data are first data input to a first pixel arranged in odd-numbered row lines in a first frame or second data input into a second pixel arranged in an even-numbered row line in a third frame, Data. The plurality of pixel data is the data before the correction of the first data or the data before the correction of the second data. The luminance value Y extracted from the pixel data becomes the first white data to be input to the second pixel in the second frame or the second white data to be input to the first pixel in the fourth frame.

만일, 제1 XYX와 제2 XYZ의 차이가 허용 오차 범위를 초과하게 되면, 신호 제어부(100)는 제1 XYX와 제2 XYZ의 차이가 허용 오차 범위를 초과하는 오류가 3회 이상 발생하였는지 여부를 판단한다(S214).If the difference between the first XYX and the second XYZ exceeds the tolerance range, the signal controller 100 determines whether the difference between the first XYX and the second XYZ exceeds the tolerance range more than three times (S214).

3회 이상 오류가 발생한 경우, 신호 제어부(100)는 원래의 복수의 픽셀 데이터를 제1 데이터 및 제2 데이터로서 출력한다(S219). 이때, 제1 화이트 데이터 및 제2 화이트 데이터는 0 계조 값으로 정해진다. If an error occurs more than three times, the signal controller 100 outputs the original plurality of pixel data as the first data and the second data (S219). At this time, the first white data and the second white data are set to 0 gradation values.

3회 이상 오류가 발생하지 않은 경우, 신호 제어부(100)는 제1 XYX와 제2 XYZ의 차이에 해당하는 값 만큼을 재보정 픽셀 데이터로 산출한다(S215). 재보정 픽셀 데이터는 적색, 녹색 및 청색 각각에 대한 계조 데이터를 포함할 수 있다. If no error occurs more than three times, the signal controller 100 calculates re-corrected pixel data by a value corresponding to the difference between the first XYX and the second XYZ (S215). The recalibration pixel data may include grayscale data for each of red, green, and blue.

신호 제어부(100)는 재보정 픽셀 데이터의 YCbCr을 추출한다(S216). The signal controller 100 extracts YCbCr of the re-corrected pixel data (S216).

신호 제어부(100)는 재보정 픽셀 데이터의 YCbCr로부터 보정 휘도 값(Y')을 추출한다(S217).The signal controller 100 extracts the correction luminance value Y 'from YCbCr of the re-corrected pixel data (S217).

신호 제어부(100)는 보정 휘도 값(Y')에 가중치를 적용한다(S218). 가중치는 1~0.5 사이의 값을 가질 수 있다. 가중치는 라인 계조 평균값 산출에의 기여도에 따라 정해질 수 있다. 보정 휘도 값(Y')이 다시 정해지고 나면, 다시 정해진 보정 휘도 값(Y')을 사용하여 픽셀 별 화이트 휘도 오프셋을 결정하는 과정(S208)부터 다시 수행한다. The signal controller 100 applies a weight to the corrected brightness value Y '(S218). The weight can have a value between 1 and 0.5. The weight can be determined according to the contribution to the line gradation average value calculation. After the correction luminance value Y 'is determined again, the process is again performed from the step S208 of determining the white luminance offset for each pixel using the corrected correction luminance value Y' again.

이러한 방식에 따라, 홀수의 행 라인에 배열되어 있는 복수의 화소에 입력되는 제1 데이터(보정 픽셀 데이터) 및 제1 데이터에 대응하는 제1 화이트 데이터가 생성된다. 그리고 짝수의 행 라인에 배열되어 있는 복수의 화소에 입력되는 제2 데이터(보정 픽셀 데이터) 및 제2 데이터에 대응하는 제2 화이트 데이터가 생성된다.According to this method, first data (correction pixel data) to be input to a plurality of pixels arranged in odd-numbered row lines and first white data corresponding to the first data are generated. Second data (correction pixel data) to be input to a plurality of pixels arranged in the even-numbered row lines and second white data corresponding to the second data are generated.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. It is to be understood that both the foregoing general description and the following detailed description of the present invention are illustrative and explanatory only and are intended to be illustrative of the invention and are not to be construed as limiting the scope of the invention as defined by the appended claims. It is not. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
400 : 발광 구동부
500 : 전원 구동부
600 : 표시부100: Signal control section
200: scan driver
300:
400:
500:
600:

Claims (19)

복수의 화소;
상기 복수의 화소에 연결되어 있는 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 주사 구동부;
상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 화소에 연결되어 있는 복수의 데이터 라인에 데이터 신호를 인가하는 데이터 구동부; 및
제1 프레임에서 상기 복수의 화소 중에서 제1 라인에 배열되어 있는 제1 화소에 제1 데이터가 입력되고, 제2 프레임에서 상기 복수의 화소 중에서 상기 제1 라인에 인접한 제2 라인에 배열되어 있는 제2 화소에 상기 제1 데이터의 보정 전의 데이터로부터 추출된 휘도의 제1 화이트 데이터가 입력되고, 제3 프레임에서 상기 제2 화소에 제2 데이터가 입력되고, 제4 프레임에서 상기 제1 화소에 상기 제2 데이터의 보정 전의 데이터로부터 추출된 휘도의 제2 화이트 데이터가 입력되도록 상기 주사 구동부 및 상기 데이터 구동부의 동작을 제어하는 신호 제어부를 포함하는 표시 장치.A plurality of pixels;
A scan driver sequentially applying a gate-on voltage scan signal to a plurality of scan lines connected to the plurality of pixels;
A data driver for applying a data signal to a plurality of data lines connected to the plurality of pixels corresponding to the scan signals of the gate-on voltage; And
The first data is input to the first pixel arranged in the first line among the plurality of pixels in the first frame and the first data is arranged in the second line adjacent to the first line in the second frame, The first white data of the luminance extracted from the data before the correction of the first data is input to the two pixels, the second data is input to the second pixel in the third frame, and the second data is input to the first pixel in the fourth frame. And a signal controller for controlling operations of the scan driver and the data driver so that second white data of the luminance extracted from the data before correction of the second data is input. 제1 항에 있어서,
상기 제1 라인은 홀수의 행 라인 및 짝수의 행 라인 중 어느 하나이고, 상기 제2 라인은 상기 홀수의 행 라인 및 짝수의 행 라인 중 다른 하나인 표시 장치.The method according to claim 1,
Wherein the first line is any one of odd-numbered row lines and even-numbered row lines, and the second line is another one of the odd-numbered row lines and the even-numbered row lines. 제1 항에 있어서,
상기 제1 화소 및 상기 제2 화소는 하나의 화소 회로를 공유하는 표시 장치.The method according to claim 1,
Wherein the first pixel and the second pixel share one pixel circuit. 제3 항에 있어서,
상기 제1 화소를 발광시키기 위한 제1 발광 신호를 상기 화소 회로에 인가하고, 상기 제2 화소를 발광시키기 위한 제2 발광 신호를 상기 회소 회로에 인가하는 발광 구동부를 더 포함하는 표시 장치.The method of claim 3,
Further comprising a light emitting driver for applying a first light emitting signal for causing the first pixel to emit light to the pixel circuit and a second light emitting signal for causing the second pixel to emit light to the pixel circuit. 제4 항에 있어서,
상기 제1 프레임에서 상기 제1 데이터에 대응하는 제1 컬러 영상이 상기 제1 라인에 표시되고, 상기 제2 프레임에서 상기 제1 화이트 데이터에 대응하는 제1 화이트 영상이 상기 제2 라인에 표시되고, 상기 제3 프레임에서 상기 제2 데이터에 대응하는 제2 컬러 영상이 상기 제2 라인에 표시되고, 상기 제4 프레임에서 상기 제2 화이트 데이터에 대응하는 제2 화이트 영상이 상기 제1 라인에 표시되는 표시 장치.5. The method of claim 4,
A first color image corresponding to the first data in the first frame is displayed on the first line and a first white image corresponding to the first white data in the second frame is displayed on the second line , A second color image corresponding to the second data in the third frame is displayed on the second line, and a second white image corresponding to the second white data in the fourth frame is displayed on the first line / RTI &gt; 제5 항에 있어서,
상기 제1 프레임 내지 제4 프레임에서 상기 제1 라인 및 상기 제2 라인 중에서 상기 제1 컬러 영상, 상기 제1 화이트 영상, 상기 제2 컬러 영상 및 상기 제2 화이트 영상 중 어느 하나가 표시되지 않는 다른 하나의 라인에는 블랙 영상이 표시되는 표시 장치.6. The method of claim 5,
Wherein the first color image, the first white image, the second color image, and the second white image among the first line and the second line in the first frame to the fourth frame are displayed And a black image is displayed on one line. 제1 항에 있어서,
상기 신호 제어부는 상기 제1 데이터의 보정 전의 데이터로부터 제1 YCbCr을 추출하고, 상기 제1 YCbCr로부터 상기 제1 화이트 데이터의 휘도를 추출하고, 상기 제2 데이터의 보정 전의 데이터로부터 제2 YCbCr을 추출하고, 상기 제2 YCbCr로부터 상기 제2 화이트 데이터의 휘도를 추출하는 표시 장치.The method according to claim 1,
Wherein the signal controller extracts a first YCbCr from data before correction of the first data, extracts a luminance of the first white data from the first YCbCr, extracts a second YCbCr from the data before correction of the second data, And extracts the luminance of the second white data from the second YCbCr. 제1 프레임에서 복수의 행 라인 중에서 서로 이격된 제1 라인에 제1 컬러 영상을 표시하는 단계;
제2 프레임에서 상기 복수의 행 라인 중에서 서로 이격된 나머지의 제2 라인에 제1 화이트 영상을 표시하는 단계;
제3 프레임에서 상기 제2 라인에 제2 컬러 영상을 표시하는 단계; 및
제4 프레임에서 상기 제1 라인에 제2 화이트 영상을 표시하는 단계를 포함하고,
상기 제1 화이트 영상의 휘도는 상기 제1 컬러 영상의 휘도에 대응되고, 상기 제2 화이트 영상의 휘도는 상기 제2 컬러 영상의 휘도에 대응되는 표시 장치의 구동 방법.Displaying a first color image on a first line spaced from one another among a plurality of line lines in a first frame;
Displaying a first white image on a second line spaced apart from the plurality of row lines in a second frame;
Displaying a second color image on the second line in a third frame; And
And displaying a second white image on the first line in a fourth frame,
Wherein the luminance of the first white image corresponds to the luminance of the first color image and the luminance of the second white image corresponds to the luminance of the second color image. 제8 항에 있어서,
상기 제1 라인은 홀수의 행 라인 및 짝수의 행 라인 중 어느 하나이고, 상기 제2 라인은 상기 홀수의 행 라인 및 짝수의 행 라인 중 다른 하나인 표시 장치의 구동 방법.9. The method of claim 8,
Wherein the first line is any one of odd-numbered row lines and even-numbered row lines, and the second line is another one of the odd-numbered row lines and the even-numbered row lines. 제9 항에 있어서,
상기 제1 프레임에서 복수의 행 라인 중에서 서로 이격된 제1 라인에 제1 컬러 영상을 표시하는 단계는,
복수의 화소에 연결되어 있는 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계;
상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 화소에 연결되어 있는 복수의 데이터 라인에 제1 데이터 신호를 인가하는 단계; 및
상기 복수의 화소에 연결되어 있는 복수의 제1 발광 라인에 게이트 온 전압의 제1 발광 신호를 인가하는 단계를 포함하는 표시 장치의 구동 방법.10. The method of claim 9,
Wherein displaying the first color image on a first line spaced from each other among the plurality of line lines in the first frame comprises:
Sequentially applying a scan signal of a gate-on voltage to a plurality of scan lines connected to a plurality of pixels;
Applying a first data signal to a plurality of data lines connected to the plurality of pixels corresponding to a scan signal of the gate-on voltage; And
And applying a first emission signal of a gate-on voltage to a plurality of first emission lines connected to the plurality of pixels. 제10 항에 있어서,
상기 제2 프레임에서 상기 복수의 행 라인 중에서 서로 이격된 나머지의 제2 라인에 제1 화이트 영상을 표시하는 단계는,
상기 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계;
상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터 라인에 제2 데이터 신호를 인가하는 단계; 및
상기 복수의 화소에 연결되어 있는 복수의 제2 발광 라인에 게이트 온 전압의 제2 발광 신호를 인가하는 단계를 포함하는 표시 장치의 구동 방법.11. The method of claim 10,
Wherein the step of displaying the first white image on the remaining second lines spaced from each other among the plurality of row lines in the second frame comprises:
Sequentially applying scan signals of a gate-on voltage to the plurality of scan lines;
Applying a second data signal to the plurality of data lines corresponding to a scan signal of the gate-on voltage; And
And applying a second emission signal of a gate-on voltage to a plurality of second emission lines connected to the plurality of pixels. 제11 항에 있어서,
제3 프레임에서 상기 제2 라인에 제2 컬러 영상을 표시하는 단계는,
상기 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계;
상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터 라인에 제3 데이터 신호를 인가하는 단계; 및
상기 복수의 제2 발광 라인에 게이트 온 전압의 제2 발광 신호를 인가하는 단계를 포함하는 표시 장치의 구동 방법.12. The method of claim 11,
And displaying the second color image on the second line in a third frame,
Sequentially applying scan signals of a gate-on voltage to the plurality of scan lines;
Applying a third data signal to the plurality of data lines corresponding to a scan signal of the gate-on voltage; And
And applying a second emission signal having a gate-on voltage to the plurality of second emission lines. 제12 항에 있어서,
제4 프레임에서 상기 제1 라인에 제2 화이트 영상을 표시하는 단계는,
복수의 화소에 연결되어 있는 복수의 주사 라인에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 단계;
상기 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터 라인에 제4 데이터 신호를 인가하는 단계; 및
상기 복수의 제1 발광 라인에 게이트 온 전압의 제1 발광 신호를 인가하는 단계를 포함하는 표시 장치의 구동 방법.13. The method of claim 12,
And displaying the second white image on the first line in the fourth frame,
Sequentially applying a scan signal of a gate-on voltage to a plurality of scan lines connected to a plurality of pixels;
Applying a fourth data signal to the plurality of data lines corresponding to the scan signal of the gate-on voltage; And
And applying a first emission signal of a gate-on voltage to the plurality of first emission lines. 제13 항에 있어서,
상기 게이트 온 전압의 제1 발광 신호에 의해 상기 제1 라인에 배열되어 있는 복수의 제1 유기 발광 다이오드가 상기 복수의 화소 각각의 화소 회로에 연결되는 표시 장치의 구동 방법.14. The method of claim 13,
And a plurality of first organic light emitting diodes arranged in the first line are connected to pixel circuits of the plurality of pixels by a first light emission signal of the gate-on voltage. 제14 항에 있어서,
상기 게이트 온 전압의 제2 발광 신호에 의해 상기 제2 라인에 배열되어 있는 복수의 제2 유기 발광 다이오드가 상기 복수의 화소 각각의 화소 회로에 연결되는 표시 장치의 구동 방법.15. The method of claim 14,
And a plurality of second organic light emitting diodes arranged in the second line are connected to the pixel circuits of the plurality of pixels by a second light emission signal of the gate-on voltage. 제13 항에 있어서,
상기 제1 데이터 신호는 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터 각각에서 픽셀 별 화이트 휘도 오프셋을 차감하여 산출되고,
상기 픽셀 별 화이트 휘도 오프셋은 상기 적색 계조 데이터, 상기 녹색 계조 데이터 및 상기 청색 계조 데이터를 포함하는 픽셀 데이터에서 최소 계조값을 차감한 값으로 결정되는 표시 장치의 구동 방법.14. The method of claim 13,
Wherein the first data signal is calculated by subtracting a pixel-by-pixel white luminance offset from each of red, green and blue gradation data,
Wherein the pixel-by-pixel white luminance offset is determined by subtracting a minimum gradation value from pixel data including the red gradation data, the green gradation data, and the blue gradation data. 제16 항에 있어서,
상기 제2 데이터 신호는 상기 픽셀 데이터로부터 추출된 휘도를 포함하는 표시 장치의 구동 방법.17. The method of claim 16,
And the second data signal includes luminance extracted from the pixel data. 제13 항에 있어서,
상기 제3 데이터 신호는 적색 계조 데이터, 녹색 계조 데이터 및 청색 계조 데이터 각각에서 픽셀 별 화이트 휘도 오프셋을 차감하여 산출되고,
상기 픽셀 별 화이트 휘도 오프셋은 상기 적색 계조 데이터, 상기 녹색 계조 데이터 및 상기 청색 계조 데이터를 포함하는 픽셀 데이터에서 최소 계조값을 차감한 값으로 결정되는 표시 장치의 구동 방법.14. The method of claim 13,
The third data signal is calculated by subtracting a pixel-by-pixel white luminance offset from each of red, green and blue gradation data,
Wherein the pixel-by-pixel white luminance offset is determined by subtracting a minimum gradation value from pixel data including the red gradation data, the green gradation data, and the blue gradation data. 제18 항에 있어서,
상기 제4 데이터 신호는 상기 픽셀 데이터로부터 추출된 휘도를 포함하는 표시 장치의 구동 방법.19. The method of claim 18,
And the fourth data signal includes luminance extracted from the pixel data.
KR1020130146225A 2013-11-28 2013-11-28 Display device and driving method thereof KR20150061898A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130146225A KR20150061898A (en) 2013-11-28 2013-11-28 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130146225A KR20150061898A (en) 2013-11-28 2013-11-28 Display device and driving method thereof

Publications (1)

Publication Number Publication Date
KR20150061898A true KR20150061898A (en) 2015-06-05

Family

ID=53499841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130146225A KR20150061898A (en) 2013-11-28 2013-11-28 Display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR20150061898A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185304A (en) * 2015-09-09 2015-12-23 京东方科技集团股份有限公司 Pixel circuit, organic electroluminescence display panel and display device
KR20210061903A (en) * 2019-11-20 2021-05-28 삼성전자주식회사 Nonvolatile memory device and operating method of the same
US11600774B2 (en) 2019-11-20 2023-03-07 Samsung Electronics Co., Ltd. Nonvolatile memory device and operating method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185304A (en) * 2015-09-09 2015-12-23 京东方科技集团股份有限公司 Pixel circuit, organic electroluminescence display panel and display device
US10453389B2 (en) 2015-09-09 2019-10-22 Boe Technology Group Co., Ltd. Pixel circuit, organic electroluminescent display panel and display apparatus
KR20210061903A (en) * 2019-11-20 2021-05-28 삼성전자주식회사 Nonvolatile memory device and operating method of the same
US11600774B2 (en) 2019-11-20 2023-03-07 Samsung Electronics Co., Ltd. Nonvolatile memory device and operating method of the same

Similar Documents

Publication Publication Date Title
KR102412107B1 (en) Luminance control device and display device including the same
US9601058B2 (en) Organic light emitting diode display device and driving method thereof
US9990886B2 (en) Organic light-emitting diode display
US9412304B2 (en) Display device and method for driving the same
KR102048942B1 (en) Display device and driving method thereof
US10217418B2 (en) Organic light emitting diode display device capable of maintaining high brightness and color temperature
GB2559861A (en) Electroluminescent display and driving device thereof
US9514677B2 (en) Display device and driving method thereof
CN109979379B (en) Spliced display and optical compensation method thereof
US11308876B2 (en) Pixel driving circuit, driving method thereof and display device
KR102083609B1 (en) Display device, scan driving device and driving method thereof
KR102006382B1 (en) Pixel, display device comprising the same and driving method thereof
KR102041968B1 (en) Timing controller, driving method thereof, and display device using the same
US10607544B2 (en) Organic light-emitting display panel, organic light-emitting display device, data driver, and low power driving method
KR20150006731A (en) Display device and driving method thereof
KR20140140965A (en) Organic light emitting display device and driving method thereof
KR20150041441A (en) Display device and driving method thereof
KR20200076810A (en) Driving controller, display device having the same and driving method of display device
KR20150061898A (en) Display device and driving method thereof
KR20140054598A (en) Timing controller, driving method thereof, and display device using the same
KR102478672B1 (en) Multivision System And the Method of Driving Thereof
KR102587620B1 (en) Display device and method of controlling luminance thereof
KR20140087915A (en) Organic light emitting display device and method for driving thereof
KR20190030959A (en) Light Emitting Display Device and Driving Method thereof
KR20220037227A (en) Display Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination