KR20150060264A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20150060264A
KR20150060264A KR1020130144478A KR20130144478A KR20150060264A KR 20150060264 A KR20150060264 A KR 20150060264A KR 1020130144478 A KR1020130144478 A KR 1020130144478A KR 20130144478 A KR20130144478 A KR 20130144478A KR 20150060264 A KR20150060264 A KR 20150060264A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive type
light emitting
conductive
Prior art date
Application number
KR1020130144478A
Other languages
Korean (ko)
Other versions
KR102086115B1 (en
Inventor
김설희
구지현
송기영
최진경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130144478A priority Critical patent/KR102086115B1/en
Publication of KR20150060264A publication Critical patent/KR20150060264A/en
Application granted granted Critical
Publication of KR102086115B1 publication Critical patent/KR102086115B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

According to an embodiment, a light emitting device comprises: a first conductive first semiconductor layer; a dislocation blocking layer arranged below the first conductive first semiconductor layer; a graphene layer arranged below the dislocation blocking layer; a first conductive second semiconductor layer arranged below the graphene layer; an active layer arranged below the first conductive second semiconductor layer; a second conductive layer arranged below the active layer; a first electrode electrically connected to the first conductive first semiconductor layer; and a second electrode electrically connected to the second conductive semiconductor layer.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light emitting diodes convert electrical signals into light, such as infrared, visible, and ultraviolet, using the properties of compound semiconductors.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of a light emitting device is increased, a light emitting device is applied to various fields including a display device and a lighting device.

실시 예는 발광구조물의 품질을 향상시키고, 전류 퍼짐 및 광 추출 효율을 향상시킬 수 있는 발광소자를 제공할 수 있다.The embodiment can provide a light emitting device capable of improving the quality of the light emitting structure and improving current spreading and light extraction efficiency.

실시 예에 따른 발광소자는, 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 아래에 배치된 전위 차단층; 상기 전위 차단층 아래에 배치된 그래핀층; 상기 그래핀층 아래에 배치된 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 아래에 배치된 활성층; 상기 활성층 아래에 배치된 제2 도전형 반도체층; 상기 제1 도전형 제1 반도체층에 전기적으로 연결된 제1 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device according to an embodiment includes: a first semiconductor layer of a first conductivity type; A potential blocking layer disposed under the first conductive type semiconductor layer; A graphene layer disposed below the dislocation blocking layer; A first conductive type second semiconductor layer disposed under the graphene layer; An active layer disposed below the first conductive type second semiconductor layer; A second conductive semiconductor layer disposed under the active layer; A first electrode electrically connected to the first conductive type semiconductor layer; A second electrode electrically connected to the second conductive semiconductor layer; .

실시 예에 따른 발광소자는, 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 아래에 배치되며, 복수의 그레인을 포함하는 전위 차단층; 상기 전위 차단층 아래에 배치되며, 일부 영역이 상기 전위 차단층의 복수의 그레인 사이에 배치된 그래핀층; 상기 그래핀층 아래에 배치된 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 아래에 배치된 활성층; 상기 활성층 아래에 배치된 제2 도전형 반도체층; 상기 제1 도전형 제1 반도체층 위에 배치되며, 상기 그래핀층과 수직 방향으로 중첩되어 배치된 제1 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 을 포함한다.A light emitting device according to an embodiment includes: a first semiconductor layer of a first conductivity type; A potential blocking layer disposed below the first conductive type first semiconductor layer and including a plurality of grains; A graphene layer disposed below the dislocation blocking layer, wherein a portion of the graphene layer is disposed between a plurality of grains of the dislocation blocking layer; A first conductive type second semiconductor layer disposed under the graphene layer; An active layer disposed below the first conductive type second semiconductor layer; A second conductive semiconductor layer disposed under the active layer; A first electrode disposed on the first conductive type first semiconductor layer and arranged in a direction perpendicular to the graphene layer; A second electrode electrically connected to the second conductive semiconductor layer; .

실시 예에 따른 발광소자는 발광구조물의 품질을 향상시키고, 전류 퍼짐 및 광 추출 효율을 향상시킬 수 있는 장점이 있다.The light emitting device according to the embodiment has the advantage of improving the quality of the light emitting structure and improving current spreading and light extraction efficiency.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2는 실시 예에 따른 발광소자에 적용된 전위 차단층의 표면 영상이다.
도 3은 실시 예에 따른 발광소자에 적용된 전위 차단층의 단면 영상이다.
도 4는 실시 예에 따른 발광소자에 있어서, 전위 차단층과 그래핀층의 경계 영역을 나타낸 도면이다.
도 5는 실시 예에 따른 발광소자에 적용된 제1 전극의 평면도이다.
도 6 내지 도 10은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 11은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 12는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 13은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 14는 실시 예에 따른 조명장치를 나타낸 도면이다. 1 is a view illustrating a light emitting device according to an embodiment.
2 is a surface image of the potential blocking layer applied to the light emitting device according to the embodiment.
3 is a sectional view of the potential blocking layer applied to the light emitting device according to the embodiment.
4 is a view showing a boundary region between the potential blocking layer and the graphene layer in the light emitting device according to the embodiment.
5 is a plan view of a first electrode applied to a light emitting device according to an embodiment.
6 to 10 are views illustrating a method of manufacturing a light emitting device according to an embodiment.
11 is a view illustrating a light emitting device package according to an embodiment.
12 is a view showing a display device according to an embodiment.
13 is a view showing another example of the display device according to the embodiment.
14 is a view showing a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, and a light unit according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.

실시 예에 따른 발광소자는, 도 1에 나타낸 바와 같이, 제1 도전형 제1 반도체층(11), 전위(dislocation) 차단층(12), 그래핀(graphene)층(13), 제1 도전형 제2 반도체층(14), 활성층(15), 제2 도전형 반도체층(16)을 포함할 수 있다.1, the light emitting device according to the embodiment includes a first conductive type first semiconductor layer 11, a dislocation blocking layer 12, a graphene layer 13, A second semiconductor layer 14, an active layer 15, and a second conductivity type semiconductor layer 16, which are sequentially stacked.

예로서, 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(16)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한, 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(16)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may be formed of an n-type semiconductor layer doped with an n-type dopant as a first conductive type dopant, And the second conductivity type semiconductor layer 16 may be formed of a p-type semiconductor layer doped with a p-type dopant as a second conductivity type dopant. The first conductivity type first semiconductor layer 11 and the first conductivity type second semiconductor layer 14 are formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 16 is an n- Layer.

상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may include, for example, an n-type semiconductor layer. The first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may be formed of a compound semiconductor. The first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may be formed of, for example, Group II-VI compound semiconductors or Group III-V compound semiconductors.

예컨대, 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 독립적으로 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer (14) is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤ 1, 0? X + y? 1). The first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may be formed of a material such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., and n-type dopants such as Si, Ge, Sn, Se, and Te can be doped.

실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11)이 상기 제1 도전형 제2 반도체층(14)에 비해 더 두껍게 형성될 수 있다. 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은 수 마이크로 미터의 두께로 형성될 수 있다. 예로서 상기 제1 도전형 제1 반도체층(11)은 2 마이크로 미터 이내의 두께로 형성될 수 있으며, 상기 제1 도전형 제2 반도체층(14)은 1 마이크로 미터 이내의 두께로 형성될 수 있다. According to the embodiment, the first conductive type first semiconductor layer 11 may be formed thicker than the first conductive type second semiconductor layer 14. The first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may be formed to a thickness of several micrometers. For example, the first conductive type first semiconductor layer 11 may have a thickness of less than 2 micrometers, and the first conductive type second semiconductor layer 14 may have a thickness of less than 1 micrometer. have.

또한, 실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11)의 불순물 농도가 상기 제1 도전형 제2 반도체층(14)의 불순물 농도에 비해 더 낮게 형성될 수 있다.In addition, according to the embodiment, the impurity concentration of the first conductive type first semiconductor layer 11 may be lower than the impurity concentration of the first conductive type second semiconductor layer 14.

예로서, 상기 제1 도전형 제1 반도체층(11)의 불순물 도핑 농도는 1×1018/㎤ 내지 9×1018/㎤으로 구현될 수 있으며, 상기 제1 도전형 제2 반도체층(14)의 불순물 도핑 농도는 5×1018/㎤ 내지 9×1019/㎤으로 구현될 수 있다.For example, the impurity doping concentration of the first conductive type first semiconductor layer 11 may be 1 × 10 18 / cm 3 to 9 × 10 18 / cm 3, and the first conductive type second semiconductor layer 14 ) Can be realized with an impurity doping concentration of 5 × 10 18 / cm 3 to 9 × 10 19 / cm 3.

상기 활성층(15)은 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(16)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(15)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(15)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 15 is formed between the first conductivity type first semiconductor layer 11 and the first conductivity type second semiconductor layer 14 and the second conductivity type semiconductor layer 16 (Or electrons) injected through the active layer 15 are mutually opposed to each other and emit light according to a band gap difference of an energy band according to a material of the active layer 15. [ The active layer 15 may be formed of any one of a single well structure, a multi-well structure, a quantum dot structure and a quantum wire structure, but is not limited thereto.

상기 활성층(15)은 화합물 반도체로 구현될 수 있다. 상기 활성층(15)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.상기 활성층(15)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(15)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(15)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The active layer 15 may be formed of a compound semiconductor. The active layer 15 may be implemented by way of example to the Group II -VI group or a group III -V compound semiconductor. The active layer 15 is an example of a In x Al y Ga 1 -x- y N (0≤x 1, 0? Y? 1, 0? X + y? 1). When the active layer 15 is implemented as the multi-well structure, the active layer 15 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the InGaN well layer / GaN barrier layer . ≪ / RTI >

상기 제2 도전형 반도체층(16)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(16)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(16)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second conductive semiconductor layer 16 may be formed of, for example, a p-type semiconductor layer. The second conductive semiconductor layer 16 may be formed of a compound semiconductor. The second conductive semiconductor layer 16 may be formed of, for example, a Group II-VI compound semiconductor or a Group III-V compound semiconductor.

예컨대, 상기 제2 도전형 반도체층(16)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(16)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.For example, the second conductivity type semiconductor layer 16 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + Material. The second conductive semiconductor layer 16 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, A p-type dopant such as Sr, Ba or the like may be doped.

실시 예에 따른 발광소자는 상기 전위 차단층(12)을 포함할 수 있다. 상기 전위 차단층(12)은 상기 제1 도전형 제1 반도체층(11) 아래에 배치될 수 있다. 상기 전위 차단층(12)은 하부 반도체층과 상부 반도체층의 격자 상수 차이에 따라 반도체 성장 시 전위(dislocation)가 전파되는 것을 방지하는 기능을 수행할 수 있다. 상기 전위 차단층(12)은 예로서 수 나노미터의 두께로 형성될 수 있다. 이에 따라, 실시 예에 따른 발광소자에 의하면 양질의 반도체층이 성장될 수 있다. 예로서, 상기 전위 차단층(12)은 AlN을 포함할 수 있다.The light emitting device according to the embodiment may include the disconnection blocking layer 12. The potential blocking layer 12 may be disposed under the first conductive type first semiconductor layer 11. The potential blocking layer 12 may function to prevent dislocations from propagating during semiconductor growth depending on the difference in lattice constant between the lower semiconductor layer and the upper semiconductor layer. The potential blocking layer 12 may be formed to a thickness of several nanometers, for example. Thus, according to the light emitting device according to the embodiment, a good semiconductor layer can be grown. For example, the potential blocking layer 12 may include AlN.

상기 전위 차단층(12)은 그레인(grain)을 포함할 수 있다. 도 2 및 도 3은 상기 전위 차단층(12)으로서 AlN이 적용된 경우의 표면 및 단면 영상을 나타낸 것이다. 상기 전위 차단층(12)은 상기 제1 도전형 제1 반도체층(11) 아래에 배치되며, 복수의 그레인을 포함할 수 있다.The potential blocking layer 12 may include a grain. FIGS. 2 and 3 show surface and cross-sectional images when AlN is applied as the potential blocking layer 12. FIG. The potential blocking layer 12 is disposed under the first conductive type first semiconductor layer 11 and may include a plurality of grains.

예로서, 상기 그레인의 폭은 90 나노미터 내지 110 나노미터의 크기로 형성될 수 있다. 상기 그레인의 두께는 9 나노미터 내지 11 나노미터의 크기로 형성될 수 있다. 여기서, 그레인의 두께는 도 3에 도시된 바와 같이 그레인과 그레인 사이의 깊이를 지칭한 것이다, By way of example, the width of the grain may be in the range of 90 nanometers to 110 nanometers. The thickness of the grain may be in the range of 9 nanometers to 11 nanometers. Here, the thickness of the grain refers to the depth between the grain and the grain as shown in Fig. 3,

실시 예에 따른 발광소자는 상기 그래핀층(13)을 포함할 수 있다. 상기 그래핀층(13)은 상기 전위 차단층(12) 아래에 배치될 수 있다. 상기 전위 차단층(12)은, 도 4에 도시된 바와 같이, 상기 전위 차단층(12)과 상기 그래핀층(13) 사이의 계면에 형성된 복수의 그레인(G)을 포함할 수 있다. 상기 그래핀층(13)의 일부 영역은 상기 전위 차단층(12)의 복수의 그레인(G) 사이에 배치될 수 있다. 상기 그래핀층(13)은 모노 레이어 이상으로 형성될 수 있으며, 예로서 수 나노미터의 두께로 형성될 수 있다.The light emitting device according to the embodiment may include the graphene layer 13. The graphene layer 13 may be disposed below the dislocation blocking layer 12. The potential blocking layer 12 may include a plurality of grains G formed at an interface between the potential blocking layer 12 and the graphene layer 13 as shown in FIG. A portion of the graphene layer (13) may be disposed between the plurality of grains (G) of the potential blocking layer (12). The graphene layer 13 may be formed of a monolayer or more, and may have a thickness of several nanometers, for example.

실시 예에 따른 발광소자는 상기 그래핀층(13) 아래에 배치된 상기 제1 도전형 제2 반도체층(14)을 포함할 수 있다. 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14) 사이에 상기 전위 차단층(12)과 상기 그래핀층(13)이 배치될 수 있다. The light emitting device according to the embodiment may include the first conductive type second semiconductor layer 14 disposed under the graphene layer 13. [ The potential blocking layer 12 and the graphene layer 13 may be disposed between the first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14.

상기 활성층(15)은 상기 제1 도전형 제2 반도체층(14) 아래에 배치될 수 있다. 상기 제2 도전형 반도체층(16)은 상기 활성층(15) 아래에 배치될 수 있다.The active layer 15 may be disposed under the first conductive type second semiconductor layer 14. The second conductive semiconductor layer 16 may be disposed under the active layer 15.

실시 예에 따른 발광소자는 상기 제1 도전형 제1 반도체층(11)에 전기적으로 연결된 제1 전극(81)을 포함할 수 있다. 상기 제1 전극(81)은 상기 제1 도전형 제1 반도체층(11) 위에 배치될 수 있다. 상기 제1 전극(81)은 상기 활성층(15)과 수직 방향으로 중첩되어 배치될 수 있다. 상기 제1 전극(81)은 상기 그래핀층(13)과 수직 방향으로 중첩되어 배치될 수 있다.The light emitting device according to the embodiment may include a first electrode 81 electrically connected to the first conductive type first semiconductor layer 11. The first electrode 81 may be disposed on the first conductive semiconductor layer 11. The first electrode 81 may be disposed to overlap with the active layer 15 in the vertical direction. The first electrode 81 may be disposed to overlap with the graphene layer 13 in the vertical direction.

상기 제1 전극(81)은, 도 5에 도시된 바와 같이, 상기 제1 도전형 제1 반도체층(11)의 상부 둘레에 배치될 수 있다. 예로서, 상기 제1 전극(81)은 15 마이크로 미터 내지 20 마이크로 미터의 폭으로 제공될 수 있다. 이때, 상기 제1 전극(81)과 상기 그래핀층(13)은 수직 방향으로 15 마이크로 미터 내지 20 마이크로 미터의 폭이 중첩되어 배치될 수 있다. The first electrode 81 may be disposed around the upper portion of the first conductive type first semiconductor layer 11, as shown in FIG. For example, the first electrode 81 may be provided with a width of 15 micrometers to 20 micrometers. At this time, the first electrode 81 and the graphene layer 13 may be arranged to overlap with each other in a width of 15 micrometers to 20 micrometers in the vertical direction.

실시 예에 따른 발광소자는 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14) 사이에 배치된 상기 그래핀층(13)을 포함할 수 있다. 상기 그래핀층(13)은 반도체층에 비해 전기 전도도가 매우 우수하다. 이에 따라 상기 그래핀층(13)은 전류 스프래딩 효과를 향상시킬 수 있다. The light emitting device according to the embodiment may include the graphene layer 13 disposed between the first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14. The graphene layer 13 has a much higher electrical conductivity than the semiconductor layer. Accordingly, the graphene layer 13 can improve the current spreading effect.

또한, 실시 예에 의하면, 상기 그래핀층(13)에 의하여 전류 스프래딩 효과가 향상될 수 있으므로, 도 5에 도시된 바와 같이, 상기 제1 전극(81)이 발광소자의 외곽 둘레 부분에만 형성될 수 있다. According to the embodiment, since the current spreading effect can be improved by the graphene layer 13, as shown in FIG. 5, the first electrode 81 is formed only on the outer peripheral portion of the light emitting element .

종래 발광소자의 경우, 원활한 전류 스프래딩을 위하여 발광소자의 외곽 둘레 부분뿐만 아니라 중앙 영역에도 전극 배선이 배치된다. 이와 같이 발광소자의 중앙 영역에도 전극 배선이 배치되는 경우, 전류 스프래딩 효과는 상승시킬 수 있지만, 활성층으로부터 발광되는 빛이 전극 배선에 의하여 반사 또는 흡수됨으로써 전체적인 발광 효율이 저하되는 단점이 있다.In the case of a conventional light emitting device, electrode wirings are disposed not only at the periphery but also at the central region of the light emitting device for smooth current spreading. When the electrode wiring is also disposed in the central region of the light emitting device, the current spreading effect can be raised, but the light emitted from the active layer is reflected or absorbed by the electrode wiring, thereby lowering the overall luminous efficiency.

실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11) 위에 배치되는 상기 제1 전극(81)의 면적을 줄일 수 있으므로 상기 제1 전극(81)에 의하여 빛이 흡수되어 광 손실이 발생되는 것을 줄일 수 있게 된다. 예컨대, 종래 발광소자의 중앙 영역에 십자(+) 형상의 배선이 형성되는 경우에 비하여 5% 정도의 발광 영역을 더 확보할 수 있게 된다.According to the embodiment, since the area of the first electrode 81 disposed on the first conductive type first semiconductor layer 11 can be reduced, light is absorbed by the first electrode 81, . For example, a light emitting region of about 5% can be secured as compared with a case where a cross (+) shaped wiring is formed in the central region of the conventional light emitting device.

실시 예에 따른 발광소자는 반사층(27)을 포함할 수 있다. 상기 반사층(27)은 상기 제2 도전형 반도체층(16)에 전기적으로 연결될 수 있다. 상기 반사층(27)은 상기 제2 도전형 반도체층(16) 아래에 배치될 수 있다. 상기 반사층(27)은 상기 활성층(15)으로부터 제공되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The light emitting device according to the embodiment may include a reflective layer 27. The reflective layer 27 may be electrically connected to the second conductive semiconductor layer 16. The reflective layer 27 may be disposed under the second conductive semiconductor layer 16. The reflective layer 27 may reflect light from the active layer 15 and increase the amount of light extracted to the outside.

실시 예에 의한 발광소자는, 상기 반사층(27)과 상기 제2 도전형 반도체층(16) 사이에 배치된 오믹접촉층(25)을 포함할 수 있다. 상기 오믹접촉층(25)은 상기 제2 도전형 반도체층(16)에 접촉되어 배치될 수 있다. 상기 오믹접촉층(25)은 상기 제2 도전형 반도체층(16)과 오믹 접촉되는 영역을 포함할 수 있다. The light emitting device according to the embodiment may include an ohmic contact layer 25 disposed between the reflective layer 27 and the second conductivity type semiconductor layer 16. The ohmic contact layer 25 may be disposed in contact with the second conductive semiconductor layer 16. The ohmic contact layer 25 may include a region in ohmic contact with the second conductive semiconductor layer 16.

상기 오믹접촉층(25)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The ohmic contact layer 25 may be formed of, for example, a transparent conductive oxide film. The ohmic contact layer 25 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) IZO (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt (indium gallium zinc oxide), IGTO (indium gallium tin oxide), ATO , Ag, and Ti.

상기 반사층(27)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(27)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The reflective layer 27 may be formed of a material having a high reflectivity. For example, the reflective layer 27 may be formed of a metal or an alloy containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. The reflective layer 27 may be formed of a metal or an alloy of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum- A transparent conductive material such as indium-gallium-oxide (IGZO), indium-gallium-zinc-oxide (IGTO), aluminum-zinc oxide And may be formed in multiple layers. For example, in an embodiment, the reflective layer 27 may include at least one of Ag, Al, Ag-Pd-Cu alloy, and Ag-Cu alloy.

예를 들면, 상기 반사층(27)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹접촉층(25)은 상기 반사층(27) 아래에 형성되고, 적어도 일부가 상기 반사층(27)을 통과하여 상기 제2 도전형 반도체층(16)과 오믹 접촉될 수도 있다.For example, the reflective layer 27 may include an Ag layer and an Ni layer alternately or may include a Ni / Ag / Ni layer, a Ti layer, and a Pt layer. The ohmic contact layer 25 may be formed below the reflective layer 27 and at least a portion of the ohmic contact layer 25 may be in ohmic contact with the second conductive semiconductor layer 16 through the reflective layer 27.

실시 예에 따른 발광소자는 상기 반사층(27) 아래에 배치된 금속층(50)을 포함할 수 있다. 실시 예에 의하면, 상기 제2 전극(82)은 상기 반사층(27), 상기 오믹접촉층(25), 상기 금속층(50) 중에서 적어도 하나를 포함할 수 있다. 예로서, 상기 제2 전극(82)은 상기 반사층(27), 상기 금속층(50), 상기 오믹접촉층(25)을 모두 포함할 수도 있고, 선택된 1 개의 층 또는 선택된 2 개의 층을 포함할 수도 있다. The light emitting device according to the embodiment may include a metal layer 50 disposed under the reflective layer 27. The second electrode 82 may include at least one of the reflective layer 27, the ohmic contact layer 25, and the metal layer 50. For example, the second electrode 82 may include all of the reflective layer 27, the metal layer 50, and the ohmic contact layer 25, and may include one selected layer or two selected layers have.

실시 예에 따른 상기 제2 전극(82)은 상기 제2 도전형 반도체층(16) 아래에 배치될 수 있다. 상기 제2 전극(82)은 상기 제2 도전형 반도체층(16)에 전기적으로 연결될 수 있다. The second electrode 82 may be disposed under the second conductive semiconductor layer 16. The second electrode 82 may be electrically connected to the second conductive semiconductor layer 16.

실시 예에 따른 발광소자는, 상기 제2 도전형 반도체층(16)의 하부 둘레에 배치된 채널층(30)을 포함할 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(16) 아래에 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(16)의 하부 면에 접촉되어 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(16)과 상기 반사층(27) 사이에 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(16)과 상기 오믹접촉층(25) 사이에 배치될 수 있다.The light emitting device according to the embodiment may include a channel layer 30 disposed around the lower portion of the second conductivity type semiconductor layer 16. One end of the channel layer 30 may be disposed under the second conductive type semiconductor layer 16. One end of the channel layer 30 may be disposed in contact with the lower surface of the second conductive semiconductor layer 16. One end of the channel layer 30 may be disposed between the second conductive semiconductor layer 16 and the reflective layer 27. One end of the channel layer 30 may be disposed between the second conductive semiconductor layer 16 and the ohmic contact layer 25.

상기 채널층(30)은 절연물질로 구현될 수 있다. 예컨대 상기 채널층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 채널층(30)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 채널층(30)은 아이솔레이션층으로 지칭될 수도 있다. 상기 채널층(30)은 추후 발광구조물에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다.The channel layer 30 may be formed of an insulating material. For example, the channel layer 30 may be formed of an oxide or a nitride. For example, the channel layer 30 is Si0 2, Si x O y, Si 3 N 4, Si x N y, SiO x N y, Al 2 O 3, at least one from the group consisting of TiO 2, AlN, etc. May be selected and formed. The channel layer 30 may be referred to as a channel layer. The channel layer 30 can function as an etching stopper in the isolation process for the later light emitting structure and can prevent the electrical characteristics of the light emitting device from being degraded by the isolation process.

상기 금속층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다. 상기 금속층(50) 아래에 본딩층(60), 전도성 지지부재(70)가 배치될 수 있다. The metal layer 50 may include at least one of Cu, Ni, Ti, Ti, W, Cr, W, Pt, V, Fe and Mo. The metal layer 50 may function as a diffusion barrier layer. A bonding layer 60 and a conductive support member 70 may be disposed under the metal layer 50.

상기 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(27) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(27)에 영향을 미치는 것을 방지할 수 있다. The metal layer 50 may prevent a material contained in the bonding layer 60 from diffusing toward the reflective layer 27 in the process of providing the bonding layer 60. The metal layer 50 may prevent a material such as tin contained in the bonding layer 60 from affecting the reflective layer 27.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(70)는 실시 예에 따른 발광구조물을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, . The conductive support member 70 supports the light emitting structure according to the embodiment and can perform a heat dissipation function. The bonding layer 60 may be implemented as a seed layer.

상기 전도성 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. The conductive support member 70 may be formed of a semiconductor substrate (for example, Si, Ge, GaN, GaAs) doped with Ti, Cr, Ni, Al, Pt, Au, W, Cu, , ZnO, SiC, SiGe, and the like).

그러면 도 6 내지 도 10을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.A method of manufacturing a light emitting device according to an embodiment will now be described with reference to FIGS. 6 to 10. FIG.

실시 예에 따른 발광소자 제조방법에 의하면, 도 6에 도시된 바와 같이, 기판(5) 위에 제1 도전형 제1 반도체층(11)과 전위 차단층(12)이 형성될 수 있다. 6, a first conductive type first semiconductor layer 11 and a potential blocking layer 12 may be formed on a substrate 5. In this case,

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 제1 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다.The substrate 5 may be formed of at least one of, for example, a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge. A buffer layer may be further formed between the first conductive type first semiconductor layer 11 and the substrate 5.

상기 제1 도전형 제1 반도체층(11)은 수 마이크로 미터의 두께로 형성될 수 있다. 예로서 상기 제1 도전형 제1 반도체층(11)은 2 마이크로 미터 이내의 두께로 형성될 수 있다. 또한, 상기 제1 도전형 제1 반도체층(11)의 불순물 도핑 농도는 1×1018/㎤ 내지 9×1018/㎤으로 구현될 수 있다. 상기 제1 도전형 제1 반도체층(11)은 이후 성장되는 반도체층의 품질 확보를 위해 적정 두께 및 적정 도핑 농도로 구현될 수 있다.The first conductive type first semiconductor layer 11 may have a thickness of several micrometers. For example, the first conductive type first semiconductor layer 11 may have a thickness of less than 2 micrometers. The impurity doping concentration of the first conductive type first semiconductor layer 11 may be 1 × 10 18 / cm 3 to 9 × 10 18 / cm 3. The first conductive type first semiconductor layer 11 may be formed with an appropriate thickness and an appropriate doping concentration to secure the quality of a semiconductor layer to be grown thereafter.

실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11) 위에 상기 전위 차단층(12)이 형성될 수 있다. 상기 전위 차단층(12)은 하부 반도체층과 상부 반도체층의 격자 상수 차이에 따라 반도체 성장 시 전위(dislocation)가 전파되는 것을 방지하는 기능을 수행할 수 있다. 상기 전위 차단층(12)은 예로서 수 나노미터의 두께로 형성될 수 있다. 이에 따라, 실시 예에 따른 발광소자에 의하면 양질의 반도체층이 성장될 수 있다. 예로서, 상기 전위 차단층(12)은 AlN을 포함할 수 있다.According to the embodiment, the potential blocking layer 12 may be formed on the first conductive type semiconductor layer 11. The potential blocking layer 12 may function to prevent dislocations from propagating during semiconductor growth depending on the difference in lattice constant between the lower semiconductor layer and the upper semiconductor layer. The potential blocking layer 12 may be formed to a thickness of several nanometers, for example. Thus, according to the light emitting device according to the embodiment, a good semiconductor layer can be grown. For example, the potential blocking layer 12 may include AlN.

상기 전위 차단층(12)은 그레인(grain)을 포함할 수 있다. 도 2 및 도 3은 상기 전위 차단층(12)으로서 AlN이 적용된 경우의 표면 및 단면 영상을 나타낸 것이다. 상기 전위 차단층(12)은 상기 제1 도전형 제1 반도체층(11) 아래에 배치되며, 복수의 그레인을 포함할 수 있다.The potential blocking layer 12 may include a grain. FIGS. 2 and 3 show surface and cross-sectional images when AlN is applied as the potential blocking layer 12. FIG. The potential blocking layer 12 is disposed under the first conductive type first semiconductor layer 11 and may include a plurality of grains.

예로서, 상기 그레인의 폭은 90 나노미터 내지 110 나노미터의 크기로 형성될 수 있다. 상기 그레인의 두께는 9 나노미터 내지 11 나노미터의 크기로 형성될 수 있다. 여기서, 그레인의 두께는 도 3에 도시된 바와 같이 그레인과 그레인 사이의 깊이를 지칭한 것이다, By way of example, the width of the grain may be in the range of 90 nanometers to 110 nanometers. The thickness of the grain may be in the range of 9 nanometers to 11 nanometers. Here, the thickness of the grain refers to the depth between the grain and the grain as shown in Fig. 3,

이어서, 도 7에 도시된 바와 같이, 상기 전위 차단층(12) 위에 그래핀층(13), 제1 도전형 제2 반도체층(14), 활성층(15), 제2 도전형 반도체층(16)이 형성될 수 있다.7, a graphene layer 13, a first conductive type second semiconductor layer 14, an active layer 15, and a second conductive type semiconductor layer 16 are formed on the potential blocking layer 12, Can be formed.

상기 그래핀층(13)은 상기 전위 차단층(12) 위에 형성될 수 있다. 상기 전위 차단층(12)은 상기 전위 차단층(12)과 상기 그래핀층(13) 사이의 계면에 형성된 복수의 그레인(G)을 포함할 수 있다. 상기 그래핀층(13)의 일부 영역은 상기 전위 차단층(12)의 복수의 그레인(G) 사이에 배치될 수 있다. 상기 그래핀층(13)은 모노 레이어 이상으로 형성될 수 있으며, 예로서 수 나노미터의 두께로 형성될 수 있다.The graphene layer 13 may be formed on the potential blocking layer 12. The potential blocking layer 12 may include a plurality of grains G formed at an interface between the potential blocking layer 12 and the graphene layer 13. [ A portion of the graphene layer (13) may be disposed between the plurality of grains (G) of the potential blocking layer (12). The graphene layer 13 may be formed of a monolayer or more, and may have a thickness of several nanometers, for example.

상기 그래핀층(13) 위에 상기 제1 도전형 제2 반도체층(14)이 형성될 수 있다. 실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11)이 상기 제1 도전형 제2 반도체층(14)에 비해 더 두껍게 형성될 수 있다. 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14)은 수 마이크로 미터의 두께로 형성될 수 있다. 예로서 상기 제1 도전형 제2 반도체층(14)은 1 마이크로 미터 이내의 두께로 형성될 수 있다. The first conductive type second semiconductor layer 14 may be formed on the graphene layer 13. According to the embodiment, the first conductive type first semiconductor layer 11 may be formed thicker than the first conductive type second semiconductor layer 14. The first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14 may be formed to a thickness of several micrometers. For example, the first conductive type second semiconductor layer 14 may have a thickness of less than 1 micrometer.

또한, 실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11)의 불순물 농도가 상기 제1 도전형 제2 반도체층(14)의 불순물 농도에 비해 더 낮게 형성될 수 있다. 예로서, 상기 제1 도전형 제2 반도체층(14)의 불순물 도핑 농도는 5×1018/㎤ 내지 9×1019/㎤으로 구현될 수 있다.In addition, according to the embodiment, the impurity concentration of the first conductive type first semiconductor layer 11 may be lower than the impurity concentration of the first conductive type second semiconductor layer 14. For example, the impurity doping concentration of the first conductive type second semiconductor layer 14 may be 5 × 10 18 / cm 3 to 9 × 10 19 / cm 3.

상기 제1 도전형 제2 반도체층(14) 위에 상기 활성층(15)이 형성될 수 있으며, 상기 활성층(15) 위에 상기 제2 도전형 반도체층(16)이 형성될 수 있다.The active layer 15 may be formed on the first conductive type second semiconductor layer 14 and the second conductive type semiconductor layer 16 may be formed on the active layer 15.

다음으로, 도 8에 도시된 바와 같이, 상기 제2 도전형 반도체층(16) 위에 채널층(30), 오믹접촉층(25), 반사층(27)이 형성될 수 있다. 상기 오믹접촉층(25)은 상기 제2 도전형 반도체층(16)에 접촉되어 배치될 수 있다. 상기 오믹접촉층(25)은 상기 제2 도전형 반도체층(16)과 오믹 접촉되는 영역을 포함할 수 있다. 8, a channel layer 30, an ohmic contact layer 25, and a reflective layer 27 may be formed on the second conductivity type semiconductor layer 16. The ohmic contact layer 25 may be disposed in contact with the second conductive semiconductor layer 16. The ohmic contact layer 25 may include a region in ohmic contact with the second conductive semiconductor layer 16.

이어서, 도 9에 도시된 바와 같이, 상기 반사층(27) 위에 금속층(50), 본딩층(60), 전도성 지지부재(70)가 형성될 수 있다.9, a metal layer 50, a bonding layer 60, and a conductive support member 70 may be formed on the reflective layer 27. [

상기 금속층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다. The metal layer 50 may include at least one of Cu, Ni, Ti, Ti, W, Cr, W, Pt, V, Fe and Mo. The metal layer 50 may function as a diffusion barrier layer.

실시 예에 의하면, 상기 제2 도전형 반도체층(16)에 전기적으로 연결된 제2 전극(82)을 포함할 수 있다. 상기 제2 전극(82)은 상기 반사층(27), 상기 오믹접촉층(25), 상기 금속층(50) 중에서 적어도 하나를 포함할 수 있다. 예로서, 상기 제2 전극(82)은 상기 반사층(27), 상기 금속층(50), 상기 오믹접촉층(25)을 모두 포함할 수도 있고, 선택된 1 개의 층 또는 선택된 2 개의 층을 포함할 수도 있다. According to the embodiment, the second electrode 82 may be electrically connected to the second conductivity type semiconductor layer 16. The second electrode 82 may include at least one of the reflective layer 27, the ohmic contact layer 25, and the metal layer 50. For example, the second electrode 82 may include all of the reflective layer 27, the metal layer 50, and the ohmic contact layer 25, and may include one selected layer or two selected layers have.

상기 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(27) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(27)에 영향을 미치는 것을 방지할 수 있다. The metal layer 50 may prevent a material contained in the bonding layer 60 from diffusing toward the reflective layer 27 in the process of providing the bonding layer 60. The metal layer 50 may prevent a material such as tin contained in the bonding layer 60 from affecting the reflective layer 27.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. The bonding layer 60 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, .

상기 전도성 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. The conductive support member 70 may be formed of a semiconductor substrate (for example, Si, Ge, GaN, GaAs) doped with Ti, Cr, Ni, Al, Pt, Au, W, Cu, , ZnO, SiC, SiGe, and the like).

다음으로 상기 제1 도전형 제1 반도체층(11)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 제1 반도체층(11)을 서로 박리시키는 공정이다.Next, the substrate 5 is removed from the first conductive type first semiconductor layer 11. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process of irradiating a laser on the lower surface of the substrate 5 to peel the substrate 5 and the first conductive type first semiconductor layer 11 from each other.

상기 제1 도전형 제1 반도체층(11)의 상부 면에 러프니스(roughness)가 형성될 수 있다. 상기 제1 도전형 제1 반도체층(11)의 상부 면에 광 추출 패턴이 제공될 수 있다. 상기 제1 도전형 제1 반도체층(11)의 상부 면에 요철 패턴이 제공될 수 있다. 상기 제1 도전형 제1 반도체층(11)에 제공되는 광 추출 패턴은 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A roughness may be formed on the upper surface of the first conductive type first semiconductor layer 11. A light extracting pattern may be provided on the upper surface of the first conductive type first semiconductor layer 11. An irregular pattern may be provided on the upper surface of the first conductive type first semiconductor layer 11. The light extraction pattern provided on the first conductive type first semiconductor layer 11 may be formed by a PEC (Photo Electro Chemical) etching process as an example. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

이어서, 도 10에 도시된 바와 같이, 상기 제1 도전형 제1 반도체층(11) 위에 제1 전극(81)이 형성될 수 있다. Next, as shown in FIG. 10, a first electrode 81 may be formed on the first conductive type first semiconductor layer 11.

실시 예에 따른 발광소자는 상기 제1 도전형 제1 반도체층(11)에 전기적으로 연결된 제1 전극(81)을 포함할 수 있다. 상기 제1 전극(81)은 상기 제1 도전형 제1 반도체층(11) 위에 배치될 수 있다. 상기 제1 전극(81)은 상기 활성층(15)과 수직 방향으로 중첩되어 배치될 수 있다. 상기 제1 전극(81)은 상기 그래핀층(13)과 수직 방향으로 중첩되어 배치될 수 있다.The light emitting device according to the embodiment may include a first electrode 81 electrically connected to the first conductive type first semiconductor layer 11. The first electrode 81 may be disposed on the first conductive semiconductor layer 11. The first electrode 81 may be disposed to overlap with the active layer 15 in the vertical direction. The first electrode 81 may be disposed to overlap with the graphene layer 13 in the vertical direction.

상기 제1 전극(81)은, 도 5에 도시된 바와 같이, 상기 제1 도전형 제1 반도체층(11)의 상부 둘레에 배치될 수 있다. 예로서, 상기 제1 전극(81)은 15 마이크로 미터 내지 20 마이크로 미터의 폭으로 제공될 수 있다. 이때, 상기 제1 전극(81)과 상기 그래핀층(13)은 수직 방향으로 15 마이크로 미터 내지 20 마이크로 미터의 폭이 중첩되어 배치될 수 있다. The first electrode 81 may be disposed around the upper portion of the first conductive type first semiconductor layer 11, as shown in FIG. For example, the first electrode 81 may be provided with a width of 15 micrometers to 20 micrometers. At this time, the first electrode 81 and the graphene layer 13 may be arranged to overlap with each other in a width of 15 micrometers to 20 micrometers in the vertical direction.

실시 예에 따른 발광소자는 상기 제1 도전형 제1 반도체층(11)과 상기 제1 도전형 제2 반도체층(14) 사이에 배치된 상기 그래핀층(13)을 포함할 수 있다. 상기 그래핀층(13)은 반도체층에 비해 전기 전도도가 매우 우수하다. 이에 따라 상기 그래핀층(13)은 전류 스프래딩 효과를 향상시킬 수 있다. The light emitting device according to the embodiment may include the graphene layer 13 disposed between the first conductive type first semiconductor layer 11 and the first conductive type second semiconductor layer 14. The graphene layer 13 has a much higher electrical conductivity than the semiconductor layer. Accordingly, the graphene layer 13 can improve the current spreading effect.

또한, 실시 예에 의하면, 상기 그래핀층(13)에 의하여 전류 스프래딩 효과가 향상될 수 있으므로, 도 5에 도시된 바와 같이, 상기 제1 전극(81)이 발광소자의 외곽 둘레 부분에만 형성될 수 있다. According to the embodiment, since the current spreading effect can be improved by the graphene layer 13, as shown in FIG. 5, the first electrode 81 is formed only on the outer peripheral portion of the light emitting element .

종래 발광소자의 경우, 원활한 전류 스프래딩을 위하여 발광소자의 외곽 둘레 부분뿐만 아니라 중앙 영역에도 전극 배선이 배치된다. 이와 같이 발광소자의 중앙 영역에도 전극 배선이 배치되는 경우, 전류 스프래딩 효과는 상승시킬 수 있지만, 활성층으로부터 발광되는 빛이 전극 배선에 의하여 반사 또는 흡수됨으로써 전체적인 발광 효율이 저하되는 단점이 있다.In the case of a conventional light emitting device, electrode wirings are disposed not only at the periphery but also at the central region of the light emitting device for smooth current spreading. When the electrode wiring is also disposed in the central region of the light emitting device, the current spreading effect can be raised, but the light emitted from the active layer is reflected or absorbed by the electrode wiring, thereby lowering the overall luminous efficiency.

실시 예에 의하면, 상기 제1 도전형 제1 반도체층(11) 위에 배치되는 상기 제1 전극(81)의 면적을 줄일 수 있으므로 상기 제1 전극(81)에 의하여 빛이 흡수되어 광 손실이 발생되는 것을 줄일 수 있게 된다. 예컨대, 종래 발광소자의 중앙 영역에 십자(+) 형상의 배선이 형성되는 경우에 비하여 5% 정도의 발광 영역을 더 확보할 수 있게 된다.According to the embodiment, since the area of the first electrode 81 disposed on the first conductive type first semiconductor layer 11 can be reduced, light is absorbed by the first electrode 81, . For example, a light emitting region of about 5% can be secured as compared with a case where a cross (+) shaped wiring is formed in the central region of the conventional light emitting device.

도 11은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.11 is a view illustrating a light emitting device package to which the light emitting device according to the embodiment is applied.

도 11을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.Referring to FIG. 11, a light emitting device package according to an embodiment includes a body 120, first and second lead electrodes 131 and 132 disposed on the body 120, And a molding member 140 surrounding the light emitting device 100. The first and second lead electrodes 131 and 132 are electrically connected to the first and second lead electrodes 131 and 132, .

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other to provide power to the light emitting device 100. The first lead electrode 131 and the second lead electrode 132 may increase the light efficiency by reflecting the light generated from the light emitting device 100 and the heat generated from the light emitting device 100 To the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or may be disposed on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by a wire, flip chip or die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiments may be arrayed on a substrate, and a lens, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 12 및 도 13에 도시된 표시 장치, 도 14에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting elements are arrayed, and may include the display apparatus shown in Figs. 12 and 13, and the illumination apparatus shown in Fig.

도 12를 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.12, a display device 1000 according to an embodiment includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, and a reflection member 1022 An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflection member 1022 But is not limited to, a bottom cover 1011.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arrayed on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like. When the light emitting device package 200 is provided on the side surface of the bottom cover 1011 or on the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted such that the light emitting surface of the light emitting device package 200 is spaced apart from the light guiding plate 1041 by a predetermined distance, but the present invention is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to the light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates.

상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet condenses incident light into a display area. The brightness enhancing sheet improves the brightness by reusing the lost light. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 13은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 13 is a view showing another example of the display device according to the embodiment.

도 13을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.13, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the above-described light emitting device 100 is arrayed, an optical member 1154, and a display panel 1155. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses incident light, and the horizontal and vertical prism sheets condense incident light into a display area. The brightness enhancing sheet enhances brightness by reusing the lost light.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, and light condensation of the light emitted from the light emitting module 1060.

도 14는 실시 예에 따른 조명장치를 나타낸 도면이다.14 is a view showing a lighting apparatus according to an embodiment.

도 14를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.14, the lighting apparatus according to the embodiment includes a cover 2100, a light source module 2200, a heat discharger 2400, a power supply unit 2600, an inner case 2700, and a socket 2800 . Further, the illumination device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device package according to an embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape in which the hollow is hollow and a part is opened. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the heat discharging body 2400. The cover 2100 may have an engaging portion that engages with the heat discharging body 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. The inner surface of the cover 2100 may be coated with a milky white paint. Milky white paints may contain a diffusing agent to diffuse light. The surface roughness of the inner surface of the cover 2100 may be larger than the surface roughness of the outer surface of the cover 2100. This is for sufficiently diffusing and diffusing the light from the light source module 2200 and emitting it to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The cover 2100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance and strength. The cover 2100 may be transparent so that the light source module 2200 is visible from the outside, and may be opaque. The cover 2100 may be formed by blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one side of the heat discharging body 2400. Accordingly, heat from the light source module 2200 is conducted to the heat discharger 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on the upper surface of the heat discharging body 2400 and has guide grooves 2310 through which the plurality of light source portions 2210 and the connector 2250 are inserted. The guide groove 2310 corresponds to the substrate of the light source unit 2210 and the connector 2250.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflecting material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects the light reflected by the inner surface of the cover 2100 toward the cover 2100 in the direction toward the light source module 2200. Therefore, the light efficiency of the illumination device according to the embodiment can be improved.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Therefore, electrical contact can be made between the heat discharging body 2400 and the connecting plate 2230.

상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be formed of an insulating material to prevent an electrical short circuit between the connection plate 2230 and the heat discharging body 2400. The heat discharger 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to dissipate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 housed in the insulating portion 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides the electrical signal to the light source module 2200. The power supply unit 2600 is housed in the receiving groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide 2630, a base 2650, and an extension 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding outward from one side of the base 2650. The guide portion 2630 may be inserted into the holder 2500. A plurality of components may be disposed on one side of the base 2650. The plurality of components include, for example, a DC converter for converting AC power supplied from an external power source into DC power, a driving chip for controlling driving of the light source module 2200, an ESD (ElectroStatic discharge) protective device, and the like, but the present invention is not limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. The extension portion 2670 has a shape protruding outward from the other side of the base 2650. The extension portion 2670 is inserted into the connection portion 2750 of the inner case 2700 and receives an external electrical signal.

예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.For example, the extension portion 2670 may be provided to be equal to or smaller than the width of the connection portion 2750 of the inner case 2700. One end of each of the positive wire and the negative wire is electrically connected to the extension portion 2670 and the other end of the positive wire and the negative wire are electrically connected to the socket 2800 .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding part together with the power supply part 2600. The molding part is a hardened portion of the molding liquid so that the power supply unit 2600 can be fixed inside the inner case 2700.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

11 제1 도전형 제1 반도체층 12 전위 차단층
13 그래핀층 14 제1 도전형 제2 반도체층
15 활성층 16 제2 도전형 반도체층
25 오믹접촉층 27 반사층
30 채널층 50 금속층
60 본딩층 70 전도성 지지부재
81 제1 전극 82 제2 전극11 first conductive type first semiconductor layer 12 dislocation blocking layer
13 graphene layer 14 first conductive type second semiconductor layer
15 active layer 16 second conductive type semiconductor layer
25 ohmic contact layer 27 reflective layer
30 channel layer 50 metal layer
60 Bonding layer 70 Conductive support member
81 first electrode 82 second electrode

Claims (9)

제1 도전형 제1 반도체층;
상기 제1 도전형 제1 반도체층 아래에 배치된 전위 차단층;
상기 전위 차단층 아래에 배치된 그래핀층;
상기 그래핀층 아래에 배치된 제1 도전형 제2 반도체층;
상기 제1 도전형 제2 반도체층 아래에 배치된 활성층;
상기 활성층 아래에 배치된 제2 도전형 반도체층;
상기 제1 도전형 제1 반도체층에 전기적으로 연결된 제1 전극;
상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극;
을 포함하는 발광소자.A first conductive type first semiconductor layer;
A potential blocking layer disposed under the first conductive type semiconductor layer;
A graphene layer disposed below the dislocation blocking layer;
A first conductive type second semiconductor layer disposed under the graphene layer;
An active layer disposed below the first conductive type second semiconductor layer;
A second conductive semiconductor layer disposed under the active layer;
A first electrode electrically connected to the first conductive type semiconductor layer;
A second electrode electrically connected to the second conductive semiconductor layer;
. 제1 도전형 제1 반도체층;
상기 제1 도전형 제1 반도체층 아래에 배치되며, 복수의 그레인을 포함하는 전위 차단층;
상기 전위 차단층 아래에 배치되며, 일부 영역이 상기 전위 차단층의 복수의 그레인 사이에 배치된 그래핀층;
상기 그래핀층 아래에 배치된 제1 도전형 제2 반도체층;
상기 제1 도전형 제2 반도체층 아래에 배치된 활성층;
상기 활성층 아래에 배치된 제2 도전형 반도체층;
상기 제1 도전형 제1 반도체층 위에 배치되며, 상기 그래핀층과 수직 방향으로 중첩되어 배치된 제1 전극;
상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극;
을 포함하는 발광소자. A first conductive type first semiconductor layer;
A potential blocking layer disposed below the first conductive type first semiconductor layer and including a plurality of grains;
A graphene layer disposed below the dislocation blocking layer, wherein a portion of the graphene layer is disposed between a plurality of grains of the dislocation blocking layer;
A first conductive type second semiconductor layer disposed under the graphene layer;
An active layer disposed below the first conductive type second semiconductor layer;
A second conductive semiconductor layer disposed under the active layer;
A first electrode disposed on the first conductive type first semiconductor layer and arranged in a direction perpendicular to the graphene layer;
A second electrode electrically connected to the second conductive semiconductor layer;
. 제1항 또는 제2항에 있어서,
상기 전위 차단층은 AlN를 포함하는 발광소자.3. The method according to claim 1 or 2,
Wherein the dislocation blocking layer comprises AlN. 제1항 또는 제2항에 있어서,
상기 제1 전극은 상기 제1 도전형 제1 반도체층의 둘레에 배치되며, 상기 제1 전극과 상기 그래핀층은 수직 방향으로 15 마이크로 미터 내지 20 마이크로 미터의 폭이 중첩되는 발광소자.3. The method according to claim 1 or 2,
Wherein the first electrode is disposed around the first conductive type first semiconductor layer and the first electrode and the graphene layer are overlapped with each other with a width of 15 to 20 micrometers in a vertical direction. 제1항 또는 제2항에 있어서,
상기 그래핀층은 수 나노미터의 두께로 배치된 발광소자.3. The method according to claim 1 or 2,
Wherein the graphene layer is disposed at a thickness of several nanometers. 제1항 또는 제2항에 있어서,
상기 제1 도전형 제1 반도체층이 상기 제1 도전형 제2 반도체층에 비해 더 두꺼운 발광소자.3. The method according to claim 1 or 2,
Wherein the first conductive type first semiconductor layer is thicker than the first conductive type second semiconductor layer. 제1항 또는 제2항에 있어서,
상기 제1 도전형 제1 반도체층의 불순물 농도가 상기 제1 도전형 제2 반도체층의 불순물 농도에 비해 더 낮은 발광소자.3. The method according to claim 1 or 2,
And the impurity concentration of the first conductive type first semiconductor layer is lower than the impurity concentration of the first conductive type second semiconductor layer. 제1항에 있어서,
상기 전위 차단층은 상기 전위 차단층과 상기 그래핀층 사이의 계면에 형성된 복수의 그레인을 포함하고, 상기 그래핀층의 일부 영역이 상기 복수의 그레인 사이에 배치된 발광소자.The method according to claim 1,
Wherein the potential blocking layer includes a plurality of grains formed at an interface between the potential blocking layer and the graphene layer, and a part of the graphene layer is disposed between the plurality of grains. 제2항 또는 제8항에 있어서,
상기 그레인의 폭은 90 나노미터 내지 110 나노미터이고, 상기 그레인의 두께는 9 나노미터 내지 11 나노미터인 발광소자.
9. The method according to claim 2 or 8,
Wherein the width of the grain is from 90 nanometers to 110 nanometers, and the thickness of the grain is from 9 nanometers to 11 nanometers.
KR1020130144478A 2013-11-26 2013-11-26 Light emitting device KR102086115B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130144478A KR102086115B1 (en) 2013-11-26 2013-11-26 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130144478A KR102086115B1 (en) 2013-11-26 2013-11-26 Light emitting device

Publications (2)

Publication Number Publication Date
KR20150060264A true KR20150060264A (en) 2015-06-03
KR102086115B1 KR102086115B1 (en) 2020-03-06

Family

ID=53504920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130144478A KR102086115B1 (en) 2013-11-26 2013-11-26 Light emitting device

Country Status (1)

Country Link
KR (1) KR102086115B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029256A (en) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 Semiconductor light emitting device and a method for fabricating the same
KR20120111364A (en) * 2011-03-31 2012-10-10 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR20130120876A (en) * 2012-04-26 2013-11-05 광주과학기술원 Light emitting diode and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029256A (en) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 Semiconductor light emitting device and a method for fabricating the same
KR20120111364A (en) * 2011-03-31 2012-10-10 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR20130120876A (en) * 2012-04-26 2013-11-05 광주과학기술원 Light emitting diode and method for manufacturing the same

Also Published As

Publication number Publication date
KR102086115B1 (en) 2020-03-06

Similar Documents

Publication Publication Date Title
KR101956101B1 (en) Light emitting device
KR101886156B1 (en) Light emitting device
KR101976459B1 (en) Light emitting device, light emitting device package, and light unit
KR20140122873A (en) Light emitting device, light emitting device package, and light unit
KR102065398B1 (en) Light emitting device, light emitting device package, and light unit
KR20150016698A (en) Light emitting device
KR101956084B1 (en) Light emitting device
KR102065390B1 (en) Light emitting device, light emitting device package, and light unit
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR101936277B1 (en) Light emitting device, light emitting device package, and light unit
KR20140034472A (en) Light emitting device, light emitting device package, and light unit
KR101946919B1 (en) Light emitting device
KR101997242B1 (en) Light emitting device, light emitting device package, and light unit
KR101976470B1 (en) Light emitting device
KR101956096B1 (en) Light emitting device
KR101916152B1 (en) Light emitting device, light emitting device package, and light unit
KR102086115B1 (en) Light emitting device
KR101976466B1 (en) Light emitting device
KR102008291B1 (en) Light emitting device, light emitting device package, and light unit
KR102065437B1 (en) Light emitting device, light emitting device package, and light unit
KR101936295B1 (en) Light emitting device, light emitting device package, and light unit
KR102008328B1 (en) Light emitting device, light emitting device package, and light unit
KR101946918B1 (en) Light emitting device, light emitting device package, and light unit
KR20140011630A (en) Light emitting device, light emitting device package, and light unit
KR20150060263A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant