KR20150051983A - Chip inductor - Google Patents
Chip inductor Download PDFInfo
- Publication number
- KR20150051983A KR20150051983A KR1020150059235A KR20150059235A KR20150051983A KR 20150051983 A KR20150051983 A KR 20150051983A KR 1020150059235 A KR1020150059235 A KR 1020150059235A KR 20150059235 A KR20150059235 A KR 20150059235A KR 20150051983 A KR20150051983 A KR 20150051983A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- resin composite
- composite magnetic
- magnetic layer
- conductor coil
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 78
- 239000000805 composite resin Substances 0.000 claims description 60
- 239000004020 conductor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 229910000859 α-Fe Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000000696 magnetic material Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229910000889 permalloy Inorganic materials 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 229910017082 Fe-Si Inorganic materials 0.000 claims description 3
- 229910017133 Fe—Si Inorganic materials 0.000 claims description 3
- 229910002796 Si–Al Inorganic materials 0.000 claims description 3
- 239000005300 metallic glass Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001035 Soft ferrite Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
Abstract
Description
본 발명은 칩 인덕터에 관한 것으로, 보다 자세하게는 인덕터 내에 관통구가 구비된 기판이 내장된 칩 인덕터에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip inductor, and more particularly, to a chip inductor having a substrate having a through-hole in an inductor.
일반적으로 인덕터는 자기 인덕턴스를 가지는 기본적인 회로소자로 보통 코일(coil) 및 자성체인 코어(core)로 구성될 수 있다.In general, an inductor is a basic circuit element having self-inductance, and it can be composed of a coil and a core which is a magnetic body.
인덕터는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로, 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 사용된다. 이러한 인덕터는 구조적으로 페라이트(ferrite) 자성체에 코일을 감거나 인쇄를 하고 양단에 전극을 형성하여 제조되는 권선형, 자성체 또는 유전체의 절연 시트에 내부전극패턴을 인쇄한 후 적층하여 제조되는 적층형 등으로 분류될 수 있다.Inductors are one of the important passive components of electronic circuits together with resistors and capacitors. They are used as components to eliminate noise or to form LC resonance circuits. Such an inductor may be a multilayer type or the like manufactured by printing an internal electrode pattern on a wire-wound, magnetic or dielectric insulating sheet manufactured by winding a coil on a ferrite magnetic body or by printing an electrode on both ends, Can be classified.
이와 같이 구성된 인덕터는 저잡음 증폭기, 믹서, 전압 조절 발진기, 매칭 코일 등 다양한 시스템에 사용될 수 있으며, 특히 평면형 인덕터는 기판 상에 형성된 박막의 도전체 코일에 의해 구현된 인덕터 소자로 DC-DC 컨버터 또는 노이즈 필터 등에 사용될 수 있다.
The inductor thus constructed can be used in various systems such as a low noise amplifier, a mixer, a voltage-controlled oscillator, and a matching coil. In particular, a planar inductor is an inductor element implemented by a thin film conductor coil formed on a substrate. Filters and the like.
최근에는 인덕터 소자의 성능을 향상시키기 위하여 기판 상에 박막의 도전체 코일과 함께 자성체를 형성하는 기술이 개발되고 있는 데, 이러한 인덕터의 성능은 인턱터 내에 사용되는 연자성 페라이트(soft ferrite) 등의 자성체 특성에 의해 크게 지배된다. 이때, 자성체에 요구되는 특성은 고주파 응용시 고주파 영역에서 충분한 투자율을 가져야 하고, 인덕터의 제조 공정 중 열적 및 기계적으로 열화되지 않아야 하며, 도전체 코일과는 절연되어 있어야 한다.
In recent years, techniques for forming a magnetic body together with a conductor coil of a thin film on a substrate have been developed in order to improve the performance of the inductor element. The performance of such an inductor is improved by a magnetic substance such as soft ferrite It is largely dominated by characteristics. At this time, the characteristics required for the magnetic body should have a sufficient magnetic permeability in a high frequency range in a high frequency application, not be deteriorated thermally and mechanically during the manufacturing process of the inductor, and be insulated from the conductor coil.
따라서, 본 발명은 종래 인덕터에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인덕터 내에 기판이 내장되어 갭의 역할을 하도록 함과 동시에 기판에 형성된 관통구를 통해 자속 밀도를 증가시켜 바이어스 특성이 향상되도록 한 칩 인덕터가 제공됨에 발명의 목적이 있다.
SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems and disadvantages of the conventional inductors, and it is an object of the present invention to provide a magnetic inductor having a substrate in an inductor to serve as a gap, The present invention provides a chip inductor having improved characteristics.
본 발명의 상기 목적은, 관통구가 형성된 기판; 상기 기판의 상부면에 단층 또는 다층으로 적층 형성된 도전체 코일; 중앙부에 코어가 형성되게 상기 기판의 상부면 상에 상기 도전체 코일을 둘러싸도록 충진된 상부 수지복합 자성층; 상기 기판의 하부에 형성되며 상기 관통구를 통해 상기 상부 수지복합 자성층과 연결된 하부 수지복합 자성층; 및 상기 상, 하부 수지복합 자성층의 양측에 형성된 외부전극;를 포함하는 칩 인덕터가 제공됨에 의해서 달성된다.The above object of the present invention can be achieved by a substrate having a through-hole formed therein; A conductor coil laminated on the upper surface of the substrate in a single layer or in multiple layers; An upper resin composite magnetic layer filled on the upper surface of the substrate so as to surround the conductor coil so that a core is formed at the center; A lower resin composite magnetic layer formed on the lower surface of the substrate and connected to the upper resin composite magnetic layer through the through hole; And an outer electrode formed on both sides of the upper and lower resin composite magnetic layers.
상기 기판은, 수지 또는 세라믹 재질의 비자성체로 구성될 수 있다. 또한, 상기 기판에 형성된 관통구는 상기 기판의 중앙부 또는 상기 기판의 네 모서리 측에 또는 상기 중앙부와 네 모서리측에 형성될 수 있다.The substrate may be made of a non-magnetic material made of a resin or a ceramic material. In addition, the through-holes formed in the substrate may be formed at the central portion of the substrate or the four corners of the substrate or at the four corners of the substrate.
이때, 상기 기판은 50㎛ 이하의 두께로 형성됨이 바람직하다.At this time, the substrate is preferably formed to a thickness of 50 탆 or less.
상기 상, 하부 수지복합 자성층은 금속 재질의 자성체와 폴리머(polymer) 재료가 혼합된 복합체로 구성될 수 있으며, 페라이트로만 구성될 수도 있다. 상기 상, 하부 수지복합 자성층이 금속 재질의 자성체와 폴리머 재료의 복합체일 경우에는 금속 재질의 분말이 폴리머 내에 혼합되어 고르게 분포되어 있는 형태로 구성될 수 있다.The upper and lower resin composite magnetic layers may be composed of a composite of a magnetic material of a metallic material and a polymer material, and may be composed of only ferrite. When the upper and lower resin composite magnetic layers are a composite of a magnetic material and a polymer material, metal powder may be mixed and uniformly distributed in the polymer.
이때, 폴리머 재료는 에폭시(epoxy), 폴리이미드(polyimide), LCP 등으로 구성될 수 있다.At this time, the polymer material may be composed of epoxy, polyimide, LCP, or the like.
한편, 상기 도전체 코일의 외부에는 절연층이 더 형성될 수 있다. 상기 절연층은 절연 특성을 가진 폴리머 또는 다른 수지 재료로 구성될 수 있으며, 도전체 코일이 매립되게 충진된 상부 수지복합 자성층에 포함된 금속 재질의 분말들과 절연되도록 하기 위함이다.Meanwhile, an insulating layer may be further formed on the outside of the conductor coil. The insulating layer may be made of a polymer or other resin material having an insulating property and is insulated from metal powder contained in the filled upper resin composite magnetic layer so that the conductor coil is buried.
이와 같이 구성된 칩 인턱터는 상기 도전체 코일이 상, 하부 수지복합 자성층의 측면을 감싸고 있는 외부전극과 전기적으로 연결되기 위하여 상기 기판 상의 사분면에 대칭되는 두 방향으로 연장 형성될 수 있다.
The chip inductor thus configured may be formed to extend in two directions symmetrical to the quadrant of the substrate so that the conductor coil is electrically connected to the external electrode surrounding the side surfaces of the upper and lower resin composite magnetic layers.
이상에서 살펴본 바와 같이, 본 발명에 따른 칩 인덕터는 인덕터 내부에 기판이 내장되어 기판이 도전체 코일의 지지 역할과 함께 인덕터 내에서 갭(gap)의 역할이 동시에 수행될 수 있기 때문에 박형과 소형화된 칩 인덕터 제작이 가능한 이점이 있다.As described above, the chip inductor according to the present invention includes the substrate in the inductor, and the substrate can support both the conductor coil and the gap in the inductor, There is an advantage that a chip inductor can be manufactured.
또한, 본 발명은 칩 인덕터 내에 내장된 기판의 소정 위치에 관통구를 형성함에 의해서 관통구를 통해 상, 하부 수지복합 자성층의 자속 밀도를 증가시켜 고인덕턴스 구현이 가능하고, DC 바이어스 특성이 향상되는 장점이 있다.
Further, by forming a through hole at a predetermined position of a substrate embedded in a chip inductor, the magnetic flux density of the upper and lower resin composite magnetic layers can be increased through the through hole to realize a high inductance, and a DC bias characteristic can be improved There are advantages.
도 1은 본 발명에 따른 칩 인덕터의 제조 공정이 도시된 단면도.
도 2는 본 발명에 따른 칩 인덕터에 내장되는 기판의 평면도.
도 3은 본 발명에 따른 칩 인덕터의 다른 실시예 단면도.
도 4는 본 발명에 따른 칩 인턱터에 적용되는 기판의 다른 실시예가 도시된 평면도.1 is a sectional view showing a manufacturing process of a chip inductor according to the present invention.
2 is a plan view of a substrate embedded in a chip inductor according to the present invention;
3 is a sectional view of another embodiment of a chip inductor according to the present invention.
4 is a plan view showing another embodiment of a substrate applied to a chip inductor according to the present invention.
본 발명에 따른 칩 인덕터의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
The technical effect of the chip inductor according to the present invention, including the technical structure thereof, will be clearly understood from the following detailed description of the preferred embodiments of the present invention with reference to the drawings.
먼저, 도 1은 본 발명에 따른 칩 인덕터의 제조 공정이 도시된 단면도이고, 도 2는 본 발명에 따른 칩 인덕터에 내장되는 기판의 평면도이다.1 is a cross-sectional view illustrating a manufacturing process of a chip inductor according to the present invention, and FIG. 2 is a plan view of a substrate embedded in a chip inductor according to the present invention.
도시된 바와 같이, 본 발명에 따른 칩 인덕터(100)는 기판(110)과, 기판(110) 상에 권선된 도전체 코일(120)과, 상기 도전체 코일(120)이 매립되게 상기 기판(110) 상에 형성된 상부 수지복합 자성층(130) 및 상기 기판(110) 하부에 형성된 하부 수지복합 자성층(140)으로 구성될 수 있다.The
또한, 상기 기판(110)을 포함하는 상, 하부 수지복합 자성층(130,140)의 측면, 예컨대 단면상 좌우측면에는 외부 전극(150)이 더 형성될 수 있다.The
상기 기판(110)은 수지재 또는 세라믹 등의 부도체를 소재로 하는 비자성체로 구성될 수 있으며, 수지재일 경우에는 FR4 기판 또는 폴리이미드 기판이 사용될 수 있으며, 이 외에 다른 폴리머계 기판이 사용될 수 있고, 이때 기판(110)의 두께는 50㎛ 이하로 구성됨이 바람직하다. 이때, 기판(110)의 두께가 50㎛를 초과하게 되면 박형의 칩 인덕터 구성이 어려워질 수 있기 때문에 50㎛를 초과하지 않는 두께로 설계함이 바람직하다.The
또한, 기판(110)은 중앙부에 관통구(111)가 구비될 수 있다. 관통구(111)는 원형, 사각형 등으로 구성될 수 있으며, 원형과 사각형 형상 외에도 기판의 상, 하부를 관통할 수 있는 형상이면 가능할 수 있으며, 특별한 형상에 구애되지 않는다.In addition, the
이와 같이 구성된 기판(110)은 제조 공정중에서 그 상면에 도전체 코일(120)과 상부 수지복합 자성층(130)을 지지하는 역할을 함과 아울러 칩 인덕터 제작 후, 인덕터 내에서 갭(gap) 층의 역할을 동시에 수행할 수 있다.The
상기 기판(110)의 상부면에는 중앙부의 관통구(111)를 제외한 주위 상부면에 도전체 코일(120)이 형성될 수 있다. 이때, 도전체 코일(120)은 기판(110)의 관통구(111)를 제외한 주위 상부면 상에 단층 또는 다층으로 적층되어 형성될 수 있다. 도전체 코일(120)은 전기도금법 또는 스크린 인쇄법 등의 방식으로 형성될 수 있으며, 구리로 된 나선형 코일 형태로 구성됨이 바람직하다.The
도전체 코일(120)을 나선형의 코일 형태로 구성함에 의해서 낮은 비저항과 충분한 인덕턴스를 확보할 수 있다.By forming the
또한, 상기 도전체 코일(120)은 나선형을 이루며 단층 또는 다층으로 적층되어 형성될 수 있다.The
한편, 상기 기판(110) 상부면에는 도전체 코일(120)이 매립되게 상부 수지복합 자성층(130)으로 커버될 수 있다. 예컨대, 기판(110)의 상부면에 형성된 도전체 코일(120)의 기판과의 접합면을 제외한 부분을 커버하며 매립하도록 상부 수지복합 자성층(130)이 형성될 수 있다. 상기 상부 수지복합 자성층(130)은 도전체 코일(120)이 매립 가능한 충분한 높이로 충진됨이 바람직하며, 상부 수지복합 자성층(130)은 자성물질인 페라이트로만으로도 구성될 수 있다.Meanwhile, the upper surface of the
페라이트를 이용한 자성층의 형성은 페라이트 도금법을 이용할 수 있으며, 스핀 스프레이 방식의 페라이트 도금 장치를 통해 자성층의 두께를 정밀하게 제어할 수 있고, 두께의 균일성을 확보할 수 있다. 또한, 이와 같은 스핀 스프레이 방식은 100℃ 이하의 비교적 낮은 온도에서 공정이 진행될 수 있기 때문에 기판이나 도전체 코일(120)에 열적 영향을 최소화할 수 있다.The ferrite plating method can be used for forming the magnetic layer using ferrite, and the thickness of the magnetic layer can be precisely controlled through the ferrite plating apparatus of the spin spray method, and the thickness uniformity can be ensured. In addition, since such a spin spray process can be performed at a relatively low temperature of 100 ° C or less, the thermal influence on the substrate or the
또한, 페라이트 외에 Mo-퍼멀로이, 퍼몰로이, Fe-Si-Al 합금, Fe-Si 합금, 아몰퍼스의 금속 재질 중 어느 하나로 구성될 수도 있다.In addition to ferrite, it may be composed of any one of Mo-permalloy, permoloy, Fe-Si-Al alloy, Fe-Si alloy and amorphous metal.
그리고, 상기 상부 수지복합 자성층(130)은 Fe, Ni, Zn, Co, Ba, Sr 및 Mn 중 선택된 하나의 금속 분말이 폴리머(polymer)에 분산된 형태로 구성될 수 있다. 이때, 폴리머는 에폭시(epoxy), 폴리이미드(polyimide), LCP 등의 수지 재료가 적용될 수 있다.The upper resin composite
또한, 상기 기판(110)의 하부에는 기판의 하부면을 커버하는 하부 수지복합 자성층(140)이 형성될 수 있다. 이때, 하부 수지복합 자성층(140)은 기판(110)의 관통구(111)을 통해 상부 수지복합 자성층(130)과 연결된다. 하부 수지복합 자성층(140)은 기판(110) 상에 형성된 상부 수지복합 자성층(130)과 동일한 재질로 구성될 수 있다. 즉, 기판(110)의 상부면에는 도전체 코일(120)과 도전체 코일(120)을 둘러싸는 상부 수지복합 자성층(130)이 형성되고, 기판(110)의 하부면에는 도전체 코일(120) 없이 하부 수지복합 자성층(140)이 형성될 수 있다.In addition, a lower resin composite
상기 기판(110) 상에 형성된 상부 수지복합 자성층(130)의 내부에는 도전체 코일(120)의 외주면을 감싸는 절연층(160)이 더 형성될 수 있으며, 절연층(160)은 금(Au) 또는 동(Cu)으로 구성된 다층 도전체 코일(120)의 상하층이 상부 수지복합 자성층(130)과 접촉되어 도전되어 인덕터 특성에 영향을 주는 것을 방지하기 위하여 형성되는 것이다.An
즉, 절연층(160)은 상부 수지복합 자성층(130)이 금속 분말이 폴리머에 분산 혼합된 재료로 구성될 경우에 형성될 수 있다. 절연층(160)은 절연 특성을 가진 폴리머 또는 폴리머 이외의 수지 재료로 구성될 수 있으며, 다층 도전체 코일(120)의 층간이 금속 재질의 분말이 혼합된 상부 수지복합 자성층(130)의 개재에 따른 영향을 차단하기 상부 수지복합 자성층(130)이 층간에 개재되지 않도록 하기 위한 것이다.That is, the
따라서, 상기 기판(110) 상에 형성되는 수지복합 자성층(130)이 금속 분말이 혼합되지 않은 절연 재질로만 이루어질 경우에는 절연층(160)은 별도로 구비되지 않을 수 있다.Therefore, if the resin composite
그리고, 상기 칩 인덕터(100)의 양측부에는 외부 전극(150)이 형성될 수 있다. 외부 전극(150)은 칩 인덕터(100)가 전기적 접속이 가능하도록 하기 위한 것으로, 기판(110) 상에 상, 하부 수지복합 자성층(130, 140)을 형성한 후, 솔더의 디핑 또는 디스펜싱 등의 전극 형성 공정에 의해서 형성될 수 있다.
이때, 상기 외부 전극(150)은 도전체 코일(120)과 전기적으로 접속될 수 있다. 도전체 코일(120)은 외부 전극(150)과 전기적 접속을 위하여 상부 수지복합 자성층(130)의 코어 부분 둘레에 코일 형태로 형성되며, 기판(110)의 상면을 기준으로 그 사분면 중 양측, 예컨대 좌우 양측으로 대칭되게 연장 형성될 수 있다. 그리고, 상기 기판(110)의 사분면 외측으로 연장된 도전체 코일(120)은 외부 전극(150)과 전기적으로 접속될 수 있다.At this time, the
상기 상, 하부 수지복합 자성층(130, 140)은 높은 비저항의 특성을 가짐과 동시에 높은 투자율을 가질 수 있다. 그리고, 수지복합 자성층(130)은 도전체 코일(120)과 매우 근접한 위치에 형성되기 때문에 인덕터의 품질 특성을 향상시킬 수 있으며, 고인덕턴스를 구현하면서도 얇은 박형의 두께로 제작이 가능할 수 있다.The upper and lower resin composite
이와 같이 구성된 본 실시예의 칩 인덕터(100)는 기판(110) 상에 형성된 상부 수지복합 자성층(130)의 중앙부에 형성된 코어 부분에서 자기 경로의 방향이 기판(110)의 관통구(111)를 통해 상부에서 하부로, 또는 하부에서 상부로 작용하기 때문에 인덕터 내에서 자속 밀도를 높일 수 있어 인덕턴스를 향상시킬 수 있으며, DC 바이어스의 특성이 향상될 수 있다.
The
다음, 도 3은 본 발명에 따른 칩 인덕터의 다른 실시예 단면도이고, 도 4는 본 발명에 따른 칩 인턱터에 적용되는 기판의 다른 실시예가 도시된 평면도이다.3 is a cross-sectional view of another embodiment of a chip inductor according to the present invention, and FIG. 4 is a plan view showing another embodiment of a substrate applied to a chip inductor according to the present invention.
도시된 바와 같이, 본 실시예의 칩 인덕터(100)는 앞서 언급한 실시예와 마찬가지로 기판(110)과 도전체 코일(120) 및 상, 하부 수지복합 자성층(130,140)으로 구성되며, 상, 하부 수지복합 자성층(130,140)의 양측부에 외부 전극(150)이 형성될 수 있다.As shown in the figure, the
이때, 본 실시예에서 앞서 설명한 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였으며, 동일한 구성요소에 대해서 중복될 수 있는 구체적인 설명은 생략하기로 한다.In this case, the same reference numerals are given to the same constituent elements as those of the previously described embodiment, and a detailed description that can be duplicated for the same constituent elements will be omitted.
본 실시예의 상, 하부 수지복합 자성층(130,140) 사이에 내장되는 기판(110)은 수지재 또는 세라믹 재질의 부도체를 이용한 비자성체로 구성되어야 하며, 사방의 네 모서리 측에 하나 이상의 관통구(112)가 형성될 수 있다.The
상기 관통구(112)는 도 4에 도시된 바와 같이, 기판(110)의 중앙부 측으로 곡면을 이루도록 형성할 수 있으나, 관통구를 형성할 수 있는 다른 형상, 즉 중앙부측으로 직각을 이루는 형태도 가능할 수 있으며, 관통구의 형상은 기판(110) 상에 형성되는 도전체 코일(120)의 배치 형태에 따라서 변경 가능할 수 있다.As shown in FIG. 4, the through-
이와 더불어, 본 발명의 칩 인덕터(100)는 기판(110)의 중앙부와 네 모서리 측에 각각 관통구가 형성된 구조로 이루어질 수 있다.In addition, the
또한, 상기 기판(110)은 박형의 인덕터 설계를 위하여 그 두께가 50㎛ 이하로 구성됨이 바람직하며, 상면에 형성되는 도전체 코일(120)과 상부 수지복합 자성층(130)을 지지하는 역할과 동시에 인덕터 내에서 갭(gap) 층의 역할이 수행 가능하도록 한다.In addition, the
한편, 기판(110)의 상면에는 네 모서리 측의 관통구(112)를 제외한 중앙부에 도전체 코일(120)이 형성될 수 있다. 이때, 도전체 코일(120)은 코어 형성 부분의 중앙부를 제외한 기판(110) 상면에 형성되며, 전기도금법 또는 스크린 인쇄법 등의 방식으로 형성될 수 있으며, 구리로 된 나선형 코일 형태로 구성됨이 바람직하다.On the other hand, the
그리고, 상기 도전체 코일(120)이 형성된 기판(110) 상에는 상부 수지복합 자성층(130)이 형성되며, 기판(110)의 하부에는 하부 수지복합 자성층(140)이 형성될 수 있다. 또한, 기판(110)을 포함하는 상, 하부 수지복합 자성층(130,140)의 양 측면에는 칩 인덕터(100)의 전기적 접속을 위한 외부 전극(150)이 더 형성될 수 있다.The upper resin composite
이와 같이 구성된 본 실시예의 칩 인덕터(100)는 기판(110) 상에 형성된 네 모서리 측에 형성된 관통구(112)를 통해 상, 하부 수지복합 자성층(130,140)의 자기 경로 방향이 기판(110)의 상부에서 하부로, 또는 하부에서 상부로 작용하기 때문에 인덕터 내부의 자속 밀도를 높일 수 있어 인덕턴스를 향상시킬 수 있으며, DC 바이어스의 특성이 향상될 수 있다.The
한편, 본 실시예에 적용되는 기판(110)을 이용하여 칩 인덕터의 특성을 시뮬레이션하였을 때 결과는 다음과 같다.Meanwhile, when the characteristics of the chip inductor are simulated using the
0.85
0.85
3.5
3.5
0.94
0.94
3.8
3.8
1.05
1.05
4.0
4.0
상기 [표 1]에 도시된 실시예의 시뮬레이션 결과와 같이, 본 발명에 따른 칩 인덕터는 실시예별로 기판이 평판으로 구성된 종래의 칩 인덕터에 비해 인덕턴스(Ls)와 DC 바이어스의 특성이 향상됨을 알 수 있다. [표 1]은 기판(110)의 관통구(111)의 사이즈를 달리하고 기판(110)의 네 모서리(귀퉁이)에 형성된 관통구(112)의 형상 또는 사이즈를 달리하는 경우의 실시예에 따른 인덕턴스(Ls)와 DC 바이어스의 특성을 나타내고 있다.As shown in the simulation results of Table 1, it can be seen that the characteristics of the inductance Ls and the DC bias are improved compared to the conventional chip inductors in which the substrate is made of a flat plate for each embodiment have. Table 1 shows the results of the case where the sizes of the through
즉, 종래에 평판으로 이루어진 기판의 경우 인덕턴스(Ls)가 0.6uH 내외이고, DC 바이어스가 3.0A인데 비하여, 실시예 1 내지 실시예 3과 같이 관통구가 형성된 기판이 적용된 칩 인덕터의 경우 기판의 형태에 따라 인덕턴스가 0.85 내지 1.05uF로 측정됨에 따라 평판 형태의 기판이 적용된 종래의 칩 인덕터에 비해 용량이 증가됨을 알 수 있다.
That is, in the case of a conventional chip inductor in which a substrate having a through-hole is applied as in the case of the first to third embodiments, the inductance Ls of the substrate is about 0.6 uH and the DC bias is 3.0 A, As the inductance is measured from 0.85 to 1.05 uF according to the shape, it can be seen that the capacitance is increased as compared with the conventional chip inductor using the plate type substrate.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재되는 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.
100. 칩 인덕터
110. 기판
111, 112. 관통구
120. 도전체 코일
130. 상부 수지복합 자성층
140. 하부 수지복합 자성층
150. 외부 전극
160. 절연층100.
111, 112. Through
130. Upper resin composite
150.
Claims (14)
상기 기판의 상부면에 단층 또는 다층으로 적층 형성된 도전체 코일;
중앙부에 코어가 형성되게 상기 기판의 상부면 상에 상기 도전체 코일을 둘러싸도록 충진된 상부 수지복합 자성층;
상기 기판의 하부에 형성되며 상기 관통구를 통해 상기 상부 수지복합 자성층과 연결된 하부 수지복합 자성층; 및
상기 상, 하부 수지복합 자성층의 양측에 형성된 외부전극;을 포함하는 칩 인덕터.
A substrate having a through-hole formed therein;
A conductor coil laminated on the upper surface of the substrate in a single layer or in multiple layers;
An upper resin composite magnetic layer filled on the upper surface of the substrate so as to surround the conductor coil so that a core is formed at the center;
A lower resin composite magnetic layer formed on the lower surface of the substrate and connected to the upper resin composite magnetic layer through the through hole; And
And outer electrodes formed on both sides of the upper and lower resin composite magnetic layers.
상기 기판은, 수지 또는 세라믹 재질의 비자성체로 구성된 칩 인덕터.
The method according to claim 1,
Wherein the substrate is made of a nonmagnetic material made of a resin or a ceramic material.
상기 기판에 형성된 관통구는, 중앙부에 형성된 칩 인덕터.
3. The method of claim 2,
And the through-hole formed in the substrate is formed at a central portion.
상기 상, 하부 수지복합 자성층은, 금속 재질의 자성체와 폴리머(polymer) 재료가 혼합된 복합체로 구성된 칩 인덕터.
The method according to claim 1,
Wherein the upper and lower resin composite magnetic layers are composed of a composite of a magnetic material of a metallic material and a polymer material.
상기 상, 하부 수지복합 자성층은, 페라이트로 구성되며, Mo-퍼멀로이, 퍼몰로이, Fe-Si-Al 합금, Fe-Si 합금, 아몰퍼스의 금속 재질 중 어느 하나인 칩 인덕터.
The method according to claim 1,
Wherein the upper and lower resin composite magnetic layers are made of ferrite and are any of metal materials such as Mo-permalloy, permalloy, Fe-Si-Al alloy, Fe-Si alloy and amorphous metal.
상기 도전체 코일의 외부에는 절연층이 더 형성되어 상기 상부 수지복합 자성층과 상기 도전체 코일이 절연되도록 하는 칩 인덕터.
The method according to claim 1,
And an insulating layer is further formed on the outer side of the conductor coil to insulate the upper resin composite magnetic layer from the conductor coil.
상기 도전체 코일은, 상기 기판 상의 사분면에 대칭되는 두 방향으로 연장 형성되어 상기 외부 전극과 전기적으로 연결된 칩 인덕터.
The method according to claim 1,
Wherein the conductor coil is extended in two directions symmetrical to the quadrant of the substrate, and is electrically connected to the external electrode.
상기 관통구는, 상기 기판의 네 모서리 측에 하나 이상의 관통구가 더 형성된 칩 인덕터
The method according to claim 1,
Wherein the through-hole has a chip inductor in which at least one through-hole is further formed at four corners of the substrate,
상기 기판의 상부면에 단층 또는 다층으로 적층되며 나선형 코일 형태로 형성된 도전체 코일;
상기 도전체 코일의 외부에 형성된 절연층;
중앙부에 코어가 형성되게 상기 기판의 상부면 상에 상기 도전체 코일을 둘러싸도록 충진된 상부 수지복합 자성층;
상기 기판의 하부에 형성되며 상기 관통구를 통해 상기 상부 수지복합 자성층과 연결된 하부 수지복합 자성층; 및
상기 상, 하부 수지복합 자성층의 양측에 형성된 외부전극;
을 포함하는 칩 인덕터.
A substrate having one or more through-holes formed on four corners thereof;
A conductor coil laminated on the upper surface of the substrate in a single layer or in multiple layers and formed in the form of a helical coil;
An insulating layer formed on the outside of the conductor coil;
An upper resin composite magnetic layer filled on the upper surface of the substrate so as to surround the conductor coil so that a core is formed at the center;
A lower resin composite magnetic layer formed on the lower surface of the substrate and connected to the upper resin composite magnetic layer through the through hole; And
External electrodes formed on both sides of the upper and lower resin composite magnetic layers;
/ RTI >
상, 하부 수지복합 자성층은, 상기 기판을 중심으로 구분되어 금속 재질의 자성체와 폴리머(polymer) 재료가 혼합된 복합체로 구성되며, 상기 상부 수지복합 자성층과 하부 수지복합 자성층은 동일한 재질로 형성된 칩 인덕터.
10. The method of claim 9,
The upper and lower resin composite magnetic layers are composed of a composite material in which a magnetic material of a metallic material and a polymer material are divided centering on the substrate and the upper resin composite magnetic layer and the lower resin composite magnetic layer are made of the same material, .
상기 기판은, 수지 또는 세라믹 재질의 비자성체로 구성된 칩 인덕터.
10. The method of claim 9,
Wherein the substrate is made of a nonmagnetic material made of a resin or a ceramic material.
상기 상, 하부 수지복합 자성층은, 페라이트로 구성되며, Mo-퍼멀로이, 퍼몰로이, Fe-Si-Al 합금, Fe-Si 합금, 아몰퍼스의 금속 재질 중 어느 하나인 칩 인덕터.
10. The method of claim 9,
Wherein the upper and lower resin composite magnetic layers are made of ferrite and are any of metal materials such as Mo-permalloy, permalloy, Fe-Si-Al alloy, Fe-Si alloy and amorphous metal.
상기 도전체 코일은, 상기 기판 상의 사분면에 대칭되는 두 방향으로 연장 형성되어 상기 외부 전극과 전기적으로 연결된 칩 인덕터.
10. The method of claim 9,
Wherein the conductor coil is extended in two directions symmetrical to the quadrant of the substrate, and is electrically connected to the external electrode.
상기 관통구는, 상기 기판의 중앙부에 더 형성된 칩 인덕터.10. The method of claim 9,
And the through-hole is further formed at a central portion of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150059235A KR20150051983A (en) | 2015-04-27 | 2015-04-27 | Chip inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150059235A KR20150051983A (en) | 2015-04-27 | 2015-04-27 | Chip inductor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120058289A Division KR101580709B1 (en) | 2012-05-31 | 2012-05-31 | Chip inductor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150051983A true KR20150051983A (en) | 2015-05-13 |
Family
ID=53389284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150059235A KR20150051983A (en) | 2015-04-27 | 2015-04-27 | Chip inductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20150051983A (en) |
-
2015
- 2015-04-27 KR KR1020150059235A patent/KR20150051983A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101580709B1 (en) | Chip inductor | |
JP3800540B2 (en) | Inductance element manufacturing method, multilayer electronic component, multilayer electronic component module, and manufacturing method thereof | |
KR101792281B1 (en) | Power Inductor and Manufacturing Method for the Same | |
US9269486B2 (en) | Power inductor and method of manufacturing the same | |
KR101462806B1 (en) | Inductor and Manufacturing Method for the Same | |
KR101434351B1 (en) | Coil component and method for producing same | |
KR101862401B1 (en) | Layered Inductor and Manufacturing Method fo the Same | |
JP5614479B2 (en) | Coil parts manufacturing method | |
US7345563B2 (en) | Embedded inductor for semiconductor device circuit | |
US10418164B2 (en) | Coil component, manufacturing method thereof, and circuit board on which coil component are mounted | |
US20160329146A1 (en) | Power inductor and method of manufacturing the same | |
US11217384B2 (en) | Magnetic coupling coil component | |
KR101474166B1 (en) | Chip electronic component and manufacturing method thereof | |
TW201707022A (en) | Module substrate | |
KR20160076656A (en) | Power inductor and method for manufacturing the same | |
KR20160043796A (en) | Chip electronic component | |
KR101892689B1 (en) | Chip electronic component and board having the same mounted thereon | |
JP2017017142A (en) | Coil component and manufacturing method for the same | |
KR102551243B1 (en) | Coil component | |
KR101338139B1 (en) | Power inductor | |
KR20150134858A (en) | Chip electronic component and board having the same mounted thereon | |
KR20150051983A (en) | Chip inductor | |
JP7073650B2 (en) | Coil parts | |
JP2003282328A (en) | Thin magnetic element, its manufacturing method, and power source module using the same | |
US11557425B2 (en) | Coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |