KR20150049740A - LED Package Structure using Stacted Ceramic Board, and Manufacturing method - Google Patents
LED Package Structure using Stacted Ceramic Board, and Manufacturing method Download PDFInfo
- Publication number
- KR20150049740A KR20150049740A KR1020130130658A KR20130130658A KR20150049740A KR 20150049740 A KR20150049740 A KR 20150049740A KR 1020130130658 A KR1020130130658 A KR 1020130130658A KR 20130130658 A KR20130130658 A KR 20130130658A KR 20150049740 A KR20150049740 A KR 20150049740A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic substrate
- metal film
- led
- packaging structure
- printed
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000007639 printing Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 89
- 238000004806 packaging method and process Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
본 발명은 LED 패키징구조에 관한 것으로서, 금속막이 증착되거나 인쇄된 세라믹 기판을 적층시킨후 커팅하여 만든 메인보드상에 LED칩을 직접 플립칩본딩하는 방식으로 LED패키징구조를 제조함으로써 복잡한 배선이 필요없고 일일이 비아홀을 형성하는 공정을 필요로 하지 않으며 공정속도가 빠르고 작업효율이 향상된 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 및 그 제조공정에 관한 것이다.The present invention relates to an LED packaging structure, in which an LED packaging structure is manufactured by directly flip-chip bonding an LED chip on a main board formed by stacking a ceramic substrate on which a metal film is deposited or printed, To an LED packaging structure using a multilayer ceramic substrate which does not require a step of forming a via hole and which has a high processing speed and an improved working efficiency.
전통적으로 반도체칩은 기판인 웨이퍼에 소자를 형성하고 그 위에 배선을 하는 방법으로 구현되어 왔다. 이런 방법은 웨이퍼 윗면에 단자를 형성하기 때문에 한쪽면에만 입출력단자를 배치하는 2차원구조를 사용한다. 그러나 반도체칩의 집적도를 높이기 위해 최소 배선폭을 줄이는 방법은 점차 물리적 한계에 도달하게 되고 경제성 측면에서도 적합하지 않게 되었다. 현재 용량을 늘리기 위해 반도체칩 자체의 집적도를 높이는 방법 이외에 칩들을 와이어본딩을 이용하여 적층하는 방식, 패키지를 적층하는 방식등이 사용되고 있으며, 2006년경부터는 실리콘관통전극(TSV, Through Silicon Via)을 이용하여 3차원 집적회로를 상용화하는 기술개발이 활발하게 진행되어 오고 있다.Traditionally, semiconductor chips have been implemented by forming devices on wafers, which are substrates, and wiring them thereon. This method uses a two-dimensional structure in which input / output terminals are disposed on only one side, because terminals are formed on the upper surface of the wafer. However, the method of reducing the minimum wiring width in order to increase the degree of integration of the semiconductor chip has gradually reached the physical limit and is not suitable from the viewpoint of economical efficiency. In order to increase the current capacity, a method of stacking chips using wire bonding, a method of stacking packages and the like are used in addition to a method of increasing the degree of integration of the semiconductor chip itself. From 2006, a through silicon via (TSV) And commercialization of a three-dimensional integrated circuit has been actively developed.
TSV를 이용한 3D집적은 능동전자소자로 구성된 2개 이상의 웨이퍼를 와이어본딩을 사용하지 않고 수직으로 직접 연결하는, 실리콘웨이퍼의 윗면 뿐만 아니라 웨이퍼의 뒷면에도 입출력단자를 만들어 3차원 구조를 구현할 수 있는 형태의 패키징 기술로서, TSV는 실리콘 웨이퍼의 상하를 직접 관통하는 미세 비아 홀을 형성한 후 비아 홀 내부에 전도성물질(주로, 구리)을 충진시켜 적층된 웨이퍼간에 최적화된 신호의 전송경로를 제공할 뿐만 아니라 와이어본딩 영역이 필요없어 패키지의 경박 간소화에 가장 유리하다.3D integration using TSV is a type that can realize a three-dimensional structure by forming input / output terminals on the back side of a wafer as well as on the top surface of a silicon wafer, in which two or more wafers composed of active electronic elements are directly connected vertically without using wire bonding As a packaging technology, TSV provides a transmission path of optimized signals between stacked wafers by filling a via hole directly through the top and bottom of a silicon wafer and then filling a conductive material (mainly copper) into the via hole But it is most advantageous to simplify the thinning of the package because the wire bonding area is not needed.
그러나, 이와 같은 TSV를 이용한 3D집적에서 다중집적된 웨이퍼에 비아홀을 형성시 정밀하게 제어를 할 수 없는 문제점 및 일일이 비아홀을 형성함에 따른 공정의 복잡함, 각 비아홀에 본딩된 칩을 전기적으로 연결시 배선의 문제가 발생하게 된다. However, in the case of such 3D integration using TSV, it is difficult to precisely control the formation of via holes in a multi-integrated wafer, the complexity of the process due to the formation of a via hole, A problem occurs.
또한, 종래 LED칩소자 및 LED패키지를 제조하기 위해서는 메인보드인 기판에 전도성 회로도선을 인쇄한 다음 그 인쇄된 도선 위에 맞추어 칩을 본딩시켜야 하므로 공정이 복잡할 뿐만 아니라 공정속도도 느리고 본딩되는 칩개수에도 제한이 따랐으며, 방열에서도 문제가 있었다.In addition, in order to manufacture a conventional LED chip device and an LED package, it is necessary to print a conductive circuit conductor on a substrate, which is a main board, and to bond the chip onto the printed conductor, There was also a problem in heat dissipation.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 고효율 패키지기술 및 경량화 패키지를 동시에 구현할 수 있을 뿐만 아니라 방열특성이 우수하고 적층된 웨이퍼간에 최적화된 신호의 전송경로를 제공할 수 있고, 정확하고 정밀한 비아홀 형성 및 배치되는 LED 칩소자의 개수를 향상시키며, 공정단순화 및 원가절감이 가능한 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 및 그 제조공정을 제공한다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the problems described above, and it is an object of the present invention to provide a high-efficiency package technology and a lightweight package at the same time as well as to provide an optimal signal transmission path between stacked wafers, The present invention provides an LED packaging structure using a multilayer ceramic substrate capable of forming a precise via hole and improving the number of disposed LED chip elements, simplifying the process, and reducing cost, and a manufacturing process thereof.
상술한 바를 달성하기 위하여, 본 발명에 따른 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정은,In order to accomplish the above, the manufacturing process of the LED packaging structure using the multilayer ceramic substrate according to the present invention,
LED패키징구조 제조공정에 있어서,In an LED packaging structure manufacturing process,
세라믹기판 준비단계(S1);A ceramic substrate preparation step (S1);
상기 세라믹기판의 상면이나 하면 또는 상하면에 금속막을 증착하거나 인쇄하는 단계(S2);(S2) depositing or printing a metal film on the top, bottom, top and bottom surfaces of the ceramic substrate;
상기 금속막이 증착되거나 인쇄된 세라믹기판을 순서대로 적층하여 합체하는 단계(S3);(S3) stacking and coalescing the ceramic substrate on which the metal film is deposited or printed in order;
상기 합체된 세라믹기판을 세로방향으로 커팅하는 단계(S4); 및Cutting the combined ceramic substrate in a longitudinal direction (S4); And
상기 커팅된 각 세라믹기판을 메인보드로하여 LED칩을 본딩하는 단계(S5);를 포함하여 구성된 것을 특징으로 한다.And bonding the LED chip using the cut ceramic substrate as a main board (S5).
또한, 본 발명에 따른 ＬＥＤ 패키징구조 제조공정에서, Further, in the manufacturing process of the LED packaging structure according to the present invention,
상기 세라믹기판은 알루미나, 알루미늄나이트라이드, 실리콘카바이드와 같은 파인세라믹스 소재 중에서 선택된 적어도 어느 하나의 분말을 HTCC(고온동시소성세라믹) 공정을 이용하여 소성하여 제조된 것을 특징으로 한다.The ceramic substrate is manufactured by firing at least one powder selected from fine ceramic materials such as alumina, aluminum nitride, and silicon carbide using HTCC (high temperature co-fired ceramic) process.
또한, 본 발명에 따른 ＬＥＤ 패키징구조 제조공정에서, Further, in the manufacturing process of the LED packaging structure according to the present invention,
상기 S2단계에서는 상기 세라믹기판 중 적어도 하나의 기판은 기판의 상면에 금속막을 증착하거나 인쇄하고, 다른 하나의 기판은 기판의 하면에 금속막을 증착하거나 인쇄하며, 중간에 배치될 다수개의 기판은 기판의 상하면에 금속막을 증착하거나 인쇄하는 것을 특징으로 한다.In the step S2, at least one substrate of the ceramic substrate deposits or prints a metal film on the upper surface of the substrate, another substrate deposits or prints a metal film on the lower surface of the substrate, And a metal film is deposited or printed on the upper and lower surfaces.
또한, 본 발명에 따른 ＬＥＤ 패키징구조 제조공정에서, Further, in the manufacturing process of the LED packaging structure according to the present invention,
상기 S3단계에서는 상면에 금속막이 증착되거나 인쇄된 세라믹기판, 상하면에 금속막이 증착되거나 인쇄된 다수개의 세라믹기판, 하면에 금속막이 증착되거나 인쇄된 세라믹기판을 순서대로 적층하며,In step S3, a ceramic substrate on which a metal film is deposited or printed, a plurality of ceramic substrates on which a metal film is deposited or printed on the upper and lower surfaces, and a ceramic substrate on which a metal film is deposited or printed are stacked in this order,
적층된 각 기판을 열융착하거나 적층되는 기판 사이 사이에 열전도성 접착물질을 게재해 접합시켜 합체하는 것을 특징으로 한다.Bonding the thermally conductive adhesive material between the laminated substrates by thermally fusing or between the substrates to be laminated and joining them together.
또한, 본 발명에 따른 ＬＥＤ 패키징구조 제조공정에서, Further, in the manufacturing process of the LED packaging structure according to the present invention,
상기 S4단계에서는 합체된 세라믹기판을 와이어 쏘 커팅기(Wire Saw Cutting)를 이용하여 세로방향으로 커팅하며, 커팅된 세라믹기판의 커팅두께는 수십㎛인 것을 특징으로 한다.In step S4, the combined ceramic substrate is cut in a longitudinal direction using a wire saw cutter, and the cut thickness of the cut ceramic substrate is several tens of 탆.
또한, 본 발명에 따른 ＬＥＤ 패키징구조 제조공정에서, Further, in the manufacturing process of the LED packaging structure according to the present invention,
상기 S5단계에서는 커팅된 각 세라믹기판상에 상기 세라믹기판을 절연체로 하고 증착되거나 인쇄된 상하부 금속막을 +,-전극으로 하여 다수개의 LED칩을 플립칩본딩하여 LED패키징구조를 제조하는 것을 특징으로 한다.In step S5, the LED package structure is fabricated by flip-chip bonding a plurality of LED chips using the ceramic substrate as an insulator on the cut ceramic substrate and the upper and lower metal films, which are deposited or printed, as positive and negative electrodes .
또한, 본 발명에 따른 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정으로 ＬＥＤ 패키징구조를 제조하는 것을 특징으로 한다.Further, the LED packaging structure is manufactured by manufacturing the LED packaging structure using the multilayer ceramic substrate according to the present invention.
본 발명은 LED 패키징구조에 있어서, 금속막이 증착되거나 인쇄된 세라믹 기판을 적층시킨후 커팅하여 만든 메인보드상에 LED칩을 직접 플립칩본딩하는 방식으로 LED패키징구조를 제조함으로써, 고효율 패키지기술 및 경량화 패키지를 동시에 구현할 수 있을 뿐만 아니라 방열특성이 우수하고 적층된 웨이퍼간에 최적화된 신호의 전송경로를 제공할 수 있고, 정확하고 정밀한 비아홀 형성 및 배치되는 LED 칩소자의 개수를 향상시키며, 공정단순화 및 원가절감이 가능하여 작업효율이 향상된 ＬＥＤ 패키징구조를 제조할 수 있는 효과가 있다.In the LED packaging structure, the LED packaging structure is manufactured by directly flip-chip bonding an LED chip on a main board formed by stacking a ceramic substrate on which a metal film is deposited or printed, and then cutting the package. Packages can be implemented at the same time as well as excellent heat dissipation characteristics and can provide an optimized signal transmission path between the stacked wafers, and it is possible to accurately and precisely form via holes and improve the number of arranged LED chip elements, So that it is possible to manufacture an LED packaging structure with improved working efficiency.
도 1은 본 발명의 실시예에 따른 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조의 제조공정을 나타내는 순서도,
도 2의 (a)~(h)는 도 1의 제조공정을 순서대로 나타낸 도면.1 is a flow chart showing a manufacturing process of an LED packaging structure using a multilayer ceramic substrate according to an embodiment of the present invention,
Figs. 2 (a) to 2 (h) are views showing the manufacturing steps of Fig. 1 in order; Fig.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, the principle of operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention and may vary depending on the user, intention or custom of the user. Therefore, the definition should be based on the contents throughout this specification.
도 1은 본 발명의 실시예에 따른 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조의 제조공정을 나타내는 순서도이고, 도 2의 (a)~(h)는 도 1의 제조공정을 순서대로 나타낸 도면이다.
FIG. 1 is a flow chart showing a manufacturing process of an LED packaging structure using a multilayer ceramic substrate according to an embodiment of the present invention, and FIGS. 2 (a) to 2 (h) are views sequentially showing the manufacturing process of FIG.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시 예에 따른 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조의 제조공정은 세라믹기판 준비단계(S1), 세라믹기판의 상면이나 하면 또는 상하면에 금속막을 증착하거나 인쇄하는 단계(S2), 금속막이 증착되거나 인쇄된 세라믹기판을 순서대로 적층하여 합체하는 단계(S3), 합체된 세라믹기판을 세로방향으로 커팅하는 단계(S4), 커팅된 각 세라믹기판을 메인보드로하여 LED칩을 본딩하는 단계(S5)를 통해 LED패키징구조를 제조한다.
As shown in FIGS. 1 and 2, the manufacturing process of the LED packaging structure using the multilayer ceramic substrate according to the embodiment of the present invention includes a ceramic substrate preparation step (S1), a step of depositing a metal film on the upper, (S3) of stacking and stacking the ceramic substrates deposited or printed with the metal film in order, cutting the combined ceramic substrate in the longitudinal direction (S4), cutting each of the cut ceramic substrates to the main (S5) of bonding the LED chip to the LED chip.
(a) 세라믹기판 준비단계(S1)(a) preparing a ceramic substrate (S1)
도 2(a)에 도시된 바와 같이 세라믹기판(10)을 준비한다. The
세라믹기판은 기판 자체가 절연체(insulator)임과 동시에 열분산기 역할을 하므로 선호되는 기판소재이다. 세라믹기판의 경우 배면온도상승은 9.5 oC 보다 작은 반면에, 열전도도(Thermal Conductivity)는 25 W/mK 보다 크기 때문에 고방열모듈 제조가 가능하다.The ceramic substrate is a preferred substrate material because the substrate itself is an insulator and serves as a heat spreader. In the case of ceramic substrates, the rise in the backside temperature is less than 9.5 o C, while the thermal conductivity is greater than 25 W / mK, making it possible to manufacture high heat dissipation modules.
이와 같은 세라믹기판으로는 강도가 높으며 열전도율이 좋은 소재인 알루미나, 알루미늄나이트라이드, 실리콘카바이드 등의 파인세라믹스 소재 중에서 선택된 적어도 어느 하나의 분말을 HTCC(고온동시소성세라믹) 공정을 이용하여 1600℃에서 소성하여 제조하는 것이 바람직하다.
As such a ceramic substrate, at least one powder selected from fine ceramic materials such as alumina, aluminum nitride, and silicon carbide, which is a material having high strength and good thermal conductivity, is calcined at 1600 DEG C using HTCC (high temperature cofiring ceramic) .
(b) 세라믹기판의 상면이나 하면 또는 상하면에 금속막을 증착하거나 인쇄하는 단계(S2)(b) depositing or printing a metal film on the upper, lower, upper, or lower surface of the ceramic substrate (S2)
도 2(b)에 도시된 바와 같이, 준비된 다수개의 세라믹기판(10)에 전극 및 신호 전송역할을 할 금속막(20)을 증착하거나 인쇄한다. 이중 최상단에 배치될 세라믹기판은 하면에 금속막을 증착 또는 인쇄하고, 중간에 배치될 다수개의 세라믹기판은 상면 및 하면 모두에 금속막을 증착 또는 인쇄하며, 최하단에 배치될 세라믹기판은 상면에 금속막을 증착 또는 인쇄한다.As shown in FIG. 2 (b), a
세라믹기판의 상면 또는 하면에 증착 또는 인쇄되는 금속막은 추후 LED칩 본딩시 각각 +,-전극에 연결되는 것이다.
The metal film deposited or printed on the upper or lower surface of the ceramic substrate is connected to the + and - electrodes respectively when the LED chip is bonded later.
(c) 금속막이 증착되거나 인쇄된 세라믹기판을 순서대로 적층하여 합체하는 단계(S3)(c) a step (S3) of laminating and laminating ceramic substrates deposited or printed with a metal film in order,
도 2(c),(d)에 도시된 바와 같이, 상면에 금속막이 증착되거나 인쇄된 세라믹기판(10a), 상하면에 금속막이 증착되거나 인쇄된 다수개의 세라믹기판(10b), 하면에 금속막이 증착되거나 인쇄된 세라믹기판(10c)을 순서대로 적층하되, 각 기판을 열융착하거나 기판 사이 사이에 열전도성 접착물질(예를들면, 금속성 접착제)을 게재해 접합시켜 합체한다.
As shown in Figs. 2 (c) and 2 (d), a
(d) 합체된 세라믹기판을 세로방향으로 커팅하는 단계(S4)(d) cutting the combined ceramic substrate in the longitudinal direction (S4)
도 2(e),(f)에 도시된 바와 같이, 합체된 세라믹기판을 와이어 쏘 커팅기(Wire Saw Cutting, 30)를 이용하여 세로방향으로 얇게 커팅한다.As shown in Figs. 2 (e) and 2 (f), the coalesced ceramic substrate is cut thinly in the longitudinal direction by using a
본 발명에서 커팅된 세라믹기판(100)의 커팅두께는 수십㎛, 바람직하게는 15~30㎛이며, 이는 열전달 경로의 최소화 및 신호전송경로의 최소화를 위한 것이다. 또한, 이와 같이 얇게 커팅된 세라믹기판을 사용함으로써, LED소자에서 발생한 고열의 열전도도와 열전달 경로의 최소화로 인하여 방열특성이 개선되고 신호손실이 없게 된다.
The cut thickness of the
(e) 커팅된 각 세라믹기판을 메인보드로하여 LED칩을 본딩하는 단계(S5)(e) bonding the LED chip using each of the cut ceramic substrates as a main board (S5)
도 2(g),(h)에 도시된 바와 같이, 커팅된 각 세라믹기판(100)상에 세라믹기판을 절연체로 하고 증착되거나 인쇄된 상하부 금속막을 +,-전극으로 하여 다수개의 LED칩을 플립칩본딩하여 LED패키징구조를 제조한다.As shown in FIGS. 2 (g) and 2 (h), a ceramic substrate is used as an insulator on each of the cut
여기서, LED칩은 멀티셀 LED(와이어본딩이 필요하거나 혹은 필요없는 모든 LED칩)로서, 플립칩 또는 수직형칩으로 구성된 것으로 이와 같이 LED를 어레이하면 기판위에 수십에서 수백개에 이르는 LED칩을 별도의 연결와이어 없이 조밀하게 배치시키는 것이 가능하므로, 별도의 패키징 작업 없이 단일공정을 통해 모듈화가 가능해진다. Here, the LED chip is a multi-cell LED (all LED chips requiring or not requiring wire bonding), and is composed of a flip chip or a vertical chip. When the LED is arrayed in such a manner, several tens to hundreds of LED chips Since it is possible to densely place without connecting wires, it becomes possible to perform modularization through a single process without any separate packaging operation.
이러한 방식을 통한 셀(cell) 배치를 통하여 전류밀도를 조절하여, 고전류 영역에서 효율이 저하되는 드룹(droop)현상을 억제시키는 것이 가능해지고, 종래 하이파워 LED패키지의 수십배에 달하는 고출력을 구현하게 된다.
By controlling the current density through the arrangement of the cells through this method, it is possible to suppress the droop phenomenon in which the efficiency is lowered in the high current region, and a high output reaching tens of times that of the conventional high power LED package is achieved .
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those skilled in the art that the foregoing description of the present invention is for illustrative purposes only and that those of ordinary skill in the art can readily understand that various changes and modifications may be made without departing from the spirit or essential characteristics of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited by the illustrated embodiments, but should be determined by the scope of the appended claims and equivalents thereof.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
10, 100: 세라믹기판
20:금속막
30:와이어 쏘 커팅기10, 100: ceramic substrate 20: metal film
30: Wire saw cutting machine
Claims (7)
세라믹기판 준비단계(S1);
상기 세라믹기판의 상면이나 하면 또는 상하면에 금속막을 증착하거나 인쇄하는 단계(S2);
상기 금속막이 증착되거나 인쇄된 세라믹기판을 순서대로 적층하여 합체하는 단계(S3);
상기 합체된 세라믹기판을 세로방향으로 커팅하는 단계(S4); 및
상기 커팅된 각 세라믹기판을 메인보드로하여 LED칩을 본딩하는 단계(S5);를 포함하여 구성된 것을 특징으로 하는 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정.In an LED packaging structure manufacturing process,
A ceramic substrate preparation step (S1);
(S2) depositing or printing a metal film on the top, bottom, top and bottom surfaces of the ceramic substrate;
(S3) stacking and coalescing the ceramic substrate on which the metal film is deposited or printed in order;
Cutting the combined ceramic substrate in a longitudinal direction (S4); And
And a step (S5) of bonding the LED chip using each of the cut ceramic substrates as a main board. The LED package structure manufacturing process using the multilayer ceramic substrate.
상기 세라믹기판은 알루미나, 알루미늄나이트라이드, 실리콘카바이드와 같은 파인세라믹스 소재 중에서 선택된 적어도 어느 하나의 분말을 HTCC(고온동시소성세라믹) 공정을 이용하여 소성하여 제조된 것을 특징으로 하는 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정.The method according to claim 1,
Wherein the ceramic substrate is manufactured by firing at least one powder selected from fine ceramic materials such as alumina, aluminum nitride, and silicon carbide using HTCC (high temperature co-fired ceramic) process. Packaging structure manufacturing process.
상기 S2단계에서는 상기 세라믹기판 중 적어도 하나의 기판은 기판의 상면에 금속막을 증착하거나 인쇄하고, 다른 하나의 기판은 기판의 하면에 금속막을 증착하거나 인쇄하며, 중간에 배치될 다수개의 기판은 기판의 상하면에 금속막을 증착하거나 인쇄하는 것을 특징으로 하는 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정.
The method according to claim 1,
In the step S2, at least one substrate of the ceramic substrate deposits or prints a metal film on the upper surface of the substrate, another substrate deposits or prints a metal film on the lower surface of the substrate, And a metal film is deposited or printed on the upper and lower surfaces of the laminated ceramic substrate.
상기 S3단계에서는 상면에 금속막이 증착되거나 인쇄된 세라믹기판, 상하면에 금속막이 증착되거나 인쇄된 다수개의 세라믹기판, 하면에 금속막이 증착되거나 인쇄된 세라믹기판을 순서대로 적층하며,
적층된 각 기판을 열융착하거나 적층되는 기판 사이 사이에 열전도성 접착물질을 게재해 접합시켜 합체하는 것을 특징으로 하는 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정.
The method according to claim 1,
In step S3, a ceramic substrate on which a metal film is deposited or printed, a plurality of ceramic substrates on which a metal film is deposited or printed on the upper and lower surfaces, and a ceramic substrate on which a metal film is deposited or printed are stacked in this order,
And bonding the thermally conductive adhesive material between the laminated substrates by thermally fusing or sandwiching the laminated substrates between the substrates to be laminated and then joining the laminated substrates together to form an LED package structure using the multilayer ceramic substrate.
상기 S4단계에서는 합체된 세라믹기판을 와이어 쏘 커팅기(Wire Saw Cutting)를 이용하여 세로방향으로 커팅하며, 커팅된 세라믹기판의 커팅두께는 수십㎛인 것을 특징으로 하는 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정.
The method according to claim 1,
In step S4, the combined ceramic substrate is cut in a longitudinal direction using a wire saw cutter, and the cut thickness of the cut ceramic substrate is several tens of micrometers. In the LED packaging structure fabrication using the multilayer ceramic substrate fair.
상기 S5단계에서는 커팅된 각 세라믹기판상에 상기 세라믹기판을 절연체로 하고 증착되거나 인쇄된 상하부 금속막을 +,-전극으로 하여 다수개의 LED칩을 플립칩본딩하여 LED패키징구조를 제조하는 것을 특징으로 하는 적층 세라믹 기판을 이용한 ＬＥＤ 패키징구조 제조공정.
The method according to claim 1,
The LED packaging structure is fabricated by flip-chip bonding a plurality of LED chips using the ceramic substrate as an insulator on the cut ceramic substrate and the upper and lower metal films deposited or printed as + and - electrodes, respectively Manufacturing process of LED packaging structure using laminated ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130130658A KR101573818B1 (en) | 2013-10-31 | 2013-10-31 | LED Package Structure using Stacted Ceramic Board, and Manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130130658A KR101573818B1 (en) | 2013-10-31 | 2013-10-31 | LED Package Structure using Stacted Ceramic Board, and Manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150049740A true KR20150049740A (en) | 2015-05-08 |
| KR101573818B1 KR101573818B1 (en) | 2015-12-02 |
Family
ID=53387767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130130658A KR101573818B1 (en) | 2013-10-31 | 2013-10-31 | LED Package Structure using Stacted Ceramic Board, and Manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101573818B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117334795A (en) * | 2023-09-30 | 2024-01-02 | 江苏富乐华功率半导体研究院有限公司 | Preparation and application of high-power LED packaging structure based on ceramic surrounding dam |
-
2013
- 2013-10-31 KR KR1020130130658A patent/KR101573818B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117334795A (en) * | 2023-09-30 | 2024-01-02 | 江苏富乐华功率半导体研究院有限公司 | Preparation and application of high-power LED packaging structure based on ceramic surrounding dam |
| CN117334795B (en) * | 2023-09-30 | 2024-02-20 | 江苏富乐华功率半导体研究院有限公司 | Preparation and application of high-power LED packaging structure based on ceramic surrounding dam |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101573818B1 (en) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11916020B2 (en) | Microelectronic assemblies with communication networks | |
| KR20190008132A (en) | Ceramic module for power semiconductor integrated packaging and preparation method thereof | |
| US8476753B2 (en) | Process for enhanced 3D integration and structures generated using the same | |
| CN104051354A (en) | Semiconductor package and fabrication method thereof | |
| US8193625B2 (en) | Stacked-chip packaging structure and fabrication method thereof | |
| US9247631B2 (en) | Method for fabricating heat dissipation substrate | |
| CN107622957B (en) | The manufacturing method of the three-dimension packaging structure of two-sided SiP | |
| CN107993985B (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP2021521628A (en) | Power modules and how to manufacture power modules | |
| KR101832057B1 (en) | Battery integration packaging apparatus and method | |
| KR101573818B1 (en) | LED Package Structure using Stacted Ceramic Board, and Manufacturing method | |
| US20200312740A1 (en) | Low thermal resistance power module packaging | |
| CN107615893B (en) | Circuit board, electronic device and electronic module | |
| JPH11121527A (en) | Mounting of bare chip component, manufacture of ceramic board, the ceramic board and semiconductor device | |
| US20180366454A1 (en) | Electronic assemblies including an electronic device mounted on a non-planar substrate | |
| CN112262469A (en) | Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement | |
| US11570898B2 (en) | Multi-layer 3D foil package | |
| US5562837A (en) | Method for connecting electronic circuits in a multi-chip module having a co-fired substrate and multi-chip module obtained thereby | |
| JP3885169B2 (en) | Semiconductor device manufacturing method | |
| WO2020158808A1 (en) | Substrate for mounting electronic component, and electronic device | |
| CN106847936A (en) | Packaging of photoelectric device structure and its manufacture method based on metal bonding | |
| JP2004006993A (en) | Multilayer substrate | |
| KR101778057B1 (en) | Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate | |
| JP6258768B2 (en) | Wiring board and electronic device | |
| CN117012771A (en) | System-in-package structure and method based on multilayer wafer bonding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181005 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 5 |