KR101778057B1 - Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate - Google Patents
Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate Download PDFInfo
- Publication number
- KR101778057B1 KR101778057B1 KR1020160064816A KR20160064816A KR101778057B1 KR 101778057 B1 KR101778057 B1 KR 101778057B1 KR 1020160064816 A KR1020160064816 A KR 1020160064816A KR 20160064816 A KR20160064816 A KR 20160064816A KR 101778057 B1 KR101778057 B1 KR 101778057B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric substrate
- vias
- ltcc
- ltcc dielectric
- electrolyte
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
-
- H01M2/1016—
-
- H01M2/22—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/50—Current conducting connections for cells or batteries
- H01M50/528—Fixed electrical connections, i.e. not intended for disconnection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M6/00—Primary cells; Manufacture thereof
- H01M6/40—Printed batteries, e.g. thin film batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
Description
본 발명은 다층 회로 기판 기술과 전해질 기판을 이용하여 센서 또는 집적회로와 같은 내부칩의 구동에 필요한 배터리를 형성하고, 에너지 변환 소자와 집적회로를 동시에 패키징할 수 있는 전해질 기판을 이용한 배터리 집적 패키징 장치 및 방법에 관한 것이다.The present invention relates to a battery integrated packaging apparatus using an electrolyte substrate capable of forming a battery necessary for driving an internal chip such as a sensor or an integrated circuit using the multilayer circuit board technology and an electrolyte substrate and packaging the energy conversion element and the integrated circuit at the same time, And methods.
최근, 반도체 집적회로 제조기술과 유사한 공정을 이용하여 제작된 고체 배터리(slid state battery) 칩을 전자소자 및 부품(집적회로 칩)과 함께 패키징하여 시스템에 사용할 수 있도록 개발되고 있다. 2. Description of the Related Art Recently, a slid state battery chip fabricated using a process similar to a semiconductor integrated circuit manufacturing technology has been developed to be packaged with electronic devices and components (integrated circuit chips) and used in a system.
종래의 배터리 칩은 반도체 제작공정을 이용하기 때문에 제작비용이 고가이고 용량을 증가시키기 위해서는 고체 배터리용 재료의 품질이 개선되어야하고 또한 배터리 칩의 사이즈가 커져야한다. 또한 다수의 배터리 칩을 3차원으로 집적하는 방법을 고려할 수 있으나 추가적인 와이어 본딩(wire bonding)이나 BGA등 인터 컨넥션이 필요하고 이는 패키징의 사이즈를 증가시키는 요인으로 한계가 있다. Conventional battery chips are expensive to manufacture because they use semiconductor fabrication processes. In order to increase the capacity, the quality of the materials for solid-state batteries must be improved and the size of battery chips must be increased. Also, a method of integrating a plurality of battery chips in three dimensions can be considered, but additional wire bonding or interconnection such as BGA is required, which is a limitation in increasing the size of the packaging.
본 발명은 저온 동시 소성 세라믹(low-temperature co-fired ceramic: 이하 LTCC) 기술과 전해질 기판을 이용하여 센서 및 집적회로의 구동에 필요한 배터리를 다층회로 기판 내에 형성하고, 에너지 변환 소자와 집적회로를 동시에 패키징하는 전해질 기판을 이용한 배터리 집적 패키징 장치 및 방법을 제공한다.The present invention relates to a method of forming a battery for driving a sensor and an integrated circuit using a low-temperature co-fired ceramic (LTCC) technique and an electrolyte substrate, forming an energy conversion element and an integrated circuit A battery pack packaging apparatus and method using an electrolyte substrate packaged at the same time are provided.
상기한 본 발명의 해결하고자 하는 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에 따른 전해질 기판을 이용한 배터리 집적 패키징 장치는 적어도 하나 이상의 제 1 입출력 단자를 통해 에너지 변환 소자와 연결되고, 적어도 하나 이상의 제 2 입출력 단자를 통해 외부와 연결되는 배터리 집적 패키징 장치로서, 상부에 포지티브 전류콜렉터 및 포지티브 전극을 구비하고 상기 제 2 입출력 단자에 연결되는 복수의 비아를 구비하는 제 1 LTCC용 유전체 기판과, 일부분의 제거를 통해 형성된 전해질 캐비티를 구비하며, 상기 전해질 캐비티에 의해 상기 포지티브 전극이 드러나도록 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층되며, 상기 제 1 LTCC용 유전체 기판의 비아 및 상기 포지티브 전류콜렉터에 연결되는 복수의 비아를 구비하는 제 2 LTCC용 유전체 기판과, 상기 전해질 캐비티에 결합되는 전해질 층을 포함하며, 상기 전해질 캐비티의 내부에 안착되어 상기 제 2 LTCC용 유전체 기판에 정렬 및 적층되는 전해질 기판과, 상부에 네거티브 전류콜렉터 및 네거티브 전극을 구비하고, 상기 네거티브 전극이 상기 전해질 층에 안착되도록 상기 전해질 기판에 정렬 및 적층되며, 상기 네거티브 전류콜렉터와 상기 제 2 LTCC용 유전체 기판의 비아에 연결되는 복수의 비아를 구비하는 제 3 LTCC용 유전체 기판과, 내부칩이 실장될 실장용 캐비티, 회로 배선 및 상기 제 3 LTCC용 유전체 기판의 비아와 연결됨 더불어 회로 배선에 연결되는 복수의 비아를 구비하는 제 4 LTCC용 유전체 기판을 포함할 수 있다.As a means for solving the problems of the present invention, an apparatus for accumulating and packaging a battery using an electrolyte substrate according to an embodiment of the present invention is connected to an energy conversion element through at least one first input / output terminal, A first LTCC dielectric substrate having a positive current collector and a positive electrode on an upper portion thereof and having a plurality of vias connected to the second input / output terminal; The first LTCC dielectric substrate and the positive current collector are arranged and stacked on the first LTCC dielectric substrate so that the positive electrode is exposed by the electrolyte cavity, And a plurality of vias connected to the second LTCC dielectric And an electrolyte layer coupled to the electrolyte cavity, the electrolyte substrate being seated inside the electrolyte cavity and aligned and stacked on the second LTCC dielectric substrate, and a negative current collector and a negative electrode on the upper portion, A third LTCC dielectric substrate aligned and stacked on the electrolyte substrate such that the negative electrode is seated on the electrolyte layer and having a plurality of vias connected to the vias of the negative current collector and the second LTCC dielectric substrate; , A mounting cavity for mounting the internal chip, a circuit wiring, and a fourth LTCC dielectric substrate connected to the vias of the third LTCC dielectric substrate, and a plurality of vias connected to the circuit wiring.
본 발명의 실시예에 따르면, 상기 제 1 LTCC용 유전체 기판은 두 개의 제 2 입출력 단자에 연결되는 제 1 및 제 2 비아와, 기 제 1 및 제 2 비아의 상부에 형성된 제 1 및 제 2 비아 패드를 더 구비할 수 있다.According to an embodiment of the present invention, the first dielectric substrate for LTCC includes first and second vias connected to two second input / output terminals, first and second vias formed on upper portions of the first and second vias, Pad may be further provided.
본 발명의 실시예에 따르면, 상기 제 2 LTCC용 유전체 기판은 상기 제 1 LTCC용 유전체 기판과 정렬 및 적층 시 상기 제 1 및 제 2 비아 패드에 연결되는 제 3 및 제 4 비아와, 상기 제 1 LTCC용 유전체 기판과 정렬 및 적층 시 상기 포지티브 전류 콜렉터와 연결되는 제 5 비아와, 상기 제 3 내지 제 5 비아의 상부에 형성된 제 3 내지 제 5 비아 패드를 구비할 수 있다.According to an embodiment of the present invention, the second LTCC dielectric substrate includes third and fourth vias connected to the first and second via pads in alignment and lamination with the first LTCC dielectric substrate, A fifth via connected to the positive current collector when aligned and laminated with the LTCC dielectric substrate, and third through fifth via pads formed on the third through fifth vias.
본 발명의 실시예에 따르면, 상기 제 3 LTCC용 유전체 기판은 상기 제 3 및 제 4 비아 패드와 연결되는 제 6 및 제 7 비아와, 상기 네거티브 전류콜렉터에 연결되는 제 8 비아와, 상기 제 5 비아 패드에 연결되어 상기 제 5 비아 패드에 연결된 상기 제 5 비아를 통해 상기 포지티브 전류콜렉터에 연결되는 제 9 비아와, 상기 제 6 및 제 7 비아의 상부에 형성된 제 6 및 제 7 비아 패드를 구비할 수 있다.According to an embodiment of the present invention, the third dielectric substrate for LTCC includes sixth and seventh vias connected to the third and fourth via pads, an eighth via connected to the negative current collector, A ninth via connected to the via pad and connected to the positive current collector through the fifth via connected to the fifth via pad, and sixth and seventh via pads formed on top of the sixth and seventh vias can do.
본 발명의 실시예에 따르면, 상기 제 4 LTCC용 유전체 기판은 상기 제 8 비아에 연결되는 제 10 비아와, 상기 제 9 비아와 연결되는 제 11 비아를 더 구비할 수 있다.According to an embodiment of the present invention, the fourth dielectric substrate for LTCC may further include a tenth via connected to the eighth via and an eleventh via connected to the ninth via.
상기한 본 발명의 해결하고자 하는 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에 따른 전해질 기판을 이용한 배터리 집적 패키징 방법은 적어도 하나 이상의 제 1 입출력 단자를 통해 에너지 변환 소자와 연결되고, 적어도 하나 이상의 제 2 입출력 단자를 통해 외부와 연결되는 배터리 집적 패키징 방법으로서, 하부에 캐리어 필름이 형성된 제 1 LTCC용 유전체 기판의 내부에 상기 제 2 입출력 단자에 연결되는 복수의 비아를 형성한 후 상기 제 1 LTCC용 유전체 기판의 상부에 포지티브 전류콜렉터 및 포지티브 전극을 형성하는 단계와, 제 2 LTCC용 유전체 기판의 일부분의 제거를 통해 전해질 캐비티를 형성한 후 상기 제 1 LTCC용 유전체 기판의 복수의 비아들과 연결되는 복수의 비아를 상기 제 2 LTCC용 유전체 기판 내부에 형성하는 단계와, 상기 전해질 캐비티에 의해 상기 포지티브 전극이 드러나도록 하며, 상기 제 2 LTCC용 유전체 기판에 형성된 복수의 비아가 상기 제 1 LTCC용 유전체 기판의 복수의 비아에 각각 대응되어 연결되도록 상기 제 2 LTCC용 유전체 기판을 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층시키는 단계와, 전해질 기판의 일부분을 제거하여 전해질 층을 형성하며, 상기 전해질 층이 상기 전해질 캐비티의 내부에 안착되도록 상기 전해질 기판을 상기 제 2 LTCC용 유전체 기판에 정렬 및 적층시키는 단계와, 제 3 LTCC용 유전 기판의 상부에 네거티브 전류콜렉터 및 네거티브 전극을 형성하고, 상기 네거티브 전류콜렉터와 상기 제 2 LTCC용 유전체 기판의 비아에 연결되는 복수의 비아를 형성하는 단계와, 상기 네거티브 전극이 상기 전해질 층에 연결되도록 상기 제 3 LTCC용 유전체 기판을 상기 전해질 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계와, 제 4 LTCC 유전체 기판의 일부 제거를 통해 내부칩이 실장될 실장용 캐비티를 형성하고, 상기 실장용 캐비티에 의해 드러난 상기 제 4 LTCC용 유전체 기판의 상부에 회로 배선을 형성함과 더불어 상기 제 3 LTCC용 유전체 기판의 비아와 연결됨 더불어 회로 배선에 연결되는 복수의 비아를 상기 제 4 LTCC용 유전체 기판에 형성한 후 상기 제 4 LTCC용 유전체 기판을 상기 제 3 LTCC용 유전체 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a battery pack packaging method using an electrolyte substrate according to an embodiment of the present invention, which includes at least one first input / output terminal connected to an energy conversion element, A plurality of vias connected to the second input / output terminal are formed in a first LTCC dielectric substrate having a lower carrier film formed thereon, and the first and second input / Forming a positive current collector and a positive electrode on top of a dielectric substrate for an LTCC; forming an electrolyte cavity through removal of a portion of the dielectric substrate for a second LTCC; Forming a plurality of connected vias in the second LTCC dielectric substrate, And the second LTCC dielectric substrate is arranged so that a plurality of vias formed on the second LTCC dielectric substrate are connected to and correspond to a plurality of vias of the first LTCC dielectric substrate, Forming an electrolyte layer on the first LTCC dielectric substrate by removing a portion of the electrolyte substrate to form an electrolyte layer on the first LTCC dielectric substrate; Forming a negative current collector and a negative electrode on top of the third LTCC dielectric substrate and forming a plurality of vias connected to the vias of the negative current collector and the second LTCC dielectric substrate; Forming a third LTCC dielectric substrate so that the negative electrode is connected to the electrolyte layer; Aligning and stacking the substrate to be aligned on the aligned and laminated result, forming a mounting cavity in which the internal chip is to be mounted through removal of a portion of the fourth LTCC dielectric substrate, A plurality of vias connected to the vias of the third dielectric substrate for LTCC and connected to the circuit wiring are formed on the fourth dielectric substrate for LTCC, And aligning and laminating the dielectric substrate for the third LTCC dielectric substrate on the aligned and laminated result.
본 발명의 실시예에 따르면, 상기 포지티브 전류콜렉터 및 포지티브 전극을 형성하는 단계는 상기 제 1 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와, 레이저 또는 펀칭기를 이용하여 상기 제 1 LTCC용 유전체 기판에 두 개의 홀을 형성하는 단계와, 상기 두 개의 홀에 전도성 금속재료를 매립하여 두 개의 제 2 입출력 단자에 연결되는 제 1 및 제 2 비아를 형성하는 단계와, 상기 제 1 및 제 2 비아가 형성된 상기 제 1 LTCC용 유전체 기판의 상부 일부분에 금속 재료를 프린팅하여 상기 포지티브 전류콜렉터 및 제 1 및 제 2 비아 패드를 형성하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the step of forming the positive current collector and the positive electrode includes the steps of: forming a carrier film under the first LTCC dielectric substrate; Comprising the steps of: forming two holes in a substrate; filling the two holes with a conductive metal material to form first and second vias connected to two second input / output terminals; And forming the positive current collector and the first and second via pads by printing a metal material on an upper portion of the first LTCC dielectric substrate.
본 발명의 실시예에 따르면, 상기 제 2 LTCC용 유전체 기판 내부에 형성하는 단계는 상기 제 2 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와, 상기 레이저 또는 펀칭기를 이용하여 상기 제 2 LTCC용 유전체 기판에 세 개의 홀을 형성하는 단계와, 상기 세 개의 홀에 전도성 금속재료를 매립하여 상기 제 1 및 제 2 비아 패드에 연결되고, 상기 포지티브 전류 콜렉터와 연결되는 제 제 3 내지 제 5 비아를 형성하는 단계와, 상기 제 3 내지 제 5 비아의 상부에 금속 재료를 프린팅하여 제 3 내지 제 5 비아 패드를 형성하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the step of forming the second LTCC dielectric substrate includes the steps of forming a carrier film under the second LTCC dielectric substrate, and forming a second LTCC using the laser or the puncher, And a third via hole connected to the first and second via pads and connected to the positive current collector, the method comprising the steps of: forming three holes in a dielectric substrate And forming third to fifth via pads by printing a metal material on top of the third to fifth vias.
본 발명의 실시예에 따르면, 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층시키는 단계는 상기 제 2 LTCC용 유전체 기판의 하부에 형성된 캐리어 필름을 제거한 후 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층시킬 수 있다.According to an embodiment of the present invention, the step of aligning and laminating the first LTCC dielectric substrate may include removing the carrier film formed on the lower surface of the second LTCC dielectric substrate and aligning and laminating the carrier film on the first LTCC dielectric substrate .
본 발명의 실시예에 따르면, 상기 제 2 LTCC용 유전체 기판의 비아에 연결되는 복수의 비아를 형성하는 단계는 상기 제 3 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와, 상기 레이저 또는 펀칭기를 이용하여 상기 제 3 LTCC용 유전체 기판에 네 개의 홀을 형성하는 단계와, 상기 네 개의 홀에 전도성 금속 재료를 매립하여 상기 제 3 및 제 4 비아 패드와 연결되는 제 6 및 제 7 비아와, 상기 네거티브 전류콜렉터에 연결되는 제 8 비아와, 상기 제 5 비아 패드에 연결되어 상기 제 5 비아 패드에 연결된 상기 제 5 비아를 통해 상기 포지티브 전류콜렉터에 연결되는 제 9 비아를 형성하는 단계와, 상기 제 6 및 제 7 비아의 상부에 금속 재료를 프린팅하여 제 6 및 제 7 비아 패드를 형성하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the step of forming a plurality of vias connected to vias of the second LTCC dielectric substrate includes the steps of: forming a carrier film under the third LTCC dielectric substrate; Forming a fourth hole in the third LTCC dielectric substrate by using a conductive metal material; filling sixth and seventh vias connected to the third and fourth via pads by filling the four holes with a conductive metal material; Forming an ninth via connected to the negative current collector and a ninth via connected to the fifth via pad and connected to the positive current collector through the fifth via connected to the fifth via pad; And printing a metal material on top of the sixth and seventh vias to form sixth and seventh via pads.
본 발명의 실시예에 따르면, 상기 전해질 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계는 상기 제 3 LTCC용 유전체 기판을 상기 캐리어 필름이 상부에 오도록 회전시킨 후 상기 제 3 LTTC용 유전체 기판을 상기 전해질 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계와, 상기 제 3 LTCC용 유전체 기판의 하부에 형성된 상기 캐리어 필름을 제거하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the step of aligning and laminating the electrolyte substrate on the aligned and laminated resultant may be performed by rotating the third dielectric substrate for LTCC so that the carrier film is on top, Aligning and stacking the electrolyte substrate on the aligned and laminated result, and removing the carrier film formed under the third LTCC dielectric substrate.
본 발명의 실시예에 따르면, 상기 제 3 LTCC용 유전체 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계는 상기 제 4 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와, 상기 레이저 또는 펀칭기를 이용하여 상기 제 4 LTCC용 유전체 기판에 두 개의 홀을 형성하는 단계와, 상기 두 개의 홀에 전도성 금속 재료를 매립하여 상기 제 10 및 제 11 비아 패드를 형성하는 단계와, 상기 제 4 LTCC용 유전체 기판의 상부에 금속 재료를 프린팅하여 상기 제 10 및 제 11 비아에 각각 연결되는 회로 배선을 형성하는 단계와, 상기 제 4 LTCC용 유전체 기판의 하부에 형성된 캐리어 필름을 제거한 후 이를 상기 제 3 LTCC용 유전체 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계를 포함할 수 있다.According to an embodiment of the present invention, the step of aligning and stacking the third LTCC dielectric substrate on the aligned and laminated resultant includes: forming a carrier film under the fourth LTCC dielectric substrate; Forming two holes in the fourth LTCC dielectric substrate by using a punching machine; filling the two holes with a conductive metal material to form the tenth and eleventh via pads; Forming a circuit wiring to be connected to each of the tenth and eleventh vias by printing a metal material on an upper surface of the dielectric substrate for the fourth LTCC, removing the carrier film formed under the fourth LTCC dielectric substrate, And aligning and laminating the dielectric substrate for LTCC on the aligned and laminated resultant.
전술한 본 발명의 실시예들에 따르면, LTCC 술을 이용하여 센서 및 집적회로 칩의 구동에 필요한 배터리를 다층회로 기판 내에 형성하고, 에너지 변환 소자와 집적회로 칩을 동시에 패키징하는 배터리 패키징 장치 및 방법을 제공함으로써, 배터리의 사이즈를 최소화시킬 수 있다. 또한, 이를 통해 외부의 전원 공급 없이 독립적으로 사용해야하는 사물 인터넷용 센서 및 통신용 모듈에 사용이 가능한 배터리가 집적된 패키징 장치를 제공할 수 있다. According to the embodiments of the present invention described above, a battery packaging apparatus and method for forming a battery necessary for driving a sensor and an integrated circuit chip in a multilayer circuit board by using an LTCC technique, packaging the energy conversion element and the integrated circuit chip at the same time The size of the battery can be minimized. In addition, it is possible to provide a packaging device in which a battery can be used for a sensor and communication module for Internet, which must be used independently without external power supply.
도 1은 본 발명의 실시예에 따른 전해질 기판을 이용한 배터리 집적 패키징 장치의 전체 구조를 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 배터리 집적 패키징 장치에 집적될 기판의 구조를 도시한 단면도이다.
도 3은 제 1 및 제 2 LTCC용 유전체 기판 및 전해질 기판을 정렬 및 적층하는 과정을 설명하기 위한 횡단면도이다.
도 4는 도 3의 상태에 제 3 LTCC용 유전체 기판을 정렬 및 적층하는 과정을 설명하기 위한 횡단면도이다.
도 5는 도 4의 상태에 제 4 LTCC용 유전체 기판을 정렬 및 적층하는 과정을 설명하기 위한 횡단면도이다.1 is a cross-sectional view illustrating the overall structure of a battery packaged and packaged device using an electrolyte substrate according to an embodiment of the present invention.
2A to 2E are cross-sectional views illustrating the structure of a substrate to be integrated in a battery integrated packaging apparatus according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a process of aligning and laminating the first and second LTCC dielectric substrates and the electrolyte substrate.
4 is a cross-sectional view for explaining the process of aligning and stacking the third LTCC dielectric substrate in the state of FIG.
5 is a cross-sectional view for explaining the process of aligning and stacking the fourth LTCC dielectric substrate in the state of FIG.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 이하의 상세한 설명은 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. The following detailed description is provided to provide a comprehensive understanding of the methods, apparatus, and / or systems described herein. However, this is merely an example and the present invention is not limited thereto.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intention or custom of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification. The terms used in the detailed description are intended only to describe embodiments of the invention and should in no way be limiting.
도 1은 본 발명의 실시예에 따른 전해질 기판을 이용한 배터리 집적 패키징 장치의 전체 구조를 도시한 단면도이며, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 배터리 집적 패키징 장치에 집적될 기판의 구조를 도시한 단면도이다.FIG. 1 is a cross-sectional view showing the entire structure of a battery packaged and packaged apparatus using an electrolyte substrate according to an embodiment of the present invention. FIGS. 2a to 2e are views showing a structure of a substrate to be integrated in a battery integrated packaging apparatus according to an embodiment of the present invention. Fig.
도 1에 도시된 바와 같이, 배터리 집적 패키징 장치는 에너지 변환 소자(10)를 이용하야 생성된 전원을 배터리에 충전하여 내부칩(20), 예컨대 센서 또는 집적회로 등에 전원을 공급할 수 있도록 LTCC에 기초한 3차원 다층회로 기술을 이용하여 고체 상태 배터리를 3차원적으로 집적된 모듈이나 부품을 패키징한 구조를 가질 수 있다. 또한, 배터리 집적 패키징 장치는 입출력 단자(30, 40)를 이용하여 시스템의 메인보드나 내부칩(20)을 집적할 수 있다.1, the battery packaged and packaged device is configured to use the
본 발명의 실시예에 따른 배터리 집적 패키징 장치는, 도 2a 내지 도 2e에 도시된 바와 같이, 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500)과 전해질 기판(300)으로 구성될 수 있으며, 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500)과 전해질 기판(300) 각 하부에는 캐리어 필름(101, 201, 301, 401, 501)이 형성되어 있다.2A to 2E, a battery pack packaging apparatus according to an embodiment of the present invention includes first through fourth LTCC
또한, 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500)과 전해질 기판(300) 각각에는 레이저 또는 기계적 펀칭 공정을 통해 형성된 적어도 하나 이상의 가이드 홀(102, 202, 302, 402, 502)이 형성되어 있다. 이러한 가이드 홀(102, 202, 302, 402, 502)은 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500)과 전해질 기판(300)의 적층(lamination) 시 정렬에 이용될 수 있으며, 레이저 또는 기계적 펀칭 공정을 통해 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500), 전해질 기판(300) 및 그 하부의 캐리어 필름(101, 201, 301, 401, 501)의 일부를 제거하여 형성될 수 있다.The first to fourth LTCC
한편, 제 1 LTCC용 유전체 기판(100)은, 도 2a에 도시된 바와 같이, 가이드 홀(102), 제 1, 2 비아(111, 112), 제 1,2 비아 패드(120, 121), 배터리의 포지티브 전극의 전류를 모으기 위한 포지티브 전극(123) 및 포지티브 전류콜렉터(122)를 구비할 수 있다. 구체적으로, 제 1 LTCC용 유전체 기판(100))의 하부에 캐리어 필름(101)을 부착한 후 레이저 또는 기계적 펀칭기를 이용하여 제 1 LTCC용 유전체 기판(100)과 캐리어 필름(101)의 양측 일부분을 펀칭하여 가이드 홀(102)을 형성하며, 가이드 홀(102)의 내부 양측 일부분의 제 1 LTCC용 유전체 기판(100)을 레이저 또는 기계적 펀칭기를 이용하여 펀칭하여 홀을 형성한 후 홀 내부에 전도성 물질을 매립하여 제 1, 2 비아(111, 112)를 형성한다. 그런 다음, 스크린 프린팅 및 건조 공정을 통해 제 1, 2 비아(111, 112)의 상부에 제 1, 2 비아 패드(120, 121)를 형성함과 더불어 제 1, 2 비아 패드(120, 121)의 사이 제 1 LTCC용 유전체 기판(100)의 상부에 포지티브 전류콜렉터(122)를 형성한다.2A, the first LTCC
그리고 나서, 스크린 프린팅 및 건조 공정을 통해 포지티브 전류콜렉터(122)의 상부에 포지티브 전류콜렉터(122)와 형태가 동일하고 면적이 작은 포지티브 전극(123)을 형성한다.A
상기와 같은 제 1 LTCC용 유전체 기판(100)에 형성된 제 1, 2 비아(111, 112)는 패키지 내부 내부칩(20)들과 상호간의 연결이나 외부 신호 전달용 패드 내지 입출력 단자(30)와 연결되고, 제 1 LTCC용 유전체 기판(100)과 제 2 LTCC용 유전체 기판(200)이 정렬 및 적층될 때 제 1, 2 비아 패드(120, 121)를 통해 제 3 및 제 4 비아(211, 212)에 연결될 수 있다.The first and
한편, 제 2 LTCC용 유전체 기판(200)은, 도 2b에 도시된 바와 같이, 가이드 홀(202), 제 3, 4, 5 비아(211, 212, 213), 제 3, 4, 5 비아 패드(221, 222, 223), 배터리의 전해질 층(도 2c의 310)이 결합될 위치에 형성된 전해질용 캐비티(210)를 구비할 수 있다.On the other hand, as shown in FIG. 2B, the second LTCC
구체적으로, 제 2 LTCC용 유전체 기판(200))의 하부에 캐리어 필름(201)을 부착한 후 레이저 또는 기계적 펀칭기를 이용하여 제 2 LTCC용 유전체 기판(200)과 캐리어 필름(201)의 양측 일부분을 펀칭하여 가이드 홀(202)을 형성하며, 가이드 홀(202)의 내부 양측 일부분의 제 2 LTCC용 유전체 기판(200)을 레이저 또는 기계적 펀칭기를 이용하여 펀칭하여 비아홀을 형성한다.After the
그런 다음, 레이저 또는 기계적 펀칭기를 이용하여 제 3, 5 비아(211, 213) 사이의 제 2 LTCC용 유전체 기판(200)의 일부를 캐리어 필름(201)이 드러나도록 펀칭하여 전해질용 캐비티(210)를 형성한다. 이때, 전해질용 캐비티(210)는 원형 내지 사각형 등의 일정한 면적, 즉 배터리의 전해질 층(310)이 결합될 수 있는 면적을 갖는 형태일 수 있다.A portion of the second LTCC
그리고 나서, 비아홀에 전도성 금속 재료를 매립하여 제 3, 4, 5 비아(211, 212, 213)를 형성한 후 스크린 프린팅 및 건조 공정을 통해 제 3, 4, 5 비아(211, 212, 213)의 상부에 제 3, 4, 5 비아 패드(221, 222, 223)를 형성한다. 여기에서, 제 5 비아(213)는 집적될 배터리의 전극의 연결을 위한 것으로 충전 및 방전을 위해 에너지 변환 소자(10) 또는 패키지에 집적된 센서 또는 집적회로(200)에 연결될 수 있으며, 제 3, 4 비아(211, 212)는 패키지 내부의 내부칩(20)들 상호간의 연결이나 외부 신호전달용 패드 또는 입출력 단자(30)와 연결될 수 있다. 또한, 제 1 LTCC용 유전체 기판(100)과 제 2 LTCC용 유전체 기판(200)이 가이드 홀(102, 202)의 정렬을 통해 적층될 때, 제 5 비아(213)는 제 1 LTCC용 유전체 기판(100)의 상부에 형성된 포지티브 전류콜렉터(122)와 연결됨과 더불어 이후 정렬 및 적층되는 제 3 LTCC용 유전체 기판(400) 및 제 4 LTCC용 유전체 기판(500)에 형성된 제 9 및 제 11 비아(414, 512)를 통해 에너지 변환 소자(10)에 연결되며, 제 3 및 제 4 비아(211, 212)는 제 1 및 제 2 비아 패드(121, 122)를 통해 제 1 및 제 2 비아(111, 112)에 연결되어 입출력 단자(30)에 연결될 수 있다.Then, third, fourth, and
전해질 기판(300)은, 도 2c에 도시된 바와 같이, 하부에 형성된 캐리어 필름(301), 가이드 홀(302) 및 전해질 층(310)을 구비할 수 있다.The
구체적으로, 캐리어 필름(301)의 드러나도록 전해질 기판(300)의 일부분을 시트 절단용 커터, 레이저 또는 기계적 펀칭기를 이용해 제거하여 전해질 층(310)을 형성한다. 이때, 전해질 층(310)은 전해질 캐비티(210)에 결합될 수 있는 원형 또는 사각형 등 일정한 면적을 갖는 형태를 가질 수 있다.Specifically, a portion of the
그리고 나서, 레이저 또는 기계적 펀칭기를 이용하여 캐리어 필름(301)의 양측 일부분을 펀칭하여 가이드 홀(302)을 형성한다. Then, a
제 3 LTCC용 유전체 기판(400)은, 도 2d에 도시된 바와 같이, 하부에 형성된 캐리어 필름(401), 가이드 홀(402), 제 6, 7, 8, 9 비아(411, 412, 413, 414) 및 네거티브 전류콜렉터(421) 및 네거티브 전극(422)을 구비할 수 있다.The third
구체적으로, 제 3 LTCC용 유전체 기판(400))의 하부에 캐리어 필름(401)을 부착한 후 레이저 또는 기계적 펀칭기를 이용하여 제 3 LTCC용 유전체 기판(400)과 캐리어 필름(401)의 양측 일부분을 펀칭하여 가이드 홀(402)을 형성하며, 가이드 홀(402)의 내부 양측 일부분의 제 3 LTCC용 유전체 기판(400)을 레이저 또는 기계적 펀칭기를 이용하여 펀칭하여 복수의 비아홀을 형성한다.After the
그리고 나서, 복수의 비아홀에 전도성 금속 재료를 매립하여 제 6, 7, 8, 9 비아(411, 412, 413, 414)를 형성한 후 스크린 프린팅 및 건조 공정을 통해 제 9 비아(414)에 연결되고 제 8 비아(413)와 소정 간격 이격된 제 3 LTCC용 유전체 기판(400)의 상부에 네거티브 전류콜렉터(421)를 형성한다.Then, a plurality of via holes are filled with a conductive metal material to form sixth, seventh, eighth, and
그런 다음, 스크린 프린팅 및 건조 공정을 통해 네거티브 전류콜렉터(421)의 상부에 네거티브 전류콜렉터(421)와 형태가 동일하고 면적이 작은 네거티브 전극(422)을 형성한다. 이때, 네거티브 전극(422)은 제 3 LTCC용 유전체 기판(400)이 전해질 기판(300)과 정렬 및 적층될 때 전해질 층(310)에 연결되고, 제 6 및 제 7 비아(411, 412)는 제 3 및 제 4 비아 패드(221, 222)에 연결되며, 제 9 비아(413)는 제 5 비아 패드(223)에 연결될 수 있다.A
이때, 제 8, 9 비아(413, 414)는 집적될 배터리의 전극을 연결하기 위한 것으로, 충전 및 방전을 위해 에너지 변환 소자(10)나 패키지에 집적된 내부칩(20)에 연결될 수 있다. 또한, 제 6, 7 비아(411, 412)는 패키지 내부의 내부칩(20)들을 상호간 연결시키거나 외부 신호 전달용 패드 또는 입출력 단자(30)에 연결될 수 있다. 구체적으로, 제 8, 9 비아(413, 414)는 이후 정렬 및 적층되는 제 4 LTCC용 유전체 기판(500)에 형성된 제 10 및 제 11 비아(511, 512)를 통해 에너지 변환 소자(10)에 연결되며, 제 6, 7 비아(411, 412)는 제 1 및 제 2 LTCC용 유전체 기판(100, 200)에 형성된 비아들과 비아 패드들을 통해 입출력 단자(30)에 연결될 수 있다.The eighth and
제 4 LTCC용 유전체 기판(500)은, 도 2e에 도시된 바와 같이, 하부에 형성된 캐리어 필름(501), 가이드 홀(502), 실장용 캐비티(510), 제 10, 11 비아(511, 512) 및 회로 배선(512)을 구비할 수 있다.2E, the fourth
구체적으로, 제 4 LTCC용 유전체 기판(500))의 하부에 캐리어 필름(501)을 부착한 후 레이저 또는 기계적 펀칭기를 이용하여 제 4 LTCC용 유전체 기판(500)과 캐리어 필름(501)의 양측 일부분을 펀칭하여 가이드 홀(502)을 형성하며, 가이드 홀(202)의 내부 양측 일부분의 제 5 LTCC용 유전체 기판(500)을 레이저 또는 기계적 펀칭기를 이용하여 펀칭하여 비아홀을 형성한 후 내부칩(20)가 집적될 위치의 제 4 LTCC용 유전체 기판(500)을 펀칭하여 실장용 캐비티(510)를 형성한다.After the
그런 다음, 비아홀에 전도성 금속 재료를 매립하여 제 10, 11 비아(511, 512)를 형성한 후 금속재료를 이용한 스크린 프린팅 및 건조 공정을 통해 제 4 LTCC용 유전체 기판(500)의 상부에 회로 배선(521)을 형성한다. 이때, 회로 배선(521)은 에너지 변환 소자(10)와 집적될 배터리의 전극에 연결될 수 있다.Then, a conductive metal material is embedded in the via hole to form tenth and
한편, 제 4 LTCC용 유전체 기판(500)이 제 3 LTCC용 유전체 기판(400)과 정렬 및 적층될 때, 제 10 비아(511)는 제 8 비아(413)에 연결되고 제 11 비아(512)는 제 9 비아(414)에 연결될 수 있다. 이에 따라, 회로 배선(521)에 연결된 에너지 변환 소자(10)는 제 8 및 제 10 비아(413, 511)를 통해 네거티브 전류콜렉터(421)에 연결되며, 제 9 및 제 11 비아(414, 512)를 통해 포지티브 전류콜렉터(122)에 연결될 수 있다.When the fourth
상술한 바와 같은 구조를 갖는 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500) 및 전해질 기판(300)을 정렬 및 적층하여 패키지 모듈을 형성하는 과정에 대해 도 3 내지 도 5를 참조하여 설명한다.3 to 5 illustrate a process of forming and packageing the first to fourth LTCC
도 3은 제 1 및 제 2 LTCC용 유전체 기판(100, 200) 및 전해질 기판(300)을 정렬 및 적층하는 과정을 설명하기 위한 횡단면도이며, 도 4는 도 3의 상태에 제 3 LTCC용 유전체 기판(400)을 정렬 및 적층하는 과정을 설명하기 위한 횡단면도이며, 도 5는 도 4의 상태에 제 4 LTCC용 유전체 기판(500)을 정렬 및 적층하는 과정을 설명하기 위한 횡단면도이다. 3 is a cross-sectional view illustrating a process of aligning and laminating the first and second LTCC
먼저, 제 1 LTCC용 유전체 기판(100)과 제 2 LTCC용 유전체 기판(200)을 정렬 및 적층하는 과정에 대해 설명하면, 금속의 플레이트 또는 용기에 기 설정된 온도 60℃∼70℃ 내외의 일정한 온도를 가하고, 가이드 홀(102, 202)을 상호 상하로 일치시켜 정렬하고 압력 프레스로 일정한 압력을 가하여 제 1 LTCC용 유전체 기판(100)의 상부에 제 2 LTCC용 유전체 기판(200)을 안착시킨다. 이때, 제 2 LTCC용 유전체 기판(200)의 하부에 형성된 캐리어 필름(201)을 제거한 상태에서 제 1 LTCC용 유전체 기판(100)의 상부에 제 2 LTCC용 유전체 기판(200)을 안착시킨다.First, a process of aligning and laminating the first
한편, 본 발명의 실시에에서 압력 프레스를 통해 가해지는 압력은 전체 적층스택을 형성하는데 가하는 압력의 10% 내외로 할 수 있다.On the other hand, in the practice of the present invention, the pressure applied through the pressure press can be about 10% of the pressure applied to form the entire stacked stack.
그리고 나서, 전해질 기판(300)의 전해질 층(310)을 제 2 LTCC용 유전체 기판(200)의 전해질 캐비티(210)에 결합시키기 위해 전해질 기판(300) 전체를 뒤집는다. 이때, 설계에 따라 평면상의 가로 축을 기준으로 전해질 기판(300)을 회전시키거나 세로 축을 기준으로 회전시켜 뒤집을 수 있다. 또한, 가로 및 세로 축을 기준으로 회전시켜 가이드 홀(102, 202, 302)을 상호 상하로 일치시켜 정렬하고 압력 프레스로 일정한 압력을 가하여 전해질 층(310)을 제 2 LTCC용 유전체 기판(200)의 전해질 캐비티(210) 내부에 안착시킨다. 그런 다음, 전해질 기판(300)의 하부에 형성된 캐리어 필름(301)을 제거함으로써, 도 3에 도시된 바와 같이 제 1 및 제 2 LTCC용 유전체 기판(100, 200) 및 전해질 기판(300)이 정렬 및 적층된 상태가 될 수 있다.The
이후, 제 3 LTCC용 유전체 기판(400) 상부에 형성된 네거티브 전극(422)을 전해질 기판(300)의 전해질 층(310) 위에 안착하기 위해 제 3 LTCC용 유전체 기판(400)의 전체를 뒤집는다. 이때, 설계에 따라 평면상의 가로 축을 기준으로 제 3 LTCC용 유전체 기판(400)을 회전시키거나 세로축을 기준으로 제 3 LTCC용 유전체 기판(400)을 회전시켜 뒤집을 수 있다. 또한, 가로 및 세로 축을 기준으로 제 3 LTCC용 유전체 기판(400)을 회전시켜 가이드 홀(102, 202, 302, 402)을 상호 상하로 일치시켜 정렬하고 압력 프레스로 일정한 압력을 가하여 네거티브 전극(422)을 전해질 기판(300)의 전해질 층(310) 상부에 안착시킨다. 이후, 제 3 LTCC용 유전체 기판(400)의 캐리어 필름(401)은 제거함으로써, 도 4에 도시된 바와 같이, 제 1, 2 LTCC용 유전체 기판(100, 200), 전해질 기판(300) 및 제 3 LTCC용 유전체 기판(400)이 순차적으로 정렬 및 적층된 상태가 될 수 있다.The entirety of the third
그리고나서, 제 4 LTCC용 유전체 기판(500)의 캐리어 필름(501)을 제거하고 가이드 홀(102, 202, 302, 402, 502)을 상호 상하로 일치시켜 정렬하고 압력 프레스로 일정한 압력을 가하여 제 4 LTCC용 유전체 기판(500)을 안착시킬 수 있다.Then, the
정렬 및 안착된 제 1 내지 제 4 LTCC용 유전체 기판(100, 200, 400, 500) 및 전해질 기판(300)을 일정한 온도에서 일정한 압력을 가하여 적층 스택(stack)을 형성하고 열처리 공정을 한다. 열처리 후 내부칩(20) 및 에너지 변환 소자(10)를 실장하고 모듈의 입력 및 출력 단자(30)를 형성한다. The first to fourth LTCC
한편, 본 발명의 실시예에서 전해질 기판(300)은 순수이온전도체 파우더(powder)에 바인더를 포함하는 시트 형태로 성형하여 제조하고, 열처리 공정을 거치면 그라스 세라믹(glass ceramic) 형태의 고체 상태로 변환될 수 있다. 여기에서, 순수 이온전도체는 Li, P, S, 내지는 Ag로 구성된 산화화합물로 제조된 것이다. Meanwhile, in the embodiment of the present invention, the
포지티브 전극(123)용 재료는 Li이 포함된 금속의 산화물로 전도도를 개선하기 위하여 전도성 첨가제 및 바인더를 포함하고 있으며 스크린 프린팅이 용이하게 페이스트 형태로 제조된 것이다.The material for the
네가티브 전극(422)용 재료는 In 화합물 및 바인더를 포함하거나, Sn, S, P 화합물 및 바인더를 포함하거나, 카본 및 바인더를 포함하거나, 또는 그래파이트(graphite) 재료 및 바인더를 포함하는 재료를 이용하여 스크린 프린팅이 용이하게 페이스트 형태로 제조된 것이다. The material for the
포지티브 전류콜렉터(122) 및 네거티브 전류콜렉터(421)용 금속재료는 Ag 또는 Cu를 기본 원소로 전도성 첨가제, 바인더, 포지티브내지는 네거티브 전극재료의 합금을 이용하여 스크린 프린팅이 용이하게 페이스트 형태로 제조된 것이다.The metal material for the positive
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those skilled in the art that the foregoing description of the present invention is for illustrative purposes only and that those of ordinary skill in the art can readily understand that various changes and modifications may be made without departing from the spirit or essential characteristics of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
10 : 에너지 변환 소자
20 : 내부칩
100 : 제 1 LTCC용 유전체 기판
200 : 제 2 LTCC용 유전체 기판
300 : 전해질 기판
400 : 제 3 LTCC용 유전체 기판
500 : 제 4 LTCC용 유전체 기판10: Energy conversion element
20: Internal chip
100: a first LTCC dielectric substrate
200: second LTCC dielectric substrate
300: electrolyte substrate
400: Third dielectric substrate for LTCC
500: Fourth LTCC dielectric substrate
Claims (12)
상부에 포지티브 전류콜렉터 및 포지티브 전극을 구비하고 상기 제 2 입출력 단자에 연결되는 복수의 비아를 구비하는 제 1 LTCC용 유전체 기판과,
일부분의 제거를 통해 형성된 전해질 캐비티를 구비하며, 상기 전해질 캐비티에 의해 상기 포지티브 전극이 드러나도록 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층되며, 상기 제 1 LTCC용 유전체 기판의 비아 및 상기 포지티브 전류콜렉터에 연결되는 복수의 비아를 구비하는 제 2 LTCC용 유전체 기판과,
상기 전해질 캐비티에 결합되는 전해질 층을 포함하며, 상기 전해질 캐비티의 내부에 안착되어 상기 제 2 LTCC용 유전체 기판에 정렬 및 적층되는 전해질 기판과,
상부에 네거티브 전류콜렉터 및 네거티브 전극을 구비하고, 상기 네거티브 전극이 상기 전해질 층에 안착되도록 상기 전해질 기판에 정렬 및 적층되며, 상기 네거티브 전류콜렉터와 상기 제 2 LTCC용 유전체 기판의 비아에 연결되는 복수의 비아를 구비하는 제 3 LTCC용 유전체 기판과,
내부칩이 실장될 실장용 캐비티, 회로 배선 및 상기 제 3 LTCC용 유전체 기판의 비아와 연결됨 더불어 회로 배선에 연결되는 복수의 비아를 구비하는 제 4 LTCC용 유전체 기판을 포함하는 전해질 기판을 이용한 배터리 집적 패키징 장치.
A battery pack packaging apparatus connected to an energy conversion element through at least one first input / output terminal and connected to the outside through at least one second input / output terminal,
A first LTCC dielectric substrate having a positive current collector and a positive electrode on its upper portion and having a plurality of vias connected to the second input / output terminal,
The first LTCC dielectric substrate and the positive current collector are arranged and stacked on the first LTCC dielectric substrate so that the positive electrode is exposed by the electrolyte cavity, A second LTCC dielectric substrate having a plurality of vias connected to the first LTCC dielectric substrate,
And an electrolyte layer which is bonded to the electrolyte cavity, the electrolyte substrate being seated in the electrolyte cavity and aligned and stacked on the second LTCC dielectric substrate,
A negative current collector and a negative electrode on the top and arranged and stacked on the electrolyte substrate such that the negative electrode is seated on the electrolyte layer and a plurality of negative current collectors and a plurality of A third LTCC dielectric substrate having a via,
And a fourth LTCC dielectric substrate having a plurality of vias connected to vias of the third LTCC dielectric substrate, and a plurality of vias connected to the circuit wirings. Packaging device.
상기 제 1 LTCC용 유전체 기판은,
두 개의 제 2 입출력 단자에 연결되는 제 1 및 제 2 비아와,
상기 제 1 및 제 2 비아의 상부에 형성된 제 1 및 제 2 비아 패드를 더 구비하는 전해질 기판을 이용한 배터리 집적 패키징 장치.
The method according to claim 1,
Wherein the first LTCC dielectric substrate comprises:
First and second vias connected to the two second input / output terminals,
Further comprising first and second via pads formed on top of the first and second vias.
상기 제 2 LTCC용 유전체 기판은,
상기 제 1 LTCC용 유전체 기판과 정렬 및 적층 시 상기 제 1 및 제 2 비아 패드에 연결되는 제 3 및 제 4 비아와,
상기 제 1 LTCC용 유전체 기판과 정렬 및 적층 시 상기 포지티브 전류 콜렉터와 연결되는 제 5 비아와,
상기 제 3 내지 제 5 비아의 상부에 형성된 제 3 내지 제 5 비아 패드를 구비하는 전해질 기판을 이용한 배터리 집적 패키징 장치.
3. The method of claim 2,
Wherein the second LTCC dielectric substrate comprises:
Third and fourth vias connected to the first and second via pads when aligned and laminated with the first LTCC dielectric substrate,
A fifth via connected to the positive current collector when aligned and laminated with the first LTCC dielectric substrate,
And third through fifth via pads formed on top of the third through fifth vias.
상기 제 3 LTCC용 유전체 기판은,
상기 제 3 및 제 4 비아 패드와 연결되는 제 6 및 제 7 비아와,
상기 네거티브 전류콜렉터에 연결되는 제 8 비아와,
상기 제 5 비아 패드에 연결되어 상기 제 5 비아 패드에 연결된 상기 제 5 비아를 통해 상기 포지티브 전류콜렉터에 연결되는 제 9 비아와,
상기 제 6 및 제 7 비아의 상부에 형성된 제 6 및 제 7 비아 패드를 구비하는 전해질 기판을 이용한 배터리 집적 패키징 장치.
The method of claim 3,
The third dielectric substrate for LTCC includes:
Sixth and seventh vias connected to the third and fourth via pads,
An eighth via connected to the negative current collector,
A ninth via connected to the fifth via pad and connected to the positive current collector through the fifth via connected to the fifth via pad,
And sixth and seventh via pads formed on top of the sixth and seventh vias.
상기 제 4 LTCC용 유전체 기판은,
상기 제 8 비아에 연결되는 제 10 비아와,
상기 제 9 비아와 연결되는 제 11 비아를 더 구비하는 전해질 기판을 이용한 배터리 집적 패키징 장치.
5. The method of claim 4,
The fourth dielectric substrate for LTCC includes:
A tenth via connected to the eighth via,
And an eleventh via connected to the ninth via.
하부에 캐리어 필름이 형성된 제 1 LTCC용 유전체 기판의 내부에 상기 제 2 입출력 단자에 연결되는 복수의 비아를 형성한 후 상기 제 1 LTCC용 유전체 기판의 상부에 포지티브 전류콜렉터 및 포지티브 전극을 형성하는 단계와,
제 2 LTCC용 유전체 기판의 일부분의 제거를 통해 전해질 캐비티를 형성한 후 상기 제 1 LTCC용 유전체 기판의 복수의 비아들과 연결되는 복수의 비아를 상기 제 2 LTCC용 유전체 기판 내부에 형성하는 단계와,
상기 전해질 캐비티에 의해 상기 포지티브 전극이 드러나도록 하며, 상기 제 2 LTCC용 유전체 기판에 형성된 복수의 비아가 상기 제 1 LTCC용 유전체 기판의 복수의 비아에 각각 대응되어 연결되도록 상기 제 2 LTCC용 유전체 기판을 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층시키는 단계와,
전해질 기판의 일부분을 제거하여 전해질 층을 형성하며, 상기 전해질 층이 상기 전해질 캐비티의 내부에 안착되도록 상기 전해질 기판을 상기 제 2 LTCC용 유전체 기판에 정렬 및 적층시키는 단계와,
제 3 LTCC용 유전 기판의 상부에 네거티브 전류콜렉터 및 네거티브 전극을 형성하고, 상기 네거티브 전류콜렉터와 상기 제 2 LTCC용 유전체 기판의 비아에 연결되는 복수의 비아를 형성하는 단계와,
상기 네거티브 전극이 상기 전해질 층에 연결되도록 상기 제 3 LTCC용 유전체 기판을 상기 전해질 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계와,
제 4 LTCC 유전체 기판의 일부 제거를 통해 내부칩이 실장될 실장용 캐비티를 형성하고, 상기 실장용 캐비티에 의해 드러난 상기 제 4 LTCC용 유전체 기판의 상부에 회로 배선을 형성함과 더불어 상기 제 3 LTCC용 유전체 기판의 비아와 연결됨 더불어 회로 배선에 연결되는 복수의 비아를 상기 제 4 LTCC용 유전체 기판에 형성한 후 상기 제 4 LTCC용 유전체 기판을 상기 제 3 LTCC용 유전체 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계를 포함하는 전해질 기판을 이용한 배터리 집적 패키징 방법.
A battery pack packaging method in which a battery pack is connected to an energy conversion element through at least one first input / output terminal and connected to the outside through at least one second input / output terminal,
Forming a plurality of vias connected to the second input / output terminal in a first LTCC dielectric substrate having a lower carrier film formed thereon, and forming a positive current collector and a positive electrode on the first LTCC dielectric substrate; Wow,
Forming a plurality of vias in the second LTCC dielectric substrate after forming an electrolyte cavity through removal of a portion of the dielectric substrate for a second LTCC and connecting the plurality of vias of the first LTCC dielectric substrate; ,
And a plurality of vias formed on the second LTCC dielectric substrate are connected to a plurality of vias of the first LTCC dielectric substrate so that the positive electrode is exposed by the electrolyte cavity, Aligning and laminating the first LTCC dielectric substrate on the first LTCC dielectric substrate,
Aligning and laminating the electrolyte substrate on the second LTCC dielectric substrate so that the electrolyte layer is seated inside the electrolyte cavity, removing the portion of the electrolyte substrate to form an electrolyte layer,
Forming a negative current collector and a negative electrode on top of the third LTCC dielectric substrate and forming a plurality of vias connected to the vias of the negative current collector and the second LTCC dielectric substrate;
Aligning and stacking the third LTCC dielectric substrate on the aligned and laminated resultant of the electrolyte substrate such that the negative electrode is connected to the electrolyte layer;
Forming a mounting cavity in which the internal chip is to be mounted through removal of a part of the fourth LTCC dielectric substrate, forming a circuit wiring on the fourth LTCC dielectric substrate exposed by the mounting cavity, A plurality of vias connected to the circuit wiring are formed on the fourth LTCC dielectric substrate, and the fourth LTCC dielectric substrate is connected to the vias of the dielectric substrate for the third LTCC dielectric substrate, And stacking and stacking the plurality of battery cells on the electrolyte substrate.
상기 포지티브 전류콜렉터 및 포지티브 전극을 형성하는 단계는,
상기 제 1 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와,
레이저 또는 펀칭기를 이용하여 상기 제 1 LTCC용 유전체 기판에 두 개의 홀을 형성하는 단계와,
상기 두 개의 홀에 전도성 금속재료를 매립하여 두 개의 제 2 입출력 단자에 연결되는 제 1 및 제 2 비아를 형성하는 단계와,
상기 제 1 및 제 2 비아가 형성된 상기 제 1 LTCC용 유전체 기판의 상부 일부분에 금속 재료를 프린팅하여 상기 포지티브 전류콜렉터 및 제 1 및 제 2 비아 패드를 형성하는 단계를 포함하는 전해질 기판을 이용한 배터리 집적 패키징 방법.
The method according to claim 6,
Wherein forming the positive current collector and the positive electrode comprises:
Forming a carrier film on a lower portion of the first LTCC dielectric substrate,
Forming two holes in the first LTCC dielectric substrate by using a laser or a punching machine;
Filling the two holes with a conductive metal material to form first and second vias connected to the two second input / output terminals,
And forming a positive current collector and first and second via pads by printing a metal material on an upper portion of the first LTCC dielectric substrate on which the first and second vias are formed, Packaging method.
상기 제 2 LTCC용 유전체 기판 내부에 형성하는 단계는,
상기 제 2 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와,
상기 레이저 또는 펀칭기를 이용하여 상기 제 2 LTCC용 유전체 기판에 세 개의 홀을 형성하는 단계와,
상기 세 개의 홀에 전도성 금속재료를 매립하여 상기 제 1 및 제 2 비아 패드에 연결되고, 상기 포지티브 전류 콜렉터와 연결되는 제 3 내지 제 5 비아를 형성하는 단계와,
상기 제 3 내지 제 5 비아의 상부에 금속 재료를 프린팅하여 제 3 내지 제 5 비아 패드를 형성하는 단계를 포함하는 전해질 기판을 이용한 배터리 집적 패키징 방법.
8. The method of claim 7,
Forming a first dielectric layer on the second LTCC dielectric substrate,
Forming a carrier film on a lower portion of the second LTCC dielectric substrate,
Forming three holes in the second LTCC dielectric substrate by using the laser or the punching machine;
Filling the three holes with a conductive metal material to form third through fifth vias connected to the first and second via pads and connected to the positive current collector,
And printing the metal material on top of the third through fifth vias to form third through fifth via pads.
상기 제 1 LTCC용 유전체 기판에 정렬 및 적층시키는 단계는,
상기 제 2 LTCC용 유전체 기판의 하부에 형성된 캐리어 필름을 제거한 후 상기 제 1 LTCC용 유전체 기판에 정렬 및 적층시키는 전해질 기판을 이용한 배터리 집적 패키징 방법.
9. The method of claim 8,
The step of aligning and stacking the first LTCC dielectric substrate includes:
And removing the carrier film formed on the lower portion of the second LTCC dielectric substrate, and aligning and laminating the carrier film on the first LTCC dielectric substrate.
상기 제 2 LTCC용 유전체 기판의 비아에 연결되는 복수의 비아를 형성하는 단계는,
상기 제 3 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와,
상기 레이저 또는 펀칭기를 이용하여 상기 제 3 LTCC용 유전체 기판에 네 개의 홀을 형성하는 단계와,
상기 네 개의 홀에 전도성 금속 재료를 매립하여 상기 제 3 및 제 4 비아 패드와 연결되는 제 6 및 제 7 비아와, 상기 네거티브 전류콜렉터에 연결되는 제 8 비아와, 상기 제 5 비아 패드에 연결되어 상기 제 5 비아 패드에 연결된 상기 제 5 비아를 통해 상기 포지티브 전류콜렉터에 연결되는 제 9 비아를 형성하는 단계와,
상기 제 6 및 제 7 비아의 상부에 금속 재료를 프린팅하여 제 6 및 제 7 비아 패드를 형성하는 단계를 포함하는 전해질 기판을 이용한 배터리 집적 패키징 방법.
9. The method of claim 8,
Forming a plurality of vias connected to the vias of the second LTCC dielectric substrate,
Forming a carrier film on a lower portion of the third LTCC dielectric substrate,
Forming four holes in the third LTCC dielectric substrate by using the laser or the punching machine;
Sixth and seventh vias connected to the third and fourth via pads by embedding a conductive metal material in the four holes, an eighth via connected to the negative current collector, and an eighth via connected to the fifth via pad Forming a ninth via connected to the positive current collector through the fifth via connected to the fifth via pad;
And printing a metal material on top of the sixth and seventh vias to form sixth and seventh via pads.
상기 전해질 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계는,
상기 제 3 LTCC용 유전체 기판을 상기 캐리어 필름이 상부에 오도록 회전시킨 후 상기 제 3 LTTC용 유전체 기판을 상기 전해질 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계와,
상기 제 3 LTCC용 유전체 기판의 하부에 형성된 상기 캐리어 필름을 제거하는 단계를 포함하는 전해질 기판을 이용한 배터리 집적 패키징 방법.
11. The method of claim 10,
The step of aligning and laminating the electrolyte substrate on the aligned and laminated product comprises:
Aligning and stacking the third LTTC dielectric substrate on the aligned and laminated resultant of the electrolyte substrate after the third LTCC dielectric substrate is rotated so that the carrier film is on top,
And removing the carrier film formed under the third LTCC dielectric substrate.
상기 제 3 LTCC용 유전체 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계는,
상기 제 4 LTCC용 유전체 기판의 하부에 캐리어 필름을 형성하는 단계와,
상기 레이저 또는 펀칭기를 이용하여 상기 제 4 LTCC용 유전체 기판에 두 개의 홀을 형성하는 단계와,
상기 두 개의 홀에 전도성 금속 재료를 매립하여 제 10 및 제 11 비아를 형성하는 단계와,
상기 제 4 LTCC용 유전체 기판의 상부에 금속 재료를 프린팅하여 상기 제 10 및 제 11 비아에 각각 연결되는 회로 배선을 형성하는 단계와,
상기 제 4 LTCC용 유전체 기판의 하부에 형성된 캐리어 필름을 제거한 후 이를 상기 제 3 LTCC용 유전체 기판이 정렬 및 적층된 결과물 상에 정렬 및 적층시키는 단계를 포함하는 전해질 기판을 이용한 배터리 집적 패키징 방법.9. The method of claim 8,
The step of aligning and laminating the third LTCC dielectric substrate on the aligned and laminated product comprises:
Forming a carrier film on a lower portion of the fourth LTCC dielectric substrate,
Forming two holes in the fourth LTCC dielectric substrate by using the laser or the punching machine;
Filling the two holes with a conductive metal material to form tenth and eleventh vias,
Printing a metal material on top of the fourth LTCC dielectric substrate to form circuit interconnections respectively connected to the tenth and eleventh vias,
Removing the carrier film formed on the lower portion of the fourth LTCC dielectric substrate, and aligning and stacking the third LTCC dielectric substrate on the aligned and stacked resultant.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160064816A KR101778057B1 (en) | 2016-05-26 | 2016-05-26 | Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160064816A KR101778057B1 (en) | 2016-05-26 | 2016-05-26 | Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101778057B1 true KR101778057B1 (en) | 2017-09-13 |
Family
ID=59967465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160064816A KR101778057B1 (en) | 2016-05-26 | 2016-05-26 | Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101778057B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009175133A (en) | 2007-12-05 | 2009-08-06 | Varian Inc | Fusion porous material heat exchanger |
JP2011023361A (en) | 2004-01-19 | 2011-02-03 | Panasonic Corp | Energy device and electronic equipment using this |
JP2012044074A (en) | 2010-08-23 | 2012-03-01 | Seiko Instruments Inc | Electronic component, electronic device, and method for manufacturing electronic component |
JP2015204263A (en) | 2014-04-16 | 2015-11-16 | 新光電気工業株式会社 | Substrate with built-in battery and manufacturing method thereof |
-
2016
- 2016-05-26 KR KR1020160064816A patent/KR101778057B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011023361A (en) | 2004-01-19 | 2011-02-03 | Panasonic Corp | Energy device and electronic equipment using this |
JP2009175133A (en) | 2007-12-05 | 2009-08-06 | Varian Inc | Fusion porous material heat exchanger |
JP2012044074A (en) | 2010-08-23 | 2012-03-01 | Seiko Instruments Inc | Electronic component, electronic device, and method for manufacturing electronic component |
JP2015204263A (en) | 2014-04-16 | 2015-11-16 | 新光電気工業株式会社 | Substrate with built-in battery and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108389823A (en) | For multi-chip wafer scale fan-out-type 3 D stereo encapsulating structure and its packaging technology | |
CN112567562A (en) | Solid-state battery | |
US8476753B2 (en) | Process for enhanced 3D integration and structures generated using the same | |
CN105140253A (en) | Backside illuminated image chip wafer level three-dimensional (3D) stack structure and packaging technology | |
KR101832057B1 (en) | Battery integration packaging apparatus and method | |
KR101979495B1 (en) | Semiconductor battery and semiconductor device including a semiconductor battery | |
CN208722864U (en) | Multilayer chiop substrate and Multifunctional core wafer | |
CN101236910A (en) | Method for electrically connecting semiconductor member to substrate and semiconductor structure | |
US20230411826A1 (en) | Antenna packaging structure and manufacturing method thereof | |
CN103579171B (en) | Semiconductor package part and manufacture method thereof | |
TW200411891A (en) | High density multi-chip module structure and manufacturing method thereof | |
JP2014154172A (en) | Solar powered ic chip | |
CN113675101B (en) | Method for chip packaging and chip particles | |
CN115241153A (en) | Multi-chip stacking packaging structure and packaging method | |
CN110957306A (en) | Multi-layer chip substrate and packaging method, multifunctional chip packaging method and wafer | |
KR101778057B1 (en) | Apparatus and method and apparatus for packaging a battery integration using electrolyte substrate | |
KR20020024624A (en) | Stack package of chip size level and manufacturing method thereof | |
TW200935580A (en) | Method for manufacturing stack package using through-electrodes | |
TWI566364B (en) | Semiconductor package and manufacturing method thereof | |
CN113611692B (en) | MCM packaging structure and manufacturing method thereof | |
JP2016081565A (en) | Power supply module, package to be used for power supply module, manufacturing method of power supply module, and wireless sensor module | |
CN104934296A (en) | Flexible substrate bending device and method thereof | |
CN102956547A (en) | Semiconductor packaging structure and manufacturing method thereof | |
CN208045514U (en) | The encapsulating structure of optical finger print identification chip | |
CN206259356U (en) | Packaging of photoelectric device structure based on metal bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |