KR20150033829A - 콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법 - Google Patents

콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20150033829A
KR20150033829A KR20130113520A KR20130113520A KR20150033829A KR 20150033829 A KR20150033829 A KR 20150033829A KR 20130113520 A KR20130113520 A KR 20130113520A KR 20130113520 A KR20130113520 A KR 20130113520A KR 20150033829 A KR20150033829 A KR 20150033829A
Authority
KR
South Korea
Prior art keywords
circuit pattern
metal
heat sink
ceramic
cold spray
Prior art date
Application number
KR20130113520A
Other languages
English (en)
Inventor
전영재
카즈키 시노다
Original Assignee
주식회사 템네스트
동경 엘렉트론 디바이스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 템네스트, 동경 엘렉트론 디바이스 주식회사 filed Critical 주식회사 템네스트
Priority to KR20130113520A priority Critical patent/KR20150033829A/ko
Publication of KR20150033829A publication Critical patent/KR20150033829A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 IGBT 모듈에 관한 것으로서, 열확산 및 열방출 성능을 개선하는 동시에 히트싱크의 열팽창 및 열변형으로 인한 수명 단축을 방지할 수 있는 고효율 IGBT 모듈을 제공하는데 주된 목적이 있는 것이다. 상기한 목적을 달성하기 위해, 본 발명은, 히트싱크를 제작하는 단계; 상기 히트싱크의 표면에 세라믹 파우더를 용사 코팅하여 세라믹 코팅막을 형성하는 단계; 상기 세라믹 코팅막에 절연성능 및 표면조도의 확보를 위한 봉공제를 침투시키는 단계; 상기 봉공제를 침투시킨 세라믹 코팅막 위에 콜드 스프레이 방법으로 금속의 회로 패턴층을 형성하는 단계; 및 상기 회로 패턴층에 IGBT 칩을 접착하여 히트싱크와 IGBT 칩을 일체화하는 단계;를 포함하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법, 및 이에 의해 제조되는 IGBT 모듈을 제공한다.

Description

콜드 스프레이를 이용한 회로 패턴이 적용된 ＩＧＢＴ 모듈 및 그 제조 방법{IGBT module having circuit pattern fabricated using cold spray and its manufacturing method}
본 발명은 IGBT 모듈 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 열확산 및 열방출 성능이 개선될 수 있고 제조 공정에서 서멀 컴파운드와 같은 접착제의 사용을 줄일 수 있는 IGBT 모듈 및 그 제조 방법에 관한 것이다.
고전압을 사용하는 장치의 전력변환장치 등에는 고전압, 고전류의 대용량 고속 스위칭 소자로 절연 게이트 바이폴라 트랜지스터(Insulated-Gate Bipolar Transistor, 이하 'IGBT'라 칭함)가 널리 사용되고 있다.
IGBT는 MOS(Metal Oxide Silicone)와 바이폴라(Bipolar) 기술을 바탕으로 하여 낮은 순방향손실(Low Saturation Voltage)과 빠른 속도를 특징으로 하는 스위칭 소자로서, 보통 300 V 이상 고전압 영역의 고효율, 고속 전력 시스템에 필수적으로 사용되고 있는 전력 반도체(Power Semiconductor)이다.
IGBT는 출력 특성 면에서 바이폴라 트랜지스터 이상의 전류 능력을 가지고 있으며, 입력 특성 면에서는 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)과 같이 게이트 구동 특성을 가지고 있기 때문에 약 100 kHz 정도의 고속 스위칭이 가능하다.
통상 IGBT 모듈에서 전극부와 설치베이스(히트싱크 등의 금속베이스) 사이는 세라믹 절연막으로 절연되어 있으며, 하나의 히트싱크(Heat Sink) 상에 여러 개의 소자(IGBT 칩)를 설치하여 사용할 수 있기 때문에 소자의 실장(populate)이 용이하고 보다 콤팩트(compact)한 배선이 가능하다.
이러한 IGBT 모듈에서 소자를 안전하게 동작시키려면 각 소자 동작시에 발생하는 열(손실)을 히트싱크를 통해 효율적으로 방출시킬 수 있어야 하며, 이를 위해서는 히트싱크의 선정이 중요한 동시에 소자와 히트싱크 간의 접착 방법 및 접착 두께가 매우 중요하다.
도 1은 종래의 IGBT 모듈을 나타내는 단면도로서, 에미터(Emitter)(11a), 게이트(Gate)(11b), 컬렉터(Collector)(11c)를 갖는 IGBT 칩(11), 동 패턴층(Copper Pattern Layer)(12), 히트싱크(20)를 포함하는 모듈(1)의 구성을 나타내고 있다.
도 2는 종래의 IGBT 모듈에서 세라믹 절연막(24)으로 절연되는 히트싱크(20)를 도시한 단면도로서, 도면부호 22는 히트싱크(20)를 구성하고 있는 구리 모재를 나타내고, 도면부호 23은 니켈 도금층을 나타내며, 도면부호 24는 세라믹 절연막을 나타낸다.
이러한 형태가 히트싱크의 전형적인 형태이며, 구리 모재(22)와 니켈 도금층(23)으로 이루어진 히트싱크 플레이트(21), 즉 구리를 모재로 하여 니켈이 도금된 형태의 히트싱크 플레이트(21)와 동 패턴층(12) 사이에는 세라믹 절연막(24)을 이용하여 절연을 확보하고 있다.
또한 세라믹 절연막(24)은 플레이트 형태로 제작되어 접착제(25)에 의해 히트싱크 플레이트(21)에 접착되고, 히트싱크 플레이트(21)에 접착된 세라믹 절연막(24)이 동 패턴층(12)과도 접착제(25)에 의해 접착된다.
또한 IGBT 칩(11)의 컬렉터(11c)와 동 패턴층(12)은 납땜의 방식으로 접착되며, 도면부호 13은 납땜에 의해 형성되는 솔더층(Lead Solder)을 나타낸다.
종래의 IGBT 모듈이 가지는 문제점을 접착의 관점에서 설명하면, 일반적으로 동 패턴층(12), 세라믹 절연막(24), 히트싱크 플레이트(21) 사이의 계면에 접촉 열저항을 줄이기 위해 서멀 컴파운드(Thermal Compound)를 접착제(25)로 사용하여 접착하는데, 이때 컴파운드의 사용량을 적절히 관리해야 하는 어려움이 있다.
만약, 서멀 컴파운드의 도포량이 너무 적으면 저항 감소 효과를 얻을 수 없고, 도포량이 너무 많으면 컴파운드로 인해 열전달 특성이 나빠지면서 히트싱크(20)를 통한 방열성능이 저하되는 문제가 발생한다.
또한 방열성능 저하에 의한 히트싱크 플레이트(20)의 변형, 특히 고열로 인한 열팽창은 세라믹 절연막(24)의 파괴와 더불어 히트싱크 플레이트(21)로부터 동 패턴층(12)을 포함하여 IGBT 칩(11)이 분리, 이탈되는 문제를 유발하므로 제품의 수명을 크게 단축시킨다.
더불어 그 밖의 문제점을 설명하면, 불량 방지 및 수명 향상을 위해 세라믹 절연막(24)이 적층되는 히트싱크 플레이트(21)의 표면 평탄도나 거칠기(표면조도)에 관해서도 관리가 필요하다.
만약, 히트싱크 플레이트(21)의 소재가 적합하지 않아 충분한 표면 평탄도가 유지되지 않을 경우, 세라믹 절연막(24) 부분에 응력이 발생하여 세라믹 절연막의 균열로 인한 절연 파괴가 발생하거나, IGBT 칩(11) 자체에도 응력이 발생하여 균열이 발생하는 문제가 있게 된다.
보통 히트싱크 플레이트(21)의 표면이 거친 상태에서는 그 부분의 접촉저항이 커지기 때문에 온도가 높아지며, 이에 접촉저항을 줄이기 위해서 히트싱크 플레이트(21)의 표면 거칠기 관리가 반드시 필요하나, 종래의 니켈 도금 구리 재질의 히트싱크 플레이트(21)는 충분한 표면 평탄도를 유지하는 것이 어렵다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창출한 것으로서, 방열성능을 저해하는 서멀 컴파운드와 같은 접착제의 사용 없이 히트싱크 플레이트의 절연을 위한 절연막 및 패턴층을 형성할 수 있고, 우수한 열확산 특성 및 방열 특성으로 고속의 스위칭 성능을 가지는 고효율의 IGBT 모듈 및 그 제조 방법을 제공하는데 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은, 히트싱크를 제작하는 단계; 상기 히트싱크의 표면에 세라믹 파우더를 용사 코팅하여 세라믹 코팅막을 형성하는 단계; 상기 세라믹 코팅막에 절연성능 및 표면조도의 확보를 위한 봉공제를 침투시키는 단계; 상기 봉공제를 침투시킨 세라믹 코팅막 위에 콜드 스프레이 방법으로 금속의 회로 패턴층을 형성하는 단계; 및 상기 회로 패턴층에 IGBT 칩을 접착하여 히트싱크와 IGBT 칩을 일체화하는 단계;를 포함하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법을 제공한다.
여기서, 상기 히트싱크는 구리, 알루미늄, 금 및 은 중 선택된 1종의 금속 또는 2종 이상의 금속이 혼합된 합금으로 제작하는 것을 특징으로 한다.
또한 상기 히트싱크는 금속에 탄소나노튜브가 혼합 및 분산된 금속복합재료를 사용하여 제작하는 것을 특징으로 한다.
그리고, 본 발명은 상기한 제조 방법에 의해 제조되어, 히트싱크 위에 봉공제를 침투시킨 세라믹 코팅막이 적층되어 있고, 상기 봉공제를 침투시킨 세라믹 코팅막 위에 콜드 스프레이 방법으로 형성된 회로 패턴층이 적층되어 있으며, 상기 회로 패턴층에 IGBT 칩이 접착됨으로써 IGBT 칩과 히트싱크가 일체화되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈을 제공한다.
이에 따라, 본 발명에 따른 IGBT 모듈 및 그 제조 방법에 의하면, 히트싱크의 소재로 방열성능이 우수하고 열적 특성이 우수한 금속복합재료를 사용함으로써, 고전압, 고전류 작동조건 및 고열 발생조건에서 히트싱크의 과다한 열팽창 및 열변형으로 인한 절연막 파괴, IGBT 칩 이탈, 수명 단축 등의 문제점이 개선될 수 있다.
또한 방열성능을 저해하는 서멀 컴파운드의 사용 없이 히트싱크 절연을 위한 세라믹 코팅막을 형성함과 더불어 콜드 스프레이 방식으로 회로 패턴층을 형성하는 새로운 방법을 적용함으로써, 균일하고 얇은 두께의 회로 패턴을 형성할 수 있는 동시에, 서멀 컴파운드의 사용을 축소하는 것이 가능하여, 종래의 문제점(다량의 컴파운드 사용 및 그로 인한 컴파운드 사용량 관리 문제, 세라믹 절연막 파괴 및 IGBT 칩 이탈 문제 등)을 모두 해소할 수 있고(수명 연장 가능), 고전압, 고전류 작동범위에서 우수한 열확산 및 방열 특성을 가짐에 따라 IGBT 모듈의 고속 스위칭 성능 및 효율이 향상되는 이점이 있게 된다.
도 1은 종래의 IGBT 모듈을 나타내는 단면도이다.
도 2는 종래의 IGBT 모듈에서 세라믹 절연막이 적층된 히트싱크를 도시한 단면도이다.
도 3은 본 발명에 따른 IGBT 모듈을 나타내는 단면도이다.
도 4는 본 발명에 따른 IGBT 모듈에서 세라믹 코팅막이 적층 형성된 히트싱크를 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명하기로 한다.
도 3은 본 발명에 따른 IGBT 모듈을 나타내는 단면도이고, 도 4는 본 발명에 따른 IGBT 모듈에서 세라믹 코팅막이 적층 형성된 히트싱크를 도시한 단면도이다.
본 발명에 따른 IGBT 모듈(1a)에서는 히트싱크(20a)의 열확산 및 열방출 성능을 개선하기 위해 열전도율 및 전기전도도가 우수한 금속재료, 또는 방열성능과 열적 특성(열팽창계수가 작음)이 우수한 금속복합재료(MMC:Metal Matrix Composite)를 히트싱크(20a)의 소재로 사용한다.
여기서, 금속재료로는 구리, 알루미늄, 금 및 은 중에 선택된 1종의 금속이거나 2종 이상이 혼합된 합금이 될 수 있다.
또한 금속복합재료로는 금속과 세라믹의 복합재, 즉 금속을 기지(Matrix)로 하면서 세라믹이 혼합된 복합재가 사용될 수 있으며, 바람직하게는 기지가 되는 금속으로는 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금이 사용될 수 있다.
즉, 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금에 세라믹이 혼합된 금속-세라믹 복합재를 사용하여 IGBT 모듈의 히트싱크(20a)를 제작할 수 있는 것이다.
또한 상기 금속-세라믹 복합재는 금속 내부에 SiC, Al2O3 및 B4C 중에 선택된 1종 또는 2종 이상의 세라믹 분말이 고르게 혼합된 복합재가 될 수 있고, 이때 복합재 전체 100 부피%에 대하여 10 ~ 80 부피%의 세라믹이 포함되어 있는 복합재인 것이 바람직하다.
이러한 금속-세라믹 복합재는 알루미늄 등의 단일 금속 재질에 비해 열팽창계수와 열변형률이 작은 이점과 더불어, 히트싱크(20a)의 소재로 열전달 특성과 무게 측면에 있어서도 단일 금속 재질에 비해 크게 불리함이 없으므로, 사용시 히트싱크의 열팽창 및 열변형으로 인한 종래의 문제점을 해소하는데 기여할 수 있고, 특히 세라믹 절연막(세라믹 코팅막)의 파괴나 IGBT 칩 이탈을 방지하여 모듈의 수명을 연장하는데 기여할 수 있게 된다.
만약, 상기 범위 미만(10 부피% 미만)의 세라믹이 사용될 경우, 열팽창계수 및 열변형률이 작아지는 충분한 효과를 얻을 수 없고, 목표로 하는 열적 특성을 충족시키기 어렵다.
반면, 상기 범위를 초과(80 부피% 초과)하는 세라믹이 사용될 경우, 소재 내 무른 연질의 금속에 비해 경질 및 고중량의 세라믹이 너무 많이 혼합된 상태가 되므로, 가공성이 나빠지고, 열전달 특성의 저하(열전도도가 나빠짐)로 인해 충분한 방열성능을 내기 어려워짐은 물론, 중량이 과도하게 증가하는 문제가 있다.
본 발명에 따른 히트싱크의 실시예로서, 알루미늄(Al)과 SiC의 복합재를 사용하여 3 ~ 5 mm 두께의 히트싱크(히트싱크 플레이트)를 제작하는 것이 가능하다.
또한 금속복합재료의 다른 예로, 금속과 탄소나노튜브(CNT:Carbon Nanotube)의 복합재, 즉 금속 내에 탄소나노튜브가 혼합, 분산되어 있는 복합재가 사용될 수 있으며, 바람직하게는 기지가 되는 금속으로는 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금이 사용될 수 있다.
즉, 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금에 탄소나노튜브가 혼합된 금속복합재료를 사용하여 IGBT 모듈의 히트싱크(20a)를 제작할 수 있는 것이다.
바람직한 실시예에서, 상기 탄소나노튜브를 사용한 금속복합재료는 복합재료 전체 100 부피%에 대하여 0.3 ~ 15 부피%의 탄소나노튜브가 포함되어 있는 복합재료인 것이 바람직하다.
이와 같은 금속복합재료는 열전도율 및 전기전도도가 높은 복합소재가 되며, 이를 사용하여 히트싱크(20a)를 제작할 경우 단일 금속을 사용한 경우에 비해 열확산 및 열방출 성능은 물론 열적 특성(열팽창계수 및 열변형률이 작음)에 있어서도 우수한 성능을 나타내게 되고, 무게 측면에 있어서도 경량화가 가능하다.
따라서, 히트싱크(20a)의 열팽창 및 열변형으로 인한 종래의 문제점을 해소하는데 기여할 수 있고, 특히 세라믹 절연막(세라믹 코팅막)의 파괴나 IGBT 칩 이탈을 방지하여 모듈의 수명을 연장하는데 기여할 수 있게 된다.
상기 금속복합재료에서 0.3 부피% 미만의 탄소나노튜브가 사용될 경우, 열팽창계수 및 열변형률이 작아지는 충분한 효과를 얻을 수 없고, 목표로 하는 열적 특성을 충족시키기 어렵다.
반면, 15 부피% 초과하는 탄소나노튜브가 사용될 경우에는 소재 내 무른 연질의 금속에 비해 탄소나노튜브가 너무 많이 혼합된 상태가 되므로 가공성이 나빠지는 문제가 있다.
그리고, 본 발명에서는 상기와 같은 금속재료 또는 금속복합재료를 사용하여 히트싱크(20a)를 제작한 뒤, 히트싱크(20a)의 상부에 세라믹 파우더를 사용하여 용사 코팅의 공정으로 세라믹 코팅막(26)을 적층 형성한다.
여기서, 세라믹 코팅막(26)은 회로 패턴층(동 패턴층)(12a)과 히트싱크(20a) 사이의 절연 확보를 위한 절연막이 되는 것으로서, 히트싱크(20a)와의 절연막 형성을 위한 세라믹 용사 코팅 재료(절연 재료)로는 Al2O3, AlN, ZrO2, Yttria, MgO, YSZ, SiC, TiO2 등의 세라믹 재료가 사용될 수 있다.
또한 히트싱크(20a)의 용사 코팅 두께, 즉 세라믹 코팅막(26)의 두께는 5 ~ 1000 ㎛의 범위로 함이 바람직하며, 만약 5 ㎛ 미만인 경우 절연 안정성이 충분하지 못하고, 1000 ㎛를 초과할 경우 히트싱크(20a)로의 열전달 성능이 떨어지는 문제가 있게 된다.
히트싱크(20a)를 통한 충분한 방열성능을 얻기 위해서는 무엇보다 1000 ㎛ 이하의 얇은 막을 형성하는 것이 중요하다.
상기와 같이 세라믹 코팅막(26)을 형성한 후에는 형성된 세라믹 코팅막(26)에 봉공제를 침투시켜 절연성능과 표면조도를 확보하는데, 세라믹 코팅막(26)에 1 회 ~ 수 회 봉공제를 침투시켜 절연성을 높이고 표면조도를 향상시킨다.
여기서, 봉공제로는 실리케이트 등이 사용될 수 있고, 이러한 봉공제를 침투시키는 방법으로는 모세관 현상에 의한 자연침투력을 이용하는 방법이 적용될 수 있다.
이어 상기와 같이 봉공제를 침투시키고 나면, 봉공제가 침투된 세라믹 코팅막(26)의 표면에 도전성 금속 분말을 이용하여 콜드 스프레이(Cold Spray) 방법으로 회로 패턴층(12a)을 형성한다.
이때, 금속 분말로 구리 분말을 사용하여 동 패턴층을 형성할 수 있다.
또한 상기한 회로 패턴층(12a)을 형성하기 위해서는, 세라믹 코팅막(16) 위에 패턴 형성용 마스크(미도시)를 올려준 뒤, 상기 마스크 위에서 금속 분말(예, 구리 분말)을 콜드 스프레이 방법으로 세라믹 코팅막(26)의 선택된 표면 영역에 코팅하고, 이후 마스크를 제거하면, 선택된 회로 패턴 영역에만 금속 분말이 코팅되어 이루어진 회로 패턴층(12a)을 형성할 수 있다.
여기서, 콜드 스프레이 방법으로 형성하는 회로 패턴층은 0.005 ~ 1.0 mm의 두께로 형성함이 바람직하다.
만약, 0.005 mm 두께 미만으로 형성할 경우 회로 패턴의 저항값 증가가 발생하여 지나친 발열로 인한 성능 저하의 문제가 있게 되므로 바람직하지 않고, 1.0 mm 두께를 초과하여 형성할 경우 소재의 불필요한 낭비가 발생하는 문제가 있으므로 바람직하지 않다.
이어 회로 패턴층(12a)이 형성된 히트싱크(20a)에 IGBT 칩(11)을 접착하여 히트싱크(20a)와 IGBT 칩(11)이 일체화된 IGBT 모듈(1a)을 완성하는데, 회로 패턴층(12a) 위에 IGBT 칩(11)을 접착하는 방식으로 도면상 나타내지는 않았으나 서멀 컴파운드(Thermal Compound) 혹은 실버 페이스트(Silver Paste)와 같은 접착제를 사용하는 것이 가능하다.
또한 IGBT 칩(11)의 컬렉터(11c)와 회로 패턴층(12a)을 납땜의 방식으로 접속하는 것이 가능하다.
이와 같이 하여, 본 발명에 따른 세라믹 절연막(세라믹 코팅막) 및 패턴층 형성 방식에서는, 히트싱크 플레이트의 절연을 위한 세라믹 절연막을 히트싱크 플레이트의 표면에 세라믹 파우더를 용사 코팅하여 코팅막 형태로 형성하고, 더불어 세라믹 코팅막 위에 콜드 스프레이 방법으로 회로 패턴층을 형성함으로써, 종래와 같이 히트싱크 플레이트, 세라믹 절연막, 회로 패턴층 사이에는 종래와 같은 별도 접착수단(서멀 컴파운드 등)의 사용이 필요 없게 된다.
즉, 방열성능을 저해하는 서멀 컴파운드의 사용 없이 히트싱크 절연을 위한 세라믹 코팅막을 형성함과 더불어 콜드 스프레이 방식으로 회로 패턴층을 형성하는 새로운 방법을 적용함으로써, 균일하고 얇은 두께의 회로 패턴을 형성할 수 있는 동시에, 서멀 컴파운드의 사용을 축소하는 것이 가능하여, 종래의 문제점(다량의 컴파운드 사용 및 그로 인한 컴파운드 사용량 관리 문제, 세라믹 절연막 파괴 및 IGBT 칩 이탈 문제 등)을 모두 해소할 수 있고(수명 연장 가능), 고전압, 고전류 작동범위에서 우수한 열확산 및 방열 특성을 가짐에 따라 IGBT 모듈의 고속 스위칭 성능 및 효율이 향상되는 이점이 있게 된다.
이상으로 본 발명의 실시예에 대하여 상세하게 설명하였는바, 본 발명의 권리범위가 이에 한정되는 것이 아니며, 다음의 특허청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당 업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 포함된다.
1 : IGBT 모듈 11 : IGBT 칩
12a : 회로 패턴층(동 패턴층) 20a : 히트싱크
26 : 세라믹 코팅막

Claims (22)

  1. 히트싱크를 제작하는 단계;
    상기 히트싱크의 표면에 세라믹 파우더를 용사 코팅하여 세라믹 코팅막을 형성하는 단계;
    상기 세라믹 코팅막에 절연성능 및 표면조도의 확보를 위한 봉공제를 침투시키는 단계;
    상기 봉공제를 침투시킨 세라믹 코팅막 위에 콜드 스프레이 방법으로 금속의 회로 패턴층을 형성하는 단계; 및
    상기 회로 패턴층에 IGBT 칩을 접착하여 히트싱크와 IGBT 칩을 일체화하는 단계;
    를 포함하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  2. 청구항 1에 있어서,
    상기 히트싱크는 구리, 알루미늄, 금 및 은 중 선택된 1종의 금속 또는 2종 이상의 금속이 혼합된 합금으로 제작하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  3. 청구항 1에 있어서,
    상기 히트싱크는 금속에 탄소나노튜브가 혼합 및 분산된 금속복합재료를 사용하여 제작하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  4. 청구항 3에 있어서,
    상기 금속은 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금인 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  5. 청구항 3 또는 청구항 4에 있어서,
    금속복합재료는 복합재료 전체 100 부피%에 대하여 0.3 ~ 15 부피%의 탄소나노튜브가 혼합되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  6. 청구항 1에 있어서,
    상기 히트싱크는 금속에 세라믹이 혼합된 금속복합재료를 사용하여 제작하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  7. 청구항 6에 있어서,
    상기 금속복합재료는 금속에 SIC, Al2O3 및 B4C 중에 선택된 1종 또는 2종 이상의 세라믹 분말이 혼합되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  8. 청구항 6에 있어서,
    상기 금속복합재료는 복합재료 전체 100 부피%에 대하여 10 ~ 80 부피%의 세라믹이 혼합되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  9. 청구항 6 내지 청구항 8 중 어느 하나의 항에 있어서,
    상기 금속복합재료는 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금에 세라믹이 혼합되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  10. 청구항 1에 있어서,
    상기 세라믹 코팅막을 형성하기 위한 세라믹 용사 코팅 재료는 Al2O3, AlN, ZrO2, Yttria, MgO, YSZ, SiC, TiO2 중에 선택된 세라믹 재료인 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  11. 청구항 1 또는 청구항 10에 있어서,
    상기 세라믹 코팅막은 5 ~ 1000 ㎛의 두께로 형성하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  12. 청구항 1에 있어서,
    상기 봉공제로는 실리케이트를 사용하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  13. 청구항 1에 있어서,
    상기 회로 패턴층을 형성하는 단계에서,
    상기 봉공제를 침투시킨 세라믹 코팅막 위에 패턴 형성용 마스크를 올려준 뒤, 상기 마스크 위에서 금속 분말을 콜드 스프레이 방법으로 세라믹 코팅막의 선택된 표면 영역에 코팅하고, 이후 마스크를 제거하는 과정을 통하여 형성하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  14. 청구항 13에 있어서,
    상기 금속 분말로 구리 분말을 사용하여 상기 회로 패턴층으로 동 패턴층을 형성하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  15. 청구항 1, 청구항 13 또는 청구항 14에 있어서,
    상기 회로 패턴층을 봉공제를 침투시킨 세라믹 코팅막에 0.005 ~ 1.0 mm의 두께로 형성하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  16. 청구항 1에 있어서,
    상기 IGBT 칩을 접착하는 단계에 IGBT 칩의 컬렉터가 회로 패턴층에 접속되도록 접착하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈의 제조 방법.
  17. 청구항 1, 청구항 2, 청구항 6, 청구항 7, 청구항 8, 청구항 10, 청구항 12, 청구항 13, 청구항 14, 및 청구항 16 중 어느 한 항의 제조 방법에 의해 제조되어, 히트싱크 위에 봉공제를 침투시킨 세라믹 코팅막이 적층되어 있고, 상기 봉공제를 침투시킨 세라믹 코팅막 위에 콜드 스프레이 방법으로 형성된 회로 패턴층이 적층되어 있으며, 상기 회로 패턴층에 IGBT 칩이 접착됨으로써 IGBT 칩과 히트싱크가 일체화되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈.
  18. 청구항 17에 있어서,
    상기 히트싱크는 금속에 탄소나노튜브가 혼합 및 분산된 금속복합재료를 사용하여 제작된 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈.
  19. 청구항 18에 있어서,
    상기 금속은 구리, 알루미늄, 금, 은 및 철 중에 선택된 1종의 금속 또는 2종 이상이 혼합된 합금인 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈.
  20. 청구항 18에 있어서,
    상기 금속복합재료는 복합재료 전체 100 부피%에 대하여 0.3 ~ 15 부피%의 탄소나노튜브가 혼합되어 있는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈.
  21. 청구항 17에 있어서,
    상기 세라믹 코팅막은 5 ~ 1000 ㎛의 두께로 형성된 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈.
  22. 청구항 17에 있어서,
    상기 회로 패턴층을 봉공제를 침투시킨 세라믹 코팅막에 0.005 ~ 1.0 mm의 두께로 형성하는 것을 특징으로 하는 콜드 스프레이를 이용한 회로 패턴이 적용된 IGBT 모듈.
KR20130113520A 2013-09-24 2013-09-24 콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법 KR20150033829A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130113520A KR20150033829A (ko) 2013-09-24 2013-09-24 콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130113520A KR20150033829A (ko) 2013-09-24 2013-09-24 콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150033829A true KR20150033829A (ko) 2015-04-02

Family

ID=53030926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130113520A KR20150033829A (ko) 2013-09-24 2013-09-24 콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20150033829A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168140A (zh) * 2017-01-17 2019-08-23 国立大学法人信州大学 陶瓷电路基板的制造方法
CN112105216A (zh) * 2019-05-30 2020-12-18 Oppo广东移动通信有限公司 散热器的制作方法、散热器及电子设备
CN113782504A (zh) * 2021-09-08 2021-12-10 中国矿业大学 一种集成散热器的功率模块简化封装结构及制作方法
US11251102B2 (en) 2020-03-19 2022-02-15 Samsung Electronics Co., Ltd. Semiconductor module including heat dissipation layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168140A (zh) * 2017-01-17 2019-08-23 国立大学法人信州大学 陶瓷电路基板的制造方法
CN110168140B (zh) * 2017-01-17 2021-07-30 国立大学法人信州大学 陶瓷电路基板的制造方法
CN112105216A (zh) * 2019-05-30 2020-12-18 Oppo广东移动通信有限公司 散热器的制作方法、散热器及电子设备
US11251102B2 (en) 2020-03-19 2022-02-15 Samsung Electronics Co., Ltd. Semiconductor module including heat dissipation layer
CN113782504A (zh) * 2021-09-08 2021-12-10 中国矿业大学 一种集成散热器的功率模块简化封装结构及制作方法

Similar Documents

Publication Publication Date Title
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US8912644B2 (en) Semiconductor device and method for manufacturing same
WO2016152258A1 (ja) 半導体装置
WO2002067324A1 (fr) Element pour circuit electronique, procede de fabrication d'un tel element et portion electronique
KR20120046600A (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
KR20190139810A (ko) 반도체용 방열기판의 제조 방법
KR20120095313A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP7241163B2 (ja) 電子モジュールとその製造方法
JPWO2005032225A1 (ja) セラミック回路基板、その製造方法およびパワーモジュール
KR20150033829A (ko) 콜드 스프레이를 이용한 회로 패턴이 적용된 ｉｇｂｔ 모듈 및 그 제조 방법
US9439279B2 (en) Ceramic circuit board and electronic device
JPWO2007010615A1 (ja) 熱伝導シートおよびその製造方法、並びに熱伝導シートを用いたパワーモジュール
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2017139325A (ja) 半導体モジュール及び半導体モジュールの製造方法
EP3416186A1 (en) Semiconductor substrate arrangement with a connection layer with regions of different porosity and method for producing the same
JPWO2011058607A1 (ja) 絶縁性構造及びその製造方法
JP6317178B2 (ja) 回路基板および電子装置
CN111584422B (zh) 半导体装置及其制造方法
JP2019067976A (ja) 半導体装置
US10856403B2 (en) Power electronics module and a method of producing a power electronics module
JP2004296837A (ja) 半導体装置
JP2014030059A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
CN208336093U (zh) 一种无金属底板的新型固态继电器
JP2012244026A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
CN213242534U (zh) 用于功率器件散热封装的AlSiC散热绝缘一体化基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application