KR20150011711A - 이중 급전방식의 광대역 패치안테나 및 그 제조방법 - Google Patents

Abstract

이중 급전방식의 광대역 패치 안테나 및 그 제조방법이 개시되어 있다. 개시된 광대역 패치안테나는 접지면과, 상기 접지면 상에 구비된 기판과, 상기 기판 상에 배치된 급전부와 급전부에 연결된 방사부를 포함하고, 상기 접지면에는 상기 방사부와 상기 급전부의 연결 부위에 대응하는 부분에 제1 슬롯(slot)이 형성되어 있다. 이러한 광대역 패치 안테나에서 상기 접지면에 상기 제1 슬롯과 이격된 제2 슬롯이 더 형성될 수 있고, 상기 제2 슬롯은 상기 방사부의 가장자리에 대응되는 부분에 위치할 수 있다. 상기 제1 슬롯은 상기 방사부에 제2 공진 특성을 부여하는 제원(dimension)을 가질 수 있다. 상기 기판은 유전체 기판 또는 절연체 기판일 수 있다.

Description

이중 급전방식의 광대역 패치안테나 및 그 제조방법{Wide-band patch antenna having double feeding technique and method of manufacturing the same}

본 개시는 패치 안테나에 관한 것으로써, 보다 자세하게는 이중 급전방식의 광대역 패치 안테나 및 그 제조방법에 관한 것이다.

패치 안테나는 현재 많은 시스템에 사용되고 있는 일반적인 안테나 타입이다.

그러나 현재의 패치 안테나는 구조적 특성 상 접지면과 방사체 간 거리가 근접하여 주파수 대역폭이 좁은 바, 광대역이 필요한 분야에 적용하기는 어렵다.

이를 해결하기 위한 방안으로, 안테나 방사체와 접지면 간 이격거리를 충분히 확보할 목적으로 안테나 방사체 주위 동일 평면의 접지면을 모두 제거 하고, 안테나 방사체 아래 이종층에 위치하는 접지면도 모두 제거할 수 있다.

그러나 이러한 방안을 따를 경우, 기판 내에 안테나 실장의 어려움이 있고, 실제 환경에서 안테나 주변에 위치하는 금속면으로 인해 안테나 특성을 유지하기 어려울 수 있다.

다른 방안으로, 슬롯을 이용한 개구 결합 방식(aperture-coupled method)이 있는데, 이 방안의 경우, 광대역 특성을 얻기 위해 신호선과 방사체 사이에 여러 유전층이 추가로 필요하다. 또한, 방사체 위에 기생 패치 형성을 고려할 때, 추가로 유전층이 더 필요할 수 있다.

이와 같이 여러 유전층이 추가될 경우, 안테나 어셈블리는 두꺼워지고, 제작 비용은 높아지며, 동일 평면에 안테나와 부품을 배치하기 위해 추가적으로 회로가 필요할 수 있다.

복잡한 급전구조를 갖는 광대역 안테나를 제작할 경우, 제작이 어렵고, 그에 따라 제작 비용 상승과 함께 복잡한 구조로 인한 제작 및 성능 신뢰성이 낮아질 수 있다.

특허문헌 1: 한국 공개 2005-0114964A호 특허문헌 2: 한국 공개 2001-0023594A호 특허문헌 3: 미국 공개 US 2006-0097921A1 비특허문헌(논문): 1991년 Transactions on antennas and propagation, "millimeter-wave design of wide-band aperture-coupled stacked microstrip antennas"

본 개시는 기존에 접지면과 안테나가 근접하여 좁은 대역의 주파수 특성을 얻을 수밖에 없는 환경에서 복수의 공진점을 형성하여 광대역의 주파수 특성을 얻을 수 있고, 신호선과 안테나를 동일면 내에 배치할 수 있는 광대역 패치 안테나를 제공한다.

본 개시는 또한 이러한 광대역 패치 안테나의 제조방법을 제공한다.

개시된 일 실시예에 따른 광대역 패치 안테나는 접지면과, 상기 접지면 상에 구비된 기판과, 상기 기판 상에 배치된 급전부와 급전부에 연결된 방사부를 포함하고, 상기 접지면에는 상기 방사부와 상기 급전부의 연결 부위에 대응하는 부분에 제1 슬롯(slot)이 형성되어 있다.

이러한 광대역 패치 안테나에서 상기 접지면에 상기 제1 슬롯과 이격된 제2 슬롯이 형성되어 있고, 상기 제2 슬롯은 상기 방사부의 가장자리에 대응되는 부분에 위치한다.

상기 제1 슬롯은 복수의 미세 슬롯을 포함할 수 있다.

상기 제1 슬롯은 상기 방사부에 제2 공진 특성을 부여하는 제원(dimension)을 가질 수 있다.

상기 기판은 유전체 기판 또는 절연체 기판일 수 있다.

개시된 일 실시예에 따른 광대역 패치 안테나 제조방법은 접지면의 소정 영역에 제1 슬롯을 형성하고, 기판의 제1 면에 상기 접지면을 부착시키고, 상기 기판의 상기 제1 면과 마주하는 제2 면에 서로 연결된 급전부와 방전부를 형성하는 과정을 포함하고, 상기 제1 슬롯은 상기 급전부와 상기 방전부가 서로 연결되는 부위에 대응되는 위치에 형성된다.

이러한 제조방법에서, 상기 제1 슬롯을 형성하는 과정은 상기 접지면의상기 제1 슬롯과 이격된 위치에 제2 슬롯을 형성하는 과정을 포함할 수 있다.

상기 제1 슬롯은 상기 방사부에 제2 공진 특성을 부여하는 제원을 갖도록 형성할 수 있다.

본 발명의 일 실시예에 의한 패치 안테나는 접지면에 슬롯을 구비하여 이중 급전 방식으로 급전이 이루어진다. 이에 따라 안테나와 접지면 간 거리가 근접한 환경에서도 광대역 주파수 특성을 얻을 수 있다.

또한, 본 발명의 일 실시예에 의한 패치 안테나는 이중 급전방식으로 급전이 이루어지는 바, 기존의 패치 안테나에 비해 안테나를 구성하는 층수가 작음에도, 기존의 패치 안테나보다 넓은 주파수 대역을 확보할 수 있다.

또한, 안테나의 급전부와 방사부가 동일면 내에 위치하여 신호선과 안테나 사이에 추가적인 전달구조가 필요치 않는 바, 저 손실의 안테나를 설계할 수 있다.

또한, 본 발명의 일 실시예에 의한 패치 안테나는 접지면의 안테나의 소정 부위에 대응하는 부분에 간단히 슬롯을 형성하는 것으로 광대역 주파수 특성을 얻을 수 있는 바, 제조 공정을 단순화 할 수 있고, 제조비용도 줄일 수 있다.

도 1은 개시된 일 실시예에 따른 광대역 패치 안테나를 나타낸 사시도이다.
도 2는 도 1에서 접지면을 나타낸 사시도이다.
도 3은 도 1을 3-3'방향으로 절개한 단면도이다.
도 4는 개시된 다른 실시예에 의한 광대역 패치 안테나의 접지면을 나타낸 사시도이다.
도 5는 개시된 또 다른 실시예에 의한 광대역 패치 안테나의 접지면을 나타낸 사시도이다.
도 6은 개시된 실시예들에 의한 광대역 패치 안테나의 이중급전을 설명하기 위한 접지면과 패치 안테나의 사시도이다.
도 7은 도 1의 패치 안테나의 등가회로도이다.
도 8 및 도 9는 개시된 실시예에 의한 광 대역 패치 안테나에 대한 제1 시뮬레이션 결과를 나타낸 것으로, 에스 파라미터(s-parameter) 특성을 나타낸 그래프이다.
도 10은 제1 시뮬레이션 조건에서 접지면에 슬롯이 형성되지 않은 기존의 패치 안테나의 이득 특성을 나타낸 도면이다.
도 11은 개시된 실시예에 의한 광 대역 패치 안테나에 대한 제1 시뮬레이션 결과를 나타낸 것으로, 안테나의 이득 특성을 나타낸 도면이다.
도12 및 도 13은 개시된 실시예에 의한 광 대역 패치 안테나에 대한 제2 시뮬레이션 결과를 나타낸 것으로, 에스 파라미터 특성을 나타낸 그래프이다.
도 14는 제2 시뮬레이션 조건에서 접지면에 슬롯이 형성되지 않은 기존의 패치 안테나의 이득 특성을 나타낸 도면이다.
도 15는 개시된 실시예에 의한 광 대역 패치 안테나에 대한 제2 시뮬레이션 결과를 나타낸 것으로, 안테나의 이득 특성을 나타낸 도면이다.
도16 및 도 17은 개시된 실시예에 의한 광 대역 패치 안테나에 대한 제3 시뮬레이션 결과를 나타낸 것으로, 에스 파라미터 특성을 나타낸 그래프이다.
도 18은 제3 시뮬레이션 조건에서 접지면에 슬롯이 형성되지 않은 기존의 패치 안테나의 이득 특성을 나타낸 도면이다.
도 19는 개시된 실시예에 의한 광 대역 패치 안테나에 대한 제3 시뮬레이션 결과를 나타낸 것으로, 안테나의 이득 특성을 나타낸 도면이다.

이하, 본 발명의 실시예들에 의한 광대역 패치 안테나 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.

먼저, 본 발명의 실시예들에 의한 광대역 패치 안테나를 설명한다.

도 1은 본 발명의 일 실시예에 의한 광대역 패치 안테나를 입체적으로 보여준다.

도 1을 참조하면, 광대역 패치 안테나는 접지면(40)과 기판(42)과 급전부(feeding part)(46)와 방사부(radiating part)(44)를 포함한다. 접지면(40)은 얇은 금속판일 수 있다. 기판(42)은 접지면(40) 상에 구비된다. 기판(42)은 인쇄회로기판(Printed Circuit Board, PCB)기판일 수 있다. 기판(42)은 절연체 기판 또는 유전체 기판일 수도있다. 기판(42)의 두께는 λ/50 ~ λ/10 정도일 수 있다. λ는 주파수에 따라 결정되는 파장이다. 급전부(46)와 방사부(44)는 기판(42) 상에 배열되어 있다. 급전부(46)와 방사부(44)는 동일 재질일 수 있다. 급전부(46)는 50Ω 정도의 저항을 갖는 신호선일 수 있다. 급전부(46)의 한쪽은 방사부(44)에 연결되어 있다. 방사부(44)는 사각형으로 일반 패치 안테나의 방사부와 동일한 형태일 수 있으나, 다른 형태를 가질 수도 있다. 급전부(46)와 방사부(44)는 일체화된 것일 수 있는데, 곧 제조될 때, 급전부(46)와 방사부(44)은 동시에 제조될 수 있다.

도 2는 도 1에서 접지면(40)만 분리하여 보여준다.

도 2를 참조하면, 접지면(40)의 소정 부분에 슬롯(slot)(48)이 형성되어 있다. 슬롯(48)의 길이는 방사부(44)의 대응하는 가장자리 길이와 동일할 수 있다. 슬롯(48)의 제원(예컨대, 슬롯(48)의 길이와 폭 등)은 슬롯(48)을 통해 방사부(44)에 유도되기 원하는 공진점 혹은 공진 주파수에 따라 조절될 수 있다. 달리 말하면, 슬롯(48)의 제원을 조절하여 방사부(44)에 유도되는 공진점 혹은 공진 주파수를 조절할 수 있다.

도 2에 방사부(44)와 급전부(46)을 점선으로 도시하였는데, 이는 방사부(44)와 급전부(46)에 대한 슬롯(48)의 대응 위치를 나타내기 위한 것이다. 슬롯(48)은 방사부(44)와 급전부(46)의 연결 부위에 대응되는 위치에 존재한다.

도 3은 도 1을 3-3'방향으로 절개한 단면을 보여준다.

도 3을 참조하면, 기판(42)의 밑면에 슬롯(48)을 포함하는 접지면(40)이 존재하고, 기판(42)의 상부면에 방사부(44)와 급전부(46)가 존재한다.

도 4는 본 발명의 다른 실시예에 의한 광대역 패치 안테나의 접지면을 입체적으로 보여준다.

도 4를 참조하면, 접지면(40)에 제1 내지 제3 미세 슬롯(50, 52, 54)이 형성되어 있다. 제1 내지 제3 미세 슬롯(50, 52, 54)의 제원은 동일할 수 있으나, 각 미세 슬롯의 제원은 다를 수도 있다. 제1 내지 제3 미세 슬롯(50, 52, 54)의 전체 면적은 도 2의 슬롯(48) 면적과 동일하거나 다를 수 있다. 제1 내지 제3 슬롯(50, 52, 54)의 전체 위치는 도 2의 슬롯(48)의 위치와 동일할 수 있다.

도 5는 본 발명의 또 다른 실시예에 의한 광대역 패치 안테나의 접지면을 입체적으로 보여준다.

도 5를 참조하면, 접지면(40)에 제1 및 제2 슬롯(48, 58)이 형성되어 있다. 제1 슬롯(48)은 도 2에 도시한 슬롯이다. 제2 슬롯(58)은 제1 슬롯(48)과 이격되어 있다. 제2 슬롯(58)은 방사부(44)의 급전부(46)와 연결되지 않은 가장자리에 대응하는 위치에 존재한다. 방사부(44)의 급전부(46)와 연결되지 않은 상기 가장자리는 제1 슬롯(48)과 평행하다.

도 6은 본 발명의 일 실시예에 의한 광대역 패치 안테나의 방사부에 대한 이중 급전을 설명하기 위한 것으로, 접지면(40)을 입체적으로 보여준다. 다만, 급전부(46)와 방전부(44)는 편의 상 입체적으로 도시하지 않았다.

도 6을 참조하면, 방사부(44)에 대한 일차 급전(first feeding)(실선 화살표)은 급전부(46)를 통해 직접 이루어진다. 이차 급전(second feeding)은 점선 화살표로 나타낸 바와 같이 슬롯(48)을 통해 이루어진다.

구체적으로, 급전부(46)로부터 접지면(40)의 슬롯(48)으로 전자기 신호가 커플링(coupling)된 후, 접지면(40)의 슬롯(48) 구조에 따라 야기된 특정 전자기장이 방사부(44)로 커플링 되면서, 방사부(44)에 대한 이차 급전이 이루어진다. 상기 일차 및 이차 급전은 동시에 이루어진다. 상기 일차 급전에 의해 제1 공진점 혹은 제1 공진 주파수가 형성되고, 상기 이차 급전에 의해 제2 공진점 혹은 제2 공진 주파수가 형성될 수 있다.

한편, 방사부(44)에서 전기장의 세기는 가장자리 부분에서 강하므로, 슬롯(48)의 효과를 극대화시키기 위해 상기 이차 급전에 사용되는 슬롯(48)은 급전부(46)와 방사부(44)가 만나는 부분의 아래에 위치시킬 수 있다.

상기한 바와 같은 이중급전을 통해, 방사부(44)에서 두 개의 공진 포인트가 형성되고, 이에 따라 광대역 특성을 얻을 수 있는데, 이에 대해서는 후술되는 시뮬레이션 결과를 통해 부연 설명한다.

도 7은 본 발명의 일 실시예에 의한 광대역 패치 안테나의 등가회로를 보여준다.

도 7에서 제1 인덕터(60)는 급전부를 나타내고, 제1 커패시터(62)는 급전부(46)와 기판(42)과 접지면(40)으로 구성되는 커패시터를 나타낸다. 제2 인덕터(68)는 방전부(44)에 대응하는 접지면(40)을 나타낸다. 제1 회로(64)는 방사부(44)의 등가회로를 나타낸다. 제1 회로(64)는 병렬로 연결된 인덕터, 저항 및 커패시터를 포함한다. 제1 회로(64)에 의해 주 공진점 혹은 주 공진 주파수가 결정된다. 제2 회로(66)는 슬롯(48)의 등가회로를 나타낸다. 제2 회로(66)는 슬롯에 기인한 커패시터(Cslot)와 인덕터(Lslot)를 포함한다. 급전부(46)에서 인가되는 신호에 의해 제2 회로(66)에 신호가 유도되고, 유도된 신호는 임피던스 트랜스포머(impedance transformer) 형태를 통해 제1 회로(64)로 전달된다(이차 급전). 점선 화살표(72)는 이와 같은 이차 급전을 나타낸다. 이에 따라 제2 회로(66)에 의해 제2 공진점 혹은 제2 공진 주파수가 결정된다.

슬롯(48)의 크기를 조절하여 제2 회로(66)의 인덕터(Lslot)와 커패시터(Cslot)와 임피던스트랜스포머 값을 최적화 할 수 있는 바, 관심 주파수 대역에서 두 개의 공진 주파수 형성을 통한 광대역 특성을 얻을 수 있다.

일차 급전(70)은 입출력 포트(I/O port)에서 인덕터(60)를 거쳐 제1 회로(64)에 공급된다.

다음에는 본 발명의 일 실시예에 의한 광대역 패치 안테나의 공진 및 이득특성을 확인하기 위해 실시한 제1 내지 제3 시뮬레이션을 설명한다.

제1 시뮬레이션

제1 시뮬레이션에서 기판(42)은 PCB 기판으로 설정하였다. 이때, 기판(42)의 두께는 41㎛(≒λ/50)로 설정하였다. 그리고 주파수는 80GHz로 설정하였다. 그리고 슬롯(48)의 폭은 100㎛, 길이는 1300㎛로 설정하였다.

제1 시뮬레이션은 접지면(40)에 슬롯(48)이 없는 경우, 곧 일반 패치 안테나의 경우(이하, 제1 경우)와 슬롯(48)이 있는 경우, 곧 본 발명의 실시예에 의한 패치 안테나의 경우(이하, 제2 경우)로 구분하여 실시하였고, 상기 제1 및 제2 경우에 대해 에스-파라미터와 이득 특성을 측정하였다.

도 8 및 도 9는 상기 제1 및 제2 경우에 대한 에스-파라미터 특성을 보여준다.

도 8 및 도 9에서 점선(80, 80a)은 상기 제1 경우에 대한 결과이고, 실선(82, 82a)은 상기 제2 경우에 대한 결과이다.

도 8 및 도 9를 참조하면, 상기 제1 경우, 하나의 공진점이 나타나는 반면, 상기 제2 경우, 두 개의 공진점이 나타낸다. 이러한 결과로 상기 제2 경우의 대역폭이 상기 제1 경우의 대역폭보다 넓어진 것을 알 수 있다.

예를 들면, 안테나 입력손실계수 -10dB 이하 고려시, 상기 제1 경우의 대역폭은 4GHz 정도인 반면, 상기 제2 경우의 대역폭은 10GHz 정도로 증가하여 상기 제2 경우의 대역폭이 상기 제1 경우보다 150% 증가하는 것을 알 수 있다.

도 10에서 참조번호 80b는 상기 제1 경우에 대한 이득 특성을, 도 11에서 참조번호82b는 상기 제2 경우에 대한 이득 특성을 보여준다.

도 10 및 도 11을 비교하면, 상기 제1 경우에 비해 상기 제2 경우가 2~4dB 정도 이득 감소를 보이지만, 빔 패턴의 변화는 미미하다. 접지면(40)의 슬롯(48) 크기와 방사부(44)의 크기는 서로 영향을 끼치므로, 슬롯(48) 크기와 방사부(44) 크기의 상호 최적화 과정을 통해서 이득 감소를 줄일 수 있다.

제2 시뮬레이션

제2 시뮬레이션에서 기판(42)은 PCB 기판으로 설정하였다. 이때, 기판(42)의 두께는 115㎛(≒λ/20)로 설정하였다. 그리고 주파수는 80GHz로 설정하였다. 그리고 슬롯(48)의 폭은 100㎛, 길이는 940㎛로 설정하였다.

제2 시뮬레이션도 제1 시뮬레이션과 마찬가지로 제1 경우와 제2 경우로 구분하여 실시하였다.

도 12 및 도 13은 상기 제1 및 제2 경우에 대한 에스-파라미터 특성을 보여준다.

도 12 및 도 13에서 점선(90, 90a)은 상기 제1 경우에 대한 결과이고, 실선(92, 92a)은 상기 제2 경우에 대한 결과이다.

도 12 및 도 13을 참조하면, 상기 제1 경우, 하나의 공진점이 나타나는 반면, 상기 제2 경우, 좌우 대칭을 이루는 두 개의 공진점이 나타낸다. 이러한 결과로 상기 제2 경우의 대역폭이 상기 제1 경우의 대역폭보다 넓어진 것을 알 수 있다.

예를 들면, 안테나 입력손실계수 -10dB 이하 고려시, 상기 제1 경우의 대역폭은 5GHz 정도인 반면, 상기 제2 경우의 대역폭은 9GHz 정도이다. 따라서 상기 제2 경우의 대역폭은 상기 제1 경우보다 80% 증가한다.

도 14에서 참조번호 90b는 상기 제1 경우에 대한 이득 특성을, 도 15에서 참조번호 92b는 상기 제2 경우에 대한 이득 특성을 보여준다.

도 14 및 도 15를 비교하면, 상기 제1 경우에 비해 상기 제2 경우가 2~4dB 정도 이득 감소를 보이지만, 빔 패턴의 변화는 미미하다. 슬롯(48)의 크기와 방사부(44) 크기의 상호 최적화 과정을 통해서 이득 감소는 줄일 수 있다.

제3 시뮬레이션

제3 시뮬레이션에서 기판(42)은PCB 기판으로 설정하였다. 이때, 기판(42)의 두께는 195um(≒ λ/10)로 설정하였다. 그리고 주파수는 80GHz로 설정하였다. 그리고 슬롯(48)의 폭은 100㎛, 길이는 1100㎛로 설정하였다.

도 16 및 도 17은 상기 제1 및 제2 경우에 대한 에스-파라미터 특성을 보여준다.

도 16 및 도 17에서 점선(100, 100a)은 상기 제1 경우에 대한 결과이고, 실선(102, 102a)은 상기 제2 경우에 대한 결과이다.

도 16 및 도 17을 참조하면, 상기 제1 경우, 하나의 공진점이 나타나는 반면, 상기 제2 경우, 좌우 비대칭인 두 개의 공진점이 나타낸다. 두 개의 공진점의 존재로 상기 제2 경우의 대역폭이 상기 제1 경우의 대역폭보다 넓어진 것을 알 수 있다.

예를 들면, 안테나 입력손실계수 -10dB 이하 고려시, 상기 제1 경우의 대역폭은 5GHz 정도인 반면, 상기 제2 경우의 대역폭은 9GHz 정도이다. 따라서 상기 제2 경우의 대역폭은 상기 제1 경우보다 80% 증가한다.

도 18에서 참조번호 100b는 상기 제1 경우에 대한 이득 특성을, 도 19에서 참조번호 102b는 상기 제2 경우에 대한 이득 특성을 보여준다.

도 18 및 도 19를 비교하면, 빔 패턴의 변화는 미미하다. 슬롯(48)의 크기와 방사부(44) 크기의 상호 최적화 과정을 통해서 이득 감소는 줄일 수 있다.

제1 내지 제3 시뮬레이션을 통해 알 수 있듯이, 접지면(40)의 특정 부위에 방사부(44)의 크기를 고려한 적정 크기의 슬롯을 간단히 형성함으로써, 방사부(44)와 접지면(40)의 간격이 근접한 환경에서도 광대역 특성을 얻을 수 있고, 추가적으로 유전층을 형성하지 않더라도 광대역 특성을 얻을 수 있다.

다음에는 본 발명의 실시예들에 의한 광대역 패치 안테나의 제조방법을 도 1 및 도 2를 참조하여 설명한다.

먼저, 도 2에 도시한 바와 같이, 접지면의 소정 영역에 슬롯(48)을 형성한다. 슬롯(48)은 방사부(44)와 급전부(46)의 연결 부위에 대응되는 위치에 형성할 수 있다. 슬롯(48)의 위치에 슬롯(48) 대신에 도 4에 도시한 바와 같은 복수의 미세 슬롯(50, 52, 54)를 형성할 수도 있다. 또한, 도 5에 도시한 바와 같이, 접지면(40)의 슬롯(48)으로부터 이격된 위치에 제2 슬롯(58)을 더 형성할 수도 있다.

이와 같이, 접지면(40)을 형성한 다음, 도 1에 도시한 바와 같이 접지면(40) 상에 기판(42)을 형성한다. 기판(42)은 PCB 기판일 수 있다. 또한 기판(42)은 유전체 또는 절연체 기판일 수도 있다. 접지면(40) 상에 기판(42)을 형성하는 대신, 기판(42)의 어느 한 면, 예컨대 밑면에 접지면(40)을 부착시킬 수도 있다. 이후, 기판(42) 상에 급전부(46)와 방사부(44)를 형성하기 위한 도전막을 형성한 다음, 패터닝하여 급전부(46)와 방사부(44)를 형성한다.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

40:접지면 42:기판
44:방사부(안테나) 46:급전부(신호선)
48:슬롯 50, 52, 54:제1 내지 제3 미세 슬롯
58:제2 슬롯 60, 68:제1 및 제2 인덕터
62:커패시터 64, 66:제1 및 제2 회로
70:일차 급전 72:이차 급전
80, 82a:슬롯이 없는 접지면을 갖는 패치 안테나의 에스 파라미터(기판두께=λ/50일 때)
82, 82a:슬롯이 형성된 접지면을 갖는 패치 안테나의 에스 파라미터(기판두께= λ/50일 때)
90, 92a:슬롯이 없는 접지면을 갖는 패치 안테나의 에스 파라미터(기판두께=λ/20일 때)
92, 92a:슬롯이 형성된 접지면을 갖는 패치 안테나의 에스 파라미터(기판두께= λ/20일 때)
100, 102a:슬롯이 없는 접지면을 갖는 패치 안테나의 에스 파라미터(기판두께=λ/10일 때)
102, 102a:슬롯이 형성된 접지면을 갖는 패치 안테나의 에스 파라미터(기판두께= λ/10일 때)

Claims (7)

1. 기판
   상기 기판의 제1 면에 부착된 접지면 및
   상기 기판의 제2 면에 부착되고, 상기 기판을 사이에 두고 상기 접지면과 마주하는 급전부 및
   상기 기판의 상기 제2 면에 부착되고 상기 접지면과 마주하며 상기 급전부에 연결된 방사부를 포함하고,
   상기 접지면에는 상기 방사부와 상기 급전부의 연결 부위에 대응하는 부분에 제1 슬롯(slot)이 형성된 광대역 패치 안테나.
2. 제 1 항에 있어서,
   상기 접지면에 상기 제1 슬롯과 이격된 제2 슬롯이 형성된 광대역 패치 안테나.
3. 제 1 항에 있어서,
   상기 제1 슬롯은 상기 방사부에 제2 공진 특성을 부여하는 제원(dimension)을 갖는 광대역 패치 안테나.
4. 제 1 항에 있어서,
   상기 기판은 유전체 기판 또는 절연체 기판인 광대역 패치 안테나.
5. 접지면의 소정 영역에 제1 슬롯을 형성하는 단계
   기판의 제1 면에 상기 접지면을 부착시키는 단계 및
   상기 기판의 상기 제1 면과 마주하는 제2 면에 서로 연결된 급전부와방전부를 형성하는 단계를 포함하고,
   상기 제1 슬롯은 상기 급전부와 상기 방전부가 서로 연결되는 부위에 대응되는 위치에 형성되는 광대역 패치 안테나 제조방법.
6. 제 5 항에 있어서,
   상기 제1 슬롯을 형성하는 단계는,
   상기 접지면의 상기 제1 슬롯과 이격된 위치에 제2 슬롯을 형성하는 단계를 포함하는 광대역 패치 안테나 제조방법.
7. 제 5 항에 있어서,
   상기 제1 슬롯은 상기 방사부에 제2 공진 특성을 부여하는 제원(dimension)을 갖도록 형성하는 광대역 패치 안테나 제조방법.

Images