KR20150004786A - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 - Google Patents

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 Download PDF

Info

Publication number
KR20150004786A
KR20150004786A KR20140183099A KR20140183099A KR20150004786A KR 20150004786 A KR20150004786 A KR 20150004786A KR 20140183099 A KR20140183099 A KR 20140183099A KR 20140183099 A KR20140183099 A KR 20140183099A KR 20150004786 A KR20150004786 A KR 20150004786A
Authority
KR
South Korea
Prior art keywords
parity
punctured
parity bit
bits
denotes
Prior art date
Application number
KR20140183099A
Other languages
English (en)
Other versions
KR101503656B1 (ko
Inventor
명세호
권환준
김경중
안석기
양경철
김재열
이학주
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Publication of KR20150004786A publication Critical patent/KR20150004786A/ko
Application granted granted Critical
Publication of KR101503656B1 publication Critical patent/KR101503656B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템에서의 채널 부호화/복호화 방법 및 장치에 관한 것으로, 특히 고차 변조(High Order Modulation) 방식을 적용하는 통신 시스템에서 저밀도 패리티 검사(low density parity check, LDPC) 부호를 사용함에 있어서, 구조적인 LDPC 부호로부터 다양한 부호어 크기를 생성하는 채널 부호화/복호화 방법 및 장치에 관한 것이다.
본 발명은 다양한 부호어 길이를 지원하기 위하여 천공(puncturing) 또는 단축(shortening)을 적용함에 있어서 고차 변조 방식을 고려하여 최적화된 천공 패턴을 구하는 방법을 제안한다. 단축이 필요할 경우에 단축을 취한 다음에, 정보 데이터 비트들이 입력되면 패리티 검사 행렬을 이용하여 미리 설정되어 있는 부호화 방식으로 부호화하여 LDPC 부호어를 생성하고 상기 최적화된 천공 패턴을 적용하여 전송한다.

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치{APPARATUS AND METHOD FOR CHANNEL ENCODING AND DECODING IN COMMUNICATION SYSTEM USING LOW-DENSITY PARITY-CHECK CODES}
본 발명은 저밀도 패리티 검사(low-density parity-check, 이하 LDPC) 부호를 사용하는 통신 시스템에 관한 것으로, 특히 고차 변조 방식에서 주어진 LDPC 부호로부터 다양한 부호어 길이와 부호율(code rate)을 가지는 LDPC 부호를 생성하는 채널 부호화/복호화(channel encoding/decoding) 장치 및 방법에 관한 것이다.
무선 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference, ISI)에 의해 링크(link)의 성능이 현저히 저하된다. 따라서 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템들을 구현하기 위해서 잡음과 페이딩 및 ISI에 대한 극복 기술을 개발하는 것이 필수적이다. 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.
1960년대에 Gallager에 의해서 처음 소개된 LDPC 부호는 당시 기술을 훨씬 능가하는 구현 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 발견된 터보(turbo) 부호가 새넌(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 상기 LDPC 부호에 대해 재연구되면서 상기 LDPC 부호에 대응되는 Tanner 그래프(factor 그래프의 특별한 경우)상에서 합곱(sum-product) 알고리즘에 기반한 반복 복호(iterative decoding)를 적용하여 복호화를 수행하면 Shannon의 채널 용량에 근접하는 성능을 가짐이 밝혀졌다.
상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면, 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR(Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.
상기 LDPC 부호는 일반적으로 패리티 검사 행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. 상기 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있는 그래프이며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 상기 변수 노드는 부호화된 비트와 일대일 대응된다.
도 1 및 도 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명 한다.
도 1은 4개의 행(row)과 8개의 열(column)로 이루어진 상기 LDPC 부호의 패리티 검사 행렬 H1의 예이다. 도 1을 참조하면, 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트와 대응된다.
도 2는 도 1의 H1에 대응하는 Tanner 그래프를 도시한 도면이다.
도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 xi와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 상기 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.
LDPC 부호의 노드에 대한 차수 분포(degree distribution)를 표현하기 위하여 차수가 i인 변수 노드의 개수와 변수 노드 총 개수와의 비율을 fi라 하고, 차수가 j인 검사 노드의 개수와 검사 노드 총 개수와의 비율을 gj라 하자. 예를 들어 상기 도 1과 도 2에 해당하는 LDPC 부호의 경우에는 f2=4/8, f3=3/8, f4=1/8이고, i≠2, 3, 4 에 대해서 fi=0 이며, g5=3/4, g6=1/4이고, j≠5,6 에 대해서 gj=0 이다. LDPC 부호의 길이를 N, 즉 열의 개수를 N이라 하고, 행의 개수를 N/2이라 할 때, 상기 차수 분포를 가지는 패리티 검사 행렬 전체에서 0이 아닌 원소의 밀도는 하기의 <수학식 1>과 같이 계산된다.
Figure pat00001
상기 <수학식 1>에서 N이 증가하게 되면 패리티 검사 행렬 내에서 1의 밀도는 계속해서 감소하게 된다. 일반적으로 LDPC 부호는 부호 길이 N에 대하여 0이 아닌 원소의 밀도가 반비례하므로, N이 큰 경우에는 0이 아닌 원소는 매우 낮은 밀도를 가지게 된다. LDPC 부호의 명칭에서 저밀도(low-density)란 말은 이와 같은 이유로 유래되었다.
다음으로 본 발명에서 적용될 구조적인 LDPC 부호의 패리티 검사 행렬이 가지는 특성을 도 3을 참조하여 설명하기로 한다. 상기 도 3은 유럽 디지털 방송 표준(standard)의 하나인 DVB-S2(Digital Video Broadcasting-Satelliete transmission 2nd generation)에서 표준 기술로 채택된 LDPC 부호를 개략적으로 도시하였다.
도 3에서,
Figure pat00002
과
Figure pat00003
은 각각 LDPC 부호의 부호어 길이와 정보어의 길이를 나타내고,
Figure pat00004
은 패리티 길이를 의미한다. 그리고
Figure pat00005
이 성립하도록 정수
Figure pat00006
과
Figure pat00007
를 결정한다. 이때,
Figure pat00008
도 정수가 되도록 한다. 편의상 도 3의 패리티 검사 행렬을 제1 패리티 검사 행렬 H1이라 한다.
도 3을 참조하면, 패리티 검사 행렬에서 패리티 부분에 해당하는 부분, 즉,
Figure pat00009
번째 열(column)부터
Figure pat00010
번째 열까지의 구조는 이중 대각(dual diagonal) 형태이다. 따라서 패리티 부분에 해당하는 열의 차수(degree) 분포는 그 값이 '1'인 마지막 열을 제외하고 모두 '2'를 가진다.
패리티 검사 행렬에서 정보어 부분에 해당하는 부분, 즉 0번째 열부터
Figure pat00011
번째 열까지의 구조를 이루는 규칙은 다음과 같다.
<규칙 1>: 패리티 검사 행렬에서 정보어에 해당하는
Figure pat00012
개의 열을
Figure pat00013
개의 열들로 구성된 복수의 그룹으로 그룹화(grouping)하여, 총
Figure pat00014
개의 열 그룹(column group)을 생성한다. 각 열 그룹에 속해있는 각각의 열을 구성하는 방법은 하기 <규칙 2>를 따른다.
<규칙 2>: 먼저
Figure pat00015
번째
Figure pat00016
열 그룹의 각 0 번째 열에서의 1이 있는 위치를 결정한다. 여기서, 각
Figure pat00017
번째 열 그룹의 0 번째 열의 차수를
Figure pat00018
라 할 때, 각 1이 있는 행의 위치를
Figure pat00019
이라 가정하면,
Figure pat00020
번째 열 그룹 내의
Figure pat00021
번째 열에서 1이 있는 행의 위치
Figure pat00022
는 하기 <수학식 2>와 같이 정의된다.
Figure pat00023
상기 규칙에 따르면
Figure pat00024
번째
Figure pat00025
열 그룹 내에 속하는 열들의 차수는 모두
Figure pat00026
로 일정함을 알 수 있다. 상기 규칙에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 DVB-S2 LDPC 부호의 구조를 쉽게 이해하기 위하여 다음과 같은 구체적인 예를 살펴보자.
구체적인 예로서
Figure pat00027
이며, 3개의 열 그룹의 0 번째 열에 대한 1을 가지는 행의 위치 정보에 대한 3 개의 시퀀스는 다음과 같이 나타낼 수 있다. 여기서, 상기 시퀀스는 편의상 무게 1 위치 시퀀스(weight-1 position sequence)라고 한다.
Figure pat00028
상기 각 열 그룹의 0 번째 1이 있는 행의 무게 1 위치 시퀀스는 편의상 다음과 같이 각 열 그룹 별로 무게 1이 위치하는 시퀀스만 표기하기도 한다.
0 1 2
0 11 13
0 10 14
즉, 상기
Figure pat00029
번째 열의
Figure pat00030
번째 무게 1 위치 시퀀스는
Figure pat00031
번째 열 그룹에서 1을 가지는 행의 위치 정보를 순차적으로 나타낸 것이다.
상기 구체적인 예에 해당하는 정보와 <규칙 1> 및 <규칙 2>를 이용하여 패리티 검사 행렬을 구성하면 도 4와 같은 DVB-S2 LDPC 부호와 동일한 개념의 LDPC 부호를 생성할 수 있다.
상기 <규칙 1>과 <규칙 2>를 통해 설계된 DVB-S2 LDPC 부호는 구조적인 형태를 이용하여 효율적인 부호화가 가능함이 알려져 있다. 상기 DVB-S2의 패리티 검사 행렬을 이용하여 LDPC 부호화 과정의 각 단계들을 다음과 같은 예를 들어 설명한다.
하기에는 구체적인 예로서
Figure pat00032
Figure pat00033
Figure pat00034
,
Figure pat00035
를 특징으로 하는 DVB-S2 LDPC 부호를 이용하는 부호화 과정을 설명하였다. 또한 설명의 편의를 위해 길이가
Figure pat00036
인 정보어 비트들을
Figure pat00037
로 나타내고, 길이가
Figure pat00038
인 패리티 비트들을
Figure pat00039
로 나타낸다.
단계 1: LDPC 부호화기는 패리티 비트들을 다음과 같이 초기화 한다.
Figure pat00040
.
단계 2: 저장되어 있는 패리티 검사 행렬을 나타내는 시퀀스들의 0번째 무게 1 위치 시퀀스로부터 열 그룹 내에서 1이 위치한 행의 정보를 호출(read)한다.
0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622
Figure pat00041
상기 호출된 정보와 첫 번째 정보어 비트
Figure pat00042
를 이용하여 하기의 <수학식 3>과 같이 특정 패리티 비트
Figure pat00043
들을 업데이트한다. 여기서,
Figure pat00044
는 각각의
Figure pat00045
값을 의미한다.
Figure pat00046
상기 <수학식 3>에서
Figure pat00047
는
Figure pat00048
로 표기하기도 하며,
Figure pat00049
는 이진(binary) 덧셈을 의미한다.
단계 3:
Figure pat00050
이후의 다음 359개의 정보어 비트
Figure pat00051
,
Figure pat00052
에 대해서 먼저 하기의 <수학식 4>에 대한 값을 결정한다.
Figure pat00053
상기 <수학식 4>에서
Figure pat00054
는 각각의
Figure pat00055
값을 의미한다. 상기 <수학식 4>는 <수학식 2>와 동일하다.
다음으로 상기 <수학식 4>에서 구한 값을 이용하여 <수학식 3>과 유사한 작업을 수행한다. 즉,
Figure pat00056
에 대해서
Figure pat00057
을 업데이트 한다. 예를 들어
Figure pat00058
, 즉,
Figure pat00059
에 대해서 하기의 <수학식 5>와 같이
Figure pat00060
들을 업데이트 한다.
Figure pat00061
상기 <수학식 5>의 경우에는
Figure pat00062
임에 유의한다. 위와 같은 과정을
Figure pat00063
에 대해서 마찬가지로 진행한다.
단계 4: 상기 단계 2와 마찬가지로 361번째 정보어 비트
Figure pat00064
에 대해서 첫 번째 무게 1 위치 시퀀스인
Figure pat00065
의 정보를 호출하고, 특정
Figure pat00066
을 업데이트 한다. 여기서,
Figure pat00067
는
Figure pat00068
을 의미한다.
Figure pat00069
이후의 다음 359개의 정보어 비트
Figure pat00070
에 대해서 <수학식 4>를 유사하게 적용하여
Figure pat00071
를 업데이트 한다.
단계 5: 모든 각각의 360개의 정보어 비트 그룹에 대해서 상기 단계 2, 3, 4의 과정을 반복한다.
단계 6: 최종적으로 <수학식 6>을 통해서 패리티 비트를 결정한다.
Figure pat00072
상기 <수학식 6>의
Figure pat00073
들이 LDPC 부호화가 완료된 패리티 비트들이다.
이상에서 설명한 바와 같이 DVB-S2에서는 단계 1부터 단계 6까지의 과정을 거쳐 LDPC 부호화를 진행한다.
LDPC 부호를 실제 통신 시스템에 적용하기 위해서는 상기 통신 시스템에서 요구되는 데이터 전송량(data rate)에 적합하도록 설계되어야 한다. 특히 복합 재전송(Hybrid Automatic Retransmission Request, HARQ) 방식과 적응형 변조 및 부호화(Adaptive Modulation and Coding, AMC) 방식 등을 적용하는 적응형 통신 시스템뿐만 아니라 다양한 방송 서비스를 지원하는 통신 시스템에서는 시스템의 요구에 따라 다양한 데이터 전송량을 지원하기 위해 다양한 부호어 길이를 가지는 LDPC 부호가 필요하다.
그런데 상술한 바와 같이 DVB-S2 시스템에서 사용되는 LDPC 부호의 경우에는 제한적인 사용으로 인해 부호어 길이가 2 종류 밖에 없을 뿐만 아니라 각각 독립적인 패리티 검사 행렬을 필요로 한다. 이러한 이유로 시스템의 확장성 및 유연성을 증가시키기 위해서 다양한 부호어 길이를 지원하는 방법이 필요하다. 특히 DVB-S2 시스템에서는 시그널링(signaling) 정보의 전송을 위하여 수백에서 수천 비트의 데이터 전송이 필요한데 DVB-S2 LDPC 부호의 길이는 16200과 64800 두 개 밖에 없기 때문에 다양한 부호어 길이에 대한 지원이 필수적이다.
그런데 LDPC 부호의 각각의 부호어 길이에 대해 독립적인 패리티 검사 행렬을 저장하는 것은 메모리 효율성을 떨어뜨리기 때문에, 새로운 패리티 검사 행렬을 설계하지 않고 기존에 주어진 패리티 검사 행렬로부터 다양한 부호어 길이를 효율적으로 지원하는 방안이 요구된다.
본 발명이 해결하고자 하는 과제는 주어진 LDPC 부호로부터 고차 변조 방식을 고려한 천공(puncturing) 또는 단축(shortening)을 이용하여 다른 부호어 길이를 가지는 LDPC 부호를 생성하여 생성된 LDPC 부호를 생성하고, 생성된 상기 LDPC 부호를 이용하여 통신 시스템에서 채널 부호화/복호화하는 방법 및 장치를 제공하는 것이다.
또한 본 발명이 해결하고자 하는 과제는 DVB-S2 구조를 고려하여 최적의 성능을 보장하는 통신 시스템에서 채널 부호화/복호화하는 방법 및 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 방법은,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 방법에 있어서,
천공할 패리티 비트의 개수를 결정하는 과정;
상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하는 과정; 및
상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 과정을 포함하고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되는 것을 포함하고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00074
,
상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00075
상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
A개의 패리티 비트 그룹
Figure pat00076
내의 모든 패리티 비트가 천공되고,
Figure pat00077
패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 포함한다.
본 발명의 실시 예에 따른 장치는,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 장치에 있어서,
천공할 패리티 비트의 개수를 결정하고, 상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하고, 상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 천공 패턴 적용부를 포함하고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00078
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00079
상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
A개의 패리티 비트 그룹
Figure pat00080
내의 모든 패리티 비트가 천공되고,
Figure pat00081
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 포함한다.
본 발명의 실시 예에 따른 방법은,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 방법에 있어서,
천공할 패리티 비트의 개수를 결정하는 과정;
상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하는 과정; 및
상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 과정을 포함하고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되는 것을 포함하고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00082
,
상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00083
상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
A개의 패리티 비트 그룹
Figure pat00084
내의 모든 패리티 비트가 천공되고,
Figure pat00085
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 포함한다.
본 발명의 실시 예에 따른 장치는,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 장치에 있어서,
천공할 패리티 비트의 개수를 결정하고, 상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하고, 상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 천공 패턴 적용부를 포함하고,
상기 패리티 비트 그룹은 하나의 패리티 비트 그룹내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00086
,
상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00087
상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
A개의 패리티 비트 그룹
Figure pat00088
내의 모든 패리티 비트가 천공되고,
Figure pat00089
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 포함한다.
본 발명의 실시 예에 따른 방법은,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서,
송신기로부터 전송된 신호를 복조하는 과정;
천공된 패리티 비트의 위치 정보를 결정하는 과정; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
천공된 패리티 비트의 개수를 결정하는 과정;
상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및
미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00090
,
상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00091
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
A개의 패리티 비트 그룹
Figure pat00092
내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및
Figure pat00093
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 기반으로 하는 천공된 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 포함한다.
본 발명의 실시 예에 따른 장치는,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서,
송신기로부터 전송된 신호를 복조하는 복조기;
천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고,
상기 천공된 패리티 비트의 위치 정보는,
천공된 패리티 비트의 개수를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00094
,
상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00095
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 것은,
A개의 패리티 비트 그룹
Figure pat00096
내의 모든 패리티 비트가 천공된 것으로 결정하고,
Figure pat00097
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360 A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 포함한다.
본 발명의 실시 예에 따른 방법은,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서,
송신기로부터 전송된 신호를 복조하는 과정;
천공된 패리티 비트의 위치 정보를 결정하는 과정; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
천공된 패리티 비트의 개수를 결정하는 과정;
상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및
미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00098
,
상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00099
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
A개의 패리티 비트 그룹
Figure pat00100
내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및
Figure pat00101
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 기반으로 하는 천공된 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 포함한다.
본 발명의 실시 예에 따른 장치는,
저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서,
송신기로부터 전송된 신호를 복조하는 복조기;
천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및
상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고,
상기 천공된 패리티 비트의 위치 정보는,
천공된 패리티 비트의 개수를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고,
상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
<수학식>
Figure pat00102
,
상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
<수학식>
Figure pat00103
상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
상기 천공된 패리티 비트의 위치 정보를 결정하는 것은,
A개의 패리티 비트 그룹
Figure pat00104
내의 모든 패리티 비트가 천공된 것으로 결정하고,
Figure pat00105
패리티 비트 그룹내의 패리티 비트들 중 (Np - 360 A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하고,
상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 포함한다.
이하에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은 고차 변조 방식과 LDPC 부호를 사용하는 통신 시스템에서 주어진 패리티 검사 행렬의 정보를 이용해서 부호화/복호화 성능을 최적화하여 부호어 길이가 다른 별도의 LDPC 부호를 생성할 수 있다.
도 1은 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,
도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면,
도 3은 DVB-S2 형태의 LDPC 부호의 대략적인 구조도,
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,
도 5a는 디지털 통신 시스템에서 사용하는 QPSK 변조의 예를 도시한 도면,
도 5b는 디지털 통신 시스템에서 사용하는 16-QAM 변조의 예를 도시한 도면,
도 5c는 디지털 통신 시스템에서 사용하는 64-QAM 변조의 예를 도시한 도면,
도 6은 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도,
도 7은 도 4의 LDPC 부호에 불규칙한 천공을 적용한 예를 도시한 도면,
도 8은 도 4의 LDPC 부호에 규칙적인 천공을 적용한 예를 도시한 도면,
도 9는 도 4의 LDPC 부호에 규칙적인 천공을 적용한 다른 예를 도시한 도면,
도 10은 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 또 다른 예를 도시한 도면,
도 11은 도 10의 LDPC 부호에 BPSK 또는 QPSK 전송 방식을 고려한 천공패턴의 예를 도시한 도면,
도 12a는 도 10의 LDPC 부호에 16-QAM 전송 방식을 고려한 천공 패턴의 예를 도시한 도면,
도 12b는 도 10의 LDPC 부호에 64-QAM 전송 방식을 고려한 천공 패턴의 예를 도시한 도면,
도 13은 본 발명의 실시예에 따른 저장되어 있는 LDPC 부호의 패리티 검사 행렬로부터 다른 부호어 길이를 가지는 LDPC 부호를 생성하기 위한 흐름도,
도 14는 본 발명의 실시예에 따른 천공 패턴을 적용할 경우 수신 장치에서 LDPC 복호 방법을 도시한 흐름도,
도 15는 본 발명의 실시예에 따른 천공과 단축을 적용한 LDPC 부호를 사용하는 송신 장치 블록 구성도,
도 16은 본 발명의 실시예에 따른 천공과 단축을 적용한 LDPC 부호를 사용하는 수신 장치 블록 구성도.
본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명을 설명하기에 앞서 먼저 고차 변조 방식에서의 신뢰도 차이에 대하여 설명한다. LDPC 부호의 다양한 부호어 길이를 요구하는 통신 시스템에서 고차 변조 방식을 적용하는 경우에는, BPSK 또는 QPSK만 적용하는 통신 시스템의 경우와 달리 고차 변조 심볼(symbol)을 이루는 비트들의 신뢰도(reliability)가 다르기 때문에 LDPC 부호를 설계하는데 있어서 주의해야 한다.
고차 변조 방식에서의 신뢰도 차이를 설명하기 위하여 이하에서는 통신 시스템에서 통상적으로 사용하는 고차 변조 방식인 QAM(Quadrature Amplitude Modulation) 방식을 적용할 경우의 신호 성좌(signal constellation)의 설명이 제공될 것이다. QAM에서 변조된 심볼은 실수부와 허수부로 구성되며 각 실수부와 허수부의 크기와 부호를 다르게 하여 다양한 변조 심볼을 구성할 수 있다. 먼저 QAM의 특성을 살펴보기 위하여 QPSK 변조 방식과 함께 설명하기로 한다.
도 5a는 일반적인 QPSK(Quadrature Phase Shift Keying) 변조 방식의 신호 성좌의 개략도이다. y0는 실수부의 부호를 결정하며, y1은 허수부의 부호를 결정한다. 즉, y0가 0일 경우 실수부의 부호는 양(plus,+)이며, y0가 1일 경우 실수부의 부호는 음(minus,-)이다. 또한, y1이 0일 경우 허수부의 부호는 양(plus,+)이며, y1이 1일 경우 허수부의 부호는 음(minus,-)이다. y0, y1 각각이 실수부와 허수부의 부호를 표시하는 부호표시비트이므로 y0, y1의 오류 발생 확률은 같기 때문에, QPSK 변조 방식의 경우 하나의 변조 신호에 해당하는(y0, y1) 각 비트의 신뢰도는 동일하게 중요하다. 여기서 y0 ,q, y1 ,q로 표기했을 때, 아래 첨자 중 두 번째 인덱스 q는 변조신호구성비트의 q번째 출력임을 의미한다.
도 5b는 일반적인 16-QAM 변조 방식의 신호 성좌도를 나타낸다. 하나의 변조 신호 비트에 해당하는(y0, y1, y2, y3)의 의미는 다음과 같다. 비트 y0와 y2는 각각 실수부의 부호와 크기를 결정하며, 비트 y1과 y3 각각은 허수부의 부호와 크기를 결정한다. 다시 말하면, y0와 y1은 신호의 실수부와 허수부의 부호를 결정하며, y2와 y3는 신호의 실수부와 허수부의 크기를 결정한다. 변조된 신호의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y2와 y3에 대하여 오류가 발생할 확률이 y0와 y1보다 높다. 따라서 비트들의 오류가 발생하지 않을 확률(즉, 신뢰도)은 y0=y1 > y2=y3의 순서가 된다. 즉, QPSK와 달리 QAM의 변조 신호 구성 비트들(y0, y1, y2, y3)는 각 비트의 신뢰도가 상이한 특성이 있다.
16-QAM 변조 방식은 신호를 구성하는 4비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 나머지는 신호의 실수부와 허수부의 크기를 나타내면 되므로(y0, y1, y2, y3)의 순서와 각 비트의 역할은 변할 수 있음은 당연하다.
도 5c는 일반적인 64-QAM 변조 방식의 신호 성좌도를 나타낸다. 여기서, 하나의 변조 신호 비트에 해당하는(y0, y1, y2, y3, y4, y5)중 비트 y0, y2와 y4는 실수부의 부호와 크기를 결정하며, y1, y3와 y5는 허수부의 부호와 크기를 결정한다. 이때 y0와 y1는 각각 실수부와 허수부의 부호를 결정하며, y2 , y3, y4 , y5는 각각 실수부와 허수부의 크기를 결정한다. 변조된 심볼의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y0와 y1의 신뢰도는 y2 , y3, y4 , y5의 신뢰도에 비하여 높다. y2 , y3는 변조된 심볼의 크기가 4보다 큰 값인지 작은 값인지에 따라 결정되며, y4 , y5는 변조된 심볼의 크기가 2를 기준으로 4와 0에 가까운지 결정되거나, 6을 기준으로 4 또는 8에 가까운지에 따라 결정된다. 따라서 y2 , y3의 결정 범위의 크기는 4가 되고, y4 , y5 의 결정 범위는 2가 된다. 따라서 y2 , y3의 신뢰도가 y4 , y5에 비하여 높다. 이를 정리하면, 각 비트들의 오류가 발생하지 않을 확률(즉, 신뢰도)은 y0=y1 > y2=y3 > y4=y5 의 순서가 된다.
64-QAM 변조 방식은 신호를 구성하는 6비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 4개의 비트는 신호의 실수부와 허수부의 크기를 나타내기만 하면 된다. 따라서(y0, y1, y2, y3, y4, y5)의 순서와 각 비트의 역할은 변할 수 있다. 또한 256-QAM 이상의 신호 성좌의 경우에도 앞서 설명된 것과 동일한 방식으로 변조 신호 구성 비트들의 역할과 신뢰도가 달라진다. 이에 대한 상세한 설명은 생략하기로 한다.
그러므로 본 발명은 특정 형태의 구조적인 LDPC 부호의 패리티 검사 행렬을 이용하여 고차 변조 방식에 적합한 다양한 부호어 길이를 가지는 LDPC 부호를 지원하는 방법 및 장치를 제안한다. 또한, 본 발명은 특정 형태의 LDPC 부호를 사용하는 통신 시스템에서 고차 변조 방식에 맞게 다양한 부호어 길이를 지원하는 장치 및 그 제어 방법을 제안한다. 특히 본 발명은 주어진 LDPC 부호의 패리티 검사 행렬을 이용하여 그보다 작은 LDPC 부호를 생성하는 방법 및 그 장치를 제안한다.
도 6은 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도이다.
도 6을 참조하면, 메시지
Figure pat00106
는 수신기(530)로 전송되기 전에 송신기(610)의 LDPC 부호화기(611)로 입력된다. 그러면 상기 LDPC 부호화기(611)는 입력된 메시지
Figure pat00107
를 부호화하고, 부호화된 신호 c를 변조기(Modulator)(613)로 출력한다. 상기 변조기(613)는 상기 부호화된 신호 c를 변조하고, 무선 채널(620)을 통해 수신기(630)로 상기 변조 신호 s를 전송한다. 그러면, 수신기(630)에서 복조기(Demodulator)(631)는 수신 신호 r을 복조하고, 복조 신호 x를 LDPC 복호기(Decoder)(633)로 출력한다. 그러면, 상기 LDPC 복호기(633)는 상기 복조 신호 x를 복호함으로써 무선 채널(620)을 통해 수신된 데이터를 근거로 하여 메시지의 추정치
Figure pat00108
를 찾는다.
상기 LDPC 부호화기(611)는 미리 설정되어 있는 방식으로부터 통신 시스템에서 요구하는 부호어 길이에 맞게 패리티 검사 행렬을 생성한다. 특히, 본 발명에서 LDPC 부호화기(611)는 LDPC 부호를 이용하여 별도의 추가적인 저장 정보의 필요가 없으면서 다양한 부호어 길이를 지원할 수 있다.
본 발명에서는 주어진 LDPC 부호로부터 다양한 부호어 길이를 얻는 방법으로서 천공법(puncturing) 또는 단축법(shortening)이라는 방법을 사용한다. 상기 천공법이라 함은, 주어진 특정 패리티 검사 행렬로부터 LDPC 부호화를 수행하여 LDPC 부호어를 생성한 다음에 상기 LDPC 부호어의 특정 부분을 전송하지 않는 방법을 의미한다. 따라서 수신단에서는 전송되지 않은 비트들은 소실(erasure)되었다고 판단하여 처리한다.
천공법의 특성에 대한 이해를 돕기 위해 도 3의 DVB-S2 LDPC 부호의 패리티 검사 행렬을 이용하여 자세히 설명한다.
상기 도 3의 DVB-S2 LDPC 부호의 패리티 검사 행렬은 전체 길이가
Figure pat00109
이고, 패리티 검사 행렬의 앞부분의
Figure pat00110
개의 열(column)은 정보어 비트들
Figure pat00111
에 대응되고, 나머지 뒷부분의 열은 길이가
Figure pat00112
인 패리티 비트들
Figure pat00113
에 대응된다.
상기 천공법은 일반적으로 정보어 비트와 패리티 비트에 모두 적용할 수 있다. 또한 천공법과 단축법은 부호의 부호어 길이를 작게 만든다는 공통점은 있지만, 천공법은 단축법과 달리 특정 비트의 값에 제한을 두는 개념이 아니다. 천공법은 특정 정보어 비트 또는 생성된 패리티 비트 중 특정 부분을 단지 전송하지 않음으로써 수신단에서 소실(erasure)로 처리하는 방법이다. 다시 말하면, 길이가
Figure pat00114
인 이미 생성된 LDPC 부호어 중에서
Figure pat00115
개의 약속된 위치에 있는 비트들을 단지 전송하지 않음으로써 길이가
Figure pat00116
인 LDPC 부호어를 전송하는 것과 동일한 효과를 얻는다. 패리티 검사 행렬에서 천공된 비트들에 해당하는 열들은 소실된 열로 처리된 상태로 복호 과정에서 모두 그대로 사용되므로 단축법과는 차이가 있다.
게다가 천공된 비트들에 대한 위치 정보는 시스템을 설정할 때 송신단과 수신단이 동일하게 공유하거나 추정할 수 있으므로 수신단에서는 해당 천공된 비트들은 단지 소실로 처리하여 복호를 수행하게 된다.
천공법은 송신단에서 실제로 전송하는 부호어 길이가
Figure pat00117
이고, 정보어의 길이는 변함없이
Figure pat00118
이므로 부호율이
Figure pat00119
이 되어 처음 주어진 부호율
Figure pat00120
보다 항상 크게 된다.
다음, DVB-S2 LDPC 부호에 적합한 천공법에 대해 설명한다. 상기 DVB-S2 LDPC 부호는 배경 기술에 언급한 바와 같이 특정 구조를 가지는 LDPC 부호의 일종이다. 따라서 일반적인 LDPC 부호의 경우와 달리 보다 효율적으로 단축과 천공을 적용할 수 있다.
상기 도 4를 이용하여 DVB-S2 LDPC 부호에 패리티 천공을 적용할 때의 특성을 구체적으로 살펴본다. 상기 도 4는
Figure pat00121
이며, 3개의 열 그룹의 0 번째 열에 대한 무게 1 위치 시퀀스가 아래와 같음에 유의한다.
0 1 2
0 11 13
0 10 14
상기
Figure pat00122
번째 열의
Figure pat00123
번째 무게 1 위치 시퀀스는
Figure pat00124
번째 그룹에서 1을 가지는 행의 위치 정보를 순차적으로 나타낸 것이다.
도 7과 같이 패리티 부분에 불규칙한(random)한 천공 패턴을 적용한 경우를 살펴본다. 도 7은 상기 도 4의 LDPC 부호에 불규칙한 천공을 적용한 예를 도시한 도면이다. 상기 도 7에서 천공된 패리티 비트들은 복호기에서 소실로 처리하기 때문에 소실되지 않은 다른 비트들에 비하여 LDPC 복호화(decoding) 과정에서 성능 개선 효과가 크지 않아 신뢰도(reliability)가 떨어지게 된다. 이로 인해 신뢰도가 떨어진 상기 천공된 패리티 비트와 직접 연결된 다른 비트들 또한 복호 과정에서 성능 개선 효과에 나쁜 영향을 받게 된다. 성능 개선 효과는 Tanner 그래프 상에서 천공된 비트들과 직접적으로 연결된 선분(edge)수가 많을수록 크게 된다.
예를 들어 상기 도 7에서 0번째 열에 대응되는 0번째 정보어 비트는 2개의 천공된 패리티 비트와 2번 직접 연결되어 있으며, 3번째 열에 대응되는 3번째 정보어 비트는 천공된 패리티 비트와 1번 직접 연결되어 있고, 8번째 열에 대응되는 8번째 정보어 비트는 천공된 패리티 비트와 3번 연결되어 있다. 이 경우에 복호 과정에서 성능 개선 효과가 뛰어난 순서는 3, 0, 8번째 순서가 된다. 즉, 변수 노드의 차수(degree)가 같은 경우에 천공된 비트와 많이 연결되어 있을수록 성능 개선 효과는 감소한다.
상기 도 7을 살펴보면 불규칙한 천공 패턴에 의해 각 정보어에 직접 연결되어 있는 천공된 패리티의 개수가 서로 불규칙함을 알 수 있다. 따라서 각 정보어 비트의 신뢰도 역시 불규칙하게 될 확률이 높다. 다시 말하면, 어떤 정보어 비트는 필요 이상으로 복호가 잘 되지만 어떤 정보어 비트는 심각한 성능 열화를 겪을 수 있다. 이와 같이 불규칙한 천공 패턴은 복호 과정에서 정보어 비트의 심각한 신뢰도의 비균일성(irregular)을 야기할 수 있다.
도 8은 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 두 번째 예를 도시한 도면이다. 즉, 도 8은 특정한 형태의 비교적 규칙적인 천공 패턴을 적용한 예이다.
비교적 규칙적인 천공 패턴을 적용하였어도 해당 천공 패턴에 따라 정보어 비트와의 연결 상태가 심각하게 비균일해 질 수 있다. 상기 도 8의 경우에는 상기 도 7의 불규칙한 천공 패턴에 비하여 더 심각한 비균일성을 야기하였다.
이와 같이 DVB-S2 LDPC 부호와 같이 특정한 구조를 가지는 패리티 검사 행렬을 가지는 LDPC 부호의 경우에는 천공 패턴에 따라 천공된 패리티 비트와 정보어 비트 사이의 연결 상태가 크게 달라질 수 있다.
본 발명에서는 이러한 DVB-S2 LDPC 부호의 구조적 특성을 이용하여 복호 과정에서 정보어 비트의 신뢰도의 비균일성을 최대한 억제하여 안정적인 복호 성능을 제공하는 천공 패턴을 제안한다.
이를 위해 먼저 도 9를 참조하여 설명한다. 도 9는 상기 도 4의 LDPC 부호에 규칙적인 천공을 적용한 세 번째 예를 도시한 도면이다. 상기 도 9는 상기 도 4의 패리티 검사 행렬에 구성 변수 중에 하나인 q값이 3이기 때문에 천공된 패리티 비트의 간격을 3으로 일정하게 유지한 천공 방법을 적용한 예이다. 상기 도 9에서 볼 수 있듯이 각 정보어 비트는 모두 동일하게 천공된 비트와 2번 연결되어 있다.
이와 같이 천공된 패리티 비트의 간격을
Figure pat00125
값에 따라 설정하면 천공된 비트와 정보어 비트 사이의 비균일성이 크게 감소하는 이유는 DVB-S2 LDPC 부호의 구조에서부터 찾을 수 있다. 이를 설명하기 위해 상기 도 3을 살펴본다.
<규칙 1>, <규칙 2>와 상기 도 3을 살펴보면 각각의 열블록은 해당 열블록 내에서 첫 번째 열의 '1'의 위치가 나머지 열들에서 1의 위치를 결정하게 된다. 이때 상기 나머지 열들에서 1이 위치하는 행의 인덱스(index)는 첫 번째 열에서 1이 위치하는 행의 인덱스와 정확하게 모듈로(modulo)
Figure pat00126
에 대해
Figure pat00127
의 배수만큼 차이가 난다. 여기서
Figure pat00128
은 LDPC 부호어 길이고,
Figure pat00129
은 정보어의 길이를 의미한다. 더 구체적으로 말하면, 특정 열 그룹 내에서 연속적인 두 개의 열에서 1이 위치한 행의 인덱스들은 정확하게 모듈로(modulo)
Figure pat00130
에 대해
Figure pat00131
만큼 차이가 난다.
또 다른 DVB-S2 LDPC 부호의 특징은 패리티 검사 행렬에서 패리티에 대응되는 부분 행렬이다. 상기 도 3을 살펴보면, 패리티 부분은 대각(diagonal) 부분에 모두 1이 있는 하삼각 행렬(lower triangular matrix) 구조로서
Figure pat00132
번째 패리티 비트는
Figure pat00133
번째 행에 위치한 1과 대응된다.
이러한 DVB-S2 LDPC 부호의 구조적 특성으로부터 어떤 특정 패리티가 천공되었다고 할 때 정확히
Figure pat00134
간격만큼 패리티 천공이 반복되면, 특정 열블록 내에서 천공된 패리티 비트와 연결되는 정보어 비트의 선분 수는 최대한 균일하게 된다. 예를 들어
Figure pat00135
에 대해서
Figure pat00136
번째 패리티 비트가 천공되고,
Figure pat00137
에 대해서
Figure pat00138
번째 패리티 비트가 반복적으로 천공되었다고 가정하자. 그럼 어떤 정보어 비트가
Figure pat00139
번째 패리티 비트와 연결되어 있으면, 해당 정보어 비트에 대응되는 열의
Figure pat00140
번째 행에 1이 있음을 의미한다. 따라서 <규칙 1>과 <규칙 2>에 따라 상기 정보어 비트와 같은 열블록에 있는 열 중에서 상기 정보어 비트로부터
Figure pat00141
만큼 떨어져 있는 정보어 비트에 대응되는 열에는
Figure pat00142
번째 행에 1이 있음을 알 수 있다. 따라서 천공된
Figure pat00143
번째 비트와 연결된다.
DVB-S2 LDPC 부호는 하나의 열블록 내에서는 모든 정보어에 대응되는 변수 노드의 차수가 동일하며 하나의 행에는 한 개 이하의 1이 분포하기 때문에 상기
Figure pat00144
주기의 천공(
Figure pat00145
periodic puncturing) 방법을 적용하면, 하나의 열블록에 대응되는 정보어 비트는 동일한 개수의 천공된 비트와 연결된다. 따라서 천공된 비트와 정보어 비트 간의 연결이 균일한(regular) 장점을 갖게 되어 복호 과정에서 안정된 복호를 기대할 수 있게 된다.
지금까지 설명한 바와 같이 DVB-S2 LDPC 부호의 경우에는 상기
Figure pat00146
주기 천공법이 상기 DVB-S2 LDPC 부호의 구조적 특성을 최대한 이용함으로써 성능 개선을 꾀할 수 있는 방법임을 알 수 있었다. 하지만 지금까지
Figure pat00147
주기 천공법을 고려하여 얻은 최적화된 천공 패턴은 BPSK(Binary Phase Shift Keying) 또는 QPSK(Quadrature Phase Shift Keying)을 설정하여 얻은 결과만 알려져 있다.
상기
Figure pat00148
주기 천공법 뿐만 아니라 일반적인 LDPC 부호에 단축 또는 천공을 적용할 때 부호율 또는 부호어 길이에 맞추어 성능을 최적화하는 방법들이 알려져 있지만, 기존에 알려져 있던 단축 및 천공 패턴을 찾는 방법에서는 BPSK 또는 QPSK만 고려하여 최적화 과정을 진행하였기 때문에 최적화된 단축 및 천공 패턴이 주어진 LDPC 부호에 따라 한 가지만 존재할 수 있었다.
하지만, 고차 변조를 사용하면서 신호 성좌(signal constellation) 비트 매핑(bit mapping) 방식이 결정되어 있을 때의 최적화된 천공 및 단축 패턴은 BPSK 또는 QPSK 변조 방식과 달라질 수 있다.
BPSK나 QPSK 변조 방식에서는 심볼을 구성하는 비트들의 신뢰도(reliability)가 동일하기 때문에 단축 또는 천공을 적용한 이후의 LDPC 부호어에서 각 부호어 비트들의 신뢰도 또한 동일하므로 단축 및 천공 패턴을 구하는 과정에서 변조 방식을 고려할 필요는 없었다. 하지만, 배경기술에서 설명한 바와 같이 16-QAM, 64-QAM, 256-QAM과 같은 고차 변조 방식에서는 심볼을 구성하는 비트들의 신뢰도(reliability)가 상이하기 때문에 고차 변조 방식과 신호 성좌 비트 매핑 방식이 결정되어 있을 때 단축 또는 천공을 적용한 이후의 LDPC 부호어에서 각 부호어 비트에 대응되는 신뢰도가 천공과 단축을 적용하기 이전과 상이할 수 있다.
상기 내용의 이해를 돕기 위해 먼저 도 10의 DVB-S2 형태의 패리티 검사 행렬을 살펴본다.
도 10은 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 또 다른 예를 나타낸 것이다. 도 10에서
Figure pat00149
이며, 2개의 정보어 열그룹의 각 0 번째 열에 대한 1이 있는 행의 위치 정보는 다음과 같다:
0 5 10 20 25
7 15 26
상기
Figure pat00150
번째 무게 1 위치 시퀀스는
Figure pat00151
번째 열 그룹에서 1을 가지는 행의 위치 정보를 순차적으로 나타낸 것이다.
상기 도 10을 살펴보면 첫 번째 열그룹에 해당하는 각 열의 차수는 5이며, 두 번째 열그룹에 해당하는 열의 차수는 3이다. 일반적으로 LDPC 부호는 차수가 높을수록 복호 과정에서 성능 개선 효과가 뛰어난다. 따라서 통상적으로 첫 번째 열그룹에 대응되는 비트들의 복호 후 성능이 두 번째 열그룹에 비해 우수할 것임을 예상할 수 있다.
다음, 도 11을 참조하여 상기 도 10의 패리티 검사 행렬을 가지는 LDPC 부호에 BPSK 또는 QPSK 변조 방식을 적용할 경우에 적절한 천공 패턴에 대해 개략적으로 설명한다. 도 11에서 y0와 y1은 BPSK의 각 심볼을 나타내거나, QPSK의 한 심볼을 이루는 두 개의 비트를 의미한다. 따라서 y0와 y1의 신호 성좌 상에서의 신뢰도는 동일하다.
상기 도 11을 살펴보면, 임의의 패리티 비트에 대응되는 부분 행렬(SUB MATRIX) 중에서 5번째열에 대응되는 패리티 비트를 천공하고, 주기마다 하나의 패리티 비트를 4번 천공하였다. 차수가 5인 열들에 대응되는 정보어 비트들은 Tanner 그래프 상에서 각 2개의 선분을 통해 천공된 패리티 비트들이 연결되어 있음을 알 수 있으며, 차수가 3인 열들에 대응되는 정보어 비트들은 천공된 패리티 비트와 연결되어 있지 않다.
일반적으로 천공된 비트와 많이 연결되어 있는 비트는 복호 과정에서 성능 개선 효과가 좋지 않지만, 상기 도 11에서 차수가 5인 열들은 여전히 천공된 비트와 연결되지 않은 3개의 선분을 가지고 있기 때문에 복호 과정에서 성능이 크게 나빠지지 않는다. 또한 차수가 3인 열들에 대응되는 정보어 비트들은 천공된 패리티 비트와 직접적으로 연결되지 않았기 때문에 마찬가지로 복호 과정에서 심각한 성능 열화가 발생하지 않는다.
여기서 한 가지 주목해야 할 점은 차수가 5인 열들이 차수가 3인 열들에 비해 복호 과정에서 성능 개선 효과가 클 것이라는 가정이 포함되어 있다는 것이다. 하지만 이러한 가정은 BPSK 또는 QPSK에서만 성립하며, 일반적인 고차 변조 방식에서도 항상 동일하게 적용되지는 않는다.
예를 들어 도 12a와 같이 상기 도 10의 패리티 검사 행렬을 가지는 LDPC 부호에 16-QAM 변조 방식을 적용하는 경우를 살펴본다. 상기 도 12a에서 y0, y1은 각각 16-QAM 심볼에서 실수부와 허수부의 부호를 결정짓는 신뢰도가 높은 비트를 의미한다. 즉 신뢰도의 크기 관계는 y0 = y1 > y2 = y3이다.
상기 도 12a를 살펴보면, 차수가 5인 열들은 y3에 매핑 되며 차수가 3인 열들은 y1에 매핑됨을 알 수 있다. 즉, 차수가 5인 열들은 신호 성좌 상에서 신뢰도가 낮은 비트에 대응되며, 차수가 3인 열들은 신호 성좌 상에서 신뢰도가 높은 비트에 대응된다.
상기와 같은 경우에는 차수가 5인 열들이 복호 과정에서 성능 개선 효과가 클 것이라고 단정할 수 없다. 그 이유는 차수가 5인 열들은 상기 16-QAM 전송 변조 방식의 특성에 따라 채널(channel)로부터 수신된 신호에서 낮은 신뢰도의 정보가 대응되므로, 복호 과정에서 신뢰도의 개선이 매우 느려지게 된다. 반면에 차수가 3인 열들은 비록 차수는 낮지만 높은 신뢰도의 정보가 대응되므로, 신뢰도의 개선 효과가 매우 빠르게 나타난다.
이와 같이 고차 변조 방식을 적용하는 LDPC 부호에서는 반드시 높은 차수의 열에 대응되는 비트가 우수한 성능을 가진다고 보장할 수 없다.
이러한 특성을 주목하여 다시 도 12a를 살펴보면, 임의의 패리티 비트에 대응되는 부분 행렬(SUB MATRIX) 중에서 4번째 열에 대응되는 패리티 비트를 천공하고
Figure pat00152
주기마다 하나의 패리티 비트를 4번 천공한 예가 나타나 있다. 이때 각 정보어 비트를 살펴보면, 차수가 5인 열들과 차수가 3인 열들은 Tanner 그래프 상에서 각 1개의 선분을 통해 천공된 패리티 비트들이 연결되어 있다.
도 11에서는 BPSK 또는 QPSK 변조 방식에서 차수가 5인 열들의 성능 개선 효과가 크기 때문에 차수가 5인 열들에만 천공된 비트가 연결되는 패턴을 적용하였으나, 도 12a에서는 변조 방식에 따른 각 열그룹에 대응되는 신뢰도의 차이를 고려하여 천공된 비트가 균일하게 분포하는 천공 패턴을 가진다. 이 경우를 분석해 보면, 차수가 5인 열들은 단 1개의 천공된 비트와 연결되어 있으므로 더 이상의 심각한 성능 열화가 발생하지 않을 확률이 높으며, 차수가 3인 열들은 1 개의 천공된 비트와 연결되어 있으나 수신된 신호로부터 높은 신뢰도의 정보와 대응되므로 역시 심각한 성능 열화가 발생하지 않을 확률이 높다.
마찬가지로 도 12b와 같이 상기 도 10의 패리티 검사 행렬을 가지는 LDPC 부호에 64-QAM 변조 방식을 적용하는 경우도 BPSK, QPSK 및 16-QAM의 경우와 다른 특성을 갖게 된다. 상기 도 12b에서 y0, y1은 각각 64-QAM 심볼에서 실수부와 허수부의 부호를 결정짓는 신뢰도가 높은 비트를 의미한다. 즉 신뢰도의 크기 관계는 y0 = y1 > y2 = y3 > y4 = y5 이다.
상기 도 12b는 차수가 2인 열들에 대응되는 패리티 비트를 고려하여 얻은 천공 패턴의 예이다. 16-QAM의 경우에 해당하는 상기 도 12a에서는 천공된 패리티 비트 중에서 3개의 비트가 신뢰도가 가장 낮은 y2, y3에 연결되어 있으나, 차수가 5 또는 차수 3인 열들에 대응되는 정보어 비트의 성능이 우수하기 때문에 큰 문제가 되지 않았다. 하지만 상기 도 12b와 같이 64-QAM이 적용되는 경우에 y4, y5의 신뢰도가 매우 낮기 때문에 너무 많은 패리티 비트가 y4, y5에 연결되어 있으면 성능 열화가 발생할 수도 있다. 즉, 이와 같이 패리티 비트에 대응되는 신뢰도 역시 신중하게 고려해야 한다.
상기 도 12a와 상기 도 12b에서 단축 또는 천공에 따라 LDPC 부호의 부호어 길이가 줄어들면 신호 성좌에 대응되는 각 비트들의 순서는 동일하며, 다만 일정한 비율로 줄어듦에 유의해야 한다. 예를 들어 도 12a와 12b에서 LDPC 부호에 대해 신호 성좌에 대응되는 순서 (y3, y1, y0, y2, y1, y3, y2, y0)나 (y5, y1, y3, y4, y0, y2, y3, y5, y1, y2, y4, y0)는 유지되지만 LDPC 부호어 길이에 비례하여 각 신호 성좌에 대응되는 비트의 비율은 일정하게 줄어든다.
상기 도 10, 도 11, 도 12a 및 도 12b에서 살펴본 바와 같이 변조 방식에 따라 같은 천공 패턴이 달라질 수 있음을 쉽게 예상할 수 있다. 즉, 주어진 LDPC 부호에 대하여 고차 변조 방식과 신호 성좌 비트 매핑 방식이 고정되어 있을 때, 매핑 방식에 따라 천공된 비트와 천공되지 않은 다른 비트 간의 연결 상태에 따라 최적의 천공 패턴이 달라질 수 있다. 그러므로 천공에 의한 성능 열화를 최소화하기 위해서는 전송 변조 방식에 따라 서로 다른 천공 패턴을 적용해야 한다.
상기에서 설명한 천공 방식의 적용에 대한 일반적인 과정을 다음과 같이 5단계로 정리할 수 있다. 설명의 편의를 위해서
Figure pat00153
은 LDPC 부호어 길이를 의미하며, 각 열블록은
Figure pat00154
개의 열들로 이루어져 있으며
Figure pat00155
개의 패리티 비트를 천공하는 경우라고 가정한다. 또한 하기의 천공 과정은 도 14의 흐름도에 간단히 나타내었다.
천공 단계 1: 송신 장치에서 1301 단계에서 단축되거나 혹은 단축되지 않은 기존의 DVB-S2 LDPC 부호어를 생성한다.
천공 단계 2: 송신 장치에서 1303 단계, 1305 단계에서 천공을 취할 길이
Figure pat00156
를 결정하고
Figure pat00157
를 구한다. 여기서
Figure pat00158
는
Figure pat00159
보다 같거나 작은 최대 정수를 의미한다.
천공 단계 3: 송신 장치에서 1307 단계에서 전송 변조 방식에 따라
Figure pat00160
,
Figure pat00161
에 대해서 천공될 패리티 비트들
Figure pat00162
,
Figure pat00163
, ...,
Figure pat00164
을 결정한다.
Figure pat00165
에 대해서
Figure pat00166
의 값들은 전송 변조 방식을 고려하여 밀도 진화(density evolution) 방법을 통하여 사전에 미리 결정되어 있었다고 가정한다 (여기서
Figure pat00167
인 관계가 있음에 유의한다).
천공 단계 4: 송신 장치에서 1307 단계에서
Figure pat00168
,
Figure pat00169
에 대해서 패리티 비트 에 대해서 모두 천공을 적용한다. 여기서 상수 B는 사전이 미리 설정된 0이 아닌 정수이다.
천공 단계 5: 송신 장치에서 1307 단계에서
Figure pat00171
에 대해서 패리티 비트
Figure pat00172
를 추가적으로 천공한다(1307 단계).
이후, 1309 단계에서 송신 장치는 상기 천공된 비트를 제외한 비트를 전송한다.
상기 천공 단계 1부터 천공 단계 5를 살펴보면, 천공될 비트의 수
Figure pat00173
와
Figure pat00174
의 값들을 정의해 주는 수열 정보와
Figure pat00175
값을 알면 천공 패턴이 정확하게 정의됨을 알 수 있다.
변조 방식에 따라 상기 천공 단계를 진행할 때의 구체적인 실시예를 설명하기 위하여
Figure pat00176
,
Figure pat00177
,
Figure pat00178
,
Figure pat00179
의 특성을 가지는 DVB-S2 LDPC 부호에 대해서 최적화에 준하는(즉, 준최적화된 천공 패턴을 하기 <표 1>에 나타내었다. 준최적화된 천공 패턴의 선택 과정은 추후 자세히 설명한다.
하기 <표 1>에서 (
Figure pat00180
,
Figure pat00181
,
Figure pat00182
, ...,
Figure pat00183
)는 상기 DVB-S2 LDPC 부호의 모든 패리티 비트를 순서대로 나열한 것을 의미한다.
Figure pat00184
상기 <표 1>을 살펴보면, 준최적화(suboptimal)된 천공 패턴에 따른 천공 과정은 변조 방식에 무관하게 천공될 패리티 비트의 길이가 정해지면 일정한 과정을 통해 수행되지만, 이때 최적화된 천공 패턴을 나타내는 순열 함수관계는 변조 방식에 따라 각각 다름을 알 수 있다. 즉, 변조 방식을 고려하지 않고 일정한 천공 방법을 적용하면 변조 방식에 따라 큰 성능 열화가 발생할 수도 있다.
상기 천공 과정을 살펴보면, 천공 단계 3과 천공 단계 4에서
Figure pat00185
개의 패리티가 천공되고, 천공 단계 5에 의해서
Figure pat00186
개의 패리티가 천공되어 총
Figure pat00187
개의 패리티가 천공되었음을 알 수 있다.
상기 <표 1>에 나타낸 준최적화된 천공 패턴은 구하는 조건에 따라 유일하지 않을 수 있다. 추후 자세히 설명할 천공 패턴의 선택 과정에서 여러 가지 선택이 존재할 수 있기 때문에 우수한 성능을 보이는 천공 패턴은 다양할 수도 있다. 실제로 다음의 <표 2>와 같은 천공 패턴도 상기 <표 1>에 해당하는 천공 방법에 유사하게 매우 우수한 성능을 제공한다.
Figure pat00188
상기 <표 2>의 16-QAM 및 64-QAM 변조 방식에서 사용된 신호 성좌에 대응되는 비트의 사상 방법은 상기 도 12a, 도 12b에 나타낸 것과 동일한 비트 사상 방식을 각각 적용하여서 얻은 결과이다.
위와 같이 천공되어 전송된 DVB-S2 LDPC 부호어는 수신 장치에서 수신된 신호로부터 도 14와 같은 과정을 거쳐 복호 과정을 거쳐 원래의 신호로 복원한다. 도 14는 본 발명의 실시예에 따른 수신 장치에서의 수신 방법을 도시한 흐름도이다.
도 14를 참조하면, 수신 장치는 1401 단계에서 수신된 신호로부터 천공/단축 패턴을 판단 또는 추정한다. 이후, 수신 장치는 1403 단계에서 천공 또는 단축된 비트가 존재하는가를 판단한다. 만약 천공 또는 단축된 비트가 존재하지 않은 경우, 수신 장치는 1409 단계에서 복호화를 수행한다. 그러나 단축 또는 천공된 비트가 존재한 경우, 수신 장치는 1405 단계에서 천공/단축 패턴을 도 15에서 후술할 LDPC 부호화기(1560)로 전달한다.
상기 LDPC 복호기(1560)는 1407 단계에서 상기 천공된 비트는 소실(erasure)로 설정하고, 단축된 비트의 값은 0일 확률이 1인 것으로 설정한 후, 1409 단계에서 복호화를 수행한다.
상기 천공 과정에서는 DVB-S2 LDPC 부호의 구조적 특성을 이용하여 상기 DVB-S2 LDPC 부호의 성능을 안정시켜줄 수 있는
Figure pat00189
주기 천공법을 적용하였다.
본 발명이 기존에 알려져 있던 사실과 가장 다른 점은 천공 단계 3에서의 천공될 패리티 비트를 결정할 때 전송 변조 방식의 신뢰도를 고려하는 점이다. 상기 DVB-S2 LDPC 부호의 천공 단계 3에서 천공할 비트를 결정하는 수열의 선택 과정의 예를 아래에 나타내었다. 하기 선택 과정은 다른 LDPC 부호에 적용할 경우에는 달라질 수 있다.
< 선택 과정 1 >: 정보어 비트와 되도록 적게 연결되어 있는 비트를 우선적으로 결정한다.
< 선택 과정 2 >: < 선택 과정 1>에서 결정한 패리티 비트를 대상으로 변조 방식과 차수 분포를 동시에 고려한 밀도 진화 분석 방법을 통해 가장 점근적인(asymptotic) 성능이 좋게 나오는 천공될 패리티 비트를 결정한다.
*< 선택 과정 3 >: < 선택 과정 2>에서 결정한 천공할 패리티 비트를 기본 가정으로 설정하고, 이미 선택된 천공할 비트를 제외하여 다시 <선택 과정 1>과 < 선택 과정 2 >를 반복한다.
통상적으로 천공될 비트의 수
Figure pat00190
가 매우 가변적인 값을 가질 때,
Figure pat00191
의 값에 따라서 최적화된 천공 패턴은 상호 연관성이 없을 수도 있다. 다시 말하면,
Figure pat00192
의 값이 매우 가변적인 시스템에서는 최적화된 성능을 위해서
Figure pat00193
값에 따라 최적화된 천공 패턴을 모두 따로 저장해야 하는 단점이 있을 수 있다.
하지만, 상기 선택 과정을 적용하여 얻은 천공 패턴은 모든 경우에 대해 최적의 패턴임을 보장하지는 못하지만, 하나의 일정한 규칙을 가지는 천공 패턴으로부터
Figure pat00194
값의 변화에 무관하게 비교적 안정된 성능을 가지게 된다. 따라서 비교적 안정된 성능과 용이한 천공 패턴의 저장성에 대한 장점이 있다.
예를 들어 천공할 패리티의 순서를
Figure pat00195
로 설정했다고 하면, 상기 패리티 비트의 순서를 나타내는 수열만 저장하고 있으면, 임의의
Figure pat00196
값에 대하여 상기 천공 단계 1부터 천공 단계 5의 과정을 거쳐 효율적인 천공이 가능하다.
천공법은 LDPC 부호어 길이를 변화시킬 뿐만 아니라 정보어의 길이는 변화시키지 않고 부호어 길이를 짧게 하는 효과가 있기 때문에 부호율(code rate)을 높이는 영향을 가져온다. 따라서 시스템에서 필요한 부호율과 부호어 길이를 얻기 위해서는 천공법뿐만 아니라 단축법을 함께 적용하면 쉽게 해결할 수 있다.
앞서서 설명한 바와 같이 주어진 부호어 길이와 정보어 길이가 각각
Figure pat00197
,
Figure pat00198
인 LDPC 부호로부터 단축법과 천공법을 통하여 최종적으로 얻고자 하는 LDPC 부호의 부호어 길이와 정보어 길이를 각각
Figure pat00199
,
Figure pat00200
라 할 때,
Figure pat00201
,
Figure pat00202
라고 정의하면, LDPC 부호의 패리티 검사행렬에서
Figure pat00203
비트만큼 단축을 취하고,
Figure pat00204
비트만큼 천공을 취하면 부호어 길이와 정보어 길이를 각각 ,
Figure pat00206
인 상기 LDPC 부호를 생성할 수 있다. 이렇게 생성된 상기 LDPC 부호는
Figure pat00207
또는
Figure pat00208
일 때, 부호율이
Figure pat00209
가 되므로
Figure pat00210
와
Figure pat00211
을 고려하여 천공 및 단축 길이를 설정하면 된다.
도 15는 본 발명의 실시예에 따른 천공/단축된 LDPC 부호를 사용하는 송신 장치 블록 구성도이다.
도 15를 참조하면, 송신 장치는 제어부(1510), 단축 패턴 적용부(1520), LDPC 부호 패리티 검사 행렬 추출부(1540), LDPC 부호화기(1560), 천공 패턴 적용부(1580)를 포함한다.
LDPC 부호 패리티 검사 행렬 추출부(1540)는 단축을 취한 LDPC 부호 패리티 검사 행렬을 추출한다. 상기 LDPC 부호 패리티 검사 행렬은 메모리를 이용하여 추출할 수도 있고, 송신 장치 내에서 주어질 수도 있고, 송신 장치에서 생성될 수도 있다.
제어부(1510)는 단축 패턴 적용부(1520)에서 정보어의 길이에 따라 단축 패턴을 결정하도록 제어하고, 단축 패턴 적용부(1520)는 단축된 비트에 해당되는 위치에 0 값을 가지는 비트를 삽입(insertion)하거나, 주어진 LDPC 부호의 패리티 검사 행렬에서 단축된 비트에 해당되는 열을 제거하는 역할을 한다. 상기 단축 패턴을 결정하는 방법에는 메모리를 이용하여 저장된 단축 패턴을 사용하거나, 수열 생성기(도면에 도시하지 않음) 등을 이용하여 단축 패턴을 생성하거나, 패리티 검사 행렬과 주어진 정보어 길이에 대하여 밀도 진화 분석 알고리즘 등을 이용하여 얻을 수도 있다.
단축 패턴 적용부(1520)는 부호에 단축을 필요로 하지 않을 경우에 제거할 수 있다. 또한 제어부(1510)는 천공 패턴 적용부(1580)에서 변조 방식과 천공될 비트의 길이에 적합하게 천공 패턴을 결정 및 적용하도록 제어한다.
상기 천공 패턴 적용부(1580)는 천공을 수행할 패리티 비트의 개수를 결정하고, 상기 패리티 비트들을 일정한 간격으로 구분(dividing)하여, 상기 일정한 간격 내에서 천공할 패리티 비트의 개수를 결정하고, 변조 방식을 결정하고, 상기 결정된 변조 방식에 따라서 상기 일정한 간격 내에서 결정된 천공할 패리티 비트의 개수에 해당하는 천공 패리티 비트의 위치를 결정하고, 상기 결정된 위치에 해당되는 천공 패리티 비트에 대해 상기 일정한 간격으로 반복하여 천공을 수행한다.
상기 천공된 비트를 제외한 나머지 비트들은 송신부(도면에 도시하지 않음)를 통해 상기 변조 방식에 맞게 수신기로 전송된다.
LDPC 부호화기(1560)는 제어부(1510)와 단축 패턴 적용부(1520)에 의해서 단축된 LDPC 부호를 기반으로 부호화를 수행한다.
도 16은 본 발명의 실시예에 따른 수신 장치의 블록 구성도이다. 도 16에는 상기 천공 또는 단축된 DVB-S2 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원하는 수신 장치의 예를 나타내었다.
도 16을 참조하면, 수신 장치는 제어부(1610), 단축, 천공 패턴 판단 또는 추정부(1620), 복조기(1630), LDPC 복호기(1640)를 포함한다.
복조기(1630)는 단축 또는 천공된 LDPC 부호를 수신하여 복조하고, 복조된 신호를 단축, 천공 패턴 판단 또는 추정부(1620)와 LDPC 복호기(1640)로 전달한다.
단축, 천공 패턴 판단 또는 추정부(1620)는 제어부(1610)의 제어 하에, 상기 복조된 신호로부터 LDPC 부호의 천공 또는 단축 패턴에 대한 정보를 추정 또는 판단하여, 천공 및 단축된 비트의 위치 정보를 LDPC 복호기(1640)로 전달한다. 단축, 천공 패턴 판단 또는 추정부(1620)에서 천공, 단축 패턴을 판단 또는 추정하는 방법에는 메모리를 이용하여 저장된 천공 및 단축 패턴을 사용하거나, 미리 구현되어 있는 생성 방법 등을 이용하여 천공 및 단축 패턴을 생성하거나, 패리티 검사 행렬과 주어진 정보어 길이에 대하여 밀도 진화 분석 알고리즘 등을 이용하여 얻을 수도 있다. 또한 LDPC 복호기(1640) 내에서 천공된 비트는 소실로 처리하여 복호를 수행한다.
또한 단축, 천공 패턴 판단 또는 추정부(1620)는 송신 장치에서 본 발명의 실시예와 같이 단축과 천공을 모두 적용한 경우에 수신 장치에서 단축에 대한 패턴 판단 또는 추정을 먼저 진행할 수도 있고, 천공에 대한 패턴 판단 또는 추정을 먼저 진행할 수도 있고, 단축에 대한 패턴 판단 또는 추정과 천공에 대한 패턴 판단 또는 추정이 동시에 일어날 수도 있다. 또한 단축, 천공 패턴 판단 또는 추정부(1620)는 상기 복조된 신호에 천공 비트의 존재 여부를 판단하고, 상기 천공 비트가 있을 경우, 천공 패턴에 대한 정보를 추정하여 천공된 패리티 비트의 위치를 결정한다.
LDPC 복호기(1640)는 상기 결정된 천공된 패리티 비트의 위치를 이용하여 데이터를 복호하고, 천공된 비트가 0일 확률과 1일 확률이 각각 1/2로 동일함을 가정하여 복호를 수행한다. 또한 단축된 비트의 값이 0일 확률은 1(즉, 100%)이기 때문에 복호기의 동작에 있어서 단축된 비트들을 복호기의 동작에 참여하지 않도록 하거나, 단축된 비트들의 0일 확률값 1을 이용하여 복호에 참여하게 할 것인가 결정한다. 또한 LDPC 복호기(1640)는 상기 단축 패턴 판단 또는 추정부(1620)에 의해서 단축된 DVB-S2 LDPC 부호의 길이에 대한 정보를 수신하고, LDPC 복호기(1640)는 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원한다.
상기 도 15에서 설명한 바와 같이, 단축은 LDPC 부호화기(1560)의 입력 전 단계에서, 천공은 LDPC 부호화기(1560)의 출력 단계에서 수행된다. 하지만 상기 도 16의 수신 장치를 살펴보면 상기 LDPC 복호기(1640)에서는 천공과 단축에 대한 정보를 복호기에서 동시에 알고 있어야 복호가 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

  1. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 방법에 있어서,
    천공할 패리티 비트의 개수를 결정하는 과정;
    상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하는 과정; 및
    상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 과정을 포함하고,
    상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되는 것을 포함하고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00212
    ,
    상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00213

    상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    A개의 패리티 비트 그룹
    Figure pat00214
    내의 모든 패리티 비트가 천공되고,
    Figure pat00215
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 방법.
  2. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 장치에 있어서,
    천공할 패리티 비트의 개수를 결정하고, 상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하고, 상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 천공 패턴 적용부를 포함하고,
    상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00216
    ,
    상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00217

    상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    A개의 패리티 비트 그룹
    Figure pat00218
    내의 모든 패리티 비트가 천공되고,
    Figure pat00219
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 장치.
  3. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 방법에 있어서,
    천공할 패리티 비트의 개수를 결정하는 과정;
    상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하는 과정; 및
    상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 과정을 포함하고,
    상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되는 것을 포함하고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00220
    ,
    상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00221

    상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    A개의 패리티 비트 그룹
    Figure pat00222
    내의 모든 패리티 비트가 천공되고,
    Figure pat00223
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 방법.
  4. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 장치에 있어서,
    천공할 패리티 비트의 개수를 결정하고, 상기 천공할 패리티 비트의 개수를 근거로 하여 천공할 패리티 비트 그룹의 수를 결정하고, 상기 결정된 천공할 패리티 비트 그룹의 수 및 미리 결정된 천공할 패리티 비트 그룹의 순서를 근거로 하여 패리티 비트를 천공하는 천공 패턴 적용부를 포함하고,
    상기 패리티 비트 그룹은 하나의 패리티 비트 그룹 내의 복수의 패리티 비트들이 일정한 간격을 가지도록 구성되고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00224
    ,
    상기 Pj 는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1)/M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00225

    상기 A는 천공할 패리티 비트 그룹의 수를 나타내고, Np 는 천공할 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    A개의 패리티 비트 그룹
    Figure pat00226
    내의 모든 패리티 비트가 천공되고,
    Figure pat00227
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공되고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공할 패리티 비트 그룹의 순서에 근거한 상기 천공할 패리티 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 부호화 장치.
  5. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서,
    송신기로부터 전송된 신호를 복조하는 과정;
    천공된 패리티 비트의 위치 정보를 결정하는 과정; 및
    상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고,
    상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
    천공된 패리티 비트의 개수를 결정하는 과정;
    상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및
    미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00228
    ,
    상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00229

    상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
    A개의 패리티 비트 그룹
    Figure pat00230
    내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및
    Figure pat00231
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 기반으로 하는 천공된 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법.
  6. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서,
    송신기로부터 전송된 신호를 복조하는 복조기;
    천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및
    상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고,
    상기 천공된 패리티 비트의 위치 정보는,
    천공된 패리티 비트의 개수를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00232
    ,
    상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00233

    상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    상기 천공된 패리티 비트의 위치 정보를 결정하는 것은,
    A개의 패리티 비트 그룹
    Figure pat00234
    내의 모든 패리티 비트가 천공된 것으로 결정하고,
    Figure pat00235
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360 A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    16-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서는 6, 4, 13, 9, 18, 8, 15, 20, 5, 17, 2, 22, 24, 7, 12, 1, 16, 23, 14, 0, 21, 10, 19, 11, 3인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치.
  7. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법에 있어서,
    송신기로부터 전송된 신호를 복조하는 과정;
    천공된 패리티 비트의 위치 정보를 결정하는 과정; 및
    상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 과정을 포함하고,
    상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
    천공된 패리티 비트의 개수를 결정하는 과정;
    상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하는 과정; 및
    미리 결정된 천공된 패리티 비트 그룹의 순서를 획득하는 과정을 포함하고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00236
    ,
    상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00237

    상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    상기 천공된 패리티 비트의 위치 정보를 결정하는 과정은,
    A개의 패리티 비트 그룹
    Figure pat00238
    내의 모든 패리티 비트가 천공된 것으로 결정하는 과정; 및
    Figure pat00239
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하는 과정을 포함하고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서에 기반으로 하는 천공된 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 방법.
  8. 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치에 있어서,
    송신기로부터 전송된 신호를 복조하는 복조기;
    천공된 패리티 비트의 위치 정보를 결정하는 천공 패턴 추정기; 및
    상기 천공된 패리티 비트의 위치 정보를 이용하여 데이터를 복호하는 복호기를 포함하고,
    상기 천공된 패리티 비트의 위치 정보는,
    천공된 패리티 비트의 개수를 결정하고, 상기 천공된 패리티 비트의 개수를 근거로 하여 천공된 패리티 비트 그룹의 수를 결정하고, 미리 결정된 천공된 패리티 비트 그룹의 순서를 획득함에 의해 결정되고,
    상기 패리티 비트 그룹은 하기 <수학식>에 의해 결정되고,
    상기 일정한 간격은 하기 <수학식>의 q에 의해 결정되고,
    <수학식>
    Figure pat00240
    ,
    상기 Pj는 j 번째 패리티 비트 그룹을 나타내고, N1은 부호어의 길이, K1은 정보어 길이, M1은 하나의 패리티 비트 그룹의 길이, q는 q = (N1 - K1) / M1를 만족하고, K1/M1은 정수이고, 상기 수학식은 0 ≤ j < q를 만족하고,
    상기 패리티 비트 그룹의 수는 하기 수학식에 의해 결정되고,
    <수학식>
    Figure pat00241

    상기 A는 천공된 패리티 비트 그룹의 수를 나타내고, Np는 천공된 패리티 비트의 수를 나타내고, M1은 하나의 패리티 비트 그룹의 길이를 나타내고,
    상기 천공된 패리티 비트의 위치 정보를 결정하는 것은,
    A개의 패리티 비트 그룹
    Figure pat00242
    내의 모든 패리티 비트가 천공된 것으로 결정하고,
    Figure pat00243
    패리티 비트 그룹 내의 패리티 비트들 중 (Np - 360 A)개의 패리티 비트가 추가적으로 천공된 것으로 결정하고,
    상기 360은 하나의 패리티 그룹을 구성하는 패리티 비트의 수를 나타내고,
    64-QAM(qadrature amplitude modulation)이고, 부호어 길이가 16200이고, 정보 비트의 길이가 7200일 때, 상기 미리 결정된 천공된 패리티 비트 그룹의 순서는 6, 15, 13, 10, 3, 17, 21, 8, 5, 19, 2, 23, 16, 24, 7, 18, 1, 12, 20, 0, 4, 14, 9, 11, 22인 것을 특징으로 하는 저밀도 패리티 검사 부호를 사용하는 시스템에서 채널 복호화 장치.
KR1020140183099A 2008-02-26 2014-12-18 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 KR101503656B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080017280 2008-02-26
KR1020080017280 2008-02-26
KR20080022472 2008-03-11
KR1020080022472 2008-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025143A Division KR101503058B1 (ko) 2008-02-26 2008-03-18 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20150004786A true KR20150004786A (ko) 2015-01-13
KR101503656B1 KR101503656B1 (ko) 2015-03-17

Family

ID=48656750

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130028816A KR101554064B1 (ko) 2008-02-26 2013-03-18 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR1020140183099A KR101503656B1 (ko) 2008-02-26 2014-12-18 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130028816A KR101554064B1 (ko) 2008-02-26 2013-03-18 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치

Country Status (1)

Country Link
KR (2) KR101554064B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021096757A1 (en) * 2019-11-14 2021-05-20 Intel Corporation Methods and apparatuses for generating optimized ldpc codes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9648361B2 (en) 2013-08-01 2017-05-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN105453549B (zh) 2013-08-01 2019-03-22 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
KR20220022801A (ko) 2020-08-19 2022-02-28 삼성전자주식회사 무선 통신 시스템에서 신호를 복호하는 방법 및 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
KR101351140B1 (ko) * 2005-11-22 2014-01-15 조지아 테크 리서치 코오포레이션 통신 시스템에서 신호 송수신 장치 및 방법
KR101502624B1 (ko) * 2007-12-06 2015-03-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021096757A1 (en) * 2019-11-14 2021-05-20 Intel Corporation Methods and apparatuses for generating optimized ldpc codes
US11777530B2 (en) 2019-11-14 2023-10-03 Intel Corporation Methods and apparatuses for generating optimized LDPC codes

Also Published As

Publication number Publication date
KR20130044258A (ko) 2013-05-02
KR101503656B1 (ko) 2015-03-17
KR101554064B1 (ko) 2015-09-17

Similar Documents

Publication Publication Date Title
KR101503058B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101502623B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
KR101503059B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR20100058260A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR101503656B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR20090093778A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR101503655B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR101503654B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR101552355B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호 및 복호 장치 및 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6