KR20150000043A - 유전막 표면 개질용 트랜지스터 및 이의 제조 방법 - Google Patents

유전막 표면 개질용 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150000043A
KR20150000043A KR20130071389A KR20130071389A KR20150000043A KR 20150000043 A KR20150000043 A KR 20150000043A KR 20130071389 A KR20130071389 A KR 20130071389A KR 20130071389 A KR20130071389 A KR 20130071389A KR 20150000043 A KR20150000043 A KR 20150000043A
Authority
KR
South Korea
Prior art keywords
printed
transistor
self
carbon nanotube
ink
Prior art date
Application number
KR20130071389A
Other languages
English (en)
Other versions
KR101487443B1 (ko
Inventor
김준석
강문식
이승호
이광용
김다애
Original Assignee
(주) 파루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 파루 filed Critical (주) 파루
Priority to KR20130071389A priority Critical patent/KR101487443B1/ko
Publication of KR20150000043A publication Critical patent/KR20150000043A/ko
Application granted granted Critical
Publication of KR101487443B1 publication Critical patent/KR101487443B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

유전막 표면 개질용 트랜지스터 및 이의 제조 방법이 개시된다. 본 발명은 기판 상에 형성된 게이트전극과 상기 기판상에서 상기 게이트전극을 덮도록 인쇄된 유전체층과, 상기 인쇄된 유전체층의 상부에 연속으로 R2R 그라비아 공정을 이용해 인쇄된 표면개질제로 구성된 자기조립분자막(Self-assembled monolayer: SAM)과, 상기 SAM의 상부에 인쇄된 탄소나노튜브층(Carbon nanotube)으로 구성된 활성층(SWNT;Single-Wall ), 및 상기 활성층 상에서 서로 이격되어 인쇄된 소스 전극과 드레인 전극을 포함하여 유전막 표면 개질용 트랜지스터를 구성함으로써, 유전막 표면 개질을 통한 트랜지스터의 성능을 향상시킬 수가 있다.

Description

유전막 표면 개질용 트랜지스터 및 이의 제조 방법{TRANSISTOR FOR REFORMING DIELECTRIC FILM SURFACE AND THE PRODUCT METHOD THEREOF}
본 발명은 인쇄전자의 트랜지스터 성능을 향상시키기 위한 것으로, 보다 상세하게는 금속산화물 기반의 유전체 잉크로 인쇄된 유전막의 표면을 사용하는 반도체에 적합하게 단분자층으로 표면을 수식하는 R2R 인쇄 공정을 도입하여 인쇄 트랜지스터의 성능을 향상하기 위한 유전막 표면 개질을 통한 트랜지스터 성능 향상 방법 및 그 제조 방법에 관한 것이다.
최근 R2R(R2R;Roll-To-Roll) 그라비아 인쇄를 이용한 RFID 태그와 디스플레이 백플랜의 액티브 매트릭스를 저가로 양산하는 기술개발이 활발히 진행되고 있다. 이러한 트랜지스터가 주요 기본 소자인 능동 전자 소자를 양산하기 위해서는 전하 또는 전자의 적정한 이동도 (0.1-1 cm2/Vs)를 지니며 동시에 주변 환경에 매우 안정한 트랜지스터를 R2R 그라비아로 플라스틱 기판위에 인쇄가 가능해야 한다.
그러나 기존의 인쇄 가능한 반도체 잉크들은 대부분 유전체와의 계면 현상에 의해 이동도, on-off 비, 문턱 전압, 내구성 등이 크게는 100% 이상 작게는 20%까지 변화되게 되어서 유전막의 표면을 인쇄하고자 하는 반도체 특성에 부합되게 개선하고자 하는 노력들이 많이 진행되었음에도 불구하고 아직 가지 일반적으로 연속 R2R 인쇄 공정을 적용하여 가장 많이 인쇄 트랜지스터 제조시 사용되는 유기 반도체와 SWNT에 각각 적합하게 적용 할 수 있는 표면 개질 잉크와 공정이 전무 한 실정이다.
도 1은 종래 기술에 따른 유기반도체 층으로 이루어진 활성층을 구비하는 박막 트랜지스터를 도시한 단면도로서 공개특허 10-2009-0106057호(명칭:탄소나노튜브층과 유기반도체층이 적층된 구조의 활성층을 구비하는 박막 트랜지스터 및 그 제조 방법)에 개시된 기술이다.
도시된 바와 같이, 종래 기술에 따른 박막 트랜지스터는 기판(11)상에 형성된 게이트전극(12), 기판(11)상에서 게이트전극(12)을 덮도록 형성된 게이트절연층(13), 게이트절연층(13) 상에 형성되고, 유기반도체층으로 이루어진 활성층(14), 활성층(14) 상에 형성된 소스전극(15A) 및 드레인전극(15B)을 포함한다.
하지만, 상술한 종래기술에서 활성층(14)을 구성하는 유기반도체층은 분자내 전하(charge), 전자(electron) 또는 정공(hole))의 이동은 매우 빠르지만, 분자간의 전하 이동은 호핑(hopping)으로 이루어지기 때문에 활성층(14)내 전하의 이동도가 낮다는 문제점이 있다.
이러한 활성층(14)의 전하이동도(charge mobility)가 낮고(~1 cm 2/Vs) 신뢰성이 떨어지는 단점이 지적되고, CNT의 경우는 용매에 대한 분산특성이 저조해 인쇄성이 떨어지는 단점이 있어 박막 트랜지스터의 동작특성을 저하시키는 문제점을 유발한다
따라서, 유연한 기판상에 제작이 가능하고, 특히 인쇄법을 이용한 박막 제작이 가능한 전계효과 트랜지스터 제조방법이 필요한 실정이다.
그리고, 금속산화물 나노입자 기반의 유전체 막에 단분자 두께로 표면을 반도체 특성에 맞게 수식할 수 있는 저점도 잉크와 동시에 저점도에서 원하는 위치에 번지지 않고 잉크를 잘 전이할 수 있는 인쇄법이 필요한 것이다.
이러한 문제점을 해결하기 위한 본 발명은 유전막 표면 개질을 통한 트랜지스터의 성능을 향상시키기 위한 유전막 표면 개질용 트랜지스터 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 R2R 그라비아 인쇄용 유전체 표면 개질용 잉크를 유기 반도체용과 SWNT용으로 나누어 인쇄할 수 있는 유전막 표면 개질용 트랜지스터 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은 금속산화물 나노입자 기반의 유전체 막에 단분자 두께로 표면을 반도체 특성에 맞게 수식할 수 있는 저점도 잉크와 동시에 저점도에서 원하는 위치에 번지지 않고 잉크를 잘 전이할 수 있는 R2R 그라비아 실린더를 이용한 유전막 표면 개질용 트랜지스터 및 이의 제조 방법을 제공하는 것을 다른 목적으로 한다.
이러한 과제를 해결하기 위한 본 발명의 일실시예에 의한 유전막 표면 개질용 트랜지스터는 기판 상에 형성된 게이트전극과, 상기 기판상에서 상기 게이트전극을 덮도록 인쇄된 유전체층과, 상기 인쇄된 유전체층의 상부에 연속으로 R2R 그라비아 공정을 이용해 인쇄된 표면개질제로 구성된 자기조립분자막(Self-assembled monolayer: SAM)과, 상기 SAM의 상부에 인쇄된 탄소나노튜브층(Carbon nanotube)으로 구성된 활성층(SWNT;Single-Wall), 및 상기 활성층 상에서 서로 이격되어 인쇄된 소스 전극과 드레인 전극을 포함하여 구성하되, 롤투롤(R2R;Roll-To-Roll) 그라비아(Gravure) 공정으로 제조함으로써, 달성될 수 있다.
한편, 롤투롤(Roll-To-Roll) 그라비아(Gravure) 공정으로 제조되는 트랜지스터의 제조방법은, (a)기판상에 게이트전극을 인쇄하는 단계와, (b)상기 기판상에 상기 게이트전극을 덮도록 유전체층을 인쇄하는 단계와, (c)상기 인쇄된 유전체층의 상부에 연속으로 R2R 그라비아 공정을 이용해 인쇄된 표면개질제로 구성된 자기조립분자막(Self-assembled monolayer: SAM)을 형성하는 단계와, (d)상기 SAM의 상부에 탄소나노튜브층(Carbon nanotube)으로 구성된 활성층(SWNT;Single-Wall )을 인쇄하는 단계, 및 (e)상기 활성층 상에서 서로 이격되게 소스 전극과 드레인 전극을 인쇄하는 단계를 포함하여 제조할 수 있다.
이러한 자기조립박막은 티올기, 실라놀기, 포스핀기, L-라이신, 아민, 알데히드, 에폭시, 폴리리신(poly-Llysine) 중 선택된 어느 하나의 작용기를 포함하는 물질로 형성하고, 표면개질제는 상기 인쇄된 유전체층의 상부에 키토산(Chitosan) 잉크로 자기조립분자막을 형성하고, 그 상부에 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 연속으로 R2R 그라비아 공정을 이용해 인쇄하여 달성될 수 있다.
또한, 키토산 잉크는 1M(몰) 아세트산에 대한 키토산의 함량을 1중량%로 제조하고, 제조된 1중량%의 키토산과 에틸렌 글리콜(Ethylene Glycol)을 1대1의 비율로 혼합하여 조성되도록 하고, 폴리 라이신(Poly-L-Lysine)잉크는 폴리 라이신(Poly-L-Lysine) 용액에 부틸 캐비톨(Butyl cabitol)을 1대1의 비율로 혼합하여 조성할 수 있다.
그리고, 탄소나노튜브층은 단일벽 탄소나노튜브, 이중벽 탄소나노튜브, 다중벽 탄소나노튜브 또는 다발형 탄소나노튜브 중 어느 하나 이상으로 구성된다.
따라서 본 발명의 유전막 표면 개질용 트랜지스터 및 이의 제조 방법에 의하면 유전체 표면 개질용 잉크를 R2R 그라비아 인쇄방법을 사용하여 반도체층과 유전체층을 형성하여 트랜지스터를 제조하기 때문에 유전막 표면 개질을 통한 트랜지스터의 성능을 향상시킬 수가 있다.
또한, 본 발명의 유전막 표면 개질용 트랜지스터 및 이의 제조 방법에 의하면 저점도 잉크와 동시에 저점도에서 원하는 위치에 번지지 않고 잉크를 잘 전이할 수 있기 때문에 금속산화물 나노입자 기반의 유전체 막에 단분자 두께로 표면을 반도체 특성에 맞게 수식할 수 있는 효과가 있다.
그리고, 본 발명의 유전막 표면 개질용 트랜지스터 및 이의 제조 방법에 의하면 유전막 개질 잉크의 점도를 10 cp 이하로 손쉽게 제조가 가능하여 저점도 잉크의 전이에 맞추어 디자인한 무망점 V자형 형태의 그라비아 실린더를 이용하여 유전막위에 다양한 단분자 층으로 표면을 개질 할 수 있어, 다양한 유기 반도체 및 SWNT 반도체를 인쇄할 시에 최적의 반도체 층을 인쇄할 수 있어 이동도 1-0.1 cm2/Vs, 점멸비 105, 내구성 향상 및 문턱전압변화폭이 매우 적은 안정된 박막 트랜지스터를 제조할 수 있도록 한다.
도 1은 종래 기술에 따른 유기반도체 층으로 이루어진 활성층을 구비하는 박막 트랜지스터를 도시한 단면도,
도 2는 본 발명의 일실시예에 의한 유전막 표면 개질용 트랜지스터의 단면도,
도 3은 본 발명의 다른 실시예에 의한 유전막 표면 개질용 트랜지스터의 단면도,
도 4는 도 3의 유전막 표면 개질용 트랜지스터의 특성을 예시한 도면,
그리고,
도 5는 본 발명의 일실시예에 의한 유전막 표면 개질용 트랜지스터의 제조 방법을 설명하기 위한 흐름도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 및/또는 소프트웨어의 결합으로 구현될 수 있다.
이하, 도면을 참고하여 본 발명의 일실시예에 대하여 설명한다.
도 2는 본 발명의 일실시예에 의한 유전막 표면 개질용 트랜지스터의 단면도로서, 도시된 바와 같이, 본 실시예에 따른 유전막 표면 개질용 트랜지스터는 기판(110), 게이트 전극(120), 유전체층(130), 자기조립분자막(Self-assembled monolayer: SAM)(140), 활성층(SWNT;Single-Wall Carbon Nano Tube)(150), 소그전극(160), 드레인 전극(170)을 포함하여 구성된다.
기판(110)은 본 발명의 목적을 저해하지 않는 범위에서 다양한 물질을 사용할 수 있다. 예컨대, 유리기판, 실리콘기판, ITO글라스, 수정(quartz) 또는 플라스틱기판을 사용할 수 있다. 이때, 본 발명의 박막 트랜지스터를 플랙서블 장치에 적용하고 할 경우, 기판(110)은 유연한 특성을 갖는 플랙서블 기판을 사용하는 것이 바람직하다.
플랙서블 기판으로는 폴리카본에스테르(PolyCarbonate, PC), 폴리메틸메타크릴레이드(PolyMethylMetaAcrlate, PMMA), 폴리디메틸실록산(PolyDiMethylSiloxane, PDMS), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리이미드(Polyimide, PI), 폴리에테르설폰(Polyethersulfone,PES), 폴리에테르이미드(Polyetherimide, PEI), 폴리에스테르(Polyester, PET), 폴리에틸렌나프탈레이트(polyethylenenapthalate, PEN) 또는 환형올레핀공중합체(Cyclic Olefin Copolymer, COC)을 사용할 수 있다.
게이트 전극(120)은 기판(110) 상에 형성되며, 소스전극(160) 및 드레인전극(170)과 함께 도전물질 예컨대, 금속물질 또는 금속화합물질로 형성할 수 있다.
게이트 전극(120)은 50nm ~ 250nm 범위의 두께, 바람직하게는 150nm의 두께를 갖도록 형성할 수 있다. 그리고, 소스전극(160) 및 드레인전극(170)은 150nm ~ 350nm 범위의 두께, 바람직하게는 250nm의 두께를 갖도록 형성할 수 있다.
여기서, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다.
유전체층(130)은 게이트 절연층으로 동작되며 기판(110)상에서 게이트전극(120)을 덮도록 인쇄된다.
이러한 유전체층(130)은 무기절연물질 또는 유기절연물진 중 어느 하나로 이루어진 단일층을 형성하거나, 또는 무기절연물질과 유기절연물질이 혼합된 복합층으로 형성할 수 있다.
자기조립분자막(Self-assembled monolayer: SAM)(140)은 인쇄된 유전체층(130)의 상부에 연속으로 R2R 그라비아 공정을 이용해 표면개질제로 인쇄된다.
SAM(140)은 유기반도체층으로 전자(electron) 또는 정공(hole)과 같은 전하의 이동통로를 제공하는 즉, 채널(channel)로써 기능을 수행하도록 박막 트랜지스터의 사용목적 또는 요구되는 특성에 따라서 다양한 표면개질제를 사용하여 형성할 수 있다.
본 발명에서는 이러한 표면개질제로서, 티올기, 실라놀기, 포스핀기, L-라이신, 아민, 알데히드, 에폭시, 폴리라이신(poly-L-lysine) 중 선택된 어느 하나의 작용기를 포함하는 물질로 형성하며, 바람직하게는 인쇄된 유전체층의 상부에 키토산(Chitosan) 잉크로 자기조립분자막을 형성하고, 그 상부에 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 적층하여 연속으로 R2R 그라비아 공정을 이용해 인쇄하도록 한다.
본 발명에서 SAM층이 단분자막층 이상으로 올라가면 전체 유전체 캡에 영향을 주게 되어 유전체 수식막이 단분자층이면서도 후에 반도체를 인쇄할 때 안전하게 존재하고 있어야 하기 때문에 금속산화물 유전막 표면과 화학적 결합을 하거나 최소 이온 결합을 할 수 있는 화합물들을 중심으로 선별하여 유전막 개질용 R2R 그라비아 잉크를 점도 10 cp이하로 제조하는 것을 특징으로 한다.
키토산 잉크는 1M(몰) 아세트산에 대한 키토산의 함량을 1중량%로 제조하고, 제조된 1중량%의 키토산과 에틸렌 글리콜(Ethylene Glycol)을 1대1의 비율로 혼합하여 조성하고, 폴리 라이신(Poly-L-Lysine)잉크는 폴리 라이신(Poly-L-Lysine)용액에 부틸 캐비톨(Butyl cabitol)을 1대1의 비율로 혼합하여 조성할 수 있다.
도 3의 본 발명의 다른 실시예에 의한 유전막 표면 개질용 트랜지스터의 단면도와 도 4는 도 3의 유전막 표면 개질용 트랜지스터의 특성을 예시한 도면을 참고하면, (a)도면은 종래의 종래 기술에 따른 유기반도체 층으로 이루어진 활성층을 구비하는 박막 트랜지스터를 도시한 단면도이고, (b)도면은 인쇄된 유전체층(130)의 상부에 연속으로 R2R 그라비아 공정을 이용해 표면개질제로 키토산(chitosan)잉크로 인쇄된 SAM 구조를, (c)도면은 인쇄된 유전체층(130)의 상부에 연속으로 R2R 그라비아 공정을 이용해 키토산(Chitosan) 잉크로 자기조립분자막을 형성하고, 그 상부에 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 적층하여 연속으로 R2R 그라비아 공정을 이용해 인쇄하도록 한 구성이다.
즉, 본 발명에서는 유기반도체층을 키토산(chitosan)잉크로 인쇄하여 단일층으로 형성할 수도 있으며, 먼저 키토산(chitosan)잉크로 인쇄한 다음 폴리 라이신(Poly-L-Lysine) 잉크로 인쇄하여 복합층으로 형성할 수도 있다.
인쇄 트랜지스터의 성능을 비교평가 할 수 있는 단위인 게인(gain)은 인쇄회로가 신속하고 정확하게 동작하는 척도로 이용되는데, 게인은 이동도(mobility)와 점멸비(on/off ratio) 값에 의해 결정된다.
도면을 참고하면, 측정결과 (a) 보다 (b),(c)의 이동도와 점멸비가 10배 이상 높은 수치를 나타내고 있음을 알 수 있으므로, 인쇄 트랜지스터의 동작 특성이 10배 이상 향상 되었다고 볼 수 있고 결국 인쇄회로의 동작 특성 개선되어졌다고 볼 수 있는 것이다.
활성층(SWNT;Single-Wall Carbon Nano Tube)(150)은 다수의 탄소나노튜브(Carbon Nano Tube, CNT)가 불규칙적으로 연결된 네트워크(network)로 형성할 수 있으며, 활성층(150) 내 전하의 이동도 구체적으로는, 채널로 작용하는 유기반도체층인 SAM(140) 내 전하의 이동도를 향상시키는 역할을 수행한다.
이러한 활성층(150)으로는 단일벽 탄소나노튜브, 이중벽 탄소나노튜브, 다중벽 탄소나노튜브 또는 다발형 탄소나노튜브 중 어느 하나 이상으로 구성할 수 있으나, 본 발명에서는 전하이동도(charge mobility)를 향상시키고 용매에 대한 분산특성이 향상하고 인쇄성을 개선하기 위하여 단일벽 탄소나노튜브(SWNT;Single-Wall Carbon Nano Tube)를 사용하는 것으로 한다.
따라서, 활성층(150)을 구성하는 단일벽 탄소나노튜브의 탄소나노튜브가 유기반도체층인 SAM(140)내 분자와 분자 사이를 전기적으로 연결하는 커낵팅 로드(road)의 기능을 수행하기 때문에 전하의 이동도를 향상시킬 수 있다.
상술한 바와 같이 본 발명은 단일벽 탄소나노튜브층으로 구성된 활성층(150)과, 키토산과 폴리라이신으로 적층된 구조의 SAM(140)이 적층된 구조를 갖어 활성층 내 전하의 이동도를 향상시킬 수 있어 박막 트랜지스터의 동작특성을 향상시킬 수 있는 것이다.
소스전극(160) 및 드레인전극(170)은 활성층 상에서 서로 이격되어 인쇄된다.
또한, SAM(140)의 일함수와 유사한 일함수를 갖는 도전 물질을 사용하여 소스전극(160) 및 드레인전극(170)을 형성함으로써, 이들 사이의 전위장벽(potential barrier)을 낮추어 전하이동이 용이하여 박막 트랜지스터의 전기적인 특성을 향상시킬 수 있다.
이하, 이러한 구성의 유전막 표면 개질용 트랜지스터의 동작에 대하여 알아본다.
먼저, 소스전극(160)과 드레인전극(170) 사이에 전압을 전류를 흘리면 낮은 전압하에서는 전압에 비례하는 전류가 흐르게 된다. 이때, 게이트 전극(120)에 음의 전압(negative voltage)을 인가하면, 인가된 전압에 의한 전기장으로 인하여 유전체층(130)과 인접한 SAM(140)의 하부영역에 양의 전하가 유도된 축적층(accumulation layer)이 형성되어 박막 트랜지스터가 온상태(on state)가 된다. 이때, 소스전극(160)과 드레인전극(170) 사이에는 전도 가능한 전하 운반자가 많이 존재하기 때문에, 박막 트랜지스터가 오프상태일 때 보다 더 많은 전류를 흘릴 수가 있다. 이때, 본 발명은 단일벽 탄소나노튜브층으로 구성된 활성층(150)이 SAM(140)위에 적층된 구조를 갖기 때문에 활성층(150)과 SAM(140)간의 전하의 이동도를 향상시켜 박막 트랜지스터의 동작특성을 향상시킬 수 있다.
즉, 본 발명에서는 SWNT로 구성된 활성층(150)이 키토산과 폴리라이신으로 적층된 유기반도체층인 SAM(140)의 아민계열과 접착 특성이 매우 우수하다는 것에착안하여, 키토산이나 폴리라이신의 아민기가 활성층(150)과 유전체층(130)사이에서 conact 능력을 향상시켜 Field effect 현상이 좋아지도록 구성한 것이다.
이하, 도면을 이용하여 유전막 표면 개질용 트랜지스터의 제조 방법에 대하여 설명한다.
도 5는 본 발명의 일실시예에 의한 유전막 표면 개질용 트랜지스터의 제조 방법을 설명하기 위한 흐름도로서, 먼저 플렉시블 필름 기판(110)을 준비한다(S210).
준비된 기판(110) 상에 R2R 그라비아(Gravure)인쇄방법으로 게이트 전극(120)을 인쇄한다(S220).
게이트전극(120)은 도전물질 예컨대, 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)와 같은 금속물질 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)금속화합물질을 사용하여 형성할 수 있다. 그리고, 게이트전극은 50nm ~ 250nm 범위의 두께, 바람직하게는 150nm의 두께를 갖도록 형성할 수 있다.
여기서, 게이트전극(120)은 공지된 다양한 방법을 사용하여 형성할 수 있다. 예컨대, 기판 전면에 도전막 형성한 다음 패터닝하는 방법, 금속 섀도우 마스크(metal shadow mask)를 사용하여 형성하는 방법, 기판 상에 감광막패턴을 형성한 후 전면에 도전막을 증착하고 감광막패턴을 제거하는 리프트오프(lift-off)방법, 금속 페이스트(metal paste)를 이용한 프린팅법(printing) 등을 사용하여 형성할 수 있다.
다음으로, 기판(110)상에서 게이트전극(120)을 덮도록 유전체층(130)을 인쇄하여 형성한다(S230). 유전체층(130)은 무기절연물질 또는 유기절연물질 중 어느 하나를 사용하여 단일층으로 형성하거나, 또는 무기절연물과 유기절연물질을 혼합 사용하여 복합층으로 형성할 수 있다. 그리고, 유전체층(130)은 게이트전극(120)의 상부면을 기준으로 게이트전극의 두께보다 두껍게 형성하는 것이 바람직하다.
또한, 유전체층(130)은 소수성 표면을 갖도록 형성하여 활성층 특히, SAM(140)과 유전체층(130) 사이의 계면특성을 향상시킬 수 있도록 한다.
상기 단계 진행 중에 또는 진행을 완료한 다음 SAM형성용 표면개질제를 준비한다(S240).
표면개질제로는 키토산잉크와 폴리라이신 잉크를 사용할 수가 있는 데 먼저 키토산 잉크의 준비단계(S241)는 1M(몰) 아세트산에 대한 키토산의 함량을 1중량%로 제조하고, 제조된 1중량%의 키토산과 에틸렌 글리콜(Ethylene Glycol)을 1대1의 비율로 혼합하여 조성하고, 폴리 라이신(Poly-L-Lysine)잉크는 폴리 라이신(Poly-L-Lysine)용액에 부틸 캐비톨(Butyl cabitol)을 1대1의 비율로 혼합하여 조성할 수 있다.
이러한 표면개질제를 이용하여 단일층 또는 복합층으로 인쇄된 유전체층(130)의 상부에 연속으로 R2R 그라비아 공정을 이용해 자기조립분자막(Self-assembled monolayer: SAM)(140)을 형성한다(S250).
유기반도체층으로 동작되는 SAM(140)은 전자(electron) 또는 정공(hole)과 같은 전하의 이동통로를 제공하는 즉, 채널(channel)로써 기능을 수행한다.
또한, SAM(140)은 용액공정 기반의 R2R 그라비아공정을 사용하여 형성할 수 있으며, 바람직하게는 대면적 박막의 형성이 용이하고, 저렴한 비용으로 손쉽게 형성할 수 있는 용액공정을 사용하여 형성하는 것이 좋다.
이후, SAM(140) 상에 단일벽 탄소나노튜브로 활성층을 인쇄한다(S260).
단일벽 탄소나노튜브는 유기반도체층 내 전하의 이동도를 향상시킴과 동시에 박막 트랜지스터의 오프 누설전류는 감소시키기 위하여 단위면적당(1㎛2) 0.5개 ~ 1.5개 범위의 탄소나노튜브를 갖도록 형성하는 것이 바람직하다.
또한, 탄소나노튜브는 단일벽 탄소나노튜브(Single-Walled carbon Nano Tube, SWNT), 이중벽 탄소나노튜브, 다중벽 탄소나노튜브 및 다발형 탄소나노튜브로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들을 혼합하여 사용하여 형성할 수 있다. 바람직하게는 동일 체적 밀도(표면적)이 커서 전하의 이동도를 효과적으로 향상시킬 수 있는 단일벽 탄소나노튜브를 사용하여 형성하도록 한다.
다음으로 활성층(150) 상에 소스전극(160) 및 드레인전극(170)을 형성한다(S270).
소스전극(160) 및 드레인전극(170)은 도전물질 예컨대, 금속물질 또는 금속화합물질로 형성한다.
이러한 소스전극(160) 및 드레인전극(170)은 공지된 다양한 방법을 사용하여 형성할 수 있으므로 그 구체적 설명은 생략한다.
이와 같이, 본 발명은 유기반도체층인 SAM(140)과 단일벽 탄소나노튜브로 구성된 활성층(150)이 적층된 구조를 갖도록 함으로써, 전하의 이동도를 향상시킬 수 있으며, 박막 트랜지스터의 동작특성을 향상시킬 수 있는 효과가 있다.
한편, 상술한 바와 같이 본 발명에서는 유기반도체 인쇄를 위해 사용하는 유전막 표면 개질제와 SWNT를 반도체로 인쇄할 때 사용하는 유전막 표면 개질 제를 각각 개발하고자 하였으며, 이때 표면 개질제가 기존의 망점을 지닌 그라비아 실린더를 사용하게 되면 저점도 잉크로 인해 잉크전이가 불량하고 동시에 잉크가 기판에 전이된 후 흐르는 현상이 발생하여 원하는 위치에 정확하게 인쇄를 할수 없게 되는 문제점을 해결하기 위하여 본 발명에서는 폭 20-30 um로 하고 깊이 5 um의 무망점 형태의 V자형 구조를 지닌 그라비아 실린더를 제조하여 R2R 인쇄 공정을 통해 연속적으로 단분자층으로 유전막을 수식하여 손쉽게 성능이 향상된 트랜지스터를 대량 생산할 수 있도록 하는 것이다.
이상에서 본 발명은 기재된 구체예에 대하여 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.
110 : 기판 120 : 게이트 전극
130 : 유전체층 140 : SAM
141 : 키토산층 142 : 폴리 라이신층
150 : 활성층 160 : 소스전극
170 : 드레인전극

Claims (14)

  1. 롤투롤(R2R;Roll-To-Roll) 그라비아(Gravure) 공정으로 제조되는 트랜지스터에 있어서,
    기판 상에 형성된 게이트전극;
    상기 기판상에서 상기 게이트전극을 덮도록 인쇄된 유전체층;
    상기 인쇄된 유전체층의 상부에 연속으로 R2R 그라비아 공정을 이용해 인쇄된 표면개질제로 구성된 자기조립분자막(Self-assembled monolayer: SAM);
    상기 SAM의 상부에 인쇄된 탄소나노튜브층(Carbon nanotube)으로 구성된 활성층(SWNT;Single-Wall );및
    상기 활성층 상에서 서로 이격되어 인쇄된 소스 전극과 드레인 전극;
    을 포함하는 유전막 표면 개질용 트랜지스터.
  2. 제 1항에 있어서,
    상기 자기조립박막은
    티올기, 실라놀기, 포스핀기, L-라이신, 아민, 알데히드, 에폭시, 폴리리신(poly-Llysine) 중 선택된 어느 하나의 작용기를 포함하는 물질로 형성되는 유전막 표면 개질용 트랜지스터.
  3. 제 2항에 있어서,
    상기 표면개질제는
    상기 인쇄된 유전체층의 상부에 키토산(Chitosan) 잉크 또는 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 R2R 그라비아 공정을 이용해 인쇄하는 유전막 표면 개질용 트랜지스터.
  4. 제 2항에 있어서,
    상기 표면개질제는
    상기 인쇄된 유전체층의 상부에 키토산(Chitosan) 잉크로 자기조립분자막을 형성하고, 그 상부에 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 연속으로 R2R 그라비아 공정을 이용해 인쇄하는 유전막 표면 개질용 트랜지스터.
  5. 제 3항에 있어서,
    상기 키토산 잉크는
    1M(몰) 아세트산에 대한 키토산의 함량을 1중량%로 제조하고, 제조된 1중량%의 키토산과 에틸렌 글리콜(Ethylene Glycol)을 1대1의 비율로 혼합하여 조성되는 유전막 표면 개질용 트랜지스터.
  6. 제 3항에 있어서,
    상기 폴리 라이신(Poly-L-Lysine)잉크는
    폴리 라이신(Poly-L-Lysine)용액에 부틸 캐비톨(Butyl cabitol)을 1대1의 비율로 혼합하여 조성되는 유전막 표면 개질용 트랜지스터.
  7. 제 1항에 있어서,
    상기 탄소나노튜브층은
    단일벽 탄소나노튜브, 이중벽 탄소나노튜브, 다중벽 탄소나노튜브 또는 다발형 탄소나노튜브 중 어느 하나 이상으로 구성되는 유전막 표면 개질용 트랜지스터.
  8. 롤투롤(Roll-To-Roll) 그라비아(Gravure) 공정으로 제조되는 트랜지스터의 제조방법에 있어서,
    (a)기판상에 게이트전극을 인쇄하는 단계;
    (b)상기 기판상에 상기 게이트전극을 덮도록 유전체층을 인쇄하는 단계;
    (c)상기 인쇄된 유전체층의 상부에 연속으로 R2R 그라비아 공정을 이용해 인쇄된 표면개질제로 구성된 자기조립분자막(Self-assembled monolayer: SAM)을 형성하는 단계;
    (d)상기 SAM의 상부에 탄소나노튜브층(Carbon nanotube)으로 구성된 활성층(SWNT;Single-Wall )을 인쇄하는 단계;및
    (e)상기 활성층 상에서 서로 이격되게 소스 전극과 드레인 전극을 인쇄하는 단계;
    를 포함하는 유전막 표면 개질용 트랜지스터의 제조방법.
  9. 제 8항에 있어서,
    상기 자기조립박막은
    티올기, 실라놀기, 포스핀기, L-라이신, 아민, 알데히드, 에폭시, 폴리리신(poly-Llysine) 중 선택된 어느 하나의 작용기를 포함하는 물질로 형성되는 유전막 표면 개질용 트랜지스터의 제조방법.
  10. 제 9항에 있어서,
    상기 표면개질제는
    상기 인쇄된 유전체층의 상부에 키토산(Chitosan) 잉크 또는 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 R2R 그라비아 공정을 이용해 인쇄하는 유전막 표면 개질용 트랜지스터의 제조방법.
  11. 제 9항에 있어서,
    상기 표면개질제는
    상기 인쇄된 유전체층의 상부에 키토산(Chitosan) 잉크로 자기조립분자막을 형성하고, 그 상부에 폴리 라이신(Poly-L-Lysine) 잉크로 자기조립분자막을 연속으로 R2R 그라비아 공정을 이용해 인쇄하는 유전막 표면 개질용 트랜지스터의 제조방법.
  12. 제 10항에 있어서,
    상기 키토산 잉크는
    1M(몰) 아세트산에 대한 키토산의 함량을 1중량%로 제조하고, 제조된 1중량%의 키토산과 에틸렌 글리콜(Ethylene Glycol)을 1대1의 비율로 혼합하여 조성되는 유전막 표면 개질용 트랜지스터의 제조방법.
  13. 제 10항에 있어서,
    폴리 라이신(Poly-L-Lysine)잉크는
    폴리 라이신(Poly-L-Lysine) 용액에 부틸 캐비톨(Butyl cabitol)을 1대1의 비율로 혼합하여 조성되는 유전막 표면 개질용 트랜지스터의 제조방법.
  14. 제 8항에 있어서,
    상기 탄소나노튜브층은
    단일벽 탄소나노튜브, 이중벽 탄소나노튜브, 다중벽 탄소나노튜브 또는 다발형 탄소나노튜브 중 어느 하나 이상으로 구성되는 유전막 표면 개질용 트랜지스터.












KR20130071389A 2013-06-21 2013-06-21 유전막 표면 개질용 트랜지스터 및 이의 제조 방법 KR101487443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130071389A KR101487443B1 (ko) 2013-06-21 2013-06-21 유전막 표면 개질용 트랜지스터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130071389A KR101487443B1 (ko) 2013-06-21 2013-06-21 유전막 표면 개질용 트랜지스터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150000043A true KR20150000043A (ko) 2015-01-02
KR101487443B1 KR101487443B1 (ko) 2015-01-29

Family

ID=52474252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130071389A KR101487443B1 (ko) 2013-06-21 2013-06-21 유전막 표면 개질용 트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101487443B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704965B1 (en) 2016-09-27 2017-07-11 International Business Machines Corporation Semiconductor device with self-aligned carbon nanotube gate
CN108716351A (zh) * 2018-08-03 2018-10-30 张猛 一种含有活性炭的净醛木门的制造方法
KR20190075433A (ko) * 2017-12-21 2019-07-01 주식회사 엔디디 바이오 감지 장치
KR20190105428A (ko) * 2018-03-05 2019-09-17 광운대학교 산학협력단 플렉서블 디스플레이 및 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법
US10930851B2 (en) * 2018-07-18 2021-02-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for carbon nanotube composite film, carbon nanotube TFT and manufacturing method for the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258532A (ja) 2007-04-09 2008-10-23 Brother Ind Ltd 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ。
KR101319499B1 (ko) * 2008-02-22 2013-10-17 엘지디스플레이 주식회사 화학적 자기조립 방법을 이용한 나노선 혹은탄소나노튜브의 적층 및 패턴형성 방법과, 이를 적용한액정표시장치의 제조방법
KR101006893B1 (ko) * 2008-04-28 2011-01-12 (주) 파루 유연성 유기박막 트랜지스터 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704965B1 (en) 2016-09-27 2017-07-11 International Business Machines Corporation Semiconductor device with self-aligned carbon nanotube gate
US10943786B2 (en) 2016-09-27 2021-03-09 Elpis Technologies Inc. Semiconductor device with self-aligned carbon nanotube gate
KR20190075433A (ko) * 2017-12-21 2019-07-01 주식회사 엔디디 바이오 감지 장치
KR20190105428A (ko) * 2018-03-05 2019-09-17 광운대학교 산학협력단 플렉서블 디스플레이 및 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법
US10930851B2 (en) * 2018-07-18 2021-02-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for carbon nanotube composite film, carbon nanotube TFT and manufacturing method for the same
CN108716351A (zh) * 2018-08-03 2018-10-30 张猛 一种含有活性炭的净醛木门的制造方法

Also Published As

Publication number Publication date
KR101487443B1 (ko) 2015-01-29

Similar Documents

Publication Publication Date Title
Tong et al. Printed thin-film transistors: research from China
Cao et al. Fully screen-printed, large-area, and flexible active-matrix electrochromic displays using carbon nanotube thin-film transistors
Matsuhisa et al. Printable elastic conductors with a high conductivity for electronic textile applications
Kang et al. High‐performance printed transistors realized using femtoliter gravure‐printed sub‐10 μm metallic nanoparticle patterns and highly uniform polymer dielectric and semiconductor layers
Zaumseil Single-walled carbon nanotube networks for flexible and printed electronics
Cao et al. Screen printing as a scalable and low-cost approach for rigid and flexible thin-film transistors using separated carbon nanotubes
Yu et al. Small hysteresis nanocarbon-based integrated circuits on flexible and transparent plastic substrate
Cao et al. Random networks and aligned arrays of single-walled carbon nanotubes for electronic device applications
US9088000B2 (en) Transistor structures and methods of fabrication thereof
WO2010010766A1 (ja) 電界効果型トランジスタおよび回路装置
Kim et al. Inkjet printed circuits on flexible and rigid substrates based on ambipolar carbon nanotubes with high operational stability
Wu et al. Studies of gold nanoparticles as precursors to printed conductive features for thin-film transistors
KR101487443B1 (ko) 유전막 표면 개질용 트랜지스터 및 이의 제조 방법
Cao et al. Top-contact self-aligned printing for high-performance carbon nanotube thin-film transistors with sub-micron channel length
US20070155064A1 (en) Method for manufacturing carbon nano-tube FET
US8309992B2 (en) Switching element including carbon nanotubes and method for manufacturing the same
Lu et al. Printed carbon nanotube thin-film transistors: progress on printable materials and the path to applications
JP2008258608A (ja) 両極性トランジスタ設計
TW201108311A (en) Process for aligning nanoparticles
Chen et al. Thin dielectric-layer-enabled low-voltage operation of fully printed flexible carbon nanotube thin-film transistors
CN101689566B (zh) 半导体装置及其制造方法以及图像显示装置
Zheng et al. Smart Electronic Systems: Heterogeneous Integration of Silicon and Printed Electronics
Kim et al. Enhanced performance and reliability of organic thin film transistors through structural scaling in gravure printing process
Li et al. Ink-jet printed thin-film transistors with carbon nanotube channels shaped in long strips
Choi et al. Remote gating of Schottky barrier for transistors and their vertical integration

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6