KR20140139831A - Wireless communication appatus - Google Patents

Wireless communication appatus Download PDF

Info

Publication number
KR20140139831A
KR20140139831A KR1020130060442A KR20130060442A KR20140139831A KR 20140139831 A KR20140139831 A KR 20140139831A KR 1020130060442 A KR1020130060442 A KR 1020130060442A KR 20130060442 A KR20130060442 A KR 20130060442A KR 20140139831 A KR20140139831 A KR 20140139831A
Authority
KR
South Korea
Prior art keywords
input
integrated circuit
output
pin
layer
Prior art date
Application number
KR1020130060442A
Other languages
Korean (ko)
Inventor
조민기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130060442A priority Critical patent/KR20140139831A/en
Priority to CN201310359405.XA priority patent/CN104183565A/en
Publication of KR20140139831A publication Critical patent/KR20140139831A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

The present invention relates to a wireless communication apparatus capable of mounting an integrated circuit on both sides of a substrate. The wireless communication apparatus according to one embodiment of the present invention includes a substrate which includes a conductive line inside, a main integrated circuit which is fixed on one side fo the substrate and includes at least part of a plurality of input and output pins (a first input and output pin part) which are electrically connected to the conductive line, and a frontend module integrated circuit which is fixed on the other side of the substrate and includes at least part of a plurality of input and output pins (a second input and output pin part) which are electrically connected to the main integrated circuit through the conductive line.

Description

무선 통신 장치 {WIRELESS COMMUNICATION APPATUS}[0001] WIRELESS COMMUNICATION APPATUS [0002]

본 발명은 집적 회로를 기판의 양면에 실장할 수 있는 무선 통신 장치에 관한 것이다.The present invention relates to a wireless communication apparatus capable of mounting an integrated circuit on both sides of a substrate.

최근에는 무선 통신 장치의 고기능화 및 기술 집적화가 이루어지면서, 무선 통신 장치의 소형화가 중요한 이슈가 되고 있다. In recent years, as wireless communication devices have become more sophisticated and technology is integrated, miniaturization of wireless communication devices has become an important issue.

이러한 무선 통신 장치는, 무선 통신 장치를 제어하는 메인 집적회로(Main Intergrated Circuit)와, RF 프론트 엔드 모듈(Radio Frequency Front End Module) 등의 기타 구성 요소를 전기적으로 연결하는 것이 요구되며, 이러한 전기적인 연결에서의 효율성이 무선 통신 장치의 소형화 및 신회성에 직접적으로 영향을 미치는 요소가 되고 있다.
Such a radio communication apparatus is required to electrically connect a main integrated circuit (a main integrated circuit) for controlling the radio communication apparatus and other components such as an RF front end module, Efficiency in connection has become a factor directly affecting miniaturization and innovation of wireless communication devices.

종래의 무선 통신 장치는, 기판의 일 면에 소정의 도전성 라인을 형성하고, 그러한 도전성 라인에 접촉하도록 메인 집적회로 및 기타 구성요소를 고정하여 구성되었다. A conventional radio communication apparatus is constituted by forming a predetermined conductive line on one surface of a substrate and fixing the main integrated circuit and other components so as to contact the conductive line.

그러나 메인 집적회로의 핀 수가 다수 개를 구비하고 있어, 이러한 방식의 경우 기판의 도전성 라인이 매우 복잡하게 형성되어야 하거나, 또는 기타 구성요소의 배치가 비 효율적으로 이루어져야만 하는 한계점이 있었다.
However, since the number of pins of the main integrated circuit is large, there is a limitation in that the conductive lines of the substrate must be formed very complicatedly or the arrangement of the other components must be performed inefficiently.

이러한 한계를 극복하기 위하여, 복수개의 기판을 적층하여 인쇄회로기판을 형성하고, 그러한 인쇄회로기판 내에 도전 라인을 내재시켜, 기판에 부착된 구성요소들 간의 전기적인 연결을 수행하는 기술이 개발되었다. To overcome these limitations, a technique has been developed in which a plurality of substrates are laminated to form a printed circuit board, a conductive line is embedded in the printed circuit board, and an electrical connection is made between the components attached to the substrate.

그러나, 이러한 다층 인쇄회로기판의 경우에도, 메인 집적회로에서 사용되는 다수개의 핀과의 전기적인 연결을 기판 내부의 도전성 라인만으로 구성하기 어려운 한계점이 있다. However, even in the case of such a multilayer printed circuit board, there is a limit in that it is difficult to electrically connect the pins to a plurality of pins used in the main integrated circuit by only conductive lines inside the board.

특히, 메인 집적회로를 포함하는 다수의 구성 요소들을 기판의 한 면에 배치하여 전기적으로 연결하였으므로, 도전 라인의 형성이 복잡해지고, 연결의 신뢰성이 저하되거나 또는 도전 라인 간 영향이 발생하여 신호의 신뢰성이 저하되는 문제점이 발생하였다.
Particularly, since a plurality of components including the main integrated circuit are disposed on one side of the substrate and are electrically connected, the formation of the conductive line becomes complicated, the reliability of the connection is lowered, or the influence between the conductive lines occurs, And the like.

하기의 특허문헌 1은 단일 패키지 무선 통신 장치에 관한 것이나, 상술한 종래 기술의 문제점에 대한 해결책을 제시하지 못하고 있다. The following patent document 1 relates to a single-package wireless communication apparatus, but fails to provide a solution to the above-described problems of the prior art.

한국 공개특허공보 제2008-0102270호Korean Patent Publication No. 2008-0102270

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 기판의 일 면에 메인 집적회로를, 타면에 프론트엔드 모듈 집적회로를 배치하고, 기판의 내부에 형성된 도전 라인을 이용하여 메인 집적회로와 프론트엔드 모듈 집적회로를 용이하게 전기적으로 연결하여, 도전 라인의 구성이 간단하고 메인 집적회로와 프론트엔드 모듈 집적회로의 연결의 신뢰성을 높일 수 있는 무선 통신 장치를 제공한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art described above, in which a main integrated circuit and a front end module integrated circuit are disposed on one surface of a substrate and a main integrated circuit And a front end module integrated circuit are easily electrically connected to each other so that the configuration of the conductive line is simple and the reliability of the connection between the main integrated circuit and the front end module integrated circuit can be enhanced.

본 발명의 제1 기술적인 측면은 무선 통신 장치를 제안한다. 상기 무선 통신 장치는, 내부에 도전 라인을 구비한 기판, 상기 기판의 일 면에 고정되고, 복수의 입출력 핀(이하, '제1 입출력 핀부'라 함) 중 적어도 일부가 상기 도전 라인과 전기적으로 연결되는 메인 집적회로 및 상기 기판의 타 면에 고정되고, 복수의 입출력 핀(이하, '제2 입출력 핀부'라 함) 중 적어도 일부가 상기 도전 라인을 통하여 상기 메인 집적회로와 전기적으로 연결되는 프론트엔드 모듈 집적회로를 포함한다.A first technical aspect of the present invention proposes a wireless communication device. The wireless communication apparatus includes a substrate having a conductive line therein, at least a part of a plurality of input / output pins (hereinafter referred to as 'first input / output pin') fixed to one surface of the substrate and electrically connected to the conductive line And a plurality of input / output pins (hereinafter, referred to as " second input / output pins ") are electrically connected to the main integrated circuit through the conductive lines, End module integrated circuit.

일 실시예에서, 상기 도전 라인은 상기 기판을 관통하는 적어도 하나의 도전성 비아홀을 포함할 수 있다.In one embodiment, the conductive line may include at least one conductive via hole passing through the substrate.

일 실시예에서, 상기 제1 입출력 핀부 중 적어도 일부의 입출력 핀은 소정 간격의 배열 구조로 배치되고, 상기 배열 구조로 배치된 적어도 일부의 입출력 핀은 각각 상기 적어도 하나의 도전성 비아홀에 삽입되어 전기적으로 연결될 수 있다.In one embodiment, the input / output pins of at least some of the first input / output pins are arranged in a predetermined spacing arrangement, and at least a part of the input / output pins arranged in the arrangement structure are inserted into the at least one conductive via hole, Can be connected.

일 실시예에서, 상기 제2 입출력 핀부 중 적어도 일부의 입출력 핀은 상기 제1 입출력 핀부의 적어도 일부의 입출력 핀과 동일한 소정 간격을 가지는 배열 구조로 배치될 수 있다.In one embodiment, the input / output pins of at least some of the second input / output pin units may be arranged in an array structure having the same spacing as the input / output pins of at least a part of the first input / output pin unit.

일 실시예에서, 상기 메인 집적회로는 소정의 배열 구조를 가지는 상기 제1 입출력 핀부를 포함하고, 상기 프론트엔드 모듈 집적회로는 상기 메인 집적 회로의 상기 제1 입출력 핀부의 배열 구조에 대칭되는 배열 구조를 가질 수 있다.In one embodiment, the main integrated circuit includes the first input / output pin portion having a predetermined arrangement structure, and the front end module integrated circuit includes an array structure which is symmetrical to the arrangement structure of the first input / output pin portions of the main integrated circuit Lt; / RTI >

일 실시예에서, 상기 프론트엔드 모듈 집적회로는 상기 메인 집적회로의 입출력 핀을 구성하는 입력 핀 또는 출력 핀의 배치와 상하 관계에서 대응되는, 출력 핀 또는 입력 핀의 배치를 가질 수 있다.In one embodiment, the front-end module integrated circuit may have an arrangement of output pins or input pins corresponding to the arrangement of input pins or output pins constituting the input / output pins of the main integrated circuit.

일 실시예에서, 상기 기판은 복수의 층을 포함하는 다층 기판으로서, 적어도 하나의 도전성 비아홀을 각각 구비한 제1 층 및 제 3층 및 상기 제1 층 및 제 3층 사이에 적층되고, 상기 제1 층 및 제3 층의 비아 홀을 전기적으로 연결하는 소정의 도전 연결 라인을 구비한 제 2층을 포함할 수 있다.
In one embodiment, the substrate is a multilayer substrate comprising a plurality of layers, wherein the multilayer substrate comprises a first layer and a third layer each having at least one conductive via hole, and a second layer stacked between the first layer and the third layer, And a second layer having predetermined conductive connection lines for electrically connecting the via holes of the first layer and the third layer.

본 발명의 제2 기술적인 측면은 다른 무선 통신 장치를 제안한다. 상기 무선 통신 장치는, 적어도 하나의 관통형 비아홀을 포함하는 도전 라인을 구비한 기판, 복수의 입출력 핀(이하, '제1 입출력 핀부'라 함)을 구비하고, 상기 제1 입출력 핀부 중 적어도 일부의 입출력 핀은 상기 관통형 비아홀의 일 단과 전기적으로 연결되는 메인 집적회로 및 복수의 입출력 핀(이하, '제2 입출력 핀부'라 함)을 구비하고, 상기 제2 입출력 핀부 중 적어도 일부의 입출력 핀은 상기 관통형 비아홀의 타 단과 전기적으로 연결되는 프론트엔드 모듈 집적회로를 포함한다.A second technical aspect of the present invention proposes another wireless communication device. The wireless communication apparatus includes a substrate having a conductive line including at least one through hole, a plurality of input / output pins (hereinafter referred to as first input / output pin portions), and at least a part of the first input / And a plurality of input / output pins (hereinafter referred to as " second input / output pins ") electrically connected to one end of the through-via holes, and at least a part of the input / output pins And a front end module integrated circuit electrically connected to the other end of the through via hole.

일 실시예에서, 상기 제1 및 제2 입출력 핀부는 RF 입출력 핀, 직류 전원핀, 시스템 클록 핀 및 RF 스위치 핀 중 적어도 하나를 포함하고, 상기 제2 입출력 핀부의 핀 배열은 상기 제1 입출력 핀부의 핀 배열과 좌우 방향으로 대칭될 수 있다.In one embodiment, the first and second input / output pin portions include at least one of an RF input / output pin, a DC power pin, a system clock pin, and an RF switch pin, and the pin arrangement of the second input / And can be symmetrical in the left and right directions.

일 실시예에서, 상기 제1 입출력 핀부는 소정의 데이터 통신을 위한 적어도 하나의 호스트 인터페이스 핀을 더 포함하고, 상기 제2 입출력 핀부는 상기 적어도 하나의 호스트 인터페이스 핀에 대응되는 위치에 그라운드 핀을 포함할 수 있다.In one embodiment, the first input / output pin unit further includes at least one host interface pin for predetermined data communication, and the second input / output pin unit includes a ground pin at a position corresponding to the at least one host interface pin can do.

일 실시예에서, 상기 기판은 복수의 층을 포함하는 다층 기판으로서, 적어도 하나의 도전성 비아홀을 각각 구비한 제1 층 및 제 3층, 및 상기 제1 층 및 제 3층 사이에 적층되고 상기 제1 층 및 제3 층의 비아 홀을 전기적으로 연결하는 소정의 도전 연결 라인을 구비한 제 2층을 포함할 수 있다.In one embodiment, the substrate is a multilayer substrate comprising a plurality of layers, wherein the multilayer substrate includes a first layer and a third layer each having at least one conductive via hole, and a second layer stacked between the first layer and the third layer, And a second layer having predetermined conductive connection lines for electrically connecting the via holes of the first layer and the third layer.

일 실시예에서, 상기 관통형 비아홀은 상기 제1 층에 포함된 도전성 비아홀 및 상기 제3 층에 포함된 도전성 비아홀이 직접 연결되어 형성될 수 있다.In one embodiment, the through via-hole may be formed by directly connecting the conductive via hole included in the first layer and the conductive via hole included in the third layer.

일 실시예에서, 상기 관통형 비아홀은 상기 메인 집적회로와 전기적으로 연결되는 일 단의 직경과, 상기 프론트엔드 모듈 집적회로와 전기적으로 연결되는 타단의 직경이 서로 상이할 수 있다.In one embodiment, the through-via-hole may have a diameter that is one end electrically connected to the main integrated circuit, and a diameter of the other end electrically connected to the front end module integrated circuit may be different from each other.

본 발명의 일 실시형태에 의하면, 기판의 일 면에 메인 집적회로를, 타면에 프론트엔드 모듈 집적회로를 배치하고, 기판의 내부에 형성된 도전 라인을 이용하여 메인 집적회로와 프론트엔드 모듈 집적회로를 용이하게 전기적으로 연결하여, 도전 라인의 구성이 간단하고 메인 집적회로와 프론트엔드 모듈 집적회로의 연결의 신뢰성을 높일 수 있는 효과가 있다.According to one embodiment of the present invention, a main integrated circuit and a front end module integrated circuit are disposed on one surface of a substrate and a front end module integrated circuit is provided on the other surface, and a main integrated circuit and a front end module integrated circuit So that the configuration of the conductive lines is simple and the reliability of the connection between the main integrated circuit and the front end module integrated circuit can be improved.

도 1은 일반적인 무선 통신 장치의 결합 구성을 도시하는 단면도이다.
도 2는 본 발명에 따른 무선 통신 장치의 일 실시예를 설명하기 위한 단면도이다.
도 3은 본 발명에 따른 메인 집적회로의 핀 배열의 일 실시예를 도시하는 참고도이다.
도 4는 본 발명에 따른 프론트엔드 모듈 집적회로의 핀 배열의 일 실시예를 도시하는 참고도이다.
도 5는 본 발명에 따른 프론트엔드 모듈 집적회로의 회로 배열의 일 실시예를 도시하는 참고도이다.
도 6은 본 발명에 따른 기판의 일 실시예를 도시하는 단면도이다.
도 7은 본 발명에 따른 기판의 다른 일 실시예를 도시하는 단면도이다.1 is a cross-sectional view showing a combined structure of a general radio communication apparatus.
2 is a cross-sectional view illustrating an embodiment of a wireless communication apparatus according to the present invention.
3 is a reference view showing an embodiment of a pin arrangement of a main integrated circuit according to the present invention.
4 is a reference view showing an embodiment of a pin arrangement of a front end module integrated circuit according to the present invention.
5 is a reference diagram showing an embodiment of a circuit arrangement of a front end module integrated circuit according to the present invention.
6 is a cross-sectional view showing an embodiment of a substrate according to the present invention.
7 is a cross-sectional view showing another embodiment of the substrate according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
In the drawings referred to in the present invention, elements having substantially the same configuration and function will be denoted by the same reference numerals, and the shapes and sizes of the elements and the like in the drawings may be exaggerated for clarity.

도 1은 일반적인 무선 통신 장치의 결합 구성을 도시하는 단면도이다.1 is a cross-sectional view showing a combined structure of a general radio communication apparatus.

도 1을 참조하면, 무선 통신 장치는 기판(10), 메인 집적회로(20) 및 프론트엔드 모듈(30)을 포함할 수 있다.Referring to FIG. 1, a wireless communication device may include a substrate 10, a main integrated circuit 20, and a front end module 30.

기판(10)에는 메인 집적회로(20) 및 프론트엔드 모듈(30)이 실장되며, 도시되지 않았으나, 프론트엔드 모듈(30) 외의 기타 구성요소(예컨대, 기준 클럭 발생회로 등)이 실장되어 메인 집적회로(20)와 전기적으로 연결될 수 있다. 도시된 바와 같이, 메인 집적회로(20) 및 프론트엔드 모듈(30) 등은, 기판(10)의 일 면에 실장된다.The main integrated circuit 20 and the front end module 30 are mounted on the substrate 10 and other components other than the front end module 30 such as a reference clock generation circuit are mounted, Can be electrically connected to the circuit (20). As shown in the figure, the main integrated circuit 20, the front end module 30, and the like are mounted on one surface of the substrate 10.

메인 집적회로(20)는 기판(10) 내에 형성된 도전 라인(11)를 통하여 프론트엔드 모듈(30)과 전기적으로 연결될 수 있다.The main integrated circuit 20 may be electrically connected to the front end module 30 through a conductive line 11 formed in the substrate 10. [

메인 집적회로(20)는 다수의 입출력 핀을 구비할 수 있으며, 전기적으로 연결되어야 하는 핀의 수는 복수개가 된다. 따라서, 도시된 예에서는 일부 생략 되어 표현되었으나, 실제적 구현에 있어서는 메인 집적회로(20)의 핀은 기판(10)의 내부뿐만 아니라 실장 표면에도 다양한 도전 라인이 형성되는 것이 요구된다. 이로 인하여, 메인 집적회로(20)와 프론트엔드 모듈(30)을 포함하는 기타 구성요소 간의 전기적 연결이 복잡성을 가지게 된다. 또한, 복잡하게 연결된 도전 라인은, 상호간의 간섭이 유발되어 무선 통신의 신뢰성을 하락시키는 문제가 발생하기도 한다.
The main integrated circuit 20 may include a plurality of input / output pins, and the number of pins to be electrically connected is plural. Accordingly, in the illustrated embodiment, the pins of the main integrated circuit 20 are required to have various conductive lines formed not only on the inside of the substrate 10 but also on the mounting surface. This leads to the complexity of the electrical connection between the main integrated circuit 20 and other components, including the front end module 30. [ Further, the complicatedly connected conductive lines cause interference between each other, thereby causing a problem of lowering the reliability of wireless communication.

이하에서는, 도 2 내지 도 7을 참조하여 본 발명에 따른 무선 통신 장치의 다양한 실시예들에 대하여 설명한다.
Hereinafter, various embodiments of a wireless communication apparatus according to the present invention will be described with reference to Figs. 2 to 7. Fig.

도 2는 본 발명에 따른 무선 통신 장치의 일 실시예를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating an embodiment of a wireless communication apparatus according to the present invention.

도 2를 참조하면, 무선 통신 장치는 기판(100), 메인 집적회로(200) 및 프론트엔드 모듈 집적회로(300)를 포함한다. 실시예에 따라, 무선 통신 장치는 호스트 인터페이스 모듈(400)을 더 포함할 수 있다. Referring to FIG. 2, a wireless communication device includes a substrate 100, a main integrated circuit 200, and a front end module integrated circuit 300. In accordance with an embodiment, the wireless communication device may further include a host interface module 400.

기판(100)은 내부에 도전 라인(100)을 구비하고 있으며, 메인 집적회로(200)는 무선 통신을 위한 제어를 수행하는 집적회로로서, 기판(100)의 일 면에 고정된다.The substrate 100 has a conductive line 100 therein and the main integrated circuit 200 is an integrated circuit for performing control for wireless communication and is fixed to one surface of the substrate 100.

프론트엔드 모듈 집적회로(300)는 집적회로 형태로 구성된 프론트엔드 모듈로서, 기판(100)의 타 면에 고정된다. 프론트엔드 모듈 집적회로(300)는 송신 파워앰프(Tx Power Amplifier), 수신 앰프(Rx Low Noise Amplifier), RF 스위치 회로 등을 포함할 수 있다. 일 실시예에서, 프론트엔드 모듈 집적회로(300)는 매칭 회로, 필터, 디플렉서 및 기준 클럭 회로 중 적어도 하나를 더 포함하여 구성될 수 있다.The front end module integrated circuit 300 is a front end module configured in the form of an integrated circuit and is fixed to the other surface of the substrate 100. [ The front end module integrated circuit 300 may include a transmission power amplifier (Tx Power Amplifier), a reception amplifier (Rx Low Noise Amplifier), an RF switch circuit, and the like. In one embodiment, the front end module integrated circuit 300 may further comprise at least one of a matching circuit, a filter, a duplexer, and a reference clock circuit.

호스트 인터페이스 모듈(400)은 메인 집적회로(200)와 전기적으로 연결되어, 호스트 측과의 연결 인터페이스를 제공할 수 있다.The host interface module 400 may be electrically connected to the main integrated circuit 200 to provide a connection interface with the host side.

도 2에 도시된 바와 같이, 본 발명에 따른 무선 통신 장치는 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)를 서로 다른 면에 실장하는 양면 실장의 구조로 이루어진다.As shown in FIG. 2, the wireless communication apparatus according to the present invention includes a two-sided mounting structure in which the main integrated circuit 200 and the front-end module integrated circuit 300 are mounted on different surfaces.

또한, 이러한 양면 실장된 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300) 간의 전기적 연결은, 기판(100)의 내부에 구비된 도전 라인(110)을 통하여 이루어질 수 있다. The electrical connection between the main-integrated circuit 200 and the front-end module integrated circuit 300 may be performed through the conductive line 110 provided in the substrate 100.

즉, 메인 집적회로(200)는 복수의 입출력 핀(이하, '제1 입출력 핀부'라 함)을 구비하고 있으며, 이러한 제1 입출력 핀부 중 적어도 일부의 입출력 핀은 도전 라인(100)과 전기적으로 연결될 수 있다. That is, the main integrated circuit 200 includes a plurality of input / output pins (hereinafter, referred to as first input / output pin portions), and at least some input / output pins of the first input / output pins are electrically connected to the conductive lines 100 Can be connected.

또한, 프론트엔드 모듈 집적회로(300)도 복수의 입출력 핀(이하, '제2 입출력 핀부'이라 함)을 구비할 수 있으며, 제2 입출력 핀부 중 적어도 일부의 입출력 핀은 도전 라인(110)을 통하여 메인 집적회로(200)와 전기적으로 연결될 수 있다.Also, the front-end module integrated circuit 300 may include a plurality of input / output pins (hereinafter, referred to as 'second input / output pin'), and at least some input / output pins of the second input / And may be electrically connected to the main integrated circuit 200.

도전 라인(100)은 기판을 관통하는 적어도 하나의 도전성 비아홀을 포함할 수 있다. 도 2에 도시된 예에서, 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)는 도전성 비아홀을 통하여 연결되는 것을 도시하고 있으며, 이는, 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300) 간의 연결 구조가 간단하게 하고, 배선 간의 상호 간섭을 최소화할 수 있다.The conductive line 100 may include at least one conductive via hole passing through the substrate. 2, the main integrated circuit 200 and the front end module integrated circuit 300 are connected through a conductive via hole, and the main integrated circuit 200 and the front end module integrated circuit 300 can be simplified and mutual interference between wires can be minimized.

메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)를 상호 연결하는 도전 라인(110)를 보다 간단하게 형성하기 위하여, 메인 집적회로(200)의 제1 입출력 핀부와 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀부는 상호 대응되도록 형성될 수 있다.
The first input / output pin portion of the main integrated circuit 200 and the front end module integrated circuit (not shown) of the main integrated circuit 200 are connected to each other in order to more easily form the conductive line 110 connecting the main integrated circuit 200 and the front end module integrated circuit 300 And the second input / output pin portions of the second input / output pins 300 may correspond to each other.

도 3은 본 발명에 따른 메인 집적회로(200)의 핀 배열의 일 실시예를 도시하는 참고도이고, 도 4는 본 발명에 따른 프론트엔드 모듈 집적회로(300)의 핀 배열의 일 실시예를 도시하는 참고도이며, 도 5는 본 발명에 따른 프론트엔드 모듈 집적회로의 회로 배열의 일 실시예를 도시하는 참고도로서, 이하에서는 도 3 내지 도 5를 참조하여 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)에 대하여 더 상세히 설명한다.FIG. 3 is a reference view showing an embodiment of a pin arrangement of a main integrated circuit 200 according to the present invention, and FIG. 4 is a view showing an embodiment of a pin arrangement of a front end module integrated circuit 300 according to the present invention. FIG. 5 is a reference view showing an embodiment of a circuit arrangement of a front end module integrated circuit according to the present invention. Hereinafter, the main integrated circuit 200 and the front End module integrated circuit 300 will now be described in more detail.

여기에서, 도 3에 도시된 메인 집적회로(200)의 핀 배열은 집적회로의 위에서 바라본 것(Top View)이고, 도 4에 도시된 프론트엔드 모듈 집적회로(300)의 핀 배열은 집적회로의 아래에서 바라본 것(Bottom View)이다. Here, the pin arrangement of the main integrated circuit 200 shown in Fig. 3 is the top view of the integrated circuit, and the pin arrangement of the front end module integrated circuit 300 shown in Fig. It is the bottom view.

일 실시예에서, 메인 집적회로(200)의 제1 입출력 핀부 중 적어도 일부의 입출력 핀은 소정 간격의 배열 구조로 배치될 수 있다. 도시된 예에서는, 메인 집적회로(200)의 제1 입출력 핀부의 모든 핀들이 소정 간격으로 배열된 구조로 도시되었으나, 이는 예시적인 것으로 전체 핀의 적어도 일부만이 소정 간격을 가지는 배열 구조로 형성될 수도 있다.In one embodiment, the input / output pins of at least some of the first input / output pin portions of the main integrated circuit 200 may be arranged in a predetermined interval arrangement. In the illustrated example, all of the pins of the first input / output pin portion of the main integrated circuit 200 are arranged at predetermined intervals, but this is an illustrative example, and only at least a part of the entire pins may be formed in an array structure have.

일 실시예에서, 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀부 중 적어도 일부의 입출력 핀은, 메인 집적회로(200)의 제1 입출력 핀부 중 소정 간격으로 배열된 적어도 일부의 입출력 핀과 동일한 소정 간격을 가지는 배열 구조로 형성될 수 있다. 즉, 도 3 및 도 4에 도시된 예와 같이, 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀은, 메인 집적회로(200)의 제1 입출력 핀과 동일한 배열 구조를 가질 수 있다.In one embodiment, the input / output pins of at least some of the second input / output pin portions of the front end module integrated circuit 300 are the same as at least some of the input / output pins arranged at predetermined intervals among the first input / output pin portions of the main integrated circuit 200 And may be formed in an array structure having a predetermined interval. 3 and 4, the second input / output pins of the front end module integrated circuit 300 may have the same arrangement structure as the first input / output pins of the main integrated circuit 200. [

일 실시예에서, 메인 집적회로(200)의 제1 입출력 핀부 중 배열 구조로 형성된 적어도 일부의 입출력 핀은, 각각 적어도 하나의 도전성 비아홀에 삽입되어, 도전 라인과 전기적으로 연결될 수 있다. 마찬가지로, 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀부 중 배열 구조로 형성된 적어도 일부의 입출력 핀 또한 적어도 하나의 도전성 비아홀에 삽입되어 전기적으로 연결됨으로써, 메인 집적회로(200)와 전기적으로 연결될 수 있다.In one embodiment, at least some of the input / output pins formed in the array structure among the first input / output pin portions of the main integrated circuit 200 may be inserted into at least one conductive via hole, respectively, and electrically connected to the conductive line. Similarly, at least a part of the input / output pins formed in the arrangement structure out of the second input / output pin portions of the front end module integrated circuit 300 may be electrically connected to at least one conductive via hole to be electrically connected to the main integrated circuit 200 have.

일 실시예에서, 메인 집적회로(200)의 제1 입출력 핀부와 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀부는 서로 대응되는 입출력 배열을 가질 수 있다. 도 3을 참조하면, 메인 집적회로(200)는 RF, DC Power, System Clock, RF Switching 등의 입출력을 위한 핀을 가지고 있으며, 각 기능별 입출력 핀의 배치가 도시되어 있다. 이를 도 4와 비교하면, 프론트엔드 모듈 집적회로(300)의 RF, DC Power, System Clock, RF Switching 을 위한 입력핀 또는 출력 핀의 배치가, 도 3의 배치와 상하 관계에서 서로 대응되는 배치로 이루어짐을 알 수 있다. 이는 도 3은 Top View이고, 도 4는 Bottom View에 따른 것으로, 만약 도 3 및 도 4를 하나의 View로 통일하는 경우, 도 3의 핀 배치와 도 4의 핀 배치는 미러 타입, 즉, 좌우 대칭으로 배치됨을 알 수 있다.In one embodiment, the first input / output pin portion of the main integrated circuit 200 and the second input / output pin portion of the front end module integrated circuit 300 may have input / output arrangements corresponding to each other. Referring to FIG. 3, the main integrated circuit 200 has pins for input and output of RF, DC power, system clock, and RF switching, and shows the arrangement of input / output pins for each function. 4, the arrangement of the input pins or the output pins for RF, DC power, system clock, and RF switching of the front-end module integrated circuit 300 are arranged in a manner corresponding to each other in the top- . 3 is a top view, and FIG. 4 is a bottom view. If the views of FIGS. 3 and 4 are unified into one view, the pin arrangement of FIG. 3 and the pin arrangement of FIG. 4 are mirror types, It can be seen that they are arranged symmetrically.

일 실시예에서, 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)는, RF 입출력 회로, 직류 전원 회로, 시스템 클록 회로 및 RF 스위치 중 적어도 하나를 포함할 수 있다. 이에 따라, 메인 집적회로(200)의 제1 입출력 핀부와, 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀부는 RF 입출력 핀, 직류 전원핀, 시스템 클록 핀 및 RF 스위치 핀 중 적어도 하나를 포함할 수 있다. 여기에서, 제2 입출력 핀부의 핀 배열은 제1 입출력 핀부의 핀 배열과 좌우 방향으로 대칭될 수 있다. 도 5는 프론트엔드 모듈 집적회로(300)의 핀 배열을 도시하고 있으며, 도 5의 예에서, 식별번호 510은 파워 앰프, RF 스위치, LNA와 관련된 핀일 수 있고, 식별번호 520은 필터 및 RF 매칭회로와 관련된 핀일 수 있다. 식별번호 530은 직류 파워 회로와 연관된 핀일 수 있으며, 식별번호 540은 시스템 클록 회로와 관련된 핀일 수 있다. 따라서, 도시되지는 않았으나, 도 5의 프론트엔드 모듈 집적회로(300)와 연결되는 메인 집적회로(200)는, 도 5에 도시된 것과 좌우 대칭된 구조로 각 기능과 연관된 핀이 배치될 수 있다.In one embodiment, the main integrated circuit 200 and the front end module integrated circuit 300 may include at least one of an RF input / output circuit, a DC power supply circuit, a system clock circuit, and an RF switch. Accordingly, the first input / output pin portion of the main integrated circuit 200 and the second input / output pin portion of the front end module integrated circuit 300 include at least one of an RF input / output pin, a DC power pin, a system clock pin, and an RF switch pin can do. Here, the pin arrangement of the second input / output pin unit may be symmetrical with the pin arrangement of the first input / output pin unit and the left and right direction. 5, the identification number 510 may be a pin associated with a power amplifier, an RF switch, an LNA, and an identification number 520 may be associated with a filter and RF matching It may be a pin associated with a circuit. Identification number 530 may be a pin associated with a DC power circuit, and identification number 540 may be a pin associated with a system clock circuit. Thus, although not shown, the main integrated circuit 200 connected to the front-end module integrated circuit 300 of FIG. 5 can be arranged with the pins associated with each function in a bilaterally symmetrical structure as shown in FIG. 5 .

일 실시예에서, 메인 집적회로(200)의 제1 입출력 핀부는 소정의 데이터 통신을 위한 적어도 하나의 호스트 인터페이스 핀을 더 포함하고, 상기 적어도 하나의 호스트 인터페이스 핀에 대응되는 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀부의 입출력 핀은 그라운드 핀일 수 있다.In one embodiment, the first input / output pin portion of the main integrated circuit 200 further comprises at least one host interface pin for predetermined data communication, and the front end module integrated circuit The input / output pins of the second input / output pin portion of the first and second input / output pins 300 may be ground pins.

다시 도 2를 참조하면, 기판은 복수의 층을 포함하는 다층 기판으로 형성될 수 있다. 예를 들어, 3개의 층으로 구성되는 다층 기판의 경우, 기판은 적어도 하나의 도전성 비아홀을 각각 구비한 제1 층 및 제 3층을 포함할 수 있다. Referring again to Figure 2, the substrate may be formed of a multi-layer substrate comprising a plurality of layers. For example, in the case of a multi-layer substrate composed of three layers, the substrate may include a first layer and a third layer each having at least one conductive via hole.

또한, 기판은 제1 층 및 제 3층 사이에 적층되고, 상기 제1 층 및 제3 층의 비아 홀을 전기적으로 연결하는 소정의 도전 연결 라인을 구비한 제 2층을 포함할 수 있다. 따라서, 제1 층 및 제3 층의 비아홀과 제2 층의 도전 연결 라인은 하나의 도전 라인을 형성할 수 있다. Further, the substrate may include a second layer stacked between the first layer and the third layer, and having a predetermined conductive connection line for electrically connecting the via-holes of the first layer and the third layer. Accordingly, the conductive connection lines of the via-holes and the second layer of the first and third layers can form one conductive line.

여기에서, 관통형 비아홀(610, 710)은 제1 층에 포함된 도전성 비아홀 및 제3 층에 포함된 도전성 비아홀이 직접 연결되어 형성될 수 있다.Here, the through-type via holes 610 and 710 may be formed by directly connecting the conductive via holes included in the first layer and the conductive via holes included in the third layer.

도 6 및 도 7의 예를 더 참조하여 살펴보면, 도 6 및 도 7은 총 5개 층을 포함하는 기판을 도시하고 있으며, 기판에 형성된 도전 라인은 다양한 형태로 형성될 수 있음을 알 수 있다.Referring to FIGS. 6 and 7, FIGS. 6 and 7 illustrate a substrate including five layers in total, and the conductive lines formed on the substrate may be formed in various shapes.

도전 라인의 일 실시예로서 관통형 비아홀(610, 710)이 있다. 관통형 비아홀(610, 710)은 적층된 복수의 기판을 모두 관통하는 비아홀을 의미하며, 도 6에 도시된 바와 같이 한쪽 끝의 직경과 다른쪽 끝의 직경은 서로 상이할 수도 있다(611). 이는, 메인 집적회로와 프론트엔드 모듈의 핀 크기나 배열이 다른 경우에도, 메인 집적회로나 프론트엔드 모듈의 설계 변경 없이 연결을 유지하도록 하기 위함이다. As one embodiment of the conductive line, there is a through-hole 610, 710. As shown in FIG. 6, the diameter of one end and the diameter of the other end may be different from each other (611), as shown in FIG. 6, as the via-holes 610 and 710 refer to via holes passing through a plurality of stacked substrates. This is to maintain the connection without changing the design of the main integrated circuit or the front end module even when the pin size or arrangement of the main integrated circuit and the front end module are different.

도전 라인의 다른 일 실시예로서, 도전 연결 라인 및 도전성 비아홀 중 적어도 하나를 이용하여 형성되는 실시예가 있다. 도 7에서, 도전라인 (720)은 도전성 비아홀과 도전 연결 라인이 전기적으로 연결되어 도전 라인을 형성함을 알 수 있다. 여기에서, 도전성 비아홀이란 적층 된 복수의 기판 중 어느 하나를 관통하는 비아홀을 의미하고, 도전 연결 라인은 적층된 복수의 기판 사이의 일 평면에 형성되는 도전성 연결 라인을 의미한다. 이러한 다른 일 실시예에서는, 비 대칭적으로 양면 실장된 소자들을 전기적으로 연결하거나, 또는 같은 일 면에 실장된 소자들을 연결하는 데 사용될 수 있다.As another embodiment of the conductive line, there is an embodiment in which at least one of the conductive connection line and the conductive via hole is used. In FIG. 7, it can be seen that the conductive line 720 is electrically connected to the conductive via line to form a conductive line. Here, the conductive via hole means a via hole passing through any one of a plurality of stacked substrates, and the conductive connecting line means a conductive connecting line formed in one plane between a plurality of stacked substrates. In such another embodiment, it may be used to electrically connect the two-sidedly mounted elements asymmetrically, or to connect the elements mounted on the same side.

따라서, 도 3 및 도 4에서 도시된 예의 경우, 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)는, 서로 동일한 배열 구조 및 대응되는 배치를 가지고 있으므로, 관통형 비아(610,710)를 이용하여 용이하게 전기적인 연결이 가능하다. 반면, 호스트 인터페이스 모듈(400)은 도전 연결 라인과 도전성 비아홀로 형성되는 도전 라인(720)을 통하여 메인 집적회로(200)와 전기적으로 연결될 수 있다.3 and 4, since the main integrated circuit 200 and the front-end module integrated circuit 300 have the same arrangement and corresponding arrangement, the through vias 610 and 710 are used So that electrical connection is possible easily. On the other hand, the host interface module 400 may be electrically connected to the main integrated circuit 200 through a conductive connection line and a conductive line 720 formed of a conductive via hole.

일 실시예에서, 메인 집적회로(200)의 제1 입출력 핀 중 적어도 일부는 관통형 비아홀의 일 단과 전기적으로 연결되고, 프론트엔드 모듈 집적회로(300)의 제2 입출력 핀 중 적어도 일부는 상기 관통형 비아홀의 타 단과 전기적으로 연결될 수 있다. In one embodiment, at least some of the first input / output pins of the main integrated circuit 200 are electrically connected to one end of the via-hole, and at least some of the second input / output pins of the front- Type via hole and the other end of the via-hole.

일 실시예에서, 관통형 비아홀(611)은 메인 집적회로(200)와 전기적으로 연결되는 일 단의 직경과, 프론트엔드 모듈 집적회로(300)와 전기적으로 연결되는 타단의 직경이 서로 상이할 수 있다. 이를 통하여, 메인 집적회로(200)와 프론트엔드 모듈 집적회로(300)의 핀 구조가 서로 상이한 경우라도, 비 대칭형 관통형 비아(611)를 통하여 용이하게 전기적으로 연결할 수 있다.
In one embodiment, the through-hole 611 may have a diameter that is one end electrically connected to the main integrated circuit 200 and a diameter of the other end electrically connected to the front end module integrated circuit 300 may be different from each other have. Accordingly, even if the pin structures of the main integrated circuit 200 and the front end module integrated circuit 300 are different from each other, the non-symmetrical through vias 611 can easily be electrically connected to each other.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular forms disclosed. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

10 : 기판
11 : 도전 라인
20 : 메인 집적회로
30 : 프론트엔드 모듈
100 : 기판
110 : 도전 라인
200 : 메인 집적회로
300 : 프론트엔드 모듈 집적회로
400 : 호스트 인터페이스 모듈10: substrate
11: Challenge line
20: main integrated circuit
30: Front End Module
100: substrate
110: Challenge line
200: main integrated circuit
300: Front End Module Integrated Circuit
400: Host interface module

Claims (13)

내부에 도전 라인을 구비한 기판;
상기 기판의 일 면에 고정되고, 복수의 입출력 핀(이하, '제1 입출력 핀부'라 함) 중 적어도 일부가 상기 도전 라인과 전기적으로 연결되는 메인 집적회로; 및
상기 기판의 타 면에 고정되고, 복수의 입출력 핀(이하, '제2 입출력 핀부'라 함) 중 적어도 일부가 상기 도전 라인을 통하여 상기 메인 집적회로와 전기적으로 연결되는 프론트엔드 모듈 집적회로; 를 포함하는 무선 통신 장치.
A substrate having a conductive line therein;
A main integrated circuit fixed on one surface of the substrate and at least a part of a plurality of input / output pins (hereinafter referred to as 'first input / output pin') is electrically connected to the conductive line; And
A front end module integrated circuit fixed to the other surface of the substrate and at least a part of a plurality of input / output pins (hereinafter referred to as "second input / output pin portions") is electrically connected to the main integrated circuit through the conductive lines; And a wireless communication device.
제1항에 있어서, 상기 도전 라인은
상기 기판을 관통하는 적어도 하나의 도전성 비아홀을 포함하는 무선 통신 장치.
2. The device of claim 1,
And at least one conductive via hole penetrating the substrate.
제2항에 있어서, 상기 제1 입출력 핀부 중 적어도 일부의 입출력 핀은
소정 간격의 배열 구조로 배치되고, 상기 배열 구조로 배치된 적어도 일부의 입출력 핀은 각각 상기 적어도 하나의 도전성 비아홀에 삽입되어 전기적으로 연결되는 무선 통신 장치.
3. The semiconductor device according to claim 2, wherein at least a part of the input / output pins of the first input /
Wherein at least a part of the input / output pins arranged in the array structure are inserted into the at least one conductive via hole and electrically connected to the at least one conductive via hole, respectively.
제3항에 있어서, 상기 제2 입출력 핀부 중 적어도 일부의 입출력 핀은
상기 제1 입출력 핀부의 적어도 일부의 입출력 핀과 동일한 소정 간격을 가지는 배열 구조로 배치되는 무선 통신 장치.
4. The apparatus of claim 3, wherein at least some of the input / output pins of the second input /
Output pins of the first input / output pin unit are arranged in an array structure having the same spacing as the input / output pins of at least a part of the first input / output pin unit.
제1항에 있어서, 상기 메인 집적회로는
소정의 배열 구조를 가지는 상기 제1 입출력 핀부를 포함하고,
상기 프론트엔드 모듈 집적회로는
상기 메인 집적 회로의 상기 제1 입출력 핀부의 배열 구조에 대칭되는 배열 구조를 가지는 무선 통신 장치.
The semiconductor integrated circuit according to claim 1, wherein the main integrated circuit
The first input / output pin portion having a predetermined arrangement structure,
The front end module integrated circuit
Output pin portions of the main integrated circuit are symmetrical with respect to an array structure of the first input / output pin portions of the main integrated circuit.
제5항에 있어서, 상기 프론트엔드 모듈 집적회로는
상기 메인 집적회로의 입출력 핀을 구성하는 입력 핀 또는 출력 핀의 배치와 상하 관계에서 대응되는, 출력 핀 또는 입력 핀의 배치를 가지는 무선 통신 장치.
6. The integrated circuit of claim 5, wherein the front end module integrated circuit
And an output pin or an input pin arrangement corresponding to an arrangement of input pins or output pins constituting the input / output pins of the main integrated circuit.
제1항에 있어서, 상기 기판은
복수의 층을 포함하는 다층 기판으로서,
적어도 하나의 도전성 비아홀을 각각 구비한 제1 층 및 제 3층; 및
상기 제1 층 및 제 3층 사이에 적층되고, 상기 제1 층 및 제3 층의 비아 홀을 전기적으로 연결하는 소정의 도전 연결 라인을 구비한 제 2층; 을 포함하는 무선 통신 장치.
2. The method of claim 1,
1. A multi-layer substrate comprising a plurality of layers,
A first layer and a third layer each having at least one conductive via hole; And
A second layer stacked between the first layer and the third layer and having a predetermined conductive connection line for electrically connecting the via-holes of the first and third layers; Gt;
적어도 하나의 관통형 비아홀을 포함하는 도전 라인을 구비한 기판;
복수의 입출력 핀(이하, '제1 입출력 핀부'라 함)을 구비하고, 상기 제1 입출력 핀부 중 적어도 일부의 입출력 핀은 상기 관통형 비아홀의 일 단과 전기적으로 연결되는 메인 집적회로; 및
복수의 입출력 핀(이하, '제2 입출력 핀부'라 함)을 구비하고, 상기 제2 입출력 핀부 중 적어도 일부의 입출력 핀은 상기 관통형 비아홀의 타 단과 전기적으로 연결되는 프론트엔드 모듈 집적회로; 를 포함하는 무선 통신 장치.
A substrate having a conductive line including at least one through-via-hole;
A main integrated circuit having a plurality of input / output pins (hereinafter, referred to as "first input / output pin portions"), and at least a portion of the input / output pins of the first input / output pin portions being electrically connected to one end of the through- And
A front end module integrated circuit having a plurality of input / output pins (hereinafter, referred to as "second input / output pin portions"), and at least some input / output pins of the second input / output pin portions being electrically connected to the other end of the through via holes; And a wireless communication device.
제8항에 있어서, 상기 제1 및 제2 입출력 핀부는
RF 입출력 핀, 직류 전원핀, 시스템 클록 핀 및 RF 스위치 핀 중 적어도 하나를 포함하고,
상기 제2 입출력 핀부의 핀 배열은,
상기 제1 입출력 핀부의 핀 배열과 좌우 방향으로 대칭되는 무선 통신 장치.
9. The apparatus of claim 8, wherein the first and second input /
An RF input / output pin, a DC power supply pin, a system clock pin, and an RF switch pin,
The pin arrangement of the second input /
Wherein the pin arrangement and the lateral direction of the first input / output pin unit are symmetrical.
제9항에 있어서, 상기 제1 입출력 핀부는
소정의 데이터 통신을 위한 적어도 하나의 호스트 인터페이스 핀을 더 포함하고,
상기 제2 입출력 핀부는
상기 적어도 하나의 호스트 인터페이스 핀에 대응되는 위치에 그라운드 핀을 포함하는 무선 통신 장치.
The apparatus as claimed in claim 9, wherein the first input /
Further comprising at least one host interface pin for predetermined data communication,
The second input / output pin
And a ground pin at a location corresponding to said at least one host interface pin.
제8항에 있어서, 상기 기판은
복수의 층을 포함하는 다층 기판으로서,
적어도 하나의 도전성 비아홀을 각각 구비한 제1 층 및 제 3층; 및
상기 제1 층 및 제 3층 사이에 적층되고, 상기 제1 층 및 제3 층의 비아 홀을 전기적으로 연결하는 소정의 도전 연결 라인을 구비한 제 2층; 을 포함하는 무선 통신 장치.
9. The method of claim 8,
1. A multi-layer substrate comprising a plurality of layers,
A first layer and a third layer each having at least one conductive via hole; And
A second layer stacked between the first layer and the third layer and having a predetermined conductive connection line for electrically connecting the via-holes of the first and third layers; Gt;
제11항에 있어서, 상기 관통형 비아홀은
상기 제1 층에 포함된 도전성 비아홀 및 상기 제3 층에 포함된 도전성 비아홀이 직접 연결되어 형성되는 무선 통신 장치.
12. The semiconductor device according to claim 11, wherein the through-
Wherein a conductive via hole included in the first layer and a conductive via hole included in the third layer are directly connected to each other.
제11항에 있어서, 상기 관통형 비아홀은
상기 메인 집적회로와 전기적으로 연결되는 일 단의 직경과, 상기 프론트엔드 모듈 집적회로와 전기적으로 연결되는 타단의 직경이 서로 상이한 무선 통신 장치.12. The semiconductor device according to claim 11, wherein the through-
Wherein a diameter of one end electrically connected to the main integrated circuit and a diameter of the other end electrically connected to the front end module integrated circuit are different from each other.
KR1020130060442A 2013-05-28 2013-05-28 Wireless communication appatus KR20140139831A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130060442A KR20140139831A (en) 2013-05-28 2013-05-28 Wireless communication appatus
CN201310359405.XA CN104183565A (en) 2013-05-28 2013-08-16 Wireless communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130060442A KR20140139831A (en) 2013-05-28 2013-05-28 Wireless communication appatus

Publications (1)

Publication Number Publication Date
KR20140139831A true KR20140139831A (en) 2014-12-08

Family

ID=51964501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130060442A KR20140139831A (en) 2013-05-28 2013-05-28 Wireless communication appatus

Country Status (2)

Country Link
KR (1) KR20140139831A (en)
CN (1) CN104183565A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101432A (en) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd Wireless communication module and wireless communication equipment
CN101996962B (en) * 2004-10-28 2013-01-16 京瓷株式会社 Electronic component module and radio communications equipment
KR101274460B1 (en) * 2011-11-22 2013-06-18 삼성전기주식회사 Semiconductor package and manufacturing method threrof

Also Published As

Publication number Publication date
CN104183565A (en) 2014-12-03

Similar Documents

Publication Publication Date Title
US8994470B2 (en) Circuit substrate having noise suppression structure
KR102151425B1 (en) Antenna device
JP4325630B2 (en) 3D integration device
US10269469B2 (en) Transmission line and flat cable
US8686821B2 (en) Inductor structure
US20120302075A1 (en) Signal Wiring Board and Signal Transmission Circuit
US9699887B2 (en) Circuit board and electronic device
KR101086856B1 (en) Semiconductor Integrated Circuit Module and PCB Apparatus with the Same
JP4854345B2 (en) Capacitor sheet and electronic circuit board
WO2014094636A1 (en) Electronic device and lga module
CN111010798B (en) Circuit board and electronic device
JP2003258510A (en) Wired transmission line
KR100987075B1 (en) Radio frequency board assembly
US8125794B2 (en) Multilayer printed wiring board and electronic device using the same
KR20140139831A (en) Wireless communication appatus
CN111935901B (en) Circuit printed board and electronic apparatus
US10709019B1 (en) Printed circuit board connection for integrated circuits using two routing layers
EP3937596A1 (en) Common mode suppression packaging apparatus, and printed circuit board
JP2009290072A (en) Module to be connected to master substrate
WO2014099793A1 (en) An apparatus for differential far-end crosstalk reduction
JP2005354368A (en) Waveguide directional coupler
JP2010277978A (en) Substrate ground connection structure, and method of connecting substrate ground
US20150108622A1 (en) Interconnect board and semiconductor device
KR102279152B1 (en) Interposer for wiring and electric module having the same
JP2013004830A (en) Printed wiring board and via arrangement method of printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application