KR20140134812A - Printed circuit board for easy open/short testing and semiconductor device with the same - Google Patents

Printed circuit board for easy open/short testing and semiconductor device with the same Download PDF

Info

Publication number
KR20140134812A
KR20140134812A KR1020130054476A KR20130054476A KR20140134812A KR 20140134812 A KR20140134812 A KR 20140134812A KR 1020130054476 A KR1020130054476 A KR 1020130054476A KR 20130054476 A KR20130054476 A KR 20130054476A KR 20140134812 A KR20140134812 A KR 20140134812A
Authority
KR
South Korea
Prior art keywords
pad
circuit board
test
wiring pattern
bump
Prior art date
Application number
KR1020130054476A
Other languages
Korean (ko)
Inventor
신민철
김병진
김재윤
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130054476A priority Critical patent/KR20140134812A/en
Publication of KR20140134812A publication Critical patent/KR20140134812A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

The present invention relates to a circuit substrate with an easy disconnection test and a semiconductor device including the same capable of significantly reducing costs without an extra process for thinning a probe pin, preventing a contact fault between the probe pin and a pad, and preventing damage to a bump pad caused by the probe pin. According to the present invention, the circuit substrate with an easy disconnection test includes an insulating layer including a first surface and a second surface facing the first surface; a first wiring pattern formed on the first surface and including the bump pad, a test pad, an expanding part, and a via pad; a second writing pattern formed on the second surface and including a ball pad; a conductive via formed by penetrating the insulating layer and electrically connecting the first and second wiring patterns; and a first protective layer formed on the first wiring pattern and including a first opening exposing the bump pad and a second opening exposing the test pad.

Description

단선 테스트가 용이한 회로기판, 및 이를 포함하는 반도체 디바이스 {Printed circuit board for easy open/short testing and semiconductor device with the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board,

본 발명은 단선 테스트가 용이한 회로기판, 및 이를 포함하는 반도체 디바이스에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a circuit board which can be easily tested for breakage, and a semiconductor device including the same.

오늘날 반도체 산업은 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 방향으로 발전하고 있으며, 이를 달성하기 위한 중요한 기술 중의 하나가 반도체 패키지 기술이다. 반도체 패키지 기술은 회로부가 형성된 반도체 다이를 회로기판 상에 용이하게 실장되도록 하여 반도체 다이의 동작 신뢰성을 확보하고, 반도체 다이를 외부 환경으로부터 보호하기 위한 기술이다.Today, the semiconductor industry is moving towards manufacturing light-weighted, miniaturized, high-speed, multi-functional, high-performance, and highly reliable products at low cost. One of the important technologies to achieve this is semiconductor package technology. The semiconductor package technology is a technique for securing operational reliability of a semiconductor die by allowing a semiconductor die having a circuit portion to be easily mounted on a circuit board and protecting the semiconductor die from the external environment.

일반적으로, 반도체 패키지 제조시, 회로기판의 단선과 같은 불량을 먼저 테스트하여 반도체 패키지의 잠재적인 불량요소를 제거한다. Generally, in the manufacture of semiconductor packages, defects such as disconnection of circuit boards are first tested to eliminate potential defects in the semiconductor package.

현재 사용되는 테스트 장치의 경우, 회로기판의 범프 패드 피치가 40~60㎛이면, 프로브 핀을 가늘게 만들기 어려워 테스트 비용이 증가하는 문제점이 있다. In the currently used test apparatus, if the pitch of the bump pads on the circuit board is 40 to 60 탆, it is difficult to make the probe pins thin, which increases the test cost.

또한, 비아 패드에 프로브 핀을 접촉시켜 회로기판의 불량을 테스트하는 방법은, 도전성 비아 드릴링 시 비아 패드에 형성된 딤플(Dimple)로 인하여, 프로브 핀이 비아 패드와 접촉이 잘 안되고 비아 패드에 크랙이 생기는 문제점이 있다.Further, in the method of testing the defect of the circuit board by contacting the probe pin with the via pad, since the dimple formed on the via pad during the conductive via drilling causes the probe pin to contact with the via pad poorly, There is a problem.

대한민국 공개특허공보 10-2009-0092469(2009.9.1)Korean Patent Publication No. 10-2009-0092469 (2009.9.1) 대한민국 공개특허공보 10-2007-0095073(2007.9.28)Korean Patent Publication No. 10-2007-0095073 (September 28, 2007)

본 발명은 프로브 핀을 가늘게 만드는 대신에 비아 패드와 범프 패드 사이의 확장부(tear drop)에 오프닝을 형성하여 테스트 패드를 노출시킴으로써, 범프 패드에 비해 면적이 커진 테스트 패드에 프로브 핀을 접촉시켜, 프로브 핀을 가늘게 만드는 별도의 공정 비용을 절감하고, 프로브 핀과 패드 사이의 접촉불량을 방지할 수 있고, 프로브 핀에 의한 범프 패드의 손상을 방지할 수 있는, 단선 테스트가 용이한 회로기판 및 이를 포함하는 반도체 디바이스를 제공한다.In the present invention, instead of thinning the probe pin, an opening is formed in a tear drop between the via pad and the bump pad to expose the test pad, thereby bringing the probe pin into contact with the test pad having a larger area than the bump pad, A circuit board that can be easily tested for a single wire test, which can reduce the process cost for making the probe pin thin, prevent the contact failure between the probe pin and the pad, and prevent damage to the bump pad by the probe pin, And a semiconductor device.

본 발명의 실시예에 따른 단선 테스트가 용이한 회로기판은, 제1면, 및 상기 제1면과 대향하는 제2면을 포함하는 절연층; 상기 제1면 상에 형성되고, 범프 패드, 테스트 패드, 확장부, 및 비아 패드를 포함하는 제1배선패턴; 상기 제2면 상에 형성되고, 볼 패드를 포함하는 제2배선패턴; 상기 절연층을 관통하여 형성되고, 상기 제1배선패턴과 상기 제2배선패턴을 전기적으로 연결하는 도전성 비아; 및 상기 제1배선패턴 상에 형성되고, 상기 범프 패드를 노출시키는 제1오프닝 및 상기 테스트 패드를 노출시키는 제2오프닝을 포함하는 제1보호층;을 포함할 수 있다. A circuit board which is easy to perform a single wire test according to an embodiment of the present invention includes: an insulating layer including a first surface and a second surface opposed to the first surface; A first wiring pattern formed on the first surface and including a bump pad, a test pad, an extension, and a via pad; A second wiring pattern formed on the second surface, the second wiring pattern including a ball pad; A conductive via formed through the insulating layer and electrically connecting the first wiring pattern and the second wiring pattern; And a first protection layer formed on the first wiring pattern, the first protection layer including a first opening exposing the bump pad and a second opening exposing the test pad.

상기 테스트 패드는 상기 범프 패드와 상기 비아 패드 사이의 상기 확장부 상에 형성될 수 있다.The test pad may be formed on the extension between the bump pad and the via pad.

상기 테스트 패드의 폭이 상기 범프 패드의 폭보다 넓을 수 있다.The width of the test pad may be wider than the width of the bump pad.

상기 테스트 패드의 폭이 상기 비아 패드 쪽으로 가면서 점차 넓어질 수 있다.The width of the test pad may gradually increase toward the via pad.

상기 테스트 패드의 크기는 제2오프닝의 크기보다 작거나 클 수 있다.The size of the test pad may be smaller or larger than the size of the second opening.

상기 제1배선패턴은 복수개로 형성되고, 상기 테스트 패드의 피치는 상기 범프 패드의 피치에 대하여 1.5 내지 3배일 수 있다.The first wiring patterns may be formed in a plurality of, and the pitch of the test pads may be 1.5 to 3 times the pitch of the bump pads.

상기 회로기판은, 상기 제2배선패턴 상에 형성되고, 상기 볼 패드를 노출시키는 제3오프닝을 포함하는 제2보호층을 더 포함할 수 있다.The circuit board may further include a second protective layer formed on the second wiring pattern and including a third opening exposing the ball pad.

본 발명의 실시예에 따른 단선 테스트가 용이한 회로기판을 포함하는 반도체 디바이스는, 상기 회로기판; 범프를 통하여 상기 회로기판의 제1배선패턴 중 상기 범프 패드에 전기적으로 연결된 반도체 다이; 상기 반도체 다이를 인캡슐레이션하는 인캡슐런트; 및 상기 회로기판의 제2배선패턴 중 상기 볼 패드에 전기적으로 연결된 솔더 볼을 포함할 수 있다.According to an embodiment of the present invention, there is provided a semiconductor device including a circuit board that is easy to perform a single wire test, comprising: the circuit board; A semiconductor die electrically connected to the bump pad of the first wiring pattern of the circuit board through a bump; An encapsulant that encapsulates the semiconductor die; And a solder ball electrically connected to the ball pad among the second wiring patterns of the circuit board.

본 발명의 단선 테스트가 용이한 회로기판 및 이를 포함하는 반도체 디바이스에 의하면, 프로브 핀을 가늘게 만드는 별도의 공정이 필요없고 비용을 획기적으로 절감할 수 있을 뿐만 아니라, 프로브 핀과 패드 사이의 접촉불량을 방지할 수 있고, 프로브 핀에 의한 범프 패드의 손상을 방지할 수 있다.According to the circuit board and the semiconductor device including the same of the present invention, it is possible to reduce the cost of the probe pin and the pad, And the damage of the bump pad by the probe pin can be prevented.

도 1a는 본 발명의 일 실시예에 따른 단선 테스트가 용이한 회로기판의 제1배선패턴을 도시한 부분 평면도이고, 도 1b는 회로기판의 종단면을 도시한 종단면도이다.
도 2a는 도 1a의 회로기판 중 2-2선을 취한 NSMD(Nonsolder mask defined)형 회로기판을 도시한 단면도이고, 도 2b는 다른 실시예에 따른 SMD(Solder mask defined)형 회로기판을 도시한 단면도이다.
도 3a, 도 3b, 및 도 3c는 도 1a의 회로기판의 제1배선패턴을 복수개 배치한 것을 각각 도시한 도면이다.
도 4a 및 도 4b는 도 1a의 단선 테스트가 용이한 회로기판을 포함하는 반도체 디바이스를 각각 도시한 도면이다.FIG. 1A is a partial plan view showing a first wiring pattern of a circuit board which is easy to perform a single line test according to an embodiment of the present invention, and FIG. 1B is a longitudinal sectional view showing a longitudinal section of the circuit board.
2A is a sectional view showing a NSMD (Nonsolder mask defined) circuit board taken along the line 2-2 of the circuit board of FIG. 1A, FIG. 2B is a view showing a solder mask defined type circuit board according to another embodiment Sectional view.
Figs. 3A, 3B and 3C are diagrams showing a plurality of first wiring patterns of the circuit board of Fig. 1A. Fig.
Figs. 4A and 4B are views each showing a semiconductor device including a circuit board that facilitates the single line test of Fig. 1A.

이하, 실시예와 첨부한 도면을 통하여 본 발명에 따른 단선 테스트가 용이한 회로기판 및 이를 포함하는 반도체 디바이스를 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a circuit board and a semiconductor device including the same according to the present invention will be described in detail with reference to embodiments and accompanying drawings.

도 1a는 본 발명의 일 실시예에 따른 단선 테스트가 용이한 회로기판의 제1배선패턴을 도시한 부분 평면도이고, 도 1b는 회로기판의 종단면을 도시한 종단면도이다. 상기 종단면은 상기 회로기판을 도 1a의 1-1선 방향으로 자른 단면을 말한다.FIG. 1A is a partial plan view showing a first wiring pattern of a circuit board which is easy to perform a single line test according to an embodiment of the present invention, and FIG. 1B is a longitudinal sectional view showing a longitudinal section of the circuit board. The longitudinal section refers to a cross section of the circuit board cut in the direction of line 1-1 in Fig.

도 1a 및 도 1b에 도시된 바와 같이, 본 발명의 실시예에 따른 단선 테스트가 용이한 회로기판(100)은 절연층(110), 제1배선패턴(120), 제2배선패턴(130), 도전성 비아(140), 제1보호층(150), 및 제2보호층(160)을 포함한다. 1A and 1B, a circuit board 100 that is easy to perform a single wire test according to an embodiment of the present invention includes an insulating layer 110, a first wiring pattern 120, a second wiring pattern 130, Conductive vias 140, a first passivation layer 150, and a second passivation layer 160.

상기 절연층(110)은 평평한 제1면(111) 및 평평한 제2면(112)을 포함한다. 상기 제1면(111) 과 상기 제2면(112)은 서로 대향한다. 상기 절연층(110)의 재질은 에폭시 수지 또는 폴리이미드일 수 있다. 하지만, 상기 재질로 본 발명을 한정하는 것은 아니다.The insulating layer 110 includes a first flat surface 111 and a second flat second surface 112. The first surface 111 and the second surface 112 are opposed to each other. The material of the insulating layer 110 may be an epoxy resin or polyimide. However, the present invention is not limited to these materials.

상기 제1배선패턴(120)은 범프 패드(121), 테스트 패드(122), 확장부(123), 및 비아 패드(124)를 포함하고, 상기 절연층(110)의 상기 제1면(111) 상에 형성된다.The first wiring pattern 120 includes a bump pad 121, a test pad 122, an extension 123 and a via pad 124. The first wiring pattern 120 includes a first surface 111 .

상기 범프 패드(121)는 솔더 범프(310) 또는 구리 필러(410)와 융착되어 반도체 다이(320,420)와 전기적으로 연결된다. 상기 범프 패드(121)의 피치는 대략 40~60㎛이다. 그러나, 이러한 수치로 본 발명을 한정하는 것은 아니다.The bump pad 121 is fused to the solder bump 310 or the copper filler 410 and is electrically connected to the semiconductor dies 320 and 420. The pitch of the bump pads 121 is approximately 40 to 60 占 퐉. However, these numerical values do not limit the present invention.

상기 테스트 패드(122)는 회로기판 테스트 시, 단선테스트 장치의 프로브 핀(500)이 접촉하여 상기 회로기판(100)의 단선여부를 검증할 수 있게 한다. 상기 테스트 패드(122)의 폭은 상기 범프 패드(121)의 폭보다 넓으므로, 프로브 핀(500)을 가늘게 하지 않아도 상기 회로기판(100)의 단선여부를 용이하게 확인할 수 있다. 상기 테스트 패드(122)는 상기 범프 패드(121)와 전기적으로 연결되어 있다.The test pad 122 allows the probe pin 500 of the single wire test apparatus to contact the circuit board 100 when the circuit board 100 is tested to verify whether the circuit board 100 is disconnected. Since the width of the test pad 122 is wider than the width of the bump pad 121, whether or not the circuit board 100 is disconnected can be easily confirmed without making the probe pin 500 narrow. The test pad 122 is electrically connected to the bump pad 121.

상기 확장부(123)는 상기 범프 패드(121)에 비하여 넓은 폭을 가지고, 후술할 비아 패드(124)에 비하여 좁은 폭을 가진다. 즉, 확장부(123)는 상기 범프 패드(121)와 상기 비아 패드(124) 사이에 형성하고, 상기 범프 패드(121)에서 상기 비아 패드(124)로 가면서 폭이 점차 넓어진다. 상기 테스트 패드(122)는 상기 확장부(123) 상에 위치된다. 상기 확장부(123)는 상기 테스트 패드(122)와 전기적으로 연결되어 있다. 실질적으로, 상기 확장부(123)는 상기 테스트 패드(122)를 포함한다.The extension portion 123 has a width larger than that of the bump pad 121 and narrower than the via pad 124 which will be described later. That is, the extension part 123 is formed between the bump pad 121 and the via pad 124, and the width gradually increases from the bump pad 121 to the via pad 124. The test pad 122 is positioned on the extension 123. The extension 123 is electrically connected to the test pad 122. In practice, the extension 123 includes the test pad 122.

상기 비아 패드(124)는 도전성 비아(140) 주위에 형성되고, 도전성 비아(140) 형성 시의 드릴링에 의해 딤플이 형성되면서 표면이 편평하지 않다. 따라서, 상기 비아 패드(124)는 프로브 핀(500)을 접촉시키기 위한 넓은 패드 면적을 제공하고 있지만, 상기 딤플에 의해 상기 프로브 핀(500)과의 접촉 불량이 생길 수 있고, 상기 프로브 핀(500)과의 접촉에 의해 상기 표면에 크랙이 발생될 수 있다. 상기 비아 패드(124)는 상기 확장부(123)와 전기적으로 연결되어 있다.The via pad 124 is formed around the conductive via 140, and the dimple is formed by drilling at the time of forming the conductive via 140, and the surface is not flat. Although the via pad 124 provides a wide pad area for contacting the probe pin 500, the dimple may cause a poor contact with the probe pin 500, and the probe pin 500 The cracks may be generated on the surface. The via pad 124 is electrically connected to the extension 123.

상기 범프 패드(121), 상기 테스트 패드(122), 상기 확장부(123), 및 상기 비아 패드(124)는 구리로 이루어질 수 있다. 하지만, 상기 재질로 본 발명을 한정하는 것은 아니다.The bump pad 121, the test pad 122, the extension 123, and the via pad 124 may be made of copper. However, the present invention is not limited to these materials.

상기 제2배선패턴(130)은 볼 패드(131)를 포함하고, 상기 절연층(110)의 상기 제2면(112) 상에 형성된다. 상기 제2배선패턴(130)은 구리로 이루어질 수 있다. 하지만, 상기 재질로 본 발명을 한정하는 것은 아니다.The second wiring pattern 130 includes a ball pad 131 and is formed on the second surface 112 of the insulating layer 110. The second wiring pattern 130 may be made of copper. However, the present invention is not limited to these materials.

상기 볼 패드(131)는 솔더 볼(340,440)과 전기적으로 연결된다.The ball pads 131 are electrically connected to the solder balls 340 and 440.

상기 도전성 비아(140)는 상기 절연층(110)을 관통하여 형성되고, 내부에 도전성 물질이 충진된다. 상기 도전성 물질은 구리일 수 있다. 상기 도전성 비아(140)는 상기 제1배선패턴(120)과 상기 제2배선패턴(130)을 전기적으로 연결한다. 상기 도전성 비아(140)의 직경은 대략 100~120㎛이다. 그러나, 이러한 수치로 본 발명을 한정하는 것은 아니다.The conductive via 140 is formed through the insulating layer 110 and filled with a conductive material. The conductive material may be copper. The conductive vias 140 electrically connect the first wiring patterns 120 and the second wiring patterns 130. The diameter of the conductive via 140 is approximately 100 to 120 占 퐉. However, these numerical values do not limit the present invention.

상기 제1보호층(150)은 제1오프닝(151) 및 제2오프닝(152)을 포함하고, 상기 제1배선패턴(120) 및 상기 절연층(110)의 상기 제1면(111) 상에 형성된다. 상기 제1오프닝(151)은 상기 제1배선패턴(120)의 상기 범프 패드(121)를 노출시킨다. 상기 제2오프닝(152)은 상기 제1배선패턴(120)의 상기 테스트 패드(122)를 노출시킨다. 상기 제1보호층(150)은 폴리머, 고분자수지, 및 폴리이미드로 이루어질 수 있다. 하지만, 상기 재질로 본 발명을 한정하는 것은 아니다.The first passivation layer 150 includes a first opening 151 and a second opening 152 and is formed on the first surface 111 of the first wiring pattern 120 and the insulation layer 110, As shown in FIG. The first opening 151 exposes the bump pad 121 of the first wiring pattern 120. The second opening 152 exposes the test pad 122 of the first wiring pattern 120. The first passivation layer 150 may be formed of a polymer, a polymer resin, and a polyimide. However, the present invention is not limited to these materials.

도 2a는 도 1a의 회로기판 중 2-2선을 취한 NSMD(Nonsolder mask defined)형 회로기판을 도시한 단면도이고, 도 2b는 다른 실시예에 따른 SMD(Solder mask defined)형 회로기판을 도시한 단면도이다.2A is a sectional view showing a NSMD (Nonsolder mask defined) circuit board taken along the line 2-2 of the circuit board of FIG. 1A, FIG. 2B is a view showing a solder mask defined type circuit board according to another embodiment Sectional view.

도 2a 및 도 2b에 의하면, 상기 제2오프닝(152)의 크기는 상기 테스트 패드(122)의 크기보다 크거나 작을 수 있다. 즉, 도면 2a에 의한, NSMD(Nonsolder mask defined)형 회로기판(100)에서는 상기 제1보호층(150)이 상기 테스트 패드(122)로부터 이격되어 있으므로 상기 제2오프닝(152)의 크기가 상기 테스트 패드(122)의 크기보다 크다. 반면, 도면 2b에 의한, SMD(Solder mask defined)형 회로기판(100)에서는 상기 제1보호층(150)이 상기 테스트 패드(122)를 둘러싸고 있으므로 상기 제2오프닝(152)의 크기가 상기 테스트 패드(122)의 크기보다 작다. 여기서, 상기 제1보호층은 솔더 마스크를 의미한다.2A and 2B, the size of the second opening 152 may be larger or smaller than the size of the test pad 122. That is, in the NSMD (Nonsolder mask defined) circuit board 100 according to FIG. 2A, since the first protection layer 150 is spaced apart from the test pad 122, Is greater than the size of the test pad 122. [ On the other hand, in the SMD (solder mask defined) circuit board 100 according to FIG. 2B, since the first protective layer 150 surrounds the test pad 122, Is smaller than the size of the pad 122. Here, the first protective layer means a solder mask.

상기 제2보호층(160)은 제3오프닝(153)을 포함하고, 상기 제2배선패턴(130) 및 상기 절연층(110)의 상기 제2면(112) 상에 형성된다. 상기 제3오프닝(153)은 상기 볼 패드(131)를 노출시킨다.The second passivation layer 160 includes a third opening 153 and is formed on the second wiring pattern 130 and the second surface 112 of the insulating layer 110. The third opening 153 exposes the ball pad 131.

회로기판(100)의 단선 테스트 시, 상기 프로브 핀(500)의 일단을 상기 테스트 패드(122)에 접촉시키고, 타단을 상기 볼 패드(131)에 접촉시켜, 상기 범프 패드(121)와 볼 패드(131) 간 전기적 연결 상태를 테스트한다.One end of the probe pin 500 is brought into contact with the test pad 122 and the other end of the probe pin 500 is brought into contact with the ball pad 131, (131).

도 3a, 도 3b, 및 도 3c는 도 1a의 회로기판의 제1배선패턴을 복수개 배치한 것을 각각 도시한 도면이다.Figs. 3A, 3B and 3C are diagrams showing a plurality of first wiring patterns of the circuit board of Fig. 1A. Fig.

도 3a에 의하면, 도 1a의 제1배선패턴(120)이 복수개 나란히 배치되어 있다. 상기 제1배선패턴(120) 사이의 거리가 작은 영역에는 제1오프닝(151)이 형성되어 있고, 상기 제1배선패턴(120) 사이의 거리가 큰 영역에는 제2오프닝(152)이 형성되어 있다. 상기 제1오프닝(151)과 상기 제2오프닝(152)은 상기 제1배선패턴(120)들의 양쪽을 각각 오픈한다. 3A, a plurality of the first wiring patterns 120 are arranged side by side. A first opening 151 is formed in a region where the distance between the first wiring patterns 120 is small and a second opening 152 is formed in a region where a distance between the first wiring patterns 120 is large have. The first opening 151 and the second opening 152 open the first wiring patterns 120, respectively.

상기 제1오프닝(151)에 의해 노출된 각각의 상기 제1배선패턴(120) 상에 범프 패드(121)가 위치하고, 상기 제2오프닝(152)에 의해 노출된 각각의 상기 제1배선패턴(120) 상에 테스트 패드(122)가 위치한다.The bump pad 121 is positioned on each of the first wiring patterns 120 exposed by the first opening 151 and each of the first wiring patterns exposed by the second opening 152 120). ≪ / RTI >

도 3b 및 도 3c에 의하면, 상기 도 3a의 상기 제1오프닝(151)을 중심으로 상기 제1배선패턴(120)의 양쪽에 제2오프닝(152)을 형성한다. 3B and 3C, a second opening 152 is formed on both sides of the first wiring pattern 120 with the first opening 151 of FIG. 3A as a center.

상기와 같은 구성을 형성하기 위하여, 도 3b에서, 상기 제1오프닝(151)의 제1배선패턴(120)을 상기 제1배선패턴(120) 사이의 거리가 큰 영역과 멀어지는 방향으로, 하나 건너 연장하여 연장 영역을 형성한다. 따라서, 상기 연장 영역에서의 상기 제1배선패턴(120) 사이의 거리는 상기 제1오프닝(151)에서보다 커진다. 상기 연장 영역에 제2오프닝(152)을 형성한다. 한편, 상기 제1배선패턴(120) 사이의 거리가 큰 영역 중 상기 제2오프닝(152)이 형성되지 않은 제1배선패턴(120)에 각각 제2오프닝(152)을 형성한다. 3B, a first wiring pattern 120 of the first opening 151 is formed to extend in a direction away from a region having a large distance between the first wiring patterns 120, Thereby forming an extended region. Therefore, the distance between the first wiring patterns 120 in the extended region is larger than that in the first opening 151. [ A second opening (152) is formed in the extended region. On the other hand, a second opening 152 is formed in the first wiring pattern 120 in which the second opening 152 is not formed, in the region where the distance between the first wiring patterns 120 is large.

또한, 상기와 같은 구성을 형성하기 위하여, 도 3c에서, 상기 제1오프닝(151)의 제1배선패턴(120)을 바깥쪽으로 연장하되, 기수번째 상기 제1배선패턴(120)과 우수번째 상기 제1배선패턴(120)의 연장방향이 반대되게 연장한다. 따라서 상기 제1배선패턴(120)을 연장하여 형성한 연장 영역은 각각 상기 제1오프닝(151)의 양쪽에 형성되게 된다. 상기 연장 영역들에 제2오프닝(152)을 각각 형성한다.3C, the first wiring pattern 120 of the first opening 151 is extended outward, and the odd-numbered first wiring pattern 120 and the even- The extension direction of the first wiring pattern 120 is opposite. Accordingly, extended regions formed by extending the first wiring patterns 120 are formed on both sides of the first opening 151, respectively. And a second opening 152 is formed in each of the extended regions.

상기 제1오프닝(151)에 의해 노출된 각각의 상기 제1배선패턴(120) 상에 범프 패드(121)가 위치하고, 상기 제2오프닝(152)에 의해 노출된 각각의 상기 제1배선패턴(120) 상에 테스트 패드(122)가 위치한다.The bump pad 121 is positioned on each of the first wiring patterns 120 exposed by the first opening 151 and each of the first wiring patterns exposed by the second opening 152 120). ≪ / RTI >

상기 도 3a, 도 3b, 및 도 3c에 도시한 바와 같이, 상기 제1배선패턴(120)은 복수개로 형성되고, 상기 테스트 패드(122)의 피치는 상기 범프 패드(121)의 피치(x로 표시)에 대하여 1.5 내지 3배이다. 상기와 같은 구성으로, 테스트 시 프로브 핀(500)을 범프 패드(121) 또는 비아 패드(124)에 접촉시키는 대신 범프 패드(121)에 비하여 면적이 크고, 표면이 편평하여 프로브 핀(500)과의 접촉이 우수한 테스트 패드(122)에 접촉시켜, 테스트의 용이성과 정확성을 도모한다. 보다 구체적으로, 프로브 핀(500)을 범프 패드(121) 대신 테스트 패드(122)에 접촉시켜 테스트를 진행함으로써, 범프 패드(121)에 대한 손상을 방지할 수 있다. 또한, 종래에 프로브 핀(500)을 편평하지 못한 비아 패드(124)에 접촉시켜 테스트를 진행할 때보다 평평한 테스트 패드(122)에 접촉시킴으로써 패드와 프로브 핀(500)과의 접촉 불량을 방지할 수 있다.3A, 3B, and 3C, the first wiring patterns 120 are formed in a plurality of pitches, and the pitch of the test pads 122 is determined by the pitch (x) of the bump pads 121 Lt; 3 > The probe pins 500 and the via pads 124 are formed in a larger area than the bump pads 121 and the surfaces are flattened so that the probe pins 500 Contact with the test pad 122 having excellent contact with the test pad 122, thereby facilitating the test and accuracy. More specifically, the probe pin 500 is brought into contact with the test pad 122 in place of the bump pad 121, and the test is performed to prevent damage to the bump pad 121. Conventionally, when the probe pin 500 is brought into contact with the non-flat via pad 124 to contact the test pad 122 which is flatter than the test pad 122, the contact failure between the pad and the probe pin 500 can be prevented have.

도 4a 및 도 4b는 도 1a의 단선 테스트가 용이한 회로기판을 포함하는 반도체 디바이스를 각각 도시한 도면이다. Figs. 4A and 4B are views each showing a semiconductor device including a circuit board that facilitates the single line test of Fig. 1A.

도 4a 및 도 4b에 도시한 바와 같이, 본 발명의 실시예에 따른, 단선 테스트가 용이한 회로기판을 포함하는 반도체 디바이스는 회로기판(100), 반도체 다이(320,420), 인캡슐런트(330,430), 및 솔더 볼(340,440)을 포함한다.4A and 4B, a semiconductor device including a circuit board that facilitates single-line testing according to an embodiment of the present invention includes a circuit board 100, semiconductor dies 320 and 420, encapsulants 330 and 430, And solder balls 340,440.

상기 회로기판(100)에 대한 구성은 위에서 설명하였으므로, 여기서 생략한다.Since the configuration of the circuit board 100 is described above, it is omitted here.

상기 반도체 다이(320,420)에 관하여, 도 4a에서 상기 반도체 다이(320,420)는 솔더 범프(310)를 통하여 상기 회로기판(100)의 범프 패드(121)에 전기적으로 연결된다.4A, the semiconductor dies 320 and 420 are electrically connected to the bump pads 121 of the circuit board 100 through solder bumps 310. The semiconductor dies 320 and 420 are electrically connected to the bump pads 121 of the circuit board 100 via solder bumps 310. Referring to FIG.

또한, 상기 범프 패드(121)의 피치가 작을 경우, 상기 반도체 다이(320,420)는 도 4b에 도시한 바와 같이, 카파 필러(410)를 통하여 상기 범프 패드(121)에 전기적으로 연결된다. 상기 카파 필러(410)는 솔더 캡(411)을 통하여 상기 범프 패드(121)와 전기적으로 연결된다. When the pitch of the bump pads 121 is small, the semiconductor dies 320 and 420 are electrically connected to the bump pads 121 through the cappa pillar 410, as shown in FIG. 4B. The Kappa filler 410 is electrically connected to the bump pad 121 through a solder cap 411.

상기 인캡슐런트(330,430)는 상기 반도체 다이(320,420)를 인캡슐레이션하고, 상기 회로기판(100)과 상기 반도체 다이(320,420)를 외부로부터 보호한다.The encapsulant 330 and 430 encapsulate the semiconductor die 320 and 420 and protect the circuit board 100 and the semiconductor die 320 and 420 from the outside.

상기 솔더 볼(340,440)은 상기 회로기판(100)의 제2배선패턴(130) 중 상기 볼 패드(131)에 전기적으로 연결되어, 외부기기 단자와의 접속에 사용된다.The solder balls 340 and 440 are electrically connected to the ball pads 131 of the second wiring patterns 130 of the circuit board 100 and are used for connection with external device terminals.

상기 실시예에 따른 반도체 디바이스는 단선 테스트를 진행한 회로기판(100)을 패키지에 사용하므로, 불량 회로기판으로 인한 패키지 불량 손실을 방지할 수 있으므로, 값비싼 반도체 다이(320,420)의 금전적 낭비를 줄일 수 있다.Since the semiconductor device according to the present embodiment uses the circuit board 100 subjected to the disconnection test for the package, it is possible to prevent the loss of the package defects due to the defective circuit board, thereby reducing the cost of the expensive semiconductor dies 320 and 420 .

본 발명은 상기 실시예에 한정되지 않고 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술 적 정신이 있다고 할 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims and their equivalents. The technical spirit of the present invention will be described.

100:회로기판 110: 절연층
111: 제1면 112: 제2면
120:제1배선패턴 121: 범프 패드
122: 테스트 패드 123:확장부
124: 비아 패드 130: 제2배선패턴
131: 볼 패드 140: 도전성 비아
150: 제1보호층 151: 제1오프닝
152: 제2오프닝 153: 제3오프닝
160: 제2보호층 310: 솔더 범프
320,420: 반도체 다이 330,430: 인캡슐런트
340,440: 솔더 볼 410: 카파 필러
411: 솔더 캡 500: 프로브 핀100: circuit board 110: insulating layer
111: first side 112: second side
120: first wiring pattern 121: bump pad
122: test pad 123: extension part
124: via pad 130: second wiring pattern
131: ball pad 140: conductive via
150: first protective layer 151: first opening
152: second opening 153: third opening
160: second protection layer 310: solder bump
320, 420: semiconductor die 330, 430: encapsulant
340,440: solder ball 410: kappa filler
411: Solder cap 500: Probe pin

Claims (7)

제1면, 및 상기 제1면과 대향하는 제2면을 포함하는 절연층;
상기 제1면 상에 형성되고, 범프 패드, 테스트 패드, 확장부, 및 비아 패드를 포함하는 제1배선패턴;
상기 제2면 상에 형성되고, 볼 패드를 포함하는 제2배선패턴;
상기 절연층을 관통하여 형성되고, 상기 제1배선패턴과 상기 제2배선패턴을 전기적으로 연결하는 도전성 비아; 및
상기 제1배선패턴 상에 형성되고, 상기 범프 패드를 노출시키는 제1오프닝 및 상기 테스트 패드를 노출시키는 제2오프닝을 포함하는 제1보호층;을 포함하고,
상기 테스트 패드는 상기 범프 패드와 상기 비아 패드 사이의 상기 확장부 상에 형성되는 것을 특징으로 하는 회로기판.An insulating layer including a first surface and a second surface opposite to the first surface;
A first wiring pattern formed on the first surface and including a bump pad, a test pad, an extension, and a via pad;
A second wiring pattern formed on the second surface, the second wiring pattern including a ball pad;
A conductive via formed through the insulating layer and electrically connecting the first wiring pattern and the second wiring pattern; And
And a first protection layer formed on the first wiring pattern and including a first opening exposing the bump pad and a second opening exposing the test pad,
Wherein the test pad is formed on the extension between the bump pad and the via pad. 제1항에 있어서,
상기 테스트 패드의 폭이 상기 범프 패드의 폭보다 넓은 것을 특징으로 하는 회로기판.The method according to claim 1,
Wherein a width of the test pad is larger than a width of the bump pad. 제1항에 있어서,
상기 테스트 패드의 폭이 상기 비아 패드 쪽으로 가면서 점차 넓어지는 것을 특징으로 하는 회로기판.The method according to claim 1,
And the width of the test pad gradually increases toward the via pad. 제1항에 있어서,
상기 제2배선패턴 상에 형성되고, 상기 볼 패드를 노출시키는 제3오프닝을 포함하는 제2보호층을 더 포함하는 것을 특징으로 하는 회로기판.The method according to claim 1,
And a second protection layer formed on the second wiring pattern and including a third opening exposing the ball pad. 제1항에 있어서,
상기 테스트 패드의 크기는 제2오프닝의 크기보다 작거나 큰 것을 특징으로 하는 회로기판.The method according to claim 1,
Wherein the size of the test pad is smaller than or greater than the size of the second opening. 제1항에 있어서,
상기 제1배선패턴은 복수개로 형성되고, 상기 테스트 패드의 피치는 상기 범프 패드의 피치에 대하여 1.5 내지 3배인 것을 특징으로 하는 회로기판.The method according to claim 1,
Wherein a plurality of the first wiring patterns are formed, and the pitch of the test pads is 1.5 to 3 times the pitch of the bump pads. 제1항에 기재된 회로기판;
범프를 통하여 상기 회로기판의 제1배선패턴 중 상기 범프 패드에 전기적으로 연결된 반도체 다이;
상기 반도체 다이를 인캡슐레이션하는 인캡슐런트; 및
상기 회로기판의 제2배선패턴 중 상기 볼 패드에 전기적으로 연결된 솔더 볼을 포함하는 반도체 디바이스.A circuit board according to claim 1;
A semiconductor die electrically connected to the bump pad of the first wiring pattern of the circuit board through a bump;
An encapsulant that encapsulates the semiconductor die; And
And a solder ball electrically connected to the ball pad among the second wiring patterns of the circuit board.
KR1020130054476A 2013-05-14 2013-05-14 Printed circuit board for easy open/short testing and semiconductor device with the same KR20140134812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130054476A KR20140134812A (en) 2013-05-14 2013-05-14 Printed circuit board for easy open/short testing and semiconductor device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130054476A KR20140134812A (en) 2013-05-14 2013-05-14 Printed circuit board for easy open/short testing and semiconductor device with the same

Publications (1)

Publication Number Publication Date
KR20140134812A true KR20140134812A (en) 2014-11-25

Family

ID=52455700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130054476A KR20140134812A (en) 2013-05-14 2013-05-14 Printed circuit board for easy open/short testing and semiconductor device with the same

Country Status (1)

Country Link
KR (1) KR20140134812A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091969A (en) * 2018-01-30 2019-08-07 주식회사 엘지화학 Method for manufacturing printed circuit board with test points and printed circuit board using thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091969A (en) * 2018-01-30 2019-08-07 주식회사 엘지화학 Method for manufacturing printed circuit board with test points and printed circuit board using thereof
WO2019151752A1 (en) * 2018-01-30 2019-08-08 주식회사 엘지화학 Method for manufacturing printed circuit board having test point, and printed circuit board manufactured thereby
CN110870390A (en) * 2018-01-30 2020-03-06 株式会社Lg化学 Method for producing a printed circuit board with test points and printed circuit board produced thereby
US10966313B2 (en) 2018-01-30 2021-03-30 Lg Chem, Ltd. Method for manufacturing printed circuit board having test point, and printed circuit board manufactured thereby

Similar Documents

Publication Publication Date Title
US6765228B2 (en) Bonding pad with separate bonding and probing areas
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
JP2010206007A (en) Semiconductor device and method of manufacturing the same
US8404497B2 (en) Semiconductor device and method of manufacturing the same
JP4717523B2 (en) Semiconductor device and manufacturing method thereof
US7713764B2 (en) Method for manufacturing semiconductor device including testing dedicated pad and probe card testing
JP5290215B2 (en) Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer
KR101740878B1 (en) Semiconductor device
KR20050106581A (en) Structure of flip chip semiconductor package for testing a bump and method of fabricating the same
KR101123802B1 (en) Semiconductor chip
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
KR20140134812A (en) Printed circuit board for easy open/short testing and semiconductor device with the same
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
JP4737995B2 (en) Semiconductor device
US8421206B2 (en) Semiconductor device and connection checking method for semiconductor device
JP2005347651A (en) Wiring board and crack detecting method of wiring board
JP5592526B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP5308464B2 (en) Manufacturing method of semiconductor device
JP2006148001A (en) Semiconductor device
JP2001223325A (en) Semiconductor device
KR100876964B1 (en) Test board for semiconductor package
KR100752220B1 (en) Substrate for Wire Bonding
JP5658623B2 (en) Semiconductor chip, manufacturing method thereof, and semiconductor package
JP5014943B2 (en) Semiconductor device, semiconductor device manufacturing method, and semiconductor device test method
KR20120014752A (en) Apparatus for coining-electric inspecting of substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment