KR20140125471A - 태양전지 및 이의 제조 방법 - Google Patents

태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140125471A
KR20140125471A KR1020130042756A KR20130042756A KR20140125471A KR 20140125471 A KR20140125471 A KR 20140125471A KR 1020130042756 A KR1020130042756 A KR 1020130042756A KR 20130042756 A KR20130042756 A KR 20130042756A KR 20140125471 A KR20140125471 A KR 20140125471A
Authority
KR
South Korea
Prior art keywords
impurity
semiconductor substrate
metal layer
layer
conductivity type
Prior art date
Application number
KR1020130042756A
Other languages
English (en)
Other versions
KR101997922B1 (ko
Inventor
이승직
안세원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130042756A priority Critical patent/KR101997922B1/ko
Priority to US14/243,560 priority patent/US20140311558A1/en
Publication of KR20140125471A publication Critical patent/KR20140125471A/ko
Application granted granted Critical
Publication of KR101997922B1 publication Critical patent/KR101997922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에 따른 태양전지는, 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면(back surface)에 위치하며, 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 후면 전계부(BSF); 후면 전계부와 인접한 위치에서 반도체 기판의 후면에 위치하며, 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 에미터부(Emitter); 제2 도전성 타입의 불순물을 함유하며 에미터부의 후면에 위치하는 금속층(metal layer); 후면 전계부 및 금속층의 후면에 위치하며 후면 전계부 및 금속층의 일부를 노출하는 후면 보호막(back passivation layer); 후면 보호막에 의해 노출된 후면 전계부에 전기적으로 연결되는 제1 전극(first electrode); 및 후면 보호막에 의해 노출된 금속층에 전기적으로 연결되는 제2 전극(second electrode)을 포함한다.

Description

태양전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생성하는 태양전지가 주목 받고 있다.
일반적인 실리콘 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)을 가지는 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부 에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성된다.
이러한 태양전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체 쪽으로, 예를 들어 에미터부와 기판 쪽으로 각각 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
하지만, 이 경우, 빛이 입사되지 않은 기판의 면뿐만 아니라 빛이 입사되는 면, 즉, 입사면에 형성된 에미터부 위에도 전극에 위치하므로, 빛의 입사 면적이 감소하여 태양전지의 효율이 떨어진다.
따라서 빛의 입사 면적을 증가시키기 위해, 전자와 정공을 수집하는 전극을 모두 기판의 후면에 위치시킨 후면 접합형 태양전지가 개발되어 있다.
본 발명이 이루고자 하는 기술적 과제는 제조 원가가 낮은 태양전지 및 이의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 태양전지는, 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면(back surface)에 위치하며, 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 후면 전계부(BSF); 후면 전계부와 인접한 위치에서 반도체 기판의 후면에 위치하며, 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 에미터부(Emitter); 제2 도전성 타입의 불순물을 함유하며 에미터부의 후면에 위치하는 금속층(metal layer); 후면 전계부 및 금속층의 후면에 위치하며 후면 전계부 및 금속층의 일부를 노출하는 후면 보호막(back passivation layer); 후면 보호막에 의해 노출된 후면 전계부에 전기적으로 연결되는 제1 전극(first electrode); 및 후면 보호막에 의해 노출된 금속층에 전기적으로 연결되는 제2 전극(second electrode)을 포함한다.
태양전지는 제1 도전성 타입의 불순물을 함유하며 후면 전계부와 후면 보호막 사이에 위치하는 불순물층을 더 포함할 수 있다.
제1 전극은 후면 전계부와 직접 접촉하고, 제2 전극은 금속층과 직접 접촉한다.
에미터부는 금속층에 함유된 제2 도전성 타입의 불순물이 반도체 기판의 후면에 확산되는 것에 따라 형성되므로, 에미터부의 폭은 금속층의 폭과 동일하거나 금속층의 폭보다 크게 형성될 수 있다.
반도체 기판 및 후면 전계부가 n형으로 형성되고 에미터부가 p형으로 형성되는 경우, 금속층은 알루미늄으로 형성될 수 있다.
후면 보호막은 산화물, 질화물 또는 산질화물 중 적어도 하나의 물질을 포함할 수 있다.
한 예로, 후면 보호막은 금속층의 후면에 위치하는 알루미늄 산화막과, 금속층을 제외한 나머지 영역에 위치하는 실리콘 산화막을 포함할 수 있다.후면 전계부와 에미터부는 수직 방향으로 이격되거나, 수직 방향 및 수평 방향으로 이격될 수 있다.
반도체 기판의 전면(front surface)에는 제1 도전성 타입의 불순물이 반도체 기판에 비해 고농도로 함유된 전면 전계부(FSF)가 위치할 수 있다.
전면 전계부와 에미터부 사이의 간격은 전면 전계부와 후면 전계부 사이의 간격보다 크게 형성될 수 있다.
전면 전계부의 전면(front surface) 전체에는 제1 도전성 타입의 불순물을 함유하는 불순물층이 위치할 수 있고, 불순물층의 전면 전체에는 반사방지막이 위치할 수 있으며, 반사방지막과 후면 보호막은 동일한 물질로 형성되거나, 서로 다른 물질로 형성될 수 있다.
본 발명의 한 실시예에 따른 태양전지의 제조 방법은, 제1 도전성 타입의 불순물을 함유하는 반도체 기판을 준비하는 기판 준비 단계; 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 금속층을 반도체 기판 후면에 형성하여 반도체 기판의 후면 일부를 노출하는 금속층 형성 단계; 노출된 부분의 반도체 기판의 후면을 설정 깊이로 식각하는 식각 단계; 제1 도전성 타입의 불순물을 함유하는 불순물층을 식각된 부분의 반도체 기판의 후면에 형성하는 불순물층 형성 단계; 반도체 기판의 후면(back surface) 전체에 유전층을 형성하는 유전층 형성 단계; 및 열처리 공정을 실시하여, 불순물층에 함유된 제1 도전성 타입의 불순물과 금속층에 함유된 제2 도전성 타입의 불순물을 반도체 기판의 후면에 설정 깊이로 각각 확산시켜 후면 전계부와 에미터부를 동시에 형성하는 열처리 단계를 포함할 수 있다.
불순물층 형성 단계에서, 불순물층을 반도체 기판의 전면(front surface) 전체에 더 형성할 수 있다.
유전층 형성 단계에서, 유전층을 반도체 기판의 전면에 형성된 불순물층의 전면(front surface) 전체에 더 형성할 수 있다.
열처리 단계에서, 반도체 기판의 전면(front surface)에 형성된 불순물층에 함유된 제1 도전성 타입의 불순물을 반도체 기판의 전면(front surface)에 확산시켜 전면 전계부를 형성하고, 전면 전계부의 전면(front surface)에 형성된 유전층을 열처리하여 반사 방지막을 형성하며, 반도체 기판의 후면에 형성된 유전층을 열처리하여 후면 보호막을 형성할 수 있다.
본 실시예에 따른 태양전지의 제조 방법은 후면 보호막의 일부를 제거하여 후면 전계부의 일부 및 상기 금속층의 일부를 각각 노출하는 식각 단계; 및 노출된 후면 전계부에 연결되는 제1 전극 및 노출된 금속층에 연결되는 제2 전극을 각각 형성하는 전극 형성 단계를 더 포함할 수 있다.
금속층 형성 단계에서는 증착 방법을 이용하여 금속층을 형성할 수 있고, 식각 단계에서는 금속층을 마스크로 사용할 수 있다.
본 발명의 다른 실시예에 따른 태양전지의 제조 방법은, 제1 도전성 타입의 불순물을 함유하는 반도체 기판을 준비하는 기판 준비 단계; 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 금속층을 반도체 기판 후면에 형성하여 반도체 기판의 후면 일부를 노출하는 금속층 형성 단계; 노출된 부분의 반도체 기판의 후면을 설정 깊이로 식각하는 식각 단계; 제1 도전성 타입의 불순물을 함유하는 불순물층을 식각된 부분의 반도체 기판의 후면에 형성하는 불순물층 형성 단계; 열처리 공정을 실시하여, 반도체 기판의 후면(back surface) 전체에 열 산화막으로 형성된 후면 보호막을 형성하고, 불순물층에 함유된 제1 도전성 타입의 불순물과 금속층에 함유된 제2 도전성 타입의 불순물을 반도체 기판의 후면에 설정 깊이로 각각 확산시켜 후면 전계부와 에미터부를 동시에 형성하는 열처리 단계; 후면 보호막의 일부를 제거하여 후면 전계부의 일부 및 금속층의 일부를 각각 노출하는 식각 단계; 및 노출된 후면 전계부에 연결되는 제1 전극 및 노출된 금속층에 연결되는 제2 전극을 각각 형성하는 전극 형성 단계를 포함할 수 있다.
불순물층 형성 단계에서는 불순물층을 반도체 기판의 전면(front surface) 전체에 더 형성할 수 있고, 열처리 단계에서는 열 산화막을 반도체 기판의 전면에 형성된 불순물층의 전면(front surface) 전체에 더 형성할 수 있다.
열처리 단계에서는 반도체 기판의 전면(front surface)에 형성된 불순물층에 함유된 제1 도전성 타입의 불순물을 반도체 기판의 전면(front surface)에 확산시켜 전면 전계부를 형성할 수 있다.
금속층 형성 단계에서는 증착 방법을 이용하여 금속층을 형성할 수 있고, 식각 단계에서는 금속층을 마스크로 사용할 수 있다.
이러한 특징을 갖는 태양전지의 제조 방법은 에미터부를 형성하기 위한 불순물 확산 및 후면 전계부를 형성하기 위한 불순물 확산을 동시에 수행할 수 있고, 또한 불순물 확산 공정에서 반사 방지막 및 후면 보호막을 동시에 형성할 수 있다.
따라서, 태양전지의 제조 공정을 획기적으로 줄일 수 있으므로, 태양전지의 제조 원가를 줄일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 태양전지의 일부 구조를 개략적으로 도시한 단면도이다.
도 2는 도 1에 도시한 태양전지의 주요부 확대도이다.
도 3은 도 1에 도시한 태양전지의 변형 실시예에 따른 주요부 확대도이다.
도 4는 도 1 및 도 2에 도시한 태양전지의 제조 방법을 나타내는 공정 블록도이다.
도 5는 도 4의 공정 순서도이다.
도 6은 본 발명의 제2 실시예에 따른 태양전지의 일부 구조를 개략적으로 도시한 단면도이다.
도 7은 도 6에 도시한 태양전지의 제조 방법을 나타내는 공정 블록도이다.
도 8는 도 7의 공정 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 태양전지의 일부 구조를 개략적으로 도시한 단면도이고, 도 2는 도 1에 도시한 태양전지의 주요부 확대도이다. 그리고 도 3은 도 1에 도시한 태양전지의 다른 실시예에 따른 주요부 확대도이며, 도 4는 도 1 및 도2에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
도면을 참조하면, 본 발명의 제1 실시예에 따른 태양전지는 기판(100), 빛이 입사되는 기판(100)의 제1 면(first surface, 이하, "전면(front surface)"이라 함)의 전면(front surface) 전체에 위치하는 전면 전계부(FSF: Front Surface Field)(110), 전면 전계부(110)의 전면 전체에 위치하는 반사 방지막(120), 기판(100)의 전면(front surface)의 반대편에 위치하는 기판(100)의 제2 면(second surface, 이하, "후면(back surface)"이라 함)의 후면에 위치하는 복수의 에미터부(emitter)(130) 및 복수의 후면 전계부(BSF, Back Surface Field)(140), 복수의 에미터부(130)와 복수의 후면 전계부(140)의 후면에 위치하는 후면 보호막(back passivation layer)(150), 후면 보호막(150)과 에미터부(130)의 사이에 위치하는 금속층(160), 후면 전계부(140)에 전기적으로 연결되는 제 1 전극(170) 및 금속층(160)에 전기적으로 연결되는 제 2 전극(180), 후면 전계부(140)와 후면 보호막(150)의 사이에 위치하는 불순물층(190A) 및 전면 전계부(110)와 반사 방지막(120) 사이에 위치하는 불순물층(190B)을 포함한다.
기판(100)은 제1 도전성 타입의 불순물이 도핑된 제1 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 제1 도전성 타입은 n형이므로, 기판(100)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
실리콘은 단결정질 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이나 비정질 실리콘이다.
하지만 이와는 달리, 기판(100)은 p형의 도전성 타입일 수 있고, 이 경우, 기판(100)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유할 수 있다. 또한 다른 실시예에서, 기판(100)은 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
이러한 기판(100)의 전면(front surface)은 복수의 요철을 포함하는 텍스처링 표면으로 형성된다. 이로 인해, 기판(100)의 전면(front surface)에서 반사되는 빛의 양이 감소하고, 텍스처링 표면에서 복수 번의 입사와 반사 동작이 행해져 기판(100)으로의 빛의 흡수율이 증가하며, 태양전지의 효율이 향상된다.
기판(100)의 후면(back surface)에 위치한 복수의 에미터부(130)와 복수의 후면 전계부(140)는 서로 이격되어 있고, 서로 평행하게 뻗어 있으며, 에미터부(130)와 후면 전계부(140)는 교대로 위치한다.
에미터부(130)는 기판(100)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 불순물이 고농도로 함유되어 있는 불순물부로서, 기판(100)과 p-n 접합을 형성한다.
에미터부(130)와 후면 보호막(150)의 사이에 위치하는 금속층(160)은 에미터부(130)의 후면과 직접 접촉하며, 에미터부(130)가 함유하고 있는 p형의 불순물을 함유하고 있는 금속 물질, 예를 들면 알루미늄(Al)으로 형성된다. 이러한 구성의 금속층(160)은 에미터부(130)와 후면 전계부(140)를 형성하기 위한 불순물 확산 공정을 실시할 때 내부에 함유된 불순물이 기판(100)의 후면에 확산되도록 함으로써 에미터부(130)를 형성한다.
따라서, 에미터부(130)의 폭(W1)과 금속층(160)의 폭(W2)은 동일한 크기로 형성될 수 있다. 하지만, 에미터부(130)의 폭(W1)이 금속층(160)의 폭(W2)보다 크게 형성되는 것도 가능하다.
후면 전계부(140)는 기판(100)과 동일한 도전성 타입, 예를 들어, n형의 불순물이 기판(100)보다 높은 농도로 함유된 불순물부, 예컨대 n+부로서, 기판(100)과 후면 전계부(140)간의 불순물 농도 차이에 의해 전위 장벽을 형성하여 정공이 제1 전극(170) 쪽으로 이동하는 것을 방지한다. 따라서, 제1 전극(170) 부근에서 전자와 정공이 재결합하여 소멸되는 양이 감소한다.
후면 전계부(140)와 후면 보호막(150)의 사이에 위치하는 불순물층(190A)은 후면 전계부(140)의 후면과 직접 접촉하며, 후면 전계부(140)가 함유하고 있는 n형의 불순물을 함유하고 있다. 일례로, 불순물층(190A)은 PSG 막일 수 있다.
이러한 구성의 불순물층(190A)은 에미터부(130)와 후면 전계부(140)를 형성하기 위한 불순물 확산 공정을 실시할 때 내부에 함유된 불순물이 기판(100)의 후면에 확산되도록 함으로써 후면 전계부(140)를 형성한다.
기판(100)의 후면에 위치하는 에미터부(130)와 후면 전계부(140)는 도 2에 도시한 바와 같이, 수직 방향, 즉 기판(100)의 두께 방향으로 제1 간격(D1)만큼 이격되어 있으며, 수직 방향에 직교하는 수평 방향으로 제2 간격(D2)만큼 이격되어 있다.
여기에서, 제1 간격(D1)은 에미터부(130)의 후면과 후면 전계부(140)의 후면 사이의 수직 방향으로 측정한 거리, 즉 최단 거리를 말한다.
이와 같이, 본 실시예에서, 에미터부(130)와 후면 전계부(140)가 수직 방향으로 제1 간격(D1)을 두고 서로 이격되어 있고, 또한 수평 방향으로 제2 간격(D2)을 두고 서로 이격되어 있으므로, 버팅(butting) 현상의 발생이 효과적으로 방지된다.
일반적으로, p+층인 에미터부(130)와 n+층인 후면 전계부(140)가 실질적으로 접촉하거나, 서로 접촉하지는 않더라도 에미터부(130)와 후면 전계부(140) 사이의 간격이 매우 좁을 경우에는 에미터부(130)와 후면 전계부(140) 사이에서 전류의 흐름이 발생하는 버팅 현상이 발생한다.
버팅 현상이 발생하면, 제1 전극(170)과 제2 전극(180)에 의해 각각 수집되는 전자와 전공의 수가 감소함으로써 결과적으로 광전 변환 효율이 감소하고 이로 인해 태양전지의 효율이 떨어진다.
하지만, 도 2에 도시한 바와 같이 에미터부(130)와 후면 전계부(140)가 제1 간격(D1)만큼 수직 방향으로 이격되어 있고, 제2 간격(D2)만큼 수평 방향으로 이격되어 있으면, 버팅 현상의 발생이 효과적으로 방지되어 태양전지의 효율이 개선된다.
이때, 기판(100)의 크기 및 두께가 불필요하게 커지는 것을 방지하면서도 버팅 현상을 효율적으로 방지하게 위해, 에미터부(130)와 후면 전계부(140)의 수직 방향으로의 제1 간격(D1)은 수평 방향으로의 제2 간격(D2)보다 크게 형성하는 것이 바람직하다.
한편, 에미터부(130)가 p형 불순물의 도핑 영역이고, 후면 전계부(140)가 n형 불순물의 도핑 영역인 경우, 제조 공정을 용이하게 하도록 하기 위해, 에미터부(130)와 후면 전계부(140)가 수직 방향 및 수평 방향으로 이격된 상태에서 에미터부(130)의 후면(back surface)이 후면 전계부(140)의 후면보다 낮은 위치에 위치한다.
따라서, 전면 전계부(110)의 후면으로부터 후면 전계부(140)의 전면까지의 제1 높이(H1)는 전면 전계부(110)의 후면으로부터 에미터부(130)의 전면까지의 제2 높이(H2)보다 작게 형성되며, 제1 높이(H1)와 제2 높이(H2)의 차이는 제1 간격(D1)과 실질적으로 동일하다.
이와는 달리, 에미터부(130)와 후면 전계부(140)는 수직 방향으로만 이격될 수도 있다.
이에 대해 도 3을 참조하여 설명하면, 에미터부(130)와 후면 전계부(140)는 수직 방향으로 제1 간격(D1)만큼 이격되며, 수평 방향으로는 이격되지 않는다.
이와 같이, 에미터부(130)와 후면 전계부(140)가 수직 방향으로만 이격되어 있더라도 버팅(butting) 현상을 방지할 수 있다.
도 2에 도시한 것처럼, 기판(100)의 후면 중 에미터부(130)와 후면 전계부(140)의 사이에 위치하는 부분은 에미터부(130)와 후면 전계부(140)를 일정한 경사 각도로 연결하는 경사면으로 형성될 수 있다.
하지만, 경사면의 경사 각도는 일정하지 않을 수도 있다. 여기에서, 경사면의 경사 각도가 일정하지 않다는 것은 에미터부(130) 쪽의 경사 각도와 후면 전계부(140) 쪽의 경사 각도가 서로 다르다는 것을 의미한다.
본 실시예에서 설명한 바와 같이 기판(100)의 후면 중 에미터부(130)와 후면 전계부(140)의 사이에 위치하는 부분이 에미터부(130)와 후면 전계부(140)를 일정한 경사 각도로 연결하는 경사면으로 형성되는 경우, 즉 에미터부(130)와 후면 전계부(140)가 수직 방향뿐만 아니라 수평 방향으로도 이격된 경우에는 에미터부(130)의 폭(W1)이 금속층(160)의 폭(W2)보다 크게 형성되는 것도 가능하다.
하지만, 전술한 도 3에서와 같이 에미터부(130)와 후면 전계부(140)가 수직 방향으로만 이격된 경우에는 에미터부(130)의 폭(W1)이 금속층(160)의 폭(W2)과 동일하게 형성될 수 있다.
에미터부(130)는 기판(100)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(100)과 에미터부(140)가 제2 도전성 타입(p형)을 가질 경우, 에미터부(130)는 제1 도전성 타입(n형)을 가지며, 금속층(160)은 제1 도전성 타입의 불순물을 함유할 수 있다. 이 경우, 분리된 전자는 에미터부(130) 쪽으로 이동하고 분리된 정공은 후면 전계부(140) 쪽으로 이동한다.
복수의 에미터부(130)와 복수의 후면 전계부(140)의 후면에 위치한 후면 보호막(150)은 금속층(160)과 후면 전계부(140)의 일부를 노출하는 개구부(opening)(151, 152)를 구비하고 있고, 금속층(160)과 후면 전계부(140) 사이의 기판(100)의 후면에도 위치한다.
이때, 개구부(151)는 후면 보호막(150)에만 형성되지만, 개구부(152)는 후면 보호막(150)과 불순물층(190A)에 형성된다. 이와는 달리, 개구부(151)가 후면 보호막(150)과 금속층(160)에 형성되는 것도 가능하다.
이러한 후면 보호막(150)은 에미터부(130), 후면 전계부(140) 및 기판(100)을 보호하며, 기판(100)의 표면 근처에 존재하는 댕글링 본드(dangling bond)와 같은 결함(defect)을 안정한 결합으로 바꾸어, 기판(100)의 후면쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소시킨다.
또한, 후면 보호막(150)은 기판(100)을 통과한 빛을 다시 기판(100) 쪽으로 반사하여, 입사된 빛의 손실을 감소시킨다.
본 실시예에서, 후면 보호막(150)은 산화물, 질화물 또는 산질화물 중 적어도 하나의 물질로 형성될 수 있으며, 단일막 또는 다중막 구조로 형성될 수 있다.
한 예로, 후면 보호막(150)은 PECVD, LPCVD, APCVD 등의 CVD 장비를 이용하여 200℃ 내지 500℃의 낮은 온도에서 형성하거나, 습식(wet) 공정을 이용하여 상온 내지 120℃의 온도에서 형성할 수 있다.
복수의 제1 전극(170)은 개구부(151)를 통해 노출된 후면 전계부(140)와 개구부(151)에 인접한 후면 보호막(150)의 후면에 위치하고, 복수의 제2 전극(180)은 개구부(152)을 통해 노출된 금속층(140)과 개구부(152)에 인접한 후면 보호막(150)의 후면에 위치한다.
이때, 제1 전극(170)과 제2 전극(180)은 후면 보호막(150)에 의해 전기적으로 분리된다.
복수의 제1 전극(170)은 거의 평행하게 뻗어 있고 후면 전계부(140)와 전기적 및 물리적으로 연결되어 있으며, 후면 전계부(140) 쪽으로 이동한 전하, 예를 들어 전자를 수집한다.
복수의 제2 전극(180)은 복수의 제1 전극(170)과 이격되어 복수의 제1 전극(170)과 거의 평행하게 뻗어 있고, 금속층(160)과 전기적 및 물리적으로 연결되어 있다.
금속층(160)이 에미터부(130)의 후면에서 에미터부(130)와 직접 접촉하므로, 제2 전극(180)은 금속층(160)을 통해 에미터부(130)와 전기적으로 연결되며, 에미터부(130) 쪽으로 이동한 전하, 예를 들어 정공을 수집한다.
이미 설명한 것처럼, 제1 전극(170) 및 제2 전극(180)의 일부가 후면 보호막(150)의 일부와 중첩되어 면적이 넓은 끝부분을 포함하므로, 외부 구동 회로 등과의 접속 시 접촉 저항이 줄어들어 접촉 효율이 높아진다.
기판(100)의 전면(front surface) 전체에 위치하는 전면 전계부(110)는 제1 도전성 타입의 불순물이 기판(100)에 비해 고농도로 함유된 불순물부로서, 후면 전계부(110)와 동일한 작용을 한다. 이러한 구성의 전면 전계부(110)는 필요에 따라 생략될 수도 있다.
전면 전계부(110)의 전면(front surface) 전체에 위치하는 불순물층(190B)은 전면 전계부(110)를 형성하기 위한 불순물, 예컨대 제1 도전성 타입의 불순물을 함유한다. 한 예로, 불순물층(190B)은 불순물층(190A)과 동일한 물질, 예컨대 PSG 막으로 형성될 수 있다.
불순물층(190B)의 전면 전체에 위치하는 반사 방지막(120)은 산화물, 질화물 또는 산질화물 중 적어도 하나의 물질을 포함하며, 후면 보호막(150)과 동일한 물질로 형성될 수 있다.
반사 방지막(120)은 입사되는 태양 광의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다. 본 실시예에서, 반사 방지막(120)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.
반사 방지막(120)이 다층막 구조를 가질 경우, 후면 보호막(150)도 반사 방지막(120)과 마찬가지로 다층막 구조를 가질 수 있으며, 바람직하게는 반사 방지막(120)과 후면 보호막(150)이 동일한 구조로 형성될 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양전지는 제1 전극(170)과 제2 전극(180)뿐만 아니라 에미터부(130)와 후면 전계부(140)가 빛이 입사되지 않는 기판(100)의 후면에 위치한 후면 접합 구조의 태양전지로서, 그 동작은 다음과 같다.
태양전지의 전면에 조사된 빛이 반사 방지막(120)과 전면 전계부(110)를 통해 기판(100)으로 입사되면, 빛 에너지에 의해 기판(100)에서 전자-정공 쌍이 발생한다.
이때, 기판(100)의 전면(front surface)이 텍스처링 표면으로 형성되어 있으므로, 기판(100) 전면에서의 빛 반사도가 감소하고, 빛의 흡수율이 증가되어 태양전지의 효율이 향상된다.
이에 더하여, 반사 방지막(120)이 기판(100)으로 입사되는 빛의 반사 손실을 감소시키므로, 기판(100)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(100)과 에미터부(130)의 p-n 접합에 의해 서로 분리되어 전자는 n형의 도전성 타입을 갖는 후면 전계부(140) 쪽으로 이동하여 제1 전극(170)에 의해 수집되고, 정공은 p형의 도전성 타입을 갖는 에미터부(130) 쪽으로 이동하여 금속층(160)을 통해 제2 전극(180)에 의해 수집된다.
이러한 제1 전극(170) 및 제2 전극(180)을 인접한 태양전지의 제2 전극(180) 및 제1 전극(170)과 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이하, 도 1 및 도 2에 도시한 후면 접합 태양전지의 제조 방법에 대해 도 4 및 도 5를 참조하여 설명한다.
도 4는 도 1 및 도 2에 도시한 태양전지의 제조 방법을 나타내는 공정 블록도이고, 도 5는 도 4의 공정 순서도이다.
본 실시예에 따른 태양전지의 제조 방법은 제1 도전성 타입의 불순물을 함유하는 기판(100)을 준비하는 기판 준비 단계(ST10), 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 금속층(160)을 기판(100)의 후면에 형성하여 기판(100)의 후면 일부를 노출하는 금속층 형성 단계(ST20), 노출된 부분의 기판(100)의 후면을 설정 깊이로 식각하는 식각 단계(ST30), 제1 도전성 타입의 불순물을 함유하는 불순물층(190A)을 식각된 부분의 기판(100)의 후면에 형성하는 불순물층 형성 단계(ST40), 기판(100)의 후면(back surface) 전체에 유전층(150')을 형성하는 유전층 형성 단계(ST50), 및 열처리 공정을 실시하여, 불순물층(190A)에 함유된 제1 도전성 타입의 불순물과 금속층(160)에 함유된 제2 도전성 타입의 불순물을 기판(100)의 후면에 설정 깊이로 각각 확산시켜 후면 전계부(140)와 에미터부(130)를 동시에 형성하는 열처리 단계(ST60)를 포함할 수 있다.
기판 준비 단계(ST10)에 대해 설명하면, 실리콘으로 이루어진 기판(100)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조하는데, 이때 기판(100)에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 텍스처링 표면을 형성하기 전에 습식 식각 또는 건식 식각을 실시하여 기계적 손상층을 제거한다.
이때, 습식 식각에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용할 수 있으며, 건식 식각에는 반응성 이온 식각(RIE, Reactive Ion Etching)을 사용할 수 있다.
그리고 기계적 손상층을 제거한 후에는 기판(100)의 한쪽 면, 예컨대 전면을 식각하여 복수의 미세 요철을 포함하는 텍스처링 표면으로 형성한다.
도 4는 기판(100)의 전면(front surface)이 실질적으로 평탄(flat)하게 형성된 것을 도시하였지만, 빛의 입사 효율을 증가시키기 위해 기판(100)의 전면은 텍스처링 표면으로 형성될 수 있다.
한편, 기판(100)은 제1 도전성 타입의 불순물, 예컨대 n형 불순물을 함유한 실리콘 기판일 수 있다.
이후, 금속층 형성 단계(ST20)로 진행하여, 기판(100)의 후면 일부를 노출하는 금속층(160)을 기판(100)의 후면에 형성한다.
금속층(160)은 제2 도전성 타입의 불순물을 함유하는 알루미늄을 증착하여 형성할 수 있으며, 증착 방법으로는 스퍼터링(sputtering) 또는 진공 증착(vapor evaporation)법을 사용할 수 있다.
그리고 증착 방법을 이용하여 금속층(160)을 증착할 때, 쉐도우 마스크(shadow mask)를 사용하면 도 5에 도시한 바와 같이 기판(100)의 후면 일부를 노출하는 금속층(160)을 별도의 패터닝 공정 없이 바로 형성할 수 있다.
이어서, 식각 단계(ST30)로 진행한다. 식각 단계(ST30)에서는 금속층(160)을 마스크(mask)로 사용하여 기판(100) 후면의 노출된 부분을 설정 깊이로 식각한다.
식각을 완료한 후에는 불순물층 형성 단계(ST40)로 진행하여 식각된 부분의 기판 후면에 불순물층(190A)을 형성한다. 이때, 기판(100)의 전면 전체에도 불순물층(190B)을 형성하는 것이 바람직하며, 불순물층(190A, 190B)은 동시에 형성하는 것이 바람직하다.
불순물층(190B)은 전면 전계부(110)를 형성하기 위한 불순물을 함유하며, 불순물층(190A)은 후면 전계부(140)를 형성하기 위한 불순물을 함유한다. 따라서, 한 예로, 불순물층(190A, 190B)은 인(P)을 함유하는 PSG(Phosphosilicate glass) 막일 수 있다.
이와는 달리, 전면 전계부(110)와 후면 전계부(140)가 p형의 도전성 타입을 가질 경우, 불순물층(190A, 190B)은 붕소(B)를 함유하는 BSG(borosilicate glass) 막일 수 있다.
불순물층(190A, 190B)을 형성한 후에는 유전층 형성 단계(ST50)로 진행하여 기판(100)의 후면(back surface) 전체에 유전층(150')을 형성한다. 이때, 기판(100)의 전면(front surface) 전체, 예컨대 불순물층(190B)의 전면 전체에도 유전층(120')을 형성하는 것이 바람직하며, 유전층(120', 150')은 동시에 형성하는 것이 바람직하다.
한 예로, 유전층(120', 150')은 산화물, 질화물 또는 산질화물 중 적어도 하나의 물질을 포함할 수 있다.
유전층(120', 1506)은 PECVD, LPCVD, APCVD 등의 CVD 장비를 이용하여 200℃ 내지 500℃의 낮은 온도에서 형성하거나, 습식(wet) 공정을 이용하여 상온 내지 120℃의 온도에서 형성할 수 있다.
유전층(120', 150')을 형성한 후에는 열처리 단계(ST60)로 진행한다.
열처리 단계(ST60)에서는 불순물층(190A, 190B)에 함유된 제1 도전성 타입의 불순물과 금속층(160)에 함유된 제2 도전성 타입의 불순물을 기판(100)의 내부에 설정 깊이로 각각 확산시키기 위해 기판(100)을 열처리한다.
기판(100)을 열처리하면, 불순물층(190B)에 함유된 제1 도전성 타입의 불순물이 기판(100)의 전면에 설정 깊이로 확산되어 전면 전계부(110)가 형성되고, 불순물층(190A)에 함유된 제1 도전성 타입의 불순물이 기판(100) 후면의 식각된 부분에 설정 깊이로 확산되어 후면 전계부(140)가 형성되며, 금속층(160)에 함유된 제2 도전성 타입의 불순물이 기판(100)의 후면에 설정 깊이로 확산되어 에미터부(130)가 형성된다.
또한, 기판(100)을 열처리하는 동안에 가해지는 열에 의해 유전층(120', 150')이 각각 열처리되므로, 유전층(120')은 반사 방지막(120)으로 형성되고, 유전층(150')은 후면 보호막(150)으로 형성된다.
이와 같이, 본 실시예에 따른 제조 방법에서는 반사 방지막(120) 및 후면 보호막(150)을 형성하기 위해 기판(100)을 열처리하는 동안 전면 전계부(110), 에미터부(130) 및 후면 전계부(140)를 형성하기 위한 불순물 확산 공정이 이루어진다.
바꿔 말하면, 전면 전계부(110), 에미터부(130) 및 후면 전계부(140)를 형성하기 위한 불순물 확산 공정을 실시하기 위해 기판을 열처리하는 동안 반사 방지막(120) 및 후면 보호막(150)이 형성된다.
따라서, 1회의 열처리 공정을 실시하는 것에 의해 전면 전계부(110), 반사 방지막(120), 에미터부(130), 후면 전계부(140) 및 후면 보호막(150)을 모두 동시에 형성할 수 있으므로, 태양전지의 제조 공정을 종래에 비해 획기적으로 줄일 수 있다.
전술한 단계에 따라 전면 전계부(110), 반사 방지막(120), 에미터부(130), 후면 전계부(140) 및 후면 보호막(150)을 동시에 형성하면, 수직 방향으로 제1 간격(D1)만큼 이격된 에미터부(130) 및 후면 전계부(140)를 형성할 수 있다.
또한, 전면 전계부(110)의 후면으로부터 후면 전계부(140)의 전면까지의 제1 높이(H1)가 전면 전계부(110)의 후면으로부터 에미터부(130)의 전면까지의 제2 높이(H2)보다 작게 형성됨과 아울러 제1 높이(H1)와 제2 높이(H2)의 차이가 제1 간격(D1)과 실질적으로 동일한 구조의 태양전지를 제조할 수 있다.
이후, 후면 보호막(150)과 불순물층(190A)의 일부를 제거하여 후면 전계부(140)의 일부를 노출하는 개구부(151)와 금속층(160)의 일부를 노출하는 개구부(152)를 형성하고, 개구부(151)를 통해 노출된 후면 전계부(140)에 연결되는 제1 전극(170)을 형성하며, 개구부(152)를 통해 노출된 금속층(160)에 연결되는 제2 전극(180)을 형성하면, 도 1 및 도 2에 도시한 태양전지를 제조할 수 있다.
한편, 열처리 단계(ST60)에서 기판(100)을 열처리할 때, 열처리 온도가 대략 660℃ 이상으로 상승하면 금속층(160)을 구성하는 알루미늄이 증발될 수 있다.
하지만, 본 실시예에서는 후면 보호막(150)을 형성하기 위한 유전층(150')을 기판(100)의 후면 전체에 먼저 형성한 후 열처리 단계(ST60)로 진행하므로, 기판(100)을 열처리하는 동안 유전층(150')이 금속층(160)의 후면을 덮고 있다. 따라서, 기판(100)을 열처리하는 동안 금속층(160)을 구성하는 물질이 증발되는 것이 방지된다.
이하, 도 6 내지 도 8을 참조하여 본 발명의 제2 실시예에 따른 태양전지 및 이의 제조 방법에 대해 설명한다.
본 실시예의 태양전지는 후면 보호막(150A)을 제외한 나머지 구성이 전술한 제1의 실시예와 동일하게 구성된다.
본 실시예의 태양전지에 있어서, 후면 보호막(150A)은 단층 구조로 형성되며, 단층 구조의 후면 보호막(150A)이 서로 다른 2종류의 물질을 포함한다.
즉, 후면 보호막(150A)은 금속층(160)의 후면에 위치하는 알루미늄 산화막(150A')과, 금속층(160)을 제외한 나머지 부분의 기판 후면에 위치하는 실리콘 산화막(150A")으로 구성된다.
이러한 구성의 태양전지는 제1 도전성 타입의 불순물을 함유하는 기판을 준비하는 기판 준비 단계(ST10); 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 금속층을 기판 후면에 형성하여 기판의 후면 일부를 노출하는 금속층 형성 단계(ST20); 노출된 부분의 기판의 후면을 설정 깊이로 식각하는 식각 단계(ST30); 제1 도전성 타입의 불순물을 함유하는 불순물층을 식각된 부분의 반도체 기판의 후면에 형성하는 불순물층 형성 단계(ST40); 열처리 공정을 실시하여, 반도체 기판의 후면(back surface) 전체에 열 산화막으로 형성된 후면 보호막을 형성하고, 불순물층에 함유된 제1 도전성 타입의 불순물과 금속층에 함유된 제2 도전성 타입의 불순물을 기판의 후면에 설정 깊이로 각각 확산시켜 후면 전계부와 에미터부를 동시에 형성하는 열처리 단계(ST60'); 후면 보호막의 일부를 제거하여 후면 전계부의 일부 및 금속층의 일부를 각각 노출하는 식각 단계(ST70); 및 노출된 후면 전계부에 연결되는 제1 전극 및 노출된 금속층에 연결되는 제2 전극을 각각 형성하는 전극 형성 단계(ST80)를 포함하는 제조 방법에 의해 제조할 수 있다.
위에서 설명한 제조 방법 중 기판 준비 단계(ST10)부터 불순물층 형성 단계(40)까지, 그리고 식각 단계(ST70)부터 전극 형성 단계(ST80)까지 도 4에 도시한 제조 방법과 동일하므로, 이하에서는 열처리 단계(ST60')에 대해서만 설명한다.
본 실시예의 제조 방법은 전술한 제1 실시예와는 달리, 유전층 형성 단계(ST50)를 별도로 구비하지 않고, 불순물 확산을 위한 열처리 단계에서 열 산화막으로 형성된 반사 방지막 및 후면 보호막을 형성하는 것을 특징으로 한다.
이와 같이, 불순물층 형성 단계(ST40) 이후에 유전층 형성 단계(ST50)로 진행하지 않고 열처리 단계(ST60')로 진행하면, 기판(100)을 500℃ 이상의 온도로 열처리하는 동안 기판의 전면 및 후면에는 열 산화막이 형성되고, 기판의 전면에 형성된 열 산화막은 반사 방지막(120)을 구성하며, 기판의 후면에 형성된 열 산화막은 후면 보호막(150A)을 구성한다.
이러한 제조 방법에 따르면, 기판(100)을 500℃ 이상의 온도로 열처리하는 동안 금속층(160)의 후면에는 금속 산화막(150A'), 예컨대 알루미늄 산화막이 형성되고, 나머지 부분에는 실리콘 산화막(150A")이 형성된다.
따라서, 산화물층 형성 단계(ST50)를 생략하고 열처리 단계(ST60)에서 열 산화막을 형성하여 반사 방지막(120) 및 후면 보호막(150A)을 형성하는 경우, 후면 보호막(150A)은 알루미늄 산화막(150A')과 실리콘 산화막(150A")을 포함한다.
그리고, 기판을 열처리하는 동안 기판에 가해지는 열에 의해 금속층(160)이 증발되는 것은 알루미늄 산화막(150A')에 의해 방지된다.
따라서, 본 실시예에서 설명한 바와 같이 유전층 형성 단계를 생략하고 불순물층 형성 단계 이후에 열처리 단계를 실시하면 태양전지의 제조 공정을 더욱 줄일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (26)

  1. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 반도체 기판의 후면(back surface)에 위치하며, 상기 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 후면 전계부(BSF);
    상기 후면 전계부와 인접한 위치에서 상기 반도체 기판의 후면에 위치하며, 상기 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 에미터부(Emitter);
    상기 제2 도전성 타입의 불순물을 함유하며, 상기 에미터부의 후면에 위치하는 금속층(metal layer);
    상기 후면 전계부와 상기 금속층의 일부를 노출하는 후면 보호막(back passivation layer);
    상기 후면 보호막에 의해 노출된 상기 후면 전계부에 전기적으로 연결되는 제1 전극(first electrode); 및
    상기 후면 보호막에 의해 노출된 상기 금속층에 전기적으로 연결되는 제2 전극(second electrode)
    을 포함하는 태양전지.
  2. 제1항에서,
    상기 제1 도전성 타입의 불순물을 함유하며, 상기 후면 전계부와 상기 후면 보호막 사이에 위치하는 불순물층을 더 포함하는 태양전지.
  3. 제1항에서,
    상기 제1 전극은 상기 후면 전계부와 직접 접촉하고, 상기 제2 전극은 상기 금속층과 직접 접촉하는 태양전지.
  4. 제1항에서,
    상기 에미터부의 폭은 상기 금속층의 폭과 동일하거나 상기 금속층의 폭보다 크게 형성되는 태양전지.
  5. 제1항에서,
    상기 반도체 기판 및 상기 후면 전계부는 n형으로 형성되고, 상기 에미터부는 p형으로 형성되며, 상기 금속층은 알루미늄으로 형성되는 태양전지.
  6. 제5항에서,
    상기 후면 보호막은 상기 금속층의 후면에 위치하는 알루미늄 산화막과, 상기 금속층을 제외한 나머지 영역에 위치하는 실리콘 산화막을 포함하는 태양전지.
  7. 제1항에서,
    상기 후면 보호막은 산화물, 질화물 또는 산질화물 중 적어도 하나의 물질을 포함하는 태양전지.
  8. 제1항 내지 제7항 중 어느 한 항에서,
    상기 후면 전계부와 상기 에미터부는 수직 방향으로 이격되거나, 수직 방향 및 수평 방향으로 이격되는 태양전지.
  9. 제8항에서,
    상기 반도체 기판의 전면(front surface)에는 상기 제1 도전성 타입의 불순물이 상기 반도체 기판에 비해 고농도로 함유된 전면 전계부(FSF)가 위치하는 태양전지.
  10. 제9항에서,
    상기 전면 전계부와 상기 에미터부 사이의 간격은 상기 전면 전계부와 상기 후면 전계부 사이의 간격보다 크게 형성되는 태양전지.
  11. 제9항에서,
    상기 전면 전계부의 전면(front surface) 전체에는 제1 도전성 타입의 불순물을 함유하는 불순물층이 위치하는 태양전지.
  12. 제11항에서,
    상기 불순물층의 전면(front surface) 전체에는 반사방지막이 위치하는 태양전지.
  13. 제12항에서,
    상기 반사방지막은 산화물, 질화물 또는 산질화물 중 적어도 하나의 물질을 포함하는 태양전지.
  14. 제13항에서,
    상기 반사방지막과 상기 후면 보호막은 서로 동일한 물질로 형성되는 태양전지.
  15. 제1 도전성 타입의 불순물을 함유하는 반도체 기판을 준비하는 기판 준비 단계;
    상기 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 금속층을 상기 반도체 기판 후면에 형성하여 상기 반도체 기판의 후면 일부를 노출하는 금속층 형성 단계;
    상기 노출된 부분의 반도체 기판의 후면을 설정 깊이로 식각하는 식각 단계;
    상기 제1 도전성 타입의 불순물을 함유하는 불순물층을 상기 식각된 부분의 반도체 기판의 후면에 형성하는 불순물층 형성 단계;
    상기 반도체 기판의 후면(back surface) 전체에 유전층을 형성하는 유전층 형성 단계; 및
    열처리 공정을 실시하여, 상기 불순물층에 함유된 제1 도전성 타입의 불순물과 상기 금속층에 함유된 제2 도전성 타입의 불순물을 상기 반도체 기판의 후면에 설정 깊이로 각각 확산시켜 후면 전계부와 에미터부를 동시에 형성하는 열처리 단계
    를 포함하는 태양전지의 제조 방법.
  16. 제15항에서,
    상기 불순물층 형성 단계에서,
    상기 불순물층을 상기 반도체 기판의 전면(front surface) 전체에 더 형성하는 태양전지의 제조 방법.
  17. 제16항에서,
    상기 유전층 형성 단계에서,
    상기 유전층을 상기 반도체 기판의 전면에 형성된 상기 불순물층의 전면(front surface) 전체에 더 형성하는 태양전지의 제조 방법.
  18. 제17항에서,
    상기 열처리 단계에서,
    상기 반도체 기판의 전면(front surface)에 형성된 상기 불순물층에 함유된 제1 도전성 타입의 불순물을 상기 반도체 기판의 전면(front surface)에 확산시켜 전면 전계부를 형성하고, 상기 전면 전계부의 전면(front surface)에 형성된 상기 유전층을 열처리하여 반사 방지막을 형성하며, 상기 반도체 기판의 후면에 형성된 상기 유전층을 열처리하여 후면 보호막을 형성하는 태양전지의 제조 방법.
  19. 제18항에서,
    상기 후면 보호막의 일부를 제거하여 상기 후면 전계부의 일부 및 상기 금속층의 일부를 각각 노출하는 식각 단계; 및
    노출된 상기 후면 전계부에 연결되는 제1 전극 및 노출된 상기 금속층에 연결되는 제2 전극을 각각 형성하는 전극 형성 단계
    를 더 포함하는 태양전지의 제조 방법.
  20. 제15항 내지 제19항 중 어느 한 항에서,
    상기 금속층 형성 단계에서,
    증착 방법을 이용하여 상기 금속층을 형성하는 태양전지의 제조 방법.
  21. 제20항에서,
    상기 식각 단계에서,
    상기 금속층을 마스크로 사용하는 태양전지의 제조 방법.
  22. 제1 도전성 타입의 불순물을 함유하는 반도체 기판을 준비하는 기판 준비 단계;
    상기 제1 도전성 타입의 반대 도전성을 갖는 제2 도전성 타입의 불순물을 함유하는 금속층을 상기 반도체 기판 후면에 형성하여 상기 반도체 기판의 후면 일부를 노출하는 금속층 형성 단계;
    상기 노출된 부분의 반도체 기판의 후면을 설정 깊이로 식각하는 식각 단계;
    상기 제1 도전성 타입의 불순물을 함유하는 불순물층을 상기 식각된 부분의 반도체 기판의 후면에 형성하는 불순물층 형성 단계;
    열처리 공정을 실시하여, 상기 반도체 기판의 후면(back surface) 전체에 열 산화막으로 형성된 후면 보호막을 형성하고, 상기 불순물층에 함유된 제1 도전성 타입의 불순물과 상기 금속층에 함유된 제2 도전성 타입의 불순물을 상기 반도체 기판의 후면에 설정 깊이로 각각 확산시켜 후면 전계부와 에미터부를 동시에 형성하는 열처리 단계;
    상기 후면 보호막의 일부를 제거하여 상기 후면 전계부의 일부 및 상기 금속층의 일부를 각각 노출하는 식각 단계; 및
    노출된 상기 후면 전계부에 연결되는 제1 전극 및 노출된 상기 금속층에 연결되는 제2 전극을 각각 형성하는 전극 형성 단계
    를 포함하는 태양전지의 제조 방법.
  23. 제22항에서,
    상기 불순물층 형성 단계에서는 상기 불순물층을 상기 반도체 기판의 전면(front surface) 전체에 더 형성하고, 상기 열처리 단계에서는 상기 열 산화막을 상기 반도체 기판의 전면에 형성된 상기 불순물층의 전면(front surface) 전체에 더 형성하는 태양전지의 제조 방법.
  24. 제23항에서,
    상기 열처리 단계에서,
    상기 반도체 기판의 전면(front surface)에 형성된 상기 불순물층에 함유된 제1 도전성 타입의 불순물을 상기 반도체 기판의 전면(front surface)에 확산시켜 전면 전계부를 형성하는 태양전지의 제조 방법.
  25. 제22항 내지 제24항 중 어느 한 항에서,
    상기 금속층 형성 단계에서,
    증착 방법을 이용하여 상기 금속층을 형성하는 태양전지의 제조 방법.
  26. 제25항에서,
    상기 식각 단계에서,
    상기 금속층을 마스크로 사용하는 태양전지의 제조 방법.
KR1020130042756A 2013-04-18 2013-04-18 태양전지 및 이의 제조 방법 KR101997922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130042756A KR101997922B1 (ko) 2013-04-18 2013-04-18 태양전지 및 이의 제조 방법
US14/243,560 US20140311558A1 (en) 2013-04-18 2014-04-02 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130042756A KR101997922B1 (ko) 2013-04-18 2013-04-18 태양전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140125471A true KR20140125471A (ko) 2014-10-29
KR101997922B1 KR101997922B1 (ko) 2019-07-08

Family

ID=51728084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042756A KR101997922B1 (ko) 2013-04-18 2013-04-18 태양전지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20140311558A1 (ko)
KR (1) KR101997922B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US20100206369A1 (en) * 2009-02-13 2010-08-19 Sunyoung Kim Solar cell and method for manufacturing the same
JP2012004565A (ja) * 2010-06-14 2012-01-05 Imec インターディジテイテッドバックコンタクト太陽電池の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2510550A4 (en) * 2009-12-09 2014-12-24 Solexel Inc HIGH-EFFECT PHOTOVOLTAIC SOLAR CELL STRUCTURES WITH REAR-SIDE CONTACTS AND METHODS OF MAKING USING THREE-DIMENSIONAL SEMICONDUCTOR ABSORBERS
US8633379B2 (en) * 2010-08-17 2014-01-21 Lg Electronics Inc. Solar cell
CN102856328B (zh) * 2012-10-10 2015-06-10 友达光电股份有限公司 太阳能电池及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US20100206369A1 (en) * 2009-02-13 2010-08-19 Sunyoung Kim Solar cell and method for manufacturing the same
KR20100092746A (ko) * 2009-02-13 2010-08-23 엘지전자 주식회사 태양전지 및 그의 제조방법과 기판 식각 방법
JP2012004565A (ja) * 2010-06-14 2012-01-05 Imec インターディジテイテッドバックコンタクト太陽電池の製造方法

Also Published As

Publication number Publication date
US20140311558A1 (en) 2014-10-23
KR101997922B1 (ko) 2019-07-08

Similar Documents

Publication Publication Date Title
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
US9076905B2 (en) Semiconductor device and method for manufacturing the same
US10680122B2 (en) Solar cell and method for manufacturing the same
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
KR20120023391A (ko) 태양전지 및 이의 제조 방법
US9825190B2 (en) Solar cell and method for manufacturing the same
US9997647B2 (en) Solar cells and manufacturing method thereof
KR101155890B1 (ko) 태양 전지 및 그 제조 방법
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101997922B1 (ko) 태양전지 및 이의 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR20120037121A (ko) 태양 전지의 제조 방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101839564B1 (ko) 태양 전지의 제조 방법
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
KR20120019936A (ko) 태양 전지의 제조 방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20120031693A (ko) 태양 전지 및 그 제조 방법
KR20120020824A (ko) 태양 전지용 기판의 텍스처링 방법
KR20150061987A (ko) 태양 전지 및 이의 제조 방법
KR20140043213A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant