KR20140121660A - 반도체 장치 제조용 마스크 및 그 제조 방법 - Google Patents

반도체 장치 제조용 마스크 및 그 제조 방법 Download PDF

Info

Publication number
KR20140121660A
KR20140121660A KR1020130038167A KR20130038167A KR20140121660A KR 20140121660 A KR20140121660 A KR 20140121660A KR 1020130038167 A KR1020130038167 A KR 1020130038167A KR 20130038167 A KR20130038167 A KR 20130038167A KR 20140121660 A KR20140121660 A KR 20140121660A
Authority
KR
South Korea
Prior art keywords
pattern
main
auxiliary
region
transparent substrate
Prior art date
Application number
KR1020130038167A
Other languages
English (en)
Inventor
신소은
김병국
최지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130038167A priority Critical patent/KR20140121660A/ko
Priority to US14/095,090 priority patent/US20140302428A1/en
Publication of KR20140121660A publication Critical patent/KR20140121660A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Abstract

반도체 장치 제조용 마스크가 제공된다. 이 마스크는 주 영역 및 주 영역에 인접하는 보조 영역을 갖는 투명 기판, 주 영역의 투명 기판 상에 배치된 주 패턴, 및 보조 영역의 투명 기판 상에 배치된 보조 패턴을 포함한다. 주 패턴은 투명 기판의 표면에 대해 수직인 측벽을 갖고, 그리고 보조 패턴은 투명 기판의 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖는다.

Description

반도체 장치 제조용 마스크 및 그 제조 방법{Masks for Fabricating Semiconductor Devices and Methods of Fabricating the Same}
본 발명은 마스크 및 그 제조 방법에 관한 것으로, 더 구체적으로 반도체 장치 제조용 마스크 및 그 제조 방법에 관한 것이다.
반도체 장치의 미세 패턴(fine pattern)을 형성하기 위해서는, 포토(photo) 공정에서의 초점 마진(focus margin)이 확보되어야 한다. 반도체 장치의 패턴들이 다양한 선폭과 피치(pitch)를 갖는 경우에, 패턴들이 밀한 영역과 패턴들이 소한 영역이 함께 존재하게 되어 광 근접 효과(optical proximity effect)에 의한 소밀(isolated-dense) 편차가 발생하게 된다. 광학적 특성에 따라 밀한 패턴들과 소한 패턴들이 서로 다른 회절(diffraction) 형태를 가지게 되어, 웨이퍼(wafer) 상에 밀한 패턴들과 소한 패턴들을 동시에 형성하기 위한 초점 마진이 감소하게 된다. 이러한 문제는 반도체 장치의 크기가 작아짐에 따라 더욱더 심각해진다.
이를 해결하기 위하여, 부해상도 보조 장치(Sub-Resolution Assist Feature : SRAF)를 이용하는 방법이 제안되었다. 이러한 방법은 소한 패턴 밀도를 갖는 주 패턴 근처에 보조 패턴을 배열하여 주 패턴의 초점 심도(Depth Of Focus : DOF)를 향상시켜, 광 근접 보정(Optical Proximity Correction : OPC)을 하여주는 것이다. 이러한 광 근접 보상을 위한 산란 바(scattering bar) 또는 보조 패턴은 투명 기판 상에 주 패턴과 마찬가지로 패터닝(patterning)되어 형성되지만, 웨이퍼 상으로는 이미지가 전사되지 않는다.
본 발명이 해결하고자 하는 과제는 최소 해상도를 확보할 수 있는 보조 패턴을 갖는 반도체 장치 제조용 마스크를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 최소 해상도를 확보할 수 있는 보조 패턴을 갖는 반도체 장치 제조용 마스크의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위하여, 본 발명은 반도체 장치 제조용 마스크를 제공한다. 이 마스크는 주 영역 및 주 영역에 인접하는 보조 영역을 갖는 투명 기판, 주 영역의 투명 기판 상에 배치된 주 패턴, 및 보조 영역의 투명 기판 상에 배치된 보조 패턴을 포함할 수 있다. 주 패턴은 투명 기판의 표면에 대해 수직인 측벽을 갖고, 그리고 보조 패턴은 투명 기판의 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 가질 수 있다.
투명 기판의 표면과 보조 패턴의 측벽 사이의 각도는 45° ~ 85°범위를 가질 수 있다.
주 패턴 및 보조 패턴은 크롬 또는 몰리브덴 실리사이드를 포함할 수 있다.
주 패턴 및 보조 패턴은 크롬을 포함하고, 투명 기판은 주 영역 및 보조 영역을 둘러싸는 외곽 영역을 더 가지되, 외곽 영역의 투명 기판의 전면 상에 배치되되, 크롬을 포함하는 차단 패턴을 더 포함할 수 있다.
주 패턴 및 보조 패턴은 몰리브덴 실리사이드를 포함하고, 투명 기판은 주 영역 및 보조 영역을 둘러싸는 외곽 영역을 더 가지되, 외곽 영역의 투명 기판의 전면 상에 순차적으로 적층되어 배치되되, 몰리브덴 실리사이드층 및 크롬층으로 구성되는 차단 패턴을 더 포함할 수 있다.
또한, 상기한 다른 과제를 달성하기 위하여, 본 발명은 반도체 장치 제조용 마스크의 제조 방법을 제공한다. 이 방법은 주 영역, 주 영역에 인접하는 보조 영역, 및 주 영역 및 보조 영역을 둘러싸는 외곽 영역을 갖는 투명 기판을 준비하는 것, 및 주 영역, 보조 영역 및 외곽 영역의 투명 기판 상에 각각 주 패턴, 보조 패턴 및 차단 패턴을 형성하는 것을 포함할 수 있다. 주 패턴은 투명 기판의 표면에 대해 수직인 측벽을 갖도록 형성되고, 그리고 보조 패턴은 투명 기판의 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖도록 형성될 수 있다.
투명 기판의 표면과 보조 패턴의 측벽 사이의 각도는 45° ~ 85°범위를 가질 수 있다.
주 패턴, 보조 패턴 및 차단 패턴을 형성하는 것은 투명 기판 상에 마스크층을 형성하는 것, 마스크층 상에 주 영역의 일부를 노출하면서, 보조 영역 및 외곽 영역을 덮는 제 1 포토레지스트 패턴을 형성하는 것, 제 1 포토레지스트 패턴을 마스크로 하는 식각 공정으로 마스크층을 식각하여 주 패턴 및 차단 패턴을 형성하는 것, 제 1 포토레지스트 패턴을 제거하는 것, 주 패턴 및 차단 패턴이 형성된 투명 기판 상에 보조 영역의 일부를 노출하면서, 주 영역 및 외곽 영역을 덮는 제 2 포토레지스트 패턴을 형성하는 것, 제 2 포토레지스트 패턴을 마스크로 하는 식각 공정으로 마스크층을 식각하여 보조 패턴을 형성하는 것, 및 제 2 포토레지스트 패턴을 제거하는 것을 포함할 수 있다.
마스크층은 크롬 또는 몰리브덴 실리사이드로 형성될 수 있다.
마스크층은 몰리브덴 실리사이드로 형성되고, 제 1 포토레지스트 패턴을 형성하기 전에, 마스크층 상에 차단층을 형성하는 것을 더 포함할 수 있다. 차단층은 크롬으로 형성될 수 있다.
차단층 상에 주 영역의 일부 및 보조 영역의 일부를 노출하면서, 외곽 영역을 덮는 제 3 포토레지스트 패턴을 형성하는 것, 제 3 포토레지스트 패턴을 마스크로 하는 식각 공정으로 차단층을 식각하여 주 영역, 보조 영역 및 외곽 영역의 마스크층 상에 각각 주 마스크 패턴, 보조 마스크 패턴 및 추가 차단 패턴을 형성하는 것, 및 제 3 포토레지스트 패턴을 제거하는 것을 더 포함할 수 있다.
주 영역의 전면을 노출하는 제 1 포토레지스트 패턴이 형성된 상태에서 주 마스크 패턴을 마스크로 하는 식각 공정으로 마스크층을 식각하여 주 패턴을 형성할 수 있다.
보조 영역의 전면을 노출하는 제 2 포토레지스트 패턴이 형성된 상태에서 보조 마스크 패턴을 마스크로 하는 식각 공정으로 마스크층을 식각하여 보조 패턴을 형성할 수 있다.
제 3 포토레지스트 패턴을 제거한 후에, 주 패턴 상의 주 마스크 패턴 및 보조 패턴 상의 보조 마스크 패턴을 제거하는 것을 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제의 해결 수단에 따르면 반도체 장치 제조용 마스크가 투명 기판의 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖는 보조 패턴을 가짐으로써, 세정 공정에 대한 보조 패턴의 내구성이 향상될 수 있다. 이에 따라, 최소 해상도를 확보할 수 있는 보조 패턴을 갖는 반도체 장치 제조용 마스크 및 그 제조 방법이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크를 설명하기 위한 입체도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크를 설명하기 위한 입체도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 공정 단면도들이다.
도 4a 내지 도 4j는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법을 설명하기 위해 도 2의 Ⅱ-Ⅱ' 선을 따라 절단한 공정 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술 되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크를 설명하기 위한 입체도이다.
도 1을 참조하면, 반도체 장치 제조용 마스크는 투명 기판(110), 및 투명 기판(110)의 일면 상에 배치된 주 패턴(130m), 보조 패턴(130s) 및 차단 패턴(130p)을 포함한다.
투명 기판(110)은 주 패턴(130m)이 배치되는 주 영역(도 3e의 M 참조), 보조 패턴(130s)이 배치되는 보조 영역(도 3e의 S 참조) 및 차단 패턴(130p)이 전면에 배치되는 외곽 영역(도 3e의 P 참조)을 포함할 수 있다. 외곽 영역은 주 영역 및 보조 영역을 둘러쌀 수 있다. 투명 기판(110)은 석영(quartz) 또는 유리(glass)를 포함할 수 있다.
주 패턴(130m)은 웨이퍼 상으로 전사될 패턴과 동일하며, 보조 패턴(130s)은 광 근접 보정을 위한 패턴으로 웨이퍼 상으로 전사되지 않으며, 그리고 차단 패턴(130p)은 투명 기판(110)의 외곽 영역으로 광이 투과되는 것을 차단한다. 즉, 보조 패턴(130s)은 주 패턴(130m)보다 좁은 폭을 가질 수 있다. 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크의 보조 패턴(130s)의 최대 폭은 약 50 nm 정도일 수 있다. 주 패턴(130m), 보조 패턴(130s) 및 차단 패턴(130p)은 동일한 높이를 가질 수 있다. 주 패턴(130m), 보조 패턴(130s) 및 차단 패턴(130p)은 크롬(Cr)을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크는 광 투과율이 거의 0인 크롬을 포함하는 주 패턴(130m) 및 보조 패턴(130s)을 갖고 있기 때문에, 2진형(binary type) 마스크이다.
주 패턴(130m)에 인접하는 보조 패턴(130s)은 주 패턴(130m)과 그룹(group)화된 하나의 패턴처럼 작용하여, 광 근접 효과에 의한 영향을 감소시킬 수 있다.
주 패턴(130m)은 투명 기판(110)의 일면에 대해 수직인 측벽을 갖고, 그리고 보조 패턴(130s)은 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 가질 수 있다. 투명 기판(110)의 일면과 보조 패턴(130s)의 측벽 사이의 각도는 45° ~ 85°범위를 가질 수 있다.
투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖는 보조 패턴(130m)에 의한 웨이퍼에 형성되는 실제 패턴의 임계 치수(Critical Dimension : CD)의 변동은 약 1 nm 정도일 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 보조 패턴(130m)을 갖는 반도체 장치 제조용 마스크는 웨이퍼에 실제 패턴을 형성하는 공정에서 영향을 거의 미치지 않을 수 있다.
이하 도 2를 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크가 설명된다. 도 2는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크를 나타낸 입체도이다. 전술한 본 발명의 일 실시예를 통해 설명한 구성 요소는 동일한 참조 부호를 사용하고, 그에 대한 자세한 설명은 생략한다.
도 2를 참조하여 설명되는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크가 전술한 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크와 다른 점은, 주 패턴(120m), 보조 패턴(120s) 및 외곽 패턴(120p)에 포함된 물질이 다르고, 그리고 외곽 패턴(120p) 상에 차단 패턴(130p)을 더 포함하는 구조를 가진다는 점이다.
투명 기판(110)은 주 패턴(120m)이 배치되는 주 영역(도 4j의 M 참조), 보조 패턴(120s)이 배치되는 보조 영역(도 4j의 S 참조), 및 외곽 패턴(120p) 및 차단 패턴(130p)이 전면에 배치되는 외곽 영역(도 4j의 P 참조)을 포함할 수 있다. 외곽 영역은 주 영역 및 보조 영역을 둘러쌀 수 있다.
주 패턴(120m)은 투명 기판(110)의 일면에 대해 수직인 측벽을 갖고, 그리고 보조 패턴(120s)은 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 가질 수 있다. 투명 기판(110)의 일면과 보조 패턴(120s)의 측벽 사이의 각도는 45° ~ 85°범위를 가질 수 있다.
주 패턴(120m), 보조 패턴(120s) 및 외곽 패턴(120p)은 몰리브덴 실리사이드(MoSi)를 포함할 수 있다. 반도체 장치 제조용 마스크는 외곽 패턴(120p)의 상에 적층된 차단 패턴(130p)을 더 포함할 수 있다. 이는 몰리브덴 실리사이드는 약 6% 정도의 광 투과율을 갖기 때문에, 투명 기판(110)의 외곽 영역으로 광이 투과되는 것을 완전히 차단하기 위해 차단 패턴(130p)이 추가로 배치된다. 차단 패턴(130p)은 크롬을 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크는 광 투과율이 약 0.6% 정도의 몰리브덴 실리사이드를 포함하는 주 패턴(120m) 및 보조 패턴(120s)을 갖고 있기 때문에, 위상 변이형(phase shift type) 마스크이다.
상기한 본 발명의 실시예들에 따른 반도체 장치 제조용 마스크는 투명 기판의 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖는 보조 패턴을 가짐으로써, 세정 공정에 대한 보조 패턴의 내구성이 향상될 수 있다. 이에 따라, 최소 해상도를 확보할 수 있는 보조 패턴을 갖는 반도체 장치 제조용 마스크가 제공될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 선을 따라 절단한 공정 단면도들이다.
도 3a를 참조하면, 주 영역(M), 주 영역(M)에 인접하는 보조 영역(S), 및 주 영역(M) 및 보조 영역(S)을 둘러싸는 외곽 영역(P)을 갖는 투명 기판(110)이 준비된다. 투명 기판(110)은 석영 또는 유리를 포함할 수 있다.
투명 기판(110)의 일면 상에 마스크층(130)이 형성된다. 마스크층(130)은 크롬으로 형성될 수 있다.
마스크층(130) 상에 주 영역(M)의 일부를 노출하면서, 보조 영역(S) 및 외곽 영역(P)을 덮는 제 1 포토레지스트(photoresist) 패턴(140)이 형성된다.
도 3b를 참조하면, 제 1 포토레지스트 패턴(140)을 마스크로 하는 식각 공정으로 마스크층(130)을 식각하는 것에 의해 주 패턴(130m) 및 차단 패턴(130p)이 형성된다. 주 패턴(130m)은 투명 기판(110)의 일면에 대해 수직인 측벽을 갖도록 형성될 수 있다.
도 3c를 참조하면, 제 1 포토레지스트 패턴(140)을 제거한 후, 주 패턴(130m) 및 차단 패턴(130p)이 형성된 투명 기판(110) 상에 보조 영역(S)의 일부를 노출하면서, 주 영역(M) 및 외곽 영역(P)을 덮은 제 2 포토레지스트 패턴(150)이 형성된다.
도 3d를 참조하면, 제 2 포토레지스트 패턴(150)을 마스크로 하는 식각 공정으로 마스크층(130)을 식각하는 것에 의해 보조 패턴(130s)이 형성된다. 보조 패턴(130s)은 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖도록 형성될 수 있다. 투명 기판(110)의 일면과 보조 패턴(130s)의 측벽 사이의 각도는 45° ~ 85°범위를 가질 수 있다.
보조 패턴(130s)의 측벽이 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖도록 형성하는 것은 주 패턴(130m)을 형성하기 위한 식각 공정의 레시피(recipe)와 다른 조건들을 포함하는 식각 공정을 이용할 수 있다. 이러한 다른 조건들은, 예를 들어, 식각 바이어스(bias)를 달리하는 것 등을 포함할 수 있다.
도 3e를 참조하면, 제 2 포토레지스트 패턴(150)을 제거한 후, 투명 기판(110) 상에 주 패턴(130m), 보조 패턴(130s) 및 차단 패턴(130p)이 형성된 반도체 장치 제조용 마스크를 세정한다.
보조 패턴(130s)은 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖기 때문에, 세정 공정에 대한 내구성이 향상될 수 있다. 이에 따라, 세정 공정에서 보조 패턴(130s)이 떨어져 나가는 등의 문제점들이 방지될 수 있다.
이하 도 4a 내지 도 4j를 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법이 설명된다. 도 4a 내지 도 4j는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법을 설명하기 위해 도 2의 Ⅱ-Ⅱ' 선을 따라 절단한 공정 단면도들이다. 전술한 본 발명의 일 실시예를 통해 설명한 구성 요소는 동일한 참조 부호를 사용하고, 그에 대한 자세한 설명은 생략한다.
도 4a 내지 도 4j를 참조하여 설명되는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법이 전술한 본 발명의 일 실시예에 따른 반도체 장치 제조용 마스크의 제조 방법과 다른 점은, 주 패턴(120m), 보조 패턴(120s) 및 외곽 패턴(120p)이 다른 물질로 형성되고, 그리고 외곽 패턴(120p) 상에 차단 패턴(130p)이 더 형성된다는 점이다.
도 4a를 참조하면, 주 영역(M), 주 영역(M)에 인접하는 보조 영역(S), 및 주 영역(M) 및 보조 영역(S)을 둘러싸는 외곽 영역(P)을 갖는 투명 기판(110)이 준비된다. 투명 기판(110)은 석영 또는 유리를 포함할 수 있다.
투명 기판(110)의 일면 상에 마스크층(120)이 형성된다. 마스크층(120)은 몰리브덴 실리사이드로 형성될 수 있다.
마스크층(120) 상에 차단층(130)이 형성된다. 차단층(130)은 크롬으로 형성될 수 있다. 차단층(130)은 마스크층(120)을 형성하는 몰리브덴 실리사이드가 약 6% 정도의 광 투과율을 갖기 때문에, 투명 기판(110)의 외곽 영역으로 광이 투과되는 것을 완전히 차단하기 위한 차단 패턴(도 4j의 130p 참조)을 형성하기 위한 것일 수 있다. 또한, 차단층(130)은 마스크층(120)을 식각하는 공정에서 전자빔(Electron-beam : E-beam)의 충전 효과(charging effect)를 방지하기 위한 역할을 할 수 있다.
차단층(130) 상에 주 영역(M) 및 보조 영역(s) 각각의 일부를 노출하면서, 외곽 영역(P)을 덮는 제 1 포토레지스트 패턴(140)이 형성된다.
도 4b를 참조하면, 제 1 포토레지스트 패턴(140)을 마스크로 하는 식각 공정으로 차단층(130)을 식각하는 것에 의해 주 영역(M), 보조 영역(S) 및 외곽 영역(P) 각각의 마스크층(120) 상에 주 마스크 패턴(130m), 보조 마스크 패턴(130s) 및 차단 패턴(130p)이 형성된다.
도 4c 내지 도 4e를 참조하면, 제 1 포토레지스트 패턴(140)을 제거한 후, 주 마스크 패턴(130m), 보조 마스크 패턴(130s) 및 차단 패턴(130p)이 형성된 투명 기판(110) 상에 제 2 포토레지스트막(150)이 형성된다.
제 2 포토레지스트막(150)에 대한 현상 공정에 의해 주 영역(M)을 노출하면서, 보조 영역(S) 및 외곽 영역(P)을 덮은 제 2 포토레지스트 패턴(150a)이 형성된다.
도 4f 내지 도 4h를 참조하면, 제 2 포토레지스트 패턴(150a)에 의해 노출된 주 영역(M)에 형성된 주 마스크 패턴(130m)을 마스크로 하는 식각 공정으로 마스크층(120)을 식각하는 것에 의해 주 패턴(120m) 및 외곽 패턴(120p)이 형성된다. 주 패턴(120m)은 투명 기판(110)의 일면에 대해 수직인 측벽을 갖도록 형성될 수 있다.
제 2 포토레지스트 패턴(150a)을 제거한 후, 주 패턴(120m)이 형성된 투명 기판(110) 상에 제 3 포토레지스트막(160)이 형성된다.
제 3 포토레지스트막(160)에 대한 현상 공정에 의해 보조 영역(S)을 노출하면서, 주 영역(M) 및 외곽 영역(P)을 덮는 제 3 포토레지스트 패턴(160a)이 형성된다.
도 4i를 참조하면, 제 3 포토레지스트 패턴(160a)에 의해 노출된 보조 영역(S)에 형성된 보조 마스크 패턴(130s)을 마스크로 하는 식각 공정으로 마스크층(120)을 식각하는 것에 의해 보조 패턴(120s)이 형성된다. 보조 패턴(120s)은 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖도록 형성될 수 있다. 투명 기판(110)의 일면과 보조 패턴(120s)의 측벽 사이의 각도는 45° ~ 85°범위를 가질 수 있다.
보조 패턴(120s)의 측벽이 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖도록 형성하는 것은 주 패턴(120m)을 형성하기 위한 식각 공정의 레시피와 다른 조건들을 포함하는 식각 공정을 이용할 수 있다. 이러한 다른 조건들은, 예를 들어, 식각 바이어스를 달리하는 것 등을 포함할 수 있다.
도 4j를 참조하면, 제 3 포토레지스트 패턴(160a)을 제거한 후, 주 영역(M) 및 보조 영역(S)에 각각 형성된 주 마스크 패턴(130m) 및 보조 마스크 패턴(130s)이 제거된다. 주 마스크 패턴(130m) 및 보조 마스크 패턴(130s)을 제거하는 것은 에치 백(etch back) 공정을 이용할 수 있다.
주 마스크 패턴(130m) 및 보조 마스크 패턴(130s)을 제거한 후, 투명 기판(110) 상에 주 패턴(120m), 보조 패턴(120s), 외곽 패턴(120p) 및 차단 패턴(130p)이 형성된 반도체 장치 제조용 마스크를 세정한다.
보조 패턴(120s)은 투명 기판(110)의 일면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖기 때문에, 세정 공정에 대한 내구성이 향상될 수 있다. 이에 따라, 세정 공정에서 보조 패턴(120s)이 떨어져 나가는 등의 문제점들이 방지될 수 있다.
상기한 본 발명의 실시예들에 따른 방법으로 제조된 반도체 장치 제조용 마스크는 투명 기판의 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖는 보조 패턴을 가짐으로써, 세정 공정에 대한 보조 패턴의 내구성이 향상될 수 있다. 이에 따라, 최소 해상도를 확보할 수 있는 보조 패턴을 갖는 반도체 장치 제조용 마스크의 제조 방법이 제공될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110 : 투명 기판
120 : 마스크층
120m : 주 패턴
120p : 외곽 패턴
120s : 보조 패턴
130 : 마스크층 또는 차단층
130m : 주 패턴 또는 주 마스크 패턴
130p : 차단 패턴
130s : 보조 패턴 또는 보조 마스크 패턴
140, 150, 150a, 160, 160a : 포토레지스트막 또는 포토레지스트 패턴
M : 주 영역
P : 외곽 영역
S : 보조 영역

Claims (10)

  1. 주 영역 및 상기 주 영역에 인접하는 보조 영역을 갖는 투명 기판;
    상기 주 영역의 상기 투명 기판 상에 배치된 주 패턴; 및
    상기 보조 영역의 상기 투명 기판 상에 배치된 보조 패턴을 포함하되,
    상기 주 패턴은 상기 투명 기판의 표면에 대해 수직인 측벽을 갖고, 그리고
    상기 보조 패턴은 상기 투명 기판의 상기 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖는 마스크.
  2. 제 1항에 있어서,
    상기 투명 기판의 상기 표면과 상기 보조 패턴의 상기 측벽 사이의 각도는 45° ~ 85°범위를 갖는 마스크.
  3. 제 1항에 있어서,
    상기 주 패턴 및 상기 보조 패턴은 크롬 또는 몰리브덴 실리사이드를 포함하는 마스크.
  4. 주 영역, 상기 주 영역에 인접하는 보조 영역, 및 상기 주 영역 및 상기 보조 영역을 둘러싸는 외곽 영역을 갖는 투명 기판을 준비하는 것; 및
    상기 주 영역, 상기 보조 영역 및 상기 외곽 영역의 상기 투명 기판 상에 각각 주 패턴, 보조 패턴 및 차단 패턴을 형성하는 것을 포함하되,
    상기 주 패턴은 상기 투명 기판의 표면에 대해 수직인 측벽을 갖도록 형성되고, 그리고
    상기 보조 패턴은 상기 투명 기판의 상기 표면으로부터 멀어지는 방향으로 오르막 경사를 갖는 측벽을 갖도록 형성되는 마스크의 제조 방법.
  5. 제 4항에 있어서,
    상기 투명 기판의 상기 표면과 상기 보조 패턴의 상기 측벽 사이의 각도는 45° ~ 85°범위를 갖는 마스크의 제조 방법.
  6. 제 4항에 있어서,
    상기 주 패턴, 상기 보조 패턴 및 상기 차단 패턴을 형성하는 것은:
    상기 투명 기판 상에 마스크층을 형성하는 것;
    상기 마스크층 상에 상기 주 영역의 일부를 노출하면서, 상기 보조 영역 및 상기 외곽 영역을 덮는 제 1 포토레지스트 패턴을 형성하는 것;
    상기 제 1 포토레지스트 패턴을 마스크로 하는 식각 공정으로 상기 마스크층을 식각하여 상기 주 패턴 및 상기 차단 패턴을 형성하는 것;
    상기 제 1 포토레지스트 패턴을 제거하는 것;
    상기 주 패턴 및 상기 차단 패턴이 형성된 상기 투명 기판 상에 상기 보조 영역의 일부를 노출하면서, 상기 주 영역 및 상기 외곽 영역을 덮는 제 2 포토레지스트 패턴을 형성하는 것;
    상기 제 2 포토레지스트 패턴을 마스크로 하는 식각 공정으로 상기 마스크층을 식각하여 상기 보조 패턴을 형성하는 것; 및
    상기 제 2 포토레지스트 패턴을 제거하는 것을 포함하는 마스크의 제조 방법.
  7. 제 6항에 있어서,
    상기 마스크층은 크롬 또는 몰리브덴 실리사이드로 형성되는 마스크의 제조 방법.
  8. 제 6항에 있어서,
    상기 마스크층은 몰리브덴 실리사이드로 형성되고,
    상기 제 1 포토레지스트 패턴을 형성하기 전에, 상기 마스크층 상에 차단층을 형성하는 것을 더 포함하는 마스크의 제조 방법.
  9. 제 8항에 있어서,
    상기 차단층은 크롬으로 형성되는 마스크의 제조 방법.
  10. 제 8항에 있어서,
    상기 차단층 상에 상기 주 영역의 일부 및 상기 보조 영역의 일부를 노출하면서, 상기 외곽 영역을 덮는 제 3 포토레지스트 패턴을 형성하는 것;
    상기 제 3 포토레지스트 패턴을 마스크로 하는 식각 공정으로 상기 차단층을 식각하여 상기 주 영역, 상기 보조 영역 및 상기 외곽 영역의 상기 마스크층 상에 각각 주 마스크 패턴, 보조 마스크 패턴 및 추가 차단 패턴을 형성하는 것; 및
    상기 제 3 포토레지스트 패턴을 제거하는 것을 더 포함하는 마스크의 제조 방법.
KR1020130038167A 2013-04-08 2013-04-08 반도체 장치 제조용 마스크 및 그 제조 방법 KR20140121660A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130038167A KR20140121660A (ko) 2013-04-08 2013-04-08 반도체 장치 제조용 마스크 및 그 제조 방법
US14/095,090 US20140302428A1 (en) 2013-04-08 2013-12-03 Mask for fabricating semiconductor device and method of fabricating the mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130038167A KR20140121660A (ko) 2013-04-08 2013-04-08 반도체 장치 제조용 마스크 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140121660A true KR20140121660A (ko) 2014-10-16

Family

ID=51654682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130038167A KR20140121660A (ko) 2013-04-08 2013-04-08 반도체 장치 제조용 마스크 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20140302428A1 (ko)
KR (1) KR20140121660A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759023B2 (en) * 2006-12-29 2010-07-20 Sandisk 3D Llc Hybrid mask and method of making same

Also Published As

Publication number Publication date
US20140302428A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
US7632613B2 (en) Levenson type phase shift mask and manufacturing method thereof
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
US6905899B2 (en) Methods for forming a photoresist pattern using an anti-optical proximity effect
JP2003503756A (ja) 高密度形状をパターニングするための位相シフトフォトマスク
KR101656456B1 (ko) 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US20090053622A1 (en) Fine mask and method of forming mask pattern using the same
TWI648593B (zh) 光罩之製造方法、光罩、及顯示裝置之製造方法
JP2002072442A (ja) 位相シフトマスクの製造方法、レジストパターンの形成方法および半導体装置の製造方法
US8592105B2 (en) Photomasks and methods of fabricating the same
US20100197140A1 (en) Angled-wedge chrome-face wall for intensity balance of alternating phase shift mask
CN110850677A (zh) 光刻层掩膜版的制备方法、离子注入方法
US7816061B2 (en) Lithography masks for improved line-end patterning
KR20140121660A (ko) 반도체 장치 제조용 마스크 및 그 제조 방법
US5747196A (en) Method of fabricating a phase-shift photomask
US6737200B2 (en) Method for aligning a contact or a line to adjacent phase-shifter on a mask
KR100498442B1 (ko) 광 마스크 세트 및 그의 제조 방법
KR20120054467A (ko) 크롬리스 위상변이마스크의 제조방법
KR20080022951A (ko) 반도체 소자의 위상 반전 마스크 제조방법
KR20100034621A (ko) 보조 패턴을 구비하는 포토마스크 및 그 제조방법
KR100604814B1 (ko) 위상 에지 위상 반전 마스크 및 그 제조방법
KR101057184B1 (ko) 포토마스크의 제조방법
JP2005266025A (ja) ハーフトーン型位相シフトマスク、露光方法及び露光装置
KR100850858B1 (ko) 반도체용 마스크, 그 제조 방법 및 이를 이용한 패턴 형성방법
KR100688562B1 (ko) 림 타입 포토 마스크의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination