KR20140114626A - Structure of thin film in the Semiconductor Device And Method of forming The Same - Google Patents

Structure of thin film in the Semiconductor Device And Method of forming The Same Download PDF

Info

Publication number
KR20140114626A
KR20140114626A KR1020130029132A KR20130029132A KR20140114626A KR 20140114626 A KR20140114626 A KR 20140114626A KR 1020130029132 A KR1020130029132 A KR 1020130029132A KR 20130029132 A KR20130029132 A KR 20130029132A KR 20140114626 A KR20140114626 A KR 20140114626A
Authority
KR
South Korea
Prior art keywords
thin film
stress
insulating thin
forming
strengthening layer
Prior art date
Application number
KR1020130029132A
Other languages
Korean (ko)
Inventor
한영재
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020130029132A priority Critical patent/KR20140114626A/en
Publication of KR20140114626A publication Critical patent/KR20140114626A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

The present invention relates to a structure of a thin film in a semiconductor device and a method of forming the same. The structure of a thin film in a semiconductor device according to one embodiment of the present invention includes a semiconductor substrate; a first insulating thin film formed on the semiconductor substrate; and a first stress intensification layer formed on the first insulating thin film.

Description

반도체 소자의 박막 구조체 및 그 형성방법{Structure of thin film in the Semiconductor Device And Method of forming The Same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film structure of a semiconductor device and a method of forming the thin film structure,

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 박막 구조체 및 그 형성방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a thin film structure of a semiconductor device and a method of forming the same.

현재, 반도체 소자, 특히, 반도체 메모리 소자는 그것의 집적 밀도가 기하급수적으로 증대됨에 따라, 3차원 형태의 소자의 요구가 높아지고 있다. 2. Description of the Related Art At present, semiconductor devices, particularly semiconductor memory devices, have an increasing demand for three-dimensional devices as their integration density increases exponentially.

이에 따라, 반도체 소자를 구성하는 각 패턴들은 높은 어스펙트 비(aspect ratio)를 가지고 형성될 수 있으며, 패턴들 사이 및 상하부 도전층간을 절연시키는 절연막 역시 절연 특성 및 균일도를 유지하면서 박막으로 형성될 것이 요구되고 있다. Accordingly, each of the patterns constituting the semiconductor device can be formed with a high aspect ratio, and the insulating film for insulating the patterns and between the upper and lower conductive layers is also formed as a thin film while maintaining the insulating property and uniformity Is required.

이와 같은 박막의 절연막은 게이트 절연막, 캐패시터 절연막 및 층간 절연막 등 다양한 영역에 제공될 수 있다. Such an insulating film of a thin film can be provided in various regions such as a gate insulating film, a capacitor insulating film, and an interlayer insulating film.

하지만, 현재 반도체 소자의 집적 밀도 증대로 3차원 형태의 소자가 구현됨에 따라, 3차원 형태의 소자 표면에 절연 박막을 증착하는 자체가 어려울 뿐만 아니라, 절연막의 두께가 매우 얇기 때문에, 파손 및 결함의 위험이 높다. However, since a three-dimensional device is realized by increasing the integration density of semiconductor devices, it is difficult to deposit an insulating thin film on the surface of a three-dimensional device, and since the thickness of the insulating film is very thin, The risk is high.

본 발명은 파손 및 결함을 줄일 수 있는 반도체 소자의 박막 구조체 및 그 형성방법을 제공하는 것이다. The present invention provides a thin film structure of a semiconductor device and a method of forming the same that can reduce breakage and defects.

본 발명의 일 실시예에 따른 박막 구조체는 반도체 기판; 상기 반도체 기판 상부에 형성되는 제 1 절연 박막; 및 상기 제 1 절연 박막 표면에 형성되는 제 1 응력 강화층을 포함하며, 상기 제 1 응력 강화층은 상기 제 1 절연 박막에 비해 수분 함량이 낮은 물질층일 수 있다.A thin film structure according to an embodiment of the present invention includes a semiconductor substrate; A first insulating thin film formed on the semiconductor substrate; And a first stress-strengthening layer formed on a surface of the first insulating thin film, wherein the first stress-strengthening layer may be a material layer having a lower moisture content than the first insulating thin film.

한편, 본 발명의 다른 실시예에 따른 반도체 소자의 절연 박막 구조체의 형성방법은, 챔버 내부로 제공된 반도체 기판 상부에 제 1 원료가스와 제 1 반응가스를 공급하여 제 1 절연 박막을 증착하는 단계; 및 상기 제 1 절연 박막 표면에 제 1 응력 강화층을 형성하는 단계를 포함하며, 상기 제 1 응력 강화층 형성 단계는, 상기 제 1 절연 박막 증착시 공급되는 상기 제 1 원료가스의 양보다 적은 양의 상기 제 1 원료가스를 공급하여 형성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming an insulating thin film structure of a semiconductor device, comprising: depositing a first insulating thin film by supplying a first source gas and a first reaction gas onto a semiconductor substrate provided in a chamber; And forming a first stress-strengthening layer on a surface of the first insulating thin film, wherein the first stress-strengthening layer forming step comprises: a step of forming a first stress- Of the first raw material gas.

상기 응력 강화층을 형성하는 단계는 상기 절연 박막을 형성하는 공정과 동일하게 진행하되, 상기 절연 박막을 구성하는 성분들 중 수분을 공급하는 소스의 양을 조절한 상태로 증착 공정을 진행할 수 있다. The step of forming the stress-strengthening layer may proceed in the same manner as the step of forming the insulating thin film, and the deposition process may be performed in a state in which the amount of moisture supplying the components of the insulating thin film is adjusted.

상기 응력 강화층을 형성하는 단계 이후, 상기 응력 강화층 및 상기 절연 박막을 플라즈마 처리하는 단계를 추가로 실시할 수 있다. After the step of forming the stress-strengthening layer, a step of plasma-treating the stress-strengthening layer and the insulating thin film may be further performed.

또한, 상기 박막의 플라즈마 처리 단계 이후에, 상부 절연 박막을 증착하는 단계, 및 상기 상부 절연 박막 상부에 상부 응력 강화층을 형성하는 단계를 더 포함할 수 있다. Further, after the step of plasma-treating the thin film, it may further include depositing an upper insulating thin film, and forming an upper stress-strengthening layer on the upper insulating thin film.

본 발명에 의하면, 절연막 증착 후, 수분을 제공하는 성분의 양을 조절하여 박막 처리 공정을 진행한다. 이러한 공정에 의해, 절연막의 응력이 증대되어, 박막의 막질 특성을 견고화할 수 있다.According to the present invention, after depositing the insulating film, the thin film processing process is performed by adjusting the amount of the component that provides moisture. By such a process, the stress of the insulating film is increased, and the film quality characteristic of the thin film can be strengthened.

도 1 내지 도 3은 본 발명의 일 실시예에 따른 박막 구조체 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 층간 절연막 형성방법을 설명하기 위한 단면도이다.
도 6 및 도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자의 박막 구조체 형성방법을 설명하기 위한 각 공정별 단면도이다. FIGS. 1 to 3 are cross-sectional views of respective processes for explaining a method of forming a thin film structure according to an embodiment of the present invention.
4 and 5 are cross-sectional views illustrating a method of forming an interlayer insulating film of a semiconductor device according to another embodiment of the present invention.
FIGS. 6 and 7 are cross-sectional views for explaining a method of forming a thin film structure of a semiconductor device according to another embodiment of the present invention.

이하, 첨부한 도면을 참고하여, 본 발명의 바람직한 실시예를 설명하도록 한다. 본 발명의 목적, 특징, 장점은 첨부된 도면과 관련된 이하의 실시 예들을 통해 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. BRIEF DESCRIPTION OF THE DRAWINGS The objects, features and advantages of the present invention will be readily appreciated by the following embodiments in connection with the accompanying drawings. The present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 명세서에서 제1, 제2 등의 용어가 다양한 요소들(elements)을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다. 도면들에서 요소의 크기, 또는 요소들 사이의 상대적인 크기는 본 발명에 대한 더욱 명확한 이해를 위해서 다소 과장되게 도시될 수 있다. 또, 도면들에 도시된 요소의 형상이 제조 공정상의 변이 등에 의해서 다소 변경될 수 있을 것이다. 따라서, 본 명세서에서 개시된 실시 예들은 특별한 언급이 없는 한 도면에 도시된 형상으로 한정되어서는 안 되며, 어느 정도의 변형을 포함하는 것으로 이해되어야 한다.Although the terms first, second, etc. are used herein to describe various elements, the elements should not be limited by such terms. These terms are only used to distinguish the elements from each other. In addition, when it is mentioned that a film is on another film or substrate, it means that it may be formed directly on another film or substrate, or a third film may be interposed therebetween. In the drawings, the thicknesses of films or regions, etc. may be exaggerated for clarity. The sizes of the elements in the figures, or the relative sizes between the elements, may be exaggerated somewhat for a clearer understanding of the present invention. In addition, the shape of the elements shown in the drawings may be somewhat modified by variations in the manufacturing process or the like. Accordingly, the embodiments disclosed herein should not be construed as limited to the shapes shown in the drawings unless specifically stated, and should be understood to include some modifications.

도 1 내지 도 3은 본 발명의 일 실시예에 따른 박막 구조체 형성방법을 설명하기 위한 각 공정별 단면도이다. FIGS. 1 to 3 are cross-sectional views of respective processes for explaining a method of forming a thin film structure according to an embodiment of the present invention.

도 1을 참조하면, 반도체 기판(100), 예를 들어, 반도체 소자가 형성되어 있는 반도체 기판(100) 상부에 소정의 박막(110)을 형성한다. 박막(110)은 절연막, 예를 들어, 실리콘 산화막 또는 실리콘 질화막이 이용될 수 있다. 박막(110)은 공정 가스, 압력 및 온도가 안정화된 반도체 제조 챔버 내에서 형성될 수 있으며, 상기 반도체 제조 챔버로는 PECVD(plasma enhanced chemical vapor deposition)가 이용될 수 있다. Referring to FIG. 1, a predetermined thin film 110 is formed on a semiconductor substrate 100, for example, a semiconductor substrate 100 on which semiconductor elements are formed. The thin film 110 may be an insulating film, for example, a silicon oxide film or a silicon nitride film. The thin film 110 may be formed in a semiconductor manufacturing chamber in which process gas, pressure, and temperature are stabilized, and plasma enhanced chemical vapor deposition (PECVD) may be used as the semiconductor manufacturing chamber.

도 2를 참조하면, 상기 박막(110)의 응력을 조절하기 위한 박막 처리 공정(120)을 진행한다. 박막 처리 공정(120)은 상기 박막(110)을 형성하기 위한 공정과 동일한 분위기에서 진행되되, 상기 박막(110)을 구성하는 성분들 중 적어도 하나의 성분의 유량을 감소 또는 증대시켜, 상기 박막(110)보다 단위 면적당 인장 응력(stress)을 증대시키는 공정이다. 예를 들어, 본 실시예의 박막 처리 공정(120)은 박막을 형성하기 위한 제조 가스들 중 수분(H2O) 성분을 제공하기 위한 제조 가스의 유량을 감소시켜, 막질의 수분 함량이 감소하여 박막의 인장 응력을 감소시키도록 한다. Referring to FIG. 2, a thin film processing process 120 is performed to control the stress of the thin film 110. The thin film processing step 120 is performed in the same atmosphere as the step for forming the thin film 110. The thin film processing step 120 reduces or increases the flow rate of at least one component of the thin film 110, 110) than the tensile stress per unit area. For example, the thin film processing step 120 of the present embodiment reduces the flow rate of the manufacturing gas to provide a water (H2O) component of the production gases for forming a thin film, thereby reducing the moisture content of the film, Thereby reducing the stress.

이와 같은 박막 처리 공정(120)에 의해, 도 3에 도시된 바와 같이, 상기 박막(110)에 비해 응력이 강화된 응력 강화층(110a)이 상기 박막(110) 표면에 형성된다. 이때, 응력 강화층(110a)은 상기 박막(110)과 실질적으로 동일한 성분을 포함하기 때문에, 박막 표면 상에 경계가 없도록 박막(110) 상부에 위치하면서, 상기 박막(110)의 막질 특성을 견고하게 하는 역할을 한다.
3, a stress-strengthening layer 110a having a higher stress than the thin film 110 is formed on the surface of the thin film 110 by the thin film processing step 120 as described above. Since the stress-strengthening layer 110a includes substantially the same components as the thin film 110, the stress-strengthening layer 110a is formed on the thin film 110 so as to have no boundary on the thin film surface, .

도 4 및 도 5는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 단면도이다. 4 and 5 are cross-sectional views illustrating a method of forming an interlayer insulating film of a semiconductor device according to an embodiment of the present invention.

도 4를 참조하면, 복수의 패턴(210)이 형성되어 있는 반도체 기판(200) 상부에 층간 절연막(220)을 형성한다. 층간 절연막(220)으로는 산화막이 이용될 수 있으며, 이러한 산화막은 챔버 내부에 O2 가스, 기화된 TEOS 가스를 소정 량 공급하고, 챔버 내부에 플라즈마를 발생시켜 형성될 수 있다. 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비에서 형성될 수 있다. 본 발명의 다른 실시예에서, 층간 절연막(220)을 형성하기 위한 원료 가스로는 TEOS 외에 3MS(트리메틸실란) 또는 4MS(테트라메틸실란)이 이용될 수도 있다.Referring to FIG. 4, an interlayer insulating layer 220 is formed on a semiconductor substrate 200 having a plurality of patterns 210 formed thereon. As the interlayer insulating film 220, an oxide film may be used. The oxide film may be formed by supplying a predetermined amount of O 2 gas or vaporized TEOS gas into the chamber and generating plasma in the chamber. For example, in a PECVD (Plasma Enhanced Chemical Vapor Deposition) equipment. In another embodiment of the present invention, besides TEOS, 3MS (trimethylsilane) or 4MS (tetramethylsilane) may be used as the source gas for forming the interlayer insulating film 220.

그 후, 층간 절연막(220)의 응력 강화를 위한 박막 처리 공정을 수행한다. 본 실시예에서 층간 절연막(220)의 응력 강화를 위한 박막 처리 공정은 상기 층간 절연막(220)을 형성하기 위한 공정과 실질적으로 동일하게 수행하되, TEOS 가스의 유량을 1/5 내지 1/20 수준으로 감소시킨 상태에서 상기 층간 절연막 상에 추가로 증착 공정을 실시한다. 이와 같이 TEOS 가스의 유량을 줄이면, 산화막의 O-H 성분의 감소로 인해 전체적인 막내 수분 함량이 감소되어, 인장 응력이 개선된다. 이에 따라, 층간 절연막(220) 상부에는 응력이 강화된 층간 절연막(220a)이 형성된다. 후속으로, 층간 절연막(220)에 O2 플라즈마 공정과 같은 어닐링 공정 혹은 치밀화 공정과 같은 후처리 공정을 진행한다. Thereafter, a thin film processing process for enhancing the stress of the interlayer insulating film 220 is performed. In this embodiment, the thin film process for enhancing the stress of the interlayer insulating film 220 is performed in substantially the same manner as the process for forming the interlayer insulating film 220, and the flow rate of the TEOS gas is reduced to 1/5 to 1/20 The deposition process is further performed on the interlayer insulating film. By reducing the flow rate of the TEOS gas in this manner, the total moisture content in the film is reduced due to the reduction of the O-H component of the oxide film, and the tensile stress is improved. Thus, an interlayer insulating film 220a having enhanced stress is formed on the interlayer insulating film 220. [ Subsequently, a post-treatment process such as an annealing process or a densification process such as an O 2 plasma process is performed on the interlayer insulating film 220.

이와 같이 층간 절연막(220)의 증착 공정과 이후 어닐링 공정 사이에 응력 강화를 위한 박막 처리 공정을 진행하므로써, 굴곡이 심한 하부면을 따라 형성되는 층간 절연막(220)의 막질의 물리적 특성을 강화시킨다. 이에 따라, 어스펙트 비가 큰 표면 상에 층간 절연막(220)을 형성하더라도 박막이 찢겨지는 문제를 방지할 수 있다.
The thin film processing process for enhancing the stress is performed between the deposition process of the interlayer insulating film 220 and the annealing process, thereby enhancing the physical properties of the film quality of the interlayer insulating film 220 formed along the lower curved surface. Thus, even if the interlayer insulating film 220 is formed on the surface having a large aspect ratio, the problem of tearing of the thin film can be prevented.

한편, 이와 같은 박막 처리 공정은 다층의 절연막 증착시에도 적용될 수 있다. On the other hand, such a thin film processing process can be applied to the deposition of a multilayer insulating film.

도 6을 참조하면, 회로 소자가 형성된 반도체 기판(300) 상부에 제 1 층간 절연막(310)을 형성한다. 제 1 층간 절연막(310)은 예를 들어, 실리콘 산화막 계열의 물질이 이용될 수 있다. 다음, 제 1 층간 절연막(310)을 형성하는 공정과 인시튜(insitu)로, 제 1 층간 절연막(310)의 표면에 제 1 응력 강화층(310a)을 형성한다. 제 1 응력 강화층(310a)은 제 1 층간 절연막(310)을 형성하는 공정과 실질적으로 동일하게 진행되되, 제 1 층간 절연막(310)에 비해 인장 응력이 증대될 수 있도록, 다시 말해, 막 내의 수분 함량을 감소시킬 수 있도록, 제 1 층간 절연막(310)을 구성하는 성분 중 적어도 하나의 성분 유량비를 조절한 상태에서 증착이 이루어진다. 이때, 제 1 층간 절연막(310)과 제 1 응력 강화층(310a)은 실질적으로 동일한 물질이므로, 제1 층간 절연막(310)과 제1 응력 강화층(310a) 간에 경계면 없이 연속적으로 증착될 수 있다. Referring to FIG. 6, a first interlayer insulating film 310 is formed on a semiconductor substrate 300 on which circuit elements are formed. As the first interlayer insulating film 310, for example, a silicon oxide film-based material may be used. Next, the first stress-strengthening layer 310a is formed on the surface of the first interlayer insulating film 310 by a process of forming the first interlayer insulating film 310 and an insitu. The first stress-strengthening layer 310a is formed to have substantially the same tensile stress as that of the first interlayer insulating layer 310, that is, The deposition is performed in a state in which the flow rate ratio of at least one of the components constituting the first interlayer insulating film 310 is adjusted so as to reduce the moisture content. Since the first interlayer insulating layer 310 and the first stress-strengthening layer 310a are substantially the same material, the first interlayer insulating layer 310 and the first stress-strengthening layer 310a may be continuously deposited without an interface between the first interlayer insulating layer 310 and the first stress- .

다음, 도 7에 도시된 바와 같이, 제 1 응력 강화층(310a) 상부에 제 2 층간 절연막(330)을 형성한다. 제 2 층간 절연막(330)은 예를 들어, 실리콘 질화막 계열일 수 있다. 아울러, 제 1 및 제 2 층간 절연막(310,330)은 모두 PECVD 장치에서 형성될 수 있다. 제 2 층간 절연막(330)을 형성하기 위한 원료 가스로는 SiH4, 3MS(트리메틸실란) 또는 4MS(테트라메틸실란)이 이용될 수 있다.Next, as shown in FIG. 7, a second interlayer insulating film 330 is formed on the first stress-strengthening layer 310a. The second interlayer insulating film 330 may be, for example, a silicon nitride film. In addition, the first and second interlayer insulating films 310 and 330 may be formed in a PECVD apparatus. SiH 4 , 3MS (trimethylsilane), or 4MS (tetramethylsilane) may be used as the source gas for forming the second interlayer insulating film 330.

제 2 층간 절연막(330) 상부에 제 2 응력 강화층(330a)을 형성한다. 제 2 응력 강화층(330a)은 제 2 층간 절연막(330)을 형성하는 공정과 실질적으로 동일하게 진행되되, 제 2 층간 절연막(330)에 비해 인장 응력이 증대될 수 있도록, 제 2 층간 절연막(330)을 구성하는 성분 중 적어도 하나의 성분 유량비(혹은 함량비)를 조절한 상태에서 공정이 진행된다. And a second stress-strengthening layer 330a is formed on the second interlayer insulating film 330. [ The second stress-strengthening layer 330a is formed on the second interlayer insulating film 330 so as to have a tensile stress larger than that of the second interlayer insulating film 330, (Or the content ratio) of at least one of the constituent components of the first to third catalysts 330 and 330 is controlled.

이렇게 복수의 적층 박막들 역시 증착 후 박막 처리 공정을 통해 응력 강화층을 형성하여, 보다 견고한 적층 박막을 구현할 수 있다.
A plurality of stacked thin films may also be formed by depositing a stress-strengthening layer through a thin film processing process, thereby realizing a more robust laminated thin film.

<실험예><Experimental Example>

본 실험예는 산화막막을 형성하는 예이다. This experimental example is an example of forming an oxide film.

하기의 표 1은 종래의 산화막 증착 조건을 나타내고, 하기의 표 2는 본 발명의 실시예에 따른 산화막 증착 조건의 일예를 나타낸다. Table 1 below shows conventional oxide film deposition conditions, and Table 2 below shows an example of oxide film deposition conditions according to the embodiment of the present invention.

증착단계Deposition step O2 플라즈마 단계O2 plasma step 시간time 10 sec10 sec 10 sec10 sec O2 가스O2 gas 7000 sccm 7000 sccm 7000 sccm 7000 sccm He 가스 He gas 1500 sccm 1500 sccm 1500 sccm 1500 sccm TEOS가스TEOS gas 450 sccm450 sccm 450 sccm450 sccm

증착단계Deposition step 박막처리단계Thin film processing step O2 플라즈마 단계O2 plasma step 시간time 10 sec10 sec 3 sec3 sec 10 sec10 sec O2 가스O2 gas 7000 sccm 7000 sccm 7000 sccm7000 sccm 7000 sccm 7000 sccm He 가스 He gas 1500 sccm 1500 sccm 1500 sccm1500 sccm 1500 sccm 1500 sccm TEOS가스TEOS gas 450 sccm450 sccm 45 sccm45 sccm 0 sccm0 sccm

상기와 같이, 증착 단계와 O2 플라즈마 단계 사이에, 산화막의 수분을 제공하는 성분, 예를 들어 TEOS 가스의 유량을 1/10 가량 줄인 상태에서 증착 공정을 진행하므로써, 산화막 상부에 수분 함량이 감소된, 즉, 응력이 강화된 산화막이 형성될 수 있다. 이때, 박막 처리 단계의 처리 시간은 응력 강화된 산화막의 설정 두께에 비례하여 결정될 수 있다. As described above, the deposition process is performed between the deposition step and the O2 plasma step in a state where the flow rate of a component for providing moisture of the oxide film, for example, TEOS gas is reduced by about 1/10, That is, an oxide film having enhanced stress can be formed. At this time, the processing time of the thin film processing step can be determined in proportion to the set thickness of the stress-enhanced oxide film.

종래의 <표 1>의 조건으로 증착된 산화막의 응력은 55Mpa인 반면, 본 발명의 실시예와 같이 <표 2>의 조건으로 증착하는 경우, 산화막의 응력은 약 116Mpa 수준으로 증대됨을 확인할 수 있었다. The stress of the oxide film deposited under the conditions of the conventional <Table 1> was 55 Mpa, but when the deposition was performed under the condition of Table 2 as in the embodiment of the present invention, the stress of the oxide film was increased to about 116 Mpa .

즉, 알려진 바와 같이 막질의 응력(인장 응력)이 증대되었다는 것은, 해당 박막에 심한 스트레스를 부여하여도 파손 없이 견딜 수 있는 시간이 증대되었음을 시사한다. 즉, 굴곡이 있는 패턴의 표면에 상기 박막이 증착되어, 좌우 방향 혹은 상하 방향으로 잡아당겨지는 듯한 스트레스를 받더라도, 인장 응력이 증대되었다면 파손 및 결함 없이 절연막의 형상 및 능력을 유지할 수 있는 것이다. 그러므로, 본 발명과 같이 표면의 응력 강화를 위한 박막 처리를 진행하므로써, 절연 박막의 파손 및 결함을 방지할 수 있다. That is, the increase in film stress (tensile stress) suggests that even if severe stress is applied to the thin film, the time that it can withstand without damage is increased. That is, even if the thin film is deposited on the surface of the curved pattern and is subjected to stress such as pulled in the left-right direction or up-down direction, if the tensile stress is increased, the shape and ability of the insulating film can be maintained without breakage or defect. Therefore, by performing the thin film treatment for enhancing the stress on the surface as in the present invention, it is possible to prevent breakage and defects of the insulating thin film.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 절연막 증착 후, 수분을 제공하는 성분의 양을 조절하여 박막 처리 공정을 진행한다. 이러한 공정에 의해, 절연막의 응력이 증대되어, 박막의 막질 특성을 견고화할 수 있다. As described in detail above, according to the present invention, after the deposition of the insulating film, the amount of the component that provides moisture is controlled to proceed the thin film processing step. By such a process, the stress of the insulating film is increased, and the film quality characteristic of the thin film can be strengthened.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but variations and modifications may be made without departing from the scope of the present invention. Do.

110,220 : 층간 절연막 110a,220a : 응력 강화층 110, 220: interlayer insulating film 110a, 220a:

Claims (17)

반도체 기판;
상기 반도체 기판 상부에 형성되는 제 1 절연 박막; 및
상기 제 1 절연 박막 표면에 형성되는 제 1 응력 강화층을 포함하며,
상기 제 1 응력 강화층은 상기 제 1 절연 박막에 비해 수분 함량이 낮은 물질층인 반도체 소자의 박막 구조체.A semiconductor substrate;
A first insulating thin film formed on the semiconductor substrate; And
And a first stress-strengthening layer formed on the surface of the first insulating thin film,
Wherein the first stress-strengthening layer is a material layer having a lower moisture content than the first insulating thin film. 제 1 항에 있어서,
상기 제 1 응력 강화층은 상기 제 1 절연 박막과 동일한 물질인 반도체 소자의 박막 구조체.The method according to claim 1,
Wherein the first stress-strengthening layer is the same material as the first insulating thin film. 제 1 항에 있어서,
상기 제 1 응력 강화층 상부에 형성되는 제 2 절연 박막; 및
상기 제 2 절연 박막 상부에 형성되며, 상기 제 2 절연 박막에 비해 수분 함량이 낮은 제 2 응력 강화층을 더 포함하는 반도체 소자의 박막 구조체. The method according to claim 1,
A second insulating thin film formed on the first stress-enhanced layer; And
And a second stress-strengthening layer formed on the second insulating thin film and having a moisture content lower than that of the second insulating thin film. 제 2 항에 있어서,
상기 제 1 절연 박막은 산소를 포함하는 박막이며, 상기 제 2 절연 박막은 질소를 포함하는 박막인 반도체 소자의 박막 구조체.3. The method of claim 2,
Wherein the first insulating thin film is a thin film containing oxygen and the second insulating thin film is a thin film containing nitrogen. 챔버 내부로 제공된 반도체 기판 상부에 제 1 원료가스와 제 1 반응가스를 공급하여 제 1 절연 박막을 증착하는 단계; 및
상기 제 1 절연 박막 표면에 제 1 응력 강화층을 형성하는 단계를 포함하며,
상기 제 1 응력 강화층 형성 단계는, 상기 제 1 절연 박막 증착시 공급되는 상기 제 1 원료가스의 양보다 적은 양의 상기 제 1 원료가스를 공급하여 형성되는 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법. Depositing a first insulating thin film by supplying a first source gas and a first reaction gas onto a semiconductor substrate provided in a chamber; And
And forming a first stress-strengthening layer on the surface of the first insulating thin film,
Wherein the first stress-strengthening layer forming step is formed by supplying the first source gas in an amount smaller than the amount of the first source gas supplied during deposition of the first insulating thin film. Way. 제 5 항에 있어서,
상기 제 1 응력 강화층을 형성하는 단계는,
상기 제 1 절연 박막 증착시 공급되는 상기 제 1 원료가스의 양보다 1/20 내지 1/5의 범위로 상기 제 1 원료가스의 양을 감소시킨 상태에서 형성하는 단계인 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.6. The method of claim 5,
The step of forming the first stress-
Wherein the first insulating film is formed in a state in which the amount of the first source gas is reduced in a range of 1/20 to 1/5 of the amount of the first source gas supplied in depositing the first insulating film. A method of forming a thin film structure. 제 6 항에 있어서,
상기 제 1 응력 강화층을 형성하는 단계 이후, 상기 제 1 응력 강화층을 후처리하기 위한 제 1 후처리 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.The method according to claim 6,
Further comprising a first post-treatment step for post-treating the first stress-strengthening layer after the forming of the first stress-strengthening layer. 제 7 항에 있어서,
상기 제 1 후처리 단계 이후, 상기 제 1 응력 강화층 상부에 제 2 원료가스와 제 2 반응가스를 공급하여 제 2 절연 박막을 증착하는 단계; 및
상기 제 2 절연 박막 상부에 상기 제 2 절연 박막 증착시 공급되는 상기 제 2 원료가스의 양보다 적은 양의 상기 제 2 원료가스를 공급하여 제 2 응력 강화층을 형성하는 단계;
를 더 포함하는 반도체 소자의 박막 구조체 형성방법.8. The method of claim 7,
After the first post-treatment step, supplying a second source gas and a second reaction gas onto the first stress-enhanced layer to deposit a second insulating thin film; And
Supplying a second source gas in an amount smaller than the amount of the second source gas supplied during deposition of the second insulating thin film on the second insulating thin film to form a second stress enhancing layer;
And forming a thin film structure on the semiconductor substrate. 제 8 항에 있어서,
상기 제 2 응력 강화층을 형성하는 단계는, 상기 제 2 절연 박막 증착시 공급되는 상기 제 2 원료가스의 양보다 1/20 내지 1/5의 범위로 상기 제 2 원료가스의 양을 감소시킨 상태에서 형성하는 단계인 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.9. The method of claim 8,
The forming of the second stress-strengthening layer may include a step of reducing the amount of the second source gas in a range of 1/20 to 1/5 of the amount of the second source gas supplied during the deposition of the second insulating thin film In the step of forming the thin film structure. 제 9 항에 있어서,
상기 제 2 응력 강화층을 형성하는 단계 이후, 상기 제 2 응력 강화층을 후처리하기 위한 제 2 후처리 단계를 더 포함하는 반도체 소자의 박막 구조체 형성방법.10. The method of claim 9,
Further comprising a second post-processing step for post-processing the second stress-strengthening layer, after forming the second stress-strengthening layer. 제 8 항에 있어서,
상기 제 2 절연 박막은 상기 제 1 절연 박막과 상이한 물성인 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법. 9. The method of claim 8,
Wherein the second insulating thin film has physical properties different from those of the first insulating thin film. 제 5 항에 있어서,
상기 제 1 절연 박막 증착 시 공급되는 제 1 원료가스는 TEOS, 트리메틸실란, 또는 테트라메틸실란인 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.6. The method of claim 5,
Wherein the first source gas supplied in the first insulating thin film deposition step is TEOS, trimethylsilane, or tetramethylsilane. 제 8 항에 있어서,
상기 제 2 절연 박막 증착시 공급되는 제 2 원료가스는 SiH4, 트리메틸실란, 또는 테트라메틸실란인 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.9. The method of claim 8,
Wherein the second source gas to be supplied in the second insulating thin film deposition step is SiH 4 , trimethylsilane, or tetramethylsilane. 제 10 항에 있어서,
상기 제 1 절연 박막 형성 단계, 상기 제 1 응력 강화층 형성 단계, 상기 제 1 후처리 단계, 상기 제 2 절연 박막 형성 단계, 상기 제 2 응력 강화층 형성 단계 및 상기 제 2 후처리 단계가 진행되는 동안에는 상기 챔버 내부에 플라즈마 분위기가 유지되는 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.11. The method of claim 10,
The first insulating thin film forming step, the first stress-enhanced layer forming step, the first post-processing step, the second insulating thin film forming step, the second stress-enhanced layer forming step, and the second post- Wherein a plasma atmosphere is maintained in the chamber during the formation of the thin film structure. 제 5 항에 있어서,
상기 제 1 절연 박막과 상기 제 1 응력 강화층은 동일 챔버 내에서 인시튜로 진행되는 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.6. The method of claim 5,
Wherein the first insulating thin film and the first stress-strengthening layer proceed in situ in the same chamber. 제 8 항에 있어서,
상기 제 2 절연박막과 상기 제 2 응력 강화층은 동일 챔버 내에서 인시튜로 진행되는 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.9. The method of claim 8,
Wherein the second insulating thin film and the second stress enhancing layer proceed in situ in the same chamber. 제 8 항에 있어서,
상기 제 1 절연 박막과 상기 제 1 응력 강화층을 형성하는 단계와, 상기 제 2 절연 박막과 상기 제 2 응력 강화층을 형성하는 단계를 순차적으로 반복 진행하는 것을 특징으로 하는 반도체 소자의 박막 구조체 형성방법.9. The method of claim 8,
Forming the first insulating thin film and the first stress-strengthening layer, and forming the second insulating thin film and the second stress-strengthening layer in a sequential manner. Way.
KR1020130029132A 2013-03-19 2013-03-19 Structure of thin film in the Semiconductor Device And Method of forming The Same KR20140114626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130029132A KR20140114626A (en) 2013-03-19 2013-03-19 Structure of thin film in the Semiconductor Device And Method of forming The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130029132A KR20140114626A (en) 2013-03-19 2013-03-19 Structure of thin film in the Semiconductor Device And Method of forming The Same

Publications (1)

Publication Number Publication Date
KR20140114626A true KR20140114626A (en) 2014-09-29

Family

ID=51758268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029132A KR20140114626A (en) 2013-03-19 2013-03-19 Structure of thin film in the Semiconductor Device And Method of forming The Same

Country Status (1)

Country Link
KR (1) KR20140114626A (en)

Similar Documents

Publication Publication Date Title
KR102567794B1 (en) Method for forming film filled in trench without seam or void
KR100624566B1 (en) semiconductor device with flowable dielectric on capacitor and method for fabricating the same
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
CN107980172B (en) VNAND tensile Thick TEOS oxide
US6624091B2 (en) Methods of forming gap fill and layers formed thereby
KR102180823B1 (en) Selective film forming method and method of manufacturing semiconductor device
US9472610B2 (en) Substrate
KR102578827B1 (en) Flexible organic-inorganic passivation layer an method of fabricating the same
JP5213010B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing device thereof
US8487413B2 (en) Passivation film for electronic device and method of manufacturing the same
JP5495940B2 (en) Silicon nitride film of semiconductor element, method and apparatus for manufacturing silicon nitride film
KR20140114626A (en) Structure of thin film in the Semiconductor Device And Method of forming The Same
TWI443748B (en) Method of manufacturing semiconductor device
KR102493935B1 (en) Method of Fabricating Amorphous Silicon film
KR100528964B1 (en) Method and apparatus for fabricating a barrier metal layer of a semiconductor device
US20100261355A1 (en) Method for forming a high quality insulation layer on a semiconductor device
KR101725765B1 (en) Mehtod for depositing oxide and method for forming via contact using the same
KR102392815B1 (en) Method of forming an ultra-low-k layer and the layer
US20240096616A1 (en) Deposition of Thick Layers of Silicon Dioxide
KR100552836B1 (en) Semiconductor device and formation method of metal line in the semiconductor device
KR100424389B1 (en) Method for manufacturing a contact/via electrode of semiconductor device
JP5781393B2 (en) Deposition method
KR20230052682A (en) Substrate processing method and semiconductor device manufacturing method using the same
KR20230082729A (en) Method of manufacturing insulating layer
KR20020002732A (en) Method for forming an insulation layer of a semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application