KR102493935B1 - Method of Fabricating Amorphous Silicon film - Google Patents

Method of Fabricating Amorphous Silicon film Download PDF

Info

Publication number
KR102493935B1
KR102493935B1 KR1020180101770A KR20180101770A KR102493935B1 KR 102493935 B1 KR102493935 B1 KR 102493935B1 KR 1020180101770 A KR1020180101770 A KR 1020180101770A KR 20180101770 A KR20180101770 A KR 20180101770A KR 102493935 B1 KR102493935 B1 KR 102493935B1
Authority
KR
South Korea
Prior art keywords
gas
amorphous silicon
silicon film
chamber
shower head
Prior art date
Application number
KR1020180101770A
Other languages
Korean (ko)
Other versions
KR20200025030A (en
Inventor
한영재
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180101770A priority Critical patent/KR102493935B1/en
Publication of KR20200025030A publication Critical patent/KR20200025030A/en
Application granted granted Critical
Publication of KR102493935B1 publication Critical patent/KR102493935B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

비정질 실리콘막의 제조방법에 관한 기술이다. 본 실시예는, 챔버, 상기 챔버의 하부에 배치되는 기판 지지대, 상기 기판 지지대 상부에 안착되는 기판에 공정 가스, 캐리어 가스 및 도핑 가스를 제공하는 샤워 헤드, 및 상기 샤워 헤드와 전기적으로 연결되는 플라즈마 전원 공급부를 플라즈마 처리 장치내에서 비정질 실리콘막을 제조하는 방법으로서, 상기 기판이 안착된 상기 챔버내에 상기 샤워 헤드를 통하여, 상기 공정 가스, 상기 캐리어 가스 및 식각 선택비 개선용 상기 도핑 가스를 분사하는 단계; 상기 챔버의 샤워 헤드에 중심 주파수 대역이 10MHz~30MHz인 HF(High frequency) RF(radio frequency) 전원을 제공하여, 상기 챔버 내부에 플라즈마를 발생시키는 단계; 및 상기 공정 가스, 상기 캐리어 가스 및 상기 도핑 가스의 반응에 의해, 비정질 실리콘막을 형성하는 단계를 포함한다.It is a technology related to a method for manufacturing an amorphous silicon film. In this embodiment, a chamber, a substrate support placed under the chamber, a shower head providing process gas, a carrier gas, and a doping gas to a substrate seated on the substrate support, and a plasma electrically connected to the shower head A method of manufacturing an amorphous silicon film using a power supply unit in a plasma processing apparatus, the step of injecting the process gas, the carrier gas, and the doping gas for improving the etching selectivity through the shower head into the chamber in which the substrate is seated. ; generating plasma in the chamber by providing high frequency (HF) radio frequency (HF) power having a center frequency band of 10 MHz to 30 MHz to the shower head of the chamber; and forming an amorphous silicon layer by a reaction of the process gas, the carrier gas, and the doping gas.

Description

비정질 실리콘막의 제조방법{Method of Fabricating Amorphous Silicon film}Manufacturing method of amorphous silicon film {Method of Fabricating Amorphous Silicon film}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 비정질 실리콘막의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing an amorphous silicon film.

반도체 소자를 제조하기 위한 여러 막들 중 비정질 실리콘막은 스트레스 내성 및 표면 거칠기 특성이 우수하여, 하드 마스크막 및 식각 저지층으로 주로 이용되고 있다. Among various films for manufacturing semiconductor devices, an amorphous silicon film has excellent stress resistance and surface roughness characteristics, and is mainly used as a hard mask film and an etch stop layer.

현재, 반도체 소자의 집적 밀도가 증대됨에 따라, 어스펙트 비(aspect ratio)가 커지고 있다. 이에 따라, 하드 마스크막 및 식각 저지층은 보다 큰 식각 선택비(etch rate)를 가질 것이 요구되고 있다. 그러므로, 하드 마스크막 및 식각 저지층의 재료인 비정질 실리콘막의 식각 선택비를 개선하기 위하여 다양한 연구가 계속되고 있다. Currently, as the integration density of semiconductor devices increases, the aspect ratio increases. Accordingly, the hard mask layer and the etch stop layer are required to have a higher etch selectivity. Therefore, various studies are being conducted to improve the etch selectivity of the amorphous silicon layer, which is a material of the hard mask layer and the etch stop layer.

본 발명은 스트레스 내성 및 거칠기 특성과 동시에 우수한 식각 선택비를 확보할 수 있는 비정질 실리콘막의 제조방법을 제공하는 것이다. The present invention provides a method for manufacturing an amorphous silicon film capable of securing excellent etching selectivity as well as stress resistance and roughness characteristics.

본 실시예는, 챔버, 상기 챔버의 하부에 배치되는 기판 지지대, 상기 기판 지지대 상부에 안착되는 기판에 공정 가스, 캐리어 가스 및 도핑 가스를 제공하는 샤워 헤드, 및 상기 샤워 헤드와 전기적으로 연결되는 플라즈마 전원 공급부를 플라즈마 처리 장치내에서 비정질 실리콘막을 제조하는 방법으로서, 상기 기판이 안착된 상기 챔버내에 상기 샤워 헤드를 통하여, 상기 공정 가스, 상기 캐리어 가스 및 식각 선택비 개선용 상기 도핑 가스를 분사하는 단계; 상기 챔버의 샤워 헤드에 중심 주파수 대역이 10MHz~30MHz인 HF(High frequency) RF(radio frequency) 전원을 제공하여, 상기 챔버 내부에 플라즈마를 발생시키는 단계; 및 상기 공정 가스, 상기 캐리어 가스 및 상기 도핑 가스의 반응에 의해, 비정질 실리콘막을 형성하는 단계를 포함한다.In this embodiment, a chamber, a substrate support placed under the chamber, a shower head providing process gas, a carrier gas, and a doping gas to a substrate seated on the substrate support, and a plasma electrically connected to the shower head A method of manufacturing an amorphous silicon film using a power supply unit in a plasma processing apparatus, the step of injecting the process gas, the carrier gas, and the doping gas for improving the etching selectivity through the shower head into the chamber in which the substrate is seated. ; generating plasma in the chamber by providing high frequency (HF) radio frequency (HF) power having a center frequency band of 10 MHz to 30 MHz to the shower head of the chamber; and forming an amorphous silicon layer by a reaction of the process gas, the carrier gas, and the doping gas.

본 발명에 따르면, 비정질 실리콘막 증착시, 5족의 원소(혹은 3족의 원소)를 포함하는 도핑 가스를 도입함으로써, 식각 선택비를 개선할 수 있다. 나아가, 챔버 내부를 플라즈마 분위기로 조성하기 위하여, HF RF 전원 외에 LF RF 전원을 추가적으로 공급하므로써, 비정질 실리콘막의 치밀도 개선하여, 비정질 실리콘막의 식각 선택비를 개선할 수 있다.According to the present invention, when depositing an amorphous silicon film, the etching selectivity can be improved by introducing a doping gas containing a group 5 element (or a group 3 element). Furthermore, in order to create a plasma atmosphere inside the chamber, by additionally supplying LF RF power in addition to HF RF power, the density of the amorphous silicon layer may be improved and the etching selectivity of the amorphous silicon layer may be improved.

도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 비정질 실리콘막을 나타낸 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 비정질 실리콘막을 제조하기 위한 플라즈마 처리 장치의 일예를 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 비정질 실리콘막의 제조방법을 설명하기 위한 플로우 챠트이다.1A to 1C are cross-sectional views illustrating an amorphous silicon film according to an exemplary embodiment of the present invention.
2 is a cross-sectional view showing an example of a plasma processing apparatus for manufacturing an amorphous silicon film according to an embodiment of the present invention.
3 is a flow chart for explaining a method of manufacturing an amorphous silicon film according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention belongs. It is provided to fully inform the holder of the scope of the invention, and the present invention is only defined by the scope of the claims. The sizes and relative sizes of layers and regions in the drawings may be exaggerated for clarity of explanation. Like reference numbers designate like elements throughout the specification.

도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 비정질 실리콘막을 나타낸 단면도들이다. 1A to 1C are cross-sectional views illustrating an amorphous silicon film according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(100) 상부에 하드 마스크막 혹은 식각 저지층으로 이용될 레이어(layer)로서, 비정질 실리콘막(150)이 형성된다. Referring to FIG. 1A , an amorphous silicon layer 150 is formed on a semiconductor substrate 100 as a layer to be used as a hard mask layer or an etch stop layer.

예를 들어, 비정질 실리콘막(150)이 하드 마스크막으로 이용되는 경우, 도 1 b에 도시된 바와 같이, 반도체 기판(100)과 비정질 실리콘막(150) 사이에 피식각층(130a)이 개재될 수 있다. For example, when the amorphous silicon film 150 is used as a hard mask film, an etch target layer 130a may be interposed between the semiconductor substrate 100 and the amorphous silicon film 150 as shown in FIG. 1B. can

한편, 비정질 실리콘막(150)이 식각 저지층으로 이용되는 경우, 도 1c에 도시된 바와 같이, 비정질 실리콘막(150) 상부에 피식각층(130b)이 형성될 수 있다. Meanwhile, when the amorphous silicon layer 150 is used as an etch stop layer, an etch target layer 130b may be formed on the amorphous silicon layer 150 as shown in FIG. 1C .

본 실시예의 비정질 실리콘막(150)은 5족의 원소를 포함할 수 있다. 예컨대, 본 실시예의 비정질 실리콘막(150)은 5족의 원소 중 하나인 P(phosporos) 이온을 도핑 원소로서 포함할 수 있다. 또한, 본 실시예의 비정질 실리콘막(150)은 3족의 원소 중 하나인 B(boron) 이온을 도핑 원소로서 포함할 수 있다.The amorphous silicon layer 150 of this embodiment may include a group 5 element. For example, the amorphous silicon layer 150 of the present embodiment may include phosporos (P) ions, which are one of group 5 elements, as a doping element. In addition, the amorphous silicon layer 150 of the present embodiment may include boron (B) ions, which are one of group 3 elements, as a doping element.

또한, 본 실시예의 비정질 실리콘막(150)은 스트레스 특성 및 거칠기 특성은 물론 식각 선택비를 개선할 수 있도록 듀얼 주파수 방식의 플라즈마 처리 장치에서 증착될 수 있다. In addition, the amorphous silicon layer 150 of the present embodiment may be deposited in a dual frequency plasma processing apparatus to improve stress characteristics and roughness characteristics as well as etching selectivity.

도 2는 본 발명의 일 실시예에 따른 비정질 실리콘막을 제조하기 위한 듀얼 주파수 방식의 플라즈마 처리 장치의 일예를 보여주는 단면도이다. 2 is a cross-sectional view showing an example of a dual frequency plasma processing apparatus for manufacturing an amorphous silicon film according to an embodiment of the present invention.

도 2를 참조하면, 플라즈마 처리 장치(20)는 챔버(200), 컨트롤러(201), 샤워헤드(230), 기판 지지부(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270) 및 히터 전원 공급부(290)를 포함할 수 있다.Referring to FIG. 2 , the plasma processing apparatus 20 includes a chamber 200, a controller 201, a shower head 230, a substrate support 240, a driver 250, a plasma power supply 260, a matching network ( 270) and a heater power supply unit 290.

챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상단 외주에 설치되는 탑 리드(220)를 포함할 수 있다. 탑 리드(220)의 내부 공간은 샤워 헤드(230)에 의해 폐쇄될 수 있다. 아울러, 샤워 헤드(230)와 탑 리드(220) 사이에는 절연 링(r)이 설치되어, 챔버(200)와 샤워 헤드(230)를 전기적으로 절연시킬 수 있다. The chamber 200 may include a main body 210 with an open top and a top lid 220 installed on the outer circumference of the upper end of the main body 210 . The inner space of the top lid 220 may be closed by the shower head 230 . In addition, an insulating ring r may be installed between the shower head 230 and the top lid 220 to electrically insulate the chamber 200 and the shower head 230 from each other.

챔버(200) 내부 공간은 증착 공정 등 기판(100)에 대한 처리가 이루어지는 공간일 수 있다. 본체(210) 측면의 지정된 위치에 기판(100)이 반입 및 반출될 게이트(G)가 마련될 수 있다. The inner space of the chamber 200 may be a space where processing of the substrate 100 such as a deposition process is performed. A gate G through which the substrate 100 is carried in and out may be provided at a designated location on the side of the main body 210 .

또한, 챔버(200) 내부를 진공화하기 위하여, 펌프(212)가 챔버(200) 하부에 위치된 배기구(도시되지 않음)에 연결될 수 있다. In addition, in order to evacuate the inside of the chamber 200, the pump 212 may be connected to an exhaust port (not shown) located below the chamber 200.

샤워 헤드(230)는 탑 리드(top lid: 220)에 기판 지지부(240)와 대향하도록 설치될 수 있다. 샤워 헤드(230)는 외부로부터 공급되는 다양한 공정 가스를 가스 라인(232)을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 본 실시예에서 샤워 헤드(230)는 플라즈마를 발생시키기 위한 제 1 전극으로 작용할 수 있다.The shower head 230 may be installed on a top lid 220 to face the substrate support 240 . The shower head 230 may receive various process gases supplied from the outside through the gas line 232 and inject them into the chamber 200 . In this embodiment, the shower head 230 may act as a first electrode for generating plasma.

또한, 상기 가스 라인(232)은 공정 가스 공급부(280a), 캐리어 가스 공급부(280b) 및 도핑 가스 공급부(280c)와 연결되도록 분기될 수 있고, 각각의 분기 라인에 밸브(V1,V2,V3)가 설치될 수 있다. 예를 들어, 공정 가스로는 Si2H6 가스 또는 SiH4 가스 중 하나가 이용될 수 있고, 캐리어 가스로는 Ar 가스가 이용될 수 있고, 도핑 가스로는 PH3 가스, AsH3 가스 또는 B2H6 가스 중 하나가 이용될 수 있다. In addition, the gas line 232 may be branched to be connected to the process gas supply unit 280a, the carrier gas supply unit 280b, and the doping gas supply unit 280c, and valves V1, V2, and V3 are provided on each branch line. can be installed. For example, one of Si2H6 gas and SiH4 gas may be used as a process gas, Ar gas may be used as a carrier gas, and one of PH3 gas, AsH3 gas, and B2H6 gas may be used as a doping gas.

기판 지지부(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(100)이 안착되도록 전체적으로 평판 형상을 가질 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시키도록 구성될 수 있다. 본 실시예에서, 기판 안착부(242)는 플라즈마를 발생시키기 위한 제 2 전극으로 작용할 수 있다.The substrate support part 240 may include a substrate seating part (susceptor) 242 and a support shaft 244 . The substrate seating portion 242 may have a flat plate shape as a whole so that at least one substrate 100 is seated on the upper surface. The support shaft 244 is vertically coupled to the rear surface of the substrate seating portion 242 and is connected to an external driving unit 250 through a through-hole at the bottom of the chamber 200 to elevate and/or rotate the substrate seating portion 242. can be configured to do so. In this embodiment, the substrate seating portion 242 may act as a second electrode for generating plasma.

또한, 기판 안착부(242)의 내부에는 히터(246)가 구비되어 상부에 안착된 기판(100)의 온도를 조절할 수 있다.In addition, a heater 246 is provided inside the substrate seating portion 242 to adjust the temperature of the substrate 100 seated thereon.

컨트롤러(201)는 플라즈마 처리 장치(20)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 플라즈마 처리 장치의 각 구성 요소(200~290, V1,V2,V3)의 동작을 제어하며, 비정질 실리콘막의 증착을 위한 제어 파라미터를 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.The controller 201 is configured to control the overall operation of the plasma processing device 20 . In one embodiment, the controller 201 may control the operation of each component 200 to 290, V1, V2, and V3 of the plasma processing apparatus, and may set control parameters for deposition of the amorphous silicon layer. Although not shown, the controller 201 may include a central processing unit, a memory, an input/output interface, and the like.

플라즈마 전원 공급부(260)는 예를 들어 샤워 헤드(230)와 전기적으로 연결될 수 있으며, 제 1 전원 공급부(261) 및 제 2 전원 공급부(263)를 포함할 수 있다. 제 1 전원 공급부(261)는 중심 주파수 대역이 10MHz~30MHz를 가지며 100 내지 1000 W의 파워를 제공하는 HF(High frequency) RF(radio frequency) 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다. 제 2 전원 공급부(263)는 중심 주파수 대역이 300kHz~500kHz를 가지며 30 내지 500 W의 파워를 제공하는 LF(low frequency) RF 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다. 컨트롤러(201)는 기 설정된 증착 제어 파라미터에 따라 제 1 전원 공급부(261) 및/또는 제 2 전원 공급부(263)로부터 공급되는 전원 소스를 제어할 수 있다.The plasma power supply 260 may be electrically connected to, for example, the shower head 230 and may include a first power supply 261 and a second power supply 263 . The first power supply 261 may be configured to provide high frequency (HF) radio frequency (HF) power having a center frequency band of 10 MHz to 30 MHz and providing power of 100 to 1000 W as a plasma power source. The second power supply 263 may be configured to provide low frequency (LF) RF power having a central frequency band of 300 kHz to 500 kHz and providing power of 30 to 500 W as a plasma power source. The controller 201 may control a power source supplied from the first power supply 261 and/or the second power supply 263 according to a preset deposition control parameter.

매칭 네트워크(270)는 제 1 전원 공급부(261)과 접속되는 제 1 매칭부(271) 및 제 2 전원 공급부(263)와 접속되는 제 2 매칭부(273)를 포함할 수 있다. 매칭 네트워크(270)의 제 1 및 제 2 매칭부(271, 273)는 각각 제 1 및 제 2 전원 공급부(261, 263)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 RF 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.The matching network 270 may include a first matching unit 271 connected to the first power supply 261 and a second matching unit 273 connected to the second power supply 263 . The first and second matching units 271 and 273 of the matching network 270 match the output impedance of the first and second power supply units 261 and 263 with the load impedance in the chamber 200, respectively, so that the RF power is obtained. It may be configured to eliminate reflection loss due to reflection from the chamber 200 .

히터 전원 공급부(290)는 히터(246)에 전원을 공급하여 히터(246)가 발열하도록 구성될 수 있다. The heater power supply 290 may supply power to the heater 246 so that the heater 246 generates heat.

본 실시예에서, 플라즈마 처리 장치로서 PECVD 장치를 일예로 설명하고 있지만, 여기에 한정하지 않고, 듀얼 플라즈마 전원을 이용하는 모든 플라즈마 처리 장치가 본 실시예에 적용될 수 있음은 물론이다. In this embodiment, the PECVD device is described as an example as the plasma processing device, but it is not limited thereto, and all plasma processing devices using dual plasma power sources can be applied to this embodiment, of course.

도 3은 본 발명의 일 실시예에 따른 비정질 실리콘막의 제조방법을 설명하기 위한 플로우 챠트이다.3 is a flow chart for explaining a method of manufacturing an amorphous silicon film according to an embodiment of the present invention.

도 3을 참조하면, 기판 안착부(242)에 기판(100)을 안착시키고, 챔버(200) 내부를 진공 상태로 만든다. 그후, 밸브(V1,V2,V3)를 동시 또는 순차적으로 개방시켜, 공정 가스, 캐리어 가스 및 도핑 가스를 챔버(200)내에 동시 또는 순차적으로 공급한다(S1). Referring to FIG. 3 , the substrate 100 is seated on the substrate seating portion 242 and the inside of the chamber 200 is vacuumed. Thereafter, the valves V1 , V2 , and V3 are simultaneously or sequentially opened to simultaneously or sequentially supply a process gas, a carrier gas, and a doping gas into the chamber 200 ( S1 ).

일 예로서, 상기 공정 가스로는 SiH4 가스를 30 내지 60 sccm 만큼 공급할 수 있고, 캐리어 가스로는 Ar 가스를 7500 내지 8500 sccm 만큼 제공할 수 있고, 도핑 가스로는 PH3 가스는 식각 선택비를 고려하여 가변적으로 공급할 수 있다. As an example, SiH4 gas may be supplied at 30 to 60 sccm as the process gas, Ar gas may be supplied at 7500 to 8500 sccm as the carrier gas, and PH3 gas may be variably used as the doping gas in consideration of the etching selectivity. can supply

이때, 비정질 실리콘막의 증착을 위한 챔버(200) 내부의 온도는 350 내지 450℃ 온도로 설정될 수 있고, 챔버(200) 내부의 압력은 2 내지 4 torr를 유지할 수 있다. At this time, the temperature inside the chamber 200 for depositing the amorphous silicon film may be set to 350 to 450° C., and the pressure inside the chamber 200 may be maintained at 2 to 4 torr.

상기 공정 가스, 캐리어 가스 및 도핑 가스가 공급되는 동안, 제 1 전원 공급부(261)는 HF RF 전원을 인가하여, 샤워 헤드(230)와 기판 안착부(242) 사이에 플라즈마를 형성할 수 있다. 그후, LF RF 전원을 공급하여, 이온 충돌(ion bombardment) 영향에 의해, 비정질 실리콘막의 결합 구조를 다공성으로 변경시키므로써, 식각량을 증대시킬 수 있다. While the process gas, the carrier gas, and the doping gas are supplied, the first power supply 261 may apply HF RF power to form plasma between the shower head 230 and the substrate seat 242 . Thereafter, by supplying LF RF power, the bonding structure of the amorphous silicon film is changed to be porous by the effect of ion bombardment, so that the etching amount can be increased.

다음, 챔버(200) 내부에 퍼지(purge) 가스를 공급하여, 퍼지 공정을 실시하고(S3), 챔버(200)와 연결된 펌프(212)를 구동시켜, 챔버(200) 내부에 잔류될 수 있는 공정 부산물을 배출시킨다(S4). Next, a purge process is performed by supplying a purge gas to the inside of the chamber 200 (S3), and by driving the pump 212 connected to the chamber 200, Process by-products are discharged (S4).

다음의 표 1은 도 2 및 도 3에 설명된 방식에 의해 비정질 실리콘막 증착시, PH3 가스의 공급량 변화 및 LF RF 전원 인가에 따른 비정질 실리콘막의 특성을 보여준다. Table 1 below shows the characteristics of the amorphous silicon film according to the supply amount of PH3 gas and the application of LF RF power when the amorphous silicon film is deposited by the method described in FIGS. 2 and 3 .

PH3(sccm)PH3 (sccm) 식각량
(Å/min)amount of etching
(Å/min) 식각개선도
(%)Etch Improvement
(%) P 농도
(%)P concentration
(%) Density
(g/cm3)Density
(g/cm 3 ) 거칠기
(Rq)asperity
(Rq) 스트레스
(MPa)stress
(MPa) 00 220220 100100 00 2.512.51 0.470.47 -470-470 10001000 470470 214214 1616 2.452.45 0.410.41 -130-130 20002000 830830 377377 2424 2.452.45 0.290.29 -187-187 30003000 10701070 486486 2929 2.442.44 0.310.31 -165-165 3000 + LF3000+LF 11301130 514514 2929 2.402.40 0.250.25 -51-51

즉, 도 2 및 도 3에 제시된 조건하에서, 포스핀 가스(PH3)의 양을 0에서 3000 sccm까지 순차적으로 증대시킨 결과, 식각 선택비가 최고 486% 개선되었으며, 거칠기 특성 및 스트레스 특성까지 부가적으로 향상되는 효과를 확인할 수 있다. That is, under the conditions shown in FIGS. 2 and 3, as a result of sequentially increasing the amount of phosphine gas (PH3) from 0 to 3000 sccm, the etching selectivity was improved by up to 486%, and roughness characteristics and stress characteristics were additionally added. You can see the improvement effect.

더욱이, LF RF 전원을 공급하여, 이온 충돌(ion bombardment) 영향에 의해, 비정질 실리콘막의 결합 구조를 다공성으로 변경시키므로써, 포스핀 가스를 3000 sccm 공급하는 경우, 식각 선택비를 최고 514%까지 향상시킬 수 있다. Furthermore, by supplying LF RF power, the bonding structure of the amorphous silicon film is changed to porous by the effect of ion bombardment, so that when 3000 sccm of phosphine gas is supplied, the etching selectivity is improved up to 514% can make it

결과적으로, 비정질 실리콘막내의 불순물 농도가 10 내지 50% 범위일 때, 식각 선택비가 개선되는 효과가 있으며, 부가적으로 LF RF 전원이 인가되는 경우, 식각 선택비를 보다 향상시키는 효과가 있다. As a result, when the impurity concentration in the amorphous silicon film is in the range of 10 to 50%, the etching selectivity is improved, and when LF RF power is additionally applied, the etching selectivity is further improved.

이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 비정질 실리콘막 증착시, 5족의 원소를 포함하는 도핑 가스를 도입함으로써, 식각 선택비를 개선할 수 있다. 나아가, 공정 가스를 플라즈마화하기 위한 공정시, HF RF 전원 외에 LF RF 전원을 추가적으로 공급하므로써, 비정질 실리콘막의 식각량을 개선할 수 있다. As described in detail above, according to the present invention, when depositing an amorphous silicon film, the etching selectivity can be improved by introducing a doping gas containing a group 5 element. Furthermore, in the process of converting the process gas into plasma, the etching amount of the amorphous silicon layer may be improved by additionally supplying LF RF power in addition to HF RF power.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although the present invention has been described in detail with preferred embodiments, the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. do.

20 : 플라즈마 처리 장치 100 : 반도체 기판
130a, 130b : 피식각층 150 : 비정질 실리콘막
261: 제 1 전원 공급부 262 : 제 2 전원 공급부20: plasma processing device 100: semiconductor substrate
130a, 130b: layer to be etched 150: amorphous silicon film
261: first power supply unit 262: second power supply unit

Claims (6)

챔버, 상기 챔버의 하부에 배치되는 기판 지지대, 상기 기판 지지대 상부에 안착되는 기판에 공정 가스, 캐리어 가스 및 도핑 가스를 제공하는 샤워 헤드, 및 상기 샤워 헤드와 전기적으로 연결되는 플라즈마 전원 공급부를 포함하는 플라즈마 처리 장치내에서 비정질 실리콘막을 제조하는 방법으로서,
상기 기판이 안착된 상기 챔버내에 상기 샤워 헤드를 통하여, 상기 공정 가스, 상기 캐리어 가스 및 식각 선택비 개선용 상기 도핑 가스를 분사하는 단계;
상기 챔버의 샤워 헤드에 중심 주파수 대역이 10MHz~30MHz인 HF(High frequency) RF(radio frequency) 전원과 중심 주파수 대역이 300kHz~500kHz인 LF(Low frequency) RF 전원을 제공하여 상기 챔버 내부에 플라즈마를 발생시키는 단계; 및
상기 공정 가스, 상기 캐리어 가스 및 상기 도핑 가스의 반응에 의해, 다공성 결합 구조를 갖는 비정질 실리콘막을 형성하는 단계를 포함하는 비정질 실리콘막의 제조방법. A chamber, a substrate support disposed under the chamber, a shower head providing process gas, carrier gas, and doping gas to the substrate seated on the substrate support, and a plasma power supply electrically connected to the shower head. A method for producing an amorphous silicon film in a plasma processing apparatus, comprising:
injecting the process gas, the carrier gas, and the doping gas for improving an etching selectivity through the shower head into the chamber in which the substrate is seated;
HF (High frequency) RF (radio frequency) power having a center frequency band of 10 MHz to 30 MHz and LF (Low frequency) RF power having a center frequency band of 300 kHz to 500 kHz are provided to the shower head of the chamber to generate plasma inside the chamber generating step; and
and forming an amorphous silicon film having a porous bonding structure by reacting the process gas, the carrier gas, and the doping gas. 제 1 항에 있어서,
상기 공정 가스는 Si2H6 가스 또는 SiH4 가스를 포함하는 비정질 실리콘막의 제조방법. According to claim 1,
The process gas is a method of manufacturing an amorphous silicon film containing a Si2H6 gas or a SiH4 gas. 제 1 항에 있어서,
상기 도핑 가스는 5족의 또는 3족 원소 중 어느 하나를 포함하는 비정질 실리콘막의 제조방법. According to claim 1,
The doping gas is a method of manufacturing an amorphous silicon film containing any one of group 5 or group 3 elements. 제 1 항에 있어서,
상기 도핑 가스는 PH3 가스, AsH3 가스, B2H6 가스를 포함하는 비정질 실리콘막의 제조방법. According to claim 1,
The doping gas is a method of manufacturing an amorphous silicon film containing a PH3 gas, an AsH3 gas, and a B2H6 gas. 삭제delete 제 1 항에 있어서,
상기 비정질 실리콘막은 도핑된 원소의 농도가 10% 내지 50%의 범위가 되도록 상기 도핑 가스를 공급하는 비정질 실리콘막의 제조방법.According to claim 1,
The amorphous silicon film is a method of manufacturing an amorphous silicon film for supplying the doping gas such that the concentration of the doped element is in the range of 10% to 50%.
KR1020180101770A 2018-08-29 2018-08-29 Method of Fabricating Amorphous Silicon film KR102493935B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180101770A KR102493935B1 (en) 2018-08-29 2018-08-29 Method of Fabricating Amorphous Silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180101770A KR102493935B1 (en) 2018-08-29 2018-08-29 Method of Fabricating Amorphous Silicon film

Publications (2)

Publication Number Publication Date
KR20200025030A KR20200025030A (en) 2020-03-10
KR102493935B1 true KR102493935B1 (en) 2023-02-01

Family

ID=69800709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180101770A KR102493935B1 (en) 2018-08-29 2018-08-29 Method of Fabricating Amorphous Silicon film

Country Status (1)

Country Link
KR (1) KR102493935B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022020077A1 (en) * 2020-07-22 2022-01-27 Applied Materials, Inc. Doped amorphous optical device films and deposition via incorporation of dopant atoms

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582880A (en) 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP2000174231A (en) 1998-12-08 2000-06-23 United Microelectronics Corp Manufacture of lower electrode of dram capacitor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262477A (en) * 1995-03-20 1996-10-11 Nikon Corp Production of spatial light-modulating element and amorphous silicon-germanium alloy photosensitive body
KR100513802B1 (en) * 1998-10-13 2005-12-05 주식회사 하이닉스반도체 Contact formation method of semiconductor device
KR20020066689A (en) * 2001-02-13 2002-08-21 조주환 Method for manufacturing of solar cell with a high photoelectricity conversion of efficiency
KR102146543B1 (en) * 2016-07-29 2020-08-20 주식회사 원익아이피에스 Method of fabricating amorphous silicon layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582880A (en) 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP2000174231A (en) 1998-12-08 2000-06-23 United Microelectronics Corp Manufacture of lower electrode of dram capacitor

Also Published As

Publication number Publication date
KR20200025030A (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN110431661B (en) Two-step process for gap filling high aspect ratio trenches with amorphous silicon films
KR20200104923A (en) Processing methods for silicon nitride thin films
KR101379089B1 (en) Metal hard mask fabrication
KR20130129930A (en) Pecvd oxide-nitride and oxide-silicon stacks for 3d memory application
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
KR102493935B1 (en) Method of Fabricating Amorphous Silicon film
JP7210647B2 (en) Thin film deposition method and semiconductor device manufacturing method using the same
KR102426960B1 (en) Method for forming silicon oxide film using plasmas
US20170256410A1 (en) Method and apparatus for depositing amorphous silicon film
KR102179281B1 (en) Apparatus For Depositing Thin Film, System Having The Same And Method of Depositing The Thin Film
KR102125474B1 (en) Method for Deposition of Thin Film
KR102515391B1 (en) Method of Manufacturing Hard Mask Structure
US20240234128A1 (en) Directional selective fill for silicon gap fill processes
US20220336212A1 (en) Catalytic thermal deposition of carbon-containing materials
KR20220017055A (en) Method of Depositing Thin Film and Method of Manufacturing Semiconductor device Using The Same
KR20230060120A (en) Method for depositing thin film using a carbon-doped amorphous silicon thin film
TW202225452A (en) Systems and methods for depositing high density and high tensile stress films
KR20240110438A (en) Method of processing substrate
KR20210024348A (en) Apparatus and Method for Deposition of Thin Film
KR20200027115A (en) Method of Deposition Thin Film

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right