KR20140097952A - 현장 전하 중립화 - Google Patents
현장 전하 중립화 Download PDFInfo
- Publication number
- KR20140097952A KR20140097952A KR1020130057111A KR20130057111A KR20140097952A KR 20140097952 A KR20140097952 A KR 20140097952A KR 1020130057111 A KR1020130057111 A KR 1020130057111A KR 20130057111 A KR20130057111 A KR 20130057111A KR 20140097952 A KR20140097952 A KR 20140097952A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- semiconductor wafer
- wafer
- surface region
- corona discharge
- Prior art date
Links
- 238000011065 in-situ storage Methods 0.000 title description 2
- 238000006386 neutralization reaction Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000012545 processing Methods 0.000 claims abstract description 14
- 239000000523 sample Substances 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000006698 induction Effects 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims 3
- 235000012431 wafers Nutrition 0.000 description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 230000005591 charge neutralization Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32073—Corona discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
일부 실시예는 반도체 처리를 위한 방법에 관한 것이다. 이 방법에서, 반도체 웨이퍼가 제공된다. 반도체 웨이퍼의 표면 영역은 과잉 전하가 표면 영역 상에 존재하는 지의 여부를 결정하기 위해서 탐색된다. 과잉 전하가 존재하는지의 여부에 기초하여, 과잉 전하를 줄이기 위해 코로나 방전을 선택적으로 유도한다. 다른 기술이 또한 제공된다.
Description
본 발명은 반도체 디바이스에 관한 것이다.
무어의 법칙은 집적 회로 상의 트랜지스터의 수가 2 년마다 약 두 배로 된다는 관찰이다. 많은 전자 디바이스의 성능 향상이 무어의 법칙에 강하게 연결된다. 예를 들어, 마이크로프로세서의 속도, 메모리 디바이스 커패시터의 용량, 센서의 감도, 및 심지어 디지털 카메라의 픽셀 수 및 크기도 무어의 법칙에 연결된다.
반도체 처리 기술에 대한 지속적인 개선으로 인해 무어의 법칙은 계속해서 유효하다. 이러한 개선은 제조 시설이 이전 기술 세대보다 빠른 스위칭 시간을 갖는 더욱 작은 저전력 트랜지스터를 제조하고, 이전 세대의 실리콘 웨이퍼보다 큰 실리콘 웨이퍼 상에 이러한 트랜지스터를 만드는 것을 가능하게 한다. 예를 들어, 이전 기술 세대는 300 밀리미터의 직경을 갖는 실리콘 웨이퍼(소위 "300 mm 웨이퍼") 상에 형성된 약 30 nm의 길이를 갖는 트랜지스터 게이트에 의해 특징지어지는 반면, 다음 세대 기술은 450 밀리미터의 직경을 갖는 실리콘 웨이퍼(소위 "450 mm 웨이퍼") 상에 형성된 10 nm보다 작은 길이를 갖는 트랜지스터 게이트에 의해 특징지어질 수 있다. 더욱 큰 웨이퍼 (및 더욱 큰 집적 회로) 상에 더욱 단단히 패킹된 작은 트랜지스터의 이러한 조합은 최근 수십 년 동안 상당한 기술 발전을 강화하였다. 새로운 기술 노드를 개발할 때 상당한 문제가 발생한다.
본 발명의 목적은 현장 전하 중립화를 제공하는 것이다.
일부 실시예는 반도체 처리를 위한 방법에 관한 것이다. 이 방법에서, 반도체 웨이퍼가 제공된다. 반도체 웨이퍼의 표면 영역은 과잉 전하가 표면 영역 상에 존재하는 지의 여부를 결정하기 위해서 탐색된다. 과잉 전하가 존재하는지의 여부에 기초하여, 과잉 전하를 줄이기 위해 코로나 방전을 선택적으로 유도한다. 다른 기술이 또한 제공된다.
본 발명에 따르면, 현장 전하 중립화를 제공하는 것이 가능하다.
도 1a는 손상된 영역을 갖는 집적 회로 또는 웨이퍼의 예를 도시한다.
도 1b는 표면 전압의 변화를 갖는 웨이퍼를 도시한다.
도 2는 반도체 웨이퍼 상의 전하 균일성을 촉진시키기 위해 선택적 코로나 방전 기술을 이용하는 반도체 처리 방법의 일부 실시예를 나타내는 흐름도를 도시한다.
도 3은 일부 실시예에 따라 반도체 처리를 위한 장치를 도시한다.
도 4는 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 횡단면도를 도시한다.
도 5는 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 평면도를 도시한다.
도 6은 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 횡단면도를 도시한다.
도 7는 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 평면도를 도시한다.
도 1b는 표면 전압의 변화를 갖는 웨이퍼를 도시한다.
도 2는 반도체 웨이퍼 상의 전하 균일성을 촉진시키기 위해 선택적 코로나 방전 기술을 이용하는 반도체 처리 방법의 일부 실시예를 나타내는 흐름도를 도시한다.
도 3은 일부 실시예에 따라 반도체 처리를 위한 장치를 도시한다.
도 4는 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 횡단면도를 도시한다.
도 5는 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 평면도를 도시한다.
도 6은 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 횡단면도를 도시한다.
도 7는 일부 실시예에 따라 반도체 처리 장치의 일부 실시예의 평면도를 도시한다.
본 발명의 하나 이상의 구현은 이제 첨부 도면을 참조하여 기술될 것이고, 동일한 참조 번호는 첨부 도면에 걸쳐 동일한 요소를 나타내는데 이용된다. 도면들은 실척도로 도시되지 않는다.
더욱 큰 웨이퍼(예컨대, 300mm 웨이퍼에서 450mm 웨이퍼로)로의 전환과 연관된 하나의 특정한 문제는 과잉 전하가 처리 동안에 웨이퍼의 표면 상에 축적할 수 있다는 것이다. 예를 들어, 과잉 전하의 축적이 300 mm 웨이퍼 상에서 발생할 수 있지만, 450 mm 웨이퍼의 영역에서 전하를 균일하게 유지하고 전하 축적을 제어하는 것이 더욱 어려운데, 왜냐하면 450 mm 웨이퍼가 300 mm 웨이퍼보다 2배 이상의 표면 영역을 제공하기 때문이다. 과잉 전하가 갑자기 방출(release)되면, 그것은 여러 종류의 손상을 일으킬 수 있고, 특히 작은 디바이스 피처(feature)가 웨이퍼(예컨대, 10 nm보다 작은 게이트 길이 및 약 1 nm보다 작은 게이트 유전체 두께) 상에서 제조될 때 그러하다. 예를 들어, 전하의 갑작스런 방출은 기존의 게이트 산화물을 날려 버릴 수 있거나, 또는 웨이퍼 상의 접합 영역이나 상호접속층을 녹일 수 있다. 도 1a는 전하의 갑작스런 방출이 손상 영역(102)을 야기하는 경우의 웨이퍼 또는 집적 회로(100)의 예를 도시한다. 전하 불균일성이 또한 더욱 미묘한 손상을 일으킬 수 있다. 예를 들어, 도 1b에 도시된 바와 같이, 처리 동안의 표면 전압 불균일성은 플라즈마 에칭(또는 다른 공정)이 웨이퍼의 표면 위에서 불균일하게 되도록 할 수 있다. 도 1b에서, 일부 표면 영역(152)은 높은 표면 전압을 갖지만, 다른 표면 영역(154)은 낮은 표면 전압을 갖는다. 플라즈마 에칭이 수행될 때, 높은 전압의 표면 영역(152)이 낮은 전압의 표면 영역(154)보다 더욱 빠르게 에칭되어(또는 그 반대로), 웨이퍼의 표면 위에서 층들의 불균일성으로 이어진다. 층들의 이러한 불균일성은 웨이퍼에 걸쳐 상이한 영역에서 스크라이브(scribe)되는 칩에 대해 원하지 않는 성능 변화로 이어질 수 있다.
과잉 전하 빌드업(build-up) 및/또는 웨이퍼 상의 표면 전압 분균일성을 제한하기 위해서, 본 개시는 웨이퍼 표면 상의 표면 전위를 측정하고, 전하 빌드업을 감소하기 위해 및/또는 웨이퍼 표면 위에서 표면 전하 균일성을 유지하기 위해 코로나 방전을 이용한다. 이러한 코로나 방전은 전기적으로 동력을 공급하는 코로나 총 전극에 의해 프로세스 챔버 내의 가스의 이온화로 인한 전기 방전이다. 코로나 방전에서, 중립 가스를 이온화함으로써 전류가 높은 전위를 갖는 코로나 총 전극으로부터, 프로세스 챔버의 중립 가스로 흘러서, 코로나 총 전극 주위에 플라즈마의 영역을 생성하게 된다. 발생된 이온은 결국 낮은 전위의 인근 지역으로 전하를 전달하거나, 중립 가스 분자를 형성하기 위해 재결합한다. 코로나 총 전극 주위의 전계 강도(전위 기울기)가 전도성 영역을 형성하기에 충분히 높지만, 인근 물체에 절연 파괴(electrical breakdown) 또는 아크(arc)를 일으킬 정도로 충분히 높지 않을 때에 방전이 발생한다. 그것은 종종 높은 전압을 운반하는 뾰족한 금속 도체에 인접한 공기에서 푸른 (또는 다른 색깔) 불빛으로 보여진다.
이제 도 2로 가면, 코로나 방전 기술을 이용하여 반도체 웨이퍼에 전하 균일성을 확립하거나 과잉 전하 빌드업을 제한하는 반도체 처리 방법의 일부 실시예를 볼 수 있다. 이 방법은 일련의 개별 블록 또는 행동으로 나타나 있지만, 행동 또는 블록의 일부는 일부 구현에서 동시에 수행될 수 있고, 및/또는 일부 행동 또는 블록은 일부 구현에서 서브 행동 또는 서브 블록으로 나누어질 수 있다는 것이 이해될 것이다. 게다가, 행동 또는 블록의 순서는 도시된 도면에서 제공되는 것과는 다를 수 있다.
방법은 반도체 웨이퍼가 제공될 때 202에서 시작한다. 204에서, 과잉 양전하 또는 음전하가 표면 영역 상에 존재하는 지를 결정하기 위해서 반도체 웨이퍼의 표면 영역이 탐색(probe)된다. 206에서, 과잉 전하가 존재하는지 (또는 존재하지 않는지) 여부에 기초하여, 방법은 과잉 전하를 감소시키기 위해 및/또는 전하 균일성을 확립하기 위해 코로나 방전을 선택적으로 유도한다. 코로나 방전이 갑작스런 전기 아크에 비해 보다 점진적인 방식으로 웨이퍼로부터 과잉 전하를 방산할 수 있기 때문에, 코로나 방전은 과잉 전하 빌드업을 감소시켜 표면 전하 균일성을 유지하는 신뢰할 만한 방식을 제공한다. 게다가, 코로나 방전이 전극과 반도체 웨이퍼 사이에 직접적인 물리적 접촉을 요구하지 않기 때문에, 그것은 또한 웨이퍼와의 접촉으로 발생하는 오염을 제한하고, 이것은 결함을 감소시키는데 도움을 주어서 수율을 향상시킨다.
도 3은 반도체 웨이퍼(302)의 표면 상의 전하 불균일성을 검출하도록 구성되고, 또한 웨이퍼 표면에 대한 전하 균일성을 확립하도록 표면 전하 레벨을 변경하도록 구성된 장치(300)를 도시한다. 일부 실시예에서, 반도체 웨이퍼(302)는 약 450 mm 이상의 직경을 갖는 실리콘 웨이퍼이다, 하지만, 본 명세서에서 기술된 바와 같이 반도체 웨이퍼는 450 mm 실리콘 웨이퍼로 제한되지 않는다. 본 명세서에서 나타나는 "반도체 웨이퍼"는 무엇보다도 벌크 실리콘 기판, 2원 화합물 기판(예컨대, GaAs 웨이퍼), 3원 화합물 기판(예컨대, AlGaAs), 또는 고차 화합물 기판을 포함하는 임의의 유형의 실리콘 물질을 포함할 수 있다는 것이 이해될 것이다. 게다가, 반도체 웨이퍼는 무엇보다도 실리콘 온 인슐레이터(silicon-on-insulator; SOI)의 산화물, 부분적 SOI 기판, 폴리실리콘, 비결정질 실리콘, 또는 유기 물질과 같은 비반도체 물질을 포함할 수도 있다. 일부 경우에, 반도체 웨이퍼는 또한 서로 적층되거나 다른 식으로 부착되는 다수의 웨이퍼 또는 다이를 포함할 수도 있다. 반도체 웨이퍼는 실리콘 잉곳(silicon ingot)으로부터 절단된 웨이퍼, 및/또는 임의의 다른 유형의 반도체/비반도체 및/또는 밑에 놓여 있는 기판 상에 형성된 증착층 또는 성장(예컨대, 에피택셜)층을 포함할 수 있다. 코로나 방전 기술이 400 mm (및 더 큰) 웨이퍼의 영역에서 특히 유리하지만, 이러한 기술은 또한 30 mm 웨이퍼 또는 훨씬 더욱 작은 웨이퍼와 같은, 더욱 작은 웨이퍼에서 극히 유익하다는 것이 이해될 것이다. 따라서, 이러한 코로나 방전 기술은 모든 웨이퍼 크기에서 이용되는 것으로 고려되고, 임의의 특정한 웨이퍼 크기로 제한되어서는 안 된다.
웨이퍼(302)를 유지하기 위해서, 장치(300)는 맞물림 표면(engagement surface, 306)을 갖는 척(304)을 포함한다. 척(304)은 웨이퍼를 물리적으로 유지하기 위한 기계적 구조물[예컨대, 웨이퍼(302)의 바깥 에지 상으로 클램프하기 위한 암(arm) 또는 핑거(finger)], 웨이퍼(302)를 유지하기 위한 압력 어셈블리[예컨대, 웨이퍼(302)를 척(304)에 "고정"하도록 웨이퍼의 후면에 저압을 적용하기 위한 맞물림 표면(306) 상의 홀 및/또는 기밀 봉지], 및/또는 웨이퍼(302)를 맞물림 표면(306)에 부착하도록 전기장 및/또는 자기장을 이용하는 전기 어셈블리 및/또는 자기 어셈블리를 이용할 수 있다.
웨이퍼 표면 영역(308) 상의 전하 불균일성을 측정하기 위해서, 장치(300)는 전압 프로브(310)를 포함한다. 일부 실시예에서, 전압 프로브(310)는 켈빈 프로브를 포함한다. 켈빈 프로브는 캔틸레버의 끝에 위치된 주사 프로브를 포함하고, 프로브는 주사 프로브의 팁과 표면 영역(308) 사이의 전위 오프셋을 측정한다. 켈빈 프로브는 2 패스 기술을 이용하여 표면 전압을 측정할 수 있다. 제1 패스에서, 웨이퍼 표면(308)의 지형이 캔틸레버, 즉, 주사 프로브를 기계적으로 진동시킴으로써 획득된다. 제2 패스에서, 웨이퍼 표면(308)의 지형이 웨이퍼 표면(308)으로부터의 설정된 상승 높이에서 추적되어 웨이퍼 표면(308)의 전기 표면 전위[Ф(x)]를 검출한다. 제2 패스 동안에, 캔틸레버는 dc 및 ac 컴포넌트를 포함하는 전압(Vtip)을 팁에 적용함으로써 전기적으로 자극된다(제1 패스에 대해 수행되는 바와 같이 기계적인 것이 아님).
Vtip = Vdc + Vac sin(wt)
[전위(Vs)를 갖는] 표면 영역(308)과 팁 사이의 결과적인 용량성 힘(Fcap)은:
Fcap = (1/2)(Vtip-Ф(x))2(dC/dz)
여기서, C(z)는 팁-표면 커패시턴스이다. 제1 조화력은:
Fcap w = (dC/dz(Vdc- Ф(x)Vac)sin(wt)
으로, 이것은 적합한 캔틸레버 진동으로 이어진다. 그러면, 캔틸레버의 w 컴포넌트 (및 이에 따른 팁-힘의 w 컴포넌트)가 사라질 때까지, 즉, Vdc (x)가 Ф(x)와 동일하게 될때까지, 피드백은 dc 팁 전위(Vdc)를 변경시킨다. Vdc (x) 매핑은 표면 영역(308)을 따른 표면 전위의 분포를 반영한다. 어떠한 특정한 팁-샘플 바이어스 전압도 적용되지 않으면, 이 분포는 콘택 전위차 분포이다. 이런 식으로, 예를 들어, 도 1a에 앞서 나타난 바와 같은, 웨이퍼 표면(308)에 대한 표면 전압의 2차원 매핑이 획득될 수 있다.
전압 프로브(310)가 표면(308)에 대해 표면 전압 프로파일에 매핑한 이후에, 코로나 총(312)은 표면(308)에 대한 전하 균일성을 확립하기 위해 코로나 방전을 선택적으로 유도한다. 코로나 방전 유도의 선택성은, 표면 영역에 대한 측정된 전압이 전압 문턱값과 미리 결정된 관계를 갖는지의 여부에 기초한다. 일부 실시예에서, 전체 웨이퍼 표면(308)에 걸친 전체적인 전압 분포가 균일하게 되도록 전압 문턱값은 표면(308) 상의 다른 표면 영역들에 관하여 측정될 수 있다. 일부 실시예에서, 이러한 전압 문턱값은 사전 재해적 상태(pre-catastrophic condition)에 대응할 수 있고, 이 사전 재해적 상태에서 반도체 웨이퍼(302) 상의 피처 또는 반도체 디바이스는 과잉 전하 빌드업으로 인한 손상의 위험이 증가될 수 있다. 따라서, 양전하 빌드업에 있어서, 표면 영역에 대한 측정된 전압이 전압 문턱값보다 크거나 같으면, 코로나 총은 표면 전압을 감소시키기 위해 코로나 방전을 유도하도록 표면 영역에 걸쳐 "온" 상태 펄스가 보내진다. 반면에, 측정된 전압이 양전하 빌드업에 대한 문턱값 전압보다 작으면, 코로나 총은 표면 영역(308)에 걸쳐 "오프" 상태로 남을 수 있다. 물론, 음전하 빌드업이 또한 발생할 수 있고, 이 경우, 전압 문턱값 및 코로나 총 펄스는 양전하 빌드업의 경우와는 반대 극성을 가질 수 있다.
다수의 실시예에서, 장치(300)는 또한 반도체 웨이퍼(302)를 수용하기 위한 전밀폐 프로세스 챔버(hermetically sealed process chamber)(314)를 포함한다. 진공 펌프 및 가스 저장 캐니스터는 물론 밸브, 파이핑 등을 포함할 수 있는 가스 공급 어셈블리(316)가 제어기(318)의 지시에 따라 원하는 가스를 프로세스 챔버(314)에 제공할 수 있다. 일부 구현에서, 고밀도 플라즈마 화학적 기상 증착(high-density-plasma chemical vapor deposition; HDP-CVD) 툴(도시되지 않음)이 또한 포함된다. 이러한 HDP-CVD 툴은 표면 영역(308) 상에 과잉 전하 또는 불균일 전하의 빌드업을 야기시킬 수 있는 툴의 한 예이다. HDP-CVD 공정이 수행된 이후에, 전압 프로브(310)는 종종 전밀폐 프로세스 챔버(314) 내에서 표면 영역(308) 현장(in-situ)에서 표면 전압을 측정할 수 있고, 코로나 총도 물론 현장에서 코로나 방전을 선택적으로 유도할 수 있다. 이것은 웨이퍼 표면 영역(308)에 놓이는 오염의 가능성을 줄이는데 도움을 준다. 다른 툴 및/또는 공정(즉, HDP-CVD 이외의 것)이 또한 표면 영역(308) 상의 과잉 전하 또는 불균형 전하의 빌드업을 일으킬 수 있다는 것이 이해될 것이고, 본 개시의 어떤 것도 HDP-CVD 공정을 통해 발생하는 과잉 전하 또는 불균형 전하의 빌드업에 대해 본 개시를 제한하는 방식으로 해석되지 않을 것이다.
도 4 내지 도 7과 관련하여 이하에서 더욱 상세하게 이해될 수 있듯이, 제어기(318)는 또한 척(304)과 전압 프로브(310) [및 코로나 총(312)] 사이에 상대적 이동을 제공하도록 스캔 어셈블리(320)에게 지시하여, 웨이퍼(302)의 표면 영역에 대해 표면 전압을 매핑한다 (그리고 보증되는 경우, 이에 따라 코로나 방전을 유도한다). 상대적 이동은 전압 프로브(310) [및/또는 코로나 총(312)]와는 관계없이 척(304)을 이동시킴으로써 달성되거나, 척(304)과는 관계없이 전압 프로브(310) [및/또는 코로나 총(312)]을 이동시킴으로써 달성될 수 있다. 전압 프로브(310) [및/또는 코로나 총(312)]은 또한 척(304)과 조정 방식으로 함께 이동될 수 있다.
도 4는, 예를 들어, 스캔 어셈블리가 웨이퍼 표면(406) 위에서, 서로 부착되는, 전압 프로브(402)와 코로나 총(404)을 이동시키는 경우의 예를 도시한다. 도 5에 도시된 바와 같이, 스캔 어셈블리(예컨대, 도 3의 320)는 2차원 그리드 위에서 전압 프로브(예컨대, 도 4의 402) 및 코로나 총(예컨대, 도 4의 404)을 단계적으로 스캔하여 웨이퍼(500)의 표면 영역에 대해 전압을 매핑할 수 있다. 이러한 2차원 그리드는 복수의 표면 영역(502)으로 구성된다. 동작 동안에, 전압 프로브(예컨대, 도 4의 402)는 서로 직교하는 제1 축과 제2 축(504, 506)을 따라 이동함으로써 이산 표면 영역에서 전압 측정을 단계적으로 수행한다. 예를 들어, 전압 프로브는 제1 축(504) 상의 위치(504a) 및 제2 축(506) 상의 위치(506a)로 설정되어, 표면 영역(502a)에 대한 전압 측정을 수행할 수 있다. 그리고 나서, 전압 프로브는 제2 축(506) 상의 위치(506b)로 이동하여, 표면 영역(502b)에 대한 전압 측정을 수행할 수 있다. 2차원 웨이퍼 표면 전체에 대해 표면 전압이 매핑될 때까지, 전압 프로브는 제1 축(504) 상의 위치(504a)에서 표면 영역(502c,…, 502d)에 걸쳐 단계적으로 수행되고, 이 이후에 전압 프로브는 위치(504b)로 이동하여 표면 영역(502e, 502f, 502g 등)에 대한 전압 측정이 수행될 수 있다. 각각의 표면 전압이 측정된 이후에, 코로나 총은 측정된 표면 전압에 기초하여 코로나 방전을 선택적으로 유도할 수 있다. 코로나 방전은 각각의 전압 측정이 수행된 이후에 선택적으로 유도되거나, 또는 스캔 어셈블리가 웨이퍼에 걸쳐 제1 스캔으로 전체 표면 전압을 매핑하고 그런 다음 되돌아가서 웨이퍼에 걸쳐 별도의 제2 스캔으로 웨이퍼 표면에 걸쳐 필요에 따라 코로나 방전을 수행할 수 있다. 코로나 총은 표면 영역 및 다른 표면 영역에 대한 측정 전압 간의 차이가 미리 결정된 문턱값을 초과하는지의 여부에 기초하여 표면 영역에 대한 코로나 방전을 유도할 수 있다. 예를 들어, 대부분의 표면 영역이 0.5V의 측정된 전압을 갖고, 불균일 표면 영역은 1.2V의 측정된 전압을 가지면, 코로나 총은 웨이퍼에 대한 균일한 전하 분포를 달성하기 위해서 전압을 1.2V에서 0.5V로 줄이도록 불균일 표면 영역에 걸쳐 방전할 수 있다.
도 6은 코로나 방전 바(600)를 형성하기 위해 복수의 코로나 방전 총이 서로 옆에 정렬되는 경우의 다른 실시예를 도시한다. 도 7에 도시된 바와 같이, 이러한 코로나 방전 바(600)는 웨이퍼에 걸쳐 제1 축(702)을 따라 단계적으로 위치되고(예컨대, 제1 시간에 제1 위치(600a)에, 그리고 다음 시간에 제2 위치(600b)에), 코로나 방전 바(600) 내의 개별 코로나 총은 정해진 표면 영역에서 측정된 표면 전압에 기초하여 발사될 수 있다. 도 6 및 도 7이 웨이퍼를 보다 빠르게 스캔할 수 있다는 점에서, 도 6 및 도 7의 실시예는 도 4 및 도 5의 실시예에 비해 유리하지만, 이것은 또한 더욱 많은 하드웨어를 요구한다 (따라서 더욱 비싼 경향이 있음).
"제1" 및 "제2"와 같은 식별자는 다른 요소에 대해 순서 또는 위치의 임의의 유형을 의미하지 않고, 오히려, "제1" 및 "제2" 및 다른 유사한 식별자는 단지 일반적인 식별자인 것이 이해될 것이다. 본 발명은 하나 이상의 구현에 대하여 예시되고 설명되었지만, 변경 및/또는 수정이 첨부된 특허 청구 범위의 사상 및 범위를 벗어나지 않고 예시된 예제에 행해질 수 있다. 특히, 위에서 설명된 컴포넌트 또는 구조물(어셈블리, 디바이스, 회로, 시스템 등)에 의해 수행되는 다양한 기능에 대해, 이와 같은 컴포넌트를 설명하는데 이용되는 용어("수단"에 대한 참조를 포함함)는, 별도의 표시가 없으면, 본 발명의 예시적인 구현으로 나타난 기능을 수행하는 개시된 구조물과 비록 구조적으로 등가는 아니지만, (예컨대, 기능적으로 등가인) 기술된 컴포넌트의 특정한 기능을 수행하는 임의의 컴포넌트 또는 구조물에 대응하는 것으로 의도된다. 게다가, 본 발명의 특정한 피처가 몇 가지 구현 중 오직 하나에 대해 개시되었지만, 이러한 피처는 임의의 정해진 또는 특정한 애플리케이션에 대해 원하는 바에 따라 그리고 유용하게 다른 구현의 하나 이상의 다른 피처와 조합될 수 있다. 더욱이, 용어 "포함하는", "포함하다", "구비하는", "구비하다", "함께" 또는 이들의 변형이 상세한 설명 및 특허 청구 범위 중 하나에 이용되는 경우에, 이와 같은 용어는 용어 "구성하는"과 유사한 방식으로 포괄적인 것으로 의도된다.
Claims (10)
- 방법에 있어서,
반도체 웨이퍼를 제공하는 단계;
과잉 전하 상태(excess charge condition)가 표면 영역 상에 존재하는 지의 여부를 결정하기 위해 상기 반도체 웨이퍼의 표면 영역을 탐색(probe)하는 단계; 및
상기 과잉 전하 상태가 존재하는지의 여부에 기초하여, 상기 과잉 전하 상태를 변경시키기 위해 코로나 방전을 선택적으로 유도하는 단계
를 포함하는 방법. - 제1항에 있어서, 상기 과잉 전하 상태는 상기 반도체 웨이퍼 상의 복수의 표면 영역 위에서 측정된 바와 같은 불균일한 표면 전압 상태에 대응하고, 상기 코로나 방전은 상기 복수의 표면 영역에 대하여 상기 불균일한 표면 전압 상태를 균일한 표면 전압 상태로 전환하기 위해 선택적으로 유도되는 것인 방법.
- 제1항에 있어서, 상기 과잉 전하 상태는 상기 반도체 웨이퍼 상의 반도체 디바이스 또는 피처(feature)를 손상시킬 수 있는 사전 재해적 상태(pre-catastrophic condition)에 대응하는 것인 방법.
- 제1항에 있어서,
상기 표면 영역을 탐색하는 단계 전에, 상기 표면 영역 상에 과잉 전하 빌드업을 야기하는 고밀도 플라즈마 화학적 기상 증착(high density plasma chemical vapor deposition; HDP-CVD) 공정을 수행하는 단계를 더 포함하는 것인 방법. - 반도체 처리 장치에 있어서,
반도체 웨이퍼를 유지하기 위한 척;
상기 척에 의해 유지되는 동안 상기 웨이퍼의 표면 영역에서 표면 전압을 측정하기 위한 전압 프로브; 및
상기 표면 영역에 대한 표면 전압을 변경시키도록 코로나 방전을 선택적으로 유도하기 위한 코로나 총을 포함하고,
상기 코로나 방전 유도의 선택성은 상기 표면 영역에 대한 측정된 전압이 전압 문턱값과 미리 결정된 관계를 갖는지의 여부에 기초하는 것인 반도체 처리 장치. - 제5항에 있어서, 상기 전압 프로브는 켈빈 프로브를 포함하는 것인 반도체 처리 장치.
- 제5항에 있어서,
상기 반도체 웨이퍼가 유지되는 동안 상기 반도체 웨이퍼를 수용하기 위한 전밀폐 프로세스 챔버(hermetically sealed process chamber);
상기 반도체 웨이퍼가 상기 전밀폐 프로세스 챔버에 유지되는 동안 상기 반도체 웨이퍼 상에 고밀도 플라즈마 화학적 기상 증착(HDP-CVD) 공정을 수행하기 위한 HDP-CVD 툴을 더 포함하고,
상기 HDP-CVD 공정은 상기 반도체 웨이퍼 상에서 상기 표면 영역과 다른 표면 영역 간의 전하 차이를 야기하는 것인 반도체 처리 장치. - 제5항에 있어서,
상기 반도체 웨이퍼의 제1 축을 따라 상기 척과 상기 전압 프로브 간의 상대적 이동을 제공하기 위한 스캔 어셈블리를 더 포함하고,
상기 전압 프로브는 상기 제1 축을 따른 이동 시에 상기 반도체 웨이퍼의 이산 표면 영역에서 전압 측정을 수행하는 것인 반도체 처리 장치. - 반도체 처리 장치에 있어서,
둘레의 웨이퍼 에지에서 종단되는 표면을 갖는 반도체 웨이퍼를 유지하기 위한 척;
상기 반도체 웨이퍼가 상기 척에 의해 유지되는 동안 상기 표면의 각각의 복수의 표면 영역에서 복수의 표면 전압을 단계적으로 측정하기 위한 전압 프로브;
상기 표면 상에 불균일한 전하 분포가 존재하는지의 여부를 결정하기 위해 상기 측정된 복수의 표면 전압을 평가하기 위한 제어기; 및
상기 표면에 대한 불균일한 전하 분포를 상기 표면에 대한 균일한 전하 분포로 변경시키도록 상기 복수의 표면 영역 중 적어도 하나의 표면 영역에 대해 코로나 방전을 선택적으로 유도하기 위한 코로나 총을 포함하는 것인 반도체 처리 장치. - 제9항에 있어서, 상기 코로나 총은 상기 적어도 하나의 표면 영역 및 다른 표면 영역에 대한 측정된 전압 간의 차이가 미리 결정된 문턱값을 초과하는지의 여부에 기초하여 표면 영역에 대해 코로나 방전을 유도하는 것인 반도체 처리 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/753,627 | 2013-01-30 | ||
| US13/753,627 US9530617B2 (en) | 2013-01-30 | 2013-01-30 | In-situ charging neutralization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140097952A true KR20140097952A (ko) | 2014-08-07 |
| KR101500077B1 KR101500077B1 (ko) | 2015-03-06 |
Family
ID=51222228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130057111A KR101500077B1 (ko) | 2013-01-30 | 2013-05-21 | 현장 전하 중립화 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9530617B2 (ko) |
| KR (1) | KR101500077B1 (ko) |
| TW (1) | TWI517206B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190022696A (ko) | 2016-06-27 | 2019-03-06 | 제이엔씨 주식회사 | 광학적으로 등방성인 액정 매체 및 광 소자 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10763179B2 (en) * | 2015-02-27 | 2020-09-01 | Semilab Semiconductor Physics Laboratory Co., Ltd. | Non-contact method to monitor and quantify effective work function of metals |
| US10256095B2 (en) | 2015-09-16 | 2019-04-09 | Tel Epion Inc. | Method for high throughput using beam scan size and beam position in gas cluster ion beam processing system |
| US10461583B2 (en) * | 2015-11-10 | 2019-10-29 | Samsung Electronics Co., Ltd. | Electronic device and method for wireless charging in electronic device |
| US11133231B2 (en) * | 2017-11-20 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company Ltd. | CMP apparatus and method for estimating film thickness |
| CN109786197B (zh) * | 2019-01-21 | 2021-06-29 | 云谷（固安）科技有限公司 | 电荷量检测装置及方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100189983B1 (ko) | 1995-11-30 | 1999-06-01 | 윤종용 | 신호 검출 장치 |
| GB9620151D0 (en) * | 1996-09-27 | 1996-11-13 | Surface Tech Sys Ltd | Plasma processing apparatus |
| KR100546303B1 (ko) | 2002-01-10 | 2006-01-26 | 삼성전자주식회사 | 코로나 전하를 이용한 집적 회로 소자의 콘택홀 모니터링방법 |
| US6759347B1 (en) * | 2003-03-27 | 2004-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd | Method of forming in-situ SRO HDP-CVD barrier film |
| KR100657789B1 (ko) * | 2004-07-15 | 2006-12-14 | 삼성전자주식회사 | 유전막의 누설 전류 특성을 검사하는 방법 및 이를수행하기 위한 장치 |
| US7202691B2 (en) * | 2005-05-31 | 2007-04-10 | Semiconductor Diagnostics, Inc. | Non-contact method for acquiring charge-voltage data on miniature test areas of semiconductor product wafers |
| TWI420579B (zh) | 2005-07-12 | 2013-12-21 | Creative Tech Corp | And a foreign matter removing method for a substrate |
| JP5185506B2 (ja) * | 2006-03-23 | 2013-04-17 | 株式会社日立ハイテクノロジーズ | 荷電粒子線パターン測定装置 |
| JP4928817B2 (ja) * | 2006-04-07 | 2012-05-09 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| JP2009089176A (ja) | 2007-10-01 | 2009-04-23 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理プログラム |
| KR101489326B1 (ko) * | 2008-09-09 | 2015-02-11 | 삼성전자주식회사 | 기판의 처리 방법 |
| US8889021B2 (en) * | 2010-01-21 | 2014-11-18 | Kla-Tencor Corporation | Process condition sensing device and method for plasma chamber |
| US8823385B2 (en) * | 2011-03-10 | 2014-09-02 | Infineon Technologies Ag | Detection of pre-catastrophic, stress induced leakage current conditions for dielectric layers |
-
2013
- 2013-01-30 US US13/753,627 patent/US9530617B2/en active Active
- 2013-05-21 KR KR1020130057111A patent/KR101500077B1/ko active IP Right Grant
- 2013-12-16 TW TW102146357A patent/TWI517206B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190022696A (ko) | 2016-06-27 | 2019-03-06 | 제이엔씨 주식회사 | 광학적으로 등방성인 액정 매체 및 광 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101500077B1 (ko) | 2015-03-06 |
| TWI517206B (zh) | 2016-01-11 |
| US9530617B2 (en) | 2016-12-27 |
| TW201430902A (zh) | 2014-08-01 |
| US20140210506A1 (en) | 2014-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101500077B1 (ko) | 현장 전하 중립화 | |
| US8149562B2 (en) | System for decharging a wafer or substrate after dechucking from an electrostatic chuck | |
| CN105097404A (zh) | 等离子体设备和利用等离子体设备制造半导体器件的方法 | |
| KR101980994B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| US7714406B2 (en) | Low-cost electrostatic clamp with fast de-clamp time | |
| US20120006351A1 (en) | Methods Of Cleaning And Plasma Processing Apparatus For Manufacturing Semiconductors | |
| KR101645046B1 (ko) | 켈빈 프로브 분석으로 정전척을 검사하는 방법 | |
| EP4231022A1 (en) | A probe for testing an electrical property of a test sample | |
| Krach et al. | Silicon nitride, a high potential dielectric for 600 V integrated RC-snubber applications | |
| CN106298510B (zh) | 沟槽型瞬态电压抑制器件及其制造方法 | |
| TW201537671A (zh) | 靜電夾取方法和裝置 | |
| TW201501236A (zh) | 在半導體處理設備中晶圓ｄｃ自我偏壓的非侵入式的測量 | |
| US8004290B1 (en) | Method and apparatus for determining dielectric layer properties | |
| GB2293689A (en) | Electrostatic chuck | |
| Shim et al. | Dechuck operation of Coulomb type and Johnsen-Rahbek type of electrostatic chuck used in plasma processing | |
| US20210175108A1 (en) | Multi-polar chuck for processing of microelectronic workpieces | |
| JP3642146B2 (ja) | 半導体装置の評価方法 | |
| US9281227B2 (en) | Multi-resistivity Johnsen-Rahbek electrostatic clamp | |
| TWI643261B (zh) | 電漿處理晶圓、電漿控制的方法及電漿反應系統 | |
| US20180315630A1 (en) | Charge Metrology for Integrated Measurement | |
| TWI833861B (zh) | 物件台、包含一物件台之裝置及用於將一物件自一靜電夾具卸載之方法 | |
| Li et al. | Simulation studies on bipolar electrostatic chucks | |
| TWI820665B (zh) | 粒子束裝置及物件台 | |
| US11335581B2 (en) | System and method for adhering a semiconductive wafer to an electrostatic carrier by adjusting relative permittivity | |
| US20230075642A1 (en) | High voltage power supply apparatus and plasma etching equipment having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190222 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 6 |