KR20140096185A - 발광 다이오드 패키지 및 그 제조 방법 - Google Patents

발광 다이오드 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20140096185A
KR20140096185A KR1020130008842A KR20130008842A KR20140096185A KR 20140096185 A KR20140096185 A KR 20140096185A KR 1020130008842 A KR1020130008842 A KR 1020130008842A KR 20130008842 A KR20130008842 A KR 20130008842A KR 20140096185 A KR20140096185 A KR 20140096185A
Authority
KR
South Korea
Prior art keywords
led chip
bump
substrate
light emitting
emitting diode
Prior art date
Application number
KR1020130008842A
Other languages
English (en)
Inventor
사다오 타카노
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130008842A priority Critical patent/KR20140096185A/ko
Publication of KR20140096185A publication Critical patent/KR20140096185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 발광 다이오드 패키지는, 기판; 상기 기판 상에 배치된 LED 칩; 0.01 mm 내지 1.00 mm의 범위 내의 높이를 가지며, 상기 기판 상에 형성되는 수지부; 0.01 mm 내지 1.00 mm의 범위 내의 높이를 가지며, 상기 기판 상에 배치된 범프; 및 상기 LED 칩과 상기 범프를 전기적으로 연결하는 전기적 접속 부재를 포함한다.

Description

발광 다이오드 패키지 및 그 제조 방법{LIGHT EMITTING DIODE PACKAGE AND METHOD OF PRODUCING THE SAME}
실시 예는 발광 다이오드 패키지 및 발광 다이오드 패키지를 제조하는 방법에 관한 것이다.
최근 발광 다이오드(이하, LED라고도 함)가 다양한 색의 광원으로 사용되고 있다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 및 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 최근, 고출력 LED의 개발이 활발히 진행되면서, LED는 자동차용 광원, 전광판, 조명, 디스플레이의 백라이트 유닛용 광원 등과 같이 다양한 응용분야에서 이용되고 있다.
이러한 수요에 따라 LED 패키지는 고휘도의 발광특성이 요구되고 있다. 또한, 기판에 LED 칩이 형성된 후, 와이어를 통해 LED 칩과 기판의 금속층을 전기적으로 연결하는 형태의 LED 패키지가 사용될 수 있다. 이 때, LED 칩은 수지로 밀봉될 수 있다. 기판으로 DCB(Direct Copper Bonding) 기판을 사용하는 경우, LED 칩의 방열성을 보장하기 위해 Cu로 구성된 금속층은 FR4 기판의 금속층보다 더 두껍도록 설계한다. 일반적으로, 금속층의 두께가 두꺼워지면, 금속 부분에 의해 광 흡수 손실이 더 많이 발생한다. 따라서, 광 흡수 손실을 줄이기 위해 DCB 기판 상에 백색 수지를 주입하여, LED 칩을 밀봉한다. 하지만, LED 칩과 DCB 기판을 와이어로 연결한 상태에서 백색 수지를 주입하면, 와이어와 백색 수지가 접하는 부분에서 백색 수지-공기 계면이 형성된다. 따라서, 발광 다이오드 패키지에 열충격 또는 열팽창이 가해지면, 와이어의 단선 또는 지방 박리 기포가 발생할 수 있는 위험이 존재한다. 따라서, 외부 충격에도 손상되지 않는 발광 다이오드 패키지 및 이러한 패키지를 제조하는 방법에 요구된다.
실시 예는 LED 칩과 DCB 기판 상의 금속층을 연결하는 와이어의 단선, 피로, 지방 박리 기포 발생과 같은 손상을 방지할 수 있는 발광 다이오드 패키지 및 발광 다이오드 패키지 제조 방법을 제공하는데 있다.
실시 예에 따른 발광 다이오드 패키지는 기판; 상기 기판 상에 배치된 LED 칩; 0.01 mm 내지 1.00 mm의 범위 내의 높이를 가지며, 상기 기판 상에 형성되는 수지부; 0.01 mm 내지 1.00 mm의 범위 내의 높이를 가지며, 상기 기판 상에 배치된 범프; 및 상기 LED 칩과 상기 범프를 전기적으로 연결하는 전기적 접속 부재를 포함한다.
실시예에 따른 발광 다이오드 패키지 제조 방법은 LED 칩이 배치된 DCB 기판 상에, 0.01mm 내지 1.00mm의 범위 내의 높이를 가지는 범프를 형성하는 단계; 전기적 접속 부재를 이용하여, 상기 LED 칩과 상기 범프를 전기적으로 연결하는 단계; 및 상기 DCB 기판 상에, 0.01mm 내지 1.00mm의 범위 내의 높이를 가지는 수지부를 형성하는 단계를 포함한다.
다른 실시예에 따른 발광 다이오드 패키지 제조 방법은 LED 칩이 배치된 DCB 기판 상에, 0.01mm 내지 1.00mm의 범위 내의 높이를 가지는 범프를 형성하는 단계; 상기 DCB 기판 상에, 0.01mm 내지 1.00mm의 범위 내의 높이를 가지는 수지부를 형성하는 단계; 상기 범프의 상면을 자르는 단계; 및 전기적 접속 부재를 이용하여, 상기 LED 칩과 상기 범프를 전기적으로 연결하는 단계를 포함한다.
실시예에 의한 발광 다이오드 패키지 및 그 제조 방법에 의하면, LED 칩과 기판 상의 금속층을 연결하는 와이어의 단선이나 피로 등 손상을 방지할 수 있다.
또한, 실시예에 의한 발광 다이오드 패키지 및 그 제조 방법에 의하면, 발광 다이오드 패키지에 열충격과 열팽창이 가해지더라도 LED 칩과 기판 상의 금속층을 연결하는 와이어가 손상되거나, LED 칩을 둘러싸는 수지가 손상되는 현상을 방지할 수 있다.
도 1은 실시 예에 따른 발광 다이오드 패키지의 사시도이다.
도 2는 제 1 실시예에 따른 발광 다이오드 패키지의 단면도이다.
도 3은 도 2의 기판으로 사용된 DCB 기판의 구조를 나타낸 단면도이다.
도 4은 도 2에 도시된 LED 칩의 구조를 나타낸 단면도이다.
도 5는 제 2 실시예에 따른 발광 다이오드 패키지의 단면도이다.
도 6는 도 5에 도시된 LED 칩의 구조를 나타낸 단면도이다.
도 7은 제 1 실시예에 따라 발광 다이오드 패키지를 제조하는 방법을 나타낸 흐름도이다.
도 8a 내지 도 8c는 도 7의 각 단계에 따라 생성된 발광 다이오드 패키지의 단면도이다.
도 9는 제 2 실시예에 따라 발광 다이오드 패키지를 제조하는 방법을 나타낸 흐름도이다.
도 10a 내지 도 10d는 도 9의 각 단계에 따라 생성된 발광 다이오드 패키지의 단면도이다.
첨부된 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
[발광 다이오드 패키지]
이하 첨부된 도면을 참조하여 실시 예에 따른 발광 다이오드 패키지를 설명한다.
도 1은 실시 예에 따른 발광 다이오드 패키지의 사시도이다. 외부에서 살펴보면, 실시 예에 따른 발광 다이오드 패키지(100)는 도 1에 도시된 바와 같이, 기판(110), 댐부(130) 및 수지부(150)을 포함할 수 있다. 도 1에서는 하나의 발광 다이오드 패키지만을 나타내었으나, 사용 용도에 따라서는 다수의 발광 다이오드 패키지가 결합될 수도 있다. 도 1에 도시된 실시 예에 따른 발광 다이오드 패키지는 도 2 및 도 5에 도시된 발광 다이오드 패키지들 중 어느 하나일 수 있다.
[제 1 실시예]
도 2는 제 1 실시예에 따른 발광 다이오드 패키지의 단면도이다. 도 2는 도 1에서의 A-A`으로의 단면도이다. 이하, 도 2를 통해, 제 1 실시예에 따른 발광 다이오드 패키지의 내부 구조를 살펴본다.
도 2를 참조하면, 제 1 실시예에 따른 발광 다이오드 패키지(200)는 기판(210), LED 칩(220), 댐부(230), 범프(240), 수지부(250) 및 전기적 접속 부재(260)를 포함할 수 있다.
기판(210)은 발광 다이오드 패키지(200)의 지지 역할을 수행하며, 기판(210)으로 사용되는 소재에 따라 발광 소자 패키지(200)는 플라스틱 패키지, 세라믹 패키지, 금속 패키지 등으로 분류되기도 한다. 기판(210)의 상면에는 LED 칩(220)이 본딩할 수 있는 제 1 금속층(214)과 범프(240)가 본딩할 수 있는 제 2 금속층(215)이 배치된다.
기판(210)은 회로 패턴이 인쇄된 것일 수 있다. 예를 들어, 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 중 어느 하나일 수 있다. 또한, 기판(210)은 인쇄회로기판 위에 패키징하지 않은 LED 칩(220)을 직접 본딩할 수 있는 COB(Chips On Board) 타입일 수도 있다. 또한, 기판(210)은 빛을 효율적으로 반사하는 재질이거나, 백색 또는 은색과 같이 표면에서 빛을 효율적으로 반사시킬 수 있는 색상을 가질 수도 있다.
기판(210)은 폴리리카보네이트(Polycarbonate, PC), 폴리메틸 메타크릴에이트(Polymethyl metharylate, PMMA), 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate, PEF), 폴리에틸렌 나프탈레이트(Polyethylene naphthalte, PEN), 아크릴 수지, 폴리스틸렌(Polystyrene, PS) 등으로 이루어진 군에서 어느 하나일 수도 있다. 또한, 기판의 내열성과 내화학성이 요구되는 경우에는 폴리카모네티트로 이루어질 수도 있다.
또한, 바람직하게, 실시 예에 따른 기판(210)으로는 DCB 기판이 사용될 수 있다.
도 3은 도 2의 기판으로 사용된 DCB 기판의 구조를 나타낸 단면도이다. 실시 예에서는 DCB(Direct Copper Bonding)기판이 사용될 수 있으며, 이러한 DCB 기판(210)은 전면 및 전면과 대향하는 후면을 가지며, 세라믹 재질, 폴리머 재질, 수지 재질, 실리콘 재질, 금속 재질 등으로 형성된 기판몸체(211)와, 기판몸체(211)의 전면에 배치되며 금속층으로 사용되는 제 1 구리층(212) 및 기판몸체(211)의 후면에 배치된 제 2 구리층(213)으로 구성된다. 여기서, 기판몸체(211)는 0.2 ~ 0.32mm의 두께, 바람직하게는 0.25mm의 두께를 가진다. 또한, 제 1 구리층(212)과 제 2 구리층(213) 각각은 0.2 ~ 0.6mm의 두께, 바람직하게는 0.2mm의 두께를 가진다. 상기 언급한 종류의 기판들 이외에도, 발광 소자 패키지의 몸체 역할의 수행이 가능한 것이라면 어느 것이라도 기판으로 사용될 수 있다. 실시 예에서는 기판의 재질로 Cu가 사용될 수 있다. 또한, 제 1 구리층(212)과 제 2 구리층(213) 사이의 최소 간격은 0.25mm ~ 0.4mm 이다.
다시 도 1을 참조하면, 제 1 금속층(214) 및 제 2 금속층(215)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 기판(210)의 상면에 배치된다. 실시예에 따라 DCB 기판이 사용되는 경우, 제 1 구리층(212)이 전기적으로 분리되어, 제 1 금속층(214)과 제 2 금속층(215)으로 이용될 수 있다.
다시 도 2를 참조하면, LED 칩(220)은 제 1 금속층(214)의 상면에 배치되어, 전기적 접속 부재(260)를 통해 제 2 금속층(215)에 배치된 범프(240)와 전기적으로 연결된다. 보다 구체적으로, 제 1 실시예에 따른 LED 칩(220)은 N형 전극, N형 반도체층, 활성층, P형 반도체층 및 P형 전극이 순차적으로 적층된 수직형 발광 다이오드 칩일 수 있다. 수직형 발광 다이오드 칩은 P형 전극과 N형 전극이 각각 발광 다이오드의 상/하에 배치된다.
도 4는 도 2에 도시된 LED 칩의 구조를 나타낸 단면도이다. 이하, 도 4를 통해, 도 2에 도시된 LED 칩의 구조를 살펴본다.
LED 칩(220)은 제 1 도전형 반도체층(221), 활성층(222), 제 2 도전형 반도체층(223), 제 1 도전형 전극(224) 및 제 2 도전형 전극(225)을 포함한다. 여기서, 제 1 도전형 반도체층(221)이 P형 반도체층과 N형 반도체층 중 어느 하나이면, 나머지 하나는 제 2 도전형 반도체층(223)이다.
제 1 도전형 반도체층(221)은, 예를 들어, n형 반도체층일 수 있고, InXAlYGa1-X-YN조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 여기서, 제 1 도전형 반도체층(221)의 재질은 반드시 이와 같은 반도체 물질로 한정되지 않는다. 보다 구체적으로, 제 1 도전형 반도체층(121)은 n형 도펀트가 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다. 이때, n형 도펀트는 3×1018/㎤ 이상, 바람직하게는 5×1018/㎤ 이상의 농도로 제 1 도전형 반도체층(221)에 포함될 수 있다. 이와 같이 n형 도펀트를 많이 도핑하면, 순방향 전압(Vf) 및 임계전류를 저하시킬 수 있다. 도펀트의 농도가 상기 범위를 벗어나면 Vf가 거의 낮아지지 않을 것이다. 또한, 제 1 도전형 반도체층(221)이 결정성 좋은 u-GaN 위에 형성되면, 고농도의 n형 도펀트를 함유함에도 불구하고 좋은 결정성을 가질 수 있다. n형 도펀트의 농도의 상한을 한정하지 않았음에도 불구하고 좋은 결정성을 보유하기 위해서 상기 상한은 5×1021/㎤ 이하로 하는 것이 바람직하다.
제 1 도전형 반도체층(221)은, 도 4에 도시된 바와 같이, 단층 구조일 수도 있고, 다층 구조일 수도 있다.
활성층(222)은 제 1 도전형 반도체층(221)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제 2 도전형 반도체층(223)을 통해서 주입되는 정공(또는 전자)이 서로 만나서(Recombination), 활성층(222)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 발산하는 층이다.
활성층(222)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 활성층(222)은 InGaN/GaN층을 갖는 MQW일 수 있다.
활성층(222)은 일반적으로 양자 우물층과 장벽층을 포함한다. 여기서, 장벽층과 양자 우물층의 적층 순서는 특정하게 정해지지는 않으나, 양자 우물층부터 적층하여 양자 우물층으로 끝날 수도 있고, 양자 우물층부터 적층하여 장벽층으로 끝날 수도 있다. 또한, 장벽층부터 적층하여 장벽층으로 끝날 수도 있고, 장벽층부터 적층하여 양자 우물층으로 끝날 수도 있다.
제 2 도전형 반도체층(223)은 예를 들어, p형 반도체층으로서, InXAlYGa1-X-YN조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질일 수 있다. 제 2 도전형 반도체층(223)에는 Mg, Ba 등의 p형 도펀트가 도핑된다. 여기서, p형 도펀트가 Mg이면 p형 특성이 얻어지기 용이하고, 오믹 접촉이 얻어지기 용이하다. Mg의 농도는 1×1018/㎤ 내지 1×1021/㎤, 바람직하게는 5×1019/㎤ 내지 3×1020/㎤, 보다 바람직하게는 1×1020/㎤일 수 있다. Mg 농도가 이 범위이면 좋은 p형 막이 얻어지기 용이하고 Vf를 저하시킬 수 있다.
여기서, 제 2 도전형 반도체층(223)은 단층 구조일 수도 있고, 다층 구조일 수도 있다.
제 1 도전형 전극(224)은 제 1 도전형 반도체층(221) 상면에 형성된다. 제 1 도전형 전극(224)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 1 도전형 전극(224)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.
제 2 도전형 전극(225)은 제 2 도전형 반도체층(223) 상면에 형성된다. 제 2 도전형 전극(225)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 2 전극(125)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.
다시, 도 2를 참조하면, 제 1 도전형 전극(224)은 기판(210)의 제 1 금속층(214)에 접합하도록 배치된다. 이 때, LED 칩(220)이 제 1 금속층(214)에 도전성 접착제를 통해 다이본딩되는 방법을 통해, 제 1 도전형 전극(224)이 제 1 금속층(214)에 접합될 수 있다. 이와 같이 제 1 도전형 전극(224)이 제 1 금속층(214)에 접합하므로, LED 칩(220)은 제 1 금속층(214)과 전기적으로 연결된다.
또한, 기판(210)의 제 2 금속층(215)의 상면에는 범프(240)가 접합되어 배치된다. 범프(240)는 도전성 금속으로 구성될 수 있다. 실시예에서는 도전성이 좋은 금 성분으로 범프(240)를 구성할 수 있으나, 반드시 이에 한정되지는 않으며, 도전성이 좋은 다른 금속도 범프로 사용될 수 있다. 또한, 범프(240)의 형태는 구 형태일 수 있으나, 반드시 이에 한정되지는 않으며, 제 2 금속층(215)과 접합이 가능한 형태라면, 어떠한 형태라도 이용될 수 있다. 범프(240)의 상면은 LED 칩(220)의 두께 이상의 높이를 가진다. 또한, 범프(240)의 상면은 수지부(250)에 대응하는 높이를 가진다. 보다 구체적으로, 범프(240)는 0.01mm 내지 1.00mm의 범위 내의 높이를 가질 수 있다. 바람직하게, 범프(240)는 수지부(240) 이상의 높이를 가지며, 0.05mm 내지 0.5mm의 범위 내의 높이를 가질 수 있다. 이와 같은 높이로 범프(240)를 설정하면, 범프(240)의 상면은 모두 수지부(250)에 의해 덮이지 않게 되며, 적어도 일부가 노출된다. 따라서, 수지부(250)에 의해 범프(240)의 상면에 접하는 와이어가 손상되는 현상은 발생하지 않는다.
실시예에 따른 발광 다이오드 패키지(200)에서 LED 칩(220)은 1.00mm 이하의 두께를 가질 수 있다. 하지만, LED 칩(220)이 1.00mm 이상의 두께를 가지는 경우, 적어도 2 이상의 범프(240)를 적층하여, 범프(240)를 구성할 수도 있다. 이와 같이, 2 이상의 범프(240)를 적층하면, 전체적인 범프(240)의 높이를 1.00mm 이상으로 구성할 수 있다.
댐부(230)는 기판(210)의 상면, LED 칩(220) 및 범프(240)의 주위에 배치된다.
댐부(230)는 도 1에 도시된 바와 같이, 링 형태로 LED 칩(220) 주위에 배치될 수 있다. 댐부(230)의 형태는 반드시 링으로 제한되지 않는다. 예를 들어, 반구형, 반 타원형, 반원형, 다각형의 형태로 배치될 수도 있다. 즉, LED 칩(220)의 주위에 배치되고, 수지부(250)를 포함할 수 있는 형태라면 어떤 형태라도 배치될 수 있다. 또한, 댐부(230)의 내부 표면에는 반사 성분이 도포될 수도 있다. 실시예에서 댐부(230)는 기판(210)에 수직한 형태로, LED 칩(220)의 주변에 위치한 수지부(250)를 보관하며, 빛을 반사하는 역할을 수행할 수도 있다.
또한, 기판(210)과 일정한 각도를 가진 형태로, 댐부(230)의 내부 표면에 반사 성분이 도포되어, 빛을 다른 각도로 반사하는 역할을 수행할 수도 있다. 예를 들면, 댐부(230)는 LED 칩(220)을 향해 하향경사지는 형태를 가질 수 있으며, 이러한 경우, 하향경사지는 면이 반사면이 되어 LED 칩(220)으로부터 방출되는 빛을 상부 방향으로 반사할 수 있다.
댐부(230)는 솔더 마스트 혹은 솔더 레지스트일 수 있다. 좀 더 구체적으로, 댐부(230)는 포토 솔더 레지스트(Photo Solder Register, PSR)일 수 있다. 댐부(230)가 포토 솔더 레지스트(PSR)인 경우, 백색의 포토 솔더 레지스트일 수 있다. 여기서, 댐부(230)가 포토 솔더 레지스트인 경우, 기판(210)과 포토 솔더 레지스터는 메탈 코아 인쇄회로 도금층을 구성할 수 있다. 또한, 댐부(230)는 실리콘일 수 있다. 이 경우, 댐부(230)를 구성하는 실리콘의 점성은 수지부(250)의 실리콘 점성보다 클 수 있다.
댐부(230)의 높이는 LED 칩(220)의 두께 및 범프(240)의 높이보다 높으며, LED 칩(220)과 범프(240)를 연결하는 와이어의 최상측의 높이보다도 높다. 따라서, LED 칩(220)과 범프(240)를 연결하는 와이어가 손상되는 현상은 발생하지 않는다.
수지부(250)는 LED 칩(220)과 댐부(230)에 의해 형성되는 공간을 밀봉하도록 배치된다. 수지부(250)는 LED 칩(220) 주변에 배치되며, LED 칩(220)의 두께 이하의 높이를 가진다. 보다 구체적으로, 수지부(250)는 0.01mm 내지 1.00mm의 범위 내의 높이를 가질 수 있다. 바람직하게, 수지부(250)는 LED 칩(220) 이하의 높이를 가지며, 0.05mm 내지 0.5mm의 범위 내의 높이를 가질 수 있다. 더욱 바람직하게, 수지부(250)는 LED 칩(220)의 형광체 발광면 높이 이하의 높이를 가지도록 설정할 수 있다. 도 4를 참조하면, 형광체는 도 4의 활성층(222)에 대응되므로, 수지부(250)는 활성층(222) 이하의 높이를 가지도록 설정할 수 있다.
수지부(250)는 백색 수지(White resin)가 사용될 수 있다. 또한, 수지부(250)는 절연성 수지인 실리콘, 형광체 및 고반사성 물질을 포함할 수도 있다. 여기서, 형광체는 황색 형광체, 녹색 형광체 및 적색 형광체 중 적어도 어느 하나 이상을 포함할 수 있다. 형광체는 LED 칩(220)에서 방출된 광을 여기시킨다. 예를 들어, LED 칩(220)에서 방출되는 광이 청색광인 경우, 형광체는 청색광을 여기하여 백색광으로 전환시킬 수 있다. 또한, 고반사성 물질은 LED 칩(220)에서 방출되는 빛을 난반사시켜 외부로 방출하는 역할을 하며, 파우더 입자 형태를 가진다. 이러한, 파우더 입자 크기는 10 nm 이상 10 μm 이하 범위의 크기로 형성되며, 바람직하게는 절연성 수지 내에서 균일한 분포를 구현하기 위해서 서브마이크론(1 μm) 이하의 크기를 가질 수 있다. 또한, 고반사성 물질은 절연성 수지 내부에서 균일하게 분포될 수 있도록 분산성의 향상과, 절연성 수지의 황변 현상을 방지할 수 있도록 광촉매 반응의 억제를 위한 표면처리, 즉 코팅처리된 입자를 사용한다.
이와 같이, 수지부(250)가 LED 칩(220)의 주위에 배치되어 빛을 반사시키므로, LED 칩(220)의 표면에서 방출되는 빛이 기판(210), 제 1 금속층(214), 제 2 금속층(215) 및 LED 칩(220)의 측면 등에 의해 흡수되는 현상을 방지할 수 있다.
또한, 수지부(250)는 LED 칩(220)의 두께 이하의 높이로 형성되므로, 전기적 접속 부재(240)는 수지부(250)에 의해 단선, 피로 등과 같은 손상을 입지 않게 된다.
LED 칩(220)의 제 1 전극(224)은 범프(240)와 전기적 접속 부재(260)를 통해, 전기적으로 연결된다. 전기적 접속 부재(260)는 전도성 물질로서 전도성이 우수한 금이 이용될 수 있다. 전기적 접속 부재(260)는 LED 칩(220)의 제 1 전극(224)과 범프(240)를 전기적으로 연결하는 부재를 의미한다. 또한, 전기적 접속 부재(260)는 연결되는 부위를 본딩을 통해 접합하므로, 본딩 와이어라고 불리기도 한다. 이와 같이, LED 칩(220)은 본딩 와이어를 통해 범프(240)와 전기적으로 연결되며, 범프(240)는 제 2 금속층(215)에 접합되어 있으므로, LED 칩(220)은 제 2 금속층(215)과 전기적으로 연결된다. 따라서, LED 칩(220)은 제 1 금속층(214)과 제 2 금속층(215)에 전기적으로 연결되며, 제 1 금속층(214)과 제 2 금속층(215)에 전기가 흐르게 되면, LED 칩(220)에도 전기가 흐르게 되며, LED 칩(220)은 발광하게 된다.
실시예와 다르게, 범프를 사용하지 않고, 수지부를 LED 칩의 높이까지 배치하는 경우에는 전기적 접속부재가 미리 형성되어 있어야 한다. 즉, 전기적 접속 부재를 사용하여 LED 칩과 제 2 금속층을 미리 전기적으로 연결한 후, LED 칩의 높이까지 수지부를 형성하여야 한다. 이 경우, 수지부와 전기적 접속 부재가 접촉하는 수지부의 상면에는 공기 수지 표면(Air-resin surface)가 형성되며, 발광 다이오드 패키지에 열충격과 열팽창의 영향이 가해지면, 기계 피로의 영향으로 전기적 접속 부재가 단선되거나, 수지부에 기포가 발생될 수도 있다.
하지만, 실시예와 같이, 범프(240) 및 전기적 접속 부재(260)를 사용하여, LED 칩(220)과 범프(240)을 전기적으로 연결하는 경우에는 LED 칩(220)과 범프(240)를 전기적으로 연결한 후, 수지부(250)를 배치할 수도 있고, 먼저 수지부(250)를 배치한 후, LED 칩(220)과 범프(240)를 전기적으로 연결할 수 있다. 이와 같이, 실시예에 따르면, 수지부(250)를 배치하는 절차와 LED 칩(220)과 범프(240)를 연결하는 절차의 순서가 제한되지 않는다. 또한, 수지부(250)는 LED 칩(220) 이하의 높이로 형성되므로, 전기적 접속 부재(260)는 수지부(250)에 포함되지 않으며, 이에 따라 전기적 접속 부재(260)가 손상을 입거나, 수지부(250)가 변형되는 현상이 발생하지 않는다.
[제 2 실시예]
도 5는 제 2 실시예에 따른 발광 다이오드 패키지의 단면도이다. 도 5도 도 2와 마찬가지로, 도 1에서의 A-A’의 단면도이다. 이하, 도 5를 통해, 제 2 실시예에 따른 발광 다이오드 패키지의 내부 구조를 살펴본다.
제 2 실시예에 따른 발광 다이오드 패키지는 기판(510), LED 칩(520), 댐부(530), 제 1 범프(540), 제 2 범프(550), 수지부(560), 제 1 전기적 접속 부재(570) 및 제 2 전기적 접속 부재(580)을 포함한다. 이와 같이, 제 2 실시예에 따른 발광 다이오드 패키지(500)는 2개의 범프(540, 550)와 2개의 전기적 접속 부재(570, 580)를 사용한다는 점에서 도 2의 제 1 실시예에 따른 발광 다이오드 패키지(200)와 차이가 있으며, 나머지 구성은 도 2에 도시된 바와 동일하다. 즉, 2개의 범프(540, 550)의 구성 및 높이, 수지부(560)의 높이는 제 1 실시예에 따른 발광 다이오드 패키지를 참조하면 알 수 있을 것이다. 따라서, 이러한 차이점을 중심으로 제 2 실시예에 따른 발광 다이오드 패키지(500)의 구조를 살펴본다. 여기서 언급되지 않은 부분은, 도 2를 참조하면 그 구조와 특성을 알 수 있을 것이다.
제 2 실시예에 따른 발광 다이오드 패키지(500)에서 LED 칩(520)은 기판(510)의 상면에 배치되며, 2개의 전기적 접속 부재(570, 580)를 통해 제 1 금속층(514)과 제 2 금속층(515)과 각각 전기적으로 연결된다. 보다 구체적으로, 제 2 실시예에 따른 LED 칩(520)은 N형 반도체층, 활성층, P형 반도체층이 순차적으로 적층되며, N형 반도체층의 일부가 노출되는 구조에서, P형 반도체층과 N형 반도체층의 상면에 P형 전극과 N형 전극을 각각 배치하는 수평형 발광 다이오드 칩일 수 있다. 수평형 발광 다이오드 칩은 P형 전극과 N형 전극이 동일한 방향으로 배치된다.
도 6은 도 5에 도시된 LED 칩의 구조를 나타낸 도면이다. 이하, 도 6을 통해, 도 5에 도시된 LED 칩의 구조를 살펴본다.
도 6에 도시된 바와 같이, LED 칩(520)은 제 1 도전형 반도체층(521), 활성층(522) 및 제 2 도전형 반도체층(523)을 순차적으로 적층한다. 그리고, 메사 식각을 통해 제 2 도전형 반도체층(523) 및 활성층(522)의 일부 영역을 제거하여, 제 1 도전형 반도체층(521)의 일부를 노출시킨다. 그리고, 메사 식각을 통해 노출된 제 1 도전형 반도체층(521)에 제 1 도전형 전극(524)을 형성하고, 제 2 도전형 반도체층(525) 상에 제 2 도전형 전극(525)을 형성한다. 이와 같이 수평형 발광 다이오드 칩(520)은 제 1 도전형 전극(524)과 제 2 도전형 전극(525)이 모두 동일한 방향으로 배치된다.
다시, 도 5를 참조하면, LED 칩(520)은 기판(510)의 상면에 배치되며, 제 1 금속층(514)의 상면에는 제 1 범프(540)가 접합되어 배치되며, 제 2 금속층(515)의 상면에는 제 2 범프(550)가 접합되어 배치된다. 그리고, LED 칩(520)의 제 1 도전형 전극(524)은 제 1 전기적 접속 부재(570)를 통해, 제 1 범프(540)와 전기적으로 연결되며, LED 칩(520)의 제 2 도전형 전극(525)은 제 2 전기적 접속 부재(580)를 통해, 제 2 범프(550)와 전기적으로 연결된다. 따라서, LED 칩(520)은 제 1 금속층(514)과 제 2 금속층(515)에 전기적으로 연결되며, 제 1 금속층(514)과 제 2 금속층(515)에 전기가 흐르면, LED 칩(520)에도 전기가 흐르게 되며, 이에 따라 LED 칩(520)은 발광하게 된다.
제 1 실시예와 마찬가지로, 수지부(560)는 LED 칩(520)의 두께 이하의 높이로 형성되므로, 전기적 접속 부재들(570, 580)은 수지부(560)에 의해 단선, 피로 등과 같은 손상을 입지 않게 된다. 또한, 수지부(560)가 LED 칩(520) 주위에 배치되어 빛을 반사시키므로, LED 칩(520)의 표면에서 방출되는 빛이 기판(510), 제 1 금속층(514), 제 2 금속층(515) 및 LED 칩(520)의 측면 등에 의해 흡수되는 현상을 방지할 수 있다. 또한, 수지부(560)와 전기적 접속 부재들(570, 580)이 접촉하는 부분이 존재하지 않으므로, 발광 다이오드 패키지에 열충격과 열팽창의 영향이 가해지면, 기계 피로의 영향으로 전기적 접속 부재들(570, 580)이 단선되거나, 수지부(560)에 기포가 발생하는 현상이 발생하지 않는다.
[발광 다이오드 패키지 제조 방법]
이하, 첨부된 도면을 참조하여 실 시예에 따른 발광 다이오드 패키지를 제조하는 방법을 설명한다. 실시예에서는 기판에 LED 칩과 댐부가 형성된 이후, 범프, 수지 및 전기적 접속 부재를 형성하는 과정을 살펴본다.
[제 1 실시예]
도 7은 제 1 실시예에 따라 발광 다이오드 패키지를 제조하는 방법을 나타낸 흐름도이다. 도 8a 내지 도 8c는 도 7의 각 단계에 따라 생성된 발광 다이오드 패키지의 단면도이다. 이하, 도 7 및 도 8a 내지 도 8c를 참조하여, 제 1 실시예에 따라 발광 다이오드 패키지를 제조하는 방법을 살펴본다.
제 700 단계에서는 DCB 기판 상에 범프를 형성한다. 범프(840)는 도전성 금속으로 구성될 수 있다. 실시예에서는 도전성이 좋은 금 성분으로 범프(840)를 구성할 수 있으나, 반드시 이에 한정되지 않으며, 도전성이 좋은 다른 금속도 범프(840)로 사용될 수 있다. 예를 들어, 범프(840)는 Pb, Sn, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있으며, 이들의 합금도 사용할 수 있다. 또한, 범프(840)의 형태는 구 형태일 수 있으나, 반드시 이에 한정되지는 않으며, 제 2 금속층(815)과 접합이 가능한 형태라면, 어떠한 형태라도 이용될 수 있다. 이 때, 범프(840)는 적어도 LED 칩(820)의 두께 이상의 높이를 가진다. 보다 구체적으로, 범프(840)는 LED 칩(820)의 두께에 따라 0.01mm 내지 1.00mm의 범위 내의 높이를 가질 수 있다. 바람직하게, 범프(840)는 0.05mm 내지 0.5mm의 범위 내의 높이를 가질 수 있다.
실시예에서는 기판(810)의 제 2 금속층(815)에 범프(840)가 배치되는 구성을 사용하였으나, 기판(810)에 본딩 패드를 형성한 후, 본딩 패드 상에 범프(840)를 배치할 수도 있다. 이 때, 본딩 패드는 전기 전도성이 우수한 금속을 사용하며, 스크린 인쇄 방법으로 형성하거나 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성할 수도 있다. 범프(840)를 통해 기판(810)과 전기적으로 연결이 가능하다면, 범프(840)의 배치 방법은 문제 되지 않는다. 도 8a는 도 7의 700 단계에 의해 생성된 발광 다이오드 패키지의 단면도이다. 도 8a에 도시된 바와 같이, 도 7의 제 700 단계에 따라, 기판(810) 상에 LED 칩(820), 댐부(830) 및 범프(840)가 배치된다. 또한, 실시예에서는 수직형 LED 칩을 사용하여 하나의 범프만을 형성하였으나, 수평형 LED 칩을 사용하여 2개의 범프를 형성할 수도 있다.
제 710 단계에서는 전기적 접속 부재를 이용하여, LED 칩과 범프를 연결한다. 전기적 접속 부재(850)는 전도성 물질로서 전도성이 우수한 금이 이용될 수 있다. 그러나, 반드시 이에 한정되지 않으며, 전도성이 좋으면서도, 전선과 같이 형태의 변경이 자유로운 금속이라면 어떠한 금속이라도 이용될 수 있다. 전기적 접속 부재(850)는 2개의 물체를 전기적으로 연결하며, 연결되는 부위를 본딩을 통해 접합한다. 전기적 접속 부재(850)는 LED 칩(820) 상의 전극(825)과 범프(840)의 상면을 전기적으로 연결한다. 도 8b는 도 7의 제 710 단계에 의해 생성된 발광 다이오드 패키지의 단면도이다. 도 8b에 도시된 바와 같이, 도 7의 제 710 단계에 따라, LED 칩(820)과 범프(840)는 전기적 접속 부재(850)를 통해 연결된다. 또한, 실시예에서는 하나의 전기적 접속 부재를 사용하여, LED 칩과 하나의 범프를 전기적으로 연결하였으나, 수평형 LED 칩을 사용하여 2개의 범프를 형성하는 경우에는 2개의 전기적 접속 부재를 사용하여, LED 칩을 2개의 범프와 전기적으로 연결할 수 있다.
제 720 단계에서는 DCB 기판 상에 수지부를 형성한다. LED 칩(820)과 댐부(830)에 의해 형성된 공간 내부를 밀봉하도록 수지부(860)를 형성한다. 이 때, 수지부(860)에는 형광체 물질 또는 양자점이 포함될 수 있으며, 형광체 물질은 청색 형광체를 사용할 수 있다. 또한, 적색 형광체로서 나이트라이드계 또는 설파이드계의 적색 형광체를 사용할 수 있으며, 녹색 형광체는 YAG 또는 TAG 계열의 가넷계 형광체를 사용할 수 있다. 도 8c는 도 7의 제 720 단계에 의해 생성된 발광 다이오드 패키지의 단면도이다. 도 8c에 도시된 바와 같이, 도 7의 제 720 단계에 따라, LED 칩(820)과 댐부(830)에 의해 형성된 공간 내부에는 수지부(860)를 형성한다. 수지부(860)는 LED 칩(820)의 두께에 따라 0.01mm 내지 1.00mm의 범위 내의 높이를 가질 수 있다. 바람직하게, 수지부(860)는 LED 칩(820)의 두께 이하의 높이를 가지며, 0.05mm 내지 0.5mm의 범위 내의 높이를 가질 수 있다.
이와 같이, 기판(810)의 상면, LED 칩(820)의 측면에 수지가 도포되도록 수지부(860)를 배치함으로써, LED 칩(820)의 활성층으로부터 방출되는 빛이 기판(810), 제 1 금속층(814), 제 2 금속층(815), LED 칩(820)의 측면 등에 의해 흡수되는 것을 방지하고, 수지부(860)에 포함된 고반사성 물질에 충돌하여 난반사됨으로써 외부로 빠져나가는 광량이 증가하여 발광 효율이 증가될 수 있다.
[제 2 실시예]
도 9는 제 2 실시예에 따라 발광 다이오드 패키지를 제조하는 방법을 나타낸 흐름도이다. 도 10a 내지 도 10d는 도 9의 각 단계에 따라 생성된 발광 다이오드 패키지의 단면도이다. 이하, 도 9 및 도 10a 내지 도 10d를 참조하여, 제 2 실시예에 따라 발광 다이오드 패키지를 제조하는 방법을 살펴본다.
제 900 단계에서는 DCB 기판 상에 범프를 형성한다. 이는 도 7의 제 700 단계와 동일하므로, 이에 대한 설명은 도 7의 제 700 단계를 참조하면 될 것이다. 도 10a는 도 9의 900 단계에 의해 생성된 발광 다이오드 패키지의 단면도이다. 도 10a에 도시된 바와 같이, 도 9의 제 900 단계에 따라, 기판 상에 LED 칩(1020), 댐부(1030) 및 범프(1040)가 배치된다. 또한, 실시예에서는 하나의 전기적 접속 부재를 사용하여, LED 칩과 하나의 범프를 전기적으로 연결하였으나, 수평형 LED 칩을 사용하여 2개의 범프를 형성하는 경우에는 2개의 전기적 접속 부재를 사용하여, LED 칩을 2개의 범프와 전기적으로 연결할 수 있다.
제 910 단계에서는 DCB 기판 상에 수지부를 형성한다. LED 칩(1020)과 댐부(1030)에 의해 형성된 공간 내부에 LED 칩(1020)을 덮도록 수지를 밀봉하여 수지부(1050)를 형성한다. 여기서, 수지부(1050)는 LED 칩(1020)의 두께 이하의 높이를 가진다. 수지부(1050)는 LED 칩(1020)의 두께에 따라 0.01mm 내지 1.00mm의 범위 내의 높이를 가질 수 있다. 바람직하게, 수지부(1050)는 LED 칩(1020)의 두께 이하의 높이를 가지며, 0.05mm 내지 0.5mm의 범위 내의 높이를 가질 수 있다.
이 때, 수지부(1050)는 형광체 물질 또는 양자점이 포함될 수 있으며, 형광체 물질은 청색 형광체를 사용할 수 있다. 또한, 적색 형광체로서 나이트라이드계 또는 설파이드계의 적색 형광체를 사용할 수 있으며, 녹색 형광체는 YAG 또는 TAG 계열의 가넷계 형광체를 사용할 수 있다. 도 10b는 도 9의 제 920 단계에 의해 생성된 발광 다이오드 패키지의 단면도이다. 도 10b에 도시된 바와 같이, 도 9의 제 920 단계에 따라, LED 칩(1020)과 댐부(1030)에 의해 형성된 공간 내부에는 수지부(1050)가 형성된다. 이와 같이, 수지부(1050)를 형성하여, 도 7의 제 720 단계에 의해 수지부가 형성된 이후와 동일한 효과를 획득할 수 있다.
제 920 단계에서는 범프(1040)의 상면을 자른다. 기판(1010) 상에 수지부(1050)를 형성하는 과정에서 범프(1040)의 표면은 주입되는 수지에 의해 오염될 수 있다. 또한, 범프(1040)의 상면이 곡면이므로, 전기적 접속 부재와 본딩 시 불량이 발생할 개연성이 높다. 따라서, 범프(1040)의 상면을 잘라내어, 오염된 부분을 제거하고, 전기적 접속 부재와 접촉력을 증가시킬 수 있다. 도 10c는 도 9의 제 920 단계에 의해 상면이 절단된 범프를 포함하는 발광 다이오드 패키지의 단면도이다.
제 930 단계에서는 전기적 접속 부재를 이용하여, LED 칩과 범프를 연결한다. 전기적 접속 부재(1060)는 전도성 물질로서 전도성이 우수한 금이 이용될 수 있다. 그러나, 반드시 이에 한정되지 않으며, 전도성이 좋으면서도, 전선의 형태로 활용이 가능한 금속이라면 어떠한 금속이라도 이용될 수 있다. 전기적 접속 부재(1060)는 2개의 물체를 전기적으로 연결하며, 연결되는 부위를 본딩을 통해 접합한다. 전기적 접속 부재(1060)는 LED 칩(1020) 상의 전극(1025)과 범프(1040)의 상면을 전기적으로 연결한다. 도 10d는 도 9의 제 930 단계에 의해 생성된 발광 다이오드 패키지의 단면도이다. 도 10d에 도시된 바와 같이, 도 9의 제 930 단계에 따라, LED 칩(1020)과 범프(1040)는 전기적 접속 부재(1060)를 통해 연결된다. 도 10d에 도시된 바와 같이, 수지부(1050)와 전기적 접속 부재(1060)가 접촉하는 부분이 존재하지 않으므로, 발광 다이오드 패키지에 열충격과 열팽창의 영향이 가해지면, 기계 피로의 영향으로 전기적 접속 부재가 단선되거나, 수지에 기포가 발생하는 현상이 발생하지 않는다. 또한, 실시예에서는 하나의 전기적 접속 부재를 사용하여, LED 칩과 하나의 범프를 전기적으로 연결하였으나, 수평형 LED 칩을 사용하여 2개의 범프를 형성하는 경우에는 2개의 전기적 접속 부재를 사용하여, LED 칩을 2개의 범프와 전기적으로 연결할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 500: 발광 다이오드 패키지
110, 210, 510: 기판
214, 514: 제 1 금속층
215, 515: 제 2 금속층
220, 520: LED 칩
130, 230, 530: 댐부
240: 범프
250, 560: 수지부
260: 전기적 접속 부재
540: 제 1 범프
550: 제 2 범프
570: 제 1 전기적 접속 부재
580: 제 2 전기적 접속 부재

Claims (9)

  1. 기판;
    상기 기판 상에 배치된 LED 칩;
    0.01 mm 내지 1.00 mm의 범위 내의 높이를 가지며, 상기 기판 상에 형성되는 수지부;
    0.01 mm 내지 1.00 mm의 범위 내의 높이를 가지며, 상기 기판 상에 배치된 범프; 및
    상기 LED 칩과 상기 범프를 전기적으로 연결하는 전기적 접속 부재를 포함하는 발광 다이오드 패키지.
  2. 제 1 항에 있어서, 상기 수지부는
    상기 LED 칩 두께 이하의 높이를 가지는 발광 다이오드 패키지.
  3. 제 1 항에 있어서, 상기 범프는
    상기 수지부의 높이 이상의 높이를 가지는 발광 다이오드 패키지.
  4. 제 1 항에 있어서, 상기 범프와 상기 접속부재가 접하는 지점은
    상기 수지부의 최고 높이보다 더 높게 배치되어 있는 발광 다이오드 패키지.
  5. 제 1 항에 있어서, 상기 범프는
    구형의 형태를 가지며, 상기 LED 칩의 두께가 1.00mm 이상이면, 상기 구형의 형태가 적어도 2 이상 적층되어 형성되는 발광 다이오드 패키지.
  6. 제 1 항에 있어서,
    상기 범프의 재질은 금인 발광 다이오드 패키지.
  7. 제 1 항에 있어서,
    상기 수지부는 백색 수지를 포함하는 발광 다이오드 패키지.
  8. 제 1 항에 있어서,
    상기 수지부는 0.05 mm 내지 0.5 mm의 범위 내의 높이를 가지는 발광 다이오드 패키지.
  9. 제 1 항에 있어서,
    상기 범프는 0.05 mm 내지 0.5 mm의 범위 내의 높이를 가지는 발광 다이오드 패키지.

KR1020130008842A 2013-01-25 2013-01-25 발광 다이오드 패키지 및 그 제조 방법 KR20140096185A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130008842A KR20140096185A (ko) 2013-01-25 2013-01-25 발광 다이오드 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130008842A KR20140096185A (ko) 2013-01-25 2013-01-25 발광 다이오드 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140096185A true KR20140096185A (ko) 2014-08-04

Family

ID=51744192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008842A KR20140096185A (ko) 2013-01-25 2013-01-25 발광 다이오드 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140096185A (ko)

Similar Documents

Publication Publication Date Title
JP6101001B2 (ja) 発光素子パッケージ及びこれを具備した照明システム
JP5999929B2 (ja) 発光素子パッケージ及びこれを利用した照明システム
KR101888604B1 (ko) 발광 소자 및 발광 소자 패키지
US9240433B2 (en) Light emitting device
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
JP6104570B2 (ja) 発光素子及びこれを備えた照明装置
JP6359632B2 (ja) 発光素子パッケージ
JP5458044B2 (ja) 発光素子および発光素子の製造方法
JP5762786B2 (ja) 発光素子、発光素子パッケージ
JP2011216891A (ja) 発光素子パッケージ及び照明システム
US20180226552A1 (en) Light-emitting element package
JP5266349B2 (ja) 発光装置
CN110611024B (zh) 发光模块及发光模块的制造方法
KR101943824B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
JP2015012287A (ja) 発光素子パッケージ
KR20130137815A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
JP6776347B2 (ja) 発光素子、発光素子の製造方法及び発光モジュール
EP2860773B1 (en) Light-emitting device, and light-emitting device package
KR20140096185A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR20140090747A (ko) 발광 다이오드 패키지 및 그 제조 방법
US10297716B2 (en) Light emitting device and light emitting module
KR20160037472A (ko) 발광 소자 패키지
KR20140095887A (ko) 발광 다이오드 패키지
KR20150113637A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20130137818A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination