KR20140080866A - 반도체 다이 본딩용 양면 접착 필름 및 그 제조방법 - Google Patents

반도체 다이 본딩용 양면 접착 필름 및 그 제조방법 Download PDF

Info

Publication number
KR20140080866A
KR20140080866A KR1020120149398A KR20120149398A KR20140080866A KR 20140080866 A KR20140080866 A KR 20140080866A KR 1020120149398 A KR1020120149398 A KR 1020120149398A KR 20120149398 A KR20120149398 A KR 20120149398A KR 20140080866 A KR20140080866 A KR 20140080866A
Authority
KR
South Korea
Prior art keywords
film
double
adhesive film
die
adhesive layer
Prior art date
Application number
KR1020120149398A
Other languages
English (en)
Inventor
서기봉
엄태수
차세영
신재한
Original Assignee
도레이첨단소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이첨단소재 주식회사 filed Critical 도레이첨단소재 주식회사
Priority to KR1020120149398A priority Critical patent/KR20140080866A/ko
Publication of KR20140080866A publication Critical patent/KR20140080866A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 적층되는 다이 간의 접착과 전기적 간섭 방지 및 와이어 공간 확보의 역할을 하는 양면 접착 필름으로서 필름 절단 작업 시 피딩성이 우수하며 테이핑 및 다이 부착에 따른 내열성과 접착력이 우수하고 고온 작업 시에도 패키지 내부의 흡습에 따른 다이 크랙 및 계면 박리와 같은 불량을 방지할 수 있는, 적층 CSP(chip scale package)에 사용되는 열경화성 양면 접착 필름 및 그 제조방법에 관한 것으로, 상기한 본 발명의 양면 접착 필름은 폴리이미드 필름의 양면에 접착제 층이 코팅된 다이(Die) 간 결합을 위한 접착 필름으로서, 상기 접착제 층은 카르복실기가 포함된 NBR 및 에폭시 수지, 페놀 수지, 경화제를 포함하고, 상기 접착제 층 상부 면에 보호필름을 라미네이션하여 이루어져 있으며, 상기 접착제 층의 총 두께는 보호필름을 제외한 전체 두께의 10 내지 30%인 것을 특징으로 한다.
상기와 같이 구성되는 본 발명의 반도체 다이 본딩용 양면 접착 필름은 종래의 양면 접착 필름의 내열성과 접착력을 유지하는 수준에서 필름 공급에 따른 피딩성이 우수한 효과를 가짐으로써 생산성을 향상시켜 상기한 종래의 문제점을 효과적으로 해소할 수 있게 하였다.

Description

반도체 다이 본딩용 양면 접착 필름 및 그 제조방법{Adhesive film for bonding a die and preparing process thereof}
본 발명은 반도체 다이 본딩용(Die bonding) 양면 접착 필름 및 그 제조방법에 관한 것으로서, 보다 상세하게는 적층되는 다이 간의 접착과 전기적 간섭 방지 및 와이어(wire) 공간 확보의 역할을 하는 양면 접착 필름으로서 필름 절단(Film Cutting) 작업 시 피딩(Feeding)성이 우수하며 테이핑(Taping) 및 다이 부착(Die Attach)에 따른 내열성과 접착력이 우수하고 고온 작업 시에도 패키지 내부의 흡습에 따른 다이 크랙(Die Crack) 및 계면 박리와 같은 불량을 방지할 수 있는, 적층 CSP(chip scale package)에 사용되는 열경화성 양면 접착 필름 및 그 제조방법에 관한 것이다.
최근, 반도체 칩 사이즈(chip size)의 소형 및 고집적화에 따라 새로 개발된 것이 CSP(chip scale package)이다. 이러한 CSP는 이름에서 알 수 있는 바와 같이, 칩 사이즈가 곧 패키지 사이즈(package size)와 거의 동일하다고 보아도 될 것이다.
이와 같은 현 패키지 트렌드(package trend)의 일환으로 한층 진보된 패키지 중의 하나가 적층된(stacked) CSP이다. 즉, 칩 위에 칩을 하나 이상 더 실장한 것으로 거의 같은 칩 사이즈의 패키지 안에 기존보다 훨씬 많은 용량을 실장할 수 있게 된 것이다. 적층 CSP 패키지는 박막 코어 기판 재료, 웨이퍼 후면절삭 기술과 기존의 BGA 표면 실장 기술을 접목하여 기기의 기능을 배가하기 위해 메모리의 용량을 증가시킴과 동시에 크기도 감소시킬 수 있다는 장점이 있다. 이 기술을 이용하면 마더 보드의 면적을 효율적으로 사용할 수 있고 크기, 무게도 함께 줄일 수 있기 때문에 궁극적으로 시스템 레벨 비용절감이라는 목표도 달성할 수 있다. 또한 적층 CSP는 시장에 유통되는 메모리를 여러 다른 디바이스와 연결 사용할 수 있으므로 전체 시스템 비용을 더 줄일 수 있는 방법을 제시해 준다.
이와 같이 칩 사이즈의 소형화에 따라 칩과 서브스트레이트(substrate)와의 클리어런스(clearance) 또한 더욱 세밀하게 되었고, 따라서 새로운 패키지에 대응할 수 있는 접착제의 개발 또한 필수 불가결하게 되었다. 이에 따라 많은 기술이 개발되고 있는데, 종래의 기술로는 페이스트(paste)가 주로 사용되었으나 생산성과 레진 블리드 아웃(resin bleed out) 문제로 인해 최근에는 접착 필름의 형태로 기술 개발이 진행되고 있다.
현재 대부분의 패키지는 서브스트레이트와 관계없이 CSP 타입으로 전환되고 있는 실정이며, 환경 친화 제품 일환으로 대부분 조립업체들이 리드 프리(lead-free) 제품개발을 활발히 진행 중이다. 그러나, 이런 제품들은 기존의 유연 솔더(solder)보다 높은 녹는점(melting point, 약 220℃)을 갖고 있기 때문에 패키징에 따른 팝콘 크래킹(popcorn cracking)이나 기타 패키지 불량이 발생되었으며 이를 극복하기 위해 약 60 내지 120℃의 낮은 녹는점(melting point)의 제품을 적용하여 개선하였으나, 작업성 측면에서 기존 설비 이용에 따른 필름 공급 시 테이프 말림 발생에 따른 생산성 저하가 발생됨에 따라 이러한 문제점들을 극복할 수 있는 접착 필름의 개발이 필요한 상황이다.
따라서, 본 발명은 상기한 종래 기술에 있어서의 기술적 문제점을 감안하여 안출한 것으로서, 본 발명의 주요 목적은 다이 본딩용 양면 테이프의 기본 특성인 내열성과 접착력을 유지하고 패키징에 따른 팝콘 크래킹 현상이나 계면 박리 등의 불량을 방지함과 더불어 필름 공급 시 발생되는 작업성 문제를 해결한 반도체 다이 본딩용 양면 접착 필름을 제공하기 위한 것이다.
본 발명의 다른 목적은 상기한 우수한 특성을 갖는 반도체 다이 본딩용 양면 접착 필름의 용이한 제조방법을 제공하기 위한 것이다.
본 발명은 또한 상기한 명확한 목적 이외에 본 명세서의 전반적인 기술로부터 이 분야의 통상인에 의해 용이하게 도출될 수 있는 다른 목적을 달성함을 그 목적으로 할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 다이 본딩용 양면 접착 필름은;
폴리이미드 필름의 양면에 접착제 층이 코팅된 다이(Die) 간 결합을 위한 접착 필름으로서, 상기 접착제 층은 카르복실기가 포함된 NBR 및 에폭시 수지, 페놀 수지, 경화제를 포함하고, 상기 접착제 층 상부 면에 보호필름을 라미네이션하여 이루어져 있으며, 상기 접착제 층의 총 두께는 보호필름을 제외한 전체 두께의 10 내지 30%인 것을 특징으로 한다.
본 발명의 다른 구성에 따르면, 상기 접착제 층은 카르복실기가 포함된 NBR 100중량부에 대하여 다관능성 에폭시 수지 5 내지 200중량부, 다관능성 페놀 수지 5 내지 200중량부의 비율로 구성됨을 특징으로 한다.
본 발명의 또 다른 구성에 따르면, 상기 카르복실기가 포함된 NBR은 중량 평균 분자량이 3,000 내지 200,000의 분자량을 갖는 것임을 특징으로 한다.
본 발명의 또 다른 구성에 따르면, 상기 접착 필름은 다이와 다이를 175℃/1.0kg/1초 조건으로 본딩한 후, 상온에서의 다이 전단응력이 3kg 이상이고, 260℃에서의 다이 전단 응력이 100g 이상인 것을 특징으로 한다.
상기와 같이 구성되는 본 발명의 반도체 다이 본딩용 양면 접착 필름은 종래의 양면 접착 필름의 내열성과 접착력을 유지하는 수준에서 필름 공급에 따른 피딩(Feeding)성이 우수한 효과를 가짐으로써 생산성을 향상시켜 상기한 종래의 문제점을 효과적으로 해소할 수 있게 하였다.
도 1은 본 발명의 양면 접착필름이 적용된 적층 스택 칩 스케일 패키지의 단면도이고,
도 2는 본 발명의 바람직한 실시형태에 따른 다이 본딩용 접착 필름의 단면도이다.
이하, 본 발명을 첨부 도면을 참고로 하여 바람직한 실시형태에 의해 보다 자세하게 설명하지만, 이들 실시형태는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 여기에 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
도 1은 본 발명의 양면 접착필름이 적용된 적층 스택 칩 스케일 패키지의 단면도이고, 도 2는 본 발명의 바람직한 실시형태에 따른 다이 본딩용 접착 필름의 단면도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 내열성과 접착력이 우수한 열경화성 양면 접착 필름은 폴리이미드 필름(10)의 양면에 접착제 층(20)이 코팅되어 있는데, 상기 접착제 층(20)은 카르복실기가 포함된 NBR 및 에폭시 수지, 페놀 수지, 경화제 등을 포함하는 것일 수 있고, 상기 접착제 층(20) 상부 면에 보호필름(30)을 라미네이션하여 이루어져 있다.
본 발명에 따른 내열성과 접착력이 우수한 열경화성 양면 접착 필름의 상기 폴리이미드 필름(10)의 두께는 요구되는 패키지의 높이에 맞추어 자유롭게 선택될 수 있다.
본 발명에 따른 내열성과 접착력이 우수한 열경화성 양면 접착 필름의 상기 접착제 층(20)은 NBR 100중량부에 대하여 다관능성 에폭시 수지 5 내지 200중량부, 다관능성 페놀 수지 5 내지 200중량부의 비율로 구성되며, 여기에 경화제, 고무 가교제 및 기타 첨가제를 포함하여 이루어진다.
상기 카르복실기가 포함된 NBR은 중량 평균 분자량이 3,000 내지 200,000의 분자량을 갖는 것으로, 아크릴로니트릴 함유율이 20 내지 50중량%이며, 카르복실기 함유율이 1 내지 10중량%인 것으로 한다. 이때, 중량 평균 분자량이 3,000보다 낮으면 고온에서의 접착력이 불량해지고, 또 200,000 보다 높아지면 용매에 대한 용해성이 나빠지며 용액제조 시 점도가 증가하여 작업성이 불량해지고, 상온 접착력 또한 저하된다. 또, 아크릴로니트릴 함량이 20중량%보다 낮은 경우 용매 용해성이 낮아지며, 50중량% 보다 높아지면 전기 절연성이 불량해져 바람직하기 않다. 그리고, 카르복실기의 함유율이 1 내지 10중량%인 경우 NBR과 다른 수지, 그리고 접착 기재와의 결합이 용이하게 되므로 접착력이 증가한다. 카르복실기가 함유되지 않은 NBR의 경우에는 접착력이 불량하게 되어 바람직하지 않다.
또한, 상기 에폭시 수지는 NBR 100중량부에 대하여 5 내지 200중량부를 첨가하는 것이 바람직하며 비스페놀 에이(Bisphenol-A) 타입 에폭시, 비스페놀 에프(F) 타입 에폭시, 노블락(Novolac) 에폭시가 사용될 수 있으며 에폭시의 당량(g/eq)은 100 내지 1000인 것을 사용할 수 있다.
또한, 상기 페놀 수지는 NBR 100중량부에 대하여 50 내지 200중량부를 첨가하는 것이 바람직한데, 페놀 수지의 함량이 200중량부보다 클 경우 접착제 층이 브리틀(brittle)하게 되어 필름 형태로 제조가 불가능하게 되어 바람직하지 않다. 또한, 상기 페놀 수지의 분자량은 200 내지 900인 것이 바람직하며, 링 엔드 볼 방법(ring and ball method)에 의해 측정된 연화점이 60 내지 120℃인 것을 사용하는 것이 바람직하다. 연화점이 60℃ 이하인 것을 사용하게 되면 페이스트와 같은 레진 블리드 아웃이 발생할 수 있으며, 이와는 반대로 연화점이 너무 높은 경우, 접착 필름의 다이 접착을 위해 높은 온도를 가해야 하며 접착력 또한 불량해져 바람직하지 않다. 따라서, 적정 온도(60 내지 120℃)의 연화점을 갖는 수지를 사용하여야 한다.
또한, 상기 경화제는 아민계 경화제와 산무수물계 경화제를 단독 혹은 함께 사용할 수 있으며 NBR 100중량부 대비 2 내지 40중량부를 사용하는 것이 바람직하다. 또한, 고무 가교제로 유, 무기 과산화물을 사용할 수 있으며 NBR 100중량부 대비 1 내지 5중량부를 첨가하여 사용할 수 있다.
이상의 조성으로 이루어진 접착제 층(20)은 점도가 200 내지 1,500CPS이고, 폴리이미드 필름(10) 양면에 건조 후의 두께가 전체 두께의 10 내지 30% 수준으로 도포하고 50 내지 180℃에서 2 내지 10분 동안 경화한 후에 보호필름(30)을 붙이는 과정을 거쳐 접착 필름을 얻을 수 있다.
또한, 본 발명에 따른 내열성과 접착력이 우수한 열경화성 양면 접착 필름의 상기 보호필름(30)은 두께가 특별히 제한되지는 않지만, 일반적으로 38㎛인 것이 사용되며, 사용 가능한 보호필름으로는 폴리에틸렌, 폴리에틸렌 테레프탈레이트, 폴리프로필렌 필름 및 경우에 따라서는 이들에 실리콘 수지로 박리성을 부여한 것을 사용할 수 있다.
상기 본 발명에 따른 접착 필름은 다이(1cm X 1cm)와 다이(1cm X 1cm)를 175℃/1.0kg/1초 조건으로 본딩한 후, 상온(25℃)에서의 다이 전단응력이 3kg 이상이고, 260℃에서의 다이 전단응력이 100g 이상으로 된다.
이하, 실시예와 비교예를 통해 본 발명을 보다 상세히 설명한다.
실시예 1
NBR(아크릴로니트릴 함량 27중량%, 카르복실기 함량 5중량%) 120중량부에 페놀노블락 에폭시(epoxy equivalent weight 199) 수지 50중량부, 페놀 수지 150중량부, 그리고 경화제로 헥사메톡시 메틸멜라민 10중량부, 프탈릭 안하이드라이드 10중량부를 첨가하고 고무 가교제로 디큐밀 퍼옥사이드를 2중량부를 첨가하고, 아세톤 용제를 사용하여 점도가 400CPS가 되도록 아세톤의 양을 조절한다. 상온에서 모든 성분이 용해될 때까지 녹여 준 후 이 접착제 액을 두께가 38㎛인 폴리이미드 필름 양면에 건조 후의 두께가 각각 1㎛이 되도록 도포하고, 150℃에서 3분간 건조한 후, 두께가 38㎛인 폴리에틸렌테레프탈레이트 필름을 라미네이트하여, 양면 접착 필름을 제조하였다.
실시예 2
실시예 1과 같은 조성 중 접착층 두께를 각각 3㎛ 씩 되도록 도포하는 것 외에는 실시예 1과 같은 방법으로 하여 양면 접착 필름을 제조하였다.
실시예 3
실시예 1과 같은 조성 중 접착층 두께를 각각 6㎛ 씩 되도록 도포하는 것 외에는 실시예 1과 같은 방법으로 양면 접착 필름을 제조하였다.
실시예 4
실시예 1과 같은 조성 중 접착층 두께를 각각 6㎛ 씩 되도록 도포하고, PI 두께가 25㎛ 제품을 적용하는 것 외에는 실시예 1과 같은 방법으로 하여 양면 접착 필름을 제조하였다.
비교예 1
실시예 1과 같은 조성 중 접착층 두께를 각각 12㎛ 씩 되도록 도포하고, PI두께가 25㎛ 제품을 적용하는 것 외에는, 실시예 1과 같은 방법으로 하여 양면 접착 필름을 제조하였다.
비교예 2
실시예 1과 같은 조성 중 접착층 두께를 각각 20㎛ 씩 되도록 도포하고, PI두께가 25㎛ 제품을 적용하는 것 외에는, 실시예 1과 같은 방법으로 하여 양면 접착 필름을 제조하였다.
실험예 1: 필름 피딩(Film Feeding)성 측정
핫 플레이트(Hot plate)(40℃) 위에 동일한 길이의 양면 접착 필름을 놓고 1kg 분동을 올린 뒤 10초 후 수평방향으로 분동을 움직여 테이프의 말림 여부를 검증함. 말림 미 발생 시 "Pass" 말림 발생 시 "Fail"로 표기하였다.
실험예 2: 상온 다이 전단응력 측정
세미-오토 다이 본더(Semi-auto die bonder) 장비를 이용하여 175℃ / 1.0kg / 1초 조건으로 다이(1cm X 1cm)와 다이(1cm X 1cm)를 상온 하에서 전단응력을 측정하였다. 통상적으로 에폭시 몰딩 컴파운딩 혹은 타 반도체 패키지 조립 공정 시, 접착된 다이의 변형을 방지하기 위해 3kg 이상의 다이 전단응력이 요구된다.
실험예 3: 고온 다이 전단응력 측정
상온 다이 전단응력 측정과 동일한 방법으로 본딩과 경화를 한 후 260℃에서 전단응력을 측정한다.
솔더 공정 시 가해지는 260℃ 고온에서 접착 필름으로 접착된 다이가 접착력 저하로 인해 변형되는 것을 방지하기 위해 100g 이상의 전단응력이 요구되고 있다.
실험예 4: PCT(Pressure Cooker Test) 평가
상온 다이 전단응력의 측정과 같이 다이와 다이를 접착한 후 85℃ / 85%RH / 84시간 동안 PCT 후 엑스레이를 이용하여 접착 필름과 다이 간 기포 혹은 디라미네이션(delamination)을 확인하였다. 기포 혹은 디라미네이션이 발견되지 않은 경우 "Pass", 반면 기포 혹은 디라미네이션 발견 시 "Fail"로 표기하였다.
한편, 상용의 다이 간 접착 필름은 상기의 4가지의 모든 평가에서 "Fail"이 없어야 한다.
　 피딩성 상온
다이전단 응력 (Kg)		 고온
다이전단 응력 (g)		 PCT 평가
실시예 1 Pass 2.3 45 Fail
실시예 2 Pass 3.5 150 Pass
실시예 3 Pass 10.8 312 Pass
실시예 4 Pass 12.5 358 Pass
비교예 1 Fail 15.1 527 Pass
비교예 2 Fail 16.5 542 Pass
상기 표 1에서 보는 바와 같이, 본 발명의 실시예 2, 3, 4에 따른 다이 간 접착 필름은 기본 상온 다이 전단응력, 고온 다이 전단응력, PCT 평가에서 우수한 결과를 나타냄과 동시에 피딩성이 우수함을 알 수 있다.
본 명세서에서는 본 발명자들이 수행한 다양한 실시예 가운데 몇 개의 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
1 --- 와이어
2 --- 몰딩 컴파운드
3 --- 접착필름
4 --- 솔더마스크
5 --- 패턴
6 --- 서브스트레이트
7 --- 도우터 다이(daughter die)
8 --- 마더 다이(mother die)
10 --- 폴리이미드 필름
20 --- 접착제 층
30 --- 보호필름

Claims (4)

  1. 폴리이미드 필름의 양면에 접착제 층이 코팅된 다이(Die) 간 결합을 위한 접착 필름으로서, 상기 접착제 층은 카르복실기가 포함된 NBR 및 에폭시 수지, 페놀 수지, 경화제를 포함하고, 상기 접착제 층 상부 면에 보호필름을 라미네이션하여 이루어져 있으며, 상기 접착제 층의 총 두께는 보호필름을 제외한 전체 두께의 10 내지 30%인 것을 특징으로 하는 반도체 다이 본딩용 양면 접착 필름.
  2. 제 1항에 있어서, 상기 접착제 층은 카르복실기가 포함된 NBR 100중량부에 대하여 다관능성 에폭시 수지 5 내지 200중량부, 다관능성 페놀 수지 5 내지 200중량부의 비율로 구성됨을 특징으로 하는 반도체 다이 본딩용 양면 접착 필름.
  3. 제 1항 또는 제 2항에 있어서, 상기 카르복실기가 포함된 NBR은 중량 평균 분자량이 3,000 내지 200,000의 분자량을 갖는 것임을 특징으로 하는 반도체 다이 본딩용 양면 접착 필름.
  4. 제 1항에 있어서, 상기 접착 필름은 다이와 다이를 175℃/1.0kg/1초 조건으로 본딩한 후, 상온에서의 다이 전단응력이 3kg 이상이고, 260℃에서의 다이 전단 응력이 100g 이상인 것을 특징으로 하는 반도체 다이 본딩용 양면 접착 필름.
KR1020120149398A 2012-12-20 2012-12-20 반도체 다이 본딩용 양면 접착 필름 및 그 제조방법 KR20140080866A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120149398A KR20140080866A (ko) 2012-12-20 2012-12-20 반도체 다이 본딩용 양면 접착 필름 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149398A KR20140080866A (ko) 2012-12-20 2012-12-20 반도체 다이 본딩용 양면 접착 필름 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140080866A true KR20140080866A (ko) 2014-07-01

Family

ID=51732289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149398A KR20140080866A (ko) 2012-12-20 2012-12-20 반도체 다이 본딩용 양면 접착 필름 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20140080866A (ko)

Similar Documents

Publication Publication Date Title
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
US7611926B2 (en) Thermosetting die bonding film
JP5390209B2 (ja) 熱硬化型ダイボンドフィルム
KR20110040733A (ko) 열경화형 다이 본드 필름
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
TW201538583A (zh) 底部填充材、積層片及半導體裝置之製造方法
TW201500197A (zh) 熱硬化性密封樹脂片及電子零件封裝之製造方法
JP2006219589A (ja) 半導体用接着フィルム及びこれを用いた半導体装置
KR20110040732A (ko) 열경화형 다이 본드 필름
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
KR101435758B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
JP2015216317A (ja) 半導体装置の製造方法
JP2015120836A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR101171352B1 (ko) 내열성과 접착력이 우수한 열경화성 양면 접착 필름
TWI812784B (zh) 膜狀接著劑、接著片、以及半導體裝置及其製造方法
KR20140080866A (ko) 반도체 다이 본딩용 양면 접착 필름 및 그 제조방법
WO2020129996A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
KR100673685B1 (ko) 반도체용 접착 필름
KR100708956B1 (ko) 반도체용 접착제 조성물 및 이를 이용한 접착필름
JP2015214660A (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP7435458B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
KR20150069156A (ko) 반도체 다이 본딩용 양면접착 테이프
JP2014239151A (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
KR20160083471A (ko) 반도체 다이 본딩용 양면접착 테이프

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid