KR20140076717A - Light emitting diode and method of fabricating the same - Google Patents

Light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR20140076717A
KR20140076717A KR1020120145040A KR20120145040A KR20140076717A KR 20140076717 A KR20140076717 A KR 20140076717A KR 1020120145040 A KR1020120145040 A KR 1020120145040A KR 20120145040 A KR20120145040 A KR 20120145040A KR 20140076717 A KR20140076717 A KR 20140076717A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
emitting chip
substrate
diode according
Prior art date
Application number
KR1020120145040A
Other languages
Korean (ko)
Inventor
정정화
정승호
나정현
김유진
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020120145040A priority Critical patent/KR20140076717A/en
Priority to PCT/KR2013/010808 priority patent/WO2014092359A1/en
Publication of KR20140076717A publication Critical patent/KR20140076717A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Abstract

Disclosed is a light emitting diode with excellent heat dissipation properties and high-efficient operation. The disclosed light emitting diode of the present invention includes at least one light emitting chip in which a semiconductor layer grows by using a gallium nitride growth substrate; at least one subsidiary mount substrate in which the light emitting chip is mounted; and a base substrate with a receiving groove for the subsidiary mount substrate seated. A metal layer is exposed to the receiving groove. The height of the receiving groove is higher than or equal to the height of the subsidiary mount substrate.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 발광 다이오드에 관한 것으로, 특히 우수한 방열기능 및 고효율 구동을 동시에 구현할 수 있는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode, and more particularly, to a light emitting diode capable of simultaneously realizing excellent heat dissipation function and high efficiency driving, and a method of manufacturing the same.

일반적으로 발광 다이오드(LED)는 저전력으로 고휘도를 구현할 수 있는 발광 소자로, 조명 등에 많이 사용되고 있다. 발광 다이오드는 직류전압이 공급되어 구동된다. 외부전원이 교류전압일 경우, 상기 교류전압을 직류전압으로 변경하여 발광 다이오드를 구동시키기 위한 구동전압을 생성한다.2. Description of the Related Art Generally, a light emitting diode (LED) is a light emitting element capable of realizing high brightness with low power, and is widely used for illumination. The light emitting diode is driven by being supplied with a DC voltage. When the external power source is an AC voltage, the AC voltage is changed to a DC voltage to generate a driving voltage for driving the light emitting diode.

일반적인 발광 다이오드는 사파이어 성장기판상에 N-GaN층, 활성층 및 P-GaN층이 순차적으로 형성되고, 상기 P-GaN층 상에 p-전극이 형성되고, 상기 N-GaN층 상에 n-전극이 형성된 구조를 가지며, 상기 사파이어 성장기판과 N-GaN층 사이에 격자부정합 및 열팽창계수의 부정합을 방지하기 위한 버퍼층이 더 형성된다.In general, a light emitting diode is formed by sequentially forming an N-GaN layer, an active layer and a P-GaN layer on a sapphire growth substrate, a p-electrode is formed on the P-GaN layer, And a buffer layer is further formed between the sapphire growth substrate and the N-GaN layer to prevent lattice mismatching and mismatch of the thermal expansion coefficient.

최근 들어 발광 다이오드는 사파이어 성장기판과 반도체층 사이의 격자부정합 및 열팽창계수의 부정합을 방지하고, 전기적 특성이 향상되어 고효율의 발광 다이오드를 구현할 수 있는 질화갈륨 성장기판을 사용하는 구조가 제안되었다.In recent years, a structure using a gallium nitride growth substrate capable of realizing a high-efficiency light emitting diode with improved lattice mismatch and thermal expansion coefficient between the sapphire growth substrate and the semiconductor layer and electrical characteristics has been proposed recently.

그러나, 질화갈륨 성장기판을 사용하는 발광 다이오드는 구동전류의 증가로 인해 고효율을 구현할 수 있는 반면에 구동전류 증가에 의한 발열문제가 더욱 심해지는 단점이 있다. 따라서, 고전류 구동에 따른 발열문제를 해결할 수 있는 연구가 더욱 요구되고 있다.
However, a light emitting diode using a gallium nitride growth substrate can realize high efficiency due to an increase in driving current, but has a disadvantage that a heat generation problem due to an increase in driving current becomes more serious. Therefore, there is a demand for research that can solve the problem of heat generation due to high current driving.

본 발명이 해결하고자 하는 과제는 방열에 우수한 구조의 발광 다이오드를 제공하는 것이다.A problem to be solved by the present invention is to provide a light emitting diode having an excellent structure for heat dissipation.

본 발명이 해결하고자 하는 다른 과제는 광 효율을 극대화할 수 있는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of maximizing light efficiency.

본 발명의 실시예에 따른 발광 다이오드는 질화갈륨 성장기판을 이용하여 반도체층이 성장된 적어도 하나 이상의 발광 칩과, 상기 적어도 하나 이상의 발광 칩이 실장되는 적어도 하나 이상의 서브 마운트 기판 및 상기 서브 마운트 기판이 수용되는 수용홈을 가지는 베이스 기판을 포함하고, 상기 수용홈에는 금속층이 노출되고, 상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 같거나 낮다.The light emitting diode according to an embodiment of the present invention includes at least one light emitting chip on which a semiconductor layer is grown using a gallium nitride growth substrate, at least one submount substrate on which the at least one light emitting chip is mounted, Wherein the metal layer is exposed in the receiving groove, and the height of the receiving groove is equal to or lower than the height of the submount substrate.

상기 베이스 기판은 상기 금속층, 절연층 및 제1 도전성 패턴을 포함하고, 상기 금속층은 상기 수용홈에 의해 일부가 식각되어 단차 구조를 가지며, 상기 단차는 500㎛ 이하의 높이를 가진다.The base substrate includes the metal layer, the insulating layer, and the first conductive pattern. The metal layer is partially etched by the receiving groove to have a step structure, and the step has a height of 500 탆 or less.

상기 서브 마운트 기판상에는 상기 발광 칩과 전기적으로 접속되는 제2 도전성 패턴이 위치하고, 상기 제2 도전성 패턴과 상기 제1 도전성 패턴을 연결하는 와이어를 더 포함한다.And a second conductive pattern electrically connected to the light emitting chip is disposed on the submount substrate and further includes a wire connecting the second conductive pattern and the first conductive pattern.

상기 금속층은 알루미늄, 구리와 같은 금속물질이거나, 상기 알루미늄, 구리 등을 포함하는 합금으로 이루어지고, 상기 서브 마운트 기판은 AlN, Al2O3, 아노다이징 메탈 중 어느 하나로 이루어진다.The metal layer may be a metal material such as aluminum or copper or an alloy including aluminum or copper, and the submount substrate may be made of any one of AlN, Al 2 O 3 , and anodizing metal.

상기 서브 마운트 기판의 하부에는 제3 도전성 패턴을 더 포함한다.The sub-mount substrate further includes a third conductive pattern.

상기 베이스 기판상에는 상기 서브 마운트 기판으로부터 일정 거리 이격되어 발광 칩을 감싸는 격벽을 더 포함하고, 상기 격벽의 내측으로 상기 서브 마운트 및 상기 베이스 기판을 덮는 반사층을 더 포함한다.The base substrate further includes a partition wall spaced apart from the submount substrate by a predetermined distance to surround the light emitting chip, and a reflective layer covering the submount and the base substrate to the inside of the partition wall.

상기 반사층은 상기 발광 칩보다 낮은 위치를 가진다.The reflective layer has a lower position than the light emitting chip.

상기 발광 칩은 수직 구조 및 플립 칩 구조 중 어느 하나이고, 상기 발광 칩의 상부면 및 외측면을 덮는 파장변환층을 더 포함한다.The light emitting chip may be a vertical structure or a flip chip structure, and may further include a wavelength conversion layer covering an upper surface and an outer surface of the light emitting chip.

상기 발광 칩은 단파장 발광 칩 및 장파장 발광 칩 중 적어도 어느 하나로 구성되거나, 청색, 적색 광을 발광하는 발광 칩과, 백색 광을 발광하는 발광 칩으로 구성되거나, 단파장 발광 칩 또는 장파장 발광 칩으로 구성될 수 있다.The light emitting chip may be composed of at least one of a short wavelength light emitting chip and a long wavelength light emitting chip, or may be composed of a light emitting chip for emitting blue light and red light and a light emitting chip for emitting white light, or a short wavelength light emitting chip or a long wavelength light emitting chip .

상기 발광 칩은 0.7A/㎟ 이상의 전류 밀도를 가지며, 6V 이상의 구동전압으로 구동된다.The light emitting chip has a current density of 0.7 A / mm 2 or more and is driven with a driving voltage of 6 V or more.

상기 서브 마운트 기판의 하부에 상기 베이스 기판의 상기 금속층과의 접합을 위한 접합 페이스트를 더 포함하고, 상기 접합 페이스트는 열전도가 우수한 Ag 에폭시계열 페이스트, 솔더 페이스트 중 하나로 이루어진다.And a bonding paste for bonding the base substrate to the metal layer is formed on the lower part of the submount substrate, wherein the bonding paste is made of one of an Ag epoxy paste and a solder paste excellent in thermal conductivity.

상기 서브 마운트 기판의 면적은 상기 발광 칩의 면적의 10배 이하로 이루어진다.The area of the submount substrate is 10 times or less the area of the light emitting chip.

본 발명의 다른 실시예의 발광 다이오드의 제조방법은 식각공정에 의해 제1 도전성 패턴, 절연층 및 금속층의 일부가 식각되어 금속층이 노출되는 수용홈을 형성하는 단계 및 상기 수용홈에 적어도 하나 이상의 발광 칩이 실장된 절연성 서브 마운트 기판을 수용하는 단계를 포함하고, 상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 동일하거나 낮다.A method of manufacturing a light emitting diode according to another embodiment of the present invention includes the steps of: forming a receiving groove in which a first conductive pattern, an insulating layer, and a metal layer are partially etched by an etching process to expose a metal layer; And the height of the receiving groove is equal to or lower than the height of the submount substrate.

상기 수용홈을 형성하는 단계는 상기 금속층의 일부를 식각하여 단차를 형성하는 단계를 포함하고, 상기 단차는 500㎛ 이하의 높이를 가진다.The step of forming the receiving groove includes etching a part of the metal layer to form a step, and the step has a height of 500 mu m or less.

상기 서브 마운트 기판의 상부면에 도금방법을 이용하여 제2 도전성 패턴을 형성하는 단계를 더 포함한다.And forming a second conductive pattern on the upper surface of the submount substrate by a plating method.

상기 서브 마운트 기판의 상부면 및 하부면에 도금방법을 이용하여 제2 및 제3 도전성 패턴을 형성하는 단계를 더 포함한다.And forming second and third conductive patterns on the upper and lower surfaces of the submount substrate by a plating method.

상기 베이스 기판상에 격벽을 형성하는 단계를 더 포함하고, 상기 격벽의 내측으로 상기 서브 마운트 기판 및 상기 베이스 기판을 덮는 반사층을 형성하는 단계를 더 포함하고, 상기 반사층은 상기 발광 칩과 동일하거나 낮은 위치를 가진다.Further comprising the step of forming a barrier rib on the base substrate and forming a reflective layer covering the submount substrate and the base substrate to the inside of the barrier rib, Position.

본 발명의 실시예들에 따르면, 본 발명의 발광 다이오드는 열전도가 우수한 서브 마운트 기판이 베이스 기판의 수용홈을 통해 베이스 기판의 금속층과 접합되어 고효율 발광 칩으로부터 발생된 열이 서브 마운트 기판으로부터 베이스 기판의 금속층으로 전도되어 방열이 우수한 장점을 가진다.According to the embodiments of the present invention, the sub-mount substrate having excellent thermal conductivity is bonded to the metal layer of the base substrate through the receiving groove of the base substrate so that the heat generated from the highly efficient light emitting chip is transferred from the sub- And the heat dissipation is excellent.

게다가, 본 발명은 상기 수용홈의 깊이를 조절하여 상기 서브 마운트 기판의 상부면이 상기 베이스 기판의 상부면과 동일하거나 높은 위치를 가지도록 설계되어 광 추출 저하를 방지함으로써, 광 효율을 향상시킬 수 있는 장점을 가진다.Further, according to the present invention, the depth of the receiving groove is adjusted so that the upper surface of the submount substrate is designed to have the same or higher position as the upper surface of the base substrate, thereby preventing light extraction deterioration, .

또한, 본 발명의 발광 다이오드는 반사층이 격벽 내부의 서브 마운트 기판, 베이스 기판상에 위치하여 광 추출을 극대화할 수 있을 뿐만 아니라 상기 서브 마운트 기판 하부에 열전도가 우수한 제3 도전성 패턴이 더 형성되어 우수한 방열 효과를 가진다.In addition, in the light emitting diode of the present invention, the reflective layer is located on the submount substrate and the base substrate in the partition wall to maximize light extraction, and further, a third conductive pattern having excellent thermal conductivity is further formed under the submount substrate, It has heat dissipation effect.

도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 포함하는 발광 유닛을 도시한 평면도이다.
도 2는 도 1의 발광 다이오드를 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 4는 도 2의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 평면도이다.
도 7은 도 6의 Ⅲ-Ⅲ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 8은 도 6의 Ⅳ-Ⅳ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.
도 9는 본 발명의 제4 실시에에 따른 발광 다이오드를 도시한 단면도이다.1 is a plan view showing a light emitting unit including a light emitting diode according to a first embodiment of the present invention.
2 is a plan view showing the light emitting diode of FIG.
3 is a cross-sectional view illustrating a light emitting diode taken along the line I-I 'of FIG.
4 is a cross-sectional view illustrating a light emitting diode taken along line II-II 'of FIG.
5 is a cross-sectional view illustrating a light emitting diode according to a second embodiment of the present invention.
6 is a plan view showing a light emitting diode according to a third embodiment of the present invention.
7 is a cross-sectional view illustrating a light emitting diode taken along line III-III 'of FIG.
8 is a cross-sectional view illustrating a light emitting diode taken along a line IV-IV 'in FIG.
9 is a cross-sectional view showing a light emitting diode according to a fourth embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 포함하는 발광 유닛을 도시한 평면도이다.1 is a plan view showing a light emitting unit including a light emitting diode according to a first embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 발광 유닛(100)은 도전성 배선을 포함하는 PCB(110) 상에 발광 다이오드(200)가 실장된 구조를 가진다.As shown in FIG. 1, the light emitting unit 100 according to the first embodiment of the present invention has a structure in which a light emitting diode 200 is mounted on a PCB 110 including conductive wiring.

상기 PCB(110) 상에는 서로 상이한 극성의 구동 신호가 공급되는 제1 및 제2 패드(111, 113)가 위치한다.On the PCB 110, first and second pads 111 and 113 to which driving signals of different polarities are supplied are positioned.

상기 발광 다이오드(200)는 적어도 하나 이상의 발광 칩을 포함하고, 상기 발광 디이오드(200)는 상기 제1 및 제2 패드(111, 113)로부터 공급되는 상기 구동 신호에 의해 구동된다.The light emitting diode 200 includes at least one light emitting chip and the light emitting diode 200 is driven by the driving signal supplied from the first and second pads 111 and 113.

도면에는 상세히 도시되지 않았지만, 상기 발광 다이오드(200)는 서로 상이한 극성의 전극 단자(미도시)를 포함하고, 상기 전극 단자는 상기 PCB(110)의 배선과 각각 접속된다.Although not shown in detail in the drawing, the light emitting diode 200 includes electrode terminals (not shown) having polarities different from each other, and the electrode terminals are connected to the wiring of the PCB 110, respectively.

이하, 도 2 내지 도 4를 참조하여 상기 발광 다이오드(200)를 구체적으로 설명하도록 한다.Hereinafter, the light emitting diode 200 will be described in detail with reference to FIGS. 2 to 4. FIG.

도 2는 도 1의 발광 다이오드를 도시한 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이고, 도 4는 도 2의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.FIG. 2 is a plan view showing the light emitting diode of FIG. 1, FIG. 3 is a cross-sectional view illustrating a light emitting diode taken along the line I-I 'of FIG. 2, and FIG. 4 is a cross- Sectional view showing the cut-out light-emitting diode.

도 2 내지 도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 발광 다이오드(200)는 베이스 기판(210), 서브 마운트 기판(230), 발광 칩(250)을 포함한다.2 to 4, the light emitting diode 200 according to the first embodiment of the present invention includes a base substrate 210, a submount substrate 230, and a light emitting chip 250.

상기 베이스 기판(210)은 도전성 물질의 금속층(211)과, 상기 금속층(211) 상에 형성된 절연층(213)과, 상기 절연층(213) 상에 형성된 제1 도전성 패턴(215)을 포함한다.The base substrate 210 includes a metal layer 211 of a conductive material, an insulating layer 213 formed on the metal layer 211, and a first conductive pattern 215 formed on the insulating layer 213 .

상기 금속층(211)은 열전도가 우수한 알루미늄, 구리와 같은 금속물질이 사용될 수 있고, 이들을 포함하는 합금이 사용될 수도 있다.The metal layer 211 may be made of a metal material such as aluminum or copper, which has excellent thermal conductivity, or an alloy containing them may be used.

상기 베이스 기판(210)은 상기 서브 마운트 기판(230)과 대응되는 영역에 수용홈(219)이 위치한다. 상기 수용홈(219)은 상기 서브 마운트 기판(230)이 쉽게 수용될 수 있도록, 상기 서브 마운트 기판(230)과 대응된 음각 형상을 가진다.The base substrate 210 has a receiving groove 219 in a region corresponding to the submount substrate 230. The receiving groove 219 has a recessed shape corresponding to the submount substrate 230 so that the submount substrate 230 can be easily accommodated.

상기 수용홈(219)은 식각공정을 통해서 형성될 수 있다. 상기 베이스 기판(210)은 상기 식각공정에 의해 상기 수용홈(219)과 대응되는 영역에 있어서, 제1 도전성 패턴(215) 및 절연층(213)이 식각된다.The receiving groove 219 may be formed through an etching process. The first conductive pattern 215 and the insulating layer 213 are etched in the region of the base substrate 210 corresponding to the receiving groove 219 by the etching process.

여기서, 상기 베이스 기판(210)은 상기 수용홈(219)과 대응되는 영역에 있어서, 상기 금속층(211) 일부가 식각된다. 구체적으로 상기 금속층(211)은 일부가 식각됨으로써, 상기 수용홈(219)과 대응되는 영역 및 대응되지 않는 영역 간에 단차구조를 가진다.Here, a part of the metal layer 211 is etched in a region of the base substrate 210 corresponding to the receiving groove 219. Specifically, the metal layer 211 is partly etched to have a stepped structure between a region corresponding to the receiving groove 219 and a region not corresponding to the receiving groove 219.

본 발명에서는 상기 금속층(211)의 단차 높이가 500㎛ 이하로 설정된다. 상기 단차 높이는 서브 마운트 기판(230)의 두께를 고려하여 설계된 것으로 광 추출을 억제하지 않는 최적화된 설계이다. 상기 수용홈(219)의 전체 높이(h2)는 상기 서브 마운트 기판(230)의 높이(h1)보다 낮게 설계된다. In the present invention, the step height of the metal layer 211 is set to 500 mu m or less. The stepped height is designed in consideration of the thickness of the submount substrate 230 and is an optimized design that does not suppress light extraction. The overall height h2 of the receiving groove 219 is designed to be lower than the height h1 of the submount substrate 230. [

여기서, 상기 발광 칩(250)은 상기 서브 마운트 기판(230) 상에 실장되므로 상기 베이스 기판(210)의 상부면이 상기 서브 마운트 기판(230)보다 높은 구조를 가지게 되면, 상기 발광 칩(250)으로부터의 광 일부가 상기 베이스 기판(210)에 흡수되어 광 추출이 저하될 수 있다. 광 추출이 저하되지 않기 위해서는 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면보다 높은 위치 또는 동일한 위치를 갖도록 설계되어야 한다. 본 발명에서는 상기 수용홈(219)의 깊이를 조절함으로써, 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면과 동일한 위치 또는 높은 위치를 갖도록 설계할 수 있다.Since the light emitting chip 250 is mounted on the submount substrate 230, if the upper surface of the base substrate 210 has a structure higher than that of the submount substrate 230, May be absorbed by the base substrate 210 and the light extraction may be deteriorated. In order not to deteriorate the light extraction, the upper surface of the submount substrate 230 should be designed to have a higher position or the same position as the upper surface of the base substrate 210. In the present invention, by adjusting the depth of the receiving groove 219, the upper surface of the submount substrate 230 can be designed to have the same position or higher position as the upper surface of the base substrate 210.

상기 서브 마운트 기판(230)은 전기적인 절연 및 우수한 열전도의 물질이 이용될 수 있다. 상기 서브 마운트 기판(230)은 AlN, Al2O3, 아노다이징 메탈 등으로 이루어질 수 있다. The submount substrate 230 may be made of a material having electrical insulation and good thermal conductivity. The submount substrate 230 may be made of AlN, Al 2 O 3 , anodizing metal, or the like.

상기 서브 마운트 기판(230)은 적어도 하나 이상 상기 수용홈(219)에 수용될 수 있다. 본 발명의 제1 실시예에서는 2개의 서브 마운트 기판(230)을 포함하지만, 개수는 얼마든지 변경될 수 있다.The submount substrate 230 may be received in at least one of the receiving grooves 219. Although the first embodiment of the present invention includes two submount substrates 230, the number can be changed as much as necessary.

상기 서브 마운트 기판(230)의 상부면에는 제2 도전성 패턴(240)이 형성된다. 상기 제2 도전성 패턴(240)은 상기 서브 마운트 기판(230)보다 우수한 열전도를 가진다.A second conductive pattern 240 is formed on the upper surface of the submount substrate 230. The second conductive pattern 240 has a higher thermal conductivity than the submount substrate 230.

상기 제2 도전성 패턴(240)은 상기 발광 칩(250)의 전극들과 접속되고, 와이어(251)를 통해서 상기 베이스 기판(210)의 제1 도전성 패턴(215)과 전기적으로 접속될 수 있다.The second conductive pattern 240 may be connected to the electrodes of the light emitting chip 250 and may be electrically connected to the first conductive pattern 215 of the base substrate 210 through a wire 251.

상기 제2 도전성 패턴(240)은 상기 발광 칩(250)의 얼라인을 위해 서로 대칭되는 얼라인 홈(241)을 가진다. 상기 얼라인 홈(241)은 도 2를 참고하여 평면상에서 상기 발광 칩(250)과 중첩되지 않고, 상기 발광 칩(250)으로부터 이격되게 위치한다. 상기 제2 도전성 패턴(240)은 상기 얼라인 홈(241)을 기준으로 발광 칩(250)이 실장되는 영역과, 인접한 제2 도전성 패턴(240)과 전기적인 연결을 위한 와이어(251)가 접속되는 영역으로 구분될 수 있다.The second conductive pattern 240 has an alignment groove 241 symmetrical to each other for alignment of the light emitting chip 250. 2, the alignment groove 241 does not overlap with the light emitting chip 250 in a plan view, but is spaced apart from the light emitting chip 250. The second conductive pattern 240 is electrically connected to a region where the light emitting chip 250 is mounted on the basis of the alignment groove 241 and a wire 251 for electrical connection with the adjacent second conductive pattern 240 As shown in FIG.

상기 서브 마운트 기판(230)은 절연 물질로 이루어지고, 열전도가 우수한 접합 페이스트(260)에 의해 상기 베이스 기판(210)의 금속층(211) 상에 접합된다. 상기 접합 페이스트(260)는 Ag 에폭시 등의 에폭시계열 페이스트 또는 솔더 페이스트일 수 있다.The submount substrate 230 is made of an insulating material and is bonded onto the metal layer 211 of the base substrate 210 by a bonding paste 260 having excellent thermal conductivity. The bonding paste 260 may be an epoxy-based paste such as Ag epoxy or a solder paste.

상기 서브 마운트 기판(230)은 상기 수용홈(219)의 내측면과 접촉될 수 있다. 상기 서브 마운트 기판(230)이 절연 물질로 이루어지므로 상기 수용홈(219)의 내측면에 상기 서브 마운트 기판(230)의 외측면이 접촉되어도 무방하다.The submount substrate 230 can be brought into contact with the inner surface of the receiving groove 219. Since the submount substrate 230 is made of an insulating material, the outer surface of the submount substrate 230 may contact the inner surface of the receiving groove 219.

본 발명의 제1 실시예에서는 조립 공차를 위해 상기 서브 마운트 기판(230)과 상기 수용홈(219) 사이에는 일정한 이격 공간(270)을 가질 수 있다.In the first embodiment of the present invention, a spacing space 270 may be formed between the submount substrate 230 and the receiving groove 219 for assembly tolerance.

상기 서브 마운트 기판(230)의 전체 면적은 상기 발광 칩(250)의 전체 면적에 10배 이하로 설계된다. 상기 서브 마운트 기판(230) 및 발광 칩(250) 사이의 면적 비율은 우수한 방열 구조를 구현하기 위한 최적화된 설계이다.The total area of the submount substrate 230 is designed to be 10 times or less the total area of the light emitting chip 250. The area ratio between the submount substrate 230 and the light emitting chip 250 is an optimized design for realizing an excellent heat dissipation structure.

상기 발광 칩(250)은 수직 구조이다. 즉, 상기 발광 칩(250)은 도면에는 상세히 도시되지 않았지만, 제1 전극, n형 반도체층, 활성층, p형 반도체층 및 제2 전극(253)이 수직하게 위치한다. The light emitting chip 250 has a vertical structure. That is, although the light emitting chip 250 is not shown in detail in the drawings, the first electrode, the n-type semiconductor layer, the active layer, the p-type semiconductor layer, and the second electrode 253 are vertically positioned.

상기 발광 칩(250)은 반도체층간의 결정결함을 줄여 고효율 발광 소자를 구현할 수 있는 질화갈륨 기판에 반도체층을 성장시킨 구조를 일예로 설명한다.The light emitting chip 250 has a structure in which a semiconductor layer is grown on a gallium nitride substrate capable of realizing a highly efficient light emitting device by reducing crystal defects between semiconductor layers.

상기 발광 칩(250)은 상기 서브 마운트 기판(230) 각각에 적어도 2개 이상 실장된다.At least two or more light emitting chips 250 are mounted on each of the submount substrates 230.

상기 발광 칩(250)은 단파장 광을 발광하거나, 장파장 광을 발광할 수 있다. 구체적으로 상기 발광 칩(250)은 청색 광을 발광하거나, 적색 광을 발광할 수 있으며, 백색 광을 발광할 수도 있다. 본 발명의 발광 칩(250)은 단파장 광을 발광하는 발광 칩과 장파장 광을 발광하는 발광 칩을 모두 포함할 수 있다.The light emitting chip 250 may emit short-wavelength light or long-wavelength light. Specifically, the light emitting chip 250 may emit blue light, emit red light, or emit white light. The light emitting chip 250 of the present invention may include both a light emitting chip for emitting short wavelength light and a light emitting chip for emitting long wavelength light.

상기 발광 칩(250)은 0.7A/㎟ 이상의 전류 밀도를 가질 수 있다. 상한은 특별히 한정되는 것은 아니지만, 1.4A/㎟ 이하의 전류 밀도를 가질 수 있다.The light emitting chip 250 may have a current density of 0.7 A / mm 2 or more. The upper limit is not particularly limited, but it may have a current density of 1.4 A / mm 2 or less.

또한, 상기 발광 칩(250)은 6V 이상의 구동전압으로 구동될 수 있다. 상한은 특별히 한정되는 것은 아니지만, 12V 이하의 구동전압으로 구동될 수 있다.In addition, the light emitting chip 250 may be driven with a driving voltage of 6V or more. The upper limit is not particularly limited, but it can be driven with a driving voltage of 12 V or less.

도면에는 도시되지 않았지만, 상기 발광 칩(250)은 발광 칩(250)을 감싸는 구조로써, 특정한 파장대의 광으로 변환시키는 파장변환층(미도시)을 포함할 수 있다.Although not shown in the figure, the light emitting chip 250 may include a wavelength conversion layer (not shown) for converting the light emitting chip 250 into light having a specific wavelength band.

상기 발광 다이오드(200)는 복수의 발광 칩(250)이 서로 직렬로 접속된다. 또한, 상기 제2 도전성 패턴(240)은 서로 상이한 극성으로 분리된 제1 및 제2 리드 배선을 포함하고, 상기 복수의 발광 칩(250)의 양 전극으로부터 인출되는 와이어(251)와 상기 제1 및 제2 리드 배선이 접속된 구조를 가질 수 있다. 이에 한정하지 않고, 발광 칩(250)의 접속 구조 및 상기 제2 도전성 패턴(240)과의 접속 구조는 얼마든지 변경될 수 있다.In the light emitting diode 200, a plurality of light emitting chips 250 are connected in series with each other. The second conductive pattern 240 may include first and second lead wires separated from each other by polarities different from each other, and may include a wire 251 drawn out from both electrodes of the plurality of light emitting chips 250, And the second lead wiring are connected to each other. The connection structure of the light emitting chip 250 and the connection structure with the second conductive pattern 240 can be changed at any time.

이상에서와 같이, 본 발명의 제1 실시예에 따른 발광 다이오드(200)는 열전도가 우수한 서브 마운트 기판(230)이 상기 베이스 기판(210)의 수용홈(219)을 통해 금속층(211)과 접합되어 수직 구조의 상기 발광 칩(250)으로부터 발생된 열이 상기 서브 마운트 기판(230)으로부터 상기 베이스 기판(210)의 금속층(211)으로 전도되어 방열이 우수한 장점을 가진다.As described above, in the light emitting diode 200 according to the first embodiment of the present invention, the submount substrate 230 having excellent thermal conductivity is bonded to the metal layer 211 through the receiving groove 219 of the base substrate 210, And the heat generated from the light emitting chip 250 having a vertical structure is transferred from the submount substrate 230 to the metal layer 211 of the base substrate 210 to have excellent heat dissipation.

게다가, 본 발명은 상기 수용홈(219)의 깊이를 조절하여 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면과 동일하거나 높은 위치를 가지도록 설계되어 광 추출 저하를 방지함으로써, 광 효율을 향상시킬 수 있는 장점을 가진다.In addition, in the present invention, the depth of the receiving groove 219 is adjusted so that the upper surface of the submount substrate 230 is designed to have the same or higher position as the upper surface of the base substrate 210, Thereby improving the light efficiency.

도 5는 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.5 is a cross-sectional view illustrating a light emitting diode according to a second embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 발광 다이오드는 격벽(217), 렌즈(281), 몰드부(283), 반사층(285), 제3 도전성 패턴(287)을 제외한 모든 구성이 상기 본 발명의 제1 실시예에 따른 발광 다이오드(도 2의 200)와 동일함으로 동일한 구성은 동일한 부호를 병기하고, 상세한 설명은 생략하기로 한다.5, the light emitting diode according to the second embodiment of the present invention includes a partition 217, a lens 281, a mold portion 283, a reflection layer 285, and a third conductive pattern 287 Since all the configurations are the same as those of the light emitting diode (200 of FIG. 2) according to the first embodiment of the present invention, the same configurations are denoted by the same reference numerals, and a detailed description thereof will be omitted.

본 발명의 제2 실시예에 따른 발광 다이오드는 베이스 기판(210) 상에 일정한 높이를 가지는 격벽(217)이 위치한다.In the light emitting diode according to the second embodiment of the present invention, the partition 217 having a predetermined height is located on the base substrate 210.

상기 격벽(217)은 광 추출을 극대화하기 위해 발광 칩(250)과 동일한 높이 또는 상기 발광 칩(250)보다 낮은 높이를 가질 수 있다.The barrier ribs 217 may have the same height as the light emitting chip 250 or a lower height than the light emitting chip 250 in order to maximize light extraction.

상기 렌즈(281)는 반구 형상으로 상기 격벽(217) 상에 위치할 수 있다. 상기 렌즈(281)는 투명한 물질로 이루어지며, 외부로부터 상기 발광 칩(250)을 차폐한다.The lens 281 may be positioned on the partition 217 in a hemispherical shape. The lens 281 is made of a transparent material and shields the light emitting chip 250 from the outside.

상기 렌즈(281)의 형상은 반구 형상으로 한정하지 않고, 평평한 플레이트 구조를 포함하여 다양하게 변경될 수 있다.The shape of the lens 281 is not limited to a hemispherical shape, and may be variously modified including a flat plate structure.

상기 몰딩부(283)는 상기 렌즈(281) 내부에 수용되며, 투명성 물질로 이루어질 수 있다. 상기 몰딩부(283)는 상기 발광 칩(250)에 파장변환층이 포함되지 않는 경우, 특정 파장대의 광으로 변환시키는 파장 변환 물질을 포함할 수 있다.The molding part 283 is accommodated in the lens 281 and may be made of a transparent material. The molding part 283 may include a wavelength conversion material that converts light into light having a specific wavelength band when the light emitting chip 250 does not include the wavelength conversion layer.

상기 반사층(285)은 전기적으로 절연되는 절연물질을 포함하고, 광을 반사시키는 반사물질을 포함한다. 상기 반사층(285)은 광을 반사시키는 화이트 계열의 수지일 수 있다. 상기 반사층(285)은 발광 칩(250)으로부터 발광된 광 중에 상기 렌즈(281)에 굴절 및 반사되어 되돌아오는 광을 재반사시켜 광 추출을 향상시키는 기능을 가진다. 상기 반사층(285)은 상기 서브 마운트 기판(230)과 수용홈의 이격된 공간을 포함하여, 상기 격벽(217)으로부터 내측에 위치할 수 있다. 상기 반사층(295)은 상기 발광 칩(250)의 상부면보다 낮은 위치까지 형성될 수 있다. 상기 반사층(285)은 주입 방법으로 형성될 수 있다.The reflective layer 285 includes an insulating material that is electrically insulated, and includes a reflective material that reflects light. The reflective layer 285 may be a white-based resin that reflects light. The reflection layer 285 has a function of improving light extraction by re-reflecting light that is refracted and reflected by the lens 281 and returned back to the light emitted from the light emitting chip 250. The reflective layer 285 may be located inside the partition 217, including a spaced space between the submount substrate 230 and the receiving groove. The reflective layer 295 may be formed to a position lower than the upper surface of the light emitting chip 250. The reflective layer 285 may be formed by an implantation method.

상기 제3 도전성 패턴(287)은 서브 마운트 기판(230)의 하부면 상에 형성될 수 있다. 상기 제3 도전성 패턴(287)은 상기 서브 마운트 기판(230) 상에 형성되는 제2 도전성 패턴(240) 형성시에 동시에 형성될 수 있다. 상기 제3 도전성 패턴(287)은 도금 방법으로 형성될 수 있다. 상기 제3 도전성 패턴(287)은 Al, Cu 등과 같은 금속 물질로 이루어져 상기 서브 마운트 기판(230) 보다 열전도가 우수하다. 따라서, 상기 제3 도전성 패턴(287)은 방열을 극대화하기 위한 기능을 가진다.The third conductive pattern 287 may be formed on the lower surface of the submount substrate 230. The third conductive pattern 287 may be formed at the same time when the second conductive pattern 240 formed on the submount substrate 230 is formed. The third conductive pattern 287 may be formed by a plating method. The third conductive pattern 287 is made of a metal material such as Al, Cu or the like, and thus has a higher thermal conductivity than the submount substrate 230. Therefore, the third conductive pattern 287 has a function for maximizing heat dissipation.

이상에서 설명한 제2 실시예에 따른 발광 다이오드는 제1 실시예에 따른 발광 다이오드(도 2의 200)의 효과를 모두 포함하고, 상기 반사층(285)이 상기 격벽(217) 내부의 상기 서브 마운트 기판(230), 베이스 기판(210) 상에 위치하여 광 추출을 극대화할 수 있을 뿐만 아니라 상기 서브 마운트 기판(230) 하부에 열전도가 우수한 제3 도전성 패턴(287)이 형성되어 제1 실시예에 따른 발광 다이오드(도 2의 200)보다 더 우수한 방열 효과를 가진다.The light emitting diode according to the second embodiment includes all of the effects of the light emitting diode 200 of FIG. 2 according to the first embodiment, and the reflective layer 285 is formed on the sub- The third conductive pattern 287 is formed on the sub-mount substrate 230 and the second conductive pattern 287 is formed on the lower surface of the sub-mount substrate 230, And has a better heat radiation effect than the light emitting diode (200 in FIG. 2).

도 6은 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 평면도이고, 도 7은 도 6의 Ⅲ-Ⅲ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이고, 도 8은 도 6의 Ⅳ-Ⅳ'라인을 따라 절단한 발광 다이오드를 도시한 단면도이다.6 is a plan view showing a light emitting diode according to a third embodiment of the present invention, FIG. 7 is a sectional view showing a light emitting diode cut along the line III-III 'of FIG. 6, Sectional view showing a light emitting diode cut along the line " -IV "

도 6 내지 도 8에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 발광 다이오드(300)는 발광 칩(350) 및 제2 도전성 패턴(340)을 제외한 모든 구성이 상기 본 발명의 제1 실시예에 따른 발광 다이오드(도 2의 200)와 동일함으로 동일한 구성은 동일한 부호를 병기하고, 상세한 설명은 생략하기로 한다.6 to 8, the light emitting diode 300 according to the third embodiment of the present invention includes all of the structures except for the light emitting chip 350 and the second conductive pattern 340, (200 in FIG. 2) according to the embodiment, and the same reference numerals are used for the same components, and a detailed description thereof will be omitted.

상기 발광 칩(350)은 플립 칩 구조이다. 즉, 상기 발광 칩(350)은 도면에는 상세히 도시되지 않았지만, 제1 전극, n형 반도체층, 활성층, p형 반도체층 및 제2 전극을 포함하고, 상기 제2 도전성 패턴(340)과 전기적인 접속을 위해 상기 제1 및 제2 전극들과 각각 접속되는 금속 범프를 포함한다.The light emitting chip 350 has a flip chip structure. That is, the light emitting chip 350 includes a first electrode, an n-type semiconductor layer, an active layer, a p-type semiconductor layer, and a second electrode, which are not shown in detail in the figure, And a metal bump connected to the first and second electrodes for connection, respectively.

상기 발광 칩(350)은 특정 파장대의 광으로 변환시키는 파장변환층(352)을 더 포함할 수 있다. 상기 파장변환층(352)은 형광물질을 포함할 수 있으며, 상기 발광 칩(350)의 상부면 및 측면을 감싸는 구조를 가진다.The light emitting chip 350 may further include a wavelength conversion layer 352 that converts light into light having a specific wavelength band. The wavelength conversion layer 352 may include a fluorescent material and has a structure that covers the upper surface and side surfaces of the light emitting chip 350.

상기 발광 칩(350)은 반도체층간의 결정결함을 줄여 고효율 발광 소자를 구현할 수 있는 질화갈륨 기판에 반도체층을 성장시킨 구조를 일예로 설명한다.The light emitting chip 350 has a structure in which a semiconductor layer is grown on a gallium nitride substrate capable of realizing a high-efficiency light emitting device by reducing crystal defects between semiconductor layers.

상기 발광 칩(350)은 상기 서브 마운트 기판(230) 각각에 적어도 2개 이상 실장된다.At least two light emitting chips 350 are mounted on each of the submount substrates 230.

상기 발광 칩(350)은 단파장 광을 발광하거나, 장파장 광을 발광할 수 있다. 구체적으로 상기 발광 칩(350)은 청색 광을 발광하거나, 적색 광을 발광할 수 있으며, 백색 광을 발광할 수도 있다. 본 발명의 발광 칩(350)은 단파장 광을 발광하는 발광 칩과 장파장 광을 발광하는 발광 칩을 모두 포함할 수 있다.The light emitting chip 350 may emit short-wavelength light or long-wavelength light. Specifically, the light emitting chip 350 may emit blue light, red light, or white light. The light emitting chip 350 of the present invention may include both a light emitting chip for emitting short wavelength light and a light emitting chip for emitting long wavelength light.

상기 발광 칩(350)은 0.7A/㎟ 이상의 전류 밀도를 가질 수 있다. 상한은 특별히 한정되는 것은 아니지만, 1.4A/㎟ 이하의 전류 밀도를 가질 수 있다.The light emitting chip 350 may have a current density of 0.7 A / mm 2 or more. The upper limit is not particularly limited, but it may have a current density of 1.4 A / mm 2 or less.

또한, 상기 발광 칩(350)은 6V 이상의 구동전압으로 구동될 수 있다. 상한은 특별히 한정되는 것은 아니지만, 12V 이하의 구동전압으로 구동될 수 있다.Further, the light emitting chip 350 may be driven with a driving voltage of 6V or more. The upper limit is not particularly limited, but it can be driven with a driving voltage of 12 V or less.

상기 제2 도전성 패턴(340)은 상기 서브 마운트 기판(230)보다 우수한 열전도를 가진다. 상기 제2 도전성 패턴(340)은 상기 발광 칩(350)의 전극들과 접속되고, 와이어(251)를 통해서 베이스 기판(210)의 제1 도전성 패턴(215)과 전기적으로 접속될 수 있다.The second conductive pattern 340 has a higher thermal conductivity than the submount substrate 230. The second conductive pattern 340 may be connected to the electrodes of the light emitting chip 350 and may be electrically connected to the first conductive pattern 215 of the base substrate 210 through a wire 251.

상기 제2 도전성 패턴(340)은 하나의 서브 마운트 기판(230)을 기준으로 두 개의 발광 칩(350)을 공유하는 제1 패턴과, 상기 제1 패턴으로부터 양 방향으로 일정 간격 이격된 제2 패턴을 포함한다. 상기 제2 도전성 패턴(340)은 두 개의 발광 칩(350)을 공유하는 구조에 의해 와이어(251)의 개수를 줄일 수 있다.The second conductive pattern 340 may include a first pattern sharing two light emitting chips 350 with reference to one submount substrate 230 and a second pattern sharing a second pattern spaced apart from the first pattern by a predetermined distance . The second conductive pattern 340 may reduce the number of wires 251 by a structure sharing two light emitting chips 350.

이상에서와 같이, 본 발명의 제3 실시예에 따른 발광 다이오드(300)는 열전도가 우수한 서브 마운트 기판(230)이 상기 베이스 기판(210)의 수용홈(219)을 통해 금속층(211)과 접합되어 플립 칩 구조의 상기 발광 칩(350)으로부터 발생된 열이 상기 서브 마운트 기판(230)으로부터 상기 베이스 기판(210)의 금속층(211)으로 전도되어 방열이 우수한 장점을 가진다.As described above, in the LED 300 according to the third embodiment of the present invention, the submount substrate 230 having excellent thermal conductivity is bonded to the metal layer 211 through the receiving groove 219 of the base substrate 210, And the heat generated from the light emitting chip 350 having a flip chip structure is transferred from the submount substrate 230 to the metal layer 211 of the base substrate 210 to have excellent heat dissipation.

게다가, 본 발명은 상기 수용홈(219)의 깊이를 조절하여 상기 서브 마운트 기판(230)의 상부면이 상기 베이스 기판(210)의 상부면과 동일하거나 높은 위치를 가지도록 설계되어 광 추출 저하를 방지함으로써, 광 효율을 향상시킬 수 있는 장점을 가진다.In addition, in the present invention, the depth of the receiving groove 219 is adjusted so that the upper surface of the submount substrate 230 is designed to have the same or higher position as the upper surface of the base substrate 210, Thereby improving the light efficiency.

도 9는 본 발명의 제4 실시에에 따른 발광 다이오드를 도시한 단면도이다.9 is a cross-sectional view showing a light emitting diode according to a fourth embodiment of the present invention.

도 9에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 발광 다이오드는 발광 칩(350)을 제외한 모든 구성이 상기 본 발명의 제2 실시예에 따른 발광 다이오드(도 5 참조)와 동일함으로 동일한 구성은 동일한 부호를 병기한다.9, the light emitting diode according to the fourth embodiment of the present invention is the same as the light emitting diode according to the second embodiment of the present invention except for the light emitting chip 350 (see FIG. 5) The same components are denoted by the same reference numerals.

본 발명의 제4 실시예에 따른 발광 다이오드는 플립 칩 구조의 발광 칩(350)이 적어도 하나 이상 구비된다.The light emitting diode according to the fourth embodiment of the present invention is provided with at least one or more light emitting chips 350 having a flip chip structure.

격벽(217)은 상기 발광 칩(350)과 동일한 높이 또는 상기 발광 칩(350)보다 낮은 높이를 가질 수 있다.The barrier ribs 217 may have the same height as the light emitting chip 350 or a lower height than the light emitting chip 350.

렌즈(281)는 반구 형상으로 상기 격벽(217) 상에 위치한다.The lens 281 is placed on the partition 217 in a hemispherical shape.

상기 렌즈(281)의 형상은 반구 형상으로 한정하지 않고, 평평한 플레이트 구조를 포함하여 다양하게 변경될 수 있다.The shape of the lens 281 is not limited to a hemispherical shape, and may be variously modified including a flat plate structure.

몰딩부(283)는 상기 렌즈(281) 내부에 수용되며, 투명성 물질로 이루어질 수 있다. 상기 몰딩부(283)는 상기 발광 칩(350)에 파장변환층이 포함되지 않는 경우, 특정 파장대의 광으로 변환시키는 파장 변환 물질을 포함할 수 있다.The molding part 283 is accommodated in the lens 281 and may be made of a transparent material. The molding part 283 may include a wavelength conversion material that converts light into light of a specific wavelength band when the light emitting chip 350 does not include the wavelength conversion layer.

반사층(285)은 전기적으로 절연되는 절연물질을 포함하고, 광을 반사시키는 반사물질을 포함한다. 상기 반사층(285)은 광을 반사시키는 화이트 계열의 수지일 수 있다. 상기 반사층(285)은 발광 칩(350)으로부터 발광된 광 중에 상기 렌즈(281)에 굴절 및 반사되어 되돌아 오는 광을 재반사시켜 광 추출을 향상시키는 기능을 가진다. 상기 반사층(285)은 상기 서브 마운트 기판(230)과 수용홈의 이격된 공간을 포함하여, 상기 격벽(217)의 내부에 위치할 수 있다. 상기 반사층(285)은 상기 발광 칩(350)의 상부면보다 낮은 위치까지 형성될 수 있다. 상기 반사층(285)은 주입 방법으로 형성될 수 있다.The reflective layer 285 includes an electrically insulated insulating material and includes a reflective material that reflects light. The reflective layer 285 may be a white-based resin that reflects light. The reflective layer 285 has a function of improving light extraction by re-reflecting light that is refracted and reflected by the lens 281 and returned back to the light emitted from the light emitting chip 350. The reflective layer 285 may be located inside the partition 217, including a spaced-apart space between the submount substrate 230 and the receiving groove. The reflective layer 285 may be formed to a position lower than the upper surface of the light emitting chip 350. The reflective layer 285 may be formed by an implantation method.

제3 도전성 패턴(287)은 서브 마운트 기판(230)의 하부면 상에 형성될 수 있다. 상기 제3 도전성 패턴(287)은 상기 서브 마운트 기판(230) 상에 형성되는 제2 도전성 패턴(340) 형성시에 동시에 형성될 수 있다. 상기 제3 도전성 패턴(340)은 도금 방법으로 형성될 수 있다. 상기 제3 도전성 패턴(340)은 Al, Cu 등과 같은 금속 물질로 이루어져 상기 서브 마운트 기판(230) 보다 열전도가 우수하다. 따라서, 상기 제3 도전성 패턴(287)은 방열을 극대화하기 위한 기능을 가진다.The third conductive pattern 287 may be formed on the lower surface of the submount substrate 230. The third conductive pattern 287 may be formed at the same time when the second conductive pattern 340 formed on the submount substrate 230 is formed. The third conductive pattern 340 may be formed by a plating method. The third conductive pattern 340 is made of a metal material such as Al, Cu or the like and has a higher thermal conductivity than the submount substrate 230. Therefore, the third conductive pattern 287 has a function for maximizing heat dissipation.

이상에서 설명한 제4 실시예에 따른 발광 다이오드는 제3 실시예에 따른 발광 다이오드(도 6의 300)의 효과를 모두 포함하고, 상기 반사층(285)이 상기 격벽(217) 내부의 상기 서브 마운트 기판(230), 베이스 기판(210) 상에 위치하여 광 추출을 극대화할 수 있을 뿐만 아니라 상기 서브 마운트 기판(230) 하부에 열전도가 우수한 제3 도전성 패턴(285)이 형성되어 제3 실시예에 따른 발광 다이오드(도 6의 300)보다 더 우수한 방열 효과를 가진다.The light emitting diode according to the fourth embodiment includes all of the effects of the LED 300 according to the third embodiment (300 of FIG. 6), and the reflective layer 285 includes the sub- The third conductive pattern 285 having an excellent thermal conductivity is formed under the submount substrate 230 in addition to maximizing the extraction of light by being positioned on the base substrate 210 and the base substrate 210, It has a better heat radiation effect than the light emitting diode (300 of FIG. 6).

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments or constructions. Various changes and modifications may be made without departing from the spirit and scope of the invention. have.

210: 베이스 기판 219: 수용홈
230: 서브 마운트 기판210: base substrate 219: receiving groove
230: Sub-mount substrate

Claims (22)

질화갈륨 성장기판을 이용하여 반도체층이 성장된 적어도 하나 이상의 발광 칩;
상기 적어도 하나 이상의 발광 칩이 실장되는 적어도 하나 이상의 서브 마운트 기판; 및
상기 서브 마운트 기판이 수용되는 수용홈을 가지는 베이스 기판을 포함하고,
상기 수용홈에는 금속층이 노출되고, 상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 같거나 낮은 발광 다이오드.At least one light emitting chip in which a semiconductor layer is grown using a gallium nitride growth substrate;
At least one submount substrate on which the at least one light emitting chip is mounted; And
And a base substrate having a receiving groove in which the submount substrate is received,
Wherein a metal layer is exposed in the receiving groove and a height of the receiving groove is equal to or less than a height of the submount substrate. 청구항 1에 있어서, 상기 베이스 기판은 상기 금속층, 절연층 및 제1 도전성 패턴을 포함하고, 상기 금속층은 상기 수용홈에 의해 일부가 식각되어 단차 구조를 가지는 발광 다이오드.The light emitting diode according to claim 1, wherein the base substrate includes the metal layer, the insulating layer, and the first conductive pattern, and the metal layer is partially etched by the receiving groove to have a stepped structure. 청구항 2에 있어서, 상기 금속층의 단차는 500㎛ 이하의 높이를 가지는 발광 다이오드.The light emitting diode according to claim 2, wherein the step of the metal layer has a height of 500 μm or less. 청구항 2에 있어서, 상기 서브 마운트 기판상에는 상기 발광 칩과 전기적으로 접속되는 제2 도전성 패턴이 위치하고, 상기 제2 도전성 패턴과 상기 제1 도전성 패턴을 연결하는 와이어를 더 포함하는 발광 다이오드.The light emitting diode according to claim 2, further comprising: a second conductive pattern electrically connected to the light emitting chip on the submount substrate, and a wire connecting the second conductive pattern and the first conductive pattern. 청구항 2에 있어서, 상기 금속층은 알루미늄, 구리와 같은 금속물질이거나, 상기 알루미늄, 구리 등을 포함하는 합금인 발광 다이오드.The light emitting diode according to claim 2, wherein the metal layer is a metal material such as aluminum or copper, or an alloy including aluminum, copper, or the like. 청구항 1에 있어서, 상기 서브 마운트 기판은 AlN, Al2O3, 아노다이징 메탈 중 어느 하나인 발광 다이오드.The light-emitting diode according to claim 1, wherein the submount substrate is any one of AlN, Al 2 O 3 , and anodizing metal. 청구항 1에 있어서, 상기 서브 마운트 기판의 하부에는 열전도가 우수한 제3 도전성 패턴을 더 포함하는 발광 다이오드.The light emitting diode according to claim 1, further comprising a third conductive pattern having an excellent thermal conductivity at a lower portion of the submount substrate. 청구항 1에 있어서, 상기 베이스 기판상에는 상기 서브 마운트 기판으로부터 일정 거리 이격되어 상기 발광 칩을 감싸는 격벽을 더 포함하는 발광 다이오드.The light emitting diode according to claim 1, further comprising a partition wall spaced apart from the submount substrate by a predetermined distance on the base substrate to surround the light emitting chip. 청구항 1에 있어서, 상기 격벽의 내측으로 상기 서브 마운트 및 상기 베이스 기판을 덮는 반사층을 더 포함하는 발광 다이오드.The light emitting diode according to claim 1, further comprising a reflective layer covering the sub-mount and the base substrate to the inside of the partition. 청구항 9에 있어서, 상기 반사층은 상기 발광 칩보다 낮은 위치를 가지는 발광 다이오드.The light emitting diode according to claim 9, wherein the reflective layer has a lower position than the light emitting chip. 청구항 1에 있어서, 상기 발광 칩은 수직 구조 및 플립칩 구조 중 어느 하나이고, 상기 발광 칩의 상부면 및 외측면을 덮는 파장변환층을 포함하는 발광 다이오드.[2] The light emitting diode of claim 1, wherein the light emitting chip includes either a vertical structure or a flip chip structure, and includes a wavelength conversion layer covering an upper surface and an outer surface of the light emitting chip. 청구항 11에 있어서, 상기 발광 칩은 단파장 발광 칩 및 장파장 발광 칩 중 적어도 어느 하나인 발광 다이오드.The light emitting diode according to claim 11, wherein the light emitting chip is at least one of a short wavelength light emitting chip and a long wavelength light emitting chip. 청구항 11에 있어서, 상기 발광 칩은 청색, 적색 광을 발광하는 발광 칩과, 백색 광을 발광하는 발광 칩으로 구성되는 발광 다이오드.12. The light emitting diode according to claim 11, wherein the light emitting chip comprises a light emitting chip for emitting blue light and red light, and a light emitting chip for emitting white light. 청구항 1에 있어서, 상기 발광 칩은 0.7A/㎟ 이상의 전류 밀도를 가지는 발광 다이오드.The light emitting diode according to claim 1, wherein the light emitting chip has a current density of 0.7 A / mm 2 or more. 청구항 1에 있어서, 상기 서브 마운트 기판의 하부에 상기 베이스 기판의 상기 금속층과의 접합을 위한 접합 페이스트를 더 포함하고, 상기 접합 페이스트는 Ag 에폭시계열 페이스트, 솔더 페이스트 중 하나인 발광 다이오드.The light emitting diode according to claim 1, further comprising a bonding paste for bonding the base substrate to the metal layer at a lower portion of the submount substrate, wherein the bonding paste is one of an Ag epoxy paste and a solder paste. 청구항 1에 있어서, 상기 서브 마운트 기판의 면적은 상기 발광 칩의 면적의 10배 이하인 발광 다이오드.The light emitting diode according to claim 1, wherein an area of the submount substrate is 10 times or less the area of the light emitting chip. 식각공정에 의해 제1 도전성 패턴, 절연층 및 금속층의 일부가 식각되어 금속층이 노출되는 수용홈을 형성하는 단계; 및
상기 수용홈에 적어도 하나 이상의 발광 칩이 실장된 절연성 서브 마운트 기판을 수용하는 단계를 포함하고,
상기 수용홈의 높이는 상기 서브 마운트 기판의 높이와 동일하거나 낮은 발광 다이오드의 제조방법.Forming a receiving groove through which the first conductive pattern, the insulating layer and the metal layer are etched by the etching process to expose the metal layer; And
The method comprising: receiving an insulating submount substrate on which at least one light emitting chip is mounted in the receiving groove,
And the height of the receiving groove is equal to or less than the height of the submount substrate. 청구항 17에 있어서, 상기 수용홈을 형성하는 단계는 상기 금속층의 일부를 식각하여 단차를 형성하는 단계를 포함하고, 상기 단차는 500㎛ 이하의 높이를 가지는 발광 다이오드의 제조방법.[19] The method of claim 17, wherein forming the receiving groove includes etching a portion of the metal layer to form a step, wherein the step has a height of 500 mu m or less. 청구항 17에 있어서, 상기 서브 마운트 기판의 상부면에 도금방법을 이용하여 제2 도전성 패턴을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.[19] The method of claim 17, further comprising forming a second conductive pattern on a top surface of the submount substrate using a plating method. 청구항 17에 있어서, 상기 서브 마운트 기판의 상부면 및 하부면에 도금방법을 이용하여 제2 및 제3 도전성 패턴을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.The method of claim 17, further comprising forming second and third conductive patterns on the upper and lower surfaces of the submount substrate by a plating method. 청구항 17에 있어서, 상기 베이스 기판상에 격벽을 형성하는 단계를 더 포함하고, 상기 격벽의 내측으로 상기 서브 마운트 기판 및 상기 베이스 기판을 덮는 반사층을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.The method of claim 17, further comprising forming a barrier on the base substrate, and forming a reflective layer covering the submount substrate and the base substrate to the inside of the barrier. 청구항 21에 있어서, 상기 반사층은 상기 발광 칩과 동일하거나 낮은 위치를 가지는 발광 다이오드의 제조방법.22. The method of claim 21, wherein the reflective layer has the same or lower position as the light emitting chip.
KR1020120145040A 2012-12-13 2012-12-13 Light emitting diode and method of fabricating the same KR20140076717A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120145040A KR20140076717A (en) 2012-12-13 2012-12-13 Light emitting diode and method of fabricating the same
PCT/KR2013/010808 WO2014092359A1 (en) 2012-12-13 2013-11-26 Light-emitting diode and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120145040A KR20140076717A (en) 2012-12-13 2012-12-13 Light emitting diode and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20140076717A true KR20140076717A (en) 2014-06-23

Family

ID=50934597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120145040A KR20140076717A (en) 2012-12-13 2012-12-13 Light emitting diode and method of fabricating the same

Country Status (2)

Country Link
KR (1) KR20140076717A (en)
WO (1) WO2014092359A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087774A (en) * 2018-01-17 2019-07-25 주식회사 루멘스 Micro led module and method for makignt the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103636A (en) * 2005-10-04 2007-04-19 Omron Corp Method for fixing light emitting element and light projecting apparatus utilizing the same
JP5506313B2 (en) * 2009-09-30 2014-05-28 スタンレー電気株式会社 Light emitting diode light source for vehicle headlight
JP5340879B2 (en) * 2009-10-13 2013-11-13 スタンレー電気株式会社 Light emitting device
KR20110080548A (en) * 2010-01-06 2011-07-13 서울반도체 주식회사 Light emitting device
EP2447595B1 (en) * 2010-10-27 2017-08-02 LG Innotek Co., Ltd. Light emitting module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087774A (en) * 2018-01-17 2019-07-25 주식회사 루멘스 Micro led module and method for makignt the same

Also Published As

Publication number Publication date
WO2014092359A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
US10892386B2 (en) Wafer-level light emitting diode package and method of fabricating the same
US9450155B2 (en) Light emitting device having wavelength converting layer
CN103594584B (en) Light emitting semiconductor device and its manufacture method and luminaire
KR101303168B1 (en) Conneted body with semiconductor light emitting regions
EP2551903B1 (en) Light emitting device package and lighting system including the same
JP5963798B2 (en) Light emitting device package and lighting system
EP2378553A1 (en) Light emitting device and light emitting device package
JP2012064989A (en) Light emitting device, method of manufacturing light emitting device, and light emitting device package
US20150372195A1 (en) Semiconductor light emitting device and manufacturing method of the same
KR20150142327A (en) Light Emitting Device and light emitting device package
TW201020643A (en) Side view type light-emitting diode package structure, and manufacturing method and application thereof
JP2018502433A (en) LIGHT SOURCE MODULE AND LIGHTING DEVICE {LIGHT SOURCE MODULE AND LIGHTING DEVICE}
JP5276680B2 (en) Light emitting device package, lighting system
KR100999736B1 (en) Light emitting device, method for fabricating the light emitting device and lighting unit
US8748913B2 (en) Light emitting diode module
KR100887072B1 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
KR20140076717A (en) Light emitting diode and method of fabricating the same
KR101944411B1 (en) Light emitting device
KR100891800B1 (en) Manufacturing method of light emitting diode array and light emitting diode array
KR20140036727A (en) Light emitting device
KR20110130964A (en) Light emitting device chip, method for fabricating the same and light emitting device package and lighting system
KR20160090590A (en) Light source module and lighting device
KR20220051320A (en) Light source module and lighting device
KR20160120527A (en) Light source module and lighting device
KR20130078909A (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application