KR20140072247A - 인쇄회로기판 및 이를 포함하는 장치 - Google Patents

인쇄회로기판 및 이를 포함하는 장치 Download PDF

Info

Publication number
KR20140072247A
KR20140072247A KR1020120136644A KR20120136644A KR20140072247A KR 20140072247 A KR20140072247 A KR 20140072247A KR 1020120136644 A KR1020120136644 A KR 1020120136644A KR 20120136644 A KR20120136644 A KR 20120136644A KR 20140072247 A KR20140072247 A KR 20140072247A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
decoupling capacitor
electrode
layer
Prior art date
Application number
KR1020120136644A
Other languages
English (en)
Inventor
장원제
김재웅
김태우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120136644A priority Critical patent/KR20140072247A/ko
Priority to US14/092,771 priority patent/US20140146499A1/en
Publication of KR20140072247A publication Critical patent/KR20140072247A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

본 발명은 디커플링 커패시터(decoupling capacitor)를 가지는 인쇄회로기판 및 이를 포함하는 장치에 관한 것이다. 본 발명의 일 실시예에 따른 장치는 전원 층, 그라운드 층 및 제 1 디커플링 커패시터를 포함하는 인쇄회로기판; 및 상기 인쇄회로기판의 표면에 실장되는 패키지를 포함하고, 상기 제 1 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 제 1 디커플링 커패시터의 제 1 전극은 상기 패키지의 전원 핀들 중 하나에 연결되고 상기 제 1 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결된다.

Description

인쇄회로기판 및 이를 포함하는 장치{PRINTED CIRCUIT BOARD AND DEVICE INCLUDING THE SAME}
본 발명은 디커플링 커패시터(decoupling capacitor)를 가지는 인쇄회로기판 및 이를 포함하는 장치에 관한 것이다.
디커플링 커패시터는 전원과 그라운드(GND) 사이에 배치되고, 순간적인 과전류로부터 집적회로(IC; Integrated Circuit)의 손상을 방지한다. 즉 전원 성분인 DC(Direct Current)는 IC로 입력되고 노이즈 성분인 AC(Alternating Current)은 디커플링 커패시터를 통해 그라운드로 빠져 나간다. 또한 디커플링 커패시터는 전류 변화에 따라 IC의 입력 전압이 떨어지는(drop) 경우 디커플링 커패시터는 디커플링 커패시터 내에 있는 전류를 IC에 공급해줌으로써 IC의 입력 전압을 일정하게 유지시켜 준다.
디커플링 커패시터(이하, 디캡)는 인쇄회로기판(PCB; Printed Circuit Board)에서 다양한 위치에 배치될 수 있다. 예를 들어, 디캡은 SMT(Surface Mounting Technology)를 이용하여 PCB의 표면에 IC와 함께 실장된다.
도 1은 본 발명과 관련된 장치의 단면도이다. 도 2는 도 1의 장치에서 전류의 흐름을 설명하기 위한 회로도이다.
도 1을 참조하면, 장치(100)는 PCB(110), PMIC(Power Management IC;120), 벌크 커패시터(130), 패키지(140), IC(150), 제 1 내지 제 4 디캡(161 내지 164) 및 범프들(170)을 포함한다.
PCB(110)의 표면에는 PMIC(120), 패키지(140) 및 제 1 내지 제 4 디캡(161 내지 164)이 실장된다. 범프들(170)은 패키지(140)의 전원 핀과 그라운드 핀을 각각, PCB(110)의 전원 라인(111) 및 그라운드 라인(112)에 연결시킨다. 패키지(140)의 표면에는 IC(150)가 실장된다. IC(150)에서 제 1 전극 및 제 2 전극은 패키지(140)의 전원 라인(141) 및 그라운드 라인(142)에 연결된다.
제 1 및 제 2 디캡(161 및 162)은 PCB(110)의 표면에 실장된다. 도 1 및 2를 참조하면, 제 1 및 제 2 디캡(161 및 162)에서 제 1 전극 및 제 2 전극은 각각, 전원 라인(111) 및 그라운드 라인(112)에 연결된다. 제 1 및 제 2 디캡(161 및 162)은 순간적인 과전류가 패키지(140)에 유입되는 것을 방지한다. 또한 제 1 및 제 2 디캡(161 및 162)은 전류(210)를 패키지(140)에 공급해줌으로써 패키지(140)의 입력 전압을 일정하게 유지시켜 준다.
제 3 디캡(163)과 제 4 디캡(164)은 패키지(140)의 표면에 실장된다. 도 1 및 2를 참조하면, 제 3 디캡(163)과 제 4 디캡(164)은 순간적인 과전압이 IC(150)에 유입되는 것을 방지한다. 또한 제 3 디캡(163)과 제 4 디캡(164)은 전류(220)를 IC(150)에 공급해줌으로써 IC(150)의 입력 전압을 일정하게 유지시켜 준다.
벌크 커패시터(130)는 디캡과 마찬가지로, 전압의 안정화를 위해 사용되고 PMIC(120) 옆에 배치된다.
다시 도 1을 참조하면, 제 1 디캡(161)과 전원 핀 간의 거리(A)가 증가될 경우, 제 1 디캡(161)과 전원 핀을 연결하는 배선(B)의 길이가 증가되고 전원 라인의 임피던스가 증가된다. 예컨대, 거리(A)가 0에서 1.0mm로 멀어질 경우 임피던스는 7.7dB 증가되고, 0에서 2.0mm로 멀어질 경우 임피던스는 11.5dB 증가되고, 0에서 5.0mm로 증가될 경우 임피던스는 18.3dB로 증가되고, 0에서 10.0mm로 멀어질 경우 임피던스는 23.1dB 증가된다. 이상으로 거리(A)가 멀어질수록 전원 라인의 임피던스가 증가되고 파워 무결성(PI; Power Integrity)이 떨어진다. 즉 IC 및 패키지로 입력되는 전압이 일정하지 않게 된다. 따라서 디캡은 가급적 IC에 가깝게 배치된다. 그러나 디캡은 IC와 함께 PCB의 표면에 실장되기 때문에 배선(B)의 길이를 줄이는 데 한계가 있다. 또한 PCB의 표면에는 많은 수의 디캡이 실장된다. 따라서 PCB 설계시 디캡의 실장 공간이 확보되어야 하고 디캡과 IC를 배선(wiring)하는데 어려움이 따른다.
본 발명은 전원라인의 임피던스를 감소하여 PI를 개선하고 실장 공간 및 배선의 제약에서 자유로운 인쇄회로기판 및 이를 포함하는 장치를 제공함을 목적으로 한다.
본 발명의 일 실시예에 따른 장치는 전원 층, 그라운드 층 및 제 1 디커플링 커패시터를 포함하는 인쇄회로기판; 및 상기 인쇄회로기판의 표면에 실장되는 패키지를 포함하고, 상기 제 1 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 제 1 디커플링 커패시터의 제 1 전극은 상기 패키지의 전원 핀들 중 하나에 연결되고 상기 제 1 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결된다.
본 발명의 다른 실시예에 따른 장치는 전원 층, 그라운드 층 및 디커플링 커패시터를 포함하는 인쇄회로기판; 및 상기 인쇄회로기판의 표면에 실장되는 집적회로를 포함하고, 상기 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 디커플링 커패시터의 제 1 전극은 상기 집적회로의 전원 핀들 중 하나에 연결되고 상기 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결된다.
본 발명에 따른 인쇄회로기판은 도전층들; 상기 도전층들 사이에 각각 개재되는 절연층들; 및 비아 홀에 매립되고, 상기 도전층들 중 전원 층에 연결되거나 상기 비아 홀을 통해 표면에 노출되는 제 1 전극, 상기 도전층들 중 그라운드 층에 연결되는 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 개재되는 유전체를 포함하는 디커플링 커패시터를 포함한다.
본 발명에 따른 휴대 단말은 전원 층, 그라운드 층 및 디커플링 커패시터를 포함하는 인쇄회로기판; 및 상기 인쇄회로기판의 표면에 실장되는 패키지를 포함하고, 상기 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 디커플링 커패시터의 제 1 전극은 상기 패키지의 전원 핀들 중 하나에 연결되고 상기 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결된다.
본 발명에 따른 인쇄회로기판, 장치 및 휴대 단말에 따르면 본 발명은 전원라인의 임피던스를 감소하여 PI를 개선하고 실장 공간 및 배선의 제약에서 자유롭다.
도 1은 본 발명과 관련된 장치의 단면도이다.
도 2는 도 1의 장치에서 전류의 흐름을 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 장치의 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 장치의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 장치의 단면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
본 발명의 상세한 설명에 앞서, 아래 설명과 첨부된 도면은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
첨부 도면에서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 따라서 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
본 발명에서 소자(예, IC)가 다른 소자(예, 디캡)에 "연결"된다는 것은 직접 연결 또는 간접 연결을 의미한다. 여기서 직접 연결은 두 소자 사이에 다른 소자가 개재되지 않는 경우이고 간접 연결은 두 소자 사이에 적어도 하나의 소자가 개재된 경우이다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용된다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 장치의 단면도이다.
도 3을 참조하면, 본 발명에 따른 장치(300)는 제 1 디캡(313) 및 제 2 디캡(314)을 포함하는 PCB(310), PMIC(320), 벌크 커패시터(330), 패키지(340), IC(350), 제 3 디캡(360), 제 4 디캡(370) 및 범프들(380)을 포함한다.
PCB(310)는 전원 라인(311), 그라운드 라인(312), 제 1 디캡(313) 및 제 2 디캡(314)을 포함한다. 제 1 디캡(313)은 PCB(310)의 내부에 위치한다. 특히 제 1 디캡(313)는 PCB(310)의 비아 홀에 매립된다. 제 1 디캡(313)은 제 1 전극(313a), 제 2 전극(313b) 및 전극들(313a 및 313b)에 개재되는 유전체를 포함한다. 제 1 전극(313a)은 PCB(310)의 비아 홀을 통해 표면에 노출되고 제 2 전극(313b)은 그라운드 라인(312)에 연결된다. 제 1 디캡(313)은 순간적인 과전류(A)가 패키지(340)로 유입되는 것을 방지한다. 즉 과전류(C)는 패키지(340)로 유입되지 않고 제 1 디캡(313)을 통해 그라운드 라인(311)으로 빠져 나간다. 또한 제 1 디캡(313)은 PMIC(320)로부터 전류를 공급받아 축적하고, 축적된 전류(D)를 패키지(340)에 공급해줌으로써 패키지(340)의 입력 전압을 일정하게 유지시켜 준다. 제 2 디캡(314)도 제 1 디캡(313)과 동일하게 구성된다. PCB(310)는 여러 개의 도전층(예, 6층 및 10층 등)을 갖는 구조로 설계된다. 각각의 도전층들 사이에는 절연체가 개재된다. 예컨대, PCB(310)는 6층 구조일 수 있고, 여기서 3층은 전원 라인(311)을 포함하는 전원 층이고 4층은 그라운드 라인(312)을 포함하는 그라운드 층일 수 있다. 6층 또한 그라운드 층일 수 있다. 그리고 나머지 층들은 각각 신호 라인을 포함하는 신호 층들일 수 있다. 물론 이에 한정되는 것은 아니다. 즉 예컨대, 2층이 전원 층이고 3층이 신호 층일 수도 있다. 디캡들(313 및 314)은 1층(표면)에서 그라운드 층 예컨대, 4층 또는 6층까지 관통하는 비아 홀에 매립된다.
PMIC(320)는 PCB(310)의 표면에 실장된다. PMIC(320)의 제 1 전극(즉, 전원 전극)은 제 1 비아(321)를 통해 전원 라인(311)에 연결되고 제 2 전극(즉, 그라운드 전극)은 제 2 비아(322)를 통해 그라운드 라인(312)에 연결되어, 패키지(340)에 전원을 공급한다. 여기서 제 1 비아(321)는 1 층(표면)에서 전원 라인(311)을 갖는 층(예, 3층)까지 관통하는 비아 홀에 삽입된 도전체(예, 구리)이다. 제 2 비아(322)는 1층(표면)에서 그라운드 라인(313)을 갖는 층(예, 4층)까지 관통하는 비아 홀에 삽입된 도전체이다.
벌크 커패시터(330)는 PCB(310)의 표면에 실장되고, PMIC(320)에 가깝게 위치한다. 벌크 커패시터(330)의 제 1 전극은 제 3 비아(323)을 통해 전원 라인(311)에 연결되고 제 2 전극은 제 4 비아(324)를 통해 그라운드 라인(312)에 연결된다. 벌크 커패시터(330)는 PMIC(320)로부터 전류를 공급받아 축적한다. 벌크 커패시터(330)는 PMIC(320)의 출력 전압이 안정적이지 못할 경우(즉, 전압 강하), 축적된 전류를 패키지(340)에 공급하여 패키지(340)의 입력 전압을 일정하게 유지시켜 준다.
패키지(340)는 전원 라인(341), 그라운드 라인(342), 다수의 전원 핀(343a 내지 343d) 및 다수의 그라운드 핀(344a 내지 344d)를 포함한다. 핀들(343a 내지 343d, 344a 내지 344d)은 패키지(340)의 배면에 위치한다. 패키지(340)는 PCB(310)의 표면에 실장된다. 다수의 전원 핀(343a 내지 343d)은 각각 비아들을 통해 전원 라인(341)에 연결된다. 다수의 그라운드 핀(344a 내지 344d) 또한 각각 비아들을 통해 그라운드 라인(342)에 연결된다. 특히, 다수의 전원 핀(343a 내지 343d) 중에서 적어도 하나는 PCB(310)의 내부에 위치한 디캡과 연결된다. 예컨대, 제 1 전원 핀(343a)은 제 1 디캡(313)의 제 1 전극(313a)에 직접 연결된다. 제 2 전원 핀(343d)은 제 2 디캡(314)의 제 1 전극(314a)에 직접 연결된다. 종래(예, 도 1)와 비교하면, 패키지의 전원 핀과 디캡을 연결하는 배선의 길이가 현저하게 줄어든다. 따라서 종래와 비교하면 PI가 개선되고, 디캡이 PCB 내부에 매립(embedded)됨으로써 실장 공간 및 배선의 제약에서 자유롭다. 다른 전원핀들(343b 및 343c)은 각각 비아들을 통해 PCB(310)의 전원 라인(311)에 연결된다.
IC(350)는 패키지(340)의 표면에 실장된다. IC(350)의 제 1 전극(즉, 전원 전극)은 비아를 통해 패키지(340)의 전원 라인(341)에 연결되고 제 2 전극(즉, 그라운드 전극)은 비아를 통해 패키지(340)의 그라운드 라인(342)에 연결된다.
제 3 디캡(360)은 패키지(340)의 표면에 실장된다. 제 3 디캡(360)의 제 1 전극은 비아를 통해 패키지(340)의 전원 라인(341)에 연결되고 제 2 전극은 비아를 통해 패키지(340)의 그라운드 라인(342)에 연결된다. 제 4 디캡(370)도 제 3 디캡(360)과 동일하게 구성된다.
범프들(380)은 패키지(340)의 전원 핀과 그라운드 핀을 PCB(310)의 표면에 접합시킨다. 이러한 범프들(380)은 볼 본딩(ball bonding)에 의해 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 장치의 단면도이다.
도 4를 참조하면, 본 발명에 따른 장치(400)는 PCB(410), PMIC(420), 벌크 커패시터(430), IC(440) 및 범프들(450)을 포함한다.
PCB(410)는 전원 라인(411), 그라운드 라인(412) 및 디캡(413)을 포함한다. 디캡(413)은 PCB(410)의 내부에 위치한다. 디캡(413)의 제 1 전극(413a)은 PCB(410)의 표면에 위치하고 제 2 전극(413b)은 그라운드 라인(412)에 연결된다. 과전류(E)는 패키지(340)로 유입되지 않고 디캡(413)을 통해 그라운드 라인(412)으로 빠져 나간다. 디캡(413)은 PMIC(420)로부터 전류를 공급받아 축적하고, 축적된 전류(F)를 IC(440)에 공급해줌으로써 IC(440)의 입력 전압을 일정하게 유지시켜 준다.
PMIC(420)는 PCB(410)의 표면에 실장되고, PMIC(420)의 제 1 전극(즉, 전원 전극)은 비아를 통해 전원 라인(411)에 연결되고 제 2 전극(즉, 그라운드 전극)은 다른 비아를 통해 그라운드 라인(412)에 연결된다. 벌크 커패시터(430)는 PCB(410)의 표면에 실장되고, PMIC(420)에 가깝게 위치한다.
IC(440)는 다수의 전원 핀(441a 및 441b) 및 다수의 그라운드 핀(442a 및 442b)을 포함한다. 핀들(441a, 441b, 442a 및 442b)은 IC(440)의 배면에 위치한다. IC(440)는 PCB(410)의 표면에 실장된다. 다수의 전원 핀(441a 및 441b)은 각각 비아들을 통해 전원 라인(441)에 연결된다. 다수의 그라운드 핀(342a 및 342b) 또한 각각 비아들을 통해 그라운드 라인(442)에 연결된다. 특히, 다수의 전원 핀(441a 내지 441b) 중에서 적어도 하나는 PCB(410)의 비아 홀에 매립된 디캡과 연결된다. 예컨대, 제 1 전원 핀(441a)은 디캡(413)의 제 1 전극(413a)에 직접 연결된다. 종래(예, 도 1)와 비교하면, IC의 전원 핀과 디캡을 연결하는 배선의 길이가 현저하게 줄어든다. 따라서 종래와 비교하면 PI가 개선되고, 디캡이 PCB 내부에 매립(embedded)됨으로써 실장 공간 및 배선의 제약에서 자유롭다. 제 2 전원 핀(441b)은 비아를 통해 PCB(410)의 전원 라인(411)에 연결된다.
범프들(450)은 IC(440)의 전원 핀과 그라운드 핀을 PCB(410)의 표면에 접합시킨다.
도 5는 본 발명의 또 다른 실시예에 따른 장치의 단면도이다.
도 5를 참조하면, 본 발명에 따른 장치(500)는 PCB(510), PMIC(520), 벌크 커패시터(530), IC(540) 및 범프들(550)을 포함한다.
PCB(510)는 전원 라인(511), 그라운드 라인(512), 제 1 디캡(513) 및 제 2 디캡(514)을 포함한다. 디캡들(513 및 514)은 PCB(510)의 내부에 위치한다. 제 1 디캡(513 및 514)들의 제 1 전극들(513a 및 514a)은 각각 전원 라인(511)에 연결되고 제 2 전극들(513b 및 514b)은 각각 그라운드 라인(512)에 연결된다. 예컨대, PCB(510)는 10층 구조일 수 있고, 3층은 전원 라인(511)을 포함하는 전원 층이고 6층은 그라운드 라인(511)을 포함하는 그라운드 층일 수 있다. 이 경우 디캡들(513 및 514)는 각각, 3층에서 6층까지 관통하는 비아 홀에 매립된다. 과전류(G)는 IC(540)로 유입되지 않고 디캡들(513 및 514)을 통해 그라운드 라인(512)으로 빠져 나간다. 디캡들(513 및 514)은 PMIC(520)로부터 전류를 공급받아 축적하고, 축적된 전류(H)를 IC(540)에 공급해줌으로써 IC(540)의 입력 전압을 일정하게 유지시켜 준다.
IC(540)는 다수의 전원 핀(541a 내지 541d) 및 다수의 그라운드 핀(542a 내지 542d)을 포함한다. 핀들(541a 내지 541d, 542a 내지 542d)은 IC(540)의 배면에 위치한다. IC(540)는 PCB(510)의 표면에 실장된다. 다수의 전원 핀(541a 내지 541d)은 각각 비아들을 통해 전원 라인(441)에 연결된다. 다수의 그라운드 핀(542a 내지 542d) 또한 각각 비아들을 통해 그라운드 라인(442)에 연결된다. 특히, 다수의 전원 핀(541a 내지 541d) 중에서 적어도 하나는 비아를 통해 PCB(510)의 내부에 위치한 디캡과 연결된다. 예컨대, 제 1 전원 핀(541a)은 제 1 비아(515)를 통해 제 1 디캡(513)의 제 1 전극(513a)에 연결된다. 또한 제 2 전원 핀(541d)은 제 2 비아(516)를 통해 제 2 디캡(514)의 제 1 전극(514a)에 연결된다. 종래(예, 도 1)와 비교하면, IC의 전원 핀과 디캡을 연결하는 배선의 길이가 현저하게 줄어든다. 따라서 종래와 비교하면 PI가 개선되고, 디캡이 PCB 내부에 매립(embedded)됨으로써 실장 공간 및 배선의 제약에서 자유롭다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(600)은 도전층(611 내지 616)들과, 도전층들(611 내지 616) 사이에 개재되는 절연층들(621 내지 625)과, 비아들(631 및 632)과, 인쇄회로기판(600)에 매립되는 적어도 하나의 디캡(640)을 포함한다.
디캡(640)은 인쇄회로기판(600)의 표면 즉, 1층(611)에서 그라운드 층 예컨대, 4층(614)까지 관통하는 비아 홀에 매립된다. 특정 유전체로 한정되지는 않지만, 예컨대, 전해질 또는 세라믹이 비아 홀에 주입되어 디캡(640)이 제조된다. 다시 말해, 본 발명에 따른 인쇄회로기판의 제조 방법은 비아 홀을 뚫는 단계와, 상기 비아 홀에 페이스트(예컨대, 세라믹 페이스트)를 주입(예컨대, 실크스크린 인쇄 방식)하는 단계와, 주입된 페이스트가 경화되도록 인쇄회로기판을 건조(예컨대, 150~170도에서 30분 동안 건조)하는 단계와, 건조된 페이스트의 양면에 각각 제 1 전극과 제 2 전극을 형성하는 단계를 포함한다.
디캡(640)의 제 1 전극(641)은 인쇄회로기판(600)의 표면을 통해 외부로 노출되고 제 2 전극(642)은 그라운드 층 예컨대, 4층(614)에 연결된다. 도시하지는 않지만, 제 1 전극(641)은 IC(또는 패키지)의 전원 핀에 연결된다. 따라서 과전류(I)는 IC(또는 패키지)로 유입되지 않고 디캡(640)을 통해 4층(614)으로 빠져 나간다. 디캡(640)은 전류를 축적하고, 축적된 전류(J)를 IC(또는 패키지)에 공급하여 IC(또는 패키지)의 입력 전압을 일정하게 유지시켜 준다.
도 7을 참조하면, 그라운드 층은 4층이 아닌 다른 층 예컨대, 6층에 형성될 수도 있다. 이에 따르면 디캡(740)은 인쇄회로기판(700)의 표면에서 6층까지 관통하는 비아 홀에 매립된다.
도 8은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
본 발명의 다른 실시예에 따른 인쇄회로기판(800)은 도전층(811 내지 820)들과, 도전층들(811 내지 820) 사이에 개재되는 절연층들(821 내지 829)과, 비아(831)와, 인쇄회로기판(800)에 매립되는 적어도 하나의 디캡(840)을 포함한다.
비아(831)은 1층(811)과 3층(813)을 연결한다. 여기서 3층(813)은 전원 층이다.
디캡(840)은 전원 층 즉, 3층(813)에서 그라운드 층 예컨대, 6층(816)까지 관통하는 비아 홀에 매립된다. 디캡(840)의 제 1 전극(841)은 3층(813)에 연결되고 제 2 전극(842)은 6층(816)에 연결된다. 도시하지는 않지만, 제 1 전극(841)은 비아(831)를 통해 IC(또는 패키지)의 전원 핀에 연결된다. 따라서 과전류(K)는 IC(또는 패키지)로 유입되지 않고 디캡(840)을 통해 6층(816)으로 빠져 나간다. 디캡(840)은 전류를 축적하고, 축적된 전류(L)를 IC(또는 패키지)에 공급하여 IC(또는 패키지)의 입력 전압을 일정하게 유지시켜 준다.
도 6 내지 도 8에서 도전층의 두께는 12 또는 17.5 마이크로미터로 설계될 수 있다. 절연층의 두께는 60 또는 100 마이크로미터로 설계될 수 있다.
본 발명에 따른 인쇄회로기판은 표면 실장용 디캡과 매립형 디캡을 포함한다. 인쇄회로기판이 설계될 때 커패시턴스 값을 기준으로 표면 실장용과 매립형으로 구분된다. 예컨대, 인쇄회로기판에 100nF의 디캡이 13개, 1000nF의 디캡이 6개, 2200nF의 디캡이 2개, 4700nF의 디캡이 2개 그리고 220nF의 디캡이 1개 필요하다고 가정한다. 이들 중 사용 빈도가 가장 높은 100nF의 디캡 13개와 다음으로 사용 빈도가 높은 1000nF의 디캡 6개가 본 발명에 따른 매립형으로 결정된다. 나머지 디캡들은 표면 실장용으로 결정된다. 물론 사용 빈도와 상관없이 모든 디캡들이 매립형으로 결정될 수도 있다.
또한 인쇄회로기판이 설계될 때 비아홀의 길이를 기준으로 표면 실장용과 매립형으로 구분된다. 예컨대, 1층(611)에서 4층(614)까지 관통하는 비아 홀의 길이가 0.3밀리미터 이상이라고 가정한다. 그러면, 길이(L)가 0.4밀리미터이고 두께(W)는 0.2밀리미터인 표면 실장용 디캡이 매립형 디캡으로 대체 가능하다.
또한 이상의 실시예들에서 그라운드 라인은 전원 라인 아래에 위치하는 것으로 예시되었으나, 전원 라인 위에 위치할 수도 있다.
본 발명에 따른 장치는 PC, 노트북 등과 같은 컴퓨터와, 스마트폰, 휴대폰, PMP, 태블릿 PC, 네비게이션 단말, 게임기와 같은 휴대 단말과, AV(Audio/Video) 기기, TV, 스마트 허브 장치, 파일 서버 등과 같은 가전기기 등에 구비된다.
이상으로 본 발명에 따른 인쇄회로기판 및 이를 포함하는 장치는 전술한 실시 예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위에서 다양하게 변형하여 실시할 수가 있다.
310: PCB, 311: 전원 라인, 312: 그라운드 라인, 313: 제 1 디커플링 커패시터, 314: 제 2 디커플링 커패시터, 320: PMIC, 330: 벌크 커패시터, 340: 패키지, 350: IC, 360: 제 3 디커플링 커패시터, 370: 제 4 디커플링 커패시터, 380: 범프들
410: PCB, 411: 전원 라인, 412: 그라운드 라인, 413: 디커플링 커패시터, 420: PMIC, 430: 벌크 커패시터, 440: IC, 450: 범프들
510: PCB, 511: 전원 라인, 512: 그라운드 라인, 513: 제 1 디커플링 커패시터, 514: 제 2 디커플링 커패시터, 520: PMIC, 530: 벌크 커패시터, 540: IC, 550: 범프들
600: 인쇄회로기판, 611 내지 616: 도전층들, 621 내지 625: 절연층들, 631 및 632: 비아들, 640: 디커플링 커패시터
700: 인쇄회로기판, 740: 디커플링 커패시터
800: 인쇄회로기판, 811 내지 820: 도전층들, 821 내지 829: 절연층들, 831: 비아, 840: 디커플링 커패시터

Claims (11)

  1. 전원 층, 그라운드 층 및 제 1 디커플링 커패시터를 포함하는 인쇄회로기판; 및
    상기 인쇄회로기판의 표면에 실장되는 패키지를 포함하고,
    상기 제 1 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 제 1 디커플링 커패시터의 제 1 전극은 상기 패키지의 전원 핀들 중 하나에 연결되고 상기 제 1 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결되는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서,
    상기 비아 홀은 상기 인쇄회로기판의 표면에서 상기 그라운드 층까지 관통되는 것을 특징으로 하는 장치.
  3. 제 2 항에 있어서,
    상기 제 1 디커플링 커패시터의 제 1 전극은,
    상기 비아 홀을 통해 상기 인쇄회로기판의 표면에 노출되어 상기 패키지의 전원 핀들 중 하나에 직접 연결되는 것을 특징으로 하는 장치.
  4. 제 1 항에 있어서,
    상기 비아 홀은 상기 전원 층에서 상기 그라운드 층까지 관통되는 것을 특징으로 하는 장치.
  5. 제 4 항에 있어서,
    상기 제 1 디커플링 커패시터의 제 1 전극은 상기 전원 층에 연결되는 것을 특징으로 하는 장치.
  6. 제 1 항에 있어서,
    상기 인쇄회로기판의 표면에 실장되는 제 2 디커플링 커패시터를 더 포함하고,
    상기 제 2 디커플링 커패시터는 상기 제 1 디커플링 커패시터보다 사용 빈도가 낮은 것을 특징으로 하는 장치.
  7. 전원 층, 그라운드 층 및 디커플링 커패시터를 포함하는 인쇄회로기판; 및
    상기 인쇄회로기판의 표면에 실장되는 집적회로를 포함하고,
    상기 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 디커플링 커패시터의 제 1 전극은 상기 집적회로의 전원 핀들 중 하나에 연결되고 상기 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결되는 것을 특징으로 하는 장치.
  8. 도전층들;
    상기 도전층들 사이에 각각 개재되는 절연층들; 및
    비아 홀에 매립되고, 상기 도전층들 중 전원 층에 연결되거나 상기 비아 홀을 통해 표면에 노출되는 제 1 전극, 상기 도전층들 중 그라운드 층에 연결되는 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 개재되는 유전체를 포함하는 디커플링 커패시터를 포함하는 인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 비아 홀은 표면에서 상기 그라운드 층까지 관통되는 것을 특징으로 하는 인쇄회로기판.
  10. 제 9 항에 있어서,
    상기 그라운드 층은 4층 또는 6층인 것을 특징으로 하는 인쇄회로기판.
  11. 전원 층, 그라운드 층 및 디커플링 커패시터를 포함하는 인쇄회로기판; 및
    상기 인쇄회로기판의 표면에 실장되는 패키지를 포함하고,
    상기 디커플링 커패시터는 상기 인쇄회로기판의 비아 홀에 매립되고, 상기 디커플링 커패시터의 제 1 전극은 상기 패키지의 전원 핀들 중 하나에 연결되고 상기 디커플링 커패시터의 제 2 전극은 상기 그라운드 층에 연결되는 것을 특징으로 하는 휴대 단말.
KR1020120136644A 2012-11-29 2012-11-29 인쇄회로기판 및 이를 포함하는 장치 KR20140072247A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120136644A KR20140072247A (ko) 2012-11-29 2012-11-29 인쇄회로기판 및 이를 포함하는 장치
US14/092,771 US20140146499A1 (en) 2012-11-29 2013-11-27 Printed circuit board and device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120136644A KR20140072247A (ko) 2012-11-29 2012-11-29 인쇄회로기판 및 이를 포함하는 장치

Publications (1)

Publication Number Publication Date
KR20140072247A true KR20140072247A (ko) 2014-06-13

Family

ID=50773116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136644A KR20140072247A (ko) 2012-11-29 2012-11-29 인쇄회로기판 및 이를 포함하는 장치

Country Status (2)

Country Link
US (1) US20140146499A1 (ko)
KR (1) KR20140072247A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160034155A (ko) * 2014-09-19 2016-03-29 한온시스템 주식회사 자동차용 공기 조화 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
EP3364449A4 (en) * 2015-10-15 2019-07-10 Renesas Electronics Corporation SEMICONDUCTOR COMPONENT
US11696409B2 (en) * 2016-09-30 2023-07-04 Intel Corporation Vertical embedded component in a printed circuit board blind hole
CN114390417B (zh) * 2021-10-12 2023-07-25 苏州清听声学科技有限公司 一种屏幕定向发声装置及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US6621012B2 (en) * 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
US7579925B2 (en) * 2005-11-10 2009-08-25 Teradata Us, Inc. Adjusting a characteristic of a conductive via stub in a circuit board
US7782629B2 (en) * 2007-02-26 2010-08-24 Flextronics Ap, Llc Embedding an electronic component between surfaces of a printed circuit board
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160034155A (ko) * 2014-09-19 2016-03-29 한온시스템 주식회사 자동차용 공기 조화 시스템

Also Published As

Publication number Publication date
US20140146499A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
US8107254B2 (en) Integrating capacitors into vias of printed circuit boards
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US9370103B2 (en) Low package parasitic inductance using a thru-substrate interposer
US8199522B2 (en) Printed circuit board
KR20140072247A (ko) 인쇄회로기판 및 이를 포함하는 장치
US20070253142A1 (en) Array capacitors with voids to enable a full-grid socket
US9967969B2 (en) Multilayer printed circuit board with switching power supply capacitors, broad patterns, and TT-type filter
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US9449762B2 (en) Embedded package substrate capacitor with configurable/controllable equivalent series resistance
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
KR20130072555A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US20140167273A1 (en) Low parasitic package substrate having embedded passive substrate discrete components and method for making same
US8547681B2 (en) Decoupling capacitor
US9345126B2 (en) Semiconductor package and printed circuit board
US20090079074A1 (en) Semiconductor device having decoupling capacitor formed on substrate where semiconductor chip is mounted
JP2009158874A (ja) 基板及びこれを備えた電子装置
JP2007129046A (ja) コンデンサアレイの実装構造
TWI714905B (zh) 電路裝置與電路設計及組裝方法
US10299381B2 (en) Electronic device and substrate
US11406006B2 (en) Electromagnetic (EM) field rotation for interconnection between chip and circuit board
US11711893B2 (en) Electronic component, voltage regulation module and voltage stabilizer
CN206293432U (zh) 连接元件、以及半导体元件相对于安装基板的安装结构
TWI628771B (zh) 半導體元件搭載基板
US9984984B1 (en) Semiconductor element mounting board
JP2017092177A (ja) 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid