KR20140067039A - 광전자 소자 - Google Patents

광전자 소자 Download PDF

Info

Publication number
KR20140067039A
KR20140067039A KR1020147006455A KR20147006455A KR20140067039A KR 20140067039 A KR20140067039 A KR 20140067039A KR 1020147006455 A KR1020147006455 A KR 1020147006455A KR 20147006455 A KR20147006455 A KR 20147006455A KR 20140067039 A KR20140067039 A KR 20140067039A
Authority
KR
South Korea
Prior art keywords
optoelectronic device
semiconductor layer
hydrophobic
layer sequence
hydrophobic layer
Prior art date
Application number
KR1020147006455A
Other languages
English (en)
Inventor
클라우스 뮐러
구드룬 린트베르크
리카르트 바이슬
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20140067039A publication Critical patent/KR20140067039A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 광전자 소자의 주변을 향하며, 광전자 소자의 표면(10)에 적어도 부분적으로 도포된 소수성 층(3)에 의해 형성된 외부 표면(30)을 갖는 광전자 소자에 관한 것이다.

Description

광전자 소자{OPTOELECTRONIC COMPONENT}
광전자 소자가 명시된다.
본 특허 출원은, 개시 내용이 본 출원에 참조로 포함된, 독일 특허출원 제102011113428.3호인 우선권을 주장한다.
광전자 소자, 및 특히, 예를 들어 유기 발광 다이오드(OLED)와 같은 유기 기능성 재료를 포함하는 광전자 소자는, 예를 들어 수분 및 산소와 같은 주위 분위기의 영향에 극도로 민감할 수 있다. 따라서, 그로부터의 보호를 위해, 장기간의 작동 수명을 위해서는 유기 광전자 소자를 밀봉 봉인할 필요가 있다.
예로서, 소자의 기판상의 접착층에 의해 유리 커버를 접착제 접합시킴으로써, 예를 들어 캐비티를 갖는 유리 기판의 형태인 유리 커버에 의해 유기 광전자 소자를 캡슐화하는 것이 공지되어 있다. 통상적으로, 예를 들어 미국 특허공개 제US2004/0108811 A1호에 설명된 바와 같이, 접착제를 통해 침투할 수 있는 수분 또는 산소를 잡아두기 위해, 제올라이트로 구성된 불투명 액체-흡수 물질(게터)이 또한 캐비티에 접착제로 접합된다.
또한, 수분 및 산소에 대해 유기 광전자 소자를 밀봉하는 박막을 포함하는 박막 캡슐화가 공지되어 있다. 유리 커버에 의한 캡슐화에 비해, 박막 캡슐화는 더 용이하게 산업화가능하고 따라서 추가 개발에 있어서 선호된다. 박막 캡슐화의 예는 독일 특허공보 제DE 102008031405호, 제DE 102008048472호, 제DE 102008019900호 및 제DE 102009024411호에 설명된다.
무기 광전자 소자, 예를 들어 무기 발광 다이오드(LED)는 또한 특정 감도, 및 수분에 의해 유발된 에이징 거동(ageing behavior)을 갖는다. 따라서, 상기 광전자 소자는, 통상적으로, 플라스틱, 예를 들어 실리콘 포팅(silicon potting)에 의해 캡슐화된다. 또한, 상술한 박막 캡슐화에 의해 유해 물질로부터 무기 광전자 소자를 보호하는 것도 가능하다.
하지만, 박막 캡슐화는 종종 수분 안정성을 갖지 않으며, 광전자 소자의 높은 장기 안정성에 필요한 불투과성을 갖지 않는다.
특정 실시형태의 적어도 하나의 목적은 광전자 소자를 명시하는 것이다.
상기 목적은 독립 특허 청구항에 따른 물품에 의해 달성된다. 유리한 실시형태 및 물품의 개발은 종속 청구항에서 특징지어지고 후속하는 설명 및 도면으로부터 더욱 명백하다.
적어도 한 실시형태에 따라, 광전자 소자는 광전자 소자의 주변을 향하는 외부 표면을 갖는다. 즉, 이는 광전자 소자의 외부 표면이 주위 분위기와 직접 접촉함을 의미한다. 이는 또한, 주위 분위기로부터의 기체 및/또는 액체, 즉, 예를 들어 산소, 황화 수소 및/또는 수분이 외부 표면 상에 직접 작용할 수 있음을 의미한다.
추가 실시형태에서, 광전자 소자의 주변을 향하는 외부 표면은 광전자 소자의 표면 상에 적어도 부분적으로 도포된 소수성 층에 의해 형성된다. 따라서, 소수성 층은 주위 분위기에 직접적으로 노출되고, 예를 들어 캡슐화 층 또는 캡슐화 장치(encapsulation arrangement)와 같은 추가 층들에 의해 피복되지 않는다.
소수성 층의 소수성 특성으로 인해, 소수성 층에 의해 형성된 외부 표면의 표면 에너지를 광전자 소자의 비-피복 표면에 비해 감소시키는 것이 가능하다. 이는 특히, 극성 액체 또는 물질, 예를 들어 수분과의 접촉 각을 감소시키고, 그 결과로서, 예를 들어 수적(water droplets)과 외부 표면 간의 접촉 면적이 감소한다. 그 결과로서, 예를 들어 광전자 소자의 표면 상에서 수분 흡수를 감소시키는 것이 가능하다. 또한, 외부 표면 상에서, 예를 들어 수분과 같은 극성 물질의 접착 능력도 또한 감소한다. 그 결과, 외부 표면에 대한 자체-세정 효과, 및 예를 들어 소위 연잎 효과(lotus effect)로도 지칭되는, 외부 표면에 대한 방오 효과 또는 방습(antiwetting) 효과를 달성하는 것이 가능하다.
특히 바람직하게는, 소수성 층은, 주위 분위기에 민감하거나 주위 분위기의 수분 및/또는 기체를 적어도 부분적으로 투과가능한 광전자 소자의 적어도 모든 표면을 피복하여, 상기 표면들이 소수성 층으로 인해 광전자 소자의 소수성 외부 표면을 형성하도록 한다.
소수성 층은, 특히, 소수성 외부 표면을 형성하는 소수성 기를 포함할 수 있다. 소수성 기는 각 경우에, 예를 들어 적어도 하나의 과불화 탄소를 포함할 수 있다. 소수성 기는 사슬형 분자에 포함될 수 있다. 예로서, 소수성 층의 재료는 한 말단에 CF3기를 갖는 치환 또는 비치환 탄화수소 사슬을 포함할 수 있다.
소수성 층의 재료는, 작용기화(functionalized)될 수 있는 실란 기를 추가로 포함할 수 있다. 상기 실란 기는, CF3기가 존재하지 않는, 예를 들어 탄화수소 사슬과 같은 분자 사슬의 말단에 존재할 수 있다. 작용기화된 실란 기는 광전자 소자의 표면과 공유결합을 형성할 수 있어서, 광전자 소자의 표면 상에 소수성 층을 고정시킬 수 있다. 실란 기가 존재하지 않을 경우, 광전자 소자 상에서의 소수성 층의 고정은 또한, 수소 브리지 결합 또는 반데르 발스 상호작용에 의해 유발될 수 있다.
소수성 층의 재료는, 예를 들어, 적어도 부분적으로 PTFE-형일 수 있으며, 즉, 이는, 폴리테트라플루오로에틸렌(PTFE)과 유사하며 CF2 및 CF3 기를 포함할 수 있는 플루오로카본을 포함하여, 소수성 특성이 초래된다.
소수성 기는 광전자 소자의 표면으로부터 떨어져 마주보는 소수성 층의 외부 표면에 존재할 수 있으며, 광전자 소자의 외부 표면의 적어도 일부를 형성할 수 있다. 그 결과, 소수성 층은 특히 비-습윤성일 수 있고, 다른 재료들에 대해 물리치도록 작용할 수 있다.
추가 실시형태에 따라, 소수성 층의 두께는 1 nm 이상 10 nm 이하의 범위이다. 소수성 층은 하나 또는 복수의 단분자막(molecular monolayers)으로 존재할 수 있다.
추가 실시형태에 따라, 소수성 층은 소자의 표면으로부터 떨어져 마주하며 주변을 향하는 소수성 작용기를 포함하는 단분자막을 포함한다.
추가 실시형태에 따라, 소수성 층은 불화 유기클로로실란을 포함한다. 상기 재료는 불화 알킬 라디칼이 부착된 염소-치환 실란 기를 포함한다. 예로서, 소수성 층은 표면에 하나 또는 복수의 후속하는 재료 또는 그의 조합을 도포함으로써 형성될 수 있다: CF3(CF2)7(CH2)2SiCl3(헵타데실데카플루오로데실트리클로로실란), CF3(CF2)7(CH2)2Si(CH3)2(CH)10SiCl2((헵타데실데카플루오로데실디메틸실릴)-데실-트리클로로실란), CF3(CF2)5(CH2)2SiCl3.
추가 실시형태에 따라, 소수성 층은 자가-조립 단분자막(SAM)을 포함하거나, 그에 의해 형성된다. 예를 들어 서술된 불화 유기클로로실란의 하나를 포함하는 자가조립층은, 예를 들어 탈염화수소화(dehydrochlorination) 반응에 의해 광전자 소자의 표면 상의 히드록시기와 결합될 수 있다. 또한, 예를 들어, 상기 광전자 소자의 표면 상에 소수성 층을 형성하기 위해 헥사메틸실록산에 용해된 클로로실란의 혼합물에 광전자 소자를 노출시키는 것도 가능하다. 또한, 소수성 층은 서로의 위에 복수의 자가조립 단분자막을 포함할 수도 있다.
추가 실시형태에 따라, 소수성 층은 초소수성(superhydrophobic) 재료를 포함한다. 여기 및 이하에서, 초소수성은, 특히 물과의 접촉 각이 160˚이상인 재료를 나타낸다.
추가 실시형태에 따라, 광전자 소자는 작동중에 광을 방출할 수 있고/있거나 광을 검출할 수 있는 활성 영역을 갖는 하나 또는 복수의 반도체 층 시퀀스(sequence)를 갖는다. 반도체 층 시퀀스는 무기 및/또는 유기 반도체 재료를 기재로 할 수 있다.
특히 바람직하게는, 소수성 층은 투명하여, 소수성 외부 표면을 통해 광이 방출될 수 있거나, 광이 수신될 수 있다.
추가 실시형태에 따라, 반도체 층 시퀀스는 무기 반도체 층 시퀀스이다. 무기 반도체 층 시퀀스는, 예를 들어, 광-방출 또는 광-검출 반도체 칩으로 구현되며 광전자 소자의 작동중에 광을 방출 또는 검출할 수 있는 활성 영역을 갖는 무기 반도체 칩으로 구현될 수 있다. 반도체 층 시퀀스는 파장에 따라 상이한 반도체 재료 시스템을 기재로 제조될 수 있다. 장파인 적외선 내지 적색 복사선에 있어서, 예를 들어, InxGayAl1 -x- yAs를 기재로 한 반도체 층 시퀀스가 적합하고; 적색 내지 황색 복사선에 있어서, 예를 들어, InxGayAl1 -x- yP를 기재로 한 반도체 층 시퀀스가 적합하고; 단파인 가시광, 특히 녹색 내지 청색 광의 범위에 있어서, 및/또는 UV 복사선에 있어서, 예를 들어, InxGayAl1 -x- yN를 기재로 한 반도체 층 시퀀스가 적합하며, 각 경우에, 0≤x≤1 및 0≤y≤1가 유효하다.
무기 반도체 층 시퀀스는, 예를 들어 MOVPE(metal organic vapor phase epitaxy) 또는 MBE(molecular beam epitaxy)와 같은 에피택시 법에 의해 성장 기판상에 성장시킬 수 있으며 전기 접촉을 구비할 수 있다.
또한, 반도체 층 시퀀스는 캐리어 기판으로 이동할 수 있으며, 성장 기판은 박화되거나 완전히 제거될 수 있다. 기판으로서 성장 기판 대신 캐리어 기판을 갖는 상기 반도체 칩은 또한 소위 박막 반도체 칩으로도 지칭될 수 있다.
박막 반도체 칩은, 특히, 하기 특징적인 특성에 의해 구별된다:
- 캐리어 기판을 향한 반도체 층 시퀀스의 제1 주 영역에 반사 층이 도포 또는 형성되며, 상기 반사 층은 반도체 층 시퀀스에서 생성된 전자기 복사선의 적어도 일부를 반도체 층 시퀀스로 재반사시키고;
- 반도체 층 시퀀스의 두께는 20 ㎛ 이하의 범위, 특히 4 ㎛와 10 ㎛ 사이의 범위이고;
- 반도체 층 시퀀스는, 이상적으로 에피택셜 반도체 층 시퀀스에서 광의 대략적인 에르고딕(ergodic) 분포를 초래하는, 즉, 가능한 한 에르고딕식 확률론적(stochastic) 산란 거동을 갖는 혼합 구조를 갖는 적어도 하나의 영역을 갖는 적어도 하나의 반도체 층을 포함한다.
박막 반도체 칩은, 상당히 근접하게는, 랑베르(Lambertian) 표면 발광체이다. 박막 발광 다이오드 칩의 기본 원리는 예를 들어 문헌 [I.Schnitzer et al.,Appl.phys.Lett.63(16), October 18,1993, 2174-2176]에 설명된다.
무기 반도체 층 시퀀스 및 무기 반도체 칩에 관련된 추가 특징 및 실시형태는 당업자에게 공지되어 있으며, 따라서 여기서는 추가로 설명하지 않을 것이다.
추가 실시형태에 따라, 반도체 층 시퀀스는 유기 반도체 층 시퀀스이다. 특히, 유기 반도체 층 시퀀스는 이 경우에 유기 발광 다이오드(OLED) 또는 유기 포토다이오드(OPD)로서 구현될 수 있다. 이 목적을 위해, 유기 반도체 층 시퀀스는 광전자 소자의 작동 중에 전자기 복사선을 방출 또는 검출하기에 적합한 활성 영역을 가질 수 있다. 유기 반도체 층 시퀀스는, 특히, 적어도 하나가 투명한 양태로 구현되는 제1 및 제2 전극 사이의 기판상에 유기 재료로 구성된 복수의 기능성 층들, 예를 들어 전자 수송 층, 전계발광 층 및/또는 정공 수송 층을 포함할 수 있다.
예로서, 기판은 유리, 석영, 플라스틱 필름, 금속, 금속 필름, 실리콘 웨이퍼 또는 일부 다른 적절한 기판 재료를 포함할 수 있다. 유기 반도체 층 시퀀스가 OLED로서 및 이 경우에 더욱이 소위 "배면 발광체(bottom emitter)"로서 구현되는 경우, 즉, 활성 영역에서 생성되는 복사선이 기판을 통해 방출되는 경우, 기판은 특히 투명한 양태로도 구현된다. 기판으로부터 떨어져 마주하는 전극이 투명한 경우, 유기 반도체 층 시퀀스는 소위 "전면 발광체(top emitter)"로서 구현된다.
제1 및 제2 전극의 적어도 하나는, 예를 들어, 투명 도전성 산화물을 포함하거나 그로 구성될 수 있다. 투명 도전성 산화물(줄여서: "TCO")은 투명한 도전성 재료이며, 일반적으로, 예를 들어 산화 아연, 산화 주석, 산화 카드뮴, 산화 티타늄, 산화 인듐 또는 산화 인듐 주석(ITO)과 같은 금속 산화물이다. 예를 들어 ZnO, SnO2 또는 In2O3와 같은 2원 금속-산소 화합물과 함께, 예를 들어 Zn2SnO4, CdSnO3, ZnSnO3, MgIn2O4, GaInO3, Zn2In2O5 또는 In4Sn3O12와 같은 3원 금속-산소 화합물, 또는 상이한 투명 도전성 산화물의 혼합물도 또한 TCO 그룹에 속한다. 또한, TCO는 화학양론적 조성에 반드시 상응할 필요는 없으며 p- 또는 n-도핑될 수도 있다.
또한, 제1 및 제2 전극의 적어도 하나는, 예를 들어, 알루미늄, 바륨, 인듐, 은, 금, 마그네슘, 칼슘 또는 리튬 및 그의 화합물, 조합 및 합금과 같은 금속을 포함하거나 그로 구성될 수 있다.
반도체 층 시퀀스의 유기 기능성 층들은 유기 중합체, 유기 올리고머, 유기 단량체, 유기의 저 분자량의 비-중합성 분자("저분자") 또는 그의 조합을 포함할 수 있다. 특히, 전계발광 층 또는 전계발광 영역으로 정공을 효과적으로 주입하는 것이 가능하도록 하기 위해, 유기 반도체 층 시퀀스는 정공 수송 층으로서 구현된 기능성 층을 갖는 것이 유리할 수 있다. 예로서, 3차 아민, 카르바졸 유도체, 도전성 폴리아닐린 또는 폴리에틸렌 디옥시티오펜이 정공 수송 층의 재료로서 유리한 것으로 입증될 수 있다. 또한, 적어도 하나의 기능성 층은 전계발광 층으로서 구현되는 것이 유리할 수 있다. 상기 목적을 위해 적합한 재료는 형광 또는 인광으로 인해 복사선을 방출하는 재료, 예를 들어, 폴리플루오렌, 폴리티오펜 또는 폴리페닐렌 또는 그의 유도체, 화합물, 혼합물 또는 공중합체를 포함한다. 기능성 층들의 재료에 따라, 생성된 제1 복사선은 자외선 내지 적색 스펙트럼 범위의 개별 파장 또는 범위 또는 그의 조합을 가질 수 있다.
유기 반도체 층 시퀀스, 및 특히 OLED 또는 OPV에 관련된 추가 특징 및 실시형태는 당업자에게 공지되어 있으며, 여기서는 추가로 설명하지 않을 것이다.
예를 들어 기능성 층 및/또는 전극 층에 있어서, 무기 및 유기 반도체 층 시퀀스에 사용된 재료는, 예를 들어 수분, 산소 및/또는 황화 수소와 같은 유해 물질에 대해 감도가 높을 수 있다.
추가 실시형태에 따라, 적어도 일부가 소수성 층으로 피복된 표면은 반도체 층 시퀀스의 층에 의해 형성된다. 특히, 이 경우, 반도체 층 시퀀스는 무기 반도체 층 시퀀스 또는 무기 반도체 칩일 수 있다. 반도체 층 시퀀스 바로 위의 외부 층으로서 소수성 층이 도포된 사실로 인해, 예를 들어 수분, 산소 또는 황화 수소와 같은 주변으로부터의 유해 물질에 의한 반도체 칩의 반도체 층 시퀀스의 습윤(wetting)이 상당히 감소할 수 있다. 특히 바람직하게는, 무기 반도체 층 시퀀스 또는 반도체 칩은 주변을 향하는 모든 표면 상에서 소수성 층으로 피복된다. 예로서, 반도체 층 시퀀스는 캐리어 상에 배치될 수 있으며 캐리어로부터 떨어져 마주하는 모든 표면 상에서 소수성 층으로 피복될 수 있다. 결과적으로, 반도체 층 시퀀스 및 따라서 광전자 소자가 소수성 외부 층으로 인해 주위 분위기에 직접 노출되고 추가 캡슐화 장치 없이 작동되는 것이 가능할 수 있다.
추가 실시형태에 따라, 광전자 소자는 반도체 층 시퀀스를 보호하기 위해 반도체 층 시퀀스 상에 캡슐화 장치를 가질 수 있다. 캡슐화 장치는, 각 경우에, 산화물, 질화물 및 산질화물로부터 선택된 하나 또는 복수의 재료를 포함하는 적어도 하나 또는 복수의 배리어 층을 가질 수 있다. 특히, 캡슐화 장치는 박막 캡슐화로서 구현될 수 있다.
박막 캡슐화로서 구현된 캡슐화 장치는, 본 경우에서, 분위기 물질, 특히 수분 및 산소, 또는 그 밖에, 예를 들어 황화 수소와 같은 부식성 기체와 같은 추가 유해 물질에 대한 배리어를 형성하기에 적합한 장치를 의미하는 것으로 이해된다. 즉, 박막 캡슐화는 기껏해야 매우 적은 비율의 분위기 물질이 이를 통과할 수 있는 방식으로 구현된다. 상기 배리어 효과는, 실질적으로, 박막으로서 구현되고 캡슐화 장치의 일부인 배리어 층 및/또는 보호층에 의해 캡슐화 장치에서 발생된다. 캡슐화 장치의 층들은 일반적으로 수백 nm 이하의 두께를 갖는다.
추가 실시형태에 따라, 캡슐화 장치는 캡슐화 장치의 배리어 효과를 유발하는 박막을 포함하거나 이들로 구성된다. 박막은, 예를 들어 ALD(atomic layer deposition)법에 의해 도포될 수 있다. 이는, 본 경우에, 제1 기상 화합물이 표면 상에 흡착될 수 있도록, 코팅되는 표면을 구비하는 용적에 제1 기상 출발 화합물이 공급되는 방법을 나타낸다. 표면이 바람직하게는 완전히 또는 거의 완전히 제1 출발 화합물로 피복된 후에, 여전히 기상 형태 및/또는 표면 상에 흡착되지 않은 형태로 존재하는 제1 출발 화합물 부분은 일반적으로 용적에서 다시 제거되고 제2 출발 화합물이 안에 공급된다. 표면에 흡착된 제1 출발 화합물과 화학적으로 반응하기 위해 제2 출발 화합물을 제공하여, 고형 ALD 층을 형성한다. ALD 도중에 2개 초과의 출발 화합물이 사용될 수도 있음이 지적되어야 한다.
캡슐화 장치의 층에 적합한 재료는, 예를 들어, 산화 알루미늄, 산화 아연, 산화 지르코늄, 산화 티타늄, 산화 하프늄, 산화 란타늄이다.
바람직하게는, 캡슐화 장치는 각각 두께가 하나의 원자층 이상 10 nm 이하 사이인 복수의 박막을 갖는 층 시퀀스를 갖는다.
ALD에 의해 생성된 박막과 달리, 또는 이에 추가하여, 캡슐화 장치는 적어도 하나의 또는 복수의 추가 층들, 즉, 특히 열 기상 증착법에 의해, 또는 예를 들어 스퍼터링 또는 PECVD(plasma enhanced chemical vapor deposition)와 같은 플라즈마-강화 공정에 의해 퇴적된 배리어 층들 및/또는 보호층들을 가질 수 있다. 이를 위한 적절한 재료는 상술한 재료, 및 질화 실리콘, 산화 실리콘, 산질화 실리콘, 산화 인듐 주석, 산화 인듐 아연, 알루미늄-도핑 산화 아연, 산화 알루미늄, 및 상술한 재료들의 혼합물 및 합금일 수 있다. 하나 또는 복수의 추가 층은, 이 경우에, 예를 들어 두께가 1 nm 이상 5 ㎛ 이하이다. 특히 바람직하게는, 하나 또는 복수의 추가 층은 두께가 1 nm 이상 400 nm 이하이다.
ALD 또는 추가 방법들 중 하나에 의해 생성된 복수의 층들로 캡슐화 장치를 구성한 결과로서, 개별 층들의 생성 동안 발생할 수 있고 수분 및/또는 추가 유해 물질에 대한 확산 채널을 형성할 수 있는 격자 결함 및 결함은 위에 놓인 층들에 의해 적어도 일부가 봉인될 수 있다.
추가 실시형태에 따라, 소수성 층으로 적어도 일부가 피복된 표면은 캡슐화 장치의 표면에 의해 형성된다. 캡슐화 장치는 캐리어를 향하는 측으로부터 이격된 모든 표면 상에서 반도체 층 시퀀스를 피복할 수 있고, 따라서 유해 물질에 대한 배리어로서 캐리어와 함께 작용할 수 있다. 캡슐화 장치는, 예를 들어 전체 면적 위에서 소수성 층으로 피복될 수 있다. 소수성 외부 층이 캡슐화 장치상에 추가로 배치되는 사실로 인해, 예를 들어 주변으로부터의 수분으로 캡슐화 장치가 습윤되는 것이, 소수성 외부 층을 갖지 않는 소자에 비해 상당히 감소한다. 캡슐화 장치가 결함을 갖는 경우, 소수성 층상의 수분에 대한 접촉 면적이 비-피복 표면에 비해 상당히 더 작으므로, 예를 들어 수분과 같은 유해 물질이 상기 결함을 통해 캡슐화 장치로 침투하여 광전자 소자의 불량을 초래할 수 있는 가능성이 최소화될 수 있다. 따라서, 광전자 소자의 불량 가능성이 감소할 수 있다. 따라서, 소수성 층은, 캡슐화 장치의 층들과 같이, 소수성 층 자체가 가능한 한 밀봉하여 불투과성인 층이 되도록 하지 않고도, 유해 물질에 대한 광전자 소자의 추가 보호를 강화할 수 있다.
추가 실시형태에 따라, 반도체 층 시퀀스는 캐리어 상에 배치된다. 캐리어는, 예를 들어, 기판, 인쇄 회로 기판, 세라믹 캐리어, 플라스틱 캐리어 또는 인쇄 회로 기판일 수 있다. 또한, 캐리어는, 예를 들어, 반도체 층 시퀀스가 그 위에 도포된 리드 프레임을 갖는 플라스틱 하우징일 수 있다. 반도체 층 시퀀스와 접촉하게 하도록 하기 위해 제공된 하나 또는 복수의 전기 접촉 영역이 캐리어 상에 존재할 수 있다.
또한, 반도체 층 시퀀스는 반도체 층 시퀀스가 이를 통해 전기적으로 접속되는 적어도 하나의 전기 접촉 영역을 갖는 캐리어 상에 배치될 수 있다. 예를 들어 금속 층을 포함하거나 그로 구성된, 예를 들어 은을 포함하거나 그로 구성된 전기접촉 영역은 적어도 일부가 소수성 층으로 피복될 수 있다. 따라서, 전기 접촉 영역을 형성하는 금속 층은 유해 물질로부터 보호될 수 있으며, 예를 들어 은의 경우에, 예를 들어 황화 수소와 같은 부식성 기체의 영향으로부터 주로 보호될 수 있다. 따라서, 이 경우에 전기 접촉 영역에 대한 에이징 효과(ageing effects)가 감소할 수 있으며, 그 결과, 소자의 더 긴 수명이 획득될 수 있다.
추가 실시형태에 따라, 광전자 소자는, 반도체 층 시퀀스 및 소수성 층 위에 배치되며 광전자 소자의 주변으로 개방된 캐비티를 갖는 커버를 갖는다. 커버는, 반도체 층 시퀀스가 배치되는 오목부를 갖고 개구부 또는 채널에 의해 주변을 향해 개방된, 예를 들어 유리 커버 또는 플라스틱 커버에 의해 형성될 수 있다. 따라서, 커버는, 커버의 캐비티 내에 존재하는 특정한 봉인된 미기후(microclimate) 없이, 반도체 층 시퀀스에 대한 특정 보호, 특히 기계적 보호를 제공할 수 있다. 통기 슬롯을 구비한 상기 커버는, 예를 들어 자동차 응용에 제공된다.
채널 또는 개구부를 통해 커버의 캐비티에 침투할 수 있는 수분 및 부식성 기체는 소수성 층에 의해 피복된 표면을 오직 적은 정도로만 습윤시킬 수 있거나 전혀 습윤시킬 수 없으며, 따라서, 상기와 같은 반-밀봉(semihermetically) 폐쇄 패키지에서 손상을 방지할 수 있다.
추가 장점, 유리한 실시형태 및 개량은 도면과 관련하여 하기 설명한 예시적 실시형태로부터 명백하게 될 것이다.
도 1은 한 예시적 실시형태에 따른 광전자 소자의 개략적 예시를 도시하는 도면,
도 2a 내지 2c는 추가 예시적 실시형태에 따른 광전자 소자의 개략적 예시를 도시하는 도면.
도 3a 및 3b는 추가 예시적 실시형태에 따른 광전자 소자의 개략적 예시를 도시하는 도면.
도 4a 및 도 4b는 추가 예시적 실시형태에 따른 광전자 소자를 제조하기 위한 장치를 도시하는 도면.
도 5는 추가 예시적 실시형태에 따른 광전자 소자의 개략적 예시를 도시하는 도면.
예시적 실시형태 및 도면에서, 동일하거나, 동일한 종류이거나, 동일하게 작용하는 요소들은 각 경우에 동일한 참조 부호로 제공될 수 있다. 예시된 요소들 및 서로에 대한 그들의 크기 관계는 실제 크기에 비례하는 것으로 간주되지 않아야 하며; 오히려, 예를 들어, 층, 구조 부분, 성분 및 영역과 같은 개별 요소들은 더 잘 예시하는 것이 가능하도록 하고/하거나 더 나은 이해를 제공하기 위해 크기가 과장되어 예시될 수 있다.
도 1은 한 예시적 실시형태에 따른 광전자 소자(100)를 도시한다. 광전자 소자(100)는, 광전자 소자(100)의 주변을 향하며 광전자 소자(100)의 표면(10)상의 적어도 일부에 도포된 소수성 층(3)에 의해 형성된 외부 표면(30)을 갖는다.
도시된 예시적 실시형태에서, 광전자 소자의 표면(10)은 반도체 층 시퀀스(1)에 의해 형성된다. 특히, 도시된 예시적 실시형태에서, 반도체 층 시퀀스(1)는 무기 반도체 층 시퀀스로서 구현되며, 이 경우, 특히 무기 반도체 칩으로서 구현된다. 이 목적을 위해, 반도체 층 시퀀스(1)는 개요 부분에서 상술한 바와 같은, 화합물 반도체 재료 시스템, 예를 들어 질화물, 인화물 또는 비화물 화합물 반도체 재료 시스템을 기재로 한 에피택셜 성장 반도체 층 시퀀스로서 구현된다. 반도체 층 시퀀스(1)는 작동중에 전자기 복사선, 특히 자외선 내지 적외선 광을 방출 또는 검출하기에 적합하고 이를 위해 설계된 적어도 하나의 활성층 또는 활성 영역을 갖는다. 또한, 반도체 층 시퀀스(1)는, 이에 의해 반도체 층 시퀀스와의 전기 접촉이 이루어질 수 있는 전기 접촉 층을 갖는다. 개별 층 및 그들의 기능 및 구성은 당업자에게 공지되어 있으며, 따라서 여기서는 명료성을 위해 도시하지 않는다.
반도체 층 시퀀스(1)는 캐리어(2) 상에 배치된다. 캐리어(2)는, 예를 들어, 반도체 층 시퀀스(1)용 캐리어 기판, 또는 그밖에 예를 들어 세라믹 캐리어, 플라스틱 캐리어, 인쇄 회로 기판, 회로 기판, 또는 도전체 트랙 또는 리드 프레임을 갖는 플라스틱 필름에 의해 형성될 수 있다.
수분으로부터 반도체 층 시퀀스(1)를 보호하기 위해, 특히, 캐리어(2)로부터 떨어져 마주하는 전체 표면(10), 즉, 캐리어(2)로부터 떨어져 마주하는 상부 측 및 또한 반도체 층 시퀀스(1)의 측부 영역은 소수성 층(3)으로 피복된다. 결과적으로, 도시된 예시적 실시형태에서, 광전자 소자(100)의 경우, 캐리어(2)로부터 이격된 모든 외부 표면은 소수성 층(3)에 의해 형성된다.
도시된 예시적 실시형태에서, 소수성 층(3)은 적어도 일부가 과불화된 탄소 원자를 포함하는 소수성 기를 포함한다. 특히, 소수성 층의 재료는 예를 들어 PTFE-형 양태로 구현되며 PTFE-형 플루오로탄소를 포함한다. 광전자 소자(100)의 외부 표면(30)에서 소수성 층(3)의 소수성 특성의 결과로서, 외부 표면(30)의 표면 에너지는 반도체 층 시퀀스(1)의 표면(10)에 비해 감소한다. 그 결과, 외부 표면(30)의 습윤성이 표면(10)의 습윤성보다 상당히 더 낮아서, 예를 들어 수분과 외부 표면(30) 간의 접촉 영역이 반도체 층 시퀀스(1)의 표면(10)과 수분 간의 접촉 영역에 비해 상당히 최소화된다. 그 결과, 표면(10)을 수분 습윤하여 가능하게는 반도체 층 시퀀스(1)를 손상시킬 가능성이 상당히 감소한다. 또한, 외부 표면(30)상의 극성 물질의 접착 능력도 감소하며, 그 결과로서, 외부 표면에 대한 자체-세정 효과를 수득하는 것이 가능하다.
따라서, 예를 들어 공기 습도 또는 부식성 기체와 같은 친수성 물질로의 습윤은, 반도체 층 시퀀스(1)의 표면(10)에 비해, 소수성 층(3), 및 외부 표면(30)의 표면 장력 - 그에 따라 변경된 - 에 의해 방지될 수 있거나 적어도 상당히 감소할 수 있으므로, 이에 따라 광전자 소자(100) 및 특히 반도체 층 시퀀스(1)는 추가 캡슐화 또는 보호 장치 없는 분위기 조건하에서 작동될 수 있다. 소수성 층(3)은, 특히, 작동 중에 반도체 층 시퀀스(1)에서 생성된 광이 소수성 외부 표면(30)을 통해 방출될 수 있도록 하는 작은 두께 및 그와 관련된 높은 투명도를 갖는다.
반도체 층 시퀀스(1)의 표면(10) 상에만 소수성 층(3)을 갖는 도시된 예시적 실시형태에 추가하여, 소수성 층(3)은 또한 캐리어(2) 상에 적어도 부분적으로 또는 전체적으로 도포될 수도 있어서, 캐리어(2)의 표면도 또한 소수성 외부 표면 및 이에 따른 낮은 습윤성을 갖는다.
도 2a 내지 2c는 추가 예시적 실시형태에 따른 광전자 소자(200)를 도시한다. 이 경우, 도 2a에 도시된 바와 같이, 광전자 소자(200)는, 예를 들어 개요 부분에 설명된 바와 같이, OLED 또는 OPD로서 구현된 유기 반도체 층 시퀀스를 갖는다. 상기 목적을 위해, 반도체 층 시퀀스(1)는 기능성 유기 층들을 가지며, 특히, 예를 들어 OLED의 경우에, 두 전극들 사이에 전계발광 층 및 정공 수송 층 및/또는 전자 수송 층을 갖는다. 이 경우, 광전자 소자(200)는, 캐리어 기판으로서 구현된 캐리어(2)를 통해 광이 방출되는 소위 배면 발광체, 또는 캐리어(2)에서 떨어져 마주하는 방향으로 광이 방출되는 소위 전면 발광체 중 하나로서 구현될 수 있다.
캡슐화 구성(4)은 반도체 층 시퀀스(1) 위에 배치되고, 상기 캡슐화 장치는 박막 캡슐화로서 구현되며 복수의 배리어 층을 갖는다. 배리어 층은 ALD에 의해 박막으로서 도포되며, 예를 들어, 산화 알루미늄, 산화 아연, 산화 지르코늄, 산화 티타늄, 산화 하프늄, 산화 란타늄 또는 그의 조합을 포함한다. 캡슐화 구성(4)의 박막 각각은 두께가 단지 수십 nm이며, 따라서 캡슐화 구성(4)은 투명하다.
비록 ALD에 의해 고도의 불투과성 캡슐화 장치가 생성될 수 있지만, 그럼에도 불구하고, 캡슐화 장치는, 외부로부터 침투하는 수분 또는 부식성 기체에 대한 채널을 형성할 수 있는 결함을 갖는 것이 가능할 수 있다. 도 2b는 순수하게 예로서, 채널로서 구현된 결함(40)을 갖는 캡슐화 구성(4)이 그 위에 배치된 반도체 층 시퀀스(1)로부터의 발췌를 도시한다. 소위 핀홀로도 지칭되는 상기 채널(40)을 통해, 외부로부터의 수분이 반도체 층 시퀀스(1)에까지 침투할 수 있는 것이 가능할 수 있다. 도 2b에서 순수하게 예로서 도시된 바와 같이, 높은 표면 에너지 및 이에 따라 예를 들어 수분과 같은 극성 물질에 대한 높은 습윤성을 갖는 캡슐화 구성(4)만 존재할 경우, 수적(9)은 캡슐화 구성(4)에 대해 큰 접촉 면적을 갖는다. 이는, 결함(40)이 존재하는 캡슐화 구성(4)의 영역에서 대기 습도로부터의 수적(9)이 흡수될 가능성을 증가시킨다.
도 2a에 및 도 2c의 발췌로서 도시된 바와 같이, 광전자 소자가 캡슐화 구성(4) 상에 소수성 층(3)을 갖는 경우, 수적(9)과 소수성 층(3)의 외부 표면(30) 간의 접촉 면적은 수적(9)과 도 2b에 따른 캡슐화 구성(4)의 표면 간의 접촉 면적에 비해 상당히 감소한다. 비록 소수성 층(3) 자체가 밀봉의 불투과성이 아니어서, - 도 2c에 도시된 바와 같이 - 수분이 가능하게는 소수성 층(3)의 수분 채널(39)을 통해 캡슐화 구성(4)에까지 침투할 수 있는 경우에도, 그럼에도 불구하고 상기 침투 수분이 캡슐화 구성(4)의 결함(40)에 도달할 가능성이 상당히 감소한다.
따라서, 비록 소수성 층(3) 자체는 밀봉의 불투과성이 아니지만, 수분 또는 부식성 기체가 반도체 층 시퀀스(1)에 도달할 수 있는 가능성을 상당히 감소시킬 수 있다. 광전자 소자(200)의 외부 표면(30)상에서 예를 들어 수분에 대한 접촉 또는 침습(attack) 면적이 상당히 감소하며, 그 결과 캡슐화 구성(4)의 결함(40)이 광전자 소자(200)의 불량을 급속하게 초래할 필요가 없게 되거나, 바람직하게는 광전자 소자(200)의 불량을 전혀 초래할 필요가 없게 된다.
도 2a 내지 2c의 예시적 실시형태에서, 소수성 층(3)은, 예를 들어, 도 3a 및 3b와 관련하여 설명한 바와 같이, SAM으로서 구현될 수 있다. 이와 달리, 소수성 층(3)은 또한 도 3a 및 3b에 도시된 재료와는 다른 재료, 예를 들어 물과의 접촉 각이 160˚이상인, 초소수성(superhydrophobic) 재료를 포함할 수도 있다.
캡슐화 구성(4) 상의 소수성 층(3)의 배치에 추가하여, 소수성 층(3)은 또한 캐리어(2)를 부분적으로 또는 전체적으로 피복할 수도 있다.
광전자 소자(300)의 추가 예시적 실시형태는 도 3a 및 3b와 관련하여 도시된다. 도 1 내지 2c의 예시적 실시형태에 도시된 바와 같이, 광전자 소자(300)는 캐리어(2) 상에 반도체 층 시퀀스(1)를 갖고, 상기 반도체 층 시퀀스는 유기 또는 무기 반도체 층 시퀀스로서 구현될 수 있다.
SAM은 반도체 층 시퀀스(1)의 표면(10)상에 도포되며 소수성 층(3)을 형성한다. 소수성 층(3)의 개별 분자는 각각, 표면(10)으로부터 떨어져 마주하고 광전자 소자(300)의 외부 표면(30)을 형성하는 소수성 기(31)를 갖는다. 또한, 소수성 층(3)의 개별 분자는, 소수성 층(3)의 분자가 이를 통해 반도체 층 시퀀스(1)의 표면(10)에 공유 결합하는 친수성 또는 극성 기(32)를 갖는다.
도 3b는 이와 관련하여 표면(10)에 상응하는 분자를 도포하는 단계를 개략적으로 도시한다. 소수성 층(3)의 분자는, 탈염화수소화 반응에 의해 반도체 층 시퀀스(1)의 표면(10)상에서 히드록시기와 공유 결합을 형성하는 불화 유기클로로실란으로서 구현된다. 도 3b에 도시된 CF3(CF2)5(CH2)2SiCl3 분자 대신에, 소수성 층(3)은 또한 개요 부분에서 설명한 바와 같은 다른 재료를 포함할 수도 있다.
도 3a 및 3b에 도시된 바와 같은 소수성 층(3)을 제조하기 위해, 하나, 또는 도 4a에 도시된 바와 같은 복수의 광전자 소자(400)를, 질소 기체 분위기에서 예를 들어 불화 유기클로로실란과 같은 적절한 유기실란(91)을 구비한 데시케이터(90)에 배치할 수 있다. 이어서, 광전자 소자(400)의 표면을 기상 반응에 의해 소수성 층으로 피복한다.
도 4b에 도시된 바와 같이, 광전자 소자(400)를 반응 챔버(92)의 실란 혼합물(93)에 담그는 것도 가능하다. 예로서, 상기 목적을 위해, 예를 들어 헥사메틸디실록산(abs.)에 용해된 CHCl3(abs.)에 희석된, 불화 유기클로로실란의 혼합물이 질소 기체 분위기하에서 2시간 동안 실온에서 반응할 수 있다.
도 4a에 도시된 방법에 의해 유기실란으로 코팅된 금-주석 합금으로 구성된 테스트 표면은 물과의 접촉 각이 약 112˚인 한편, 미처리 표면은 접촉 각이 31˚임이 측정에서 확인되었다. 이에 비해, 리소그래피 공정에 의해 도포된 헥사메틸디실록산(HMDS) 층의 접촉 각은 여전히 약 56˚이다. 따라서, 수분과의 접촉 각 및 이에 따른 광전자 소자의 외부 표면의 습윤성은 여기 설명된 소수성 층(3)에 의해 상당히 감소할 수 있다.
도 5는, 예를 들어 자동차 응용에서 사용된 것과 같은 광전자 소자(500)의 추가 예시적 실시형태를 도시한다. 광전자 소자(500)는, 예를 들어 세라믹 또는 플라스틱 캐리어로서 구현된 캐리어(2)를 갖고, 무기 반도체 칩으로 구현된 반도체 층 시퀀스(1)가 이를 통해 전기적으로 접속되는 접촉 영역(21 및 22)을 갖는다. 양호한 전기 접촉을 위해, 특히 은 합금 또는 은이 전기 접촉 영역(21 및 22)에 적합하다.
광전자 소자(500)는, 미기후를 배제하기 위해 반-밀봉 폐쇄 패키지로서 구현되고, 상기 목적을 위해, 반도체 층 시퀀스(1)가 안에 배치되는 캐비티를 캐리어(2)와 함께 형성하며 채널(51)에 의해 주변에 접속되는 커버(5)를 갖는다. 커버(5)는 예를 들어, 통기 슬롯으로서 구현되는 채널(51)을 갖는 유리 커버로서 구현된다. 그 결과, 접촉 영역(21,22)에까지 및 반도체 층 시퀀스(1)에까지 수분 및 부식성 기체가 침투할 수 있다.
예를 들어 황화 수소와 같은 부식성 기체 및 수분으로부터 반도체 층 시퀀스(1) 및 접촉 영역(21 및 22)을 보호하기 위해, 이들 표면을, 선행하는 예시적 실시형태와 관련하여 설명된 바와 같거나 개요 부분에 설명된 바와 같은 재료를 포함할 수 있는 소수성 층(3)으로 피복한다.
또한, 예를 들어 접촉 영역(21,22)만을 또는 반도체 층 시퀀스(1)만을 적어도 부분적으로 소수성 층(3)으로 피복하는 것도 가능하다. 광전자 소자(500)를 밀봉의 불투과성 봉인 패키지로서 구현하지 않고도, 수분 또는 부식성 기체의 결과인 에이징 효과가 감소하므로, 소수성 층(3)이 광전자 소자(500)의 내구성을 증가시킬 수 있다.
도 1 내지 5에 도시된 예시적 실시형태는 이와 달리 또는 추가로, 개요 부분의 설명에 따른 추가의 또는 다른 특징을 가질 수 있다.
본 발명은 상기 예시적 실시형태를 기초로 한 설명에 의해 예시적 실시형태로 제한되지 않는다. 오히려, 본 발명은, 임의의 신규한 특징, 또는, 특히 특허 청구항의 특징의 임의의 조합을 포함하는 특징의 임의의 조합 자체가 특허 청구항 또는 예시적 실시형태에 명백하게 명시되지 않는 경우에도, 임의의 신규한 특징, 및 또한, 특히 특허 청구항의 특징의 임의의 조합을 포함하는 특징의 임의의 조합을 망라한다.

Claims (14)

  1. 광전자 소자의 주변을 향하며 상기 광전자 소자의 표면(10) 상에 적어도 부분적으로 도포된 소수성 층(3)에 의해 형성된 외부 표면(30)을 갖는, 광전자 소자.
  2. 제1항에 있어서, 상기 소수성 층(3)은, 상기 광전자 소자의 표면(10)으로부터 떨어져 마주하고 상기 주변을 향하는 소수성 작용기(31)를 포함하는 단분자막을 포함하는, 광전자 소자.
  3. 제2항에 있어서, 상기 소수성 작용기(31)는 불화 탄화수소를 포함하는, 광전자 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 소수성 층(3)은 불화 유기클로로실란을 포함하는, 광전자 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 소수성 층(3)은 상기 광전자 소자의 표면(10)에 공유 결합된, 광전자 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 소수성 층(3)은 초소수성 재료를 포함하는, 광전자 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 광전자 소자는, 작동 중에 광을 방출 및/또는 광을 검출하는 활성 영역을 갖는 무기 반도체 층 시퀀스(1)를 갖는, 광전자 소자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 광전자 소자는, 작동 중에 광을 방출 및/또는 광을 검출하는 활성 영역을 갖는 유기 반도체 층 시퀀스(1)를 갖는, 광전자 소자.
  9. 제7항 또는 제8항에 있어서, 상기 소수성 층(3)으로 적어도 부분적으로 피복된 상기 표면(10)은 상기 반도체 층 시퀀스(1)의 표면에 의해 형성된, 광전자 소자.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 광전자 소자는, 산화물, 질화물 및 산질화물로부터 선택된 재료를 각각 포함하는 적어도 하나의 또는 복수의 배리어 층을 갖는, 상기 반도체 층 시퀀스(1) 상의 캡슐화 구성(4)을 갖는, 광전자 소자.
  11. 제10항에 있어서, 상기 소수성 층(3)으로 적어도 부분적으로 피복된 상기 표면(10)은 상기 캡슐화 구성(4)의 표면에 의해 형성된, 광전자 소자.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 반도체 층 시퀀스(1)는 캐리어(2) 상에 배치되고, 상기 소수성 층(3)으로 적어도 부분적으로 피복된 상기 표면(10)은 상기 캐리어(2)의 표면인, 광전자 소자.
  13. 제12항에 있어서, 상기 캐리어(2)는 금속 층을 갖는 전기 접촉 영역(21,22)을 갖고, 상기 소수성 층(3)으로 적어도 부분적으로 피복된 상기 표면(10)은 상기 접촉 영역(21,22)에 의해 적어도 부분적으로 형성된, 광전자 소자.
  14. 제7항 내지 제13항 중 어느 한 항에 있어서, 상기 광전자 소자는 상기 광전자 소자의 주변으로 개방된 캐비티를 갖는 커버(5)를 갖고, 상기 반도체 층 시퀀스(1) 및 상기 소수성 층(3)은 상기 캐비티 내에 배치된, 광전자 소자.
KR1020147006455A 2011-09-14 2012-09-11 광전자 소자 KR20140067039A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011113428A DE102011113428A1 (de) 2011-09-14 2011-09-14 Optoelektronisches Bauelement
DE102011113428.3 2011-09-14
PCT/EP2012/067722 WO2013037764A2 (de) 2011-09-14 2012-09-11 Optoelektronisches bauelement

Publications (1)

Publication Number Publication Date
KR20140067039A true KR20140067039A (ko) 2014-06-03

Family

ID=47002836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147006455A KR20140067039A (ko) 2011-09-14 2012-09-11 광전자 소자

Country Status (5)

Country Link
US (1) US9219172B2 (ko)
KR (1) KR20140067039A (ko)
CN (1) CN103828074B (ko)
DE (1) DE102011113428A1 (ko)
WO (1) WO2013037764A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
DE102014102360A1 (de) * 2014-02-24 2015-08-27 Osram Opto Semiconductors Gmbh Laserdiodenchip
DE102014103133A1 (de) * 2014-03-10 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9276236B1 (en) * 2015-02-08 2016-03-01 Shenzhen China Star Optoelectronics Technology Co., Ltd OLED element
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
DE102015108736A1 (de) * 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017110605A1 (de) * 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Videowand-Modul und Signalgeber für eine Lichtsignalanlage
DE102016113490A1 (de) * 2016-07-21 2018-01-25 Osram Opto Semiconductors Gmbh Plättchen für ein optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
TWI646641B (zh) * 2016-08-24 2019-01-01 同欣電子工業股份有限公司 Waterproof package module and waterproof packaging process
CN106505157B (zh) * 2016-11-28 2018-02-09 京东方科技集团股份有限公司 有机电致发光器件的封装结构、封装方法及显示装置
CN108807636B (zh) * 2017-04-28 2020-07-03 光宝光电(常州)有限公司 紫外光发光二极管封装结构、紫外光发光单元及其制造方法
DE102017215310A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Gassensorvorrichtung und Verfahren zum Herstellen einer Gassensorvorrichtung
WO2019059016A1 (ja) * 2017-09-19 2019-03-28 国立研究開発法人理化学研究所 電子デバイスおよびその製造方法
CN107978613A (zh) * 2017-12-15 2018-05-01 中芯集成电路(宁波)有限公司 半导体感光器件及其感光表面处理方法
CN108281567A (zh) * 2018-01-22 2018-07-13 重庆京东方光电科技有限公司 封装结构及其制作方法、阵列基板
CN109166898A (zh) * 2018-09-04 2019-01-08 武汉华星光电半导体显示技术有限公司 一种有机发光二极管显示器的制作方法
CN110429197A (zh) * 2018-09-20 2019-11-08 广东聚华印刷显示技术有限公司 薄膜封装结构、薄膜封装方法及显示面板
US11038153B2 (en) 2019-01-15 2021-06-15 Applied Materials, Inc. Methods for HMDSO thermal stability
US12027649B2 (en) 2019-12-11 2024-07-02 Mikro Mesa Technology Co., Ltd. Breathable micro light emitting diode display
US11239397B2 (en) * 2019-12-11 2022-02-01 Mikro Mesa Technology Co., Ltd. Breathable and waterproof micro light emitting diode display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962985A (en) * 1989-10-02 1990-10-16 At&T Bell Laboratories Protective coatings for optical devices comprising Langmuir-Blodgett films
US5888850A (en) 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
CA2333758A1 (en) * 1998-06-04 1999-12-09 Nippon Sheet Glass Co., Ltd. Process for producing article coated with water-repellent film, article coated with water-repellent film, and liquid composition for water-repellent film coating
KR100447931B1 (ko) * 2001-10-24 2004-09-08 한국화학연구원 초발수성 유/무기 복합막
CN1212662C (zh) * 2002-01-16 2005-07-27 翰立光电股份有限公司 显示元件的封装构造
US20040048033A1 (en) 2002-09-11 2004-03-11 Osram Opto Semiconductors (Malaysia) Sdn. Bhd. Oled devices with improved encapsulation
JPWO2006098188A1 (ja) * 2005-03-17 2008-08-21 出光興産株式会社 有機エレクトロルミネッセンス素子
DE102005032545A1 (de) * 2005-07-12 2007-01-18 Delo Industrieklebstoffe Gmbh & Co. Kg Kationisch härtende Kleb- und Dichtmasse und ihre Verwendung
US8067065B2 (en) * 2005-12-08 2011-11-29 Toyota Motor Engineering & Manufacturing North America, Inc. Fibrillar, nanotextured coating and method for its manufacture
US8197757B2 (en) * 2006-07-07 2012-06-12 Drexel University Electrical insulation of devices with thin layers
KR100832847B1 (ko) * 2007-12-21 2008-05-28 (주)누리셀 평탄화 유기 박막 및 컨포멀 유기 박막을 포함하는 다층봉지막
DE102008048472A1 (de) 2008-09-23 2010-03-25 Osram Opto Semiconductors Gmbh Vorrichtung mit Verkapselungsanordnung
DE102008019900A1 (de) 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines organischen elektronischen Bauelements und organisches elektronisches Bauelement
DE102008031405A1 (de) 2008-07-02 2010-01-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines organischen elektronischen Bauelements und organisches elektronisches Bauelement
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
TWI403006B (zh) * 2009-01-15 2013-07-21 Everlight Electronics Co Ltd 發光二極體元件封裝結構及其製造方法
CN102341186B (zh) * 2009-03-04 2017-09-29 施乐公司 复合结构化有机膜
DE102009024411A1 (de) 2009-03-24 2010-09-30 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
US8193010B2 (en) * 2009-06-29 2012-06-05 Board Of Regents, The University Of Texas System Uniform transfer of luminescent quantum dots onto a substrate
KR101107160B1 (ko) * 2009-07-10 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
DE102010033963A1 (de) 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Also Published As

Publication number Publication date
US20140291658A1 (en) 2014-10-02
WO2013037764A2 (de) 2013-03-21
DE102011113428A1 (de) 2013-03-14
CN103828074B (zh) 2016-12-14
CN103828074A (zh) 2014-05-28
WO2013037764A3 (de) 2013-05-30
US9219172B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
KR20140067039A (ko) 광전자 소자
JP5832093B2 (ja) カプセル封入ユニットを有する装置
KR101579333B1 (ko) 기밀 밀봉 패키지용 게터 전구체
KR102431235B1 (ko) 발광 컴포넌트 및 발광 컴포넌트를 생성하기 위한 방법
US8753711B2 (en) Edge sealing method using barrier coatings
KR20110055568A (ko) 복사 방출 장치 및 복사 방출 장치의 제조 방법
KR101554763B1 (ko) 밀폐된 광전 소자 및 그 제조 방법
US7976908B2 (en) High throughput processes and systems for barrier film deposition and/or encapsulation of optoelectronic devices
US10840413B2 (en) Optoelectronic device and method of producing an optoelectronic device
US20160027972A1 (en) Method of encapsulating an optoelectronic device and light-emitting diode chip
KR102013730B1 (ko) Oled 조명 애플리케이션을 위한 엔캡슐레이션 방법
KR20140147615A (ko) 반도체 장치 및 반도체 장치의 제조방법
Singh et al. Ultrabarrier Films for Packaging Flexible Electronics: Examining the Role of Thin-Film Technology

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application