KR20140059084A - Apparatus and method for signal linearizing of radar system - Google Patents

Apparatus and method for signal linearizing of radar system Download PDF

Info

Publication number
KR20140059084A
KR20140059084A KR1020120125720A KR20120125720A KR20140059084A KR 20140059084 A KR20140059084 A KR 20140059084A KR 1020120125720 A KR1020120125720 A KR 1020120125720A KR 20120125720 A KR20120125720 A KR 20120125720A KR 20140059084 A KR20140059084 A KR 20140059084A
Authority
KR
South Korea
Prior art keywords
frequency
signal
digital
voltage
control voltage
Prior art date
Application number
KR1020120125720A
Other languages
Korean (ko)
Other versions
KR102038557B1 (en
Inventor
배성호
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020120125720A priority Critical patent/KR102038557B1/en
Priority to CN201310263354.0A priority patent/CN103809159B/en
Publication of KR20140059084A publication Critical patent/KR20140059084A/en
Application granted granted Critical
Publication of KR102038557B1 publication Critical patent/KR102038557B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G01S7/352—Receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

The present invention provides a signal linearization apparatus and a signal linearization method of a radar system, capable of maintaining linearization without regard to aging of components or environmental change through real-time frequency correction, by being able to update a lookup table of a required frequency voltage generated before operation through a PLL after a chirp signal is generated or reception information is collected. For this, the signal linearization apparatus of the present invention includes: a selection switch for forming a switching path according to selective switching of an online correction mode and an operation mode; a PLL loop path forming part which generates and updates a lookup table by measuring a control voltage according to the step of a frequency, by forming a PLL loop path by switching control according to the online correction mode of the selection switch; a digital-analog converter for generating a chirp signal by converting a digital signal into an analog signal, by switching control according to the operation mode of the selection switch; an analog-digital converter for converting a measurement control voltage from the PLL loop forming part into a digital signal; and an MCU which delivers a frequency control voltage to the digital-analog converter in the operation mode, by controlling the selection switch according to a mode state, and updates a control voltage of the analog-digital converter in the online correction mode.

Description

레이더 시스템의 신호 선형화 장치 및 방법{Apparatus and Method for Signal Linearizing of Radar System}TECHNICAL FIELD [0001] The present invention relates to a signal linearization apparatus and method for a radar system,

본 발명은 레이더 시스템의 신호 선형화 장치 및 방법에 관한 것으로서, 보다 상세하게는 FMCW 레이더 시스템의 주파수 발생에 대해 온라인(On-line) 보정에 의한 개방형 주파수 제어를 수행함으로써, 온도 및 여러 환경 변화에 대해서 우수한 주파수 선형성을 유지할 수 있도록 하는 레이더 시스템의 신호 선형화 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for signal linearization of a radar system, and more particularly, to an apparatus and method for signal linearization of a radar system, And more particularly, to a signal linearization apparatus and method of a radar system that can maintain excellent frequency linearity.

주지된 바와 같이, FMCW(Frequency Modulated Continuous Wave) 레이더 시스템에서 처프(Chirp) 신호의 선형성은 타켓 분해능 및 감지 거리를 결정하는 중요한 요소이며, 고해상도의 레이더를 구현하기 위해서는, 보다 빠른 시간에 보다 넓은 주파수 대역의 처프 신호가 생성될 것을 요구하고 있다. As is well known, in a Frequency Modulated Continuous Wave (FMCW) radar system, linearity of a chirp signal is an important factor for determining target resolution and detection distance. In order to realize a high-resolution radar, Band chirp signal is generated.

종래, 이러한 처프 신호의 선형성 개선을 위한 다양한 방법이 제안되고 있는 바, 실제적인 운용 조건에서는 각각의 제안 방법이 완벽한 구조로서 구현되지 않고 있다. Conventionally, various methods for improving the linearity of the chirp signal have been proposed. However, in actual operating conditions, each proposed method is not implemented as a perfect structure.

도 1은 종래의 일반적인 처프 신호 생성을 위한 PLL(Phase Locked Loop) 회로의 구성을 나타낸 도면이다. 1 is a diagram showing the configuration of a conventional PLL (Phase Locked Loop) circuit for generating a chirp signal.

도 1에 도시된 바와 같이, 종래의 일반적인 PLL 회로는, 기준 클럭을 입력으로 받아들여서 기준 클럭에 대해 N배의 주파수를 갖는 출력 클럭을 출력으로 생성하는 것으로서, 위상 주파수 검출기(PFD; Phase Frequency Detector)(10), 충전(Charge) 펌프(12), 루프 필터(14), 전압 제어 발진기(VCO; Voltage Controlled Oscillator)(16), 주파수 분주기(18)를 포함한다. As shown in FIG. 1, a conventional general PLL circuit receives a reference clock as an input and generates an output clock having a frequency N times the reference clock as an output. The PLL circuit includes a phase frequency detector (PFD) A charge pump 12, a loop filter 14, a voltage controlled oscillator (VCO) 16, and a frequency divider 18.

먼저, 위상 주파수 검출기(10)는 기준 클럭과 전압 제어 발진기(16)로부터의 분주된 출력 클럭 사이의 위상 및 주파수 차이를 비교하여 업/다운(Up/Down) 펄스를 생성하고, 충전 펌프(12)와 루프 필터(14)가 이산적인 업/다운 펄스를 상기 전압 제어 발진기(16)를 제어할 수 있는 아날로그 전압으로 변환함으로써, 상기 전압 제어 발진기(16)의 출력 주파수가 최종적으로는 기준 클럭 주파수의 N배가 되도록 제어하게 된다.First, the phase frequency detector 10 compares the phase and frequency difference between the reference clock and the divided output clock from the voltage controlled oscillator 16 to generate an up / down pulse, and the charge pump 12 And the loop filter 14 convert the discrete up / down pulses into an analog voltage capable of controlling the voltage controlled oscillator 16 so that the output frequency of the voltage controlled oscillator 16 is finally reduced to the reference clock frequency N times as large as that of the first embodiment.

이러한 PLL 회로에 의한 주파수 생성은, 부궤환 제어에 의해 충분한 시간이 경과된 후에는 요구 주파수 생성이 가능하지만, 처프 상주(Chirp Dwell) 시간이 빠른 경우에는 부궤환 루프의 응답 특성이 선형성을 결정하게 된다. In the frequency generation by the PLL circuit, the required frequency can be generated after a sufficient time has elapsed by the negative feedback control. However, when the chirp dwell time is fast, the response characteristic of the sub feedback loop determines the linearity do.

도 2는 종래 PLL 회로에서의 처프 신호에 대한 선형 에러 상태를 나타낸 도면이고, 도 3은 종래 PLL 회로에서의 톱니 파형에서 발생되는 주파수 왜곡 상태를 나타낸 도면이다. FIG. 2 is a diagram showing a linear error state with respect to a chirp signal in a conventional PLL circuit, and FIG. 3 is a diagram showing a frequency distortion state caused in a sawtooth waveform in a conventional PLL circuit.

도 2에 도시된 바에 따르면, 루프 응답이 빠른 경우와 느린 경우에 대한 추세선에 의한 처프 에러를 나타낸 것으로서, 루프 응답 특성 개선으로 선형이 개선될 수 있으나, 상주(Dwell) 시간이 아주 빠르거나 처프 신호의 형상이 삼각파가 아닌 톱니파형과 같은 일부 구간의 변화량이 클 경우에는, 도 3에 도시된 바와 같이 톱니 파형의 응답에 대해 주파수 왜곡 특성이 크게 나타난다. 2 shows a chirp error due to a trend line for a fast response and a slow response. The loop response characteristic improves linearity, but the dwell time is very fast or the chirp signal When the shape of the sawtooth waveform is not a triangle wave but a change amount of a certain section such as a sawtooth waveform is large, the frequency distortion characteristic is large for the response of the sawtooth waveform as shown in Fig.

다음에, 도 4는 종래의 일반적인 디지털-아날로그 컨버터를 이용한 개방형 주파수 제어 회로에 대한 구성을 나타낸 도면이다. Next, FIG. 4 shows a configuration of an open type frequency control circuit using a conventional general digital-analog converter.

도 4에 도시된 바와 같이, 종래의 디지털-아날로그 컨버터를 이용한 개방형 주파수 제어 회로는, MCU(20)와, 디지털-아날로그 컨버터(DAC)(22), 전압 제어 발진기(VCO)(24)를 포함하는 것으로서, 부궤환에 의한 주파수 제어가 아니라 전압 제어 발진기(24)의 전압을 직접 제어하는 방식이고, 상기 전압 제어 발진기(24)의 전압에 대한 주파수 응답 특성을 정확히 알고 있으면 선형 제어가 가능하다. 4, an open frequency control circuit using a conventional digital-to-analog converter includes an MCU 20, a digital-to-analog converter (DAC) 22 and a voltage controlled oscillator (VCO) This is a method of directly controlling the voltage of the voltage controlled oscillator 24 instead of the frequency control due to the negative feedback. If the frequency response characteristic with respect to the voltage of the voltage controlled oscillator 24 is known accurately, linear control is possible.

상기 종래의 디지털-아날로그 컨버터를 이용한 개방형 주파수 제어 회로는 상기 전압 제어 발진기(24)의 응답 특성에 따라 그 성능이 절대적으로 좌우되는 만큼, 전압 제어 발진기(24)의 특성은 모든 운용 온도 별 룩업(Lookup) 테이블 작업이 중요하며, 이러한 테이블 작업은 오프라인(Off-line) 상태에서 수행된다. The characteristics of the voltage-controlled oscillator 24 are determined based on the operating characteristics of all of the operating temperatures (see FIG. 2), as the performance of the open frequency control circuit using the conventional digital-analog converter is absolutely dependent on the response characteristics of the voltage- Lookup table operations are important, and these table operations are performed off-line.

이는 부궤환 구조와 같은 지연 시간이 없어서 도 3과 같은 주파수 왜곡이 발생하지 않으나, 시간에 따른 전압 제어 발진기(24)의 물성 변화가 발생하는 경우에는, 기존 룩업 테이블과는 큰 오차가 발생하게 되고, 오차 보정을 위해서는 룩업 테이블의 별도 업데이트를 수행해야 하지만, 실제 운용 중에 오차 정도를 파악하기가 힘들고 룩업 테이블의 보정도 불가능하게 된다. 3 does not have the same delay time as the negative feedback structure. However, when the physical property change of the voltage-controlled oscillator 24 occurs over time, a large error occurs from the conventional lookup table , It is necessary to update the lookup table separately for error correction. However, it is difficult to grasp the error amount during actual operation and correction of the lookup table is also impossible.

도 5는 종래의 일반적인 다이렉트 디지털 합성기(DDS) 회로의 구성을 나타낸 도면이고, 도 6은 종래 다이렉트 디지털 합성기 회로에서의 디지털 위상 주파수 관계를 나타낸 도면이다. FIG. 5 is a diagram showing a configuration of a conventional direct digital synthesizer (DDS) circuit, and FIG. 6 is a diagram showing a digital phase frequency relationship in a conventional direct digital synthesizer circuit.

도 5에 도시된 바와 같이, 다이렉트 디지털 합성기(DDS; Direct Digital Synthesizer)회로는, 합성기(30)와, 위상 레지스터(32), 위상 컨버터(34), 이디털-아날로그 컨버터(36)를 포함하는데, 기존 아날로그 방식과는 달리 위상 레지스터(32)에 저장된 위상에 대한 전압 값을 디지털-아날로그 컨버터(36)를 통해 출력함으로써 신호를 발생시킨다. 이때, 디지털적으로 시간에 따른 위상 변화를 조합하므로써 원하는 주파수 신호를 생성하게 된다.5, a Direct Digital Synthesizer (DDS) circuit includes a synthesizer 30, a phase register 32, a phase converter 34, and a digital-to-analog converter 36 , And generates a signal by outputting the voltage value for the phase stored in the phase register 32 through the digital-analog converter 36, unlike the conventional analog method. At this time, a desired frequency signal is generated by digitally combining phase changes with time.

디지털 적으로 신호를 생성하는 방식으로 이루어진 다이렉트 디지털 합성기 회로는 도 1 및 도 4에 각각 도시된 바와 같은 아날로그 방식에 비해 선형성이 절대적으로 우수하지만, 도 6에 도시된 바와 같이 인-밴드(In-Band) 내에 발생하는 의조(Spurious) 신호에 의해 오탐지가 발생할 수 있는 문제가 있으며, 주파수 한계로 인해 주로 저주파 대역에 사용되기 때문에, 밀리미터파 대역에 응용하기 위해서는 부가적인 업 컨버터를 필요로 한다는 불리함이 있다. The direct digital synthesizer circuit constructed in a manner of digitally generating a signal has an absolutely superior linearity as compared with the analog system as shown in FIGS. 1 and 4, respectively. However, as shown in FIG. 6, the in- Band spurious signals, and because of the frequency limitation, it is mainly used in the low-frequency band. Therefore, it is necessary to use an additional up-converter to apply to the millimeter wave band. There is.

관련 기술로는 국내공개특허 제 2011-0076511호(주파수 변조 연속파 신호 발생 장치, 및 이를 구비한 거리 측정 장치)(2011.07.06)가 있다.Related technology is disclosed in Korean Patent Laid-Open No. 2011-0076511 (Frequency Modulated Continuous Wave Signal Generating Apparatus and Distance Measuring Apparatus Including the Same) (2011.07.06).

이와 같이, 종래의 신호 선형화 장치는 전압 제어 발진기의 전압에 대한 주파수 출력 특성을 온도에 따라 오프라인 상태에서 룩업 테이블화하여 작성한 것으로서, 룩업 테이블이 일단 작성되면 운용 중에는 수정될 수 없으며, 온도 센서를 통한 온도 측정 후에 오차를 발견하더라도 오차가 있는 해당 테이블 값에 근거하여 주파수를 제어해야 한다는 문제점이 있다. In this way, the conventional signal linearization apparatus is formed by making the frequency output characteristic with respect to the voltage of the voltage-controlled oscillator into a look-up table in the off-line state according to the temperature. Once the look-up table is created, it can not be corrected during operation, Even if an error is detected after the temperature measurement, the frequency must be controlled based on the table value having an error.

따라서, 본 발명은 상기한 종래의 문제점을 개선하기 위해 이루어진 것으로서, 운용 이전에 생성된 요구 주파수 전압의 룩업(Lookup) 테이블을 처프(Chirp) 신호 생성 및 수신 정보 수집 후에도 PLL을 통해 업데이트가 가능하도록 함으로써, 실시간 주파수 보정을 통해 구성품의 노화나 환경 변화와 무관하게 선형성을 유지할 수 있도록 하는 레이더 시스템의 신호 선형화 장치 및 방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to provide a lookup table of a required frequency voltage generated before operation so as to generate a chirp signal, The present invention provides a signal linearization apparatus and method for a radar system that can maintain linearity irrespective of aging of components or environmental changes through real-time frequency correction.

본 발명의 일측면에 따른 레이더 시스템의 신호 선형화 장치는, 온라인 보정 모드 및 운용 모드의 선택적 절환에 따른 스위칭 경로를 형성하는 선택 스위치, 상기 선택 스위치의 온라인 보정 모드에 따른 스위칭 제어에 의해 PLL 루프 경로가 형성되어, 주파수의 스텝 별로 제어 전압을 측정하여 룩업 테이블을 생성 및 업데이트하는 PLL 루프 경로 형성부, 상기 선택 스위치의 운용 모드에 따른 스위칭 제어에 의해, 디지털 신호를 아날로그 변환하여 처프 신호를 발생하는 디지털-아날로그 컨버터, 상기 PLL 루프 형성부로부터의 측정 제어 전압을 디지털 변환하는 아날로그-디지털 컨버터 및, 모드 상태에 따라 상기 선택 스위치를 제어하여, 운용 모드에서 주파수 제어전압을 상기 디지털-아날로그 컨버터에 전달하고, 온라인 보정 모드에서 상기 아날로그-디지털 컨버터로부터의 제어 전압을 업데이트하는 MCU를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a signal linearization apparatus for a radar system, including: a selection switch for forming a switching path according to selective switching of an on-line correction mode and an operation mode; A PLL loop path forming unit for generating and updating a lookup table by measuring a control voltage for each frequency step, and a PLL loop path forming unit for converting a digital signal into an analog signal by a switching control according to the operating mode of the selection switch, An analog-to-digital converter for digitally converting a measurement control voltage from the PLL loop forming unit, and a control unit for controlling the selection switch in accordance with the mode state to transmit a frequency control voltage to the digital- In the on-line correction mode, the analog- It characterized in that it comprises a MCU to update the control voltage from the digital converter.

본 발명에서, 상기 PLL 루프 경로 형성부는, 상기 선택 스위치를 통해 출력되는 입력 전압의 주파수 신호를 출력하는 전압 제어 발진기, 궤환 루프 제어를 위해 일정량의 출력 신호 전력량을 분배하는 커플러, 상기 커플러로부터 궤환된 출력 주파수를 분주하는 디바이더, 상기 분주 주파수와 위상 비교되는 기준 주파수를 발생하는 기준 전압 제어 발진기, 상기 디바이더의 궤환 신호 분주 주파수와, 상기 기준 전압 제어 발진기의 기준 주파수 간의 주파수 차에 해당하는 전하를 발생하는 위상 검출기 및, 상기 위상 검출기의 발생 전하를 전압으로 변환하고, 고역의 의조(Spurious) 신호를 제거하는 루프 필터를 포함하는 것을 특징으로 한다. The PLL loop path forming unit includes a voltage controlled oscillator for outputting a frequency signal of an input voltage output through the selection switch, a coupler for distributing a predetermined amount of output signal power for feedback loop control, A divider for dividing an output frequency, a reference voltage controlled oscillator for generating a reference frequency that is phase-compared with the frequency of division, a charge corresponding to a frequency difference between a feedback signal frequency of the dividers and a reference frequency of the reference voltage control oscillator And a loop filter for converting the charge generated by the phase detector into a voltage and removing a high-frequency spurious signal.

또한, 상기 위상 검출기는, 주파수가 로크(Lock)되면 상기 MCU에 로크 상태를 통보하고, 상기 MCU는 로크 상태의 통보에 따라 상기 아날로그-디지털 컨버터로부터의 디지털 전압 값을 저장하는 것을 특징으로 한다. The phase detector may be configured to notify the MCU of the locked state when the frequency is locked, and the MCU stores the digital voltage value from the analog-digital converter according to the notification of the locked state.

본 발명의 다른 측면에 따른 레이더 시스템의 신호 선형화 방법은, 온라인 보정 모드에서 선택 스위치에 의한 PLL 루프 경로 형성에 따라, 주파수 스텝 별로 제어 전압을 측정하여 룩업 테이블을 생성하는 제1단계, 상기 룩업 테이블의 생성이 완료되면, MCU가 운용 모드로 전환하여 처프 신호를 발생하는 제2단계 및, 상기 MCU가 한 주기의 연산 시간 동안 온라인 보정 모드로 전환하여 한 주기의 보정 개수만큼 제어 전압을 측정하고, 측정 제어 전압에 따라 상기 룩업 테이블을 업데이트하는 제3단계를 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a signal linearization method for a radar system, comprising: a first step of generating a lookup table by measuring a control voltage for each frequency step in accordance with formation of a PLL loop path by a selection switch in an on- A second step of the MCU switching to an operation mode to generate a chirp signal; and the MCU is switched to an on-line correction mode for a calculation period of one period to measure a control voltage by a correction number of one cycle, And a third step of updating the lookup table according to the measurement control voltage.

상기 제1단계는, 위상 검출기가 제어 전압의 주파수가 로크(Lock)되는 상태를 검출하여 상기 MCU에 통보하고, 상기 MCU가 상기 제어 전압을 디지털 값으로 저장하는 단계를 포함하는 것을 특징으로 한다. In the first step, the phase detector detects a state where the frequency of the control voltage is locked and notifies the MCU, and the MCU stores the control voltage as a digital value.

상기 제3단계에서, 상기 MCU가 각 주기의 연산 시간마다 최대의 주파수 스텝 개수로 상기 룩업 테이블을 반복적으로 업데이트하는 것을 특징으로 한다. In the third step, the MCU repeatedly updates the look-up table with a maximum number of frequency steps for each calculation time of each cycle.

상기한 바와 같이 이루어진 본 발명에 따르면, 처프 신호의 선형성 향상으로 레이더 분해능 및 탐지 거리의 향상이 가능하고, 분해능 및 탐지거리 향상으로 운전자에게 넓은 시야를 제공할 수 있을 뿐만 아니라, 별도의 오프라인 보정이 필요 없으므로 공정 단순화 및 원가 절감이 가능하게 된다. According to the present invention as described above, it is possible to improve the radar resolution and the detection distance by improving the linearity of the chirp signal, to provide the driver with a wide field of view owing to the improvement of the resolution and the detection distance, It is possible to simplify the process and reduce the cost.

도 1은 종래의 일반적인 처프 신호 생성을 위한 PLL 회로의 구성을 나타낸 도면이다.
도 2는 종래 PLL 회로에서의 처프 신호에 대한 선형 에러 상태를 나타낸 도면이다.
도 3은 종래 PLL 회로에서의 톱니 파형에서 발생되는 주파수 왜곡 상태를 나타낸 도면이다.
도 4는 종래의 일반적인 디지털-아날로그 컨버터를 이용한 개방형 주파수 제어 회로에 대한 구성을 나타낸 도면이다.
도 5는 종래의 일반적인 다이렉트 디지털 합성기(DDS) 회로의 구성을 나타낸 도면이다.
도 6은 종래 다이렉트 디지털 합성기 회로에서의 디지털 위상 주파수 관계를 나타낸 도면이다.
도 7은 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 장치의 구성을 나타낸 도면이다.
도 8은 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 장치에서 장치의 운용을 위한 처프 신호의 프로파일 정보를 나타낸 도면이다.
도 9는 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 장치에서 처프 신호의 발생 주기를 나타낸 도면이다.
도 10은 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 방법에 대한 동작을 설명하는 플로우차트이다. 1 is a diagram showing a configuration of a conventional PLL circuit for generating a chirp signal.
2 is a diagram showing a linear error state with respect to a chirp signal in a conventional PLL circuit.
3 is a diagram showing a frequency distortion state generated in a sawtooth waveform in a conventional PLL circuit.
4 is a diagram illustrating a configuration of an open frequency control circuit using a conventional general digital-analog converter.
5 is a diagram showing a configuration of a conventional direct digital synthesizer (DDS) circuit.
6 is a diagram showing a digital phase frequency relationship in a conventional direct digital synthesizer circuit.
7 is a block diagram of a signal linearization apparatus of a radar system according to an embodiment of the present invention.
8 is a diagram illustrating profile information of a chirp signal for operation of the apparatus in a signal linearization apparatus of a radar system according to an embodiment of the present invention.
9 is a diagram illustrating a generation period of a chirp signal in a signal linearization apparatus of a radar system according to an embodiment of the present invention.
10 is a flowchart illustrating an operation of a signal linearization method of a radar system according to an embodiment of the present invention.

이하, 상기한 바와 같이 구성된 본 발명에 대해 첨부도면을 참조하여 상세히 설명한다. Hereinafter, the present invention configured as described above will be described in detail with reference to the accompanying drawings.

이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. In this process, the thicknesses of the lines and the sizes of the components shown in the drawings may be exaggerated for clarity and convenience of explanation. In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention or custom of the user, the operator. Therefore, definitions of these terms should be made based on the contents throughout this specification.

도 7은 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 장치의 구성을 나타낸 도면이다. 7 is a block diagram of a signal linearization apparatus of a radar system according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명에 따른 레이더 시스템의 신호 선형화 장치는, 디지털-아날로그 컨버터(DAC)(100)와, 선택 스위치(110), 전압 제어 발진기(VCO)(120), 커플러(Coupler)(130), 디바이더(Divider)(140), 기준 전압 제어 발진기(Reference OSC)(150), 위상 검출기(Phase Detector)(160), 루프 필터(Loop Filter)(170), 아날로그-디지털 컨버터(ADC)(180), MCU(190)를 포함한다. 7, the signal linearization apparatus of the radar system according to the present invention includes a digital-analog converter (DAC) 100, a selection switch 110, a voltage controlled oscillator (VCO) 120, a coupler Coupler 130, Divider 140, Reference OSC 150, Phase Detector 160, Loop Filter 170, Analog-to-Digital Converter (ADC) 180, and an MCU 190.

상기 디지털-아날로그 컨버터(100)는 디지털 신호를 상기 전압 제어 발진기(120)를 제어하기 위한 아날로그 전압으로 변환하는 기능을 수행한다. The digital-to-analog converter 100 converts a digital signal into an analog voltage for controlling the voltage-controlled oscillator 120.

상기 선택 스위치(110)는 상기 MCU(190)의 스위칭 제어에 따라 운용 모드 또는 온라인(On-line) 보정 모드에 대한 경로 선택을 위한 스위칭을 수행한다.The selection switch 110 performs switching for path selection for an operation mode or an on-line correction mode in accordance with the switching control of the MCU 190.

상기 전압 제어 발진기(120)는 상기 선택 스위치(110)를 통해 출력되는 입력 전압에 대한 주파수 신호를 출력한다. The voltage controlled oscillator 120 outputs a frequency signal corresponding to an input voltage output through the selection switch 110.

상기 커플러(130)는 궤환 루프 제어를 위해 일정량의 출력 신호 전력량을 분배하는 기능을 수행한다. The coupler 130 performs a function of distributing a predetermined amount of output signal power for feedback loop control.

상기 디바이더(140)는 기준 클럭 주파수와의 위상 비교를 하기 위해 상기 커플러(130)로부터 궤환된 출력 주파수를 분주하는 역할을 수행한다. The divider 140 functions to divide the feedback frequency fed back from the coupler 130 in order to perform phase comparison with the reference clock frequency.

상기 기준 전압 제어 발진기(150)는 기준 클럭 주파수로 PLL 궤환 구조에서 궤환된 분주 주파수와 위상 비교되는 기준 주파수를 상기 위상 검출기(160)에 제공한다. The reference voltage controlled oscillator 150 provides the phase detector 160 with a reference frequency that is phase-compared with a frequency dividing frequency fed back in a PLL feedback structure to a reference clock frequency.

상기 위상 검출기(160)는 상기 디바이더(140)로부터의 궤환 신호 분주 주파수와, 상기 기준 전압 제어 발진기(150)로부터의 기준 클럭 주파수 간의 주파수 차에 해당하는 전하를 발생함과 더불어, 로크(Lcok) 상태를 확인하는 기능을 수행한다. The phase detector 160 generates a charge corresponding to a frequency difference between a feedback signal dividing frequency from the divider 140 and a reference clock frequency from the reference voltage control oscillator 150, And performs a function of checking the status.

상기 루프 필터(170)는 상기 위상 검출기(160)로부터 발생되는 전하를 전압으로 변환하고 고역 대역의 의조(Spurious) 신호를 제거하는 역할을 수행한다. The loop filter 170 converts the charge generated from the phase detector 160 into a voltage and removes a spurious signal of a high frequency band.

상기 아날로그-디지털 컨버터(180)는 로크(Lock) 상태에서 상기 전압 제어 발진기(120)에 의해 제어되는 전압 값을 디지털 신호로 변환하는 기능을 수행한다. The analog-to-digital converter 180 converts a voltage value controlled by the voltage controlled oscillator 120 into a digital signal in a locked state.

상기 MCU(190)는 운용 모드에서 주파수 제어에 필요한 전압 정보를 상기 디지털-아날로그 컨버터(100)에 전달하고, 온라인 보정 모드에서 PLL 및 상기 아날로그-디지털 컨버터(180)로부터의 제어를 통해 상기 전압 제어 발진기(120)의 제어 전압을 업데이트하는 기능을 수행한다. The MCU 190 transmits voltage information necessary for frequency control in the operation mode to the digital-to-analog converter 100, and controls the voltage control (PLL) and the voltage control And performs a function of updating the control voltage of the oscillator 120.

상기한 바와 같이 구성된 본 발명에서는, 처프 주파수는 통상과 같이 룩업 테이블에 근거하여 제어되지만, 상기 룩업 테이블이 오프라인 상태에서 생성되지 않고, 운용 전에 현재 온도 상태에서 PLL 루프에 의한 제어 전압 측정으로 초기 테이블을 생성하고, 운용 중에는 온라인(On-line) 상태에서 현재 상태의 온도에 대해 상시적으로 업데이트가 수행될 수 있다.In the present invention configured as described above, the chirp frequency is controlled on the basis of the lookup table as usual, but the lookup table is not generated in the off-line state, and the control voltage measurement by the PLL loop in the current temperature state before operation, And during the operation, the update can be performed regularly with respect to the current temperature in the on-line state.

도 8은 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 장치에서 장치의 운용을 위한 처프 신호의 프로파일 정보를 나타낸 도면이다. 8 is a diagram illustrating profile information of a chirp signal for operation of the apparatus in a signal linearization apparatus of a radar system according to an embodiment of the present invention.

도 8에 도시된 바와 같이, 레이더 시스템에서 처프 신호에 대한 정보(즉, 주파수 대역폭, 시간/주파수 편차(Deviation), 상주(Dwell) 시간, 주파수 스텝 개수)가 결정되면 운용 이전 상태에서 룩업 테이블 작업을 수행한다.As shown in FIG. 8, when information on the chirp signal (i.e., frequency bandwidth, time / frequency deviation, dwell time, frequency step number) is determined in the radar system, .

한편, 상기 룩업 테이블의 작업이 수행되는 경우에는, 상기 선택 스위치(110)가 상기 전압 제어 발진기(120)와, 커플러(130), 디바이더(140), 위상 검출기(160), 루프 필터(170)로 이어지는 PLL 루프 경로를 갖도록 스위칭 제어되며, 첫번째 주파수가 출력되도록 PLL이 부궤환 제어된다. When the operation of the lookup table is performed, the selection switch 110 is connected to the voltage controlled oscillator 120, the coupler 130, the divider 140, the phase detector 160, the loop filter 170, And the PLL is subjected to negative feedback control so that the first frequency is output.

여기서는, 상기 선택 스위치(100)의 제어 스위칭에 따라, 상기 전압 제어 발진기(120)와, 커플러(130), 디바이더(140), 위상 검출기(160), 루프 필터(170)로 이어지는 PLL 루프 경로가 형성되므로, 해당 PLL 루프 경로에 포함된 구성을 PLL 루프 경로 형성부로 통칭할 수 있다. Here, the PLL loop path leading to the voltage-controlled oscillator 120, the coupler 130, the divider 140, the phase detector 160, and the loop filter 170 is controlled by the control switch of the selection switch 100 The configuration included in the PLL loop path can be referred to as a PLL loop path forming unit.

그 상태에서, 주파수가 로크(Lock) 되면, 상기 위상 검출기(160)는 상기 MCU(190)에 로크(Lock) 상태를 알리고, 상기 MCU(190)는 상기 아날로그-디지털 컨버터(180)를 통해 해당 전압 제어 발진기(120)에서의 제어 전압을 디지털 값으로 저장한다. 처프 프로파일에 대한 나머지 주파수에 대해서도 상기 작업을 반복하여 룩업 테이블을 완성한다. In this state, when the frequency is locked, the phase detector 160 informs the MCU 190 of a locked state, and the MCU 190 notifies the corresponding And stores the control voltage in the voltage-controlled oscillator 120 as a digital value. The above operation is repeated for the remaining frequencies for the chirp profile to complete the look-up table.

상기 룩업 테이블 작업이 완료된 후에는 운용 모드로 전환되어, 상기 선택 스위치(110)의 스위칭 경로가 상기 디지털-아날로그 컨버터(100) 측으로 전환되고, 상기 MCU(190)는 룩업 테이블의 저장된 값을 상기 디지털-아날로그 컨버터(100)에 전달하고, 상기 디지털-아날로그 컨버터(100)는 입력 디지털 신호를 아날로그 전압으로 변환하여 상기 전압 제어 발진기(120)를 제어하게 된다.After the lookup table operation is completed, the operation mode is switched to switch the switching path of the selection switch 110 to the digital-analog converter 100 side, and the MCU 190 converts the stored value of the look- To-analog converter 100, and the digital-to-analog converter 100 converts the input digital signal into an analog voltage to control the voltage controlled oscillator 120.

도 9는 본 발명의 일실시예에 따른 레이더 시스템의 신호 선형화 장치에서 처프 신호의 발생 주기를 나타낸 도면이다. 9 is a diagram illustrating a generation period of a chirp signal in a signal linearization apparatus of a radar system according to an embodiment of the present invention.

도 9에 도시된 바에 따르면, 실제 레이더 운용 사항에서의 처프 신호의 발생 주기의 경우에, 처프 신호 발생에 따른 수신 데이터의 수집 후에는 이를 처리하기 위한 연산시간이 필요하다. 연산 시간 동안에 주파수 합성을 위한 대기 시간을 가짐으로 이 시간을 활용하여 룩업 테이블을 업데이트하는 온라인 보정을 수행한다. 9, in the case of the generation period of the chirp signal in the actual radar operation item, after the reception data is collected in accordance with the generation of the chirp signal, a calculation time is required to process it. And has an idle time for frequency synthesis during the computation time, thereby performing on-line correction for updating the lookup table using this time.

여기서는, 한 주기의 연산 시간 동안 모든 주파수 스텝에 해당하는 제어 전압을 업데이트하는 것이 시간적으로 불가능하므로, 업데이트가 복수의 주기에 걸쳐서 나뉘어 진행한다. Here, it is not possible to update the control voltage corresponding to all the frequency steps during the calculation time of one cycle, so that the update proceeds over a plurality of cycles.

즉, 주파수 스텝 개수가 1,000개라고 가정하면, 한 주파수를 업데이트하는 하는 시간을 고려하여 한 주기 연산 시간 동안 처리가능한 최대 개수를 계산하고, 최대 개수가 100개 라면 한 주기 동안 1 ∼ 100 까지 업데이트를 진행하고, 다음 주기 동안에는 101 ∼ 200 까지 업데이트하여 총 10주기 동안 1,000개의 업데이트를 모두 수행한다. 이러한 업데이트는 운용 시간 동안 무한 반복되어 해당 온도 조건에서 최적의 처프 선형성을 유지하게 된다. That is, assuming that the number of frequency steps is 1,000, the maximum number of processes that can be processed during one cycle operation time is calculated considering the time for updating one frequency. If the maximum number is 100, updates from 1 to 100 are performed for one cycle And updates from 101 to 200 during the next cycle to perform all 1,000 updates in 10 cycles. These updates are repeated infinitely during operation and maintain optimum chirp linearity under the temperature conditions.

이어, 상기한 바와 같이 이루어진 본 발명에 따른 레이더 시스템의 신호 선형화 방법에 대한 동작을 도 10의 플로우차트를 참조하여 상세히 설명한다. Next, the operation of the signal linearization method of the radar system according to the present invention will be described in detail with reference to the flowchart of FIG.

먼저, MCU(190)는 온라인 보정 모드 하에서 선택 스위치(110)를 스위칭 제어함에 의해(S10), 상기 선택 스위치(110)로부터 전압 제어 발진기(120), 커플러(130), 디바이더(140), 위상 검출기(160), 루프 필터(170)로 PLL 루프 경로가 형성되어 주파수 스텝 별로 제어 전압을 측정하는 작업을 수행한다(S11).First, the MCU 190 switches the selection switch 110 under the on-line correction mode to control the voltage controlled oscillator 120, the coupler 130, the divider 140, the phase A PLL loop path is formed by the detector 160 and the loop filter 170, and the control voltage is measured for each frequency step (S11).

상기 주파수 스텝 별로 제어 전압을 측정하는 작업을 수행함에 의해, 운영 모드 이전에 룩업 테이블이 생성되고(S12), 상기 MCU(190)는 아날로그-디지털 컨버터(180)를 통해 상기 전압 제어 발진기(120)로부터의 제어 전압을 디지털 값으로 저장함에 의해, 처프 프로파일의 모든 주파수에 대한 작업을 반복적으로 수행하여 룩업 테이블을 완성한다.A lookup table is generated before the operating mode in operation S12 and the MCU 190 is connected to the voltage controlled oscillator 120 through the analog to digital converter 180, The control voltage from the chirp profile is stored as a digital value so that the operation for all frequencies of the chirp profile is repeatedly performed to complete the lookup table.

그 상태에서, 상기 MCU(190)는 운용 모드로 모드 전환이 이루어짐에 따라, 상기 선택 스위치(110)가 디지털-아날로그 컨버터(100) 측으로 스위칭 경로를 형성하도록 제어하고(S13), 처프 신호를 발생하여 디지털-아날로그 컨버터(100)에 의해 아날로그 변환되어 상기 전압 제어 발진기(120)를 제어할 수 있도록 한다(S14).In this state, as the mode is switched to the operation mode, the MCU 190 controls the selection switch 110 to form a switching path to the digital-analog converter 100 side (S13), and generates a chirp signal Converted by the digital-to-analog converter 100 so that the voltage-controlled oscillator 120 can be controlled (S14).

그 다음에, 상기 MCU(190)는 상기 선택 스위치(110)가 온라인 보정 모드에 따라 스위칭 경로를 형성할 수 있도록 제어하고(S15), 상기 아날로그-디지털 컨버터(180)를 통해 디지털 변환된 제어 전압 값을 한 주기의 보정 개수만큼 입력받아 측정하게 되고(S16), 상기 측정 결과에 따라 룩업 테이블을 업데이트한다(S17).Then, the MCU 190 controls the selection switch 110 to form a switching path in accordance with the on-line correction mode (S15), and the control voltage (S16), and updates the lookup table according to the measurement result (S17).

본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. I will understand. Accordingly, the technical scope of the present invention should be defined by the following claims.

100:디지털-아날로그 컨버터 110:선택 스위치
120:전압 제어 발진기 130:커플러
140:디바이더 150:기준 전압 제어 발진기
160:위상 검출기 170:루프 필터
180:아날로그-디지털 컨버터 190:MCU100: digital-to-analog converter 110: selection switch
120: Voltage controlled oscillator 130: Coupler
140: divider 150: reference voltage controlled oscillator
160: phase detector 170: loop filter
180: Analog-to-digital converter 190: MCU

Claims (6)

온라인(On-line) 보정 모드 및 운용 모드의 선택적 절환에 따른 스위칭 경로를 형성하는 선택 스위치;
상기 선택 스위치의 온라인 보정 모드에 따른 스위칭 제어에 의해 PLL 루프 경로가 형성되어, 주파수의 스텝 별로 제어 전압을 측정하여 룩업 테이블을 생성 및 업데이트하는 PLL(Phase Locked Loop) 루프 경로 형성부;
상기 선택 스위치의 운용 모드에 따른 스위칭 제어에 의해, 디지털 신호를 아날로그 변환하여 처프 신호를 발생하는 디지털-아날로그 컨버터;
상기 PLL 루프 형성부로부터의 측정 제어 전압을 디지털 변환하는 아날로그-디지털 컨버터; 및
모드 상태에 따라 상기 선택 스위치를 제어하여, 운용 모드에서 주파수 제어전압을 상기 디지털-아날로그 컨버터에 전달하고, 온라인 보정 모드에서 상기 아날로그-디지털 컨버터로부터의 제어 전압을 업데이트하는 MCU를 포함하는 것을 특징으로 하는 레이더 시스템의 신호 선형화 장치.A selection switch for forming a switching path according to selective switching of an on-line correction mode and an operation mode;
A phase locked loop (PLL) loop forming unit for forming and updating a lookup table by forming a PLL loop path by switching control according to an on-line correction mode of the selection switch and measuring a control voltage for each frequency step;
A digital-to-analog converter for converting a digital signal into an analog signal and generating a chirp signal by switching control according to an operation mode of the selection switch;
An analog-to-digital converter for digitally converting a measurement control voltage from the PLL loop forming unit; And
And an MCU for controlling the selection switch in accordance with the mode state to transfer the frequency control voltage to the digital-analog converter in the operation mode and to update the control voltage from the analog-to-digital converter in the on-line correction mode Wherein the signal linearization apparatus of the radar system comprises: 제 1 항에 있어서,
상기 PLL 루프 경로 형성부는, 상기 선택 스위치를 통해 출력되는 입력 전압의 주파수 신호를 출력하는 전압 제어 발진기,
궤환 루프 제어를 위해 일정량의 출력 신호 전력량을 분배하는 커플러,
상기 커플러로부터 궤환된 출력 주파수를 분주하는 디바이더,
상기 분주 주파수와 위상 비교되는 기준 주파수를 발생하는 기준 전압 제어 발진기,
상기 디바이더의 궤환 신호 분주 주파수와, 상기 기준 전압 제어 발진기의 기준 주파수 간의 주파수 차에 해당하는 전하를 발생하는 위상 검출기 및,
상기 위상 검출기의 발생 전하를 전압으로 변환하고, 고역의 의조(Spurious) 신호를 제거하는 루프 필터를 포함하는 것을 특징으로 하는 레이더 시스템의 신호 선형화 장치.The method according to claim 1,
The PLL loop path forming unit includes a voltage controlled oscillator for outputting a frequency signal of an input voltage outputted through the selection switch,
A coupler for distributing a predetermined amount of output signal power for feedback loop control,
A divider dividing an output frequency fed back from the coupler,
A reference voltage controlled oscillator for generating a reference frequency that is phase-
A phase detector for generating a charge corresponding to a frequency difference between a feedback signal dividing frequency of the divider and a reference frequency of the reference voltage control oscillator,
And a loop filter for converting the generated charge of the phase detector into a voltage and eliminating a high-frequency spurious signal. 제 2 항에 있어서,
상기 위상 검출기는, 주파수가 로크(Lock)되면 상기 MCU에 로크 상태를 통보하고,
상기 MCU는 로크 상태의 통보에 따라 상기 아날로그-디지털 컨버터로부터의 디지털 전압 값을 저장하는 것을 특징으로 하는 레이더 시스템의 신호 선형화 장치.3. The method of claim 2,
The phase detector notifies the MCU of the lock state when the frequency is locked,
Wherein the MCU stores a digital voltage value from the analog-to-digital converter according to a notification of a locked state. 온라인(On-line) 보정 모드에서 선택 스위치에 의한 PLL 루프 경로 형성에 따라, 주파수 스텝 별로 제어 전압을 측정하여 룩업 테이블을 생성하는 제1단계;
상기 룩업 테이블의 생성이 완료되면, MCU가 운용 모드로 전환하여 처프(Chirp) 신호를 발생하는 제2단계; 및
상기 MCU가 한 주기의 연산 시간 동안 온라인 보정 모드로 전환하여 한 주기의 보정 개수만큼 제어 전압을 측정하고, 측정 제어 전압에 따라 상기 룩업 테이블을 업데이트하는 제3단계를 포함하는 것을 특징으로 하는 레이더 시스템의 신호 선형화 방법.A first step of generating a look-up table by measuring a control voltage for each frequency step in accordance with formation of a PLL loop path by a selection switch in an on-line correction mode;
When the generation of the lookup table is completed, the MCU is switched to the operation mode to generate a chirp signal; And
And a third step of the MCU switching to an on-line correction mode during a calculation period of one cycle, measuring a control voltage by a correction number of one cycle, and updating the lookup table according to the measurement control voltage. / RTI > 제 4 항에 있어서,
상기 제1단계는, 위상 검출기가 제어 전압의 주파수가 로크(Lock)되는 상태를 검출하여 상기 MCU에 통보하고, 상기 MCU가 상기 제어 전압을 디지털 값으로 저장하는 단계를 포함하는 것을 특징으로 하는 레이더 시스템의 신호 선형화 방법.5. The method of claim 4,
Wherein the first step includes detecting a state where the frequency of the control voltage is locked by the phase detector and notifying the MCU of the state where the frequency of the control voltage is locked and storing the control voltage as a digital value by the MCU. / RTI > 제 4 항에 있어서,
상기 제3단계에서, 상기 MCU가 각 주기의 연산 시간마다 최대의 주파수 스텝 개수로 상기 룩업 테이블을 반복적으로 업데이트하는 것을 특징으로 하는 레이더 시스템의 신호 선형화 방법.
5. The method of claim 4,
Wherein in the third step, the MCU repeatedly updates the look-up table with a maximum number of frequency steps for each calculation time of each cycle.
KR1020120125720A 2012-11-07 2012-11-07 Apparatus and Method for Signal Linearizing of Radar System KR102038557B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120125720A KR102038557B1 (en) 2012-11-07 2012-11-07 Apparatus and Method for Signal Linearizing of Radar System
CN201310263354.0A CN103809159B (en) 2012-11-07 2013-06-27 Apparatus and method for signal linearizing of radar system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125720A KR102038557B1 (en) 2012-11-07 2012-11-07 Apparatus and Method for Signal Linearizing of Radar System

Publications (2)

Publication Number Publication Date
KR20140059084A true KR20140059084A (en) 2014-05-15
KR102038557B1 KR102038557B1 (en) 2019-10-30

Family

ID=50706211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125720A KR102038557B1 (en) 2012-11-07 2012-11-07 Apparatus and Method for Signal Linearizing of Radar System

Country Status (2)

Country Link
KR (1) KR102038557B1 (en)
CN (1) CN103809159B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022100915A1 (en) * 2020-11-11 2022-05-19 Endress+Hauser SE+Co. KG Fill-level measuring device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10520596B2 (en) 2015-02-19 2019-12-31 Mitsubishi Electric Corporation FM-CW radar and method of generating FM-CW signal
EP3460510B1 (en) 2016-05-16 2021-03-17 Mitsubishi Electric Corporation Fm-cw radar and method for generating fm-cw signal
CN108872951B (en) * 2017-05-12 2021-08-10 比亚迪股份有限公司 Automobile and modulation method and modulation system of automobile FMCW radar
CN111505594A (en) * 2020-04-30 2020-08-07 中国直升机设计研究所 Portable radar signal simulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712547B1 (en) * 2006-01-24 2007-05-02 삼성전자주식회사 Phase locked loop running at the plurality of frequency zones
KR20080038504A (en) * 2006-10-30 2008-05-07 지씨티 세미컨덕터 인코포레이티드 Phase locked loop and temperature compensation method of the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0421520D0 (en) * 2004-09-28 2004-10-27 Qinetiq Ltd Frequency modulated continuous wave (FMCW) radar having improved frquency sweep linearity
CN102437821A (en) * 2011-11-30 2012-05-02 上海无线电设备研究所 Linearization device and method of synthetic aperture radar transmitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712547B1 (en) * 2006-01-24 2007-05-02 삼성전자주식회사 Phase locked loop running at the plurality of frequency zones
KR20080038504A (en) * 2006-10-30 2008-05-07 지씨티 세미컨덕터 인코포레이티드 Phase locked loop and temperature compensation method of the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. Montoro 외 4명. An LMS-based adaptive predistorter for cancelling nonlinear memory effects in RF power amplifiers. Asia-Pacific Microwave Conference IEEE. 2007., Pages 2421-2424.* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022100915A1 (en) * 2020-11-11 2022-05-19 Endress+Hauser SE+Co. KG Fill-level measuring device

Also Published As

Publication number Publication date
CN103809159B (en) 2017-05-24
CN103809159A (en) 2014-05-21
KR102038557B1 (en) 2019-10-30

Similar Documents

Publication Publication Date Title
US8228219B2 (en) Time-to-digital converter with calibration
US10514453B2 (en) Radar device
JP6647396B2 (en) FM-CW radar
JP6066015B1 (en) Linearity improvement processor
KR102038557B1 (en) Apparatus and Method for Signal Linearizing of Radar System
JP6381656B2 (en) Signal generation circuit
US7907023B2 (en) Phase lock loop with a multiphase oscillator
JP5841993B2 (en) PLL circuit, calibration method, and wireless communication terminal
JP6494888B2 (en) PLL circuit
CN106341122A (en) Phase-locked loop having a multi-band oscillator and method for calibrating same
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
JP5436332B2 (en) Frequency modulation circuit of FMCW radar device
WO2007046304A1 (en) Fm modulator
CN114142854A (en) Frequency compensation circuit, phase-locked loop compensation circuit, method, device, and storage medium
KR102169591B1 (en) Frequency Modulated Continuous Wave radar system and its operating method
JP5317851B2 (en) Frequency sweep circuit
JP6316179B2 (en) Radar signal source
JP4857190B2 (en) Frequency sweep oscillation circuit
JP2016161499A (en) Frequency modulation circuit
JP4046293B2 (en) Radio radar equipment
JP6556383B2 (en) PLL circuit
JP2009188854A (en) Frequency compensating circuit
JP2016039488A (en) Signal generation circuit
CN117674829A (en) Phase-locked loop control method, system, radar and medium
KR20100064309A (en) Apparatus for linearization of digitally controlled oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant