KR20140058838A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20140058838A
KR20140058838A KR1020120125165A KR20120125165A KR20140058838A KR 20140058838 A KR20140058838 A KR 20140058838A KR 1020120125165 A KR1020120125165 A KR 1020120125165A KR 20120125165 A KR20120125165 A KR 20120125165A KR 20140058838 A KR20140058838 A KR 20140058838A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
protrusion
seed pattern
Prior art date
Application number
KR1020120125165A
Other languages
English (en)
Other versions
KR101987056B1 (ko
Inventor
김상일
강동훈
나종호
송용선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120125165A priority Critical patent/KR101987056B1/ko
Priority to US14/068,429 priority patent/US20140124810A1/en
Priority to EP13191914.4A priority patent/EP2731149B1/en
Publication of KR20140058838A publication Critical patent/KR20140058838A/ko
Application granted granted Critical
Publication of KR101987056B1 publication Critical patent/KR101987056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

발광 소자는 기판 상에 서로 이격되게 배치된 다수의 돌기와, 돌기 상으로 형성된 버퍼층과, 돌기 사이에 형성된 매질층과, 버퍼층 상에 형성된 발광 구조물을 포함한다. 버퍼층은 돌기의 c-면을 따라 형성된다. 버퍼층의 배면은 시드 패턴을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자를 구비한 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
반도체 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
반도체 발광 소자 또는 발광 소자 패키지는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
실시예는 광 추출을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 양질의 성장이 가능한 발광 소자를 제공한다.
실시예는 발광 소자를 포함하는 발광 소자 패키지를 제공한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 서로 이격되게 배치된 다수의 돌기; 상기 돌기 상으로 형성된 버퍼층; 상기 돌기 사이에 형성된 매질층; 및 상기 버퍼층 상에 형성된 발광 구조물을 포함하고, 상기 버퍼층은 상기 돌기의 c-면을 따라 형성되며, 상기 버퍼층의 배면은 시드 패턴을 포함한다.
실시예에 따르면, 발광 소자 패키지는, 몸체; 상기 몸체 상에 배치되는 제1 및 제2 리드 전극; 상기 제1 및 제2 리드 전극 중 어느 하나의 리드 전극 상에 배치되는 발광 소자; 및 상기 발광 소자를 포위하여 배치되는 몰딩 부재를 포함한다.
실시예는 기판 상에 형성된 돌기로 인해 광 추출이 향상될 수 있다.
실시예는 기판 상에 형성된 돌기 사이로 형성된 매질층에 의해 광 추출이 더욱 향상될 수 있다.
실시예는 돌기 상으로만 버퍼층 또는 발광 구조물이 형성되도록 하여 발광 구조물의 결정성이 향상되어 광학적 특성과 전기적 특성이 향상될 수 있다.
실시예는 수평형 발광 소자에 적용시 돌기와 돌기 사이에 형성된 매질층이 광의 반사 기능을 가지므로, 광 추출 효율이 향상될 수 있다.
실시예는 플립형 발광 소자에 적용시 돌기와 돌기 사이에 배질층이 광 추출 구조를 형성하여 광 추출 효율이 향상될 수 있다.
실시예는 수직형 발광 소자에 적용시 돌기 상으로 형성된 시드 패턴이 광 추출 구조를 형성하게 됨으로써, 광 추출 효율이 향상될 수 있다.
도 1은 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2는 도 1의 발광 소자를 도시한 사시도이다.
도 3은 도 1의 기판을 도시한 사시도이다.
도 4는 도 1의 기판을 도시한 평면도이다.
도 5 내지 도 9은 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 10은 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 11는 실시예에 따른 플립형 발광 소자를 도시한 단면도이다.
도 12은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 13는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 실시예에 따른 발광 소자를 도시한 단면도이고, 도 2는 도 1의 발광 소자를 도시한 사시도이다.
도 1을 참조하면, 실시예에 따른 발광 소자는 기판(1), 버퍼층(9) 및 발광 구조물(17)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)은 제1 반도체층, 활성층(13) 및 제2 반도체층을 포함하지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자는 상기 발광 구조물(17)의 아래 및/또는 위에 배치된 또 다른 반도체층(미도시)을 더 포함할 수 있다.
실시예에 따른 발광 소자는 상기 버퍼층(9)과 상기 발광 구조물(17) 사이에 배치된 언도프트 반도체층(미도시)을 더 포함할 수 있다.
상기 기판(1)은 상기 발광 구조물(17)을 용이하게 성장시켜 주는 역할을 하지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)을 안정적으로 성장시키기 위해서 상기 기판(1)은 상기 발광 구조물(17)과의 격자 상수가 가급적 작은 차이를 갖는 물질로 형성될 수 있다.
실시예에 따른 발광 소자는 기판(1) 상에 형성된 다수의 돌기(3)를 포함할 수 있다.
상기 돌기(3)는 도 3 및 도 4에 도시한 바와 같이, 육면체 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 돌기(3)는 하나의 상면과 6개의 측면을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3) 사이는 일정한 간격을 가지거나 랜덤한 간격을 가질 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3)는 일정한 형상을 갖거나 랜덤한 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 측면은 상기 기판(1)의 상면에 대해 경사진 경사면을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 돌기(3)의 상면에 대해 상기 돌기(3)의 측면은 90° 내지 150°의 각도(α)를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 돌기(3)의 높이(h)는 2㎛ 내지 4㎛일 수 있지만, 이에 대해 한정하지 않는다.
예컨대, 상기 돌기(3)의 상면은 평평한(flat) 면을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 돌기(3) 간의 간격(d)은 상기 돌기(3)의 하부를 기준으로 1㎛ 내지 20㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 돌기(3)는 하부보다 상부가 더 작은 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3)의 상면 상에 버퍼층(9)이 형성될 수 있다. 상기 버퍼층(9)은 배면은 상기 돌기(3)의 상면에 접하는 시드(seed) 패턴(7)이 형성될 수 있다. 상기 시드 패턴(7)은 성장시 상기 돌기(3)의 상면으로부터 상부 방향과 측방향으로 성장되면서 형성된 패턴일 수 있다.
상기 버퍼층(9)은 상기 시드 패턴(7)이 더욱 더 성장되면서, 상기 시드 패턴(7)들 사이가 합체(merge)되어 형성될 수 있다.
상기 시드 패턴(7)은 상기 돌기(3)의 c-면(c-plane)을 따라 용이하게 성장될 수 있고, 상기 돌기(3)의 a-면(a-plane)에 대해 ±15°인 방향으로는 성장이 거의 되지 않는다. 상기 시드 패턴(7)은 상기 돌기(3)의 a-면의 방향으로는 상기 돌기(3)의 a-면(a-plane)에 대해 ±15°인 방향보다는 성장이 더 잘된다. 이를 정리하면, 상기 시드 패턴(7)은 상기 돌기(3)의 a-면(a-plane)에 대해 ±15°인 방향으로는 성장이 거의 이루어지지 않고, 상기 돌기(3)의 a-면(a-plane)의 방향으로는 상기 돌기(3)의 a-면(a-plane)에 대해 ±15°인 방향보다 성장이 더 잘 되고, 상기 돌기(3)의 c-면(c-plane)을 따라 가장 잘 성장될 수 있다.
따라서, 도시되지 않았지만, 상기 시드 패턴(7)의 측면은 그 둘레를 따라 측 방향으로 부분적으로 돌출된 요철 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 오목한 부분은 상기 돌기(3)의 a-면(a-plane)에 대해 ±15°인 방향에 해당하고, 볼록한 부분은 상기 돌기(3)의 a-면의 방향일 수 있지만, 이에 대해서는 한정하지 안는다.
성장 온도와 압력에 따라 시드 패턴(7)의 측면의 형상이나 시드 패턴(7)의 높이가 변경될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 시드 패턴(7)의 측면은 상기 돌기(3)의 상면을 기준으로 상기 돌기(3)의 측면과 대칭으로 또는 비대칭으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
오직 상기 시드 패턴(7)을 통해서 상기 버퍼층(9)이 형성됨으로써, 수직 방향으로 형성될 수 있는 전위(dislocation)의 발생 가능성을 최소화할 수 있어, 버퍼층(9)의 막질이 좋아지고, 상기 버퍼층(9) 상에 형성되는 발광 구조물(17) 또한 막질이 우수해질 수 있다.
아울러, 상기 시드 패턴(7)에 전위(dislocation)가 형성된다고 하더라도, 이러한 전위는 상기 시드 패턴(7)이 성장 방향으로 인해 수직 방향보다는 수평 방향으로 형성되게 되어, 버퍼층(9)에서는 수평 방향의 전위가 형성되게 된다. 따라서, 상기 버퍼층(9) 상에 형성되는 발광 구조물(17)은 상기 버퍼층(9)에 형성된 수평 방향으로의 전위에 영향을 받지 않게 되어 어떠한 전위도 발생되지 않게 되어 막질이 매우 우수해지어 광학적 특성과 전기적 특성이 향상될 수 있다.
상기 시드 패턴(7) 및 상기 버퍼층(9)이 상기 돌기(3) 상에 형성됨에 따라, 상기 기판(1), 상기 돌기(3), 상기 시드 패턴(7) 및 상기 버퍼층(9)에 의해 매질층(5)이 형성될 수 있다. 상기 매질층(5)은 공기일 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 발광 소자의 매질층(5)의 외부와의 통로를 봉지한 후 상기 매질층(5)에 오일(oil)과 같은 액체가 형성될 수도 있다.
상기 버퍼층(9)은 상기 기판(1)과 상기 발광 구조물(17) 사이의 격자 상수 차이를 완화하여 주기 위해 형성될 수 있다.
상기 버퍼층(9)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다. 예컨대, 상기 버퍼층(9)은 GaN, InN, AlGaN 및 InGaN 중 하나 또는 이들의 다층 구조로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(9) 상에 발광 구조물(17)이 형성될 수 있다. 상기 발광 구조물(17)은 예컨대, 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 상기 버퍼층(9) 상에 형성되고, 상기 활성층(13)은 상기 제1 도전형 반도체층(11) 상에 형성되며, 상기 제2 도전형 반도체층(15)은 상기 활성층(13) 상에 형성될 수 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 제1 도전형 반도체층(11) 상에는 상기 활성층(13)이 형성될 수 있다.
상기 활성층(13)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(15)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 활성층(13)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap)에 상응하는 파장을 갖는 빛을 방출하는 층이다.
상기 활성층(13)은 단일 양자 우물 구조(SQW), 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(13)은 II-VI족 또는 III-V족 화합물 반도체들을 우물층과 장벽층의 주기로 반복 형성될 수 있다.
예를 들면 InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 활성층(13) 상에 상기 제2 도전형 반도체층(15)이 형성될 수 있다. 상기 제2 도전형 반도체층(15)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제2 도전형 반도체층(15)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
실시예에서는 버퍼층(9)이 돌기(3) 상에 형성되는 것으로 설명되고 있지만, 버퍼층(9) 대신에 발광 구조물(17)의 제1 도전형 반도체층(11)이 돌기(3)의 상면에 직접 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 5 내지 도 9은 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 5을 참조하면, 기판(1)이 마련될 수 있다. 상기 기판(1)은 상기 발광 구조물(17)을 안정적으로 성장시키기 위해서 상기 기판(1)은 상기 발광 구조물(17)과의 격자 상수가 가급적 작은 차이를 갖는 물질로 형성될 수 있다.
상기 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
도 6을 참조하면, 상기 기판(1)의 상면을 식각하여 다수의 돌기(3)가 형성될 수 있다.
상기 돌기(3)는 육면체 형상으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌기(3)의 측면 사이의 방향은 a-면(a-plane)이 되고, 상기 돌기(3)의 측면의 방향은 m-면(m-plane)이 되며, 상기 돌기(3)의 상면의 방향은 c-면(c-plane)이 될 수 있다.
도 7을 참조하면, 상기 돌기(3)의 상면 상에 시드 패턴(7)이 형성될 수 있다. 상기 시드 패턴(7)은 후공정의 버퍼층(9)을 형성하여 주는 역할을 하며, 상기 버퍼층(9)과 동일한 재질로 형성될 수 있다.
상기 시드 패턴(7)과 상기 버퍼층(9)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다.
상기 시드 패턴(7)의 화합물 반도체 재질의 원자들은 상기 돌기(3)의 원자들에 대해 30° 틀어져 배열될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 시드 패턴(7)은 돌기(3)의 상면인 c-면(c-plane)으로의 성장 속도가 가장 빠르고, 상기 돌기(3)의 a-면(a-plane)에 대해 ±15°인 방향으로의 성장 속도가 그 다음 빠르며, 상기 돌기(3)의 a-면(a-plane)의 방향으로는 성장되지 않게 된다.
따라서, 상기 시드 패턴(7)의 측면은 상기 돌기(3)의 상면에 대해 경사면을 가지며, 상기 돌기(3)의 상면을 기준으로 상기 돌기(3)의 측면과 대칭적이거나 비댕칭적일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 시드 패턴(7)의 측면은 그 둘레를 따라 부분적으로 측 방향으로 돌출된 요철 형상이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 8를 참조하면, 상기 시드 패턴(7) 상에 계속하여 상기 시드 패턴(7)과 동일한 재질로 성장하여 줌으로써, 시드 패턴(7) 사이가 합체된 버퍼층(9)이 형성될 수 있다.
도 9을 참조하면, 상기 버퍼층(9) 상에 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)을 포함하는 발광 구조물(17)이 형성될 수 있다.
상기 버퍼층(9)과 상기 발광 구조물(17)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 10은 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 10을 참조하면, 실시예에 따른 수평형 발광 소자는 기판(1), 매질층(5), 버퍼층(9), 제1 도전형 반도체층(11), 활성층(13), 제2 도전형 반도체층(15), 투명 도전층(21) 및 제1 및 제2 전극(23, 25)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 10의 실시예에서, 도 1에 도시된 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략하기로 한다.
상기 기판(1) 상에 다수의 돌기(3)가 형성되고, 상기 다수의 돌기(3)에 의해 즉, 상기 다수의 돌기(3) 사이의 공간에 매질층(5)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 매질층(5)은 오일과 같은 액체나 공기일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 상기 매질층(5)은 상기 기판(1), 상기 돌기(3), 시드 패턴(7) 및 상기 버퍼층(9)에 의해 둘러싸여질 수 있다.
상기 시드 패턴(7)은 상기 버퍼층(9)의 배면에 형성되고 상기 돌기(3)의 상면에 접하도록 형성될 수 있다.
상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)은 발광 구조물(17)을 형성할 수 있다.
상기 제2 도전형 반도체층(15) 상에는 투명 도전층(21)이 형성되고, 상기 투명 도전층(21) 상의 일부 영역에 제2 전극(25)이 형성될 수 있다.
상기 제1 도전형 반도체층(11) 상의 일부 영역에 제1 전극(23)이 형성될 수 있다. 이를 위해, 메사 식각에 의해 상기 제2 도전형 반도체층(15)과 상기 활성층(13)이 제거되고 상기 제1 도전형 반도체층(11)의 상면의 일부분이 제거될 수 있다. 이와 같이 제거된 제1 도전형 반도체층(11) 상에 상기 제1 전극(23)이 형성될 수 있다.
상기 제2 전극(25)은 실시예에 따른 수평형 발광 소자의 최상부에 형성되고, 상기 제1 전극(23)은 실시예에 따른 수평형 발광 소자의 측면 상에 형성됨에 따라, 제1 및 제2 전극(23, 25)에 전원이 인가되면 전류가 제1 및 제2 전극(23, 25) 사이의 최단 경로에 해당하는 발광 구조물(17)로 흐르기 때문에 활성층(13)의 전 영역에서 발광이 되지 않을 수 있다.
따라서, 상기 제2 도전형 반도체층(15)과 상기 제2 전극(25) 사이에 상기 제2 도전형 반도체층(15)의 전 영역 상에 투명 도전층(21)을 형성하여 줌으로써, 제2 전극(25)을 통해 투명 도전층(21)의 전 영역으로 전류가 스프레딩되어 상기 제1 전극(23)과 상기 투명 도전층(21)의 전 영역 사이로 전류가 흐르게 되어 활성층(13)의 전 영역에서 발광이 되어 발광 효율을 향상시킬 수 있다.
상기 투명 도전층(21)은 광을 투과시키는 우수한 투광성과 전기적 전도도를 갖는 도전성 물질로 형성되는데, 예컨대 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 전극(23, 25)은 예컨대, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 합금을 포함할 수 있지만, 이에 한정하지 않는다.
도 11는 실시예에 따른 플립형 발광 소자를 도시한 단면도이다.
도 11의 실시예는 도 10의 실시예의 투명 도전층(21) 대신에 반사층(27)이 형성되는 것을 제외하고는 도 10의 실시예와 거의 유사하다. 따라서, 도 11의 실시예에서 도 10의 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략하기로 한다.
도 11를 참조하면, 실시예에 따른 플립형 발광 소자는 기판(1), 매질층(5), 버퍼층(9), 제1 도전형 반도체층(11), 활성층(13), 제2 도전형 반도체층(15), 반사층(27) 및 제1 및 제2 전극(31, 33)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)은 발광 구조물(17)을 형성할 수 있다.
상기 제2 도전형 반도체층(15)의 아래에 반사층(27)이 형성되고, 상기 반사층(27)의 아래에 제2 전극(33)이 형성될 수 있다.
상기 반사층(27)은 상기 활성층(13)에서 생성되어 하부 방향으로 진행된 광을 반사시켜 주는 역할을 할 수 있다. 상기 반사층(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)의 아래에 제1 전극(31)이 형성될 수 있다.
도 12은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 10의 제1 및 제2 전극(23, 25) 또는 도 11의 제1 및 제2 전극(31, 33)을 대신하여, 도 12의 실시예에서는 전극(55)과 전극층(45)이 구비되는데, 전극(55)과 전극층(45)은 서로 수직으로 중첩되는 구조로 배치될 수 있다. 아울러, 도 12의 실시예에서, 전극층(45)은 적어도 발광 구조물(17)의 활성층(13)보다 큰 사이즈를 가지고 반사 특성을 가지므로, 상기 활성층(13)에서 생성된 광을 전방으로 반사시켜 주어 발광 효율이 향상될 수 있다.
도 12의 실시예의 전극(55)은 도 10의 제1 및 제2 전극(23, 25) 또는 도 11의 제1 및 제2 전극(31, 33)과 동일한 구조, 형상, 물질 및 기능을 가질 수 있다. 따라서, 도 12의 실시예의 전극(55)의 상세한 설명은 생략하기로 하고, 이하에서 생략된 내용은 앞서의 설명으로부터 용이하게 이해될 수 있을 것이다.
도 12을 참조하면, 실시예에 따른 수직형 발광 소자는 지지 기판(41), 접합층(43), 전극층(45), 채널층(47), 전류 차단층(Current Blocking Layer, CBL)(49), 제1 도전형 반도체층(11), 활성층(13), 제2 도전형 반도체층(15), 광 추출 구조(53), 보호층(51) 및 전극(55)을 포함할 수 있다.
상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)은 발광 구조물(17)을 형성할 수 있다.
상기 지지 기판(41), 상기 접합층(43) 및 상기 전극층(45)은 전원을 공급하여 주기 위한 전극 부재를 형성할 수 있다.
상기 지지 기판(41)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 상기 지지 기판(41)은 상기 전극(55)과 함께 상기 발광 구조물(17)에 전원을 공급하여 줄 수 있다.
상기 지지 기판(41)은 금속 물질 또는 반도체 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 지지 기판(41)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 상기 지지 기판(41)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 구리합금(Cu Alloy), 몰리브덴(Mo) 및 구리-텅스텐(Cu-W)로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 금속 물질일 수 있다. 상기 지지 기판(41)은 예를 들어, Si, Ge, GaAs, GaN, ZnO, SiGe 및 SiC로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 반도체 물질일 수 있다.
상기 지지 기판(41) 상에는 상기 접합층(43)이 형성될 수 있다. 상기 접합층(43)은 상기 전극층(45)과 상기 지지 기판(41) 사이에 형성된다. 상기 접합층(43)은 전극층(45)과 상기 지지 기판(41) 사이의 접착력을 강화시켜 주는 매개체 역할을 할 수 있다.
상기 접합층(43)은 접합성과 열 전도성이 높은 금속 물질로 형성될 수 있다. 상기 접합층(43)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 접합층(43)의 상면은 중심 영역에 대해 주변 영역이 상부 방향, 즉 상기 발광 구조물(17)로 더 연장되도록 형성된 그루브를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 상기 접합층(43)의 상면의 중심 영역에 접하거나 상기 그루브에 전극층(45)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전극층(45)의 일부 영역은 상기 채널층(47)의 하면과 수직 방향으로 중첩되도록 형성될 수 있다. 다시 말해, 상기 채널층(47)의 내측 영역은 상기 전극층(45)의 끝단을 지나 내측으로 연장되도록 형성될 수 있다.
상기 전극층(45)은 상기 발광 구조물(17)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 전극층(45)은 상기 발광 구조물(17)과 오믹 콘택되어, 전류가 발광 구조물(17)로 흐르도록 할 수 있다.
상기 전극층(45)은 반사 물질과 오믹 콘택 물질이 혼합된 단일 층으로 형성될 수 있다. 이러한 경우, 상기 전극층(45)은 반사층과 오믹 콘택층을 별개로 형성할 필요가 없다. 상기 반사 물질로는 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 합금이 사용되지만, 이에 대해서는 한정하지 않는다. 상기 오믹 콘택 물질로는 투명한 도전 물질이 사용될 수 있는데, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au,및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있다.
상기 전극층(45)은 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni 및 AZO/Ag/Ni 중 어느 하나를 포함하는 다층으로 구성될 수 있다.
상기 전극층(45) 상에는 전류 차단층(49)이 형성될 수 있다. 상기 전류 차단층(49)은 상기 발광 구조물(17)의 하면과 접하도록 형성할 수 있다. 상기 전류 차단층(49)은 상기 전극(55)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있다.
상기 전류 차단층(49)은 상기 전극층(45)의 상면 내에 형성될 수 있지만, 이에 한정하지 않는다. 즉 도시되지 않았지만, 상기 전류 차단층(49)은 상기 발광 구조물(17)의 하면 내, 상기 전극층(45)의 하면 내, 또는 상기 접합층(43)의 상면 내에 형성될 수 있다.
상기 전류 차단층(49)은 상기 발광 구조물(17)과 쇼트키 콘택(Schottky contact)될 수 있다. 이에 따라, 상기 전류 차단층(49)과 쇼트키 콘택되는 상기 발광 구조물(17)로 전류가 원활하게 공급되지 않게 된다.
상기 전극층(45) 상에 채널층(47)이 형성될 수 있다. 예를 들어, 상기 전극층(45)의 에지 영역의 둘레를 따라 상기 채널층(47)이 형성될 수 있다. 즉, 상기 채널층(47)은 상기 발광 구조물(17)과 상기 전극층(45) 사이의 둘레 영역에 형성될 수 있다.
상기 채널층(47)은 외부의 이물질에 의한 상기 접합층(43)의 측면과 상기 발광 구조물(17)의 측면 사이의 전기적인 쇼트를 방지하여 줄 수 있다. 아울러 상기 채널층(47)은 상기 발광 구조물(17)과 접촉하는 면적을 가능한 확보하여 복수개의 칩을 개별 칩 단위로 분리하는 레이저 스크라이빙(Laser Scribing) 공정과 기판(도 1의 1)을 제거하는 레이저 리프트 오프(LLO) 공정시 상기 발광 구조물(17)이 상기 전극층(45)으로부터 박리되는 것을 효과적으로 방지할 수 있다.
상기 채널층(47)은 절연 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 또한 상기 채널층(47)은 금속 물질로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)이 상기 전극층(45), 상기 채널층(47) 및 상기 전류 차단층(49)상에 형성될 수 있다.
상기 발광 구조물(17)의 측면은 복수개의 칩을 개별 칩 단위로 구분하는 식각에 의해 수직하거나 경사지게 형성될 수 있다. 예를 들어, 상기 발광 구조물(17)의 측면은 아이솔레이션 식각 (isolation etching)에 의해 형성될 수 있다.
상기 제1 도전형 반도체층(11)의 상면에는 광을 추출하여 주는 광 추출 구조(53)가 형성될 수 있다.
상기 광 추출 구조(53)는 도 1에 도시된 시드 패턴(7)에 의해 형성될 수 있다. 상기 시드 패턴(7)은 상기 버퍼층(9)을 형성하여 주는 역할을 하는데, 상기 시드 패턴(7)은 도 1의 기판(1) 상에 형성된 다수의 돌기(3)의 상면으로부터 형성되어 일정 시점이 지나서 시드 패턴(7) 사이가 합체되어 버퍼층(9)이 형성될 수 있다. 따라서, 상기 돌기(3)의 상면으로부터 상기 버퍼층(9)이 형성되기까지의 시드 패턴(7)에 의해 요철이 형성되고, 이러한 요철이 광의 추출을 증가시켜 줄 수 있다.
따라서, 실시예에 따른 수직형 발광 소자는 별도로 광 추출 구조(53)를 만들 필요가 없으므로, 공정이 단순해지고 공정 시간이 절감될 수 있다.
상기 광 추출 구조(53)는 러프니스(roughness) 구조일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11) 상에 전극(55)이 형성될 수 있다.
상기 전극(55)은 상기 발광 구조물(17)의 전체 면적을 커버하지 않고, 국부적으로 형성된 패턴 형상을 가질 수 있다.
상기 발광 구조물(17) 상에 보호층(51)이 형성될 수 있다. 예를 들어, 상기 발광 구조물(17)의 적어도 측면상에는 보호층(51)이 형성될 수 있다.
상기 보호층(51)은 상기 발광 구조물(17)과 지지 기판(41) 사이의 전기적 쇼트를 방지하는 한편 수직형 발광 소자를 외부의 충격으로부터 보호하는 역할을 할 수 있다. 상기 보호층(51)은 투명성과 절연성이 우수한 재질로 형성될 수 있다. 상기 보호층(51)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있지만, 이에 대해 한정하지는 않는다.
도 13는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 13를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 설치된 제1 리드 전극(103) 및 제2 리드 전극(105)과, 상기 몸체(101)에 설치되어 상기 제1 리드 전극(103) 및 제2 리드 전극(105)으로부터 전원을 공급받는 제1 실시예 및 제2 실시예들에 따른 발광 소자(10)와, 상기 발광 소자(10)를 포위하는 몰딩부재(113)를 포함한다.
상기 몸체(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(10)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드 전극(103) 및 제2 리드 전극(105)은 서로 전기적으로 분리되며, 상기 발광 소자(10)에 전원을 제공한다.
또한, 상기 제1 및 제2 리드 전극(103, 105)은 상기 발광 소자(10)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(10)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(10)는 상기 제1 리드 전극(103), 제2 리드 전극(105) 및 상기 몸체(101) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
실시예에서는 한 개의 와이어(109)를 통해 발광 소자(10)를 상기 제1 및 제2 리드 전극(103, 105) 중 하나의 리드 전극에 전기적으로 연결시키는 것이 예시되어 있으나, 이에 한정하지 않고 2개의 와이어를 이용하여 발광 소자(10)를 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결시킬 수도 있으며, 와이어를 사용하지 않고 발광 소자(10)를 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결시킬 수도 있다.
상기 몰딩부재(113)는 상기 발광 소자(10)를 포위하여 상기 발광 소자(10)를 보호할 수 있다. 또한, 상기 몰딩부재(113)에는 형광체가 포함되어 상기 발광 소자(10)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(101)의 상면은 평평하고, 상기 몸체(101)에는 복수의 발광 소자가 설치될 수도 있다.
실시예에 따른 발광 소자나 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1: 기판
3: 돌기
5: 매질층
7: 시드 패턴
9: 버퍼층
11: 제1 도전형 반도체층
13: 활성층
15: 제2 도전형 반도체층
17: 발광 구조물
21: 투명 도전층
23, 25, 31, 33: 전극
27: 반사층
41: 지지 기판
43: 접합층
45: 전극층
47: 채널층
49: 전류 차단층
51: 보호층
53: 광 추출 구조
55: 전극

Claims (11)

  1. 기판;
    상기 기판 상에 서로 이격되게 배치된 다수의 돌기;
    상기 돌기 상으로 형성된 버퍼층;
    상기 돌기 사이에 형성된 매질층; 및
    상기 버퍼층 상에 형성된 발광 구조물을 포함하고,
    상기 버퍼층은 상기 돌기의 c-면을 따라 형성되며,
    상기 버퍼층의 배면은 시드 패턴을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 시드 패턴은 상기 돌기의 상면에 접하여 형성되는 발광 소자.
  3. 제1항에 있어서,
    상기 시드 패턴의 측면은 상기 돌기의 상면을 기준으로 상기 돌기의 측면과 비대칭으로 형성되는 발광 소자.
  4. 제1항에 있어서,
    상기 시드 패턴의 측면은 그 둘레를 따라 측 방향으로 부분적으로 돌출된 형상을 갖는 발광 소자.
  5. 제1항에 있어서,
    상기 시드 패턴의 측면은 상기 돌기의 a-면(a-plane)에 대해 ±15°인 방향보다는 상기 돌기의 a-면의 방향으로 돌출된 형상을 갖는 발광 소자.
  6. 제1항에 있어서,
    상기 매질층은 상기 기판, 상기 돌기, 상기 시드 패턴 및 상기 버퍼층에 의해 둘러싸이는 발광 소자.
  7. 제1항에 있어서,
    상기 돌기의 측면은 상기 돌기의 상면에 대해 90° 내지 150°의 각도를 가지는 발광 소자.
  8. 제1항에 있어서,
    상기 돌기 사이의 간격은 1㎛ 내지 20㎛인 발광 소자.
  9. 제1항에 있어서,
    상기 돌기의 높이는 2㎛ 내지 4㎛인 발광 소자.
  10. 제1항에 있어서,
    상기 매질층은 액체나 공기인 발광 소자.
  11. 몸체;
    상기 몸체 상에 배치되는 제1 및 제2 리드 전극;
    상기 제1 및 제2 리드 전극 중 어느 하나의 리드 전극 상에 배치되고, 제1항 내지 제10항에 의한 발광 소자; 및
    상기 발광 소자를 포위하여 배치되는 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020120125165A 2012-11-07 2012-11-07 발광 소자 및 발광 소자 패키지 KR101987056B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120125165A KR101987056B1 (ko) 2012-11-07 2012-11-07 발광 소자 및 발광 소자 패키지
US14/068,429 US20140124810A1 (en) 2012-11-07 2013-10-31 Light emitting device and light emitting device package having the same
EP13191914.4A EP2731149B1 (en) 2012-11-07 2013-11-07 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125165A KR101987056B1 (ko) 2012-11-07 2012-11-07 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140058838A true KR20140058838A (ko) 2014-05-15
KR101987056B1 KR101987056B1 (ko) 2019-06-10

Family

ID=49546326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125165A KR101987056B1 (ko) 2012-11-07 2012-11-07 발광 소자 및 발광 소자 패키지

Country Status (3)

Country Link
US (1) US20140124810A1 (ko)
EP (1) EP2731149B1 (ko)
KR (1) KR101987056B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
CN110783168B (zh) * 2018-07-25 2022-07-01 乂馆信息科技(上海)有限公司 一种具有三维结构的hemt器件的制备方法
DE102020128680A1 (de) * 2020-10-30 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen eines halbleiterkörpers und halbleiteranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303042A1 (en) * 2006-12-21 2008-12-11 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
WO2012148039A1 (en) * 2011-04-28 2012-11-01 Seoul Opto Device Co., Ltd. Semiconductor substrate and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
CN100454597C (zh) * 2004-04-27 2009-01-21 松下电器产业株式会社 氮化物半导体元件及其制造方法
KR100797180B1 (ko) * 2005-06-25 2008-01-23 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
KR20090002215A (ko) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
EP2701183A4 (en) * 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR
CA2883101A1 (en) * 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303042A1 (en) * 2006-12-21 2008-12-11 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
WO2012148039A1 (en) * 2011-04-28 2012-11-01 Seoul Opto Device Co., Ltd. Semiconductor substrate and method of fabricating the same

Also Published As

Publication number Publication date
US20140124810A1 (en) 2014-05-08
EP2731149A1 (en) 2014-05-14
KR101987056B1 (ko) 2019-06-10
EP2731149B1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
US10333031B2 (en) Light emitting element and lighting device
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
US8421103B2 (en) Semiconductor light emitting device and light emitting device package including the same
KR101987056B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110101427A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR102042540B1 (ko) 발광 소자 및 발광 소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR101976450B1 (ko) 발광 소자 및 발광 소자 패키지
KR101990899B1 (ko) 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지
KR20130016945A (ko) 발광소자 및 발광소자의 제조방법
KR20120015882A (ko) 발광소자 패키지
KR20150109832A (ko) 발광소자 및 조명시스템
KR20130011484A (ko) 발광소자
KR20120087037A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant