KR20140058811A - 다층 인쇄회로기판 및 그 제조방법 - Google Patents

다층 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140058811A
KR20140058811A KR1020120125108A KR20120125108A KR20140058811A KR 20140058811 A KR20140058811 A KR 20140058811A KR 1020120125108 A KR1020120125108 A KR 1020120125108A KR 20120125108 A KR20120125108 A KR 20120125108A KR 20140058811 A KR20140058811 A KR 20140058811A
Authority
KR
South Korea
Prior art keywords
printed circuit
plate
layers
circuit board
via hole
Prior art date
Application number
KR1020120125108A
Other languages
English (en)
Inventor
박준표
Original Assignee
주식회사 대덕피엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대덕피엔씨 filed Critical 주식회사 대덕피엔씨
Priority to KR1020120125108A priority Critical patent/KR20140058811A/ko
Publication of KR20140058811A publication Critical patent/KR20140058811A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 자동 테스트를 위한 프로프카드에 사용되는 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 다층 인쇄회로기판에 있어서; 1-15개층의 범위에서 적층설계되는 상판(100); 1-60개층의 범위에서 적층설계되는 중판(200); 1-15개층의 범위에서 적층설계되는 하판(300); 상기 상판(100)과 중판(200) 및 상기 중판(200)과 하판(300) 사이에 개재되는 넌프리프레그(NP)를 포함하되, 상기 상판(100), 중판(200), 하판(300)에는 0.4mm 직경의 비아홀(400)이 형성되고, 상기 넌프리프레그(NP)에는 상기 비아홀(400) 보다 큰 직경의 비아홀(400')이 형성된 상태에서, 가열가압되어 60층을 초과하는 고층 인쇄회로기판을 이룬 것을 특징으로 하는 다층 인쇄회로기판을 제공한다.
본 발명에 따르면, 한계 직경인 0.4mm 크기의 비아홀을 가지면서도 90층 이상 고층 설계가 가능하여 고기능화 제품을 구현할 수 있는 효과를 얻을 수 있다.

Description

다층 인쇄회로기판 및 그 제조방법{MULTI LAYER PCB AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 반도체 자동 테스트를 위한 프로프카드에 사용되는 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 프리프레그를 사용하지 않으면서도 최소홀 사이즈의 비아홀을 유지한 채 90층 이상으로 설계할 수 있는 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 전자제품이 소형화, 박판화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 팩키지화가 동시에 진행되고 있다. 이에 다층 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다.
이와 같은 다층 인쇄회로기판의 제조와 관련된 기술로는, 공개특허 제2000-0052162호, 공개특허 제2005-0092225호, 공개특허 제2007-0062397호, 공개특허 제2009-0106723호, 공개특허 제2011-0050515호, 등록특허 제1107589호, 공개특허 제2012-0077058호 등 다수가 개시되어 있다.
특히, 반도체 자동 테스트를 위한 프로프카드에 사용되는 다층 인쇄회로기판(PCB's)은 수많은 신호를 매우 큰 테스트 서브시스템과 비교적 작은 테스트대상 디바이스(DUT's) 사이에 루팅하는 중요한 역활을 한다.
종종 개별적으로 " 테스터" 라 하는 장치는 테스트 데이터 신호 및 테스트 제어 신호를 하나 이상의 DUT's에 발생하고 하나 이상의 DUT's로부터 수신한다. 테스터가 " 프로브" 타입인지 또는 " 패키지" 타입인지에 의존하여, 테스트가 웨이퍼 및 패키지된 디바이스 레벨에서 각각 실행된다.
웨이퍼 레벨에서 디바이스를 기능적으로 테스트하기 위해서, 종래의 프로브 타입 테스터는 일반적으로 하나 이상의 웨이퍼 DUT's에 인가되는 파형을 발생시키는 컴퓨터 등과 같은 테스트 컨트롤러를 포함한다.
그리고, 테스트 헤드는 테스트 컨트롤러의 하류측에 배치되고, 시간 지연 및 신호 감쇠를 최소화하도록 DUT's에 매우 가까이 근접하여 테스트 신호를 발생하기 위한 핀 전자부품을 포함한다. 데이터 및 제어 신호는 핀 전자부품으로부터 웨이퍼상의 하나이상의 DUT's와 물리적으로 인터페이스하는 프로브카드를 통하여 루팅된다.
이때, 다층 인쇄회로기판은 절연체를 사이에 두고 상층과 하층에 형성한 동박 회로를 서로 비아홀(Via hole)을 만들어 도전 물질을 채워 넣거나 도금하여 통전시키는 방식으로 층간 접속을 구현하게 된다.
아울러, 층수를 많이 쌓을수록 집적화가 이루어지므로 그만큼 용도가 증가하게 된다.
그런데, 인쇄회로기판의 두께가 두꺼워질수록 비아홀 가공이 어려워지고, 가공할 수 있는 직경이 커지기 때문에 제조상 한계가 있다.
예컨대, 두께를 두껍게 하고, 비아홀 직경을 크게 하면 원하는 층수, 즉 고층수를 확보할 수 있겠지만, 비아홀 직경이 커질 경우 패턴폭도 함께 커지기 때문에 회로설계의 미세화, 세선화가 불가능해진다.
이러한 이유로 인해, 두께가 아무리 두껍더라도 최대 0.4mm 직경까지만 허용되고 그 이상은 허용되지 않는다.
뿐만 아니라, 두께가 두꺼워질수록 비아홀의 높이가 높아지기 때문에 후술되는 바와 같은 프리프레그의 침입 문제는 물론 동도금이 원활하고 균일하게 이루어지지 않아 최대 60층 이상의 두께, 즉 6.3mm 이상의 두께는 일체로 형성하기 어렵다는 한계를 가진다.
아울러, 대부분 프리프레그를 이용하여 층간 접합을 이루기 때문에 가공시 레진이 흘러 비아홀을 막아버리면 도금액이 순환되지 못하여 도금 불량을 일으키고, 그럴 경우 제품구현이 어렵기 때문에 프리프레그 사용시 두께에 따라 가공할 수 있는 최소홀, 즉 레진이 비아홀을 막지 않도록 할 수 있도록 최소한 유지해야 하는 홀 크기가 정해져 있는데, 이를 테면 3.2mm 두께일 경우에는 0.15mm, 4.0mm 두께일 경우에는 0.175mm, 4.8mm 두께일 경우에는 0.2mm, 6.3mm 두께일 경우에는 0.3mm이다.
이와 같은 여러가지 사정 때문에 프리프레그를 사용하고 있는 현재 다층 인쇄회로기판에서는 적층할 수 있는 최대층수가 6.3mm 두께인 60층으로서 한계치이며, 그 이상은 쌓을 수 없다.
따라서, 갈수록 고도화되고, 집적화되어 가는 반도체 기술 분야에서 그 기능을 대폭 확장하여 수행할 수 있는 다층 인쇄회로기판의 필요성이 대두되었다.
그럼에도 불구하고, 상술한 이유로 인하여 층수에 제한을 받기 때문에 공개특허 제2001-0075660호, 공개특허 제2003-0071826호 등에서도 고밀도 패턴화 기술에 집중되고 있고, 앞서 설명한 다른 기술들에서도 마찬가지 한계에 부딪혀 있다.
다시 말해, 현재 프리프레그를 사용하는 기술로는 60층을 초과한 90층, 100층 등의 다층 인쇄회로기판을 구현하기가 무척 어렵다는 것이다.
본 발명은 상술한 바와 같은 종래 기술상의 제반 문제점을 감안하여 이를 해결하고자 창출된 것으로, 90층 이상의 두께를 갖는 다층 인쇄회로기판을 용이하고 원활하게 제조하면서 비아홀로 인한 가공 불량을 막을 수 있는 새로운 개념의 다층 인쇄회로기판 및 그 제조방법을 제공함에 주된 목적이 있다.
본 발명은 상기한 목적을 달성하기 위한 수단으로, 다층 인쇄회로기판에 있어서; 1-15개층의 범위에서 적층설계되는 상판(100); 1-60개층의 범위에서 적층설계되는 중판(200); 1-15개층의 범위에서 적층설계되는 하판(300); 상기 상판(100)과 중판(200) 및 상기 중판(200)과 하판(300) 사이에 개재되는 넌프리프레그(NP)를 포함하되, 상기 상판(100), 중판(200), 하판(300)에는 0.4mm 직경의 비아홀(400)이 형성되고, 상기 넌프리프레그(NP)에는 상기 비아홀(400) 보다 큰 직경의 비아홀(400')이 형성된 상태에서, 가열가압되어 60층을 초과하는 고층 인쇄회로기판을 이룬 것을 특징으로 하는 다층 인쇄회로기판을 제공한다.
이때, 상기 상판(100)은 1.6mm의 두께를 갖고, 상기 중판(200)은 5.8mm의 두께를 가지며, 상기 하판(300)은 1.6mm의 두께를 갖는 것에도 그 특징이 있다.
또한, 상기 넌프리프레그(NP)에 형성되는 비아홀(400')은 0.45mm 직경을 갖는 것에도 그 특징이 있다.
아울러, 본 발명은 다층 인쇄회로기판을 제조하는 방법에 있어서; 1-15개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 상판(100)을 가공하는 단계; 1-60개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 중판(200)을 가공하는 단계; 1-15개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 하판(300)을 가공하는 단계; 0.45mm 직경의 비아홀(400)이 형성된 넌프리프레그(NP)를 상판(100)과 중판(200) 사이, 중판(200)과 하판(300) 사이에 배치함과 동시에 상,중,하판(100,200,300)이 일치되게 세팅하는 단계; 세팅된 상,중,하판(100,200,300)을 가열가압하여 일체화시키는 단계;를 포함하여 구성된 것을 특징으로 하는 다층 인쇄회로기판 제조방법을 제공한다.
본 발명에 따르면, 한계 직경인 0.4mm 크기의 비아홀을 가지면서도 90층 이상 고층 설계가 가능하여 고기능화 제품을 구현할 수 있는 효과를 얻을 수 있다.
도 1은 본 발명에 따른 다층 인쇄회로기판의 구조를 보인 모식도이다.
이하에서는, 첨부도면을 참고하여 본 발명에 따른 바람직한 실시예를 보다 상세하게 설명하기로 한다.
본 발명 설명에 앞서, 이하의 특정한 구조 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며, 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니된다.
또한, 본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로, 특정 실시예들은 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시 형태에 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경물, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에 따른 다층 인쇄회로기판은 프리프레그(Prepreg)를 사용하지 않고, 90층 이상 다층 설계가 가능하도록 구성된 것이다.
여기에서, 프리프레그란 수지침투 가공제 혹은 수지보충제와 결합시킨 강화제로서, 일종의 반경화 상태의 시트를 말한다.
이러한 프리프레그는 통상 인쇄회로기판 제조시 층과 층을 접합시키는 요소로 활용된다.
그러나, 앞서 설명하였듯이 프리프레그는 레진(Resin)이기 때문에 접합시 용융된 수지 일부가 흘러내려 비아홀을 막거나 비아홀에 점착됨으로써 비아홀 내부에서 통전을 위한 동도금을 방해하여 통전불량에 따른 기판 불량을 초래하게 된다.
그리고, 이러한 현상은 종래 기술에서 언급한 바와 같이, 인쇄회로기판의 두께와 비아홀의 직경간 상관관계에 따라 거동하게 된다.
이에, 본 발명에서는 프리프레그를 사용하지 않고, 인쇄회로기판 형성을 위해 사용되는 절연체 자체의 접착성을 이용하여 층간 접합이 이루어지도록 하되, 원하는 두께 구현을 위해 층을 분리 가공한 후 최종적으로 접합하여 다시 하나의 다층 인쇄회로기판이 되도록 성형하는 방법을 사용한다.
즉, 본 발명에서는 상기와 같은 인쇄회로기판의 두께와 비아홀의 직경간 상관관계를 만족하면서 90층 이상의 층상 구조를 가질 수 있도록, 인쇄회로기판을 일정 층수만큼씩 묶어 분리하여 각각 제조한 후 이들을 서로 접합시켜 하나의 인쇄회로기판을 구성하도록 구성된다.
이것이 가능한 이유는, 기판의 크기가 설계사양에 따라 정해져 있고, 또한 기판에 설계될 패턴도 이미 정해진 상태이므로 기판을 여러개의 층들로 분리 구현한 다음 다시 접합한다고 해도 회로설계상 하자가 전혀 없기 때문이다.
그러나, 지금까지 이러한 시도를 개시한 예가 없어 고층 구현시 한계에 부딪혀 왔다. 하지만, 본 발명자들은 필수적으로 프리프레그를 사용해야 한다는 고정관념을 벗어나 프리프레그를 사용하지 않음으로써 이러한 시도가 가능하였다.
예컨대, 도 1의 예시와 같이, 본 발명에서는 인쇄회로기판을 상판(100), 중판(200), 하판(300)으로 분리 구성한 다음, 상판(100)과 중판(200)을 넌프리프레그(Non-Prepreg)(NP)의 개재하에 접합하고, 중판(200)과 하판(300)도 넌프리프레그(NP)의 개재하에 접합하여 하나의 다층 인쇄회로기판, 예시된 바에서는 86층의 층상구조를 갖도록 구현할 수 있다.
이때, 층수는 적층되는 층의 두께에 따라 가변될 수 있는 바, 이를 통해 90층 ~ 100층까지도 설계할 수 있게 된다.
다만, 최대 두께는 9.2mm 정도 유지함이 바람직하다. 이는 이 정도의 두께로 설계할 경우 현재 시판되고 있는 다층 인쇄회로기판이 갖는 기능의 2배에 가까운 집적 효율을 얻을 수 있고, 프로브카드용으로 사용하기에 충분하기 때문이다.
특히, 상기 상판(100)과 하판(300)은 접합 구간의 동도금 효율을 높이기 위해 두께를 낮게 맞추는 것이 중요한데, 이를 위해 상기 상판(100)과 하판(300)의 두께는 1.6mm가 바람직하고, 해당 층수는 14~15개층이 구현될 수 있다.
또한, 상기 중판(200)은 나머지 층수들이 구현되는 것으로, 앞서 설명한 한계 때문에 60층 이상, 즉 6.3mm 이상의 두께는 가질 수 없다.
때문에, 본 발명 실시예의 경우, 상기 중판(200)은 5.8mm의 두께에, 55-56층 정도 구현될 수 있다.
즉, 도시된 86층짜리 다층 인쇄회로기판의 경우, 1-15층이 적층된 상판(100)은 1.6mm의 두께를 갖고, 0.4mm의 비아홀(400)을 갖는다.
따라서, 동도금시 불량이 발생하지 않고 균일한 도금 상태를 유지하여 통전불량이 생기지 않는다.
마찬가지로, 72-86층이 적층된 하판(300)은 1.6mm의 두께를 갖고, 0.4mm의 비아홀(400)이 형성되며, 동도금되어 통전상태를 유지한다.
마지막으로, 16-71층을 구성하는 중판(200)은 5.8mm의 두께를 갖고, 0.4mm의 비아홀(400)이 형성되며, 동도금되어 통전상태를 유지한다.
이렇게 각각 가공된 상판(100), 중판(200), 하판(300)은 이들 사이에 넌프리프레그(NP)가 개재된 상태에서 서로 일치되게 정확히 세팅된 상태에서 가열가압되어 일체를 이룸으로써 하나의 다층 인쇄회로기판을 구성하게 된다.
이때, 상기 넌프리프레그(NP)에 가공되는 비아홀(400')은 상기 비아홀(400) 보다 약간 직경이 크게 가공되어야 하는데, 본 발명 실시예에서는 이를 테면 0.45mm로 가공된다.
이렇게 상기 넌프리프레그(N)에 형성되는 비아홀(400')의 직경을 상기 상,중,하층(100,200,300)에 형성되는 비아홀(400) 보다 직경을 크게 형성하는 이유는 상,중,하 최종 접합시 약간의 틀어짐을 고려해서 이 부분까지 수용함으로써 홀 막힘 방지, 동도금 원활을 도모할 수 있기 때문이다.
아울러, 상기 넌프리프레그(NP)는 프리프레그와 동일한 재질이지만, 프리프레그 형태로 사용하지 않는 것이고, 당연히 내경에 동도금이 이루어진다.
이와 같이, 본 발명은 통상적인 고정관념을 깨고, 다층 인쇄회로기판을 몇개의 그룹으로 분리하여 가공범위 내에서 정밀하고 정확하게 가공한 다음, 이들을 다시 상호 접합함으로써 지금까지 구현할 수 없었던 60층을 초과하는 고층 인쇄회로기판 설계를 아주 쉽고 간단하게 구현할 수 있게 된다.
정리하자면, 본 발명은 1-15개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 상판(100)을 가공하는 단계; 1-60개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 중판(200)을 가공하는 단계; 1-15개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 하판(300)을 가공하는 단계; 0.45mm 직경의 비아홀(400)이 형성된 넌프리프레그(NP)를 상판(100)과 중판(200) 사이, 중판(200)과 하판(300) 사이에 배치함과 동시에 상,중,하판(100,200,300)이 일치되게 세팅하는 단계; 세팅된 상,중,하판(100,200,300)을 가열가압하여 일체화시키는 단계;를 포함하여 구성함으로써 60층을 초과하는 고층의 다층 인쇄회로기판을 제조할 수 있게 된다.
100: 상판 200: 중판
300: 하판 400,400': 비아홀

Claims (4)

  1. 다층 인쇄회로기판에 있어서;
    1-15개층의 범위에서 적층설계되는 상판(100);
    1-60개층의 범위에서 적층설계되는 중판(200);
    1-15개층의 범위에서 적층설계되는 하판(300);
    상기 상판(100)과 중판(200) 및 상기 중판(200)과 하판(300) 사이에 개재되는 넌프리프레그(NP)를 포함하되,
    상기 상판(100), 중판(200), 하판(300)에는 0.4mm 직경의 비아홀(400)이 형성되고, 상기 넌프리프레그(NP)에는 상기 비아홀(400) 보다 큰 직경의 비아홀(400')이 형성된 상태에서, 가열가압되어 60층을 초과하는 고층 인쇄회로기판을 이룬 것을 특징으로 하는 다층 인쇄회로기판.
  2. 청구항 1에 있어서;
    상기 상판(100)은 1.6mm의 두께를 갖고, 상기 중판(200)은 5.8mm의 두께를 가지며, 상기 하판(300)은 1.6mm의 두께를 갖는 것을 특징으로 하는 다층 인쇄회로기판.
  3. 청구항 1에 있어서;
    상기 넌프리프레그(NP)에 형성되는 비아홀(400')은 0.45mm 직경을 갖는 것을 특징으로 하는 다층 인쇄회로기판.
  4. 다층 인쇄회로기판을 제조하는 방법에 있어서;
    1-15개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 상판(100)을 가공하는 단계;
    1-60개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 중판(200)을 가공하는 단계;
    1-15개층의 범위에서 적층설계되고, 0.4mm 직경의 비아홀(400)이 형성된 상태에서 동도금된 하판(300)을 가공하는 단계;
    0.45mm 직경의 비아홀(400)이 형성된 넌프리프레그(NP)를 상판(100)과 중판(200) 사이, 중판(200)과 하판(300) 사이에 배치함과 동시에 상,중,하판(100,200,300)이 일치되게 세팅하는 단계;
    세팅된 상,중,하판(100,200,300)을 가열가압하여 일체화시키는 단계;를 포함하여 구성된 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
KR1020120125108A 2012-11-07 2012-11-07 다층 인쇄회로기판 및 그 제조방법 KR20140058811A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120125108A KR20140058811A (ko) 2012-11-07 2012-11-07 다층 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125108A KR20140058811A (ko) 2012-11-07 2012-11-07 다층 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140058811A true KR20140058811A (ko) 2014-05-15

Family

ID=50888886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125108A KR20140058811A (ko) 2012-11-07 2012-11-07 다층 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20140058811A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110248472A (zh) * 2019-05-20 2019-09-17 南亚电路板(昆山)有限公司 一种电路板加工工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110248472A (zh) * 2019-05-20 2019-09-17 南亚电路板(昆山)有限公司 一种电路板加工工艺

Similar Documents

Publication Publication Date Title
US9204552B2 (en) Printed wiring board
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8891245B2 (en) Printed wiring board
US8934262B2 (en) Wiring board and method for manufacturing the same
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US8237056B2 (en) Printed wiring board having a stiffener
US10813232B2 (en) Wiring board and method for manufacturing the same
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
US9716059B2 (en) Package substrate and method for manufacturing package substrate
US20160219713A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP6880429B2 (ja) 素子内蔵型印刷回路基板及びその製造方法
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
US8957320B2 (en) Printed wiring board
US9338883B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20130146345A1 (en) Printed wiring board and method for manufacturing the same
US9433106B2 (en) Method for manufacturing printed wiring board
US20190394877A1 (en) Printed wiring board
KR20140058811A (ko) 다층 인쇄회로기판 및 그 제조방법
US8669481B2 (en) Laminated circuit board and board producing method
US9232630B1 (en) Method of making an inlay PCB with embedded coin
US9521754B1 (en) Embedded components in a substrate
CN106550532A (zh) 用于制造部件载体的包括低流动性材料的保护结构
JP2019204877A (ja) 配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
KR101936415B1 (ko) 도전볼을 이용한 동박 적층판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application