KR20140051806A

KR20140051806A - Ｔｃｐ 코일 구역들 사이에 플라즈마 밀도 디커플링 구조를 갖는 페러데이 쉴드

Info

Publication number: KR20140051806A
Application number: KR1020130126832A
Authority: KR
Inventors: 마오린 롱; 알렉스 패턴스; 리키 마쉬; 윙 우; 존 드루웨리
Original assignee: 램 리써치 코포레이션
Priority date: 2012-10-23
Filing date: 2013-10-23
Publication date: 2014-05-02
Also published as: SG2013075437A; TW201432777A; KR102266590B1; TWI515761B

Abstract

페러데이 쉴드 및 페러데이 쉴드를 포함하는 플라즈마 프로세싱 챔버가 제공된다. 플라즈마 챔버는, 기판을 수용하기 위한 정전척, 챔버의 상단 부분에 접속된 유전체 윈도우, 및 페러데이 쉴드를 포함하고, 유전체 윈도우는 정전척 위에 배치된다. 페러데이 쉴드는 챔버의 내부에 배치되고, 정전척과 유전체 윈도우 사이에 정의된다. 페러데이 쉴드는 제 1 및 제 2 복수의 슬롯들을 포함하는 내부 반경 범위를 갖는 내부 구역, 및 제 3 복수의 슬롯들을 포함하는 외부 반경 범위를 갖는 외부 구역을 포함한다. 내부 구역은 외부 구역에 인접한다. 페러데이 쉴드는, 제 1 및 제 2 복수의 슬롯들이 제 3 복수의 슬롯들과 접속하지 않도록 내부 구역 및 외부 구역을 분리시키는 밴드 링을 또한 포함한다.

Description

ＴＣＰ 코일 구역들 사이에 플라즈마 밀도 디커플링 구조를 갖는 페러데이 쉴드{FARADAY SHIELD HAVING PLASMA DENSITY DECOUPLING STRUCTURE BETWEEN TCP COIL ZONES}

본 발명은 일반적으로 반도체 제조에 관한 것으로, 더 상세하게는 에칭 챔버 플라즈마 균일도를 개선시키기 위한 페러데이 쉴드를 포함하는 장치에 관한 것이다.

반도체 제조 시에, 에칭 프로세스들이 일반적으로 및 반복적으로 수행된다. 당업자들에게 잘 알려진 바와 같이, 2개의 타입들의 에칭 프로세스들, 즉 습식 에칭 및 건식 에칭이 존재한다. 일 타입의 건식 에칭은 유도성 커플링된 플라즈마 에칭 장치를 사용하여 수행된 플라즈마 에칭이다.

플라즈마는 다양한 타입들의 라디컬들 뿐만 아니라 양 및 음 이온들을 포함한다. 다양한 라디컬들, 양 이온들, 및 음 이온들의 화학 반응들이 웨이퍼의 피쳐들, 표면들 및 재료들을 에칭하는데 사용된다. 에칭 프로세스 동안, 챔버 코일은 변환기 내의 1차 코일의 기능과 유사한 기능을 수행하지만, 플라즈마는 변환기 내의 2차 코일의 기능과 유사한 기능을 수행한다.

에칭 프로세스에 의해 생성된 반응 생성물들은 휘발성 또는 비-휘발성일 수도 있다. 휘발성 반응 생성물들은 사용된 반응 가스와 함께 가스 배출 포트를 통해 폐기된다. 그러나, 비휘발성 반응 생성물들은 통상적으로 에칭 챔버에 남아있다. 비휘발성 반응 생성물들은 챔버 벽들 및 유전체 윈도우에 부착될 수도 있다. 비휘발성 반응 생성물들의 윈도우로의 부착은 에칭 프로세스와 간섭할 수도 있다. 과도한 증착은 입자들이 웨이퍼 상으로 윈도우를 플레이크 오프 (flake off) 시키며, 따라서, 에칭 프로세스와 간섭한다. 따라서, 과도한 증착은 챔버 벽들 및 윈도우의 더 빈번한 세정을 요구하고, 이는 웨이퍼 스루풋에 악영향을 준다. 부가적으로, 윈도우가 에칭 부산물들로 코팅되게 되면, 챔버가 충분한 자기 플럭스를 플라즈마에 송신하는 능력이 감소하게 되며, 이는 차례로, 고애스펙트 비 프로파일 피쳐들을 프로세싱할 경우 중요한 에칭 동작들의 방향성을 제어하기 위한 능력을 감소시킨다.

상기의 관점에서, 자기 플럭스의 충분한 레벨들을 플라즈마로 송신하기 위한 능력을 유지하면서, 프로세스 챔버의 유전체 윈도우를 보호하기 위한 장치 및 방법들에 대한 필요성이 존재한다.

반도체 디바이스들의 제조 동안 반도체 기판들 및 그 상부에 형성된 층들을 에칭하는데 사용된 장치가 기재된다. 장치는 에칭이 수행되는 챔버에 의해 정의된다. 장치는, 에칭될 기판을 지지하기 위한 척, RF 전력 및 접지로의 접속들, 챔버의 상부 루프 부분에 위치된 유전체 윈도우 및 유전체 윈도우 위에 배치된 무선 주파수 (RF) 코일을 포함한다. 페러데이 쉴드가 챔버 내에 추가적으로 배치된다.

정의된 홈 (groove) 구성들을 갖는 내부 페러데이 쉴드들을 갖는 플라즈마 프로세싱 챔버들이 제공된다. 일 예에서, 챔버는 기판을 수용하기 위한 정전척 및 챔버의 상단 부분에 접속된 유전체 윈도우를 포함하며, 여기서, 유전체 윈도우는 정전척 위에 배치된다.

일 실시형태에서, 페러데이 쉴드가 챔버의 내부에 배치되고, 정전척과 유전체 윈도우 사이에 정의된다. 페러데이 쉴드는 내부 구역 및 외부 구역을 포함하며, 여기서, 내부 구역은 밴드 링 (band ring) 에 의해 외부 구역으로부터 분리되며, 이는 외부 구역과 내부 구역 사이의 플라즈마 밀도 제어의 디커플링을 추가적으로 개선시키는 것을 가능하게 한다. 이러한 디커플링은, 웨이퍼에 적용된 플라즈마에 의해 관측되는 자기장 분포의 독립적인 제어를 허용한다. 페러데이 쉴드는 구역들 각각에 방사상의 슬롯들을 포함한다. 대체로, 페러데이 쉴드의 방사상의 슬롯들은 링 밴드 (167) 내부의 슬롯들과 링 밴드 외부의 슬롯들 사이를 분할하는 것으로서 관측될 수 있다. 본질적으로, 링 밴드는, 상이한 전압들이 챔버의 내부 및 외부 코일들을 통해 적용될 경우 기판에 제공된 자기 플럭스를 분리하여 제거하기 위한 능력을 제공한다.

다른 실시형태에서, 페러데이 쉴드 및 페러데이 쉴드를 포함하는 플라즈마 프로세싱 챔버가 제공된다. 플라즈마 챔버는 기판을 수용하기 위한 정전척, 챔버의 상단 부분에 접속된 유전체 윈도우, 및 페러데이 쉴드를 포함하고, 유전체 윈도우는 정전척 위에 배치된다. 페러데이 쉴드는 챔버 내부에 배치되며, 정전척과 유전체 윈도우 사이에 정의된다. 페러데이 쉴드는, 제 1 및 제 2 복수의 슬롯들을 포함하는 내부 반경 범위를 갖는 내부 구역, 및 제 3 복수의 슬롯들을 포함하는 외부 반경 범위를 갖는 외부 구역을 포함한다. 내부 구역은 외부 구역에 인접한다. 페러데이 쉴드는 또한, 제 1 및 제 2 복수의 슬롯들이 제 3 복수의 슬롯들과 접속하지 않도록 내부 구역과 외부 구역을 분리시키는 밴드 링을 포함한다.

따라서, 피쳐 사이즈들이 낮은 나노미터 프로세스 노드들 및 그 이상으로 계속 감소하므로 (및 웨이퍼가 사이즈에서 계속 증가하므로), 더 양호한 플라즈마 밀도 제어가 웨이퍼의 표면에 걸쳐 제공된다는 것은 필수적이다. 여기에 설명된 페러데이 쉴드 실시형태들은, 유전체 윈도우가 에칭 동작들 동안 구축된 플라즈마 구축으로부터 유전체 윈도우를 보호하는 페러데이 쉴드를 갖는 이점을 제공하면서, 플라즈마 에칭 챔버 내의 플라즈마 밀도 균일도의 제어를 가능하게 하는 그러한 개선들을 제공한다.

본 발명의 추가적인 이점들과 함께 본 발명은 첨부한 도면들과 함께 취해진 다음의 설명을 참조하여 최상으로 이해될 수도 있다.

도 1a는 본 발명의 일 실시형태에 따른, 동작들을 에칭하기 위해 이용되는 플라즈마 프로세싱 시스템을 도시한다.
도 1b는 본 발명의 일 실시형태에 따른, 내부 코일 및 외부 코일을 개략적으로 표현하는 상면도를 도시한다.
도 2는 본 발명의 일 실시형태에 따른, 챔버의 3차원 뷰를 도시한다.
도 3은 본 발명의 일 실시형태에 따른, 밴드 링을 갖는 페러데이 쉴드의 상면도를 도시한다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른, 페러데이 쉴드의 단면도 및 등측도 (isometric view) 를 도시한다.
도 5a는 본 발명의 일 실시형태에 따른, 방사상의 슬롯들 및 밴드 링을 갖는 페러데이 쉴드를 포함하는 부분 챔버의 단면도를 도시한다.
도 5b는 본 발명의 일 실시형태에 따른, 페러데이 쉴드를 이용할 경우, 상이한 전력 레벨들에 대한 플라즈마 밀도 분포 프로파일을 도시하고, 기판의 중앙과 에지 사이의 플라즈마 밀도의 제어가능성을 도시한다.
도 6a 내지 도 6c-2 는 본 발명의 일 실시형태에 따른, 내부 및 외부 TCP 코일들 사이에 상이한 전압들이 인가될 경우 자기장 분포의 디커플링 및 제어, 및 페러데이 쉴드에 의해 제공된 디커플링 제어의 결과적인 도면을 도시한다.
도 7은 더 낮은 애스팩트 비 챔버를 제공하기 위해 짧은 피내클 (pinnacle) 을 이용하는 본 발명의 대안적인 실시형태를 도시한다.
도 8은 훨씬 더 낮은 애스팩트 비 챔버를 제공하기 위해 피내클을 포함하지 않는 챔버 몸체 (body) 를 이용한 본 발명의 대안적인 실시형태를 도시한다.
도 9는 도 7 및 도 8의 챔버들에 따른, 짧은 피내클을 이용하거나 피내클이 없는 챔버들에 대한 플라즈마 밀도 플롯들을 도시한다.
도 10a-10b는 본 발명의 일 실시형태에 따른, 밴드 링들에 의해 분리된 3개의 분리 구역들을 갖는 페러데이 쉴드를 이용하는 더 큰 450mm 챔버의 예들을 도시한다.

반도체 디바이스들의 제조 동안, 반도체 기판들 및 그 상부에 형성된 층들을 에칭하는데 사용된 장치가 기재된다. 장치는, 에칭이 수행되는 챔버에 의해 정의된다. 페러데이 쉴드는 챔버 내에 배치되며, 챔버의 유전체 윈도우에 위에 배치된 TCP 코일의 배치에 상관된 3개의 구역 슬롯 구성으로 구성된다.

일 실시형태에서, 페러데이 쉴드는, 페러데이 쉴드의 외부 영역 내의 슬롯 개구들로부터 페러데이 쉴드의 내부 영역 내의 슬롯 개구들을 물리적으로 분리시키는데 사용되는 밴드 링을 포함한다. 일 실시형태에서, 밴드 링은 내부 및 외부 코일들에 의해 전해진 적용된 자기 플럭스의 개선된 디커플링 제어를 각각 제공한다. 밴드 링은 페러데이 쉴드에 통합한 플라즈마 밀도 디커플링 구조이다. 디커플링은 원하는 에칭 균일도들을 달성하기 위해 사용될 수도 있는 개선된 튜닝 노브 (knob) (예를 들어, 센터-대-에지 균일도 튜닝) 를 제공한다. 더 추가적으로, 이러한 부가적인 노브는 300mm, 450mm 웨이퍼들 및 그 초과의 웨이퍼와 같이, 큰 웨이퍼 프로세싱에서 훨씬 더 양호한 제어를 제공한다.

다음의 설명에서, 다수의 특정한 세부사항들이 본 발명의 완전한 이해를 제공하기 위해 기재된다. 그러나, 본 발명이 이들 특정한 세부사항들의 몇몇 없이도 실시될 수도 있음은 당업자에게 명백할 것이다. 다른 예시들에서, 잘 알려진 프로세스 동작들 및 구현 세부사항들은 본 발명을 불필요하게 불명료하게 하는 것을 회피하기 위해 상세히 설명되지 않는다.

다음의 실시형태들에서, 페러데이 쉴드 실시형태를 이용하는 에칭 챔버들에서 웨이퍼 기판들의 개선된 프로세싱을 가능하게 하는 케이스들 및 페러데이 쉴드 구성에 관해 예들이 제공될 것이다.

평평한 윈도우 및 일반적으로 평평한 여기 코일을 포함한 유도성 커플링된 플라즈마 에칭 모듈에서, 건식 에칭에 저항하는 금속들을 에칭하기 위해 적응될 경우, 슬롯된 (slotted) 쉴드는 절연 진공 장벽 윈도우와 프로세스 공간 사이의 프로세스 모듈 내에 배치된다. 이러한 쉴드는 금속, 바람직하게는 구리 또는 알루미늄을 포함한다. 쉴드는 쉴드의 두께를 관통하는 다수의 방사상의 슬롯들을 포함한다. 바람직하게, 슬롯들은 쉴드를 통한 직결선 (line of sight) 이 없다는 것을 제공하고, 비휘발성 재료를 포착하도록 최적화되며, 그 비휘발성 재료는 슬롯들의 내부 벽들에 부착된 그러한 재료에 의해 프로세스 공간으로부터 유래된다. 또한, 슬롯들의 수 및 물리적인 치수들은, 쉴드의 양호한 열 균일도, 쉴드 내의 온도 상승을 제어하기 위한 능력, 및 기계적인 강성을 동시에 가지면서, 쉴드를 통하여 여기 코일들에 의해 생성된 최대 관통수의 교번 자기장들을 제공하도록 최적화된다. 쉴드는 바람직하게, 증착된 재료의 부착을 개선시키기 위해 대강의 (rough) 코팅 또는 적용된 텍스처를 갖는 프로세스 공간과 마주보는 모든 면들 상에 코딩된다.

쉴드는, 적절한 AC 또는 DC 전력 소스를 사용하여 지구에 갈바니 전기에 의해 접속되고, 격리되거나 전력공급될 수도 있다. 격리 또는 전력공급되면, 쉴드는, 시스템의 다른 컴포넌트들에 대한 도전성 부분의 의도치 않은 전기적 쇼트를 방지하는 절연 구조에 탑재된 도전성 슬롯된 부분을 포함할 수도 있다. 그러한 쉴드는 다수의 별개의 부분들을 포함할 수도 있거나, 단일 유닛으로 접합될 수도 있다. 일 실시형태에서, 여기에 정의된 바와 같은 챔버 내에 인스톨된 페러데이 쉴드는 매우 요구적인 에칭 애플리케이션들에 대해 최적화된다. 제한없이, 그러한 에칭 애플리케이션들은 자기-저항 랜덤 액세스 메모리 (MRAM) 디바이스들의 제작 시에 디바이스 피쳐들을 에칭하는 것을 포함한다. 이러한 구성에서, 페러데이 쉴드는 접지되며, 동작 동안 용량성 커플링을 차단하도록 매우 양호하게 구성된다.

또한, 용량성 커플링이 플라즈마로 감소되므로, 이것은, 플라즈마 전위가 감소되고 후속하여 플라즈마의 전자 온도가 감소한다는 부가적인 이점을 갖는다. 플라즈마의 이러한 "냉각" 은, 이것이 Si 리세스가 현재 이슈인 소프트한 에칭 애플리케이션에 이득이 될 것이므로, 플라즈마 프로세싱에 이득이 될 수도 있다.

챔버 내부의 페러데이 쉴드의 설계는, Pt, Ir, PtMn, PdCo, Co, CoFeB, CoFe, NiFe, W, Ag, Cu, Mo, TaSn, Ge2Sb2Te2, InSbTe Ag-Ge-S, Cu-Te-S, IrMn, Ru와 같은 재료들을 에칭하기 위해 유도성 커플링된 플라즈마 반응기에서 사용될 수도 있다. 그 개념은 임의의 증착으로부터 유전체 윈도우를 클린으로 (clean) 유지하기 위해 NiOx, SrTiOx, 페로브스카이트 (CaTiO3), PrCAMnO3, PZT(PbZr1-xTixO3), (SrBiTa) O3와 같은 재료들로 확장될 수 있다. 프로세스는, 쉴드의 표면을 클린으로 유지하고 플라즈마 드리프트를 제어하기 위해 적절한 건식 플라즈마 클린 프로세스와 결합될 수 있다. 내부 페러데이 쉴드는, (CO, NH3, CH3OH+std. 가스를 포함하는) 현대의 펩 (fab) 에서 이용가능한 임의의 가스 조합과 함께 사용될 수 있다. 또한, 내부 페러데이 쉴드는 프로세스 필요성들을 충족시키기 위해 요구되는 바와 같이 접지되거나, 플로팅 (floating) 되거나 전력공급될 수 있다.

도 1a는 본 발명의 일 실시형태에 따른, 에칭 동작들에 대해 이용되는 플라즈마 프로세싱 시스템을 도시한다. 시스템은, 척 (104), 유전체 윈도우 (106), 및 페러데이 쉴드 (108) 를 포함하는 챔버 (102) 를 포함한다. 척 (104) 은 존재할 경우 기판을 지지하기 위한 정전척일 수 있다. 또한, 척 (104) 을 둘러싸며, 존재할 경우 척 (104) 위의 웨이퍼의 상단 표면에 관해 대략적으로 평평한 상부 표면을 갖는 에지 링 (116) 이 도시되어 있다. 챔버 (102) 는 또한, 상부 라이너 (118) 에 커플링된 하부 라이너 (110) 를 포함한다. 상부 라이너 (118) 는 페러데이 쉴드 (108) 를 지지하도록 구성된다. 일 실시형태에서, 상부 라이너 (118) 는 접지하도록 커플링되며, 접지를 페러데이 쉴드 (108) 에 제공한다. 공간 (107) 이 페러데이 쉴드 (108) 와 유전체 윈도우 (106) 사이에 제공된다. 도시된 바와 같이, 페러데이 쉴드 (108) 는 복수의 구역들로 분할된다.

하나 이상의 생성기들로부터 정의될 수 있는 바이어스 RF 생성기 (160) 가 추가적으로 도시된다. 다수의 생성기들이 제공되면, 상이한 주파수들이 다양한 튜닝 특징들을 달성하기 위해 사용될 수 있다. 바이어스 매치 (162) 는 척 (104) 을 정의하는 어셈블리의 도전성 판과 RF 생성기들 (160) 사이에 커플링된다. 척 (104) 은 또한, 웨이퍼의 척킹 및 디처킹을 가능하게 하기 위한 정전 전극들을 포함한다. 대략적으로, 필터 (164) 및 DC 클램프 전력 공급부가 제공된다. 척 (104) 으로부터 웨이퍼를 리프트 (lift) 시키기 위한 다른 제어 시스템들이 또한 제공될 수 있다. 도시되지는 않았지만, 동작적인 플라즈마 프로세싱 동안 챔버로부터 가스의 부산물들의 진공 제어 및 제거를 가능하게 하기 위해 펌프들이 챔버 (102) 에 접속된다. 상기 나타낸 바와 같이, 일 실시형태의 페러데이 쉴드는 접지된 챔버 벽으로의 그의 접속에 의해 접속된다.

일 실시형태에서, 구역들은 3개의 부분들로 분할된다. 아래에 더 상세히 설명될 바와 같이, 내부 구역은 슬롯들 A 및 슬롯들 A-B을 포함할 것이고, 외부 구역은 슬롯들 C를 포함할 것이다. 페러데이 쉴드 (108) 는 바람직하게, 세브론 (Chevron) 패턴으로 머시닝된 홈들에 의해 정의된 복수의 방사상의 슬롯들을 포함한다. 일 실시형태에서, 세브론 홈들은 폭이 0.1mm 과 10mm 사이에 있고 깊이가 0.1mm 과 5mm 사이에 있을 수 있다. 상술된 바와 같이, 세브론 패턴은 에칭과 같은 플라즈마 프로세싱 동안 챔버 내의 프로세싱 재료로의 직접적인 직결선을 방지하도록 구성된다. 세브론 패턴을 제공함으로써, 페러데이 쉴드 (108) 는 동작 동안 유전체 윈도우 (106) 의 표면을 보호하도록 구성된다. 상술된 바와 같이, 유전체 윈도우 (106) 는 바람직하게, 공간 (107) 에 의해 페러데이 쉴드 (108) 로부터 분리된다. 페러데이 쉴드 (108) 는, 바닥 전극으로서 또한 동작하는 척 (104) 위에 배치된다.

페러데이 쉴드는, 샤워헤드가 챔버 (102) 의 프로세싱 볼륨으로 프로세스 가스들을 전달하게 할 중앙 영역을 갖는다. 부가적으로, 중앙 영역 근처에 페러데이 쉴드 (108) 를 통해 다른 프로빙 (probing) 장치가 또한 배치되며, 여기서, 전체가 제공된다. 프로빙 장치는 동작 동안 플라즈마 프로세싱 시스템과 연관된 프로브 프로세스 파라미터들에 제공될 수 있다. 프로빙 프로세스들은 엔드포인트 검출, 플라즈마 밀도 측정들, 이온 밀도 측정들, 및 다른 메트릭 프로빙 동작들을 포함할 수 있다. 도시된 바와 같이, 페러데이 쉴드는 슬롯들 A 및 슬롯들 A-B을 포함하는 내부 구역, 및 슬롯들 A를 포함하는 외부 구역을 갖는다. 내부 구역 및 외부 구역은, 슬롯들과 함께 머시닝되지 않는 페러데이 쉴드 재료의 구조적 부분인 밴드 링에 의해 분리된다. 페러데이 쉴드 (108) 에 정의된 슬롯들의 각각은 원형 형상의 페러데이 쉴드 (108) 의 중앙으로부터 나오는 방사상의 패턴으로 구성된다. 페러데이 쉴드 (108) 의 원형 형상은 일반적으로 원형인 통상적인 웨이퍼의 지오메트리로 인해 정의된다. 잘 알려진 바와 같이 웨이퍼들은 통상적으로, 200mm, 300mm, 450mm 등과 같은 다양한 사이즈들로 제공된다.

부가적으로, 챔버 (102) 내에서 수행되는 에칭 동작들에 의존하여, 정방형 타입의 기판들 또는 더 작은 기판들에 대해 다른 형상들이 가능하다. 선호되는 실시형태에서, 페러데이 쉴드 (108) 는, 통상적인 반도체 웨이퍼 기판의 원형 형상과 유사할 원형 타입 쉴드로서 제공될 것이다.

페러데이 쉴드 (108) 위에 배치된 것은 유전체 윈도우 (106) 이다. 상술된 바와 같이, 유전체 윈도우 (106) 는 세라믹 타입 재료로부터 정의될 수 있다. 다른 유전체 재료들은, 그들이 반도체 에칭 챔버의 조건들을 견딜 수 있는 한, 또한 가능하다. 통상적으로, 챔버들은 약 50도씨와 약 120도씨 사이의 범위에 있는 상승된 온도들로 동작한다. 온도는 에칭 프로세스 동작 및 특정한 레시피에 의존할 것이다. 챔버 (102) 는 약 1mTorr(mT) 와 약 100mTorr(mT) 사이의 범위에 있는 진공 조건들에서 또한 동작할 것이다. 도시되지는 않았지만, 챔버 (102) 는 통상적으로 클린룸에 인스톨되는 경우 설비들, 또는 제조 설비에 커플링된다. 설비들은, 프로세싱 가스들, 진공, 온도 제어, 및 주위 환경 입자 제어를 제공하는 배관 (plumbing) 을 포함한다.

이들 설비들은, 타겟 제조 설비에 인스톨되는 경우, 챔버 (102) 에 커플링된다. 부가적으로, 챔버 (102) 는, 로봇들이 통상적인 자동화를 사용하여 반도체 웨이퍼들을 챔버 (102) 내로 및 챔버 (102) 로부터 이송시킬 수 있게 할 이송 챔버에 커플링될 수도 있다.

도 1a를 계속 참조하면, TCP 코일은 내부 코일 (IC) (122) 및 외부 코일 (OC) (120) 을 포함하는 것으로 도시되어 있다. TCP 코일은, 페러데이 쉴드 (108) 위에 각각 배치되는 유전체 윈도우 (106) 위에 배치 및 배열된다. 일 실시형태에서, 상세하게, 내부 코일 (122) 및 외부 코일 (120) 의 위치결정은, 페러데이 쉴드 (108) 내의 구역들의 위치에 상관되도록 조정된다. 예를 들어, 페러데이 쉴드 (108) 의 외부 구역은 TCP 코일의 외부 코일들 (120) 아래에 실질적으로 위치될 것이다. TCP 코일의 내부 코일 (122) 은 페러데이 쉴드 (108) 의 내부 구역 위에 실질적으로 위치된다.

TCP 코일 내부 구조 및 외부 구조의 배치 사이의 상관은, 페러데이 쉴드 (108) 구조와 제어 튜닝 회로 유닛 (124) 사이의 튜닝을 달성하기 위해, 페러데이 쉴드 (108) 의 방사상의 구역들에 관해 전략적으로 정의된다. 페러데이 쉴드 (108) 내의 구역들에 관해 배치, 및 TCP 코일에 전달된 전력을 튜닝함으로써, 챔버 (102) 내에서 페러데이 쉴드 (108) 의 노출된 표면 상으로의 미립자들의 증착을 감소시키는 것이 가능하다. 부가적으로, 내부 및 외부 구역들로부터 코일들에 의해 플라즈마로 전달되는 자기 플럭스를 제어하는 것이 또한 가능하다. 더 상세히 후술될 링 밴드 (167) 는, 내부 및 외부 구역들을 통해 제공되는 자기 플럭스를 디커플링시키는데 추가적으로 도움을 주며, 이는 개선된 튜닝가능성을 제공한다.

일 실시형태에서, TCP 코일은 내부 코일 (120) 및 외부 코일 (122) 로의 접속들을 포함하는 제어 튜닝 회로 (124) 에 커플링된다. 도시된 바와 같이, 외부 코일 (120) 의 내부 단자들은 노드 (146) 에 커플링되고, 차례로 가변 커패시터 (136) 에 접속된다. 가변 커패시터 (136) 는, 매치 컴포넌트들 (128) 및 RF 생성기들 (126) 에 접속하기 전에, 노드 (146 및 144) 사이에 배치된다. 외부 코일 (120) 의 외부 단자들은, 커패시터 (132) 에 접속하는 노드 (142) 에 접속된다. 커패시터 (132) 는 접지와 노드 (142) 사이에 커플링된다. 내부 코일 (122) 은 노드 (140) 에 접속된 그의 내부 단자들을 가지며, 그 후, 노드 (140) 는 가변 커패시터 (134) 에 접속한다.

가변 커패시터 (134) 는 노드 (144) 에 커플링된 인덕터 (130) 와 노드 (140) 사이에 커플링된다. 내부 코일 (122) 의 내부 단자들은 노드 (148) 에 커플링된다. 노드 (148) 는 접지에 커플링한다. 따라서, 제어 튜닝 회로 (124) 는 가변 커패시터들 (134 및 136) 의 동적 튜닝이, 상술된 3개의 구역들을 갖는 페러데이 쉴드 (108) 위에 배치될 경우 내부 및 외부 코일들에 제공된 전력을 튜닝할 수 있게 한다.

일 실시형태에서, 제어 튜닝 회로 (124) 는 외부 코일 (120) 보다 내부 코일 (122) 에 더 많은 전력을 제공하기 위해 TCP 코일을 튜닝하도록 구성된다. 다른 실시형태에서, 제어 튜닝 회로 (124) 는 외부 코일 (120) 보다 내부 코일 (122) 에 더 적은 전력을 제공하기 위해 TCP 코일을 튜닝하도록 구성된다. 다른 실시형태에서, 내부 코일 및 외부 코일에 제공된 전력은, 기판 (즉, 존재할 경우, 웨이퍼) 위에서 방사상 분포로 이온 밀도를 제어하고 및/또는 전력의 균등한 분포를 제공할 것이다. 또 다른 실시형태에서, 외부 코일과 내부 코일 사이의 전력의 튜닝은, 척 (104) 위에 배치된 반도체 웨이퍼 상에서 수행되는 그 에칭에 대해 정의된 프로세싱 파라미터들에 기초하여 조정될 것이다.

일 구현에서, 2개의 가변 커패시터들을 갖는 회로는 2개의 코일들에서 전류들의 미리 결정된 비율을 달성하기 위해 자동적으로 조정되도록 구성된다. 여기에 도시된 회로들이 단지 예시적일 뿐이며, 다른 회로 구성들이 원하는 비율의 전류들에 대한 튜닝 및 조정을 제공하도록 또한 작동할 것임을 이해해야 한다. 일 실시형태에서, 전류들의 비율은 0.1 로부터 1.5 까지의 범위에 있을 수 있다. 일반적으로, 이러한 비율은 변환기 커플링된 용량성 튜닝 (TCCT) 비율로서 지칭된다. 그러나, TCCT 비율의 셋팅은 특정한 웨이퍼 또는 웨이퍼들에 대해 소망되는 프로세스에 기초한다.

분할된 페러데이 쉴드 (108) 위에 튜닝가능한 TCP 코일을 제공함으로써, 수행되는 프로세싱 동작들에 의존하여, 챔버 (102) 가 TCP 전력에 대한 이온 밀도, 및 방사상의 이온 밀도 프로파일들을 제어하기 위한 더 많은 유연성을 제공할 수 있음을 인식해야 한다. 부가적으로, 페러데이 쉴드 (108) 내의 구역들에 대해 TCP 코일로의 전력을 제어함으로써, 프로세싱 동안, 페러데이 쉴드 (108) 의 내부 표면 상으로의 원하는 양의 증착을 제어 및 방지하는 것이 가능하다. 예를 들어, 특정한 프로세싱 동작들은, 챔버 (102) 내에서 페러데이 쉴드 (108) 의 노출된 표면들 상으로 더 많은 폴리머들 또는 에칭 잔류물들을 증착시키는 경향이 있을 것이다. 그러한 경우들에서, 제어 튜닝 회로 (124) 는 페러데이 쉴드 (108) 의 노출된 표면들 상의 스퍼터링 또는 증착에 더 적은 영향을 주도록 조정될 수 있다.

일 실시형태에서, 커패시터들 (134 및 136) 은 챔버 (102) 의 전자 패널에 접속된 프로세싱 제어기들에 의해 제어된다. 전자 패널은, 특정한 사이클들 동안 원하는 프로세싱 동작들에 의존하는 특정한 프로세싱 루틴들을 동작시킬 네트워킹 시스템들에 커플링될 수 있다. 따라서, 전자 패널은 챔버 (102) 에서 수행되는 에칭 동작들을 제어할 뿐만 아니라 커패시터들 (134 및 136) 의 특정한 셋팅들을 제어할 수 있다.

도 1b는 본 발명의 일 실시형태에 따른, 내부 코일 (122) 및 외부 코일 (120) 을 개략적으로 표현하는 상면도를 도시한다. 도 1b에 도시된 상면도는 일 예로서, 도 1a의 코일로의 접속들을 표현한다. 내부 코일 (122) 은 내부 코일 (1) 및 내부 코일 (2) 을 포함할 것이다. 외부 코일 (120) 은 외부 코일 (1) 및 외부 코일 (2) 을 포함한다. 코일 말단들 사이의 접속들은 도 1a에 도시된 바와 같이, 제어 튜닝 회로 (124) 에 제공된 회로에 관해 도시되어 있다. 도 1b의 도면은 본 발명의 일 실시형태에 따른, 챔버 (102) 에서 이용되는 TCP 코일의 내부 및 외부 코일들 각각과 연관된 원형의 권선을 도시하도록 제공되었다. 다른 타입들의 코일 구성들이 가능함을 인식해야 한다. 돔 타입 구성, 및 평평한 코일 분포들 이외의 다른 코일 타입 구조들을 제공하는 일 치수 코일을 갖는 것이 가능하다. TCP 코일의 지오메트리와 연관된 구성에 의존하여, 페러데이 쉴드 (108) 내의 특정한 구역들이 조정될 수 있다.

도 2는 본 발명의 일 실시형태에 따른, 챔버 (102) 의 3차원도를 도시한다. 도시된 바와 같이, 챔버 (102) 는 척 또는 바닥 전극, 또는 지지부로서 또한 지칭되는 웨이퍼 지지부 (104) 를 포함할 것이다. 흐름 라인들 (114) 에 의해 도시된 바와 같이, 동작 동안 챔버로부터의 플라즈마 부산물들의 제거를 가능하게 하는 천공된 플라즈마 한정 링 (112) 뿐만 아니라 포커스 링 (116) 이 또한 도 2에 도시되어 있다. 도시되지는 않았지만, 당업계에 잘 알려진 다양한 펌프 구성들을 사용하여, 동작 동안 부산물들을 제거하기 위해 접속들이 챔버 (102) 에 제공된다.

챔버 (102) 의 3차원도는, 기판의 표면 위에 플라즈마를 여전히 한정시키면서 동작 동안 플라즈마 부산물들의 흐름을 허용하기 위한 복수의 슬롯들을 포함하는 하부 라이너 (110) 의 측벽들을 또한 도시한다. 테이퍼링된 (tapered) 구조를 갖는 상부 라이너 (118) 가 추가적으로 도시되어 있다. 또한, 상부 라이너 (118) 는 "피너클" 로서 일반적으로 지칭된다. 바람직하게, 상부 라이너 (118) 는 챔버 (102) 인 경우 접지에 접속된다. 상부 라이너 (118) 는, 상부 라이너 (118) 에 대한 단단한 (tight) 관계로 페러데이 쉴드 (108) 를 지지하기 위한 구조를 제공한다. 바람직하게, 단단한 관계는, 페러데이 쉴드 (108) 에 접지를 제공하기 위한 전기 도전성을 여전히 제공하면서, 페러데이 쉴드 (108) 와 상부 라이너 (118) 사이의 적절한 접속을 보장하는 O-링들에 의해 설정된다. 도시된 바와 같이, 유전체 윈도우 (106) (바람직하게는 석영 윈도우) 는 페러데이 쉴드 (108) 위에 제공된다.

도 2의 3차원도는 또한, 외부 코일 (120) 및 내부 코일 (122) 의 배치를 도시한다. 전기 접속들은 내부 및 외부 코일들에 행해지는 것으로 도시되어 있으며, 이는 제어 튜닝 회로 (124) 로의 상호접속을 허용한다. 제어 회로 (124) 는 RF 생성기들 (126) 및 매치 컴포넌트들 (128) 을 포함할 수 있거나, 이들 컴포넌트들은 제어 튜닝 회로 (124) 에 외부에 있을 수 있다. 튜닝 회로의 구성은, 챔버 (102) 의 제어 시스템들에 인터페이싱되는 별개의 회로 및/또는 소프트웨어를 사용하여 정의될 수 있다.

도 3은 본 발명의 일 실시형태에 따른, 챔버 (102) 의 내부 영역에 노출되는 페러데이 쉴드 (108) 의 바닥도를 도시한다. 페러데이 쉴드 (108) 를 설명할 시에, 도면들은 용어 "FSU" 에 대한 참조를 행한다. 용어 FSU는 간단히 페러데이 쉴드 (108) 에 대한 약칭이다. 상술된 바와 같이, 페러데이 쉴드는 슬롯들의 2개의 별개의 구역들을 갖는다. 슬롯들 중 하나의 구역은 내부 구역에 있고, 슬롯들 중 하나의 구역은 외부 구역에 있다. FSU 상의 슬롯들의 배열은, 내부 코일 및 외부 코일에 의해 여기된 진공 내의 자기 플럭스 생성을 각각 디커플링시킬 수 있다. 일 실시형태에서, 내부 구역 및 외부 구역은, 내부 구역으로부터 외부 구역의 슬롯들을 물리적으로 분리시키는 링 밴드 (167) 에 의해 분리된다. 물리적인 분리는, 페러데이 쉴드의 재료를 슬롯들에 의해 제거되지 않고 유지시키게 함으로써 정의된다. 이러한 방식으로, 페러데이 쉴드 (108) 의 외부 및 내부 구역들로부터의 슬롯들은 서로 격리된다.

일 실시형태에서, 300mm 웨이퍼 챔버에 대해, 페러데이 쉴드 (108) 는 약 1mm와 15mm 사이의 밴드 링 (167) 폭을 갖고, 다른 실시형태에서, 폭은 약 2mm와 10mm 사이에 있으며, 또 다른 실시형태에서, 폭은 약 5mm으로 셋팅된다. 일 실시형태에서, 밴드 링 (167) 의 폭은, 코일들에 의해 제공된 전력으로부터의 자기 플럭스의 충분한 송신을 허용하기 위해 가능한 작게 유지된다. 더 추가적으로, 밴드 링 (167) 이 프로세싱될 기판 상에 프린팅하게 하는데 충분한 자기 플럭스를 블록킹 (block) 하기에 크지 않은 폭을 갖는 것이 소망된다. 즉, 밴드 링 (167) 이 너무 넓으면, 이러한 폭은 웨이퍼가 그렇지 않으면 관측할 플라즈마 밀도를 블록킹하도록 작동할 것이며, 이는 프로세싱될 (예를 들어, 에칭될) 웨이퍼 표면의 일부에 걸쳐 비균일한 밴드로 잠재적으로 관측될 수 있다. 따라서, 이상적으로, 300mm 웨이퍼 시스템에 대해, 링 밴드는 15mm 미만, 10mm 미만 또는 약 5mm인 사이즈로 유지된다.

링 밴드 (167) 가 너무 작은 (또는 협소한) 폭을 가지면, 국부 가열이 밴드 링 (167) 에 접하는 슬롯들 근처에서 발생할 수 있다는 것이 가능하다. 일 실시형태에서, 국부 가열은, 밴드 링 (167) 에 의해 분리된 각각의 외부 구역 및 내부 구역으로 송신된 전류들로 인해 발생할 수 있다. 그로써, 링 밴드 (167) 의 사이징은, TCCT의 셋팅에 의해 셋팅된 자기 플럭스 송신의 균일도 튜닝을 제어하기 위한 개선된 능력을 또한 제공하면서, 페러데이 쉴드 (108) 의 내부 및 외부 영역들에 대한 별개의 구역들을 제공하도록 셋팅된다. 이러한 튜닝가능성은 도시된 테스트 및 모델링 데이터를 참조하여 더 상세히 후술될 것이다.

도 4a는 본 발명의 일 실시형태에 따른, 페러데이 쉴드 (108) 의 단면도를 도시한다. 이러한 예에서, 단면도는, 페러데이 쉴드 (108) 의 외부 구역 및 내부 구역의 각각 내의 슬롯들을 도시한다. 밴드 링 (167) 은 또한, 내부 및 외부 구역들을 분리시키는 것으로 도시되어 있다. 또한, 슬롯들에 대한 길이들 L1, L2, 및 L3가 도시되어 있다. 길이들 L1은 외부 구역 내의 슬롯들 C에 대한 것이다. 내부 구역에서, 슬롯들 A-B 및 A에 대한 길이들 L2 및 L3는 스테거링된 (staggered) 교번 구성을 갖는다. 도시된 바와 같이, 스테거링 구성은 슬롯 A-B, 그 후 슬롯 A, 그 후 슬롯 A-B, 그 후 슬롯 A 등을 배열시킨다. 따라서 밴드 링 (167) 은 길이들 L2 및 L3로부터 길이들 L1을 분리시킬 것이다. 도 4b는 슬롯들 A, A-B, 및 C를 갖는 페러데이 쉴드 (108) 의 또 다른 상면도를 제공한다. 페러데이 쉴드 (108) 의 내부 및 외부 구역들의 그의 방사상 분리를 도시하기 위해, 파선은 밴드 링 (167) 을 따라 오버레이된다 (overlay).

도 5a는 본 발명의 일 실시형태에 따른, 부분 챔버의 단면도를 도시한다. 부분 챔버는 몸체 및 챔버 몸체에 접속된 피내클 부분을 포함한다. 피내클의 상단 링 부분에 접속된 것은 페러데이 쉴드 (108) 이다. 페러데이 쉴드 (108) 위에 위치된 것은 유전체 윈도우이다. 유전체 윈도우 위에 위치된 것은, RF 전력에 커플링된 내부 및 외부 코일들이다. 이러한 도면은 밴드 링 (167) 의 위치, 및 페러데이 쉴드 (108) 의 외부 및 내부 구역들의 분리를 도시한다.

도 5b는 웨이퍼의 일부에 걸친 이온 밀도를 도시하는 플라즈마 밀도 분포 프로파일을 도시한다. 도 5b에 제공된 테스트 데이터를 생성하기 위해, 센서를 갖는 프로브는 챔버의 내부에 배치되며, 웨이퍼의 일부에 걸쳐 이동하도록 허용된다. 프로브는 챔버의 외부에 있는 하드웨어 프로브에 접속되며, 챔버의 내부 영역에 그리고 웨이퍼 위에서 연장하도록 허용된다. 도 5b에 도시된 바와 같이, 프로브 경로는 챔버로 및 기판 위에서 연장할 것이다. 센서는 먼저, 웨이퍼 위에 있지 않은 챔버의 내부 내의 영역 위에서 및 그 후, 웨이퍼의 중앙을 향해 웨이퍼 에지 위에서 가로지를 것이다 (traverse). 도 5b에 컴파일되고 도시된 데이터는, 프로브가 웨이퍼의 에지 위에서 연장하고 웨이퍼 중앙 근처로 연장한다. 테스트 데이터 내의 수직 파선들은, 웨이퍼의 에지의 대략적인 위치 및 웨이퍼 중앙의 대략적인 위치를 도시한다.

따라서, 수직 라인들 사이의 데이터는 웨이퍼 위의 플라즈마 밀도 분포 프로파일을 나타낸다. 제 1 수직 파선의 좌측을 포인팅한 데이터는, 웨이퍼 위에 있지 않은 영역들에 대한 플라즈마 밀도 분포 프로파일들을 나타낸다. 도 5b에 도시된 바와 같이, 데이터 플롯들의 2개의 세트들은 비교 목적들을 위해 제공된다. 데이터 플롯들의 상단 세트는, 더 높은 밀도 플라즈마를 생성할 15,000W의 전력 레벨에 대한 것이다. 데이터 플롯들의 더 낮은 세트는, 더 낮은 밀도 플라즈마를 생성할 10,000W의 전력 레벨에 대한 것이다.

각각의 전력 레벨에 대해, 3개의 별개의 TCCT 셋팅들이 테스트되었으며, 여기서, 정방형은 TCCT=1을 나타내고, 삼각형은 TCCT=0.5를 나타내며, 원은 TCCT=1.3을 나타낸다. 상술된 바와 같이, TCCT가 1로 셋팅될 경우, 내부 및 외부 TCP 코일 양자 내의 동일한 전류들의 조건이 제공된다. 15,000W의 전력 레벨의 예에서, 0.5의 TCCT에 대해, 중앙의 플라즈마 밀도가 에지의 플라즈마 밀도보다 더 낮다는 것이 도시되어 있다. 1.3의 TCCT에 대해, 중앙의 플라즈마 밀도는 에지의 플라즈마 밀도보다 더 높다. 1의 TCCT에 대해, 중앙 및 에지의 플라즈마 밀도들은 실질적으로 평평하며, 웨이퍼의 에지와 웨이퍼의 중심 사이에서 서로 동일하다. 따라서, 주어진 프로세스 또는 원하는 프로세스 결과에 대해 정확한 TCCT를 선택함으로써, 본 발명의 페러데이 쉴드 (108) 는 웨이퍼에 걸친 플라즈마 밀도 균일도의 튜닝가능성에서의 실질적인 제어를 허용한다. 10,000W의 전력 레벨의 예에서, TCCT가 조정될 경우 에지와 중심 사이의 플라즈마 밀도에서의 약간 작은 변화가 존재한다. 약간 작은 변화 및 약간 작은 튜닝가능성에 대한 이유는, 더 적은 전력이 TCP 코일들에 의해 챔버에 적용되는 경우 더 적은 플라즈마 밀도가 존재하기 때문이다.

도 6a-6c-2는 본 발명의 일 실시형태에 따른, 챔버 내의 페러데이 쉴드 (108) 의 모델링들에 기초하는 유전체 윈도우 바닥 표면의 진공에서의 자기장 분포의 예들을 도시한다. 도 6a에서, 페러데이 쉴드 (108) 의 외부 및 내부 구역들에서의 전류는 대략적으로 동일한 것으로 지칭되며, TCCT의 셋팅은 1이다. 이러한 도면에서, 모델링은, 밴드 링 (167) 이 그 필드 분포의 목의 모델링에서 약간 보여질 수 있지만, 지나치게 표현되지는 않으며 밴드 링 (167) 의 원치않는 프린팅을 제공하지 않아야 한다는 것을 도시한다.

상술된 바와 같이, 밴드 링 (167) 은, 대략 5mm인 폭을 갖도록 사이징되며, 여기서, 300mm 웨이퍼 챔버 및 페러데이 쉴드가 구성되는 4개의 실시형태들이 존재한다. 450mm 웨이퍼들과 같은 더 큰 웨이퍼들이 프로세싱되었다면, 페러데이 쉴드 (108) 는 또한 패리티 쉴드 (108') 와 같이 확장될 것이다 (도 10a 및 도 10b). 페러데이 쉴드 (108) 의 내부 및 외부 구역들에서 동일한 전류들을 생성하기 위해, 모델링은 내부 TCP 코일의 전압을 250V로 및 외부 TCP 코일의 전압을 1000V로 셋팅한다.

도 6b-1은, 외부 TCP 코일을 1000V로 유지하면서 내부 TCP 코일의 전압을 25V로 감소시키는 일 예를 도시한다. 내부 자기장 분포가 페러데이 쉴드 (108) 에 대응하는 중앙 부분에서 실질적으로 감소된다는 결과가 도시되어 있다. 부가적으로, 밴드 링 (167) 은 또한 자기장 분포의 모델링에서 명확하게 서술되어 있으며, 이는 내부 및 외부 자기장 분포들의 실질적인 디커플링을 나타낸다. 대조적으로, 도 6b-2는, 페러데이 쉴드 (108) 의 슬롯 구성 및 밴드 링 (167) 을 포함하지 않는 페러데이 쉴드를 이용하는 종래의 시스템의 일 예를 도시한다. 도 6b-2에 도시된 모델링은, 도 6b-1의 모델링과 동일한 전압 레벨들을 제공받았다.

그러나, 자기장 분포가 페러데이 쉴드 (108) 에 대응하는 중앙 또는 내부 영역을 여전히 관통함이 명백하다. 그로써, 내부 및 외부 영역들은 격리되지 않고 디커플링되지 않는다. 그 결과는, 웨이퍼 표면에 걸친 플라즈마 밀도의 균일도에 영향을 주기 위해 특정한 TCCT 값들을 셋팅하길 원하는 프로세스 엔지니어들에게 더 적은 제어가 제공된다는 것이다. 예를 들어, 도 5b에 도시된 바와 같이, 페러데이 쉴드 (108) 에 의해 제공된 제어는 종래의 페러데이 쉴드들의 구성을 이용하여 가능하지는 않을 것이다.

도 6c-1은, 외부 TCP 코일들의 전압이 10V로 셋팅되면서 내부 TCP 코일들의 전압이 250V로 셋팅되는 일 예를 도시한다. 그 결과는, 페러데이 쉴드 (108) 를 사용하여 그 셋팅에 의해 모델링된 자기장 분포가 밴드 링 (167) 의 외부의 자기장 분포의 실질적인 디커플링 및 실질적인 조명 (illumination) 을 허용할 것이라는 것이다. 대조적으로, 페러데이 쉴드는 슬롯 구성을 갖지 않고, 밴드 링 (167) 은 내부 구역과 외부 구역 사이에 격리를 제공할 수 없을 것이다. 이것은, 도 6c-1에 사용된 것과 동일한 전압의 모델링을 나타내는 도 6c-2에 도시되어 있다. 도 6c-2의 자기장 분포가 외부 영역으로 누설되도록 허용됨을 유의한다. 그로써, 내부와 외부 사이의 자기장 분포의 격리 또는 디커플링이 종래의 페러데이 쉴드 설계들을 이용하여 가능하지 않다. 결과들은, 페러데이 쉴드 (108) 가 내부 구역으로부터 외부 구역으로의 H 필드 분포에 대한 훨씬 더 강한 디커플링 능력을 갖는다는 것을 명확히 나타낸다.

도 7은 페러데이 쉴드 (108) 를 이용하는 본 발명의 다른 실시형태를 도시한다. 이러한 실시형태에서, 챔버의 피내클 부분은 높이가 감소된다 (예를 들어, 더 낮은 애스팩트비 챔버를 생성한다). 높이에서의 감소는, 동일한 RF 생성기를 사용하여 플라즈마의 증가된 레벨들을 제공하는 것이 가능하기 때문에 유리하다. 즉, 챔버 내의 공간은 감소되며, 전력은 더 작은 볼륨에 전달하기 위해 더 적은 전력이 필요하다. 동일한 방식으로, 더 적은 볼륨은 또한, 더 간략화된 진공 시스템들 및 다른 비용 이점들을 제공할 것이다. 예를 들어, 페러데이 쉴드 (108) 가 피내클의 사이즈를 감소시킴으로써, 웨이퍼 위에 제공된 자기장 강도를 감소시켰다면, 생성기들의 사이즈를 증가시키거나 다른 하드웨어를 대체할 필요없이, 증가된 전력이 플라즈마에 송신될 수 있다. 따라서, 이러한 실시형태는 균일도 및 균일도 튜닝 능력의 이점을 유지하면서, FSU (즉, (108)) 를 이용하여 챔버의 RF 전력 효율도를 개선시킬 것이다.

도 8은 임의의 피내클 없이 더 큰 사이즈의 FSU (108a) 에 의해 RF 전력 효율도를 추가적으로 개선시킬 수 있는 다른 실시형태를 도시한다. 이러한 실시형태에서, 큰 FSU (108a) 는 챔버 라이너 (FSU 와 챔버 몸체 사이의 라이너는 그래프에 도시되지 않음) 를 통해 챔버 몸체 상에 직접 놓여진다. 대응하여, TCP 코일 어셈블리는 균일도를 튜닝하기 위해 더 큰 외부 코일 및 리사이즈된 내부 코일을 가질 수도 있어서, 내부 및 외부 코일들의 각각이 개선된 RF 전력 효율도 및 개선된 균일도를 위해 큰 FSU (108a) 상의 슬롯 레이아웃에 의하여 정의된 내부 및 외부 구역들의 각각의 중간에 배열될 것이다.

도 9는, 페러데이 쉴드가 도 8에 도시된 바와 같이 확대된 경우 페러데이 쉴드 (108) 에 의해 제공된 튜닝가능성의 일 예를 도시한다. 튜닝가능성은 도 5a에 도시된 바와 같이, 표준 사이즈 페러데이 쉴드 (108) 를 이용하여 가능한 튜닝가능성과 여전히 일치한다. 특정한 웨이퍼에 대해 소망되는 프로세스 파라미터들에 의존하여, 엔지니어는 웨이퍼 표면에 걸친 원하는 플라즈마 밀도 균일도를 달성하기 위해 TCCT를 적절한 레벨로 셋팅할 수 있다. 또한, TCCT를 사용하는 것에 의한 제어가능성은, 내부 및 외부 구역들을 분리시키는 밴드 링 및 슬롯 패턴들을 포함하는 페러데이 쉴드 설계에 의해 향상된다.

도 10a-10b는 3개의 별개의 TCP 코일들을 이용할 시스템에 대한 사이즈에서 증가되는 페러데이 쉴드 (108b) 의 다른 실시형태를 도시한다. 이러한 실시형태에서, 페러데이 쉴드는 3개의 구역들로 분할되며, 하나의 구역은 각각의 코일에 대한 것이다. 일 실시형태에 따르면, 각각의 구역은 밴드 링 (167) 에 의해 분리된다. 내부 및 중간 구역 사이에 및 중간과 외부 구역 사이에 밴드 링들 (167) 을 정의함으로써, 웨이퍼가 사이즈에서 증가될 경우라도 웨이퍼 표면에 걸친 플라즈마 균일도를 제어하는 것이 가능하다. 일 예에서, 도 10a 및 도 10b의 페러데이 쉴드 (108b) 는, 450mm 웨이퍼들의 플라즈마 에칭에 대해 최적화된 챔버에서 이용된다. 이러한 스캐일링 협의를 사용하면, 450mm을 초과하는 사이즈들로 챔버의 사이즈를 스캐일링하고, 밴드 링들 (167) 에 의해 분리된 부가적인 구역들을 각각 부가하는 것이 가능하다. 따라서, 각각의 구역은, 각각의 구역에 대해 TCP 코일들의 각각에 제공된 전압에 기초하여 자기장 분포의 제어가능한 디커플링을 제공받는다. 따라서, 도 6에 설명된 것과 유사한 제어가능성은, TCCT 셋팅들에 따라 전압들 및 결과적인 전류들을 조정함으로써 가능할 것이다.

페러데이 쉴드 (108) 는 유전체 (106) 사이의 공간 (107) (도 1a 참조) 에서 유지된다. 공간 (107) 은 약 0.3mm 과 약 1.5mm 사이에서 변할 수 있다. 그리고, 약 0.5mm으로 셋팅되는 것이 바람직하다. 일 실시형태에서, 페러데이 쉴드는 스테인리스 스틸로 구성된다. 예를 들어, 페러데이 쉴드는 300-시리즈 스테인리스 스틸로 구성된다 (즉, 다음의 SS 재료들: 301, 301LN, 304, 304L, 304LN, 304H, 305, 312, 316, 316L, 316LN, 316Ti, 317L, 321, 321H 중 하나). 일 실시형태에서, 스테인리스 스틸 페러데이 쉴드는 개선된 부식 저항을 위해 질산으로 패시베이트 (passivate) 된다. 페러데이 쉴드는 하스텔로이 (hastalloy) 로 구성될 수 있다. 페러데이 쉴드는 티타늄으로 구성될 수 있다. 이러한 실시형태에서, 티타늄 페러데이 쉴드는 더 양호한 부식 성능을 위해 TiN으로 코팅된다. 페러데이 쉴드는 (구성 재료와는 독립적으로) 다음의 재료들: Y2O3, CeO2, TiN 중 하나로 코팅될 수 있다.

도 1a-10b에 의해 도시된 바와 같이, 페러데이 쉴드는 다양한 방식들로 구성될 수 있다. 페러데이 쉴드들은 예들로서 제공되며, 본 발명으로 제한하는 것으로 고려되지는 않아야 한다. 페러데이 쉴드들의 슬롯들의 수, 슬롯 형상들, 및 슬롯 사이즈들은 상이한 에칭 프로세스 요건들을 수용하기 위해 필요한 바와 같이 변경될 수 있다.

본 발명의 수 개의 실시형태들의 관점들에서 설명되었지만, 이전의 명세서들을 판독하고 도면들을 검토할 시에 당업자들이 본 발명의 다양한 수정들, 부가들, 치환들 및 등가물들을 실현할 것임을 인식할 것이다. 따라서, 본 발명이 본 발명의 실제 사상 및 범위 내에 있는 것으로서 그러한 모든 수정들, 부가들, 치환들, 및 대체물들을 포함하는 것이 의도된다.

Claims

플라즈마 프로세싱 챔버로서,
기판을 수용하기 위한 정전척;
상기 챔버의 상단 부분에 접속된 유전체 윈도우로서, 상기 유전체 윈도우는 상기 정전척 위에 배치되는, 상기 유전체 윈도우; 및
상기 챔버 내부에 배치되고, 상기 정전척과 상기 유전체 윈도우 사이에 정의되는 페러데이 쉴드를 포함하며,
상기 페러데이 쉴드는,
(a) 제 1 및 제 2 복수의 슬롯들을 포함하는 내부 반경 범위를 갖는 내부 구역;
(b) 제 3 복수의 슬롯들을 포함하는 외부 반경 범위를 갖는 외부 구역으로서, 상기 내부 구역은 상기 외부 구역에 인접한, 상기 외부 구역; 및
(c) 상기 제 1 및 제 2 복수의 슬롯들이 상기 제 3 복수의 슬롯들과 접속하지 않도록 상기 내부 구역 및 상기 외부 구역을 분리시키는 밴드 링을 포함하며,
상기 제 1, 제 2 및 제 3 복수의 슬롯들은, 상기 페러데이 쉴드의 중앙으로부터 방사상 바깥으로 배열 및 연장되는, 플라즈마 프로세싱 챔버.
제 1 항에 있어서,
상기 유전체 윈도우 위에 변환기 커플링된 플라즈마 (TCP) 코일이 배치되고, 상기 TCP 코일은 내부 코일 및 외부 코일을 포함하며, 상기 외부 코일은, 상기 외부 코일이 상기 페러데이 쉴드의 외부 구역 위에 실질적으로 존재하고 상기 내부 코일이 상기 페러데이 쉴드의 내부 구역 위에 실질적으로 존재하도록, 상기 유전체 윈도우 위에 배치되는, 플라즈마 프로세싱 챔버.
제 2 항에 있어서,
상기 내부 코일 및 상기 외부 코일은 튜닝 회로에 접속되며,
상기 튜닝 회로는, 상기 페러데이 쉴드의 외부 구역 및 내부 구역 중 어느 하나 또는 양자를 통해 전해진 자기 플럭스를 조정하도록 구성되는, 플라즈마 프로세싱 챔버.
제 1 항에 있어서,
상기 페러데이 쉴드는 전기적으로 접지되는, 플라즈마 프로세싱 챔버.
제 4 항에 있어서,
상기 슬롯들의 각각은 세브론 (chevron) 형상 홈으로부터 정의되는, 플라즈마 프로세싱 챔버.
제 5 항에 있어서,
상기 세브론 형상 홈은 상기 페러데이 쉴드의 각각의 측면들 사이에 직결선 (line of sight) 을 포함하지 않는, 플라즈마 프로세싱 챔버.
챔버 내부에서 인스톨을 위한 페러데이 쉴드로서,
중앙 구멍을 갖는 원형판 구조를 포함하며,
상기 원형판 구조는,
(a) 제 1 및 제 2 복수의 슬롯들을 포함하는 내부 반경 범위를 갖는 내부 구역;
(b) 제 3 복수의 슬롯들을 포함하는 외부 반경 범위를 갖는 외부 구역으로서, 상기 내부 구역은 상기 외부 구역에 인접한, 상기 외부 구역; 및
(c) 상기 제 1 및 제 2 복수의 슬롯들이 상기 제 3 복수의 슬롯들과 접속하지 않도록 상기 내부 구역 및 상기 외부 구역을 분리시키는 밴드 링을 포함하며,
상기 제 1, 제 2 및 제 3 복수의 슬롯들은, 상기 페러데이 쉴드의 중앙으로부터 방사상 바깥으로 배열 및 연장되고, 각각의 슬롯은 세브론 홈으로부터 정의되는, 챔버 내부에서 인스톨을 위한 페러데이 쉴드.
제 7 항에 있어서,
상기 세브론 형상의 홈은 상기 페러데이 쉴드의 각각의 측면들 사이에 직결선을 포함하지 않는, 챔버 내부에서 인스톨을 위한 페러데이 쉴드.
제 7 항에 있어서,
상기 원형판 구조는 스테인리스 스틸, 하스텔로이 (hastalloy) 또는 티타늄으로부터 정의되는, 챔버 내부에서 인스톨을 위한 페러데이 쉴드.
제 7 항에 있어서,
상기 원형판 구조는 Y2O3, 또는 CeO2, 또는 TiN 중 하나로 패시베이트 (passivate) 또는 코팅되는, 챔버 내부에서 인스톨을 위한 페러데이 쉴드.
제 7 항에 있어서,
상기 세브론 홈들은 폭이 0.1mm 과 10mm 사이 그리고 깊이가 0.1mm 과 5mm 사이에 있을 수 있는, 챔버 내부에서 인스톨을 위한 페러데이 쉴드.