TW201432777A - 具有變壓器耦合型電漿線圈區域間的電漿密度去耦合結構之法拉第屏蔽 - Google Patents

具有變壓器耦合型電漿線圈區域間的電漿密度去耦合結構之法拉第屏蔽 Download PDF

Info

Publication number
TW201432777A
TW201432777A TW102138117A TW102138117A TW201432777A TW 201432777 A TW201432777 A TW 201432777A TW 102138117 A TW102138117 A TW 102138117A TW 102138117 A TW102138117 A TW 102138117A TW 201432777 A TW201432777 A TW 201432777A
Authority
TW
Taiwan
Prior art keywords
faraday shield
chamber
coil
slots
region
Prior art date
Application number
TW102138117A
Other languages
English (en)
Other versions
TWI515761B (zh
Inventor
mao-lin Long
Alex Paterson
Ricky Marsh
Ying Wu
John Drewery
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/658,652 external-priority patent/US9293353B2/en
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW201432777A publication Critical patent/TW201432777A/zh
Application granted granted Critical
Publication of TWI515761B publication Critical patent/TWI515761B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供法拉第屏蔽、以及結合法拉第屏蔽之電漿處理腔室。電漿腔室包括：一靜電夾盤，用以接收基板；一介電窗，連接至腔室的頂部，介電窗係設置在靜電夾盤上方；以及一法拉第屏蔽。法拉第屏蔽係設置在腔室內部，且定義在靜電夾盤與介電窗之間。法拉第屏蔽包括：一內部區域，具有包括第一及第二複數槽孔之內徑範圍；以及一外部區域，具有包括第三複數槽孔之外徑範圍。內部區域鄰接外部區域。法拉第屏蔽亦包括一帶環，帶環將內部區域與外部區域隔開，以使第一及第二複數槽孔不與第三複數槽孔連接。

Description

具有變壓器耦合型電漿線圈區域間的電漿密度去耦合結構之法拉第屏蔽
本發明大致關於半導體製作，尤其有關包含用於改善蝕刻腔室電漿均勻度之法拉第屏蔽(Faraday shield)的設備。
在半導體製造中，蝕刻製程係普遍並重複實施。如本領域中具有通常技術者所熟知者，有二類蝕刻製程：濕蝕刻及乾蝕刻。乾蝕刻之其中一類為利用感應耦合電漿蝕刻設備所執行之電漿蝕刻。
電漿包含各種類型之自由基、以及正負離子。利用各種自由基、正離子、及負離子的化學反應來蝕刻晶圓之特徵部、表面、及材料。於蝕刻製程期間，腔室線圈執行類似在變壓器中的一次側線圈(primary coil)之功能，而電漿執行類似在變壓器中的二次側線圈(secondary coil)之功能。
由蝕刻製程所產生之反應產物可能為揮發性或非揮發性。揮發性反應產物係經由氣體排氣口而與所使用之反應物氣體一起被排除。然而，非揮發性反應產物通常存留在蝕刻腔室中。非揮發性反應產物可能黏附在腔室壁及介電窗。非揮發性反應產物黏附在窗可能干擾蝕刻製程。過多沉積可能導致微粒自窗剝落到晶圓上，從而干擾蝕刻製程。因此，針對過多沉積便需要更常清理腔室壁及窗，但這對晶圓生產量造成不利影響。此外，若窗開始被蝕刻副產物覆蓋，則腔室傳送足夠磁通量至電漿的能力變小，其進而使控制蝕刻操作之方向性的能力變小，而當處理高深寬比剖面之特徵部時，蝕刻操作之方向性是很關鍵的。
鑒於上述，因而有用於保護處理腔室之介電窗、同時維持傳 送足夠磁通量位準至電漿的能力之需求。
本揭露內容為一設備，該設備在製造半導體裝置期間用以蝕刻半導體及其上所形成之層。該設備係由一腔室所定義，蝕刻步驟係於腔室中執行。該設備包括：一夾盤，用以支撐待蝕刻之基板；連接部，連接至RF電力及接地；一介電窗，位於腔室的上頂部中；以及一射頻(RF)線圈，設置在介電窗上方。該腔室內部更設有一法拉第屏蔽。
本發明提供具有內部法拉第屏蔽之電漿處理腔室，法拉第屏蔽具有所定義之溝渠配置。在一範例中，腔室包括用以接收基板之靜電夾盤、以及連接至腔室頂部之介電窗，其中介電窗係設置在靜電夾盤上方。
在一實施例中，法拉第屏蔽係設置在腔室內部，並且定義在靜電夾盤與介電窗之間。法拉第屏蔽包括內部區域及外部區域，其中內部區域係藉由帶環(band ring)而與外部區域隔開，這更能改善外部區域與內部區域之間電漿密度控制的去耦合(decoupling)。此去耦合允許被施加至晶圓的電漿所見之磁場分佈的獨立控制。法拉第屏蔽包括各區域中的徑向槽孔(slot)。概括而言，法拉第屏蔽的徑向槽孔可視為分成帶環以外之槽孔與帶環167以內之槽孔。實質上，當經由腔室的內及外線圈而施加不同電壓時，帶環提供了各別控制所提供至基板之磁通量的能力。
在另一實施例中，提供一法拉第屏蔽、以及結合法拉第屏蔽之電漿處理腔室。電漿腔室包括：一靜電夾盤，用以接收基板；一介電窗，連接至腔室的頂部，介電窗係設置在靜電夾盤上方；以及一法拉第屏蔽。法拉第屏蔽係設置在腔室內部，且定義在靜電夾盤與介電窗之間。法拉第屏蔽包括：一內部區域，具有包括第一及第二複數槽孔之內徑範圍；以及一外部區域，具有包括第三複數槽孔之外徑範圍。內部區域鄰接外部區域。法拉第屏蔽亦包括將內部區域與外部區域隔開之帶環，以使第一及第二複數槽孔不與第三複數槽孔連接。
因此，隨著特徵部尺寸持續縮小至低奈米製程節點甚至更低(並且晶圓尺寸持續增大)，在晶圓的表面各處提供更佳的電漿密度控制是極重要的。於此所述之法拉第屏蔽實施例提供如此之改善，其實現了電漿 蝕刻腔室內之電漿密度均勻度的控制，同時提供使法拉第屏蔽於蝕刻操作期間保護介電窗免受電漿副產物積聚之優點。
102‧‧‧腔室
104‧‧‧夾盤
106‧‧‧介電窗
107‧‧‧間隔
108‧‧‧法拉第屏蔽
110‧‧‧下襯墊
112‧‧‧限制環
114‧‧‧流動線
116‧‧‧邊緣環
118‧‧‧上襯墊
120‧‧‧外線圈
122‧‧‧內線圈
124‧‧‧控制調諧電路
126‧‧‧RF產生器
128‧‧‧匹配元件
130‧‧‧電感
132‧‧‧電容
134‧‧‧可變電容
136‧‧‧可變電容
140、142、144、146、148‧‧‧節點
160‧‧‧RF產生器
162‧‧‧偏壓匹配
164‧‧‧濾波器
166‧‧‧DC箝位電源
167‧‧‧帶環
108’、108a、108b‧‧‧法拉第屏蔽
藉由參考以下敘述配合隨附圖式而能最有效地瞭解本發明及其進一步的優點。
圖1A顯示依據本發明之一實施例之用於蝕刻操作的電漿處理系統。
圖1B顯示一俯視圖，其示意地描繪依據本發明之一實施例之內線圈及外線圈。
圖2顯示依據本發明之一實施例之腔室的三維視圖。
圖3顯示依據本發明之一實施例之具有帶環的法拉第屏蔽之仰視圖。
圖4A及圖4B顯示依據本發明之一實施例之法拉第屏蔽的橫剖面圖及等角視圖。
圖5A顯示依據本發明之一實施例之部份腔室的橫剖面圖，其包括具有徑向槽孔及帶環之法拉第屏蔽。
圖5B顯示針對不同電力位準之電漿密度分佈曲線圖，並顯示當使用依據本發明之一實施例之法拉第屏蔽時，在基板的中央與邊緣之間的電漿密度之可控制性。
圖6A至6C-2顯示當施加不同電壓在內和外TCP線圈時之磁場分佈的去耦合及控制，並且所產生之去耦合控制的圖例係由依據本發明之一實施例之法拉第屏蔽所提供。
圖7顯示本發明之一替代實施例，其利用短頂峰以提供一較小高寬比之腔室。
圖8顯示本發明之一替代實施例，其利用不包括頂峰之腔室主體以提供一甚至更小高寬比之腔室。
圖9顯示依據圖7及8的腔室而使用短頂峰或不具頂峰之腔室的電漿密度線圖。
圖10A-10B顯示一較大之450mm腔室的範例，其使用依據 本發明之一實施例之具有由帶環所隔開的三分隔區域之法拉第屏蔽。
本揭露內容為在製造半導體裝置期間用於蝕刻半導體基板及其上所形成之層的設備。該設備係由一腔室所定義，蝕刻步驟在腔室中執行。法拉第屏蔽係設置在腔室內，並且配置有三區域槽孔配置，此配置與位於腔室的介電窗上方之TCP線圈的設置有關。
在一實施例中，法拉第屏蔽包括一帶環，其係用以實際上將法拉第屏蔽的內部區域中之槽孔開口部與法拉第屏蔽的外部區域中之槽孔開口部隔開。在一實施例中，帶環提供了所施加之分別由內及外線圈傳遞的磁通量之改良去耦合控制。帶環係一電漿密度去耦合結構，其為法拉第屏蔽不可或缺之一部分。去耦合提供一改善之調諧旋鈕，其可用以達到所期望之蝕刻均勻度(例如中央至邊緣均勻度調諧)。再者，此額外旋鈕甚至在大的晶圓處理(如300mm、450mm晶圓、以及更大)中提供更好的控制。
在以下敘述中，為提供對本發明的徹底瞭解而提出許多具體細節。然而，對於本領域中具有通常技術者將顯而易見，可在不具一部份這些具體細節的情況下實施本發明。在其他情況下，為了避免非必要地混淆本發明，故已不詳細地描述熟知的製程操作及實施細節。
在以下實施例中，將提供有關使用實例及法拉第屏蔽配置的範例，此法拉第屏蔽配置使利用該法拉第屏蔽實施例的蝕刻腔室中之晶圓基板的處理得以改善。
在包含平面窗及大致平面的激發線圈、並用於蝕刻抗乾蝕刻之金屬的感應耦合電漿蝕刻模組中，將開有槽孔之屏蔽設置在製程模組內、且介於絕緣真空阻障窗與處理空間之間。此屏蔽包含金屬，較佳為銅或鋁。屏蔽較佳地包含多數徑向槽孔，該等徑向槽孔穿透屏蔽的厚度。較佳地，該等槽孔係設置成在視線上無法穿透屏蔽，並且係最佳化成藉由此類黏附在該等槽孔之內壁的材料來捕捉源自於處理空間的非揮發性材料。此外，槽孔的數目及實際尺寸係最佳化以提供由激發線圈所產生之交替磁場穿透屏蔽之最大穿透度，同時具有良好的屏蔽熱均勻度、控制屏蔽中溫 度上升的能力、以及機械剛性。較佳地，在屏蔽的所有面對處理空間之面上塗佈以粗糙塗層或應用結構(applied texture)，以改善所沉積材料之附著。
可將屏蔽直流連接至接地、隔離、或利用合適的AC或DC電源供電。若隔離或供以電力時，則屏蔽可包含裝設在絕緣結構中的導電槽孔部，絕緣結構防止導電部與系統的其他元件間非預期之電性短路。如此之屏蔽可包含多數獨立部份，或可結合成一單元。在一實施例中，如於此所定義之裝設在腔室內的法拉第屏蔽係針對高度需求的蝕刻應用而最佳化。此類蝕刻應用包括在磁阻隨機存取記憶體(MRAM)裝置的製作中蝕刻裝置特徵部，但不限於此。在此配置中，法拉第屏蔽係接地，並且妥善配置成在操作期間阻擋電容耦合。
再者，因為對電漿之電容耦合已被減低，所以這具有電漿電位降低且隨後電漿的電子溫度亦降低之附加優點。由於此電漿之「冷卻(cooling)」將有助於軟蝕刻應用(其中Si凹陷目前正討論中)，故其可有利於電漿處理。
於腔室內部之法拉第屏蔽的設計可用在感應耦合電漿反應器中，以蝕刻下列材料，如：Pt、Ir、PtMn、PdCo、Co、CoFeB、CoFe、NiFe、W、Ag、Cu、Mo、TaSn、Ge2Sb2Te2、InSbTe Ag-Ge-S、Cu-Te-S、IrMn、Ru。此概念可延伸至下列材料，如：NiOx、SrTiOx、鈣鈦礦氧化物(Perovskite)(CaTiO3)、PrCAMnO3、PZT(PbZr1-xTixO3)、(SrBiTa)O3，以保持介電窗清潔而無任何沉積物。製程可與適合的乾電漿清理製程組合，以保持屏蔽的表面清潔並控制電漿漂移。內部法拉第屏蔽可與現今晶圓廠中所用之任何氣體組合(包括CO、NH3、CH3OH+標準氣體)一起使用。再者，內部法拉第屏蔽可視需要而接地、浮接、或供以電力，以符合製程需要。
圖1A顯示依據本發明之一實施例之用於蝕刻操作的電漿處理系統。該系統包括腔室102，腔室102包括夾盤104、介電窗106、及法拉第屏蔽108。夾盤104可為靜電夾盤，當基板存在時用以支撐基板。圖中亦顯示一邊緣環116，邊緣環116圍繞夾盤104且具有一上表面，當晶圓存在夾盤104上方時，該上表面與該晶圓的頂面約呈平面。腔室102亦包括下襯墊110，下襯墊110係耦合至上襯墊118。上襯墊118係配置成支撐法 拉第屏蔽108。在一實施例中，上襯墊118係耦合至接地，且因此為法拉第屏蔽108提供接地。間隔107係設置在法拉第屏蔽108與介電窗106之間。如所示般，法拉第屏蔽108係分成複數區域。
圖中更顯示一偏壓RF產生器160，其可由一或更多產生器所定義。若設置多數產生器，則可使用不同的頻率來達到各種調諧特性。偏壓匹配162係耦合在RF產生器160與組件的導電板(其定義夾盤104)之間。夾盤104亦包括靜電電極以便能夾持(chuck)及解持(dechuck)晶圓。大致上，設置了濾波器164及DC箝位電源166。亦可設置其他用於將晶圓自夾盤104解除之控制系統。雖未顯示，但泵係連接至腔室102，俾能於操作電漿處理期間真空控制和從腔室移除氣體副產物。如以上所述，一實施例中之法拉第屏蔽係經由其連接至接地腔室壁的連接部而接地。
在一實施例中，該等區域係分成三部份。內部區域將包括槽孔A和槽孔A-B，以及外部區域將包括槽孔C，將如以下更詳細說明。法拉第屏蔽108較佳地包括複數徑向槽孔，該等徑向槽孔係由機械製成鋸齒形圖案(Chevron pattern)之溝渠所定義。在一實施例中，鋸齒形溝渠的寬度可介於0.1mm與10mm之間、且深度可介於0.1mm與5mm之間。如以上所述，鋸齒形圖案係配置成在電漿處理(如蝕刻)期間防止在視線上直接看到腔室中的處理材料。藉由設置鋸齒形圖案，法拉第屏蔽108係配置成在操作期間保護介電窗106的表面。如以上所述，介電窗106係較佳地由間隔107而與法拉第屏蔽108隔開。法拉第屏蔽108係設置在夾盤104上方，夾盤104亦操作為底部電極。
法拉第屏蔽具有一中央區域，其能允許噴淋頭將處理氣體遞送至腔室102的處理容積中。此外，其他探測設備亦可設置在中央區域(整體設置處)附近而穿過法拉第屏蔽108。探測設備可供以探測在操作期間與電漿處理系統相關的製程參數。探測過程可包括終點偵測、電漿密度量測、離子密度量測、及其他計量探測操作。如所示般，法拉第屏蔽具有包括槽孔A和槽孔A-B之內部區域、以及包括槽孔C之外部區域。內部區域與外部區域由一帶環隔開，帶環係未以機械開孔之法拉第屏蔽材料的結構部份。定義在法拉第屏蔽108中之各槽孔係配置成自圓形法拉第屏蔽108的 中央放射之徑向圖案。法拉第屏蔽108的圓形形狀係由於通常為圓形之典型晶圓的幾何形狀而加以定義。如所熟知的，晶圓通常提供以各種尺寸，例如200mm、300mm、450mm等等。
此外，取決於腔室102內所執行之蝕刻操作，還能使用其他形狀(如方形)基板或更小基板。在較佳實施例中，將提供法拉第屏蔽108作為圓形屏蔽，其將類似典型半導體晶圓基板的圓形形狀。
位於法拉第屏蔽108上方者為介電窗106。如以上所述，介電窗106可由陶瓷類材料所定義。只要能經得起半導體蝕刻腔室的條件，亦能使用其他介電材料。通常，腔室操作在範圍介於約攝氏50度與約攝氏120度間之升高溫度。此溫度將取決於蝕刻製程操作及特定配方。腔室102亦將操作在範圍介於約1毫托耳(mT)與約100毫托耳(mT)之間的真空條件。雖未顯示，但當裝設在無塵室或製造場所中時，腔室102通常係耦合至複數設備。這些設備包括提供處理氣體、真空、溫度控制、及環境微粒控制之管線。
當裝設在目標製造場所時，這些設備係耦合至腔室102。此外，腔室102可耦合至傳送腔室，該傳送腔室將使機械臂能利用典型自動化將半導體晶圓移入及移出腔室102。
繼續參考圖1A，TCP線圈係顯示成包括內線圈(IC，inner coil)122及外線圈(OC，outer coil)120。TCP線圈係設置並排列在介電窗106上方，其分別設置在法拉第屏蔽108上方。在一實施例中，內線圈122和外線圈120的位置經過特別調整，以便與法拉第屏蔽108中之區域的位置相關聯。例如，法拉第屏蔽108的外部區域實質上將位於TCP線圈之外線圈120下方。TCP線圈之內線圈122實質上位於法拉第屏蔽108的內部區域上方。
TCP線圈內結構與外結構之間位置的相關性係策略上相對於法拉第屏蔽108的徑向區域而加以定義，以達到法拉第屏蔽108結構與控制調諧電路單元124之間的調諧。藉由調諧相對於法拉第屏蔽108中之區域的位置及所遞送至TCP線圈之電力，便能減少腔室102內之法拉第屏蔽108之曝露表面上的微粒沉積。此外，亦能控制從內部和外部區域藉由 線圈而遞送至電漿的磁通量。帶環167(其將於以下詳細敘述)更幫助去耦合經由內部和外部區域所提供之磁通量，這提供了改善之可調諧性。
在一實施例中，TCP線圈係耦合至控制調諧電路124，控制調諧電路124包括與內線圈122及外線圈120連接之連接部。如所示般，外線圈120內端子係耦合至節點146，節點146進而連接至可變電容136。在連接至匹配元件128及RF產生器126之前，可變電容136係設置在節點146與144之間。外線圈120的外端子係連接至節點142，節點142連接至電容132。電容132係耦合在接地與節點142之間。內線圈122具有連接至節點140的內端子，節點140進而連接至可變電容134。
可變電容134係耦合在節點140與電感130之間，電感130係耦合至節點144。內線圈122的內端子係耦合至節點148。節點148耦合接地。當內及外線圈設置在具有上述三區域的法拉第屏蔽108上方時，控制調諧電路124因此能實現可變電容134及136的動態調諧，以調諧所提供至內及外線圈之電力。
在一實施例中，控制調諧電路124係配置成調諧TCP線圈以提供較多電力至內線圈122(相對於外線圈120)在另一實施例中，控制調諧電路124係配置成調諧TCP線圈以提供較少電力至內線圈122(相對於外線圈120)。在另一實施例中，所提供至內線圈及外線圈之電力將提供電力的平均分佈、及/或控制基板(即存在之晶圓)上方之徑向分佈的離子密度。在又另一實施例中，外線圈與內線圈之間的電力調諧將基於處理參數而進行調整，處理參數係針對設置在夾盤104上方之半導體晶圓上所執行之蝕刻而加以定義。
在一實作中，具有二可變電容之電路係配置成自動調整，以達到二線圈中之電流的預定比率。應瞭解於此所示之電路僅為範例，而且其他電路配置亦將作用以提供調諧及調整至期望的電流比率。在一實施例中，電流的比率範圍可從0.1至1.5。通常，該比率稱為變壓器耦合電容調諧(TCCT)比率。然而，TCCT比率的設定係基於針對一特定晶圓或複數晶圓所期望之製程。
應瞭解到藉由在分區的法拉第屏蔽108上方設置一可調諧 TCP線圈，腔室102便可取決於正執行中之處理操作而提供控制離子密度對TCP電力的更多靈活性、及徑向離子密度剖面。此外，藉由控制傳送至相對於法拉第屏蔽108中之區域的TCP線圈之電力，便能控制並預防在處理期間沉積至法拉第屏蔽108的內表面上之期望沉積物量。例如，一些處理操作將傾向於在腔室102內沉積更多聚合物或蝕刻殘留物至法拉第屏蔽108的曝露表面上。在如此情況下，可將控制調諧電路124調整成在法拉第屏蔽108的曝露表面上造成較少濺鍍或沉積。
在一實施例中，電容134及136係由處理控制器所控制，處理控制器係連接至腔室102的電子板。電子板可耦合至將操作特定處理例行工作的網路系統，該處理例行工作取決於特定循環期間所期望之處理操作。電子板可因此控制腔室102中所執行之蝕刻操作，並且控制電容134及136的特別設定。
圖1B顯示一俯視圖，其示意地描繪依據本發明之實施例之內線圈122及外線圈120。圖1B所示之俯視圖描繪連接至圖1A中之線圈的連接部作為一範例。內線圈122將包括內線圈1及內線圈2。外線圈120包括外線圈1及外線圈2。介於線圈終端之間的連接部係顯示成相對於設置在如圖1A所示之控制調諧電路124中的電路。圖1B中之圖例係供以顯示依據本發明之一實施例之與腔室102中所使用的TCP線圈之各個內及外線圈相關的圓形繞線。應瞭解到還能使用其他類型的線圈配置。亦能設有提供半球形結構之維度線圈(dimensional coil)、以及除了平面線圈分佈以外的其他線圈類型結構。依據與TCP線圈的幾何結構相關之配置，便可調整法拉第屏蔽108中之特定區域。
圖2顯示依據本發明之一實施例之腔室102的三維視圖。如圖所示，腔室102將包括晶圓支撐件104(亦稱為夾盤、或底部電極、或支撐件)。邊緣環116和穿孔之電漿限制環112亦顯示於圖2中，穿孔之電漿限制環112使電漿副產物能夠在操作期間自腔室移除，如流動線114所示。雖未顯示，惟仍設有至腔室102之連接部，以便在期間操作利用本領域中所熟知的各種泵配置來移除副產物。
腔室102的三維視圖亦顯示下襯墊110的側壁，其包括複數 槽孔，以在操作期間允許電漿副產物的流動，同時仍將電漿限制在基板的表面上方。圖中更顯示具有錐形結構(tapered structure)的上襯墊118。上襯墊118通常也被稱為「頂峰」(pinnacle)。上襯墊118係較佳地連接至接地，如腔室102。上襯墊118提供了使法拉第屏蔽108以緊密關係支撐在上襯墊118的結構。此緊密關係較佳地由O形環所建立，其確保法拉第屏蔽108與上襯墊118間的適當連接，同時仍提供電性導通以便為法拉第屏蔽108提供接地。如所示般，介電窗106(較佳地為石英窗)係設置在法拉第屏蔽108上方。
圖2的三維視圖亦顯示外線圈120及內線圈122的設置。圖中亦顯示了為內及外線圈所作之電性連接，其提供與控制調諧電路124之互連。控制電路124可包括RF產生器126及匹配元件128，或者這些元件可在控制調諧電路124的外部。調諧電路的配置可利用與腔室102的控制系統接合之獨立電路及/或軟體加以定義。
圖3顯示依據本發明之一實施例之法拉第屏蔽108的仰視圖，其係曝露至腔室102的內部區域。在描述法拉第屏蔽108時，圖式參考用語「FSU」。用語「FSU」單純為法拉第屏蔽108的簡寫。如以上所述，法拉第屏蔽具有二分隔的槽孔區域。一槽孔區域在內部區域中，以及一槽孔區域在外部區域中。在FSU上的槽孔配置可去耦合在真空中分別由內線圈及外線圈所激發之磁通量產生。在一實施例中，內部區域及外部區域係由帶環167所分隔，帶環167實際上將外部區域的槽孔與內部區域隔開。此實際分隔係藉由保留法拉第屏蔽的材料而不被槽孔移除而加以定義。以此方式，則法拉第屏蔽108的外部和內部區域之槽孔便彼此隔離。
在一實施例中，對於300mm晶圓腔室而言，法拉第屏蔽108具有介於約1mm與15mm之間的帶環167寬度；且在另一實施例中，此寬度介於約2mm與10mm之間；並且在另一實施例中，此寬度係設定至約5mm。在一實施例中，帶環167的寬度保持愈小愈好，以允許來自藉由線圈所提供之電力的磁通量之充分傳輸。再者，期望帶環167具有不至於大到阻擋夠多的磁通量而將導致帶環167印在正處理之基板上的寬度。亦即，若帶環167太寬，則此寬度可能阻擋晶圓原本可見的電漿密度，這 可能會在正處理(例如蝕刻)中之晶圓表面的一部分上方潛在地看到一不均勻帶。因此，對於300mm晶圓系統而言，理想上將帶環保持在小於15mm、或小於10mm、或約5mm的尺寸。
若帶環167具有太小(或太窄)的寬度，則可能在鄰近帶環167的槽孔附近發生局部加熱(local heating)。在一實施例中，可能由於傳送在被帶環167所分隔之各別外部區域及內部區域中的電流而發生局部加熱。因此，設定帶環167的尺寸以提供法拉第屏蔽108的內部及外部區域之分隔區域，同時亦提供控制藉由TCCT的設定而設定之磁通量傳輸的均勻度調諧之改善能力。此可調諧性將在以下參考圖示之測試及模型資料而更加詳細敘述。
圖4A顯示依據本發明之一實施例之法拉第屏蔽108的橫剖面圖。在此範例中，橫剖面圖顯示在法拉第屏蔽108的外部區域及內部區域之每一者中的槽孔。圖中亦顯示帶環167將內部及外部區域隔開。圖中亦顯示槽孔的長度L1、L2、及L3。長度L1用於外部區域中之槽孔C。在內部區域中，長度L2及L3用於具有交錯配置之槽孔A-B及A。如圖所示，此交錯配置以槽孔A-B、接著槽孔A、接著槽孔A-B、接著槽孔A、等等之方式排列。因此，帶環167將隔開長度L1與長度L2和L3。圖4B提供具有槽孔A、A-B、及C之法拉第屏蔽108的另一俯視圖。一虛線沿著帶環167而繪於圖上，以說明法拉第屏蔽108的內部及外部區域之徑向分隔。
圖5A顯示依據本發明之一實施例之部份腔室的橫剖面圖。此部份腔室包括本體和連接至腔室本體之頂峰部。法拉第屏蔽108係連接至頂峰的頂環部份。介電窗係位於法拉第屏蔽108上方。內及外線圈係位於介電窗上方，內及外線圈係耦合至RF電力。此圖例顯示帶環167的位置，以及法拉第屏蔽108的外部及內部區域之分隔。
圖5B顯示電漿密度分佈曲線，其描述橫越一部分晶圓之離子密度。為產生圖5B所示之測試資料，而將具有感測器之探測器設置在腔室的內部，並允許其移動橫越一部份晶圓。探測器係連接至位於腔室外部之硬體探測器，並允許其擴張至腔室的內部區域及晶圓上方。如圖5B所示，探測路徑將擴張至腔室內及基板上方。感測器首先將越過在腔室內部 之內的一區域上方(但不為晶圓上方)，並接著越過晶圓邊緣朝晶圓的中央移動。圖5B中所匯編及顯示之資料係針對其中探測器延伸在晶圓的邊緣上方且延伸接近晶圓中央的情況。測試資料中的垂直虛線表示晶圓邊緣的大略位置和晶圓中央的大略位置。
因此，介於垂直線之間的資料代表晶圓上方之電漿密度分佈曲線。在第一垂直虛線左邊的資料點代表不在晶圓上方之區域的電漿密度分佈曲線。如圖5B中所示，提供2組資料線圖作為比較用途。上方那組資料線圖為15000W的電力位準，其將產生較高密度電漿。下方那組資料線圖為10000W的電力位準，其將產生較低密度電漿。
針對各電力位準，測試3個不同TCCT設定，其中方形代表TCCT=1、三角形代表TCCT=0.5、以及圓形代表TCCT=1.3。如以上所述，當TCCT設定為1時，提供了相等電流在內及外TCP線圈兩者中之條件。在15000W的電力位準之範例中，其顯示在TCCT為0.5的情況下，中央電漿密度低於邊緣電漿密度。在TCCT為1.3的情況下，中央電漿密度高於邊緣電漿密度。在TCCT為1的情況下，晶圓邊緣與晶圓中央之間的中央及邊緣電漿密度為實質平坦且彼此相等。因此，藉由針對特定製程或期望的製程結果來選擇恰當的TCCT，則本發明之法拉第屏蔽108便允許晶圓各處之電漿密度均勻度的可調諧性之實質控制。在10000W電力位準的範例中，當調整TCCT時，邊緣與中央的電漿密度之間有稍微較小的差異。此稍微較小差異和稍微較小可調諧性的原因為：當由TCP線圈施加較低電力至腔室時，存在較低電漿密度。
圖6A至6C-2顯示依據本發明之一實施例之介電窗底面處之真空中的磁場分佈之範例，其基於腔室中之法拉第屏蔽108的模型。在圖6A中，在TCCT=1的設定下，法拉第屏蔽108的外部及內部區域中之電流被認為約略相等。在此圖例中，此模型顯示在模型的場分佈頸部中稍微可見帶環167，但未過多且應該不會提供不必要的帶環167之印記。
如以上所述，建立了300晶圓腔室及法拉第屏蔽的4個實施例，帶環167係製作成具有寬度約5mm的尺寸。若處理較大晶圓(如450mm晶圓)時，法拉第屏蔽108亦將擴大，如同等屏蔽(parity shield)108’ (圖10A及10B)。為了在法拉第屏蔽108的內部及外部區域中產生相等電流，此模型將內TCP線圈的電壓設定至250V以及將外TCP線圈的電壓設定至1000V。
圖6B-1顯示一範例，其中將內TCP線圈的電壓降至25V，而使外TCP線圈留在1000V。所示結果為內部磁場分佈的中央部份(其對應至法拉第屏蔽108)實質上降低了。此外，帶環167亦清楚描繪在磁場分佈的模型中，這顯示了內及外磁場分佈的實質去耦合。相較之下，圖6B-2顯示利用不包括法拉第屏蔽108之槽孔配置及帶環167的法拉第屏蔽之習知系統的範例。圖6B-2所示之模型係供以與圖6B-1的模型相同之電壓位準。
然而，顯然磁場分佈仍將穿過中央或對應至法拉第屏蔽108的內部區域。因此，內部及外部區域未被隔離且未被去耦合。其結果為提供較少控制給希望設定特定TCCT值以影響晶圓表面各處之電漿密度之均勻度的製程工程師。舉例而言，在習知法拉第屏蔽的配置下，無法實現如圖5B所示之藉由法拉第屏蔽108所提供的控制。
圖6C-1顯示一範例，其中內TCP線圈的電壓係設定至250V，而外TCP線圈的電壓係設定為10V。其結果為利用法拉第屏蔽108而藉由此設定所建模之磁場分佈將允許帶環167外部之磁場分佈的實質去耦合及實質照度。相較之下，法拉第屏蔽不具有槽孔配置，且帶環167將無法提供內部區域與外部區域之間的隔離。這繪示在圖6C-2中，其顯示如圖6C-1所使用之相同電壓的模型。注意到圖6C-2中的磁場分佈被允許滲入外部區域。因此，在習知法拉第屏蔽設計的情況下，內部與外部之間不可能有磁場分佈的隔離和去耦合。結果清楚顯示，對於從內部區域至外部區域的H磁場分佈，法拉第屏蔽108具有強得多之去耦合能力。
圖7顯示利用法拉第屏蔽108之本發明的另一實施例。在此實施例中，降低了腔室之頂峰部的高度(例如產生較低高寬比的腔室)。高度降低是具有優點的，因為這能利用相同RF產生器來提供增高之電漿位準。亦即，腔室內的空間縮小了，因此需要較少電力以遞送電力至較小容積。以相同方式，較小容積亦將提供更為簡化之真空系統及其他成本優點。 例如，若法拉第屏蔽108降低了提供在晶圓上方之磁場強度，則藉由減小頂峰的尺寸，便可將增高之電力傳送至電漿而不需增大產生器的尺寸或更換其他硬體。此實施例將因此改善具有FSU(即108)之腔室的RF功率效率，同時保持其均勻度的優點及均勻度調諧能力。
圖8顯示另一實施例，其可在沒有任何頂峰的情況下，藉由較大尺寸的FSU(108a)而進一步改善RF功率效率。在此實施例中，大FSU 108a係藉由腔室襯墊而直接設置在腔室本體上(介於FSU與腔室本體之間的襯墊未顯示在圖表中)。相應地，TCP線圈組件可具有較大的外線圈和重新調整尺寸的內線圈以調諧均勻度，使得各個內及外線圈能排列在大的FSU 108a上之槽孔佈局所定義的各個內部及外部區域中間，以達改善之RF功率效率和改善之均勻度。
圖9顯示當法拉第屏蔽擴大成如圖8所示時由法拉第屏蔽108所提供之可調諧性的範例。此可調諧性仍與可能具有如圖5A所示之標準尺寸法拉第屏蔽108的可調諧性一致。依據針對一特定晶圓所期望之製程參數，工程師可設定TCCT至適當的位準以達到在晶圓表面各處之期望的電漿密度均勻度。再者，使用TCCT的可控制性係藉由法拉第屏蔽設計而增進，該法拉第屏蔽設計包括槽孔圖案和分隔內部及外部區域之帶環。
圖10A-B顯示法拉第屏蔽108b的另一實施例，其尺寸增大以便用於將利用3獨立TCP線圈的系統。在此實施例中，將法拉第屏蔽分成3區域，各線圈一區域。依據一實施例，各區域係由帶環167所分隔。藉由定義內部與中間區域之間、以及中間與外部區域之間的帶環167，則即使晶圓的尺寸增大時，仍能控制晶圓表面各處的電漿均勻度。在一範例中，圖10A及10B的法拉第屏蔽108b係用在一腔室中，該腔室針對450mm晶圓的電漿蝕刻而最佳化。使用此縮放技術，便能將腔室的尺寸按比例放大至超過450mm的尺寸，並且分別增加由帶環167所分隔之額外區域。基於針對各區域而提供至各TCP線圈的電壓，各區域因此提供有可控制之磁場分佈的去耦合。藉由根據TCCT設定來調整電壓和所產生之電流，類似於圖6所述之可控制性將因而實現。
在法拉第屏蔽108與介電窗106之間維持一間隔107(見圖 1A)。間隔107可在約0.3mm與約1.5mm之間變化。且較佳地設定至約0.5mm。在一實施例中，法拉第屏蔽係由不銹鋼製成。例如，法拉第屏蔽係由300系列不銹鋼(即下列SS材料其中一者：301、301LN、304、304L、304LN、304H、305、312、316、316L、316LN、316Ti、317L、321、321H)製成。在一實施例中，用硝酸使不銹鋼法拉第屏蔽鈍化，以改善抗腐蝕性。法拉第屏蔽可由赫史特合金(Hastalloy)製成。法拉第屏蔽可由鈦製成。在此實施例中，鈦法拉第屏蔽係塗有TN以得到較佳腐蝕性能。法拉第屏蔽可塗有下列材料其中之一：Y2O3、CeO2、TiN(與結構之材料無關)。
如圖1A-10B所示，可以各種方式來配置法拉第屏蔽。這些法拉第屏蔽係提供作為範例，且不應視為對本發明之限制。法拉第屏蔽中之槽孔數目、槽孔形狀、及槽孔尺寸可視需要而加以變化，以符合不同的蝕刻製程需求。
雖然已就數個實施例來敘述本發明，惟應瞭解到本領域中具有通常技術者在閱讀前述之說明書及研究圖式之後，將瞭解其各種變化、附加、置換及相等者。因此欲使本發明包括落入本發明之真實精神及範圍之內的所有此類變化、附加、置換及相等者。
102‧‧‧腔室
104‧‧‧夾盤
106‧‧‧介電窗
107‧‧‧間隔
108‧‧‧法拉第屏蔽
110‧‧‧下襯墊
112‧‧‧限制環
114‧‧‧流動線
116‧‧‧邊緣環
118‧‧‧上襯墊
120‧‧‧外線圈
122‧‧‧內線圈
124‧‧‧控制調諧電路
126‧‧‧RF產生器
128‧‧‧匹配元件
130‧‧‧電感
132‧‧‧電容
134‧‧‧可變電容
136‧‧‧可變電容
140、142、144、146、148‧‧‧節點
160‧‧‧RF產生器
162‧‧‧偏壓匹配
164‧‧‧濾波器
166‧‧‧DC箝位電源
167‧‧‧帶環

Claims (11)

  1. 一種電漿處理腔室，包含：一靜電夾盤，用以接收基板；一介電窗，連接至該腔室的頂部，該介電窗係設置在該靜電夾盤上方；一法拉第屏蔽，設置在該腔室內部，且定義在該靜電夾盤與該介電窗之間，該法拉第屏蔽包括：(a)一內部區域，具有包括第一及第二複數槽孔之內徑範圍；(b)一外部區域，具有包括第三複數槽孔之外徑範圍，該內部區域鄰接該外部區域；以及(c)一帶環，分隔該內部區域與該外部區域，以使該第一及第二複數槽孔不與該第三複數槽孔連接；其中該第一、第二、及第三複數槽孔係排列成自該法拉第屏蔽的中央往外徑向延伸。
  2. 如申請專利範圍第1項之電漿處理腔室，其中一變壓器耦合型電漿(TCP)線圈係設置在該介電窗上方，該TCP線圈包括內線圈及外線圈，該外線圈係設置在該介電窗上方以使該外線圈實質上位於該法拉第屏蔽的該外部區域上方，並且該內線圈係實質上位於該法拉第屏蔽的該內部區域上方。
  3. 如申請專利範圍第2項之電漿處理腔室，其中該內線圈及外線圈係連接至調諧電路，該調諧電路係配置成調整經由該法拉第屏蔽的該外部區域及內部區域其中一者或二者所傳遞之磁通量。
  4. 如申請專利範圍第1項之電漿處理腔室，其中該法拉第屏蔽係電性接地。
  5. 如申請專利範圍第4項之電漿處理腔室，其中該等槽孔之每一者係由鋸齒形溝渠所定義。
  6. 如申請專利範圍第5項之電漿處理腔室，其中該鋸齒形溝渠不包括介於該法拉第屏蔽各側之間的視線。
  7. 一種用於腔室內部裝置的法拉第屏蔽，包含：一圓板結構，具有一中央孔洞，該圓板結構包括：(a)一內部區域，具有包括第一及第二複數槽孔之內徑範圍；(b)一外部區域，具有包括第三複數槽孔之外徑範圍，該內部區域鄰接該外部區域；以及(c)一帶環，分隔該內部區域與該外部區域，以使該第一及第二複數槽孔不與該第三複數槽孔連接；其中該第一、第二、及第三複數槽孔係排列成自該法拉第屏蔽的中央往外徑向延伸，並且各槽孔係由鋸齒溝渠所定義。
  8. 如申請專利範圍第7項之用於腔室內部裝置的法拉第屏蔽，其中該鋸齒形溝渠不包括介於該法拉第屏蔽各側之間的視線。
  9. 如申請專利範圍第7項之用於腔室內部裝置的法拉第屏蔽，其中該圓板結構係由不銹鋼、赫史特合金、或鈦所定義。
  10. 如申請專利範圍第7項之用於腔室內部裝置的法拉第屏蔽，其中該圓板結構係鈍化或塗佈以Y2O3、或CeO2、或TiN其中一者。
  11. 如申請專利範圍第7項之用於腔室內部裝置的法拉第屏蔽，其中該鋸齒溝渠的寬度可介於0.1mm與10mm之間、且深度可介於0.1mm與5mm之間。
TW102138117A 2012-10-23 2013-10-22 具有變壓器耦合型電漿線圈區域間的電漿密度去耦合結構之法拉第屏蔽 TWI515761B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/658,652 US9293353B2 (en) 2011-04-28 2012-10-23 Faraday shield having plasma density decoupling structure between TCP coil zones

Publications (2)

Publication Number Publication Date
TW201432777A true TW201432777A (zh) 2014-08-16
TWI515761B TWI515761B (zh) 2016-01-01

Family

ID=50885369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138117A TWI515761B (zh) 2012-10-23 2013-10-22 具有變壓器耦合型電漿線圈區域間的電漿密度去耦合結構之法拉第屏蔽

Country Status (3)

Country Link
KR (1) KR102266590B1 (zh)
SG (1) SG2013075437A (zh)
TW (1) TWI515761B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036214A1 (zh) * 2019-08-23 2021-03-04 江苏鲁汶仪器有限公司 一种法拉第清洗装置及等离子体处理系统
TWI755798B (zh) * 2019-07-30 2022-02-21 大陸商江蘇魯汶儀器有限公司 電感耦合電漿處理系統
CN114127888A (zh) * 2019-07-17 2022-03-01 株式会社Eugene科技 利用等离子体处理基板的装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201502453D0 (en) * 2015-02-13 2015-04-01 Spts Technologies Ltd Plasma producing apparatus
CN111837231A (zh) * 2018-02-28 2020-10-27 应用材料公司 具有多个射频网孔以控制等离子体均匀性的静电卡盘

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033585A (en) * 1996-12-20 2000-03-07 Lam Research Corporation Method and apparatus for preventing lightup of gas distribution holes
US6523493B1 (en) * 2000-08-01 2003-02-25 Tokyo Electron Limited Ring-shaped high-density plasma source and method
JP2003033647A (ja) * 2001-07-23 2003-02-04 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置
US6946054B2 (en) * 2002-02-22 2005-09-20 Tokyo Electron Limited Modified transfer function deposition baffles and high density plasma ignition therewith in semiconductor processing
US7829469B2 (en) * 2006-12-11 2010-11-09 Tokyo Electron Limited Method and system for uniformity control in ballistic electron beam enhanced plasma processing system
JP5656458B2 (ja) * 2010-06-02 2015-01-21 株式会社日立ハイテクノロジーズ プラズマ処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127888A (zh) * 2019-07-17 2022-03-01 株式会社Eugene科技 利用等离子体处理基板的装置
TWI759800B (zh) * 2019-07-17 2022-04-01 南韓商優吉尼科技股份有限公司 用於以電漿加工基板之裝置
TWI755798B (zh) * 2019-07-30 2022-02-21 大陸商江蘇魯汶儀器有限公司 電感耦合電漿處理系統
WO2021036214A1 (zh) * 2019-08-23 2021-03-04 江苏鲁汶仪器有限公司 一种法拉第清洗装置及等离子体处理系统
TWI746119B (zh) * 2019-08-23 2021-11-11 大陸商江蘇魯汶儀器有限公司 法拉第清洗裝置
US11735400B2 (en) 2019-08-23 2023-08-22 Jiangsu Leuven Instruments Co., Ltd Faraday cleaning device and plasma processing system

Also Published As

Publication number Publication date
KR20140051806A (ko) 2014-05-02
SG2013075437A (en) 2014-05-29
KR102266590B1 (ko) 2021-06-18
TWI515761B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
US9293353B2 (en) Faraday shield having plasma density decoupling structure between TCP coil zones
TWI488213B (zh) 法拉第屏及使用該法拉第屏的電漿處理室
US10431434B2 (en) Powered grid for plasma chamber
KR102467659B1 (ko) 유통 소스를 구비하는 챔버
US11476093B2 (en) Plasma etching systems and methods with secondary plasma injection
TWI697951B (zh) 透過邊緣局部的離子軌跡控制與電漿操作之極限邊緣鞘及晶圓輪廓調整
KR101094124B1 (ko) 균일한 프로세스 레이트를 발생시키는 안테나
US20200234928A1 (en) Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
TWI515761B (zh) 具有變壓器耦合型電漿線圈區域間的電漿密度去耦合結構之法拉第屏蔽
KR20140121367A (ko) 반도체 제조를 위한 내부 플라즈마 그리드
TWI606482B (zh) 用於電漿蝕刻腔室之變壓器耦合電容調諧匹配電路
TW201712725A (zh) 用於電漿反應器之遠程電漿與電子束生成系統
JP4686867B2 (ja) プラズマ処理装置
WO2024180921A1 (ja) エッチング方法及びプラズマ処理装置
CN117642847A (zh) 等离子处理装置