KR20140039563A - Process of encapsulating non-rigid substrate and the substrate - Google Patents
Process of encapsulating non-rigid substrate and the substrate Download PDFInfo
- Publication number
- KR20140039563A KR20140039563A KR1020120105874A KR20120105874A KR20140039563A KR 20140039563 A KR20140039563 A KR 20140039563A KR 1020120105874 A KR1020120105874 A KR 1020120105874A KR 20120105874 A KR20120105874 A KR 20120105874A KR 20140039563 A KR20140039563 A KR 20140039563A
- Authority
- KR
- South Korea
- Prior art keywords
- flexible
- packing
- chip
- substrate
- loading
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Packaging Frangible Articles (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
본 발명은 연성 기재의 패킹 제조 공정 및 그 구조에 관한 것으로서, 특히 전 제조 공정, 적재, 패킹, 내리기, 레이저 등의 순서를 통해 연성 기재의 패킹 제작 공정을 완성하는 것을 말하며, 특히 적재 순서에서 연성 기재 상에 적재 중량 보강판을 연결 설치하여, 연성 기재가 패킹 제조 공정 과정에서 구부러짐 혹은 휘어짐, 변형 등 발생하는 것을 감소시킴으로써 정확하게 칩의 패킹 작업을 완성하고, 효과적으로 칩 패킹 제조 공정의 양율을 높임으로써 제조 단가를 낮출 수 있는 연성 기재의 패킹 제조 공정 및 그 구조를 말한다.BACKGROUND OF THE
전자 산업의 신속한 발전 및 정보 제품의 생산 증가로 인해, 반도체 전자부품의 수요량이 날로 늘어가고 있으며, 이로 인해 과학 기술 진보 및 시장의 수요성에 따라 반도체 부품의 패칭 기술의 발전 속도 역시 매우 빠르게 변화하고 있으며, 특히 구리 박편을 프레스 절단, 에칭, 스탬핑 등의 제조 공정을 통해 리드 기재을 제작 완성하고, 리드 기재 상에 칩의 패킹 작업을 진행하는 패킹 기술의 경우, 현재 리드 기재의 패킹 기술이 이미 어느 정도 성숙해 있는 단계에 있다. Due to the rapid development of the electronics industry and the increase in the production of information products, the demand for semiconductor electronic components is increasing day by day, and the pace of development of the patching technology of semiconductor components is changing very rapidly according to the progress of scientific technology and market demand. In particular, in the case of a packing technology in which a lead substrate is manufactured through a manufacturing process such as press cutting, etching, or stamping a copper foil, and a chip is packed on the lead substrate, the packing technology of the lead substrate is already matured to some extent. Is in the stage.
그러나 종래에 흔히 사용되는 리드 프레임 기재의 패킹 기술은 BGA(Ball Grid Array,이하 BGA로 약칭) 패킹 기술이며, 이러한 종래의 BGA패킹 기술은 사용하는 리드 기재 재료에 따라 다르며, PBGA(Plastic BGA,이하 PBGA로 약칭), TBGA(Tape BGA,이하 TBGA로 약칭) 등의 패킹 기술로 나뉘어 진다.However, the conventional packing technique of lead frame substrate is a ball grid array (BGA) packing technique. The conventional BGA packing technique depends on the lead substrate material used, and PBGA (Plastic BGA) It is divided into packing technology such as PBGA) and TBGA (Tab BGA).
도1은 종래의 TBGA(tape ball grid array) 방식의 패킹 기술의 패킹 구조에 관한 사시도이다. 도1의 내용을 참조해 보면, 도면에서 알 수 있듯이 상기 리드 기재(4)는 전기도금층(40), 도전재료(41) 및 연성 적재판(42)의 조합으로 구성되고, 상기 도전재료(41) 상하 방에 각각 전기도금층(40)을 형성하며, 상기 도전재료(41) 상 방의 전기도금층(40) 상에 접착층(C)을 형성하며, 상기 도전재료(41) 하측의 전기도금층(40) 상에 연성 적재판(42)을 형성하고, 상기 연성 적재판(42)은 솔더 볼(A)이 관통되어 설치되며, 상기 리드 기재(4) 중간 끊어진 곳에는 절연층(B)이 연결 설치되고, 절연층(B) 상에는 칩(E)이 설치되며, 칩(E)의 양 측에는 절연층(B)이 형성되며, 칩(E) 상 방에는 열경화성재료(F)가 덮혀 설치되고, 그 중 접착층(C), 열경화성재료(F) 상 방에는 냉각층(D)이 덮혀 설치된다.1 is a perspective view of a packaging structure of a packing technique of a conventional TBGA (tape ball grid array) system. Referring to the contents of FIG. 1, as can be seen from the figure, the
상기 리드 기재(4)의 도전재료(41)는 구리 박편을 사용하며, 상기 연성 적재판(42)은 PI(Polyimide, PI)를 사용하기 때문에, 리드 기재(4)가 가벼고 얇게 제작될 수 있어 더욱 작은 구간의 패킹 사이즈를 완성할 수 있었다. 그러므로 메모리 혹은 통신 IC 혹은 고부가 가치의 IC 상에 광범위하게 응용되어 사용되고 있다.Since the
그러나 이러한 TBGA패킹 기술은 가연성 TBGA 기판(전술된 전기도금층(40), 도전재료(41) 및 연성 적재판(42)으로 조합 구성된 리드 기재(4))을 사용하였으며 그로 인해 TBGA패킹 기술을 이용해 칩 패킹을 진행할 때, 상기 가연성 TBGA 기판에 휘어짐 및 구부러짐, 변형 등의 상황이 발생해 패킹 제조 공정의 양율을 하락시키는 단점이 있었다.However, this TBGA packing technique uses a flammable TBGA substrate (the
본 발명의 주요 목적은 연성 기재의 패킹 제조 공정 및 그 구조를 제공하는데 있으며, 상기 연성 기재의 패킹 제조 공정 및 그 구조는 전 제조 공정, 적재, 패킹, 내리기, 레이저 등의 순서를 통해 연성 기재의 패킹 제조 공정을 완성하고, 특히 적재 순서에서 연성 기재 상에 적재 중량 보강판을 연결 설치하여, 연성 기재가 패킹 제조 공정 과정에서 구부러짐 혹은 휘어짐, 변형 등 발생하는 것을 감소시킴으로써 정확하게 칩의 패킹 작업을 완성하고, 효과적으로 칩 패킹 제조 공정의 양율을 높임으로써 제조 단가를 낮출 수 있는 효과를 얻을 수 있다.The main object of the present invention is to provide a process for manufacturing a packing of a flexible substrate and a structure thereof, wherein the packing manufacturing process and its structure of the flexible substrate are carried out through a pre-manufacturing process, loading, packing, Completion of the packing process and precise packing work of the chip by reducing the occurrence of bending, warpage, deformation, etc., of the soft substrate in the process of manufacturing the packing by connecting the load weight reinforcing plate to the flexible substrate in the stacking order in particular And the manufacturing cost can be lowered by effectively increasing the rate of production of the chip packing manufacturing process.
상술된 목적을 달성하기 위해, 본 발명인 정방형 연성 적재판의 패킹 제조 공정은 대략 전 제조 공정, 적재, 레이저 및 패킹 등의 순서를 포함하고 있으며, 특히 도전재료 및 연성 적재판 상하에 연결된 연성 기재를 박막, 마스크, 에칭 제조 공정을 거쳐 외부테두리 프레임으로 형성하며, 외부테두리 프레임 내에는 복수 개의 장방형 어레이로 배열된 칩 기재을 형성하며, 그 중 상기 칩 기재는 패드 및 복수 개의 서로 끊어진 리드와 PI(Polyimide, PI)의 연성 적재판 상하를 서로 연결 시켜 완성하게 되며, 리드 및 연성 적재판 상 방은 필요에 따라 납땜 방지 도포 처리를 할 수 있다. In order to achieve the above object, the packing manufacturing process of the square flexible mounting plate of the present invention includes approximately the entire manufacturing process, loading, laser and packing, etc., in particular the flexible material connected to the upper and lower conductive material and flexible loading plate It is formed into an outer border frame through a thin film, a mask, and an etching manufacturing process, and a chip substrate formed in a plurality of rectangular arrays is formed in the outer border frame, wherein the chip substrate includes a pad, a plurality of broken leads, and a PI (Polyimide). , PI) is completed by connecting the upper and lower flexible loading plates of each other, and the upper side of the lead and the flexible loading plate can be applied to the anti-soldering coating if necessary.
이어서 연성 기재의 외부테두리 프레임 상 방, 외부테두리 프레임 하측의 연성 적재판, 혹은 연성 기재의 외부테두리 프레임 상 방 및 외부테두리 프레임 하 방의 연성 적재판 상에 동시에 적재 중량 보강판을 연결 설치하여 연성 기재의 구조 강도를 향상시킬 수 있다. Subsequently, the flexible weight plate is connected to the flexible loading plate on the outer edge frame of the flexible base material, the flexible loading plate under the outer edge frame, or the flexible loading plate on the upper edge frame of the flexible base material and the lower edge of the outer edge frame. Can improve the structural strength.
계속 해서, 연성 적재판 상에 레이저 천공 작업을 진행하여, 연성 적재판 상에 리드와 서로 연결되어 통하는 유도 구멍을 형성하고, 연성 적재판 상에 필요에 따라 패드와 서로 연결되어 통하는 정수 개의 유도 구멍을 형성할 수 있으며, 그 중 유도 구멍와 서로 연결되어 통하는 리드 및 패드 표면은 금속보호층을 도금하여 형성하며, 이어서 패드 상에 칩의 패킹 작업을 진행하게 된다. Subsequently, a laser drilling operation is carried out on the flexible mounting plate to form guide holes connected to and connected to the leads on the flexible mounting plate, and an integer number of induction holes connected to and connected to the pads on the flexible mounting plate as necessary. The lead and pad surfaces, which are connected to each other through the induction hole, may be formed by plating a metal protective layer, and then the packing operation of the chip on the pad may be performed.
마지막으로 열경화성재료를 사용해 칩의 칩 기재 상에 몰드 작업을 진행하며, 그 중 상기 레이저 및 패킹 순서는 사용자의 필요에 따라 그 순서를 변환할 수 있으며, 만약 레이저 순서를 패킹 순서 후에 진행한다면, 유도 구멍을 통해 서로 연결되어 통하는 리드 및 패드 표면에는 금속보호층을 형성하지 않는다. 또한 연성 적재판 하 방이 적재 중량 보강판에 완전하게 연결 설치되는 경우, 사용자는 반드시 레이저 순서 전에 우선적으로 내리기 순서를 통해 연성 적재판 하 방의 적재 중량 보강판을 제거함으로써 레이저 품질을 유지하게 된다. 이러한 내용에 의거한 본 발병은 적재 중량 보강판을 이용해 연성 기재의 구조 강도를 향상시킬 수 있고, 효과적으로 칩 패킹 제조 과정에서의 양율을 높일 수 있을 뿐만 아니라 이와 동시에 제작 원가를 낮출 수 있게 된다. Finally, the molding operation is performed on the chip substrate of the chip using the thermosetting material, and the laser and packing order can be changed according to the user's need. If the laser order is followed after the packing order, The metal protective layer is not formed on the surfaces of the leads and the pad connected to each other through the holes. In addition, when the bottom of the flexible loading plate is completely connected to the loading weight reinforcement plate, the user must maintain the laser quality by removing the loading weight reinforcement plate under the flexible loading plate through the lowering order prior to the laser order. The present invention based on the above description can improve the structural strength of the soft substrate by using the stacked weight reinforcing plate, increase the rate of charge in the process of manufacturing the chip packing effectively, and at the same time lower the production cost.
그러므로 전술된 패킹 제조 공정에서 알 수 있듯이, 본 발명인 연성 기재의 패킹 구조는 특히 도전재료 및 연성 적재판 상하에 연성 기재를 연결 형성하며, 상기 연성 기재에는 외부테두리 프레임을 형성하고, 외부테두리 프레임 내에 복수 개의 장방형 어레이로 배열된 칩 기재를 형성하고, 상기 칩 기재는 패드 및 복수 개의 서로 끊어진 리드와 연성 적재판 상하를 서로 연결하여 구성하고, 그 중 상기 연성 적재판 내에는 리드와 서로 연결되어 통하는 유도 구멍 및 패드와 서로 연결되어 통하는 정수 개의 유도 구멍을 형성하며, 패드 상에는 칩이 형성되고, 상기 칩 상에는 솔더 볼 혹은 금속선과 리드가 서로 연결되어 통하게 되며, 칩이 형성된 칩 기재 상에는 열경화성재료가 덮혀 설치되며, 상기 연성 기재의 외부테두리 프레임 상 방, 혹은 외부테두리 프레임 하 방의 연성 적재판 상 혹은 연성 기재의 외부테두리 프레임 상측 및 이와 대응되는 외부테두리 프레임 하 방의 연성 적재판 상에 동시에 적재 중량 보강판을 연결 설치한다.Therefore, as can be seen from the packing manufacturing process described above, the packing structure of the soft substrate according to the present invention is formed by connecting and bonding a soft substrate on and under the conductive material and the soft substrate, forming an outer frame on the soft substrate, Wherein the chip base is formed by connecting a pad and a plurality of mutually interlocked leads and a flexible substrate in such a manner that they are connected to each other, A lead is formed on the chip, a solder ball or a metal wire and a lead are connected to each other to communicate with each other, and a thermosetting material is covered on the chip substrate on which the chip is formed And an outer edge frame of the soft substrate or an outer edge The loading weight reinforcement plate is connected at the same time on the flexible loading plate below the reframe or on the upper edge frame of the flexible substrate and on the corresponding flexible loading plate below the external frame.
상술된 내용에서 알 수 있듯이, 본 발명인 연성 기재의 패킹 제조 공정 및 그 구조는 다음과 같은 장점 및 효과를 얻을 수 있다. As can be seen from the above description, the process and the structure of the packing of the soft substrate of the present invention can achieve the following advantages and effects.
1. 사용자가 연성 적재판 상에 연결 설치된 적재 중량 보강판을 통해 필요에 따라 레이저 및 패킹 작업의 우선 순서를 결정할 수 있게 된다. 1. The user is able to determine the priority order of the laser and packing operations, if necessary, via the load weight reinforcement plate connected to the flexible plate.
2. 연성 기재의 외부테두리 프레임 상 방 및 연성 적재판 상에 연결 설치된 적재 중량 보강판을 통해 패킹 제조 공정 과정에서 연성 기재 상에 발생할 수 있는 구부러짐 및 휘어짐, 변형 등과 같은 문제를 대폭 감소시킬 수 있으며, 이를 통해 정확한 칩의 패킹작업을 진행하여 칩 패킹 제조 공정의 양율을 향상시킬 수 있게 된다.2. It is possible to greatly reduce problems such as bending, warping, deformation and the like that may occur on the flexible substrate during the packing manufacturing process through the load-weight reinforcing plate connected to the outer frame frame of the flexible substrate and the flexible plate Thus, it is possible to improve the rate of the chip packing manufacturing process by proceeding the packing work of the accurate chip.
도1은 종래의 TBGA(tape ball grid array) 방식의 패킹 기술의 패킹 구조에 관한 사시도이다.
도2는 실시예1의 흐름도 및 그 구조도이다.
도3은 실시예2의 흐름도 및 그 구조도이다.
도4는 실시예3의 흐름도 및 그 구조도이다.
도5는 실시예4의 흐름도 및 그 구조도이다.
도6은 실시예5의 흐름도 및 그 구조도이다.
도7은 실시예6의 흐름도 및 그 구조도이다.
도8은 실시예7의 흐름도 및 그 구조도이다.
도9는 실시예8의 흐름도 및 그 구조도이다.
도10은 실시예 9의 칩 기재 범핑 사시도이다.
도11은 실시예 10의 칩 기재 범핑 사시도이다.
도12A는 실시예 11의 칩 기재를 내려다 본 도면이다.
도12B는 실시예 11의 칩 기재를 내려다 해부도이다.1 is a perspective view of a packaging structure of a packing technique of a conventional TBGA (tape ball grid array) system.
2 is a flow chart of the first embodiment and its structure.
3 is a flow chart of the second embodiment and its structure.
4 is a flow chart of the third embodiment and its structure.
5 is a flow chart of the fourth embodiment and its structure.
6 is a flowchart and a structure of the fifth embodiment.
7 is a flowchart and a structure of the sixth embodiment.
8 is a flowchart and a structure of the seventh embodiment.
Fig. 9 is a flow chart of the eighth embodiment and its structure.
10 is a perspective view of the chip substrate bumping of the ninth embodiment.
11 is a perspective view of the chip substrate bumping of the tenth embodiment.
12A is a view showing the chip base of the eleventh embodiment from above.
12B is a downside exploded view of the chip base of Example 11. Fig.
본 발명인 연성 기재의 패킹 제조 공정 및 그 구조에 관해 더욱 명확하게 설명하기 위해 비교적 우수한 실시예와 도면을 함께 사용하여 본 발명의 구조 및 그 기술 내용을 상세히 설명하면 다음과 같다. The structure and technical contents of the present invention will be described in detail below with reference to comparative examples and drawings together with a description of the process and the structure of the packing of the soft substrate of the present invention.
실시예1:Example 1:
도2는 연성 기재의 패킹 제조 공정(1)을 나타낸 것이며, 다음과 같은 순서를 포함하고 잇다.Fig. 2 shows a packing manufacturing process (1) of a soft substrate, which includes the following steps.
전 제조 공정(10):도전재료(G) 및 연성 적재판(212)을 상하로 연결하여 완성한 연성 기재(2)를 박막, 마스크, 에칭 제조 공정을 거친 후 외부테두리 프레임(20)로 형성하고, 상기 연성 기재(2)의 외부테두리 프레임(20) 내에 복수 개의 장방형 어레이로 배열된 칩 기재(21)를 형성하며, 상기 칩 기재(21)는 패드(210) 및 복수 개의 서로 끊어진 리드(211)와 연성 적재판(212)을 상하로 서로 연결 설치하여 완성한다. 그 중 상기 연성 적재판(212)은 PI(Polyimide, PI)를 사용하며, 상기 패드(210) 및 리드(211)는 제1도전재료(G0) 및 제2도전재료(G1)를 상하로 연결 설치하여 완성하며, 상기 제1도전재료(G0)는 구리 박편을 사용할 수 있으며, 상기 제2도전재료(G1)는 구리, 은, 니켈, 팔라듐 혹은 금의 단일 조합 혹은 다중 조합으로 구성된 구조층을 사용할 수 있다.Pre-manufacturing process (10): The flexible substrate (2) completed by connecting the conductive material (G) and the flexible mounting plate (212) up and down through a thin film, mask, etching manufacturing process to form an
적재(11):상기 적재(11) 순서는 연성 기재(2)의 외부테두리 프레임(20) 상 방에 적재 중량 보강판(3)을 연결 설치하며 그 중,상기 적재 중량 보강판(3)은 알루미늄 혹은 스테인레스 등의 금속 재질이나 PET(polyethylene terephthalate, PET) 혹은 PEN(Polyethylene Naphthalate, PEN) 혹은 PI(Polyimide, PI) 등의 재질을 사용할 수 있다.) 이를 통해 간접적으로 연성 기재(2)의 구조 강도를 높일 수 있게 된다.Stacking (11): The stacking (11) sequence is installed by connecting the load weight reinforcement plate (3) above the
레이저(12):연성 적재판(212) 상에 레이저로 천공 작업을 진행하며, 이를 통해 연성 적재판(212) 상에 리드(211)와 서로 연결되어 통하는 유도 구멍(2120)을 형성하고, 연성 적재판(212) 상에 필요에 따라 패드(210)와 서로 연결되어 통하는 정수 개의 유도 구멍(2100)을 형성하며, (본 발명의 도2의 실시예에서 두 개의 유도 구멍(2100)을 예로 사용 들었다.) 그 중 유도 구멍(2120) 및 유도 구멍(2100)과 서로 연결되어 통하는 리드(211) 및 패드(210) 표면에는 각각 구리, 은, 니켈, 팔라듐 혹은 금의 단일 조합 혹은 다중 조합으로 금속보호층(23)을 형성할 수 있다. Laser 12: A laser drilling operation is performed on the
패킹(13):칩 기재(21) 상에 칩(213)의 패킹 작업을 진행하며, 본 작업의 내용은 패드(210) 상에 칩(213)을 연결한 후, 다시 와이어 본더 작업을 진행하며, 이를 통해 칩(213)이 금속선(214) 혹은 솔더 볼(도면에는 미표시)을 통해 칩 기재(21)의 리드(211)와 서로 연결되어 통하게 되며, 이어서 다시 에폭시, 실리콘 혹은 도자기 등의 열경화성재료(215)을 사용해 연성 적재판(212) 상 방 및 패드(210)와 리드(211)의 사이에 몰딩 작업을 진행하여, 칩(213)을 외부와 격리되도록 함으로써 금속선(214)이 손상되는 것을 방지할 수 있으며, 동시에 습기가 침투해 칩(213)과 접촉하여 칩(213)이 부식되는 것을 방지할 수 있고, 또한 불필요한 신호의 간섭을 피할 수 있게 되며, 효과적으로 칩(213) 작동시 발생하는 열을 외부로 배출시킬 수 있기 때문에 칩(213)의 냉각 효과를 향상시킬 수 있게 된다.Packing 13: The
그러므로 본 발명은 PI(Polyimide, PI)로 구성된 연성 적재판(212)을 이용해 연성 기재(2)의 구성물의 하나로 사용하고, 이를 통해 간접적으로 연성 기재(2)의 구조 강도를 높이게 되며, 연성 기재(2) 상에서 정확하게 레이저(12) 및 패킹(13) 작업을 진행할 수 있게 되며, 또한 연성 기재(2)를 이용한 칩(213)의 패킹 제조 공정의 양율을 향상시켜 단가를 낮출 수 있게 된다. Therefore, the present invention is used as one of the components of the
또한 전술된 패킹 제조 공정에서 알 수 있듯이, 본 발명의 실시예 1에서 설명한 연성 기재의 패킹 구조는 도전재료 및 연성 적재판(212)를 상하로 연결 설치한 연성 기재(2)를 갖추고 있고, 상기 연성 기재에는 외부테두리 프레임(20)가 형성되며, 외부테두리 프레임(20) 내에는 복수 개의 장방형 어레이로 배열된 칩 기재(21)가 형성되며, 상기 칩 기재(21)는 패드(210) 및 복수 개의 서로 끊어진 리드(211)와 PI(Polyimide, PI)의 연성 적재판(212)을 상하로 서로 연결 설치시켜 완성하게 되며, 상기 연성 기재(2)의 외부테두리 프레임(20) 상 방에 별도로 적재 중량 보강판(3)을 연결 설치하며, 그 중 상기 연성 적재판(212) 내에 리드(211)와 연결되어 통하는 유도 구멍(2120) 및 패드(210)와 연결되어 통하는 정수 개의 유도 구멍(2100)을 형성하고, 패드(210) 상에 칩(213)을 연결 설치하며, 상기 칩(213) 상에 솔더 볼 혹은 금속선(214)을 사용해 리드(211)와 연결 도통하게 하고, 상기 칩(213)의 칩 기재(21) 상에는 에폭시, 실리콘 혹은 도자기 재질의 열경화성재료(215)가 덮혀 설치된다.In addition, as can be seen in the above-described packing manufacturing process, the flexible substrate packing structure described in the first embodiment of the present invention is provided with a
실시예 2:Example 2:
도3의 내용을 참조해 보면, 도3은 본 발명의 실시예 2이며, 그 내용은 실시예 1과 대부분 비슷하고, 주요 차이점은 본 발명의 실시예 2에서는 필요에 따라 전 제조 공정(10) 순서 및 적재(11) 순서를 진행 한 후, 우선 패킹(13) 순서를 진행하고 다시 레이저(12) 순서를 진행하며, 만약 레이저(12) 순서가 패킹(13) 순서 뒤에 진행이 되면, 유도 구멍(2120) 및 유도 구멍(2100)과 서로 연결되어 통하는 리드(211) 및 패드(210) 표면에 금속보호층(도면에는 미표시)을 설치하지 않게 된다.Referring to FIG. 3, FIG. 3 is a second embodiment of the present invention, the contents of which are similar to those of the first embodiment. The main difference is that, in the second embodiment of the present invention, After proceeding with the ordering and
본 발명 실시예 2에서는 외부테두리 프레임(20) 상에 연결 설치된 적재 중량 보강판(3)의 연성 기재(2) 상에 칩(213)의 패킹 제조 공정을 정확하게 진행할 수 있기 때문에, 이를 통해 얻게 되는 효과는 실시예 1과 동일하므로 자세한 설명은 생략하기로 한다.In the second embodiment of the present invention, since the packing manufacturing process of the
실시예 3:Example 3:
도4의 내용을 참조해 보면, 도4는 본 발명의 실시예 3이며, 그 내용은 실시예 1과 대부분 비슷하고, 주요 차이점은 본 발명의 실시예 3에서는 전 제조 공정(10) 순서 후의 적재(11) 순서 상에 사용된 적재 중량 보강판(3)이 연성 기재(2)의 대응되는 외부테두리 프레임(20) 하 방의 연성 적재판(212) 상에 연결 설치되며, 이를 통해 간접적으로 연성 기재(2)의 구조 강도를 높이게 되며, 그 결과 레이저(12) 및 패킹(13) 순서를 정확하게 진행할 수 있게 되고, 연성 기재(2)를 이용해 칩(213) 패킹 제조 공정을 진행하는 과정의 양율을 향상시킬 수 있게 된다. Referring to the contents of FIG. 4, FIG. 4 is
실시예 3의 패킹 제조 공정을 통해 알 수 있듯이, 본 발명 실시예 3의 연성 기재의 패킹 구조와 실시예 1의 연성 기재의 패킹 구조 사이의 차이점은 본 실시예의 적재 중량 보강판(3)은 연성 기재(2)의 외부테두리 프레임(20) 하 방의 연성 적재판(212) 상에 연결 설치된다는 점이다. As can be seen from the packing manufacturing process of Example 3, the difference between the packing structure of the flexible substrate of Example 3 of the present invention and the packing structure of the flexible substrate of Example 1 is that the loading
실시예 4:Example 4:
도5의 내용을 참조해 보면, 도5는 본 발명의 실시예 4이며, 그 내용은 실시예 2와 대부분 비슷하고, 주요 차이점은 본 발명 실시예 4는 필요에 따라 전 제조 공정(10) 순저 및 적재(11) 순서를 진행한 후, 우선 패킹(13) 순서를 진행하고 다시 레이저(12) 순서를 진행하며, 동일하게 적재 중량 보강판(3)이 연결 설치된 연성 기재(2) 상에서 정확한 칩(213)의 패킹 제조 공정을 진행할 수 있고, 이를 통해 얻게 되는 효과는 실시예 2와 동일하므로 자세한 설명은 생략하기로 한다.Referring to the contents of FIG. 5, FIG. 5 is an
실시예 5:Example 5:
도6의 내용을 참조해 보면, 도6는 본 발명의 실시예 5이며, 그 내용은 실시예 1 및 실시예3과 대부분 비슷하고, 주요 차이점은 본 발명 실시예 5에서는 전 제조 공정(10) 순서 후의 적재(11) 순서에서 연성 기재(2)의 외부테두리 프레임(20) 상 방 및 외부테두리 프레임(20) 하 방과 대응하는 연성 적재판(212) 상에 동시에 적재 중량 보강판(3)을 연결 설치하여, 연성 기재(2)의 구조 강도를 대폭 높이게 되며, 그 결과 레이저(12) 및 패킹(13) 순서를 더욱 정확하게 진행할 수 있게 되고, 연성 기재(2)를 이용해 칩(213) 패킹 제조 공정을 진행하는 과정의 양율을 향상시켜 원가를 낮출 수 있게 된다. Referring to the contents of FIG. 6, FIG. 6 is a fifth embodiment of the present invention, the contents of which are largely similar to those of the first embodiment and the third embodiment, and the main difference is that in the fifth embodiment of the present invention, the entire manufacturing process (10) The stacking
실시예 5의 패킹 제조 공정을 통해 알 수 있듯이, 본 발명의 실시예 5의 연성 기재의 패킹 구조와 실시예 1의 연성 기재의 패킹 구조 사이의 차이점은 본 실시예의 연성 기재(2)의 외부테두리 프레임(20) 상 방과 외부테두리 프레임(20) 하 방과 대응되는 연성 적재판(212) 상에 각각 적재 중량 보강판(3)을 연결 설치한다는 점이다.As can be seen from the packing manufacturing process of Example 5, the difference between the packing structure of the flexible substrate of Example 5 of the present invention and the packing structure of the flexible substrate of Example 1 is the outer edge of the
실시예 6:Example 6:
도7의 내용을 참조해 보면, 도7은 본 발명의 실시예 6이며, 그 내용은 실시예 5와 대부분 비슷하고, 주요 차이점은 본 발명의 실시예 6에서는 필요에 따라 전 제조 공정(10) 순서 및 적재(11) 순서를 진행 한 후, 우선 패킹(13) 순서를 진행하고 다시 레이저(12) 순서를 진행하며, 이때도 역시 적재 중량 보강판(3)을 이용해 연성 기재(2)의 구조 강도를 대폭 높이게 되고, 또한 패킹 제조 공정으로 얻게 되는 효과는 실시예 5와 동일하므로 자세한 설명은 생략하기로 한다.Referring to FIG. 7, FIG. 7 is a sixth embodiment of the present invention, and its contents are mostly similar to those of the fifth embodiment. The main difference is that, in the sixth embodiment of the present invention, The order of the stacking of the
실시예 7:Example 7:
도8의 내용을 참조해 보면, 도8은 본 발명의 실시예 7이며, 그 내용은 실시예4와 대부분 비슷하고, 주요 차이점은 본 발명의 실시예 7의 전 제조 공정(10) 순서의 적재(11) 순서에서 연성 적재판(212) 하 방에 적재 중량 보강판(3)을 완전히 연결 설치하는 것이며, 적재 중량 보강판(3)을 통해 상기 연성 기재(2)가 패킹 제조 공정 중 발생할 수 있는 구부러짐 혹은 휘어짐, 변형의 문제점이 대폭 감소되며, 그 결과 정확한 칩(213)의 패킹(13)작업을 진행할 수 있게 된다. 또한 칩 기재(21)가 패킹(13) 순서를 완성한 후, 우선 내리기(14) 작업을 더 진행하게 되며, 이러한 내리기 작업의 주요 목적은 연성 적재판(212) 하 방의 적재 중량 보강판(3)을 제거하는 데 있으며, 이를 통해 연성 적재판(212)이 레이저(12) 작업을 진행할 때, 적재 중량 보강판(3)의 부스러기나 기타 잔유물들이 남지 않게 되어 칩(213) 작동의 품질을 보장할 수 있고,즉 적재 중량 보강판(3)의 부스러기나 기타 잔유물을 제거하지 않이서 칩 기재(21)를 기판(도면에는 미표시)과 도통 시키는 과정에 문제가 발생하는 것을 방지할 수 있다. 또한 효과적으로 레이저 품질을 유지하여 칩 패킹 제조 공정의 양율을 높일 수 있게 된다. Referring to the contents of FIG. 8, FIG. 8 is Embodiment 7 of the present invention, the content of which is largely similar to that of Example 4, and the main difference is the loading of the
실시예 8:Example 8:
도9의 내용을 참조해 보면, 도9는 본 발명의 실시예 8이며, 그 내용은 실시예7와 대부분 비슷하고, 주요 차이점은 본 발명의 실시예 8은 전 제조 공정(10) 순서 후의 적재(11) 순서를 진행할 때, 연성 적재판(212) 하 방에 적재 중량 보강판(3)을 완전히 연결 설치하는 것 외에도, 이와 동시에 연성 기재(2)의 외부테두리 프레임(20) 상 방에도 적재 중량 보강판(3)을 완전히 연결 설치하는 것이며, 이 역시 연성 기재(2)가 적재 중량 보강판(3)을 통해 패킹 제조 공정 중 발생할 수 있는 구부러짐 혹은 휘어짐, 변형의 문제점이 대폭 감소되며, 그 결과 정확한 칩(213)의 패킹 제조 공정을 진행할 수 있게 된다. 패킹 제조 공정으로 얻게 되는 효과는 실시예 7과 동일함으로 자세한 설명은 생략하기로 한다. Referring to the contents of Fig. 9, Fig. 9 is an eighth embodiment of the present invention, the content of which is largely similar to that of the seventh embodiment, and the main difference is that the eighth embodiment of the present invention is loaded after the
실시예 9:Example 9:
도10의 내용을 참조해 보면, 도10과 도2 에서 도9까지의 내용을 함께 참조해 보면, 도면에서 알 수 있듯이, 본 발명의 실시예 9에서 설명한 연성 기재의 패킹 구조는 전술된 연성 기재의 패킹 제조 공정에서 얻은 연성 기재(2) 기성품 중의 칩 기재(21)의 단면도를 비교적 우수한 실시예로 사용하였으며, 그 중 상기 칩(213)은 와이어 본더 방식으로 리드(211)와 서로 연결되어 도통하게 된다.Referring to the contents of FIG. 10, referring to the contents of FIGS. 10 and 2 to 9 together, as can be seen from the drawing, the packing structure of the flexible substrate described in the ninth embodiment of the present invention is the flexible substrate described above. The cross-sectional view of the
상기 유도 구멍(2120)을 갖춘 칩 기재(21)는 계속해서 범핑 작업을 진행할 수 있으며, 이를 통해 칩 기재(21) 상의 칩(213)이 솔더 볼(22)을 통해 기판(도면에는 미표시)과 서로 연결되어 도통하게 된다.The
실시예 10:Example 10:
도11의 내용을 참조해 보면, 도11은 본 발명의 실시예 10이며, 그 내용은 실시예 9와 대부분 비슷하고, 주요 차이점은 본 발명 실시예 10에서 설명한 칩 기재(21) 상의 리드(211)는 패드(210) 주변을 감싸는 방식으로 장방형 어레이 형태로 구성될 수 있으며, 이를 통해 칩(213)이 복수 개의 금속선(214)을 이용해 각 리드(211)와 서로 연결됨으로써 다수 개의 도통 신호와 연결이 가능하게 된다.Referring to FIG. 11, FIG. 11 is a tenth embodiment of the present invention, the contents of which are similar to those of the ninth embodiment, and the main difference is that the
이 외에도 칩(213)이 동작 시, 지나치게 높은 열이 발생하는 상황을 방지하기 위하여, 패드(210) 하 방에 유도 구멍(2100)을 별도로 설치하며, 유도 구멍(2100) 상에 열구(24)를 설치하여 상기 열구(24)를 통해 열을 전달하며, 칩(213)에서 발생하는 열을 분산시키고, 칩(213)의 사용 수명을 늘일 수 있게 된다. In addition, in order to prevent a situation in which excessive heat is generated when the
실시예 11:Example 11:
도12A 및 도12B의 내용을 참조해 보면, 도12A에서 알 수 있듯이, 본 발명의 실시예 11에서 설명한 연성 기재의 패킹 구조는 실시예 9 및 실시예 10와 대부분 비슷하고, 주요 차이점은 상기 칩 기재(21) 상의 복수 개의 유도 구멍(2120)은 패드(210) 주변을 감싸는 방식으로 장방형 어레이 형태로 구성될 수 있으며, 또한 상기 복수 개의 리드(211)의 한 끝은 각각 복수 개의 유도 구멍(2120)과 서로 연결 설치되고, 복수 개의 리드(211)의 다른 한 끝은 칩(213)과 서로 연결되어 도통하게 된다. 12A and 12B, as can be seen from FIG. 12A, the packing structure of the flexible substrate described in
이어서 12B에서 알 수 있듯이, 상기 칩은 솔더 볼(216)을 통해 복수 개의 리드(211) 및 패드(210)와 각각 연결 설치되고, 상기 칩은 솔더 볼(216)을 통해 복수 개의 리드(211)와 서로 도통하게 되어 다수 개의 신호와 연결된다. 그 중 상기 패드(210) 및 복수 개의 리드(211)는 제1도전재료(G0) 및 제2도전재료(G1)와 서로 연결 설치된다. The chip is connected to a plurality of
또한 복수 개의 리드(211)의 우수한 도전성을 유지하기 위해, 필요에 따라 칩(213) 외부 주변의 칩 기재(21) 상 표면에 납땜 방지 도포(25) 처리를 하며, 이어서 칩(213) 상에 열경화성 재료(215)를 사용해 몰딩작업을 진행한다. In order to maintain the excellent conductivity of the plurality of
또한 칩(213)이 동작 시 지나치게 높은 열이 발생하는 상황을 방지하기 위하여, 패드(210) 하 방에 유도 구멍(2100)을 별도로 설치하며 유도 구멍(2100) 상에 열구(24)를 설치하여, 상기 열구(24)를 통해 열을 전달하며, 칩(213)에서 발생하는 열을 분산시키고, 칩(213)의 사용 수명을 늘일 수 있게 된다. In addition, in order to prevent a situation in which excessive heat is generated when the
상술된 구조에 의한 본 발명의 실시예 11에서, 상기 칩 기재(21)는 유도 구멍(2120)을 통해 이어지는 범핑 작업을 진행할 수 있고, 이를 통해 칩 기재(21) 상의 칩(213)이 솔더 볼(22)을 통해 기판(도면에는 미표시)과 서로 도통하게 된다.In the eleventh embodiment of the present invention based on the above-described structure, the
<도면의 주요부분에 대한 부호의 설명>
1 연성 기재의 패킹 제조 공정
10 전 제조 공정
11 적재
12 레이저
13 패킹
14 내리기
2 연성 기재
20 외부테두리 프레임
21 칩 기재
210 패드(Pad)
2100 유도 구멍
211 리드(Lead)
212 연성 적재판
2120 유도 구멍
213 칩
214 금속선
215 열경화성재료
216 솔더 볼
22 솔더 볼
23 금속보호층
24 열구
25 납땜 방지 도포
3 적재 중량 보강판
4 리드 기재
40 전기도금층
41 도전재료
42 연성 적재판
A 솔더 볼
B 절연층
C 접착층
D 냉각층
E 칩
F 열경화성재료
G 도전재료
G0 제1도전재료
G1 제2도전재료Description of the Related Art
1 Packing manufacturing process of flexible substrate
10 Whole manufacturing process
11 Loading
12 laser
13 Packing
14 Unloading
2 soft substrate
20 Outer border frame
21 chip
210 Pad
2100 guide hole
211 Lead
212 ductile trial
2120 guide hole
213 chip
214 metal wire
215 Thermosetting materials
216 solder balls
22 Solder balls
23 metal protective layer
24 fins
25 Solder prevention application
3 Load weight reinforcing plate
4 lead substrate
40 electroplating layer
41 conductive material
42 ductile trial
A solder ball
B insulation layer
C adhesive layer
D cooling layer
E chip
F Thermosetting material
G conductive material
G0 first conductive material
G1 second conductive material
Claims (62)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120105874A KR101415489B1 (en) | 2012-09-24 | 2012-09-24 | Process of encapsulating non-rigid substrate and the substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120105874A KR101415489B1 (en) | 2012-09-24 | 2012-09-24 | Process of encapsulating non-rigid substrate and the substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140039563A true KR20140039563A (en) | 2014-04-02 |
KR101415489B1 KR101415489B1 (en) | 2014-08-06 |
Family
ID=50650157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120105874A KR101415489B1 (en) | 2012-09-24 | 2012-09-24 | Process of encapsulating non-rigid substrate and the substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101415489B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101846853B1 (en) * | 2015-09-08 | 2018-06-05 | (주)플렉스컴 | Flexible circuit board having rigid dummy |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11102944A (en) * | 1997-08-01 | 1999-04-13 | Toshiba Corp | Manufacture of semiconductor device |
KR101013548B1 (en) * | 2007-11-30 | 2011-02-14 | 주식회사 하이닉스반도체 | Staack package |
JP2011211248A (en) | 2011-07-29 | 2011-10-20 | Toyo Kohan Co Ltd | Method for manufacturing qfn using metal laminated board for qfn |
-
2012
- 2012-09-24 KR KR1020120105874A patent/KR101415489B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101415489B1 (en) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9472485B2 (en) | Hybrid thermal interface material for IC packages with integrated heat spreader | |
US7879653B2 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
US6781242B1 (en) | Thin ball grid array package | |
TWI543314B (en) | Semiconductor package | |
TWI550782B (en) | Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof | |
US20070013038A1 (en) | Semiconductor package having pre-plated leads and method of manufacturing the same | |
US7981796B2 (en) | Methods for forming packaged products | |
JP2006501677A (en) | Heat resistant package for block molded assemblies | |
US20110057301A1 (en) | Semiconductor package | |
US20080073786A1 (en) | Semiconductor device and method of manufacturing the same | |
US9252068B2 (en) | Semiconductor package | |
KR20170005774A (en) | Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof | |
TWI620258B (en) | Package structure and manufacturing process thereof | |
KR20140039563A (en) | Process of encapsulating non-rigid substrate and the substrate | |
CN103594425B (en) | The packaging technology of flexible substrate and structure thereof | |
KR20130050077A (en) | Stacked package and method of manufacturing the semiconductor package | |
TWI539563B (en) | Process of encapsulating non-rigid substrate and the substrate | |
US20140284803A1 (en) | Semiconductor package and fabrication method thereof | |
US20090096070A1 (en) | Semiconductor package and substrate for the same | |
KR20130059580A (en) | Semiconductor package and method for manufacturing the same | |
JP5587464B2 (en) | Manufacturing method of semiconductor device | |
KR100473336B1 (en) | semiconductor package | |
KR100600366B1 (en) | Semiconductor and method for manufacturing the same | |
KR20080085453A (en) | Semiconductor package and manufacturing method thereof | |
JP2011233672A (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180516 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |