KR20140025049A - Nonvolatile memory device and method for fabricating the same - Google Patents

Nonvolatile memory device and method for fabricating the same Download PDF

Info

Publication number
KR20140025049A
KR20140025049A KR1020120091100A KR20120091100A KR20140025049A KR 20140025049 A KR20140025049 A KR 20140025049A KR 1020120091100 A KR1020120091100 A KR 1020120091100A KR 20120091100 A KR20120091100 A KR 20120091100A KR 20140025049 A KR20140025049 A KR 20140025049A
Authority
KR
South Korea
Prior art keywords
gate electrode
layer
memory device
nonvolatile memory
pipe connection
Prior art date
Application number
KR1020120091100A
Other languages
Korean (ko)
Inventor
김민수
이영진
황성진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120091100A priority Critical patent/KR20140025049A/en
Priority to US13/720,123 priority patent/US9136394B2/en
Publication of KR20140025049A publication Critical patent/KR20140025049A/en
Priority to US14/821,317 priority patent/US9466733B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Abstract

The present invention relates to a nonvolatile memory device and a method for fabricating the same. The nonvolatile memory device according to the present invention includes a pipe connection gate electrode on a substrate; one or more pipe channel layers inside the pipe connection gate electrode; a pair of main channel layers which is connected to each pipe channel layer and which extends in a perpendicular direction to the substrate; multiple interlayer insulation films and cell gate electrodes alternately stacked on each other along the main channel layers; and a metal silicide layer in contact with the pipe connection gate electrode. According to the present invention, the electrical resistance of the pipe connection gate electrode significantly decreases by forming the metal silicide layer in contact with the pipe connection gate electrode without causing the characteristic degradation of a memory film.

Description

비휘발성 메모리 장치 및 그 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a nonvolatile memory device,

본 발명은 비휘발성 메모리 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판으로부터 수직 방향으로 복수의 메모리 셀이 적층되는 3차원 구조의 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다.
The present invention relates to a nonvolatile memory device and a method of manufacturing the same, and more particularly, to a nonvolatile memory device having a three-dimensional structure in which a plurality of memory cells are stacked in a vertical direction from a substrate and a method of manufacturing the same.

비휘발성 메모리 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다. 현재 다양한 비휘발성 메모리 장치, 예컨대 플래시 메모리(Flash Memory) 등이 널리 이용되고 있다.A nonvolatile memory device is a memory device in which stored data is retained even if the power supply is interrupted. Currently, various nonvolatile memory devices such as flash memory are widely used.

한편, 최근 반도체 기판 상에 단층으로 메모리 셀을 형성하는 2차원 구조의 비휘발성 메모리 장치의 집적도 향상이 한계에 도달함에 따라, 반도체 기판으로부터 수직 방향으로 돌출된 채널층을 따라 복수의 메모리 셀을 형성하는 3차원 구조의 비휘발성 메모리 장치가 제안되었다. 구체적으로 보면, 이러한 3차원 구조의 비휘발성 메모리 장치는 크게 일자형 채널층을 갖는 구조와 U자형 채널층을 갖는 구조로 구분된다.On the other hand, as the integration of the non-volatile memory device having a two-dimensional structure for forming memory cells in a single layer on a semiconductor substrate has reached its limit, a plurality of memory cells are formed along a channel layer protruding in the vertical direction from the semiconductor substrate A nonvolatile memory device having a three-dimensional structure has been proposed. Specifically, the three-dimensional nonvolatile memory device is divided into a structure having a straight channel layer and a structure having a U-shaped channel layer.

여기서, U자형 채널층을 갖는 구조의 경우 메모리 셀 스트링을 연결하기 위해 파이프 접속 트랜지스터가 이용된다. 그런데 파이프 접속 트랜지스터의 게이트 전극(이하, 파이프 접속 게이트 전극이라 한다.)은 일반적으로 폴리실리콘으로 형성되며, 이에 따라 전기 저항이 증가하는 문제가 있다. 특히, 후속 공정상 파이프 접속 게이트 전극의 전기 저항을 감소시키기 위해 그 높이를 증가시키는 데에는 한계가 있다.
Here, in the case of a structure having a U-shaped channel layer, a pipe connection transistor is used to connect the memory cell strings. However, the gate electrode of the pipe connection transistor (hereinafter, referred to as a pipe connection gate electrode) is generally formed of polysilicon, and thus there is a problem that the electrical resistance increases. In particular, there is a limit to increasing the height in order to reduce the electrical resistance of the pipe connection gate electrode in a subsequent process.

본 발명의 일 실시예는, 파이프 접속 게이트 전극에 접하는 금속 실리사이드층에 의해 파이프 접속 게이트 전극의 전기 저항이 크게 감소된 비휘발성 메모리 장치 및 그 제조 방법을 제공한다.
An embodiment of the present invention provides a nonvolatile memory device and a method of manufacturing the same, in which the electrical resistance of the pipe connection gate electrode is greatly reduced by the metal silicide layer in contact with the pipe connection gate electrode.

본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 기판 상의 파이프 접속 게이트 전극; 상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층; 상기 파이프 채널층 각각과 연결되면서 상기 기판과 수직한 방향으로 연장되는 한 쌍의 메인 채널층; 상기 메인 채널층을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 셀 게이트 전극; 및 상기 파이프 접속 게이트 전극에 접하는 금속 실리사이드층을 포함할 수 있다.A nonvolatile memory device according to an embodiment of the present invention includes a pipe connection gate electrode on a substrate; At least one pipe channel layer formed in the pipe connection gate electrode; A pair of main channel layers connected to each of the pipe channel layers and extending in a direction perpendicular to the substrate; A plurality of interlayer insulating layers and a plurality of cell gate electrodes alternately stacked along the main channel layer; And a metal silicide layer in contact with the pipe connection gate electrode.

또한, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법은, 기판 상에 희생막 패턴을 갖는 게이트 전극용 도전층을 형성하는 단계; 상기 게이트 전극용 도전층을 완전히 관통하지 않는 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 측벽에 스페이서를 형성하는 단계; 상기 트렌치 하부의 상기 게이트 전극용 도전층을 식각하여 파이프 접속 게이트 전극을 형성하는 단계; 및 상기 파이프 접속 게이트 전극에 접하는 금속 실리사이드층을 형성하는 단계를 포함할 수 있다.
Also, a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention may include forming a conductive layer for a gate electrode having a sacrificial layer pattern on a substrate; Forming a trench by etching to a depth that does not completely pass through the gate electrode conductive layer; Forming a spacer on sidewalls of the trench; Etching the conductive layer for the gate electrode under the trench to form a pipe connection gate electrode; And forming a metal silicide layer in contact with the pipe connection gate electrode.

본 기술에 따르면, 메모리막의 특성 열화 없이 파이프 접속 게이트 전극에 접하는 금속 실리사이드층을 형성함으로써 파이프 접속 게이트 전극의 전기 저항을 크게 감소시킬 수 있다.
According to the present technology, the electrical resistance of the pipe connection gate electrode can be greatly reduced by forming the metal silicide layer in contact with the pipe connection gate electrode without deteriorating the characteristic of the memory film.

도 1 내지 도 19는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.1 to 19 are cross-sectional views illustrating a nonvolatile memory device and a method of manufacturing the same according to an embodiment of the present invention.

이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
Hereinafter, the most preferred embodiment of the present invention will be described. In the drawings, the thickness and the spacing are expressed for convenience of explanation, and can be exaggerated relative to the actual physical thickness. In describing the present invention, known configurations irrespective of the gist of the present invention may be omitted. It should be noted that, in the case of adding the reference numerals to the constituent elements of the drawings, the same constituent elements have the same number as much as possible even if they are displayed on different drawings.

도 1 내지 도 19는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 19는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이고, 도 1 내지 도 18은 도 19의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다.1 to 19 are cross-sectional views illustrating a nonvolatile memory device and a method of manufacturing the same according to an embodiment of the present invention. In particular, FIG. 19 is a cross-sectional view illustrating a nonvolatile memory device according to an exemplary embodiment of the present invention, and FIGS. 1 to 18 are cross-sectional views illustrating an example of an intermediate process for manufacturing the device of FIG. 19.

도 1을 참조하면, 셀 영역(C) 및 주변 영역(P)을 갖는 기판(100) 상에 분리 절연막(105)을 형성한 후, 분리 절연막(105) 상에 제1 게이트 전극용 도전층(110)을 형성한다. 기판(100)은 단결정 실리콘과 같은 반도체 기판일 수 있으며, 소정의 하부 구조물(미도시됨)을 포함할 수 있다. 또한, 분리 절연막(105)은 산화막 또는 질화막 계열의 물질로 형성할 수 있으며, 제1 게이트 전극용 도전층(110)은 금속과 반응하여 화합물을 형성할 수 있는 실리콘(Si)과 같은 반도체 물질을 포함하되, 예컨대 도핑된 폴리실리콘과 같은 도전 물질을 증착하여 형성할 수 있다.Referring to FIG. 1, after forming the isolation insulating film 105 on the substrate 100 having the cell region C and the peripheral region P, the conductive layer for the first gate electrode is formed on the isolation insulating film 105. 110). The substrate 100 may be a semiconductor substrate such as single crystal silicon, and may include a predetermined lower structure (not shown). In addition, the isolation insulating layer 105 may be formed of an oxide film or a nitride film-based material, and the first gate electrode conductive layer 110 may be formed of a semiconductor material such as silicon (Si) that may react with a metal to form a compound. But may be formed by depositing a conductive material such as, for example, doped polysilicon.

이어서, 셀 영역(C)의 제1 게이트 전극용 도전층(110)을 선택적으로 식각하여 홈을 형성한 후, 이 홈에 매립되는 희생막 패턴(115)을 형성한다. 희생막 패턴(115)은 후속 공정에서 제거되어 후술하는 파이프 채널홀이 형성될 공간을 제공하는 역할을 하며, 후술하는 제2 게이트 전극용 도전층, 제1 물질막, 제2 물질막 및 제1 게이트 전극용 도전층(110)과 식각 선택비를 갖는 물질로 형성할 수 있다. 또한, 희생막 패턴(115)은 본 단면 방향의 장축과 본 단면과 교차하는 방향의 단축을 갖는 섬(Island) 모양을 가질 수 있으며, 기판(100)과 평행한 평면상에서 볼 때 복수개가 매트릭스(Matrix) 형태로 배열될 수 있다.Subsequently, the first gate electrode conductive layer 110 in the cell region C is selectively etched to form a groove, and then a sacrificial film pattern 115 embedded in the groove is formed. The sacrificial layer pattern 115 may be removed in a subsequent process to provide a space for forming a pipe channel hole, which will be described later. The conductive layer for the second gate electrode, the first material layer, the second material layer, and the first material will be described later. The conductive layer 110 may be formed of a material having an etching selectivity with respect to the gate electrode conductive layer 110. In addition, the sacrificial layer pattern 115 may have an island shape having a long axis in the main cross section direction and a short axis in a direction crossing the main cross section. Matrix) can be arranged.

이어서, 제1 게이트 전극용 도전층(110) 및 희생막 패턴(115) 상에 제2 게이트 전극용 도전층(120)을 형성한다. 제2 게이트 전극용 도전층(120)은 도핑된 폴리실리콘과 같은 도전 물질을 증착하여 형성하되, 제1 게이트 전극용 도전층(110)과 같은 물질로 형성할 수 있다.Subsequently, the second gate electrode conductive layer 120 is formed on the first gate electrode conductive layer 110 and the sacrificial layer pattern 115. The second gate electrode conductive layer 120 may be formed by depositing a conductive material such as doped polysilicon, and may be formed of the same material as the first gate electrode conductive layer 110.

도 2를 참조하면, 제2 게이트 전극용 도전층(120) 상에 후술하는 파이프 접속 게이트 전극 및 주변 게이트 전극이 형성될 영역을 덮는 하드마스크 패턴(125)을 형성한 후, 이를 식각마스크로 희생막 패턴(115)을 제외한 제2 게이트 전극용 도전층(120) 및 제1 게이트 전극용 도전층(110) 일부를 식각하여 트렌치(T1)를 형성한다.Referring to FIG. 2, after forming a hard mask pattern 125 covering a region where a pipe connection gate electrode and a peripheral gate electrode, which will be described later, are formed on the second gate electrode conductive layer 120, the sacrificial mask is sacrificed as an etching mask. A portion of the second gate electrode conductive layer 120 and the first gate electrode conductive layer 110 except for the film pattern 115 is etched to form the trench T1.

여기서, 하드마스크 패턴(125)은 산화막 또는 질화막 계열의 물질, 폴리실리콘, 비정질 탄소층(Amorphous Carbon Layer; ACL) 및 하부 반사 방지막(Bottom Anti-Reflective Coating; BARC)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 특히, 트렌치(T1)는 제1 게이트 전극용 도전층(110)을 완전히 관통하지 않는 깊이로 식각하되, 희생막 패턴(115)의 저면보다 깊게 식각하여 형성할 수 있다. 한편, 본 공정 결과 분리된 제2 게이트 전극용 도전층(120)을 제2 게이트 전극용 도전층 패턴(120A)이라 한다.Here, the hard mask pattern 125 may be any one or more selected from the group consisting of an oxide film or a nitride film-based material, polysilicon, an amorphous carbon layer (ACL), and a bottom anti-reflective coating (BARC). It may include. In particular, the trench T1 may be etched to a depth that does not completely penetrate the conductive layer 110 for the first gate electrode, but may be formed by etching deeper than the bottom surface of the sacrificial layer pattern 115. Meanwhile, the second gate electrode conductive layer 120 separated as a result of this process is referred to as the second gate electrode conductive layer pattern 120A.

도 3을 참조하면, 트렌치(T1)가 형성된 기판(100) 전면에 스페이서용 물질막(130)을 형성한다. 스페이서용 물질막(130)은 셀 영역(C)의 트렌치(T1) 측벽에 후술하는 스페이서를 형성하기 위한 것으로서 산화막 또는 질화막 계열의 물질을 콘포멀(Conformal)하게 증착하여 형성할 수 있다.Referring to FIG. 3, a spacer layer 130 is formed on the entire surface of the substrate 100 on which the trench T1 is formed. The spacer material layer 130 is for forming a spacer to be described later on the sidewalls of the trench T1 of the cell region C. The spacer layer 130 may be formed by conformally depositing an oxide film or a nitride film-based material.

도 4를 참조하면, 스페이서용 물질막(130) 상에 마스크층(135)을 형성한다. 마스크층(135)은 산화막 또는 질화막 계열의 물질, 폴리실리콘, 비정질 탄소층(ACL) 및 하부 반사 방지막(BARC)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다.Referring to FIG. 4, a mask layer 135 is formed on the spacer material layer 130. The mask layer 135 may include at least one selected from the group consisting of an oxide film or a nitride film-based material, polysilicon, an amorphous carbon layer (ACL), and a lower antireflection film (BARC).

도 5를 참조하면, 셀 영역(C)의 마스크층(135)을 제거하여 주변 영역(P)을 덮는 마스크 패턴(135A)을 형성한다. 마스크 패턴(135A)은 소위 셀 오픈 마스크(Cell Open Mask)로서 후술하는 스페이서가 주변 영역(P)에는 형성되지 않도록 하기 위한 것이다.Referring to FIG. 5, the mask layer 135 of the cell region C is removed to form a mask pattern 135A covering the peripheral region P. Referring to FIG. The mask pattern 135A is a so-called cell open mask so as not to form a spacer described later in the peripheral region P. FIG.

도 6을 참조하면, 제1 게이트 전극용 도전층(110)이 노출되도록 스페이서용 물질막(130)을 전면 식각하여 셀 영역(C)의 트렌치(T1) 측벽에 스페이서(130A)를 형성한다. 이때, 주변 영역(P)의 스페이서용 물질막(130)은 마스크 패턴(135A)에 의해 보호되어 식각되지 않으며, 본 공정 결과 주변 영역(P)에 잔류하는 스페이서용 물질막(130)을 스페이서용 물질막 패턴(130B)이라 한다. 한편, 본 공정 후에 세정 공정 등을 추가로 수행하여 잔류하는 마스크 패턴(135A)을 제거할 수 있다.Referring to FIG. 6, a spacer 130A is formed on the sidewalls of the trench T1 of the cell region C by etching the entire surface of the spacer material layer 130 to expose the conductive layer 110 for the first gate electrode. At this time, the spacer material film 130 of the peripheral area P is protected by the mask pattern 135A and is not etched. As a result of this process, the spacer material film 130 remaining in the peripheral area P is used for the spacer. It is referred to as a material film pattern 130B. Meanwhile, the mask pattern 135A remaining after the present process may be further removed by performing a cleaning process or the like.

도 7을 참조하면, 셀 영역(C)의 트렌치(T1) 하부의 제1 게이트 전극용 도전층(110)을 식각하여 제1 게이트 전극용 도전층 1차 패턴(110A)을 형성한다. 본 공정 결과, 셀 영역(C)의 제1 게이트 전극용 도전층 1차 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(120A)으로 이루어진 파이프 접속 게이트 전극이 형성된다. 상기 파이프 접속 게이트 전극은 제1 및 제2 게이트 전극용 도전층(110, 120)이 블록(Block) 단위로 분리된 것으로서 희생막 패턴(115)을 에워싸는 형태를 가질 수 있다.Referring to FIG. 7, the first gate electrode conductive layer 110 under the trench T1 of the cell region C is etched to form a first gate electrode conductive layer 110A. As a result of this process, the pipe connection gate electrode which consists of the conductive layer primary pattern 110A for the first gate electrodes and the conductive layer pattern 120A for the second gate electrodes in the cell region C is formed. The pipe connection gate electrode may have a form in which the first and second gate electrode conductive layers 110 and 120 are separated in block units and surround the sacrificial layer pattern 115.

도 8을 참조하면, 상기 파이프 접속 게이트 전극을 포함하는 기판(100) 전면에 금속막(140)을 형성한다. 금속막(140)은 실리콘(Si)과 같은 반도체 물질과 반응하여 화합물을 형성할 수 있는 금속, 예컨대 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt) 및 팔라듐(Pd)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 한편, 금속막(140)은 원자층 증착(Atomic Layer Deposition; ALD) 또는 화학적 기상 증착(Chemical Vapor Deposition; CVD) 방식으로 상기 금속을 콘포멀하게 증착하여 형성할 수 있다.Referring to FIG. 8, a metal film 140 is formed on the entire surface of the substrate 100 including the pipe connection gate electrode. The metal layer 140 may react with a semiconductor material such as silicon (Si) to form a compound, such as cobalt (Co), nickel (Ni), titanium (Ti), platinum (Pt), and palladium (Pd). It may include any one or more selected from the group consisting of. Meanwhile, the metal layer 140 may be formed by conformally depositing the metal by atomic layer deposition (ALD) or chemical vapor deposition (CVD).

도 9를 참조하면, 금속막(140)이 형성된 기판(100)을 열처리한다. 이때, 상기 열처리 공정은 급속 열처리(Rapid Thermal Annealing; RTA) 또는 퍼니스(Furnace) 열처리 방식으로 수행될 수 있으며, 본 공정 결과 금속막(140)에 접하는 셀 영역(C)의 제1 게이트 전극용 도전층 1차 패턴(110A)이 금속막(140)과 반응하여 금속 실리사이드층(145)이 형성된다. 금속 실리사이드층(145)은 코발트 실리사이드(CoSix), 니켈 실리사이드(NiSix), 티타늄 실리사이드(TiSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix) 등과 같은 금속 실리사이드(Silicide)를 포함할 수 있다.9, the substrate 100 on which the metal layer 140 is formed is heat treated. In this case, the heat treatment process may be performed by rapid thermal annealing (RTA) or furnace heat treatment. The layer primary pattern 110A reacts with the metal film 140 to form a metal silicide layer 145. The metal silicide layer 145 includes metal silicides such as cobalt silicide (CoSi x ), nickel silicide (NiSi x ), titanium silicide (TiSi x ), platinum silicide (PtSi x ), palladium silicide (PdSi x ), and the like. can do.

여기서, 금속 실리사이드층(145)은 상기 파이프 접속 게이트 전극의 하측부에 형성될 수 있으며, 주변 영역(P)에는 금속막(140)이 스페이서용 물질막 패턴(130B)에 의해 제1 게이트 전극용 도전층 1차 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(120A)과 분리되어 금속 실리사이드층(145)이 형성되지 않는다. 특히, 스페이서(130A)는 금속 실리사이드층(145)이 과도하게 형성되어 희생막 패턴(115)에 접하는 것을 방지하는 역할을 하며, 이로써 후술하는 메모리막의 특성이 열화되는 것을 방지할 수 있다.Here, the metal silicide layer 145 may be formed on the lower side of the pipe connection gate electrode, and in the peripheral area P, the metal layer 140 may be formed for the first gate electrode by the spacer material layer pattern 130B. The metal silicide layer 145 is not formed by being separated from the conductive layer primary pattern 110A and the conductive layer pattern 120A for the second gate electrode. In particular, the spacer 130A serves to prevent the metal silicide layer 145 from being excessively formed to contact the sacrificial layer pattern 115, thereby preventing deterioration of characteristics of the memory layer, which will be described later.

도 10을 참조하면, 상기 열처리 공정에서 반응하지 않고 남은 금속막(140)을 제거하는 스트립(Strip) 공정을 수행한다. 이때, 잔류하는 금속을 제거하기 위해 황산(H2SO4)과 과산화수소(H2O2)의 혼합 용액, 즉 SPM(Sulfuric acid and hydro-Peroxide Mixture)을 사용할 수 있다. 한편, 상기 스트립 공정 후에 추가로 열처리 공정을 수행할 수 있다.Referring to FIG. 10, a strip process for removing the metal layer 140 remaining unreacted in the heat treatment process is performed. In this case, a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ), that is, sulfuric acid and hydro-peroxide mixture (SPM) may be used to remove the remaining metal. In addition, a heat treatment process may be further performed after the strip process.

도 11을 참조하면, 스페이서(130A) 및 스페이서용 물질막 패턴(130B)을 제거한 후, 주변 영역(P)의 트렌치(T1) 하부의 제1 게이트 전극용 도전층 1차 패턴(110A)을 식각하여 제1 게이트 전극용 도전층 2차 패턴(110B)을 형성한다. 이때, 스페이서(130A) 및 스페이서용 물질막 패턴(130B)을 제거하기 위해 습식 식각 공정을 수행할 수 있으며, 본 공정 결과 주변 영역(P)의 제1 게이트 전극용 도전층 2차 패턴(110B) 및 제2 게이트 전극용 도전층 패턴(120A)으로 이루어진 주변 게이트 전극이 형성된다.Referring to FIG. 11, after removing the spacer 130A and the material layer pattern 130B for the spacer, the conductive layer primary pattern 110A for the first gate electrode under the trench T1 of the peripheral region P is etched. Thus, the conductive layer secondary pattern 110B for the first gate electrode is formed. In this case, a wet etching process may be performed to remove the spacer 130A and the material layer pattern 130B for the spacer, and as a result of this process, the conductive layer secondary pattern 110B for the first gate electrode of the peripheral region P may be performed. And a peripheral gate electrode formed of the conductive layer pattern 120A for the second gate electrode.

도 12를 참조하면, 하드마스크 패턴(125)을 제거한 후, 트렌치(T1) 내에 제1 매립 절연막(150)을 형성한다. 제1 매립 절연막(150)은 산화막 또는 질화막 계열의 물질을 트렌치(T1)를 매립하는 두께로 증착한 후, 제2 게이트 전극용 도전층 패턴(120A)의 상면이 드러날 때까지 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 등의 평탄화 공정을 수행하여 형성할 수 있다.Referring to FIG. 12, after removing the hard mask pattern 125, the first buried insulating layer 150 is formed in the trench T1. After the first buried insulating layer 150 is deposited with an oxide or nitride based material to a thickness to fill the trench T1, the first buried insulating layer 150 is chemically mechanically polished until the top surface of the conductive layer pattern 120A for the second gate electrode is exposed. It may be formed by performing a planarization process such as Mechanical Polishing (CMP).

도 13을 참조하면, 제2 게이트 전극용 도전층 패턴(120A) 및 제1 매립 절연막(150) 상에 복수의 제1 물질막(155) 및 복수의 제2 물질막(160)을 교대로 적층한다. 이하에서는 설명의 편의를 위하여 복수의 제1 물질막(155) 및 복수의 제2 물질막(160)이 교대로 적층된 구조물을 적층 구조물이라 하기로 한다. 한편, 적층 구조물의 최하부 및 최상부에는 제1 물질막(155)이 배치되도록 할 수 있으며, 본 단면도에는 9개의 제2 물질막(160)이 도시되어 있으나, 이는 예시에 불과하며 그 이상 또는 그 이하로도 형성할 수 있다.Referring to FIG. 13, a plurality of first material layers 155 and a plurality of second material layers 160 are alternately stacked on the second gate electrode conductive layer pattern 120A and the first buried insulating layer 150. do. Hereinafter, for convenience of description, a structure in which the plurality of first material films 155 and the plurality of second material films 160 are alternately stacked will be referred to as a stacked structure. Meanwhile, the first material film 155 may be disposed at the bottom and the top of the stacked structure, and nine second material films 160 are illustrated in the cross-sectional view, which is merely illustrative and more or less. It can also be formed.

본 실시예에서, 제1 물질막(155)은 층간 절연막이고, 제2 물질막(160)은 후속 공정에서 제거되어 후술하는 셀 게이트 전극이 형성될 공간을 제공하는 희생층일 수 있다. 이러한 경우, 제1 물질막(155)은 산화막 계열의 물질로, 제2 물질막(160)은 제1 물질막(155)과 식각 선택비를 갖는 물질, 예컨대 질화막 계열의 물질로 형성할 수 있다.In the present embodiment, the first material layer 155 may be an interlayer insulating layer, and the second material layer 160 may be a sacrificial layer that is removed in a subsequent process to provide a space in which a cell gate electrode to be described later is formed. In this case, the first material layer 155 may be formed of an oxide-based material, and the second material layer 160 may be formed of a material having an etch selectivity with the first material layer 155, for example, a material of a nitride film. .

그러나 본 발명이 이에 한정되지 않으며, 다른 실시예에서는 제1 물질막(155)이 층간 절연막이고, 제2 물질막(160)이 셀 게이트 전극용 도전층일 수 있다. 이러한 경우, 제1 물질막(155)은 산화막 계열의 물질로, 제2 물질막(160)은 폴리실리콘과 같은 도전 물질로 형성할 수 있다. 한편, 또 다른 실시예에서는 제1 물질막(155)이 층간 절연막이 형성될 공간을 제공하는 희생층이고, 제2 물질막(160)이 셀 게이트 전극용 도전층일 수 있다. 이러한 경우, 제1 물질막(155)은 도핑되지 않은 폴리실리콘으로, 제2 물질막(160)은 도핑된 폴리실리콘과 같은 도전 물질로 형성할 수 있다.However, the present invention is not limited thereto, and in another embodiment, the first material layer 155 may be an interlayer insulating layer, and the second material layer 160 may be a conductive layer for a cell gate electrode. In this case, the first material layer 155 may be formed of an oxide-based material, and the second material layer 160 may be formed of a conductive material such as polysilicon. Meanwhile, in another embodiment, the first material layer 155 may be a sacrificial layer providing a space for forming the interlayer insulating layer, and the second material layer 160 may be a conductive layer for the cell gate electrode. In this case, the first material layer 155 may be formed of undoped polysilicon, and the second material layer 160 may be formed of a conductive material such as doped polysilicon.

도 14를 참조하면, 적층 구조물 및 제2 게이트 전극용 도전층 패턴(120A)을 선택적으로 식각하여 희생막 패턴(115)을 노출시키는 한 쌍의 메인 채널홀(H1)을 형성한다. 메인 채널홀(H1)은 기판(100)과 평행한 평면상에서 볼 때 원 또는 타원 모양을 가질 수 있으며, 희생막 패턴(115)마다 한 쌍씩 배치되도록 할 수 있다.Referring to FIG. 14, a pair of main channel holes H1 exposing the sacrificial layer pattern 115 are formed by selectively etching the stack structure and the conductive layer pattern 120A for the second gate electrode. The main channel holes H1 may have a circle or ellipse shape when viewed in a plane parallel to the substrate 100, and may be arranged in pairs for each sacrificial layer pattern 115.

이어서, 한 쌍의 메인 채널홀(H1)에 의해 노출된 희생막 패턴(115)을 제거한다. 이때, 희생막 패턴(115)을 제거하기 위해 상기 파이프 접속 게이트 전극 및 적층 구조물과의 식각 선택비를 이용한 습식 식각 공정을 수행할 수 있다. 본 공정 결과, 희생막 패턴(115)이 제거된 공간에 한 쌍의 메인 채널홀(H1)을 연결시키는 파이프 채널홀(H2)이 형성된다.Next, the sacrificial layer pattern 115 exposed by the pair of main channel holes H1 is removed. In this case, a wet etching process using an etching selectivity with the pipe connection gate electrode and the stacked structure may be performed to remove the sacrificial layer pattern 115. As a result of this process, a pipe channel hole H2 is formed to connect the pair of main channel holes H1 to the space from which the sacrificial layer pattern 115 is removed.

도 15를 참조하면, 한 쌍의 메인 채널홀(H1) 및 파이프 채널홀(H2) 내벽을 따라 메모리막(165) 및 채널층(170)을 순차로 형성한다. 메모리막(165)은 전하 차단막, 전하 트랩막 및 터널 절연막을 순차적으로 증착하여 형성할 수 있다.Referring to FIG. 15, the memory layer 165 and the channel layer 170 are sequentially formed along inner walls of the pair of main channel holes H1 and the pipe channel holes H2. The memory film 165 may be formed by sequentially depositing a charge blocking film, a charge trap film, and a tunnel insulating film.

여기서, 터널 절연막은 전하 터널링을 위한 것으로서 예컨대 산화막으로 이루어질 수 있고, 전하 트랩막은 전하를 트랩시켜 데이터를 저장하기 위한 것으로서 예컨대 질화막으로 이루어질 수 있으며, 전하 차단막은 전하 트랩막 내의 전하가 외부로 이동하는 것을 차단하기 위한 것으로서 예컨대 산화막으로 이루어질 수 있다. 즉, 메모리막(165)은 ONO(Oxide-Nitride-Oxide)의 삼중막 구조를 가질 수 있다.For example, the tunnel insulating film may be formed of an oxide film. The charge trapping film may be formed of, for example, a nitride film for trapping charges to store data. The charge blocking film may be formed of a material, For example, an oxide film. That is, the memory layer 165 may have a triple layer structure of Oxide-Nitride-Oxide (ONO).

또한, 채널층(170)은 예컨대 폴리실리콘과 같은 반도체 물질을 증착하여 형성할 수 있으며, 메인 채널홀(H1) 내부의 메인 채널층과 파이프 채널홀(H2) 내부의 파이프 채널층으로 구분될 수 있다. 특히, 상기 메인 채널층은 메모리 셀 또는 선택 트랜지스터의 채널로, 상기 파이프 채널층은 파이프 접속 트랜지스터의 채널로 이용될 수 있다. 한편, 본 실시예에서는 채널층(170)이 메인 채널홀(H1) 및 파이프 채널홀(H2)을 완전히 매립하는 두께로 형성될 수 있으나 본 발명이 이에 한정되지 않으며, 다른 실시예에서는 채널층(170)이 메인 채널홀(H1) 및 파이프 채널홀(H2)을 완전히 매립하지 않는 얇은 두께로 형성될 수도 있다.In addition, the channel layer 170 may be formed by depositing a semiconductor material such as polysilicon, for example, and may be divided into a main channel layer inside the main channel hole H1 and a pipe channel layer inside the pipe channel hole H2. have. In particular, the main channel layer may be a channel of a memory cell or a selection transistor, and the pipe channel layer may be a channel of a pipe connection transistor. Meanwhile, in the present embodiment, the channel layer 170 may be formed to have a thickness completely filling the main channel hole H1 and the pipe channel hole H2. However, the present invention is not limited thereto, and in another embodiment, the channel layer ( 170 may be formed to a thin thickness that does not completely fill the main channel hole (H1) and the pipe channel hole (H2).

도 16을 참조하면, 메인 채널홀(H1) 양측의 적층 구조물을 선택적으로 식각하여 셀 영역(C)의 제1 물질막(155) 및 제2 물질막(160)을 라인(Line) 형태로 분리시키는 슬릿(T2)을 형성한다. 슬릿(T2)은 본 단면과 교차하는 방향으로 연장될 수 있으며, 복수개가 평행하게 배열될 수 있다. 한편, 본 공정 결과 제1 매립 절연막(150)의 일부가 식각될 수 있으며, 분리된 제1 물질막(155) 및 제2 물질막(160)을 각각 제1 물질막 패턴(155A) 및 제2 물질막 패턴(160A)이라 한다.Referring to FIG. 16, the stacked structure on both sides of the main channel hole H1 is selectively etched to separate the first material layer 155 and the second material layer 160 of the cell region C in a line form. The slits T2 are formed. The slits T2 may extend in a direction crossing the main cross section, and a plurality of slits T2 may be arranged in parallel. As a result of this process, a portion of the first buried insulating layer 150 may be etched, and the separated first material layer 155 and the second material layer 160 may be respectively etched from the first material layer pattern 155A and the second material layer. It is referred to as a material film pattern 160A.

도 17을 참조하면, 슬릿(T2) 형성에 의해 노출된 셀 영역(C)의 제2 물질막 패턴(160A)을 제거한다. 이때, 제2 물질막 패턴(160A)을 제거하기 위해 제1 물질막 패턴(155A)과의 식각 선택비를 이용한 습식 식각 공정을 수행할 수 있다.Referring to FIG. 17, the second material layer pattern 160A of the cell region C exposed by the slit T2 is removed. In this case, a wet etching process using an etching selectivity with the first material film pattern 155A may be performed to remove the second material film pattern 160A.

도 18을 참조하면, 제2 물질막 패턴(160A)이 제거된 공간에 셀 게이트 전극(175)을 형성한다. 셀 게이트 전극(175)의 형성은 구체적으로 다음과 같은 과정에 의해 수행될 수 있다.Referring to FIG. 18, the cell gate electrode 175 is formed in a space where the second material layer pattern 160A is removed. Formation of the cell gate electrode 175 may be specifically performed by the following process.

우선, 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 방식으로 도전 물질, 예컨대 금속 또는 금속 질화물을 콘포멀하게 증착하여 제2 물질막 패턴(160A)이 제거된 공간을 매립하는 두께로 셀 게이트 전극용 도전막(미도시됨)을 형성한다. 그 후에, 상기 셀 게이트 전극용 도전막을 제1 물질막 패턴(155A)의 측면이 드러날 때까지 식각하여 층별로 분리시키면 제1 물질막 패턴(155A)들 사이에 셀 게이트 전극(175)이 형성된다.First, a cell gate is formed to conformally deposit a conductive material such as metal or metal nitride by atomic layer deposition (ALD) or chemical vapor deposition (CVD) to fill a space from which the second material layer pattern 160A is removed. An electrode conductive film (not shown) is formed. Subsequently, the conductive film for the cell gate electrode is etched until the side surface of the first material film pattern 155A is exposed and separated into layers, thereby forming the cell gate electrode 175 between the first material film patterns 155A. .

이어서, 슬릿(T2) 내에 제2 매립 절연막(180)을 형성한다. 제2 매립 절연막(180)은 산화막 또는 질화막 계열의 물질을 슬릿(T2)을 매립하는 두께로 증착한 후, 제1 물질막 패턴(155A)의 상면이 드러날 때까지 화학적 기계적 연마(CMP) 등의 평탄화 공정을 수행하여 형성할 수 있다.Subsequently, a second buried insulating layer 180 is formed in the slit T2. The second buried insulating layer 180 is deposited with an oxide film or nitride-based material to a thickness to fill the slit T2, and then, such as chemical mechanical polishing (CMP) until the top surface of the first material film pattern 155A is exposed. It may be formed by performing a planarization process.

도 19를 참조하면, 제2 매립 절연막(180)이 형성된 결과물 상에 제2 층간 절연막(185)을 형성한다. 제2 층간 절연막(185)은 산화막 또는 질화막 계열의 물질을 증착하여 형성할 수 있다.Referring to FIG. 19, a second interlayer insulating layer 185 is formed on a resultant in which the second buried insulating layer 180 is formed. The second interlayer insulating layer 185 may be formed by depositing an oxide film or a nitride film-based material.

이어서, 셀 영역(C)의 제2 층간 절연막(185)을 관통하여 채널층(170)에 접속되는 제1 콘택 플러그(190) 및 주변 영역(P)의 제2 층간 절연막(185), 적층 구조물, 제1 매립 절연막(150) 및 분리 절연막(105)을 관통하여 기판(100)의 접합 영역(미도시됨)에 접속되는 제2 콘택 플러그(195)를 형성한다. 제1 및 제2 콘택 플러그(190, 195)는 도전 물질, 예컨대 도핑된 폴리실리콘, 금속 또는 금속 질화물 등으로 형성할 수 있다.
Subsequently, the first contact plug 190 connected to the channel layer 170 through the second interlayer insulating layer 185 of the cell region C, the second interlayer insulating layer 185 of the peripheral region P, and the stacked structure The second contact plug 195 is formed through the first buried insulating film 150 and the isolation insulating film 105 to be connected to the junction region (not shown) of the substrate 100. The first and second contact plugs 190 and 195 may be formed of a conductive material such as doped polysilicon, metal or metal nitride, or the like.

이상에서 설명한 제조 방법에 의하여, 도 19에 도시된 것과 같은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치가 제조될 수 있다.By the above-described manufacturing method, a nonvolatile memory device according to an embodiment of the present invention as shown in FIG. 19 can be manufactured.

도 19를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 셀 영역(C) 및 주변 영역(P)을 갖는 기판(100) 상의 분리 절연막(105), 셀 영역(C)의 분리 절연막(105) 상의 파이프 접속 게이트 전극, 상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층 및 상기 파이프 채널층 각각과 연결되면서 기판(100)과 수직한 방향으로 연장되는 한 쌍의 메인 채널층으로 이루어진 채널층(170), 상기 메인 채널층을 따라 교대로 적층된 복수의 제1 물질막 패턴(155A) 및 복수의 셀 게이트 전극(175), 셀 게이트 전극(175) 및 상기 파이프 접속 게이트 전극과 채널층(170) 사이에 개재되는 메모리막(165), 상기 파이프 접속 게이트 전극에 접하는 금속 실리사이드층(145), 채널층(170)의 상단에 접속되는 제1 콘택 플러그(190), 주변 영역(P)의 분리 절연막(105) 상의 주변 게이트 전극, 및 상기 주변 게이트 전극 양측의 기판(100)에 접속되는 제2 콘택 플러그(195)를 포함할 수 있다.Referring to FIG. 19, a nonvolatile memory device according to an embodiment of the present invention may include a isolation insulating film 105 and a cell region C on a substrate 100 having a cell region C and a peripheral region P. FIG. A pair of main channel layers extending in a direction perpendicular to the substrate 100 while being connected to each of the pipe connection gate electrode on the isolation insulating layer 105, at least one pipe channel layer formed in the pipe connection gate electrode, and the pipe channel layer, respectively. The channel layer 170, the plurality of first material layer patterns 155A and the plurality of cell gate electrodes 175, the cell gate electrode 175, and the pipe connection gate electrode that are alternately stacked along the main channel layer. A memory layer 165 interposed between the channel layer 170, a metal silicide layer 145 in contact with the pipe connection gate electrode, a first contact plug 190 connected to an upper end of the channel layer 170, and a peripheral region ( On the isolation insulating film 105 of P) Side gate electrode, and it may include a second contact plug 195 connected to the substrate 100 of the peripheral gate electrode on both sides.

여기서, 상기 파이프 접속 게이트 전극은 블록별로 분리된 셀 영역(C)의 제1 게이트 전극용 도전층 1차 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(120A)으로 이루어질 수 있으며, 상기 주변 게이트 전극은 주변 영역(P)의 제1 게이트 전극용 도전층 2차 패턴(110B) 및 제2 게이트 전극용 도전층 패턴(120A)으로 이루어질 수 있다.Here, the pipe connection gate electrode may be formed of the first gate electrode conductive pattern 110A and the second gate electrode conductive layer pattern 120A of the cell region C separated by blocks. The gate electrode may be formed of the first conductive layer secondary pattern 110B for the peripheral region P and the second conductive layer pattern 120A for the second gate electrode.

한편, 채널층(170)은 U자 형태를 가질 수 있으며, 메모리막(165)이 채널층(170)을 에워쌀 수 있다. 또한, 셀 게이트 전극(175)은 상기 메인 채널층의 측면을 둘러싸면서 본 단면과 교차하는 방향으로 연장될 수 있다. 특히, 상기 파이프 접속 게이트 전극의 하측부에 접하는 금속 실리사이드층(145)에 의해 상기 파이프 접속 게이트 전극의 전기 저항이 크게 감소하게 된다.
Meanwhile, the channel layer 170 may have a U-shape, and the memory layer 165 may surround the channel layer 170. In addition, the cell gate electrode 175 may extend in a direction crossing the cross section while surrounding the side surface of the main channel layer. In particular, the metal silicide layer 145 in contact with the lower side of the pipe connection gate electrode greatly reduces the electrical resistance of the pipe connection gate electrode.

이상에서 설명한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법에 의하면, 메모리막의 특성 열화 없이 파이프 접속 게이트 전극에 접하는 금속 실리사이드층을 형성함으로써 파이프 접속 게이트 전극의 전기 저항을 크게 감소시킬 수 있다.
According to the nonvolatile memory device and the manufacturing method thereof according to the embodiment of the present invention described above, the electrical resistance of the pipe connection gate electrode can be greatly reduced by forming a metal silicide layer in contact with the pipe connection gate electrode without deteriorating the characteristics of the memory film. Can be.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
It should be noted that the technical spirit of the present invention has been specifically described in accordance with the above-described preferred embodiments, but the above-described embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

100 : 기판 105 : 분리 절연막
110 : 제1 게이트 전극용 도전층 115 : 희생막 패턴
120 : 제2 게이트 전극용 도전층 125 : 하드마스크 패턴
130 : 스페이서용 물질막 135 : 마스크층
140 : 금속막 145 : 금속 실리사이드층
150 : 제1 매립 절연막 155 : 제1 물질막
160 : 제2 물질막 165 : 메모리막
170 : 채널층 175 : 셀 게이트 전극
180 : 제2 매립 절연막 185 : 제2 층간 절연막
190 : 제1 콘택 플러그 195 : 제2 콘택 플러그
C : 셀 영역 P : 주변 영역
H1 : 메인 채널홀 H2 : 파이프 채널홀
T1 : 트렌치 T2 : 슬릿100 substrate 105 separation insulating film
110: conductive layer for first gate electrode 115: sacrificial film pattern
120: conductive layer for second gate electrode 125: hard mask pattern
130 material film for spacer 135 mask layer
140: metal film 145: metal silicide layer
150: first buried insulating film 155: first material film
160: second material film 165: memory film
170: channel layer 175: cell gate electrode
180: second buried insulating film 185: second interlayer insulating film
190: first contact plug 195: second contact plug
C: cell area P: surrounding area
H1: Main channel hole H2: Pipe channel hole
T1: Trench T2: Slit

Claims (21)

기판 상의 파이프 접속 게이트 전극;
상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층;
상기 파이프 채널층 각각과 연결되면서 상기 기판과 수직한 방향으로 연장되는 한 쌍의 메인 채널층;
상기 메인 채널층을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 셀 게이트 전극; 및
상기 파이프 접속 게이트 전극에 접하는 금속 실리사이드층을 포함하는
비휘발성 메모리 장치.
A pipe connection gate electrode on the substrate;
At least one pipe channel layer formed in the pipe connection gate electrode;
A pair of main channel layers connected to each of the pipe channel layers and extending in a direction perpendicular to the substrate;
A plurality of interlayer insulating layers and a plurality of cell gate electrodes alternately stacked along the main channel layer; And
And a metal silicide layer in contact with the pipe connection gate electrode.
A non-volatile memory device.
제1 항에 있어서,
상기 금속 실리사이드층은, 상기 파이프 접속 게이트 전극의 하측부에 접하는
비휘발성 메모리 장치.
The method according to claim 1,
The metal silicide layer is in contact with a lower portion of the pipe connection gate electrode.
A non-volatile memory device.
제1 항에 있어서,
상기 파이프 접속 게이트 전극은, 블록별로 분리된
비휘발성 메모리 장치.
The method according to claim 1,
The pipe connection gate electrode is divided into blocks
A non-volatile memory device.
제1 항에 있어서,
상기 파이프 접속 게이트 전극은, 상기 파이프 채널층의 하면 및 측면에 접하는 제1 게이트 전극용 도전층 및 상기 파이프 채널층의 상면에 접하는 제2 게이트 전극용 도전층으로 이루어지는
비휘발성 메모리 장치.
The method according to claim 1,
The pipe connecting gate electrode includes a first gate electrode conductive layer in contact with a lower surface and a side surface of the pipe channel layer and a second gate electrode conductive layer in contact with an upper surface of the pipe channel layer.
A non-volatile memory device.
제1 항에 있어서,
상기 파이프 채널층과 상기 파이프 접속 게이트 전극 사이에 개재되는 절연막을 더 포함하는
비휘발성 메모리 장치.
The method according to claim 1,
And an insulating layer interposed between the pipe channel layer and the pipe connection gate electrode.
A non-volatile memory device.
제1 항에 있어서,
상기 메인 채널층과 상기 셀 게이트 전극 사이에 개재되는 메모리막을 더 포함하는
비휘발성 메모리 장치.The method according to claim 1,
The semiconductor device may further include a memory layer interposed between the main channel layer and the cell gate electrode.
A non-volatile memory device. 제1 항에 있어서,
상기 기판과 상기 파이프 접속 게이트 전극 사이에 개재되는 분리 절연막을 더 포함하는
비휘발성 메모리 장치.
The method according to claim 1,
And a separation insulating layer interposed between the substrate and the pipe connection gate electrode.
A non-volatile memory device.
기판 상에 희생막 패턴을 갖는 게이트 전극용 도전층을 형성하는 단계;
상기 게이트 전극용 도전층을 완전히 관통하지 않는 깊이로 식각하여 트렌치를 형성하는 단계;
상기 트렌치의 측벽에 스페이서를 형성하는 단계;
상기 트렌치 하부의 상기 게이트 전극용 도전층을 식각하여 파이프 접속 게이트 전극을 형성하는 단계; 및
상기 파이프 접속 게이트 전극에 접하는 금속 실리사이드층을 형성하는 단계를 포함하는
비휘발성 메모리 장치의 제조 방법.
Forming a conductive layer for a gate electrode having a sacrificial film pattern on the substrate;
Forming a trench by etching to a depth that does not completely pass through the gate electrode conductive layer;
Forming a spacer on sidewalls of the trench;
Etching the conductive layer for the gate electrode under the trench to form a pipe connection gate electrode; And
Forming a metal silicide layer in contact with said pipe connection gate electrode;
A method of manufacturing a nonvolatile memory device.
제8 항에 있어서,
상기 게이트 전극용 도전층 형성 단계는,
상기 기판 상에 제1 게이트 전극용 도전층을 형성하는 단계;
상기 제1 게이트 전극용 도전층을 선택적으로 식각하여 홈을 형성하는 단계; 및
상기 홈 내에 상기 희생막 패턴을 형성하는 단계를 포함하는
비휘발성 메모리 장치의 제조 방법.
The method of claim 8,
The conductive layer forming step for the gate electrode,
Forming a conductive layer for a first gate electrode on the substrate;
Selectively etching the conductive layer for the first gate electrode to form a groove; And
Forming the sacrificial layer pattern in the groove;
A method of manufacturing a nonvolatile memory device.
제9 항에 있어서,
상기 희생막 패턴 형성 단계 후에,
상기 제1 게이트 전극용 도전층 및 상기 희생막 패턴 상에 제2 게이트 전극용 도전층을 형성하는 단계를 더 포함하는
비휘발성 메모리 장치의 제조 방법.
10. The method of claim 9,
After the sacrificial film pattern forming step,
The method may further include forming a conductive layer for the second gate electrode on the conductive layer for the first gate electrode and the sacrificial layer pattern.
A method of manufacturing a nonvolatile memory device.
제8 항에 있어서,
상기 파이프 접속 게이트 전극은, 상기 게이트 전극용 도전층을 블록 단위로 분리하여 형성하는
비휘발성 메모리 장치의 제조 방법.
The method of claim 8,
The pipe connection gate electrode is formed by separating the gate electrode conductive layer in units of blocks.
A method of manufacturing a nonvolatile memory device.
제8 항에 있어서,
상기 금속 실리사이드층 형성 단계는,
상기 파이프 접속 게이트 전극의 측면에 금속막을 형성하는 단계; 및
상기 금속막이 형성된 상기 기판을 열처리하는 단계를 포함하는
비휘발성 메모리 장치의 제조 방법.
The method of claim 8,
The metal silicide layer forming step,
Forming a metal film on side surfaces of the pipe connection gate electrode; And
And heat-treating the substrate on which the metal film is formed.
A method of manufacturing a nonvolatile memory device.
제12 항에 있어서,
상기 열처리 단계 후에,
반응하지 않고 남은 상기 금속막을 제거하는 단계를 더 포함하는
비휘발성 메모리 장치의 제조 방법.
13. The method of claim 12,
After the heat treatment step,
And removing the metal film remaining without reacting.
A method of manufacturing a nonvolatile memory device.
제8 항에 있어서,
상기 희생막 패턴은, 상기 게이트 전극용 도전층과 식각 선택비를 갖는 물질로 형성하는
비휘발성 메모리 장치의 제조 방법.
The method of claim 8,
The sacrificial layer pattern may be formed of a material having an etch selectivity with respect to the conductive layer for the gate electrode.
A method of manufacturing a nonvolatile memory device.
제8 항에 있어서,
상기 기판은, 셀 영역 및 주변 영역을 포함하고,
상기 금속 실리사이드층 형성 단계 후에,
상기 주변 영역의 상기 게이트 전극용 도전층을 선택적으로 식각하여 주변 게이트 전극을 형성하는 단계를 더 포함하는
비휘발성 메모리 장치의 제조 방법.
The method of claim 8,
The substrate includes a cell region and a peripheral region,
After the metal silicide layer formation step,
Selectively etching the conductive layer for the gate electrode in the peripheral region to form a peripheral gate electrode;
A method of manufacturing a nonvolatile memory device.
제15 항에 있어서,
상기 주변 게이트 전극 상에는 상기 금속 실리사이드층이 형성되지 않도록 하는
비휘발성 메모리 장치의 제조 방법.
16. The method of claim 15,
The metal silicide layer may not be formed on the peripheral gate electrode.
A method of manufacturing a nonvolatile memory device.
제8 항에 있어서,
상기 금속 실리사이드층 형성 단계 후에,
상기 파이프 접속 게이트 전극이 형성된 상기 기판 상에 복수의 제1 물질막 및 복수의 제2 물질막을 교대로 적층하는 단계;
상기 제1 물질막 및 상기 제2 물질막을 선택적으로 식각하여 상기 희생막 패턴을 노출시키는 한 쌍의 메인 채널홀을 형성하는 단계;
상기 희생막 패턴을 제거하여 상기 한 쌍의 메인 채널홀을 연결하는 파이프 채널홀을 형성하는 단계; 및
상기 한 쌍의 메인 채널홀 및 상기 파이프 채널홀 내에 채널층을 형성하는 단계를 더 포함하는
비휘발성 메모리 장치의 제조 방법.
The method of claim 8,
After the metal silicide layer formation step,
Alternately stacking a plurality of first material films and a plurality of second material films on the substrate on which the pipe connection gate electrode is formed;
Selectively etching the first material layer and the second material layer to form a pair of main channel holes exposing the sacrificial layer pattern;
Removing the sacrificial film pattern to form a pipe channel hole connecting the pair of main channel holes; And
The method may further include forming a channel layer in the pair of main channel holes and the pipe channel hole.
A method of manufacturing a nonvolatile memory device.
제17 항에 있어서,
상기 제1 물질막은, 층간 절연막이고,
상기 제2 물질막은, 희생층인
비휘발성 메모리 장치의 제조 방법.
18. The method of claim 17,
The first material film is an interlayer insulating film,
The second material film is a sacrificial layer
A method of manufacturing a nonvolatile memory device.
제17 항에 있어서,
상기 파이프 채널홀 형성 단계 후에,
상기 한 쌍의 메인 채널홀 및 상기 파이프 채널홀 내벽을 따라 메모리막을 형성하는 단계를 더 포함하는
비휘발성 메모리 장치의 제조 방법.
18. The method of claim 17,
After the pipe channel hole forming step,
Forming a memory film along the pair of main channel holes and the inner wall of the pipe channel hole
A method of manufacturing a nonvolatile memory device.
제17 항에 있어서,
상기 제2 물질막은, 상기 제1 물질막과 식각 선택비를 갖는 물질로 형성하는
비휘발성 메모리 장치의 제조 방법.
18. The method of claim 17,
The second material layer is formed of a material having an etch selectivity with the first material layer.
A method of manufacturing a nonvolatile memory device.
제17 항에 있어서,
상기 채널층 형성 단계 후에,
상기 메인 채널홀 양측의 상기 복수의 제2 물질막을 관통하는 깊이의 슬릿을 형성하는 단계;
상기 슬릿에 의해 노출된 상기 제2 물질막을 제거하는 단계; 및
상기 제2 물질막이 제거된 공간에 셀 게이트 전극을 형성하는 단계를 더 포함하는
비휘발성 메모리 장치의 제조 방법.18. The method of claim 17,
After the channel layer forming step,
Forming a slit having a depth penetrating through the plurality of second material films on both sides of the main channel hole;
Removing the second material film exposed by the slit; And
Forming a cell gate electrode in a space from which the second material film is removed;
A method of manufacturing a nonvolatile memory device.
KR1020120091100A 2012-08-21 2012-08-21 Nonvolatile memory device and method for fabricating the same KR20140025049A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120091100A KR20140025049A (en) 2012-08-21 2012-08-21 Nonvolatile memory device and method for fabricating the same
US13/720,123 US9136394B2 (en) 2012-08-21 2012-12-19 Nonvolatile memory device and method for fabricating the same
US14/821,317 US9466733B2 (en) 2012-08-21 2015-08-07 Nonvolatile memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091100A KR20140025049A (en) 2012-08-21 2012-08-21 Nonvolatile memory device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20140025049A true KR20140025049A (en) 2014-03-04

Family

ID=50147238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091100A KR20140025049A (en) 2012-08-21 2012-08-21 Nonvolatile memory device and method for fabricating the same

Country Status (2)

Country Link
US (2) US9136394B2 (en)
KR (1) KR20140025049A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119915A (en) * 2016-04-20 2017-10-30 에스케이하이닉스 주식회사 Manufacturing method of memory device
KR20170142774A (en) * 2016-06-20 2017-12-28 삼성전자주식회사 Vertical type non-volatile memory device and method for fabricating the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025631A (en) * 2012-08-21 2014-03-05 에스케이하이닉스 주식회사 Nonvolatile memory device and method for fabricating the same
US9524977B2 (en) * 2015-04-15 2016-12-20 Sandisk Technologies Llc Metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
US10096612B2 (en) 2015-09-14 2018-10-09 Intel Corporation Three dimensional memory device having isolated periphery contacts through an active layer exhume process
US10121796B2 (en) * 2016-03-23 2018-11-06 Toshiba Memory Corporation Semiconductor memory device
US10134752B2 (en) 2016-06-22 2018-11-20 Samsung Electronics Co., Ltd. Memory device
JP2021044397A (en) * 2019-09-11 2021-03-18 キオクシア株式会社 Semiconductor storage device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101083637B1 (en) 2010-05-31 2011-11-16 주식회사 하이닉스반도체 Nonvolatile memory device and method for manufacturing the same
KR101206157B1 (en) * 2011-04-26 2012-11-28 에스케이하이닉스 주식회사 3d structured non-volatile memory device and method for manufacturing the same
KR20130077450A (en) 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 Nonvolatile memory device and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119915A (en) * 2016-04-20 2017-10-30 에스케이하이닉스 주식회사 Manufacturing method of memory device
US9842855B2 (en) 2016-04-20 2017-12-12 SK Hynix Inc. Manufacturing method of memory device
KR20170142774A (en) * 2016-06-20 2017-12-28 삼성전자주식회사 Vertical type non-volatile memory device and method for fabricating the same

Also Published As

Publication number Publication date
US20150348990A1 (en) 2015-12-03
US9466733B2 (en) 2016-10-11
US9136394B2 (en) 2015-09-15
US20140054673A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
US9362304B2 (en) Nonvolatile memory device and method of fabricating the same
US9368645B2 (en) Nonvolatile memory device and method of fabricating the same
US9000510B2 (en) Nonvolatile memory device with upper source plane and buried bit line
US9159570B2 (en) Non-volatile memory device and method for fabricating the same
US9023702B2 (en) Nonvolatile memory device and method for fabricating the same
US9466733B2 (en) Nonvolatile memory device and method for fabricating the same
US9461061B2 (en) Vertical memory devices and methods of manufacturing the same
KR102523139B1 (en) A semiconductor memory device
KR101907069B1 (en) Nonvolatile memory device and method for fabricating the same
US9543313B2 (en) Nonvolatile memory device and method for fabricating the same
US8921922B2 (en) Nonvolatile memory device and method for fabricating the same
KR20120067634A (en) Methods of manufacturing a semiconductor device
US9385135B2 (en) Nonvolatile memory device and method for fabricating the same
KR20120036185A (en) Semiconductor device and method for manufacturing the same
KR20140022204A (en) Method for fabricating nonvolatile memory device
KR20130077463A (en) Nonvolatile memory device and method for fabricating the same
KR20140086670A (en) Nonvolatile memory device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid