KR20140022131A - Preparing method for light emitting device module and nitride based semiconductor device using the same - Google Patents
Preparing method for light emitting device module and nitride based semiconductor device using the same Download PDFInfo
- Publication number
- KR20140022131A KR20140022131A KR1020120088172A KR20120088172A KR20140022131A KR 20140022131 A KR20140022131 A KR 20140022131A KR 1020120088172 A KR1020120088172 A KR 1020120088172A KR 20120088172 A KR20120088172 A KR 20120088172A KR 20140022131 A KR20140022131 A KR 20140022131A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gan layer
- semiconductor device
- based semiconductor
- nitride
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000001039 wet etching Methods 0.000 claims abstract description 31
- 229910002704 AlGaN Inorganic materials 0.000 claims description 34
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 22
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 4
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 3
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 238000003877 atomic layer epitaxy Methods 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 8
- 238000004549 pulsed laser deposition Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910020068 MgAl Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000756 V alloy Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Weting (AREA)
Abstract
Description
본 발명의 질화물계 반도체 소자의 제조 방법 및 상기 제조 방법에 의하여 제조되는 질화물계 반도체 소자에 관한 것이다.
The present invention relates to a method for producing a nitride-based semiconductor device and to a nitride-based semiconductor device produced by the method.
최근 전세계적으로 정보통신 기술의 급격한 발달로 인하여 초고속, 대용량의 신호 전송을 위한 통신 기술이 급속도로 발달되고 있다. 특히 무선통신 기술에서 개인 휴대폰, 위성통신, 군사용 레이더, 방송통신, 통신용 중계기 등의 수요가 점점 확대됨에 따라 마이크로파와 밀리미터파 대역의 초고속 정보통신 시스템에 필요한 고속·고전력 전자소자에 대한 요구가 증가되고 있다. 또한 고전력에 사용하는 파워소자로의 응용 또한 에너지적인 손실을 줄이기 위하여 많은 연구가 진행되고 있다.Recently, due to the rapid development of information and communication technology in the world, communication technology for high-speed, high-capacity signal transmission is rapidly developing. In particular, as the demand for personal mobile phones, satellite communications, military radars, broadcasting communications, and communication repeaters increases in wireless communication technology, the demand for high-speed and high-power electronic devices required for ultra-high speed information communication systems in the microwave and millimeter wave bands increases. have. In addition, a lot of research is being conducted to reduce the energy loss in the application to power devices used in high power.
특히, GaN계 질화물계 반도체는 에너지 갭이 크고, 높은 열적 화학적 안정도, 높은 전자포화속도(~3 × 107 cm/sec) 등의 뛰어난 물성 가지고 있어 광소자뿐만 아니라 고주파·고출력용 전자소자로의 응용이 용이하며 세계적으로 활발히 연구되고 있다. 특히 GaN계 질화물계 반도체를 이용한 전자소자는 높은 항복 전계(~3 × 106 V/cm) 및 최대전류밀도, 안정된 고온동작, 높은 열전도도 등의 다양한 장점을 가지고 있으며, 이와 같은 물성적인 특징으로 고전력 소자로의 응용이 가능하다.In particular, GaN-based nitride semiconductors have a large energy gap, high thermal chemical stability, and excellent physical properties such as high electron saturation rate (~ 3 × 10 7 cm / sec). It is easy to apply and is being actively researched around the world. In particular, electronic devices using GaN-based nitride semiconductors have various advantages such as high breakdown electric field (~ 3 × 10 6 V / cm), maximum current density, stable high temperature operation, high thermal conductivity, and the like. Application to high power devices is possible.
일반적으로 GaN계 질화물계 반도체는 사파이어 기판 위에 성장시키는데, 이때 사파이어 기판과 GaN계 질화물계 반도체는 격자상수 및 열팽창계수 차이가 크기 때문에 단결정의 성장이 매우 어려우며, 박막성장시 많은 결함이 존재한다. 또한, 사파이어 기판은 절연체 기판이기 때문에, 외부로부터 유입되는 정전기를 방출하기가 어려운 단점이 있으며, 상기 정전기로 인한 성능이 불량한 발광 소자가 발생하는 빈도수가 늘어나는 단점이 있다. 이는 소자의 신뢰성을 저하시키고, 패키지 공정에 있어서 제너 다이오드를 추가해야 하는 점 등의 여러 가지 제약이 따른다. 또한 상기 사파이어 기판은 열전도도가 낮기 때문에, 발광 소자의 구동 중에 발생하는 열을 외부로 방출하는데 어려움이 있으며, 이에 따라 상기 발광 소자의 고출력을 위한 높은 전류를 인가하는 데에도 제약이 따르게 되는 문제점이 있다.
In general, a GaN nitride semiconductor is grown on a sapphire substrate. At this time, a sapphire substrate and a GaN nitride semiconductor have a large difference in lattice constant and thermal expansion coefficient, making it difficult to grow single crystals and present many defects in thin film growth. In addition, since the sapphire substrate is an insulator substrate, it is difficult to discharge static electricity flowing from the outside, and there is a disadvantage in that the frequency of generating light emitting devices having poor performance due to the static electricity increases. This leads to several limitations such as lowering the reliability of the device and the need to add a zener diode in the packaging process. In addition, since the sapphire substrate has a low thermal conductivity, it is difficult to dissipate heat generated while the light emitting device is driven to the outside. Therefore, the sapphire substrate has a problem in that a high current for high output of the light emitting device is restricted. have.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 희생층을 습식 식각을 이용하여 제거함으로써, 질화물계 반도체 소자의 표면 거칠기와 평활도를 개선 시킬 수 있어, 접촉저항을 감소시키고, 동작 전압 불량 또는 누설전류(leakage current)를 억제할 수 있는 질화물계 반도체 소자의 제조 방법 및 상기 제조 방법에 의하여 제조되는 질화물계 반도체 소자를 제공하기 위한 것이다.The present invention is to solve the above problems, an object of the present invention, by removing the sacrificial layer by wet etching, it is possible to improve the surface roughness and smoothness of the nitride-based semiconductor device, thereby reducing the contact resistance, Disclosed is a method of manufacturing a nitride-based semiconductor device capable of suppressing an operating voltage failure or leakage current, and a nitride-based semiconductor device manufactured by the manufacturing method.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.
본 발명의 제1 측면은, 하기를 포함하는 질화물계 반도체 소자의 제조 방법을 제공할 수 있다:A first aspect of the present invention can provide a method of manufacturing a nitride-based semiconductor device comprising:
성장 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 제1 Al-도핑된 GaN층을 형성하는 단계; 상기 제1 Al-도핑된 GaN층 상에 형성하는 단계; 상기 희생층 상에, 상기 희생층에 접촉하는 제1 표면이 Ga 극성 및 N 극성 중 어느 하나의 극성을 갖고, 상기 제1 표면에 반대하는 제2 표면이 상기 Ga 극성 및 N 극성 중 상기 제1 표면과 다른 극성을 갖는 제2 Al-도핑된 GaN층을 형성하는 단계; 상기 제2 Al-도핑된 GaN층 상에 AlGaN층을 형성하는 단계; 상기 AlGaN층 상에 GaN층을 형성하는 단계; 레이저 리프트 오프(laser lift-off; LLO)를 이용하여, 상기 성장 기판, 상기 버퍼층 및 상기 제1 Al-도핑된 GaN층을 제거하는 단계; 및 습식 식각을 이용하여 상기 희생층을 제거하는 단계.Forming a buffer layer on the growth substrate; Forming a first Al-doped GaN layer on the buffer layer; Forming on the first Al-doped GaN layer; On the sacrificial layer, a first surface in contact with the sacrificial layer has one of Ga polarity and N polarity, and a second surface opposite to the first surface is the first of the Ga polarity and N polarity. Forming a second Al-doped GaN layer having a different polarity than the surface; Forming an AlGaN layer on the second Al-doped GaN layer; Forming a GaN layer on the AlGaN layer; Removing the growth substrate, the buffer layer and the first Al-doped GaN layer using a laser lift-off (LLO); And removing the sacrificial layer using wet etching.
본 발명의 일측에 따르면, 상기 성장 기판 상에 버퍼층을 형성하는 단계 전에, 상기 성장 기판 상에 마주하는 상기 버퍼층의 표면 극성이 변경되도록, 3족 원소 극성으로 이루어진 3족 원소 물질층을 형성하는 단계를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one aspect of the invention, before the step of forming a buffer layer on the growth substrate, forming a group III element material layer consisting of group III element polarity so that the surface polarity of the buffer layer facing on the growth substrate is changed It may be to include more, but is not limited thereto.
본 발명의 일측에 따르면, 상기 3족 원소 물질층을 형성하는 단계는, 상기 성장 기판 상에 Ga, Al, In 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 3족 원소를 형성하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one aspect of the present invention, the forming of the group 3 element material layer is to form a group 3 element including one selected from the group consisting of Ga, Al, In, and combinations thereof on the growth substrate. May be, but is not limited thereto.
본 발명의 일측에 따르면, 상기 희생층은 ZnO, AlN, SnO2, InN, In2O3, ITO, Si3N4, SiO2, SiC, ZrO2, BeMgO, MgZnO, ITO 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one aspect of the invention, the sacrificial layer is ZnO, AlN, SnO 2 , InN, In 2 O 3 , ITO, Si 3 N 4 , SiO 2 , SiC, ZrO 2 , BeMgO, MgZnO, ITO and combinations thereof It may be to include one selected from the group consisting of, but is not limited thereto.
본 발명의 일측에 따르면, 습식 식각을 이용하여 상기 희생층을 제거하는 단계는, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 산화크롬(CrO3), AZ400K(developer) 및 이들의 조합들로 이루어진 군에서 선택되는 용액을 이용하여 습식 식각을 수행하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one side of the present invention, the step of removing the sacrificial layer using wet etching, hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), May be a wet etching using a solution selected from the group consisting of phosphoric acid (H 3 PO 4 ), chromium oxide (CrO 3 ), AZ400K (developer) and combinations thereof, but is not limited thereto. .
본 발명의 일측에 따르면, 상기 습식 식각을 이용하여 상기 희생층을 제거하는 단계 후에, 접합층이 형성된 지지 기판 상에, 상기 GaN층, AlGaN층 및 제2 Al-도핑된 GaN층의 상기 GaN층과 상기 접합층이 마주하도록 접합시키는 단계를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one aspect of the invention, after the step of removing the sacrificial layer using the wet etching, the GaN layer of the GaN layer, AlGaN layer and the second Al-doped GaN layer on a support substrate on which a bonding layer is formed And bonding the bonding layer to face each other, but is not limited thereto.
본 발명의 일측에 따르면, 상기 GaN층과 상기 접합층이 마주하도록 접합시키는 단계 후에, 상기 제2 Al-도핑된 GaN층 상에 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. According to one aspect of the invention, after the step of bonding the GaN layer and the bonding layer to face, further comprising the step of forming a source electrode, a gate electrode and a drain electrode on the second Al-doped GaN layer May be, but is not limited thereto.
본 발명의 일측에 따르면, 상기 게이트 전극의 형성하기 전에, 상기 제2 Al-도핑된 GaN층의 상기 게이트 전극이 형성될 부분을 제거하는 단계를 더 포함하고, 상기 제거는 2차원 전자가스층 (2-DEG)이 제거될 때까지 수행하는 것일 수 있다.According to one aspect of the invention, prior to the formation of the gate electrode, further comprising the step of removing a portion of the second Al-doped GaN layer in which the gate electrode is to be formed, the removal is a two-dimensional electron gas layer (2 -DEG) may be performed until removed.
본 발명의 제2 측면은, 상기에 따른 방법에 의해 형성된 질화물계 반도체 소자를 제공할 수 있다.A second aspect of the present invention can provide a nitride based semiconductor device formed by the method according to the above.
본 발명의 일측에 따르면, 상기 습식 식각을 이용하여 상기 희생층을 제거하는 단계 후에, 오믹 접합층이 형성된 지지 기판 상에, 상기 GaN층, AlGaN층 및 제2 Al-도핑된 GaN층의 상기 GaN층과 상기 오믹 접합층이 마주하도록 접합시키는 단계를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one aspect of the invention, after the step of removing the sacrificial layer using the wet etching, on the support substrate on which the ohmic bonding layer is formed, the GaN of the GaN layer, AlGaN layer and the second Al-doped GaN layer The method may further include bonding the layer and the ohmic bonding layer to face each other, but is not limited thereto.
본 발명의 일측에 따르면, 상기 GaN층과 상기 오믹 접합층이 마주하도록 접합시키는 단계 후에, 상기 지지 기판 및 상기 제2 Al-도핑된 GaN층 상에 각각 하부 오믹 전극 및 상부 오믹 전극을 형성하는 단계를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one aspect of the invention, after the step of bonding the GaN layer and the ohmic bonding layer to face, forming a lower ohmic electrode and an upper ohmic electrode on the support substrate and the second Al-doped GaN layer, respectively It may be to include more, but is not limited thereto.
본 발명의 제 3 측면은, 상기에 따른 방법에 의해 형성된 질화물계 반도체 소자를 제공할 수 있다.A third aspect of the present invention can provide a nitride based semiconductor device formed by the method according to the above.
본 발명의 일측에 따르면, 상기 질화물계 반도체 소자는 노멀리 오프 타입인 것일 수 있다.
According to one side of the present invention, the nitride-based semiconductor device may be of a normally off type.
본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법 및 상기 제조 방법에 의하여 제조되는 질화물계 반도체 소자는, 질화물계 반도체층이 성장된 성장 기판을 레이저 리프트 오프를 이용하여 제거하고, 희생층을 습식 식각을 이용하여 제거함으로써, 표면 거칠기와 평활도를 개선시킬 수 있으며, 접촉저항을 감소시키고, 동작 전압 불량 또는 누설전류(leakage current)를 억제할 수 있으므로 질화물계 반도체 소자의 특성이 향상될 수 있다.
In the method of manufacturing the nitride semiconductor device according to the embodiment of the present invention and the nitride semiconductor device manufactured by the manufacturing method, the growth substrate on which the nitride semiconductor layer is grown is removed by laser lift-off, and the sacrificial layer is removed. By using the wet etching, the surface roughness and smoothness can be improved, the contact resistance can be reduced, and the operating voltage defect or the leakage current can be suppressed, so that the characteristics of the nitride semiconductor device can be improved. have.
도 1은 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법을 설명하기 위한 공정도이다.
도 3은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이다.
도 6a 내지 도 6j는 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자의 제조 방법을 설명하기 위한 공정도이다.
도 7은 본 발명의 실시예에 따른 GaN층 성장시 Al의 함유량을 0, 0.18%, 0.34%, 0.45%, 0.60%로 증가시켜 성장한 Al-도핑된 GaN의 PL 특성을 나타낸 그래프이다.
도 8은 본 발명의 실시예에 따른 Al 도핑된 GaN층을 성장시키기 위해, GaN층 성장시 Al의 함유량을 0에서 1%까지 도핑했을 때의 홀(Hall) 측정 그래프이다.
도 9는 본 발명의 실시예에 따른 레이저 리프트 오프 이후의 N-면(face) GaN 표면의 SEM 사진이다.
도 10은 본 발명의 실시예에 따른 건식 식각 후의 GaN층 표면 광학 사진이다.1 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to an embodiment of the present invention.
2A to 2J are process charts for describing a method of manufacturing a nitride based semiconductor device according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to still another embodiment of the present invention.
5 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to still another embodiment of the present invention.
6A through 6J are flowcharts illustrating a method of manufacturing a nitride based semiconductor device according to still another embodiment of the present invention.
FIG. 7 is a graph showing PL characteristics of Al-doped GaN grown by increasing Al content to 0, 0.18%, 0.34%, 0.45%, and 0.60% during GaN layer growth according to an embodiment of the present invention.
FIG. 8 is a graph of a Hall measurement when the Al content is doped from 0 to 1% during GaN layer growth to grow an Al doped GaN layer according to an embodiment of the present invention.
9 is a SEM photograph of the N-face GaN surface after laser lift-off in accordance with an embodiment of the present invention.
10 is an optical photo of the GaN layer surface after dry etching according to an embodiment of the present invention.
이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시 예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. Also, terminologies used herein are terms used to properly represent preferred embodiments of the present invention, which may vary depending on the user, intent of the operator, or custom in the field to which the present invention belongs. Therefore, the definitions of the terms should be made based on the contents throughout the specification. Like reference symbols in the drawings denote like elements.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between .
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout the specification, when a member is located on another member, it includes not only when a member is in contact with another member but also when another member exists between the two members.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
도 1은 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이고, 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 질화물계 반도체 소자의 제조 방법을 설명하기 위한 공정도이다. 도 1 및 도 2를 참조하여, 본 발명의 일 실시예에 따른 질화물계 반도체 소자 및 질화물계 반도체 소자의 제조 방법을 설명하도록 한다.
1 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to an exemplary embodiment of the present invention, and FIGS. 2A to 2J are flowcharts illustrating a method of manufacturing a nitride based semiconductor device according to an exemplary embodiment of the present invention. 1 and 2, a method of manufacturing a nitride based semiconductor device and a nitride based semiconductor device according to an embodiment of the present invention will be described.
본 발명의 일 실시예에 따른 질화물계 반도체 소자(100)는, 지지 기판(110), 접합층(120), GaN층(130), AlGaN층(140), 제2 Al-도핑된 질화물계 반도체층(150), 소스 전극(170), 드레인 전극(180) 및 게이트 전극(190)을 포함할 수 있다. The nitride based
먼저, 도 2a에 도시된 바와 같이, 성장 기판(210) 상에 버퍼층(220)을 형성할 수 있다. First, as shown in FIG. 2A, the
성장 기판(210)은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.The
버퍼층(220)은 추후에 형성될 GaN층(130) 사이의 격자 부정합을 완화하기 위해 형성할 수 있으며, 예를 들어, 저온에서 성장된 GaN층, AlN층, AlGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다. 버퍼층(120)은 GaN, AlN, AlGaN 및 이들의 조합들 외에도 성장 기판(210) 및 GaN층(130) 사이의 부정합으로 인한 스트레스를 완화하기 위한 격자상수를 갖는 물질이면 제한되지 않는다.The
이어서, 도 2b에 도시된 바와 같이, 버퍼층(220) 상에 제1 Al-도핑된 GaN층(230)을 형성할 수 있다.Subsequently, as illustrated in FIG. 2B, a first Al-doped
제1 Al-도핑된 GaN층(230)의 Al 함량은 약 0.1 중량% 내지 약 0.6 중량%일 수 있으나, 이에 제한되는 것은 아니다.The Al content of the first Al-doped
제1 Al-도핑된 GaN층(230)의 성장 방법은 특별히 제한되지 않고, 물리적 증착 방법, 화학적 증착 방법 모두 사용할 수 있으며, 유기금속 화학기상증착(metal organic chemical vapor deposition; MOCVD), 분자빔 에피택시(molecular beam epitaxy; MBE), 기상 에피택시(vapor phase epitaxy; VPE), 수소화물 기상 에피택시(hydride vapor phase epitaxy; HVPE), 유기금속 기상 에피택시(metal organic vapor phase epitaxy; MOVPE), 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD), 또는 원자층 증착(atomic layer deposition; ALD) 방법을 사용하여 성장시킬 수 있다.The growth method of the first Al-doped
이어서, 도 2c에 도시된 바와 같이, 제1 Al-도핑된 GaN층(230) 상에 희생층(240)을 형성할 수 있다.Subsequently, as shown in FIG. 2C, a
희생층(240)은 습식 식각이 가능한 물질로 이루어질 수 있으며, 예를 들어, ZnO, AlN, SnO2, InN, In2O3, ITO, Si3N4, SiO2, SiC, ZrO2, BeMgO, MgZnO, ITO 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The
희생층(240)은 예를 들어, 스퍼터링(sputtering), 분자빔 에피택시(molecular beam epitaxy; MBE), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 원자층 에피택시(atomic layer epitaxy; ALE), 펄스 레이저 증착(pulsed laser deposition; PLD), 화학기상증착(chemical vapor deposition; CVD), 졸겔(Sol-Gel), 및 원자층 증착(atomic layer deposition; ALD) 방법에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.The
이어서, 도 2d에 도시된 바와 같이, 희생층(240) 상에 제2 Al-도핑된 GaN층(150)을 형성할 수 있다.Subsequently, as illustrated in FIG. 2D, a second Al-doped
제2 Al-도핑된 GaN층(150)은 제1 Al-도핑된 GaN층(230)과 마찬가지로, 동일한 방법에 의해 형성될 수 있다.The second Al-doped
구체적으로, 제2 Al-도핑된 GaN층(150)은, 희생층(240) 상에, 희생층(240)에 접촉하는 제1 표면(150a)이 Ga 극성 및 N 극성 중 어느 하나의 극성을 갖고, 상기 제1 표면(150a)에 반대하는 제2 표면(150b)이 상기 Ga 극성 및 N 극성 중 상기 제1 표면(150a)과 다른 극성을 갖는 제2 Al-도핑된 GaN층(150)을 형성할 수 있는데, 도 2d의 확대도를 참조하면, 제2 Al-도핑된 GaN층(150)의 제1 표면(150a) 및 제2 표면(150b)의 결정 구조는, 3족 원소인 Ga 원소와 N 원소가 주기적으로 배열된 구조를 갖는다. 이 경우, 제2 Al-도핑된 GaN층(150) 중 제1 표면(150a)은 N 원소가 배열된 N 극성을 가질 수 있으며, AlGaN층(140)과 접하는 제2 표면(150b)은 Ga 원소가 배열된 Ga 극성을 가질 수 있다. 또한, 도면에는 도시되지 않았지만, 상기와 반대로, 제2 Al-도핑된 GaN층(150) 중 제1 표면(150a)은 Ga 원소가 배열된 Ga 극성을 가질 수 있으며, AlGaN층(140)과 접하는 제2 표면(150b)은 N 원소가 배열된 N 극성을 가질 수도 있다.Specifically, in the second Al-doped
이어서, 도 2e에 도시된 바와 같이, 제2 Al-도핑된 GaN층(150) 상에 AlGaN층(140)을 형성할 수 있다.Subsequently, as shown in FIG. 2E, an
AlGaN층(140) 또한, 제1 Al-도핑된 GaN층(230) 및 제2 Al-도핑된 GaN층(150)과 동일한 방법에 의해 형성될 수 있다.The
제2 Al-도핑된 GaN층(150) 상에 AlGaN층(140)을 형성할 경우, 제2 Al-도핑된 GaN층(150)과 AlGaN층(140)의 밴드갭 에너지 차이로 인해 제2 Al-도핑된 GaN층(150) 중의 상부 (상단부)에 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(미도시)이 형성되어 전류가 흐를 수 있는 채널층 역할을 할 수 있다.When the
이어서, 도 2f에 도시된 바와 같이, AlGaN층(140) 상에 GaN층(130)을 형성할 수 있다. GaN층(130) 또한, 제1 Al-도핑된 GaN층(230), 제2 Al-도핑된 GaN층(150) 및 AlGaN층(140)과 동일한 방법에 의해 형성될 수 있다.Subsequently, as shown in FIG. 2F, the
이어서, 도 2g에 도시된 바와 같이, 레이저 리프트 오프(laser lift-off; LLO)를 이용하여, 성장 기판(210), 버퍼층(220) 및 제1 Al-도핑된 GaN층(230)을 제거할 수 있다.Next, as shown in FIG. 2G, the
성장 기판(210) 하부에 레이저 빔을 조사하면, 레이저 빔이 성장 기판(210)을 투과하여 성장 기판(210), 버퍼층(220) 및 제1 Al-도핑된 GaN층(230)을 분리하여 제거할 수 있으나, 이에 제한되는 것은 아니다.When the laser beam is irradiated to the lower portion of the
이어서, 도 2h에 도시된 바와 같이, 습식 식각을 이용하여 희생층(240)을 제거할 수 있다.Subsequently, as shown in FIG. 2H, the
희생층(240)의 제거는, 예를 들어, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 산화크롬(CrO3), AZ400K(developer) 및 이들의 조합들로 이루어진 군에서 선택되는 습식 식각 용액을 이용하여 습식 식각을 수행하는 것일 수 있다.Removal of the
예를 들어, AlN층은 AZ400K(developer)를 이용하여 습식 식각을 수행할 수 있다. For example, the AlN layer may perform wet etching using AZ400K (developer).
리프트 오프에 의해, 성장 기판(210), 버퍼층(220) 및 제1 Al-도핑된 GaN층(230)이 제거된 상태에서, 습식 식각에 의해 버퍼층(220)이 제거되고, 남아있는 GaN층(130), AlGaN층(140) 및 제2 Al-도핑된 GaN층(150)의 성장 구조물(160)을 분리시킬 수 있다. 습식 식각에 의한 버퍼층(220)의 제거로 제2 Al-도핑된 GaN층(150)의 표면 거칠기와 평활도를 개선시킬 수 있다.By the lift-off, in a state in which the
이어서, 도 2i에 도시된 바와 같이, 접합층(120)이 형성된 지지 기판(110) 상에, GaN층(130)과 접합층(110)이 마주하도록 접합시킬 수 있다.Subsequently, as shown in FIG. 2I, the
접합층은 지지 기판(110)과 성장 구조물(160)을 접할시킬 수 있는 물질이면 제한하지 않으며, 예를 들어, 공융점 솔더, 고융점 솔더, 납이 없는 솔더, 금, 금 합금, 구리, 구리 합금, 티타늄, 티타늄 합금, 크롬, 크롬 합금, 니켈, 니켈 합금, 알루미늄, 알루미늄 합금, 바나듐, 바나듐 합금 및 이들의 조합들로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다.The bonding layer is not limited as long as it is a material capable of contacting the
이어서, 도 2j에 도시된 바와 같이, 상기 제2 Al-도핑된 GaN층(150) 양측 상에 각각 소스 전극(170), 드레인 전극(180)을 형성할 수 있으며, 소스 전극(170) 및 드레인 전극(180) 사이에 게이트 전극(190)을 형성할 수 있다. 상기 게이트 전극의 형성 전에 산화층을 추가로 형성할 수 있다.Subsequently, as illustrated in FIG. 2J,
소스 전극(170), 드레인 전극(180) 및 게이트 전극(190)은 각각 독립적으로 예를 들어, Ag, Au, Al, Cu, Cr, Ni, Pa, Pt, Rh, Sn, Ta, Ti, W, Mo 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다. 소스 전극(170), 드레인 전극(180) 및 게이트 전극(190)은 각각 독립적으로 예를 들어, 스퍼터링(sputtering), 분자빔 에피택시(molecular beam epitaxy), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 원자층 에피택시(atomic layer epitaxy; ALE), 펄스 레이저 증착(pulsed laser deposition; PLD), 화학기상증착(chemical vapor deposition; CVD), 졸겔(Sol-Gel), 또는 원자층 증착(atomic layer deposition; ALD) 방법에 의해 형성될 수 있다.
The
본원의 일 실시예에 따른 질화물계 반도체 소자의 구조는, 레이저 리프트 오프에 의해 제거된 부분은 표면이 매우 거친 표면이 생길 수 있으며, 이 표면 거칠기가 다른 층들 (성장 기판 상에 형성된 모든 층들)에 영향을 끼칠 수 있지만 희생층(240)에 의해 완화될 수 있으며, 희생층(240)을 습식 식각함으로써 표면 거칠기와 평활도를 개선시킬 수 있어, 제2 Al-도핑된 GaN층(150)의 결정성을 향상시킬 수 있다. 이에 따라, 제2 Al-도핑된 GaN층(150) 상에 형성되는 소스 전극(170), 드레인 전극(180), 및 게이트 전극(190)과의 접촉저항을 감소시킴으로써, 표면 거칠기로 인하여 발생되는 동작 전압 불량 또는 누설전류(leakage current)를 방지할 수 있으며, 질화물계 반도체 소자의 전기적 특성이 향상될 수 있다.According to the structure of the nitride-based semiconductor device according to an embodiment of the present application, the portion removed by the laser lift-off may have a very rough surface, the surface roughness of the other layers (all layers formed on the growth substrate) It may affect, but may be alleviated by the
도 3은 본 발명의 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도로서, 상기 게이트 전극의 형성하기 전에, 상기 제2 Al-도핑된 GaN층(150)의 상기 게이트 전극(190)이 형성될 부분을 제거하는 단계를 더 포함하고, 상기 제거는 2차원 전자가스층 (2-DEG)이 제거될 때까지 수행하는 것일 수 있다. 상기 제거로 2차원 전자가스층 (2-DEG)이 단절되어 노멀리 오프 타입의 특성을 나타낼 수 있다.
3 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to another embodiment of the present invention. Before forming the gate electrode, the
또한, 도 4는 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도로서, 성장 기판(210) 상에 버퍼층(220)을 형성하는 단계 전에, 상기 성장 기판 상에 마주하는 상기 버퍼층(220)의 표면 극성이 변경되도록, 3족 원소 극성으로 이루어진 3족 원소 물질층(215)을 추가적으로 형성할 수 있다. 3족 원소 물질층(215)은 예를 들어, Ga, Al, In 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 3족 원소 물질층(215)을 추가적으로 형성함으로써, 성장 기판(210), 버퍼층(220) 및 제1 Al-도핑된 GaN층(230)의 제거를 위한 레이저 리프트 오프를 수행할 때, 표면 거칠기 및 평활도를 개선시킬 수 있다. 이 경우, GaN층(130) 중의 하부 (하단부)에 2차원 전자가스층(2-dimensional electron gas, 2-DEG)(미도시)이 형성되어 전류가 흐를 수 있는 채널층 역할을 할 수 있다.
4 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to still another embodiment of the present invention, and before the
도 5는 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자의 구조를 나타내는 단면도이고, 도 6a 내지 도 6j는 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자의 제조 방법을 설명하기 위한 공정도이다. 도 5 및 도 6을 참조하여, 본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자 및 질화물계 반도체 소자의 제조 방법을 설명하도록 한다.
5 is a cross-sectional view illustrating a structure of a nitride based semiconductor device according to still another embodiment of the present invention, and FIGS. 6A to 6J are flowcharts illustrating a method of manufacturing a nitride based semiconductor device according to another embodiment of the present invention. to be. 5 and 6, a method of manufacturing a nitride based semiconductor device and a nitride based semiconductor device according to still another embodiment of the present invention will be described.
본 발명의 또 다른 실시예에 따른 질화물계 반도체 소자(300)는, 지지 기판(310), 접합층(320), GaN층(330), AlGaN층(340), 제2 Al-도핑된 질화물계 반도체층(350), 상부 오믹 전극(370), 하부 오믹 전극(380)을 포함할 수 있다. In the nitride-based
먼저, 도 6a에 도시된 바와 같이, 성장 기판(410) 상에 버퍼층(420)을 형성할 수 있다.First, as shown in FIG. 6A, a
성장 기판(210)은 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.The
버퍼층(420)은 추후에 형성될 GaN층(130) 사이의 격자 부정합을 완화하기 위해 형성할 수 있으며, 예를 들어, 저온에서 성장된 GaN층, AlN층, AlGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다. 버퍼층(420)은 GaN, AlN, AlGaN 및 이들의 조합들 외에도 성장 기판(410) 및 GaN층(470) 사이의 부정합으로 인한 스트레스를 완화하기 위한 격자상수를 갖는 물질이면 제한되지 않는다.The
이어서, 도 6b에 도시된 바와 같이, 버퍼층(420) 상에 제1 Al-도핑된 GaN층(430)을 형성할 수 있다.Subsequently, as illustrated in FIG. 6B, a first Al-doped
제1 Al-도핑된 GaN층(430)의 Al 함량은 약 0.1 중량% 내지 약 0.6 중량%일 수 있으나, 이에 제한되는 것은 아니다.The Al content of the first Al-doped
제1 Al-도핑된 GaN층(430)의 성장 방법은 특별히 제한되지 않고, 물리적 증착 방법, 화학적 증착 방법 모두 사용할 수 있으며, 유기금속 화학기상증착(metal organic chemical vapor deposition; MOCVD), 분자빔 에피택시(molecular beam epitaxy; MBE), 기상 에피택시(vapor phase epitaxy; VPE), 수소화물 기상 에피택시(hydride vapor phase epitaxy; HVPE), 유기금속 기상 에피택시(metal organic vapor phase epitaxy; MOVPE), 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD), 또는 원자층 증착(atomic layer deposition; ALD) 방법을 사용하여 성장시킬 수 있다.The growth method of the first Al-doped
이어서, 도 6c에 도시된 바와 같이, 제1 Al-도핑된 GaN층(430) 상에 희생층(440)을 형성할 수 있다.Subsequently, as illustrated in FIG. 6C, a
희생층(440)은 습식 식각이 가능한 물질로 이루어질 수 있으며, 예를 들어, ZnO, AlN, SnO2, InN, In2O3, ITO, Si3N4, SiO2, SiC, ZrO2, BeMgO, MgZnO, ITO 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The
희생층(440)은 예를 들어, 스퍼터링(sputtering), 분자빔 에피택시(molecular beam epitaxy; MBE), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 원자층 에피택시(atomic layer epitaxy; ALE), 펄스 레이저 증착(pulsed laser deposition; PLD), 화학기상증착(chemical vapor deposition; CVD), 졸겔(Sol-Gel), 및 원자층 증착(atomic layer deposition; ALD) 방법에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.The
이어서, 도 6d에 도시된 바와 같이, 희생층(440) 상에 제2 Al-도핑된 GaN층(450)을 형성할 수 있다.Subsequently, as illustrated in FIG. 6D, a second Al-doped GaN layer 450 may be formed on the
제2 Al-도핑된 GaN층(450)은 제1 Al-도핑된 GaN층(430)과 마찬가지로, 동일한 방법에 의해 형성될 수 있다.The second Al-doped GaN layer 450 may be formed by the same method as the first Al-doped
구체적으로, 제2 Al-도핑된 GaN층(450)은, 희생층(440) 상에, 희생층(440)에 접촉하는 제1 표면(450a)이 Ga 극성 및 N 극성 중 어느 하나의 극성을 갖고, 상기 제1 표면(450a)에 반대하는 제2 표면(450b)이 상기 Ga 극성 및 N 극성 중 상기 제1 표면(450a)과 다른 극성을 갖는 제2 Al-도핑된 GaN층(450)을 형성할 수 있는데, 도 6d의 확대도를 참조하면, 제2 Al-도핑된 GaN층(450)의 제1 표면(450a) 및 제2 표면(450b)의 결정 구조는, 3족 원소인 Ga 원소와 N 원소가 주기적으로 배열된 구조를 갖는다. 이 경우, 제2 Al-도핑된 GaN층(450) 중 제1 표면(450a)은 N 원소가 배열된 N 극성을 가질 수 있으며, AlGaN층(440)과 접하는 제2 표면(450b)은 Ga 원소가 배열된 Ga 극성을 가질 수 있다. 또한, 도면에는 도시되지 않았지만, 상기와 반대로, 제2 Al-도핑된 GaN층(450) 중 제1 표면(450a)은 Ga 원소가 배열된 Ga 극성을 가질 수 있으며, AlGaN층(440)과 접하는 제2 표면(450b)은 N 원소가 배열된 N 극성을 가질 수도 있다.Specifically, in the second Al-doped GaN layer 450, on the
이어서, 도 6e에 도시된 바와 같이, 제2 Al-도핑된 GaN층(450) 상에 AlGaN층(440)을 형성할 수 있다.Subsequently, as shown in FIG. 6E, an
AlGaN층(440) 또한, 제1 Al-도핑된 GaN층(430) 및 제2 Al-도핑된 GaN층(450)과 동일한 방법에 의해 형성될 수 있다.The
이어서, 도 6f에 도시된 바와 같이, AlGaN층(440) 상에 GaN층(430)을 형성할 수 있다.Subsequently, as shown in FIG. 6F, a
GaN층(430) 또한, 제1 Al-도핑된 GaN층(430), 제2 Al-도핑된 GaN층(450) 및 AlGaN층(440)과 동일한 방법에 의해 형성될 수 있다.The
이어서, 도 6g에 도시된 바와 같이, 레이저 리프트 오프(laser lift-off; LLO)를 이용하여, 성장 기판(410), 버퍼층(420) 및 제1 Al-도핑된 GaN층(430)을 제거할 수 있다.Subsequently, as shown in FIG. 6G, the
성장 기판(410) 하부에 레이저 빔을 조사하면, 레이저 빔이 성장 기판(410)을 투과하여 성장 기판(410), 버퍼층(420) 및 제1 Al-도핑된 GaN층(430) 부분을 분리시켜 성장 기판(410)을 제거할 수 있다.When the laser beam is irradiated below the
이어서, 도 6h에 도시된 바와 같이, 습식 식각을 이용하여 희생층(440)을 제거할 수 있다.Subsequently, as shown in FIG. 6H, the
희생층(440)의 제거는, 예를 들어, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 산화크롬(CrO3), AZ400K(developer) 및 이들의 조합들로 이루어진 군에서 선택되는 습식 식각 용액을 이용하여 습식 식각을 수행하는 것일 수 있다.Removal of the
예를 들어, AlN층은 AZ400K(developer)를 이용하여 습식 식각을 수행할 수 있다.For example, the AlN layer may perform wet etching using AZ400K (developer).
레이저 리프트 오프에 의해, 성장 기판(410), 버퍼층(420) 및 제1 Al-도핑된 GaN층(430)이 제거된 상태에서, 희생층(440)의 습식 식각에 의해 희생층(440)이 제거되고, 남아있는 GaN층(330), AlGaN층(340) 및 제2 Al-도핑된 GaN층(350)의 성장 구조물(160)을 분리시킬 수 있다. 습식 식각에 의한 버퍼층(420)의 제거로 제2 Al-도핑된 GaN층(350)의 표면 거칠기와 평활도를 개선시킬 수 있다.The
이어서, 도 6i에 도시된 바와 같이, 오믹 접합층(320)이 형성된 지지 기판(310) 상에, GaN층(330)과 오믹 접합층(320)이 마주하도록 접합시킬 수 있다.Subsequently, as shown in FIG. 6I, the
오믹 접합층(320)은 예를 들어, Ni/Au, CuInO2/Au, ITO/Au, Ni/Pt/Au, Pt/Au 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The
이어서, 도 6j에 도시된 바와 같이, 지지 기판(310) 및 제2 Al-도핑된 GaN층(350) 상에 각각 하부 오믹 전극(370) 및 상부 오믹 전극(380)을 형성할 수 있다.Subsequently, as shown in FIG. 6J, the lower
하부 오믹 전극(370) 및 상부 오믹 전극(380)은 각각 독립적으로 예를 들어, Ni, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다. 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다. 하부 오믹 전극(370) 및 상부 오믹 전극(380)은 각각 독립적으로 예를 들어, 스퍼터링(sputtering), 분자빔 에피택시(molecular beam epitaxy), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 원자층 에피택시(atomic layer epitaxy; ALE), 펄스 레이저 증착(pulsed laser deposition; PLD), 화학기상증착(chemical vapor deposition; CVD), 졸겔(Sol-Gel), 또는 원자층 증착(atomic layer deposition; ALD) 방법에 의해 형성될 수 있다.
The lower
본원의 또 다른 실시예에 따른 질화물계 반도체 소자의 구조는, 레이저 리프트 오프에 의해 제거된 부분은 표면이 매우 거친 표면이 생길 수 있으며, 이 표면 거칠기가 다른 층들 (성장 기판 상에 형성된 모든 층들)에 영향을 끼칠 수 있지만 희생층(440)에 의해 완화될 수 있으며, 희생층(240)을 습식 식각함으로써 표면 거칠기와 평활도를 개선 시킬 수 있어, 제2 Al-도핑된 GaN층(350)의 결정성을 향상시킬 수 있다. 이에 따라, 제2 Al-도핑된 GaN층(350) 상에 형성되는 상부 오믹 전극(380)과의 접촉저항을 감소시킴으로써, 표면 거칠기로 인하여 발생되는 동작 전압 불량 또는 누설전류(leakage current)를 방지할 수 있으며, 질화물계 반도체 소자의 전기적 특성이 향상될 수 있다.
In the structure of the nitride-based semiconductor device according to another embodiment of the present application, the portion removed by the laser lift-off may have a very rough surface, the surface roughness of the layer (all layers formed on the growth substrate) It may affect, but may be relaxed by the
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to the following examples. However, the following examples are for illustrative purposes only and are not intended to limit the scope of the present invention.
[[ 실시예Example ]]
사파이어 기판 상에 저온 GaN 버퍼층, 제1 Al-도핑된 GaN층, ZnO 희생층, 제2 Al-도핑된 GaN층, AlGaN층 및 GaN층을 순차적으로 적층하여 형성한 후, 사파이어 기판을 레이저 리프트 오프 기술을 이용하여 제거하고, KOH를 이용하여 ZnO 희생층을 제거함으로써, GaN층, AlGaN층 및 제2 Al-도핑된 GaN층을 분리시켰다. 이후, 기판 상에 접합층을 이용하여, GaN층, AlGaN층 및 제2 Al-도핑된 GaN층을 본딩 물질과 GaN층이 마주하도록 접합시키고, 제2 Al-도핑된 GaN층 상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하여, N-face GaN 전력 이종접합 전계효과 트랜지스터(hetero junction field effect transistor; HFET) 구조의 질화물계 반도체 소자를 제조 하였다. After the low-temperature GaN buffer layer, the first Al-doped GaN layer, the ZnO sacrificial layer, the second Al-doped GaN layer, the AlGaN layer, and the GaN layer are sequentially formed on the sapphire substrate, the sapphire substrate is laser lifted off. The GaN layer, the AlGaN layer, and the second Al-doped GaN layer were separated by removing using a technique and removing a ZnO sacrificial layer using KOH. Then, using the bonding layer on the substrate, the GaN layer, the AlGaN layer and the second Al-doped GaN layer are bonded so that the bonding material and the GaN layer face each other, and the source electrode on the second Al-doped GaN layer, A drain electrode and a gate electrode were formed to fabricate a nitride semiconductor device having an N-face GaN power heterojunction field effect transistor (HFET) structure.
본 실시예는, 사파이어가 가지는 방열특성의 한계를 레이저 리프트 오프 기술과 웨이퍼 접합(wafer bonding) 기술을 이용하여 열방출 특성을 개선하여 고전력 소자에 응용할 수 있다. 또한, 레이저 리프트 오프 이후에 N-face GaN 표면에 있는 Ga 드롭(drop)과 버퍼층으로 인한 거친 표면으로 인하여 발생되는 동작전압 불량이나 표면 누설 전류를 제어 할 수 있도록 GaN층 성장 중에 습식 식각이 가능한 ZnO층을 희생층으로서 삽입함으로써, 레이저 리프트 오프 이후에 표면을 보호할 수 있다. 결정성이 향상된 부분에서 채널층으로서 Al-도핑된 GaN층을 형성하기 위하여, GaN층에 Al을 도핑하여 Ga 공격자(vacancy)와 같은 결함을 줄일 수 있다. 도 7은 GaN층 성장시 Al의 함유량을 0, 0.18%, 0.34%, 0.45%, 0.60%로 증가시켜 성장한 Al-도핑된 GaN의 PL 특성을 나타낸 그래프이다. Al의 함유량이 0.45%인 Al-도핑된 GaN층이 도핑되지 않은 GaN층에 비하여 약 10배 정도 강도(intensity)가 향상되었다. 이는 소량의 Al이 GaN 성장시에 등전자적(isoelectronic)으로 도핑됨으로써 비방사 재결합 센터(nonradiative recombination center)와 같은 재결합 준위를 감소시켜 향상된 광특성을 보인다. In this embodiment, the heat dissipation characteristic of sapphire can be applied to a high power device by improving heat dissipation characteristics by using a laser lift-off technique and a wafer bonding technique. In addition, ZnO can be wet-etched during GaN layer growth to control the operating voltage failure or surface leakage current caused by the Ga drop on the N-face GaN surface and the rough surface caused by the buffer layer after laser lift-off. By inserting the layer as a sacrificial layer, the surface can be protected after laser lift off. In order to form an Al-doped GaN layer as a channel layer in an improved crystallinity, Al may be doped into the GaN layer to reduce defects such as Ga attackers. FIG. 7 is a graph showing PL characteristics of Al-doped GaN grown by increasing the Al content to 0, 0.18%, 0.34%, 0.45%, and 0.60% during GaN layer growth. The Al-doped GaN layer having an Al content of 0.45% has about 10 times improved intensity as compared to the undoped GaN layer. This is because a small amount of Al isoelectronically doped during GaN growth, thereby reducing recombination levels such as nonradiative recombination centers, thereby improving optical properties.
도 8은 Al 도핑된 GaN층을 성장시키기 위해, GaN층 성장시 Al의 함유량을 0에서 1%까지 도핑했을 때의 홀(Hall) 측정값을 나타내고 있다. Si을 도핑했을 때와 같이 Al의 함유량 1%까지 증가됨에 따라 도핑농도가 증가되었다. Al의 함유량이 약 0.45%일 때, 약 600cm2/Vs의 이동도가 증가됨을 볼 수 있으며 3×1017/cm3의 도핑농도를 나타내는 것을 볼 수 있다. 이와 같이, 소량의 Al을 GaN층 성장할 때 도핑시킴으로써 전자를 포획하는 Ga 공격자(vacancy)와 같은 결함들을 감소시키므로 결정성을 향상시킴과 동시에 캐리어(carrier)의 수를 증가시켜 전기적인 특성 및 광학적인 특성을 향상시킬 수 있었다. 그러나 Al 함유량이 0.60% 이상 함유되게 되면 다시 광특성 및 전기적인 특성이 저하되는 것을 볼 수 있으며 약 Al 함유량이 0.45%에서 가장 좋은 특성이 나타났다.FIG. 8 illustrates Hall measured values when the Al content is doped from 0 to 1% during the GaN layer growth in order to grow the Al doped GaN layer. As doping with Si increased the doping concentration as the Al content increased to 1%. When the Al content is about 0.45%, it can be seen that the mobility of about 600 cm 2 / Vs is increased and shows a doping concentration of 3 × 10 17 / cm 3 . As such, doping of a small amount of Al in GaN layer reduces defects such as Ga vacancy that traps electrons, thereby improving crystallinity and increasing the number of carriers to increase electrical properties and optical properties. Properties could be improved. However, when the Al content is more than 0.60%, it can be seen that the optical and electrical properties are lowered again.
도 9는 레이저 리프트 오프 이후의 N-면(face) GaN층 표면의 SEM 사진을 나타내고 있다. 도 9에서 보는 것과 같이, Ga 드롭(drop)과 남아있는 LT-버퍼 GaN층으로 인하여 표면의 거친 모습을 볼 수 있다. ICP-RIE와 같은 건식 식각을 하게 되면, 도 10의 광학 사진에서 보는 것과 같이, 표면의 거칠기가 식각된 GaN층 표면까지 투영되는 문제점이 있다. KOH로 습식 식각을 하게 되면 N-면(face)을 가지는 GaN층은 더욱 심하게 거친 표면을 가지게 된다. 이와 같은 표면의 거칠기는 금속 전극과의 접촉 저항을 높이고 표면으로의 누설전류를 초래할 수 있는 단점이 있다. 이와 같은 문제점을 개선하기 위해 식각하려는 위치에 ZnO층을 성장하게 되면 GaN층 및 ZnO층의 식각률(etching rate)의 차이점을 이용하여 습식 식각을 통하여 ZnO층를 식각함으로써, 평탄한 표면을 얻을 수 있다.
9 shows an SEM image of the surface of an N-face GaN layer after laser lift-off. As shown in FIG. 9, the roughness of the surface can be seen due to the Ga drop and the remaining LT-buffer GaN layer. When dry etching is performed such as ICP-RIE, there is a problem that the surface roughness is projected to the etched GaN layer surface as shown in the optical photo of FIG. 10. When wet etching with KOH, the GaN layer with N-face has a more rough surface. Such roughness of the surface has a disadvantage of increasing the contact resistance with the metal electrode and causing leakage current to the surface. When the ZnO layer is grown at the position to be etched to improve such a problem, a flat surface may be obtained by etching the ZnO layer through wet etching by using a difference in etching rates of the GaN layer and the ZnO layer.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
100, 300: 질화물계 반도체 소자
110, 310: 지지 기판
120: 접합층
150, 350: 제2 Al-도핑된 질화물계 반도체층
160, 360: 성장 구조물
170: 소스 전극
180: 드레인 전극
190: 게이트 전극
210, 410: 성장 기판
220, 420: 버퍼층
230, 430: 제1 Al-도핑된 GaN층
240, 440: 희생층
320: 오믹 접합층
370: 하부 오믹 전극
380: 상부 오믹 전극100 and 300: nitride semiconductor element
110, 310: support substrate
120: bonding layer
150, 350: second Al-doped nitride based semiconductor layer
160, 360: growth structure
170: source electrode
180: drain electrode
190: gate electrode
210, 410: growth substrate
220, 420: buffer layer
230, 430: first Al-doped GaN layer
240, 440: sacrificial layer
320: ohmic bonding layer
370: lower ohmic electrode
380: upper ohmic electrode
Claims (12)
상기 버퍼층 상에 제1 Al-도핑된 GaN층을 형성하는 단계;
상기 제1 Al-도핑된 GaN층 상에 희생층을 형성하는 단계;
상기 희생층 상에, 상기 희생층에 접촉하는 제1 표면이 Ga 극성 및 N 극성 중 어느 하나의 극성을 갖고, 상기 제1 표면에 반대하는 제2 표면이 상기 Ga 극성 및 N 극성 중 상기 제1 표면과 다른 극성을 갖는 제2 Al-도핑된 GaN층을 형성하는 단계;
상기 제2 Al-도핑된 GaN층 상에 AlGaN층을 형성하는 단계;
상기 AlGaN층 상에 GaN층을 형성하는 단계;
레이저 리프트 오프(laser lift-off; LLO)를 이용하여, 상기 성장 기판, 상기 버퍼층 및 상기 제1 Al-도핑된 GaN층을 제거하는 단계; 및
습식 식각을 이용하여 상기 희생층을 제거하는 단계
를 포함하는, 질화물계 반도체 소자의 제조 방법.
Forming a buffer layer on the growth substrate;
Forming a first Al-doped GaN layer on the buffer layer;
Forming a sacrificial layer on the first Al-doped GaN layer;
On the sacrificial layer, a first surface in contact with the sacrificial layer has one of Ga polarity and N polarity, and a second surface opposite to the first surface is the first of the Ga polarity and N polarity. Forming a second Al-doped GaN layer having a different polarity than the surface;
Forming an AlGaN layer on the second Al-doped GaN layer;
Forming a GaN layer on the AlGaN layer;
Removing the growth substrate, the buffer layer and the first Al-doped GaN layer using a laser lift-off (LLO); And
Removing the sacrificial layer using wet etching
A method of manufacturing a nitride-based semiconductor device comprising a.
상기 성장 기판 상에 버퍼층을 형성하는 단계 전에, 상기 성장 기판 상에 마주하는 상기 버퍼층의 표면 극성이 변경되도록, 3족 원소 극성으로 이루어진 3족 원소 물질층을 형성하는 단계
를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
The method of claim 1,
Before forming the buffer layer on the growth substrate, forming a group III element material layer having a group III element polarity such that the surface polarity of the buffer layer facing the growth substrate is changed.
Further comprising, the nitride-based semiconductor device manufacturing method.
상기 3족 원소 물질층을 형성하는 단계는,
상기 성장 기판 상에 Ga, Al, In 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 3족 원소를 형성하는 것인, 질화물계 반도체 소자의 제조 방법.
3. The method of claim 2,
Forming the Group 3 element material layer,
Forming a group III element including the one selected from the group consisting of Ga, Al, In and combinations thereof on the growth substrate, a method for manufacturing a nitride-based semiconductor device.
상기 희생층은 ZnO, AlN, SnO2, InN, In2O3, ITO, Si3N4, SiO2, SiC, ZrO2, BeMgO, MgZnO, ITO 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 질화물계 반도체 소자의 제조 방법.
The method of claim 1,
The sacrificial layer is selected from the group consisting of ZnO, AlN, SnO 2 , InN, In 2 O 3 , ITO, Si 3 N 4 , SiO 2 , SiC, ZrO 2 , BeMgO, MgZnO, ITO and combinations thereof A method of manufacturing a nitride-based semiconductor device that comprises.
습식 식각을 이용하여 상기 희생층을 제거하는 단계는,
염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 산화크롬(CrO3), AZ400K 및 이들의 조합들로 이루어진 군에서 선택되는 용액을 이용하여 습식 식각을 수행하는 것인, 질화물계 반도체 소자의 제조 방법.
The method of claim 1,
Removing the sacrificial layer by using wet etching,
Hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), chromium oxide (CrO 3 ), AZ400K and their Wet etching is performed using a solution selected from the group consisting of combinations, a method for manufacturing a nitride-based semiconductor device.
상기 습식 식각을 이용하여 상기 희생층을 제거하는 단계 후에,
접합층이 형성된 지지 기판 상에, 상기 GaN층, AlGaN층 및 제2 Al-도핑된 GaN층의 상기 GaN층과 상기 접합층이 마주하도록 접합시키는 단계
를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
The method of claim 1,
After removing the sacrificial layer using the wet etching,
Bonding the GaN layer and the bonding layer of the GaN layer, the AlGaN layer, and the second Al-doped GaN layer to face each other on the support substrate on which the bonding layer is formed;
Further comprising, the nitride-based semiconductor device manufacturing method.
상기 GaN층과 상기 접합층이 마주하도록 접합시키는 단계 후에,
상기 제2 Al-도핑된 GaN층 상에 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 단계
를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
The method according to claim 6,
After the step of bonding the GaN layer and the bonding layer facing,
Forming a source electrode, a gate electrode and a drain electrode on the second Al-doped GaN layer
Further comprising, the nitride-based semiconductor device manufacturing method.
상기 게이트 전극의 형성하기 전에,
상기 제2 Al-도핑된 GaN층의 상기 게이트 전극이 형성될 부분을 제거하는 단계;
를 더 포함하고,
상기 제거는 2차원 전자가스층 (2-DEG)이 제거될 때까지 수행하는 것인,
질화물계 반도체 소자의 제조 방법.
The method of claim 7, wherein
Before the formation of the gate electrode,
Removing a portion of the second Al-doped GaN layer in which the gate electrode is to be formed;
Further comprising:
The removal is performed until the two-dimensional electron gas layer (2-DEG) is removed,
A method for producing a nitride semiconductor device.
상기 습식 식각을 이용하여 상기 희생층을 제거하는 단계 후에,
오믹 접합층이 형성된 지지 기판 상에, 상기 GaN층, AlGaN층 및 제2 Al-도핑된 GaN층의 상기 GaN층과 상기 오믹 접합층이 마주하도록 접합시키는 단계
를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
The method of claim 1,
After removing the sacrificial layer using the wet etching,
Bonding the GaN layer and the ohmic bonding layer of the GaN layer, the AlGaN layer, and the second Al-doped GaN layer to face each other on the support substrate on which the ohmic bonding layer is formed;
Further comprising, the nitride-based semiconductor device manufacturing method.
상기 GaN층과 상기 오믹 접합층이 마주하도록 접합시키는 단계 후에,
상기 지지 기판 및 상기 제2 Al-도핑된 GaN층 상에 각각 하부 오믹 전극 및 상부 오믹 전극을 형성하는 단계
를 더 포함하는, 질화물계 반도체 소자의 제조 방법.
10. The method of claim 9,
After the step of bonding the GaN layer and the ohmic bonding layer facing,
Forming a lower ohmic electrode and an upper ohmic electrode on the support substrate and the second Al-doped GaN layer, respectively
Further comprising, the nitride-based semiconductor device manufacturing method.
A nitride based semiconductor device formed by the method according to any one of claims 1 to 10.
상기 질화물계 반도체 소자는 노멀리 오프 타입인 것인, 질화물계 반도체 소자.12. The method of claim 11,
The nitride-based semiconductor device is a normally off type, nitride-based semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120088172A KR20140022131A (en) | 2012-08-13 | 2012-08-13 | Preparing method for light emitting device module and nitride based semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120088172A KR20140022131A (en) | 2012-08-13 | 2012-08-13 | Preparing method for light emitting device module and nitride based semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140022131A true KR20140022131A (en) | 2014-02-24 |
Family
ID=50268185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120088172A KR20140022131A (en) | 2012-08-13 | 2012-08-13 | Preparing method for light emitting device module and nitride based semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20140022131A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015191088A1 (en) * | 2014-06-13 | 2015-12-17 | Intel Corporation | High electron mobility transistor fabrication process on reverse polarized substrate by layer transfer |
US10014216B2 (en) | 2015-05-19 | 2018-07-03 | Korea Institute Of Science And Technology | Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for III-V direct growth and semiconductor device manufactured using the same |
-
2012
- 2012-08-13 KR KR1020120088172A patent/KR20140022131A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015191088A1 (en) * | 2014-06-13 | 2015-12-17 | Intel Corporation | High electron mobility transistor fabrication process on reverse polarized substrate by layer transfer |
US9935191B2 (en) | 2014-06-13 | 2018-04-03 | Intel Corporation | High electron mobility transistor fabrication process on reverse polarized substrate by layer transfer |
TWI628796B (en) * | 2014-06-13 | 2018-07-01 | 英特爾股份有限公司 | High electron mobility transistor fabrication process on reverse polarized substrate by layer transfer |
US10014216B2 (en) | 2015-05-19 | 2018-07-03 | Korea Institute Of Science And Technology | Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for III-V direct growth and semiconductor device manufactured using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5003033B2 (en) | GaN thin film bonded substrate and manufacturing method thereof, and GaN-based semiconductor device and manufacturing method thereof | |
JP5292716B2 (en) | Compound semiconductor device | |
KR102288118B1 (en) | Ohmic contact to semiconductor | |
EP1881537A1 (en) | Nitride semiconductor element and production method therefor | |
US10319829B2 (en) | Method and system for in-situ etch and regrowth in gallium nitride based devices | |
US8981432B2 (en) | Method and system for gallium nitride electronic devices using engineered substrates | |
JP2014154887A (en) | Vertical gallium nitride transistors and method for manufacturing the same | |
KR20120032258A (en) | Gallium nitride based semiconductor device and method of manufacturing the same | |
US9153682B2 (en) | Semiconductor device | |
US8815688B2 (en) | Method of manufacturing power device | |
EP2555248A1 (en) | Schottky barrier diode and method for manufacturing the same | |
JP2009032803A (en) | Field effect transistor and its manufacturing method | |
US20150200265A1 (en) | Solder-containing semiconductor device, mounted solder-containing semiconductor device, producing method and mounting method of solder-containing semiconductor device | |
TWI569439B (en) | Semiconductor cell | |
JP2007036010A (en) | Schottky barrier diode equipment and its manufacturing method | |
JP2005285869A (en) | Epitaxial substrate and semiconductor device using the same | |
JP2007207869A (en) | Nitride semiconductor light-emitting device | |
US8946032B2 (en) | Method of manufacturing power device | |
KR20140022131A (en) | Preparing method for light emitting device module and nitride based semiconductor device using the same | |
KR20090114870A (en) | Manufacturing method of nitride semiconductor light emitting device | |
CN106486545A (en) | Semiconductor unit | |
JP7461630B2 (en) | High electron mobility transistor device, semiconductor multilayer mirror and vertical diode | |
KR20140012445A (en) | Nitride based semiconductor device and method for manufacturing the same | |
JP2017130579A (en) | Semiconductor device, electronic component, electronic equipment, and method of manufacturing semiconductor device | |
JP2007088186A (en) | Semiconductor device and its fabrication process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |