JP2007036010A - Schottky barrier diode equipment and its manufacturing method - Google Patents
Schottky barrier diode equipment and its manufacturing method Download PDFInfo
- Publication number
- JP2007036010A JP2007036010A JP2005218656A JP2005218656A JP2007036010A JP 2007036010 A JP2007036010 A JP 2007036010A JP 2005218656 A JP2005218656 A JP 2005218656A JP 2005218656 A JP2005218656 A JP 2005218656A JP 2007036010 A JP2007036010 A JP 2007036010A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gallium nitride
- electrode
- barrier diode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、窒化ガリウム系半導体材料を用いたショットキーバリアダイオード装置及びその製造方法に関するものである。 The present invention relates to a Schottky barrier diode device using a gallium nitride based semiconductor material and a manufacturing method thereof.
窒化ガリウム系(GaN系)半導体は、エネルギーギャップが3eV以上と高い点から青色LED(発光ダイオード)、青紫色のLD(レーザダイオード)などの光デバイスの開発が中心に進められてきたが、ここ数年LEDやLDは製品化フェーズに移行し、研究開発の中心はむしろ破壊電圧が高いという点から電子デバイスに移りつつあるのが現状である。
これまで窒化ガリウム系材料を用いたショットキーバリアダイオードとしては、特許文献1、2などに見られるように、n型の基板上にデバイス構造を構築するか、特許文献3などに見られるようにサファイア基板のような絶縁性基板上にデバイスを構築するかのいずれかであった。これらの公知例では成長用に用いられた基板はいずれの場合も最終段階まで残っている。
Gallium nitride (GaN) semiconductors have been developed mainly for optical devices such as blue LEDs (light-emitting diodes) and blue-violet LDs (laser diodes) because the energy gap is as high as 3 eV or more. For several years, LEDs and LDs have shifted to the commercialization phase, and the current state of research and development is shifting to electronic devices because of their rather high breakdown voltage.
Conventional Schottky barrier diodes using gallium nitride-based materials, as seen in
ショットキーバリアダイオードにおいて耐圧は低電子キャリア濃度層の厚さに依存し、その直下にある層は抵抗として働くため素子の特性を悪化させるものである。しかしながら、特許文献3などに見られる構造では、窒化ガリウム系材料の成長に通常使われるサファイアを用いているため、オーミック部分においては高電子キャリア濃度半導体層を横方向に電流を流さざるを得ない。ショットキーバリアダイオードでは高電流を用いるため、同じ横方向に電流を流す発光ダイオードと比較しても、高電子キャリア濃度半導体層の抵抗値はその電流増加分だけ下げなければならない。一般に金属よりも抵抗率の高い半導体層の横方向の抵抗をそのように非常に低くするためには現実的な厚さでは実現できない。
In the Schottky barrier diode, the withstand voltage depends on the thickness of the low electron carrier concentration layer, and the layer immediately below it acts as a resistance, which deteriorates the device characteristics. However, in the structure shown in
一方、特許文献2などに見られるように、n型のSiやSiCなどを基板として用いることも試されている。この場合においても基板部分が抵抗成分となることは上述した通りである。それに加えて、SiやSiCなどでは基板結晶が立方晶系であるためそのままでは上に成長したGaN層も立方晶系となる。本願発明において目的とするGaN層は、六方晶系であるため、立方晶系基板から六方晶系に結晶構造を変換・制御する必要があり、現状ではAlN層を用いているのが普通である(例えば、特許文献4参照) 。しかし、AlN層はエネルギーギャップが6.2eV程度と非常に高く、この状態では基板が導電性であっても、AlN層が抵抗成分となるという欠点があった。
上述したように、窒化ガリウム系材料を用いたショットキーバリアダイオードにおいては成長用基板およびバッファ層の電気抵抗が課題となっていた。
As described above, in the Schottky barrier diode using the gallium nitride material, the electrical resistance of the growth substrate and the buffer layer has been a problem.
本発明は、成長基板及びバッファ層の抵抗を考慮することなくショットキーバリアダイオード素子へのオーミック接触を取ることができる窒化ガリウム系材料を用いたショットキーバリアダイオード装置及びその製造方法を提供する。 The present invention provides a Schottky barrier diode device using a gallium nitride-based material capable of making ohmic contact with a Schottky barrier diode element without considering the resistance of a growth substrate and a buffer layer, and a method for manufacturing the same.
本発明の窒化ガリウム系材料を用いたショットキーバリアダイオード装置の一態様は、台座基板と、前記台座基板表面に、少なくともその一主面領域に外部接続端子が接続された金属層と、前記金属層にショットキー電極が接続された窒化ガリウム系ショットキーバリアダイオード素子とを具備したことを特徴としている。
また、本発明の窒化ガリウム系材料を用いたショットキーバリアダイオード装置の製造方法の一態様は、成長用基板上に高電子キャリア濃度窒化ガリウム系半導体層と低電子キャリア濃度窒化ガリウム系半導体層とを順次形成する工程と、前記低電子キャリア濃度窒化ガリウム系半導体層上にショットキー電極を形成する工程と、表面に金属領域を有する台座基板上に前記ショットキー電極を対向して接続されるように配置する工程と、前記成長用基板を除去し前記高電子キャリア濃度窒化ガリウム系半導体層を露出させる工程と、前記露出された高電子キャリア濃度窒化ガリウム系半導体層にオーミック電極を形成する工程と、前記台座基板上に配置積層された前記窒化ガリウム系半導体層を前記台座基板と共に分割する工程とを具備したことを特徴としている。
One aspect of the Schottky barrier diode device using the gallium nitride-based material of the present invention includes a pedestal substrate, a metal layer having an external connection terminal connected to at least one main surface region of the pedestal substrate surface, and the metal And a gallium nitride Schottky barrier diode element having a Schottky electrode connected to the layer.
One embodiment of a method for manufacturing a Schottky barrier diode device using a gallium nitride-based material according to the present invention includes a high electron carrier concentration gallium nitride semiconductor layer, a low electron carrier concentration gallium nitride semiconductor layer on a growth substrate. A step of forming a Schottky electrode on the gallium nitride semiconductor layer having a low electron carrier concentration, and a Schottky electrode connected to each other on a base substrate having a metal region on the surface. Disposing the growth substrate, exposing the high electron carrier concentration gallium nitride semiconductor layer, and forming an ohmic electrode on the exposed high electron carrier concentration gallium nitride semiconductor layer; And the step of dividing the gallium nitride based semiconductor layer disposed and laminated on the pedestal substrate together with the pedestal substrate. It is characterized by a door.
本発明は、成長用基板及びバッファ層の抵抗を考慮することなく素子へのオーミック接触を取ることができる。 The present invention can make ohmic contact to the element without considering the resistance of the growth substrate and the buffer layer.
以下、実施例を参照して発明の実施の形態を説明する。 Hereinafter, embodiments of the invention will be described with reference to examples.
図1乃至図7を参照して実施例1を説明する。
図1は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図、図2乃至図6は、この実施例の製造工程断面図、図7は、Si基板がマウントされた台座基板を示す平面図である。
図1に示すように、この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層(n−型GaN層2)及びn−型GaN層2上に形成された高電子キャリア濃度窒化ガリウム系半導体層(n+型GaN層3)の積層半導体層と、このn+型GaN層3上に形成されたオーミック電極4と、n−型GaN層2上に形成されたショットキー電極1と、多結晶AlNからなる絶縁物を材料とする台座基板10と、台座基板10主面に形成された第1の金属層(以下、台座電極(第1の台座電極11)という)と、台座基板10の裏面に形成された第2の金属層(第2の台座電極13)及び第1及び第2の台座電極11、13を電気的に接続し、台座基板10の内部に形成されているビアホール12とを具備しており、ショットキー電極1は、第1の台座電極11に接合されている。
The first embodiment will be described with reference to FIGS.
FIG. 1 is a schematic sectional view of a gallium nitride Schottky barrier diode device of this embodiment, FIGS. 2 to 6 are sectional views of manufacturing steps of this embodiment, and FIG. 7 is a pedestal substrate on which a Si substrate is mounted. FIG.
As shown in FIG. 1, the Schottky barrier diode device using the gallium nitride-based material of this embodiment has a low electron carrier concentration gallium nitride-based semiconductor layer (n − -type GaN layer 2) and an n − -type that are sequentially stacked. A laminated semiconductor layer of a high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 3) formed on the
オーミック電極4には外部接続端子5が接続されている。n−型GaN層2のショットキー電極1が形成された面の周囲領域には、Mgがイオン注入された領域を設けてありガードリング6として用いられる。台座基板10は、多結晶のAlNよりなっており、表面に金電極が第1の台座電極11としてパターン形成されており、この表面にダイオード素子のショットキー電極1が対向して接続されている。
An
次に、図2乃至図7を参照してショットキーバリアダイオード装置の製造方法を説明する。まず、成長用基板7として主面が(111)面であるSi基板を準備する。ここに周知のMOCVD法などを用いて順次AlN結晶構造変換用第1バッファ層8、アンドープGaN結晶品質改善用第2バッファ層9、n+型GaNオーミック層3、n−型GaNショットキー層2をこの順でエピタキシャル成長し、窒化ガリウム系素子構造を形成する(図2)。次に、n−型GaNショットキー層2表面の所定の領域をイオン注入用マスク14でマスクして、ガードリング用のイオン注入を行なう。イオン種は、MgやZnなどを用いることができる。Mgを用いた場合にはp型あるいは高抵抗領域ができ、Znを用いた場合には高抵抗領域が形成できる(図3)。
Next, a method for manufacturing a Schottky barrier diode device will be described with reference to FIGS. First, a Si substrate whose main surface is the (111) plane is prepared as the
次に、n−型GaNショットキー層2表面にショットキー電極1を形成する。形成方法は通常の蒸着法と周知のリフトオフ法などを用いる。電極材としては、例えば、NiとAuの積層構造を用いる。ショットキー性を高めるために適宜熱処理することも可能である(図4)。次に、表面に金が蒸着などによりパターン形成されて金電極(第1の台座電極)11とした多結晶AlN基板を用意し、これを台座基板10とする。台座基板10には貫通孔が形成され、この中に導電層を設けてビアホール12を構成している。更に裏面には、ビアホール12を介して第1の台座電極11とは電気的に接続された金電極(第2の台座電極)13が形成される。この第1の台座電極11にショットキー電極1が対向するようにダイオード素子をマウントする(図5)。
次に、台座基板10にマウントした窒化ガリウム系ダイオード素子構造からSi基板7、AlN第1バッファ層8、アンドープGaN第2バッファ層9を除去し、n+型GaNオーミック層3を露出させる。除去方法としては、Si基板7を弗酸などのウェットエッチング、2つのGaN系材料よりなるバッファ層8、9をドライエッチングする方法が一般的である。このようにして露出されたn+型GaNオーミック層3にオーミック電極4を形成する。電極材としては、例えば、Ti/Al層を含む積層構造を用いることが一般的である(図6)。
Next, the Schottky
Next, the
図7は、Si基板がマウントされた台座基板10を示す平面図である。これをダイシングラインに沿って、ガードリング6領域を内包するようにダイオード素子を分割する(図7)。外部からこのダイオード装置への電気的接続は、上部オーミック電極4に対してはワイヤボンディングを用いた外部接続端子5が一般的である。一方、下部ショットキー電極1への接続については裏面の第2の台座電極13に適宜の外部接続端子を設けることができる(図1参照)。
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。また、この実施例は、ビアホールを通して裏面に電極を引き出す構造とすることでGaN積層構造と台座基板とが同じ幅で切断することができ、両者を一括して切ることができるので工程が容易である。
FIG. 7 is a plan view showing the
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In addition, since the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, the diode element It is possible to improve the electrical characteristics and reliability. In addition, in this embodiment, the electrode is drawn out to the back surface through the via hole, so that the GaN laminated structure and the base substrate can be cut with the same width, and both can be cut at once, so the process is easy. is there.
次に、図8を参照して実施例2を説明する。
図8は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図である。この実施例では、GaN積層構造と台座基板とが異なる幅であることに特徴がある。
Next, Example 2 will be described with reference to FIG.
FIG. 8 is a schematic cross-sectional view of the gallium nitride Schottky barrier diode device of this embodiment. This embodiment is characterized in that the GaN laminated structure and the base substrate have different widths.
図8に示すように、この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層(n−型GaN層22)及びn−型GaN層22上に形成された高電子キャリア濃度窒化ガリウム系半導体層(n+型GaN層23)の積層半導体層と、このn+型GaN層23上に形成されたオーミック電極24と、n−型GaN層22上に形成されたショットキー電極21と、多結晶AlNからなる絶縁物を材料とする台座基板20と、台座基板20表面に形成された金属層(以下、台座電極という)27とを具備しており、ショットキー電極21は、台座電極27に接合されている。台座電極27には外部接続端子28、オーミック電極24には外部接続端子25が接続されている。n−型GaN層22のショットキー電極21が形成された面の周囲領域には、Mgがイオン注入された領域を設けてガードリング26としている。台座基板20は、多結晶のAlNよりなっており、表面に金電極が台座電極27としてパターン形成されており、この表面にダイオード素子のショットキー電極21が対向して接続されている。
As shown in FIG. 8, the Schottky barrier diode device using the gallium nitride-based material of this embodiment has a low electron carrier concentration gallium nitride-based semiconductor layer (n − -type GaN layer 22) and an n − -type that are sequentially stacked. A stacked semiconductor layer of a high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 23) formed on the
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。この実施例では台座基板20上の金属層(台座電極)27にはGaN積層構造と共に外部接続端子28が形成されているのでGaN積層構造と台座基板20とでは幅が異なり、纏めてダイシングするには工夫が必要である。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In this embodiment, the metal layer (pedestal electrode) 27 on the
次に、図9及び図10を参照して実施例3を説明する。
図9及び図10は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図である。この実施例では、台座基板として金属を用いることに特徴がある。このダイオード装置の製法としては実施例1に準ずるので省略する。図9に示すように、この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層(n−型GaN層32)及びn−型GaN層32上に形成された高電子キャリア濃度窒化ガリウム系半導体層(n+型GaN層33)の積層半導体層と、このn+型GaN層33上に形成されたオーミック電極34と、n−型GaN層32上に形成されたショットキー電極31と、銅(Cu)からなる金属を材料とする台座基板30とを具備しており、ショットキー電極31は、台座基板30表面に接合されている。オーミック電極34には外部接続端子35が接続されている。n−型GaN層32のショットキー電極31が形成された面の周囲領域には、Mg、Znなどがイオン注入された領域を設けてガードリング36としている。
Next,
9 and 10 are schematic cross-sectional views of the gallium nitride Schottky barrier diode device of this embodiment. This embodiment is characterized in that metal is used as the base substrate. Since the manufacturing method of this diode device is the same as that of the first embodiment, a description thereof will be omitted. As shown in FIG. 9, the Schottky barrier diode device using the gallium nitride-based material of this embodiment has a low electron carrier concentration gallium nitride-based semiconductor layer (n − -type GaN layer 32) and an n − -type that are sequentially stacked. A stacked semiconductor layer of a high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 33) formed on the
実施例1では、台座基板として多結晶AlN基板を用いたが、この場合には第1バッファ層と材料が同じであるため、第1バッファ層を溶解して成長用基板と共に除去するという方法を取ることができない。そのため、この実施例のように台座基板に銅などの金属板を用いることが有用である。特に銅を用いた場合には熱伝導率に優れているためダイオード素子の放熱性が実施例1よりも改善される効果がある。また、第1バッファ層であるAlN層を水あるいは弱アルカリ性溶液と超音波などを併用することにより溶解しSi基板ともに剥離除去することも可能である。この方法を用いる場合には、成長用基板として、他にGaAs、サファイア、多結晶AlNなどを用いることができる。特に多結晶AlN基板を用いた場合には、格子定数差によるウェハの反りも生じ難いという利点がある。また、台座基板となる金属材料としては、銅の他にタングステンやモリブデンなどを用いることも可能であるし、あるいはこれらと銅との合金を用いることも可能である。さらにタングステンやモリブデンをベースとして銀などとの合金を用いることも可能である。これらの合金では薬液処理にも強く、強度も高いという点で有利である。 In Example 1, a polycrystalline AlN substrate was used as the pedestal substrate. In this case, since the material is the same as that of the first buffer layer, the first buffer layer is dissolved and removed together with the growth substrate. I can't take it. Therefore, it is useful to use a metal plate such as copper for the base substrate as in this embodiment. In particular, when copper is used, the heat conductivity of the diode element is improved compared to the first embodiment because of excellent heat conductivity. It is also possible to dissolve the AlN layer, which is the first buffer layer, by using water or a weak alkaline solution in combination with ultrasonic waves and peel off the Si substrate together. When this method is used, GaAs, sapphire, polycrystalline AlN, or the like can be used as the growth substrate. In particular, when a polycrystalline AlN substrate is used, there is an advantage that the wafer is hardly warped due to a difference in lattice constant. In addition to copper, tungsten, molybdenum, or the like can be used as the metal material for the base substrate, or an alloy of these with copper can be used. Furthermore, it is also possible to use an alloy with silver or the like based on tungsten or molybdenum. These alloys are advantageous in that they are resistant to chemical treatment and have high strength.
図9では台座基板上に直接ショットキー側の電極を接続したが、電極の密着性などを考慮すると、変形例として、図10に示すように台座基板30である金属材と異なる金属材料、特にAuなどを台座電極37として塗布しておくことも可能である。
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。とくにこの実施例では、台座基板に金属を用いているのでその放熱構造はさらに優れている。
In FIG. 9, the Schottky side electrode is directly connected to the base substrate. However, considering the electrode adhesion and the like, as a modification, a metal material different from the metal material that is the
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In addition, since the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, the diode element It is possible to improve the electrical characteristics and reliability. In particular, in this embodiment, since the metal is used for the base substrate, the heat dissipation structure is further excellent.
次に、図11を参照して実施例4を説明する。
図11は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置を形成するための成長用基板に積層された半導体層を示す概略断面図である。ダイオード装置としての製造方法は実施例1と同じなので詳細は省略する。
この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層(n−型GaN層42)及びn−型GaN層42上に形成された高電子キャリア濃度窒化ガリウム系半導体層(n+型GaN層43)の積層半導体層と、このn+型GaN層43上に形成されたオーミック電極と、n−型GaN層42上に形成されたショットキー電極と、台座基板と、台座基板主面に形成された台座電極である金属層とを具備しており、ショットキー電極は、台座電極に接合されている。n−型GaN層42のショットキー電極が形成された面の周囲領域には、Mgがイオン注入された領域を設けてありガードリングとして用いられる。
Next, Example 4 will be described with reference to FIG.
FIG. 11 is a schematic cross-sectional view showing a semiconductor layer stacked on a growth substrate for forming the gallium nitride Schottky barrier diode device of this embodiment. Since the manufacturing method as the diode device is the same as that of the first embodiment, the details are omitted.
The Schottky barrier diode device using the gallium nitride material of this embodiment is formed on the low electron carrier concentration gallium nitride semiconductor layer (n − type GaN layer 42) and the n −
このダイオード装置を形成するために半導体層は成長用基板に積層される。成長用基板47として主面が(111)面であるSi板を準備する。ここに周知のMOCVD法などを用いて順次AlNからなる第1バッファ層48、InNからなる第2バッファ層49、n+型GaNオーミック層43、n−型GaNショットキー層42をこの順でエピタキシャル成長し、窒化ガリウム系素子構造を形成する。この後、台座基板に窒化ガリウム系素子構造を形成し、成長用基板47及びバッファ層48、49を除去し、電極を設けてダイオード装置を形成する。
この実施例で実施例1と異なる点は、第2バッファ層としてInNを用いることである。InNは熱応力に対する耐性がGaNなど他の窒化ガリウム系半導体と比較して弱いので、成長温度である800℃程度の温度より高い温度に曝されると包含する窒素が半導体より抜けるため結晶性が著しく損なわれる。この性質を利用することでSiなどの基板からGaNダイオード積層構造部を剥離することが可能となる。このような剥離方法を用いることは基板剥離に薬液や機械的応力を必要としないため、ショットキー電極と台座電極との間の接合に影響を与えることが小さいという点で他の方法より有利である。
In order to form this diode device, the semiconductor layer is stacked on a growth substrate. As the
This embodiment is different from the first embodiment in that InN is used as the second buffer layer. InN is less resistant to thermal stress than other gallium nitride semiconductors such as GaN, and therefore, when exposed to a temperature higher than the growth temperature of about 800 ° C., the included nitrogen escapes from the semiconductor, resulting in crystallinity. Significantly damaged. By utilizing this property, it becomes possible to peel the GaN diode multilayer structure from a substrate such as Si. Using such a peeling method is advantageous over other methods in that it does not require chemicals or mechanical stress to peel off the substrate, and therefore has little effect on the bonding between the Schottky electrode and the base electrode. is there.
また、ショットキー電極側をマウントする方法を取ることは、熱の発生しやすいショットキー電極部と放熱構造となる台座基板との距離が非常に近いため、放熱構造に優れ、素子の電気特性及び信頼性の向上を図ることができる。
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。
In addition, the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode portion that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, and the electrical characteristics of the element and Reliability can be improved.
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In addition, since the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, the diode element It is possible to improve the electrical characteristics and reliability.
1、21、31・・・ショットキー電極
2、22、32、42・・・n−型GaN層
3、23、33、43・・・n+型GaN層
4、24、34・・・オーミック電極
5、25、28、35・・・外部接続端子
6、26、36・・・ガードリング
7、47・・・成長用基板
8、9、48、49・・・バッファ層
10、20、30・・・台座基板
11、13、27、37・・・金属層(台座電極)
12・・・ビアホール
1, 2, 31 ...
12 ... via hole
Claims (5)
前記台座基板表面に、少なくともその一主面領域に外部接続端子が接続された金属層と、
前記金属層にショットキー電極が接続された窒化ガリウム系ショットキーバリアダイオード素子とを具備したことを特徴とする窒化ガリウム系ショットキーバリアダイオード装置。 A base board;
A metal layer having an external connection terminal connected to at least one main surface region of the base substrate surface;
A gallium nitride Schottky barrier diode device comprising a gallium nitride Schottky barrier diode element having a Schottky electrode connected to the metal layer.
前記低電子キャリア濃度窒化ガリウム系半導体層上にショットキー電極を形成する工程と、
表面に金属領域を有する台座基板上に前記ショットキー電極を対向して接続されるように配置する工程と、
前記成長用基板を除去し前記高電子キャリア濃度窒化ガリウム系半導体層を露出させる工程と、
前記露出された高電子キャリア濃度窒化ガリウム系半導体層にオーミック電極を形成する工程と、
前記台座基板上に配置積層された前記窒化ガリウム系半導体層を前記台座基板と共に分割する工程とを具備したことを特徴とする窒化ガリウム系ショットキーバリアダイオード装置の製造方法。
Sequentially forming a high electron carrier concentration gallium nitride semiconductor layer and a low electron carrier concentration gallium nitride semiconductor layer on a growth substrate;
Forming a Schottky electrode on the low electron carrier concentration gallium nitride based semiconductor layer;
A step of arranging the Schottky electrodes to face each other on a base substrate having a metal region on the surface;
Removing the growth substrate and exposing the high electron carrier concentration gallium nitride based semiconductor layer;
Forming an ohmic electrode on the exposed high electron carrier concentration gallium nitride based semiconductor layer; and
And a step of dividing the gallium nitride based semiconductor layer arranged and laminated on the pedestal substrate together with the pedestal substrate. A method for manufacturing a gallium nitride based Schottky barrier diode device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218656A JP2007036010A (en) | 2005-07-28 | 2005-07-28 | Schottky barrier diode equipment and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218656A JP2007036010A (en) | 2005-07-28 | 2005-07-28 | Schottky barrier diode equipment and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007036010A true JP2007036010A (en) | 2007-02-08 |
Family
ID=37794885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005218656A Pending JP2007036010A (en) | 2005-07-28 | 2005-07-28 | Schottky barrier diode equipment and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007036010A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177537A (en) * | 2007-01-19 | 2008-07-31 | Cree Inc | Low-voltage diode with reduced parasitic resistance, and manufacturing method |
JP2010166012A (en) * | 2008-12-17 | 2010-07-29 | Sumitomo Electric Ind Ltd | Ohmic electrode, semiconductor device, method for manufacturing ohmic electrode, and method for manufacturing semiconductor device |
KR20120103762A (en) * | 2009-09-10 | 2012-09-19 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | Methods of preparing flexible photovoltaic devices using epitaxial liftoff and preserving the integrity of growth substrates used in epitaxial growth |
US8507924B2 (en) | 2004-07-02 | 2013-08-13 | Cree, Inc. | Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming |
US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
US8679876B2 (en) | 2006-11-15 | 2014-03-25 | Cree, Inc. | Laser diode and method for fabricating same |
US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
WO2016072122A1 (en) * | 2014-11-04 | 2016-05-12 | エア・ウォーター株式会社 | Semiconductor device and production method therefor |
-
2005
- 2005-07-28 JP JP2005218656A patent/JP2007036010A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8507924B2 (en) | 2004-07-02 | 2013-08-13 | Cree, Inc. | Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming |
US8679876B2 (en) | 2006-11-15 | 2014-03-25 | Cree, Inc. | Laser diode and method for fabricating same |
US9041139B2 (en) | 2007-01-19 | 2015-05-26 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
JP2008177537A (en) * | 2007-01-19 | 2008-07-31 | Cree Inc | Low-voltage diode with reduced parasitic resistance, and manufacturing method |
US8344398B2 (en) | 2007-01-19 | 2013-01-01 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
JP2010166012A (en) * | 2008-12-17 | 2010-07-29 | Sumitomo Electric Ind Ltd | Ohmic electrode, semiconductor device, method for manufacturing ohmic electrode, and method for manufacturing semiconductor device |
KR101714812B1 (en) | 2009-09-10 | 2017-03-22 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth |
KR20120103762A (en) * | 2009-09-10 | 2012-09-19 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | Methods of preparing flexible photovoltaic devices using epitaxial liftoff and preserving the integrity of growth substrates used in epitaxial growth |
WO2016072122A1 (en) * | 2014-11-04 | 2016-05-12 | エア・ウォーター株式会社 | Semiconductor device and production method therefor |
JP2016092169A (en) * | 2014-11-04 | 2016-05-23 | エア・ウォーター株式会社 | Semiconductor device and manufacturing method of the same |
CN107004724A (en) * | 2014-11-04 | 2017-08-01 | 爱沃特株式会社 | Semiconductor device and its manufacture method |
KR20170108939A (en) * | 2014-11-04 | 2017-09-27 | 에어 워터 가부시키가이샤 | Semiconductor device and production method therefor |
EP3217436A4 (en) * | 2014-11-04 | 2018-06-20 | Air Water Inc. | Semiconductor device and production method therefor |
US10186585B2 (en) | 2014-11-04 | 2019-01-22 | Air Water Inc. | Semiconductor device and method for manufacturing the same |
TWI688106B (en) * | 2014-11-04 | 2020-03-11 | 日商愛沃特股份有限公司 | Semiconductor device and its manufacturing method |
KR102510589B1 (en) * | 2014-11-04 | 2023-03-17 | 에어 워터 가부시키가이샤 | Semiconductor device and production method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106374018B (en) | Light emitting element and method for manufacturing the same | |
EP2262012B1 (en) | Light-emitting diode and a method of manufacturing thereof | |
US7675077B2 (en) | Light-emitting diode and method for manufacturing the same | |
US6531383B1 (en) | Method for manufacturing a compound semiconductor device | |
TWI647846B (en) | Method of manufacturing a semiconductor device and the semiconductor device | |
EP2262011A2 (en) | Light emitting device and manufacturing method for same | |
KR100609118B1 (en) | Flip chip light emitting diode and method of manufactureing the same | |
JP2007036010A (en) | Schottky barrier diode equipment and its manufacturing method | |
WO2012090252A1 (en) | Semiconductor device and process for production thereof | |
EP2401774B1 (en) | Method for fabricating light emitting device | |
RU2523777C2 (en) | Extension of terminal pads to edge of chip with electrical insulation | |
TWI479684B (en) | Solid state lighting devices with reduced dimensions and methods of manufacturing | |
JP3767863B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2007158100A (en) | Manufacturing method of nitride semiconductor light-emitting element | |
JP5221166B2 (en) | ZnO-based semiconductor element, manufacturing method thereof, and optical semiconductor element | |
KR100630306B1 (en) | Nitride light-emitting diode and method for manufacturing the same | |
JP2010056457A (en) | Method of manufacturing light emitting element array | |
KR101158077B1 (en) | High efficiency light emitting diode and method of fabricating the same | |
JP4479388B2 (en) | Manufacturing method of semiconductor light emitting device | |
KR20120073396A (en) | Light emitting diode and method of fabricating the same | |
KR20120033294A (en) | High efficiency light emitting diode and method of fabricating the same | |
KR20110069376A (en) | Manufacturing method of light emitting device and light emitting device produced by the same |