KR20140020442A - 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템 - Google Patents

메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템 Download PDF

Info

Publication number
KR20140020442A
KR20140020442A KR1020120086793A KR20120086793A KR20140020442A KR 20140020442 A KR20140020442 A KR 20140020442A KR 1020120086793 A KR1020120086793 A KR 1020120086793A KR 20120086793 A KR20120086793 A KR 20120086793A KR 20140020442 A KR20140020442 A KR 20140020442A
Authority
KR
South Korea
Prior art keywords
memory device
nonvolatile memory
write
free blocks
memory controller
Prior art date
Application number
KR1020120086793A
Other languages
English (en)
Other versions
KR101992940B1 (ko
Inventor
서동영
신동군
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020120086793A priority Critical patent/KR101992940B1/ko
Priority to US13/962,056 priority patent/US9256528B2/en
Publication of KR20140020442A publication Critical patent/KR20140020442A/ko
Application granted granted Critical
Publication of KR101992940B1 publication Critical patent/KR101992940B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Abstract

메모리 컨트롤러의 동작 방법이 개시된다. 상기 메모리 컨트롤러의 동작 방법은 블록 소모 히스토리를 이용하여 아이들 타임 동안 생성될 프리 블록들의 수를 결정하는 단계, 및 상기 결정된 프리 블록들의 수만큼 상기 프리 블록들을 생성하기 위해 상기 아이들 타임 동안 가비지 콜렉션 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계를 포함한다.

Description

메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템{METHOD FOR OPERATING MEMORY CONTROLLER AND SYSTEM HAVING THE MEMORY CONTROLLER}
본 발명의 개념에 따른 실시 예는 메모리 컨트롤러에 관한 것으로, 특히 리드 동작과 라이트 동작의 응답 시간을 개선하기 위한 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템에 관한 것이다.
불휘발성 메모리 장치에 있어서, 상기 불휘발성 메모리 장치에 저장된 데이터는 상기 불휘발성 메모리 장치의 저장 능력(storage capacity)을 개선(reclaim)하기 위해 주기적으로 가비지(garbage)가 수집(collect)된다. 즉, 가비지 콜렉션(garbage collection) 동작은 유효(valid) 페이지들과 무효(invalid) 페이지들을 포함하는 블록에서 상기 유효 페이지들이 다른 블록으로 카피되고, 상기 무효 페이지들을 포함하는 상기 블록을 삭제함으로써 수행된다. 상기 삭제된 블록은 프리(free)하며, 상기 삭제된 블록은 프리 블록(free block)이라고 호칭될 수 있다.
상기 불휘발성 메모리 장치는 라이트 명령과 리드 명령에 응답하여 데이터를 상기 불휘발성 메모리 장치에 라이트하는 라이트 동작과 상기 불휘발성 메모리 장치로부터 데이터를 리드하는 리드 동작을 수행한다. 상기 불휘발성 메모리 장치가 상기 라이트 동작을 수행하기 위한 프리 블록을 충분히 가지지 않을 때, 라이트 동작과 리드 동작을 수행하기 전에 가비지 콜렉션 동작이 수행되어야 한다. 이는 라이트 동작과 리드 동작에 대한 응답 시간 지연을 유발시키며, 사용자는 상기 불휘발성 메모리 장치의 리드 성능의 저하를 느낄 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 리드 동작과 라이트 동작의 응답 시간을 개선할 수 있는 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은 블록 소모 히스토리를 이용하여 아이들 타임 동안 생성될 프리 블록들의 수를 결정하는 단계, 및 상기 결정된 프리 블록들의 수만큼 상기 프리 블록들을 생성하기 위해 상기 아이들 타임 동안 가비지 콜렉션 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계를 포함한다.
상기 블록 소모 히스토리는 상기 아이들 타임 이전에 소모된 블록들의 수에 관한 정보를 포함한다.
상기 프리 블록들의 수를 결정하는 단계는 상기 블록 소모 히스토리에서 적어도 하나 이상의 라이트 동작이 수행되는 라이트 타임별로 소모된 블록들의 수에 관한 정보를 리드하는 단계, 및 상기 정보에 기초하여 상기 프리 블록들의 수를 결정하는 단계를 포함한다.
실시 예에 따라 상기 메모리 컨트롤러의 동작 방법은 제1라이트 요구와 제2라이트 요구를 수신하는 단계, 상기 제1라이트 요구에 응답하여 상기 생성된 프리 블록들의 일부를 소모하도록 상기 불휘발성 메모리 장치를 제어하는 단계, 남은 프리 블록들의 수가 문턱 프리 블록의 수와 같거나 작을 때, 새로운 하나의 프리 블록을 생성하도록 상기 불휘발성 메모리 장치를 제어하는 단계, 및 상기 새로운 하나의 프리 블록을 생성한 후 상기 제2라이트 요구에 대응되는 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 더 포함할 수 있다.
실시 예에 따라 상기 메모리 컨트롤러의 동작 방법은 제1라이트 요구를 수신하는 단계, 상기 아이들 타임 동안 상기 프리 블록들이 상기 결정된 프리 블록들의 수만큼 생성되지 않을 때, 카피-백되어야할 유효 페이지들의 수를 결정하는 단계, 상기 결정된 유효 페이지들의 수만큼 상기 유효 페이지들을 회수하도록 상기 불휘발성 메모리 장치를 제어하는 단계, 및 상기 유효 페이지들을 회수한 후 상기 제1라이트 요구에 대응되는 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 더 포함할 수 있다.
상기 카피-백되어야할 유효 페이지들의 수를 결정하는 단계는 희생 블록당 평균 유효 페이지의 수와 상기 생성되지 못한 프리 블록들의 수를 곱하는 단계, 및 상기 곱을 상기 카피-백되어야할 유효 페이지들의 수로 결정하는 단계를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 불휘발성 메모리 장치, 및 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함한다.
상기 메모리 컨트롤러는 블록 소모 히스토리를 이용하여 아이들 타임 동안 생성될 프리 블록들의 수를 결정하고, 상기 결정된 프리 블록들의 수만큼 상기 프리 블록들을 생성하기 위해 상기 아이들 타임 동안 가비지 콜렉션 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 펌웨어를 저장하는 메모리, 및 상기 펌웨어를 실행하는 마이크로프로세서를 포함한다.
상기 메모리는 상기 블록 소모 히스토리를 저장한다.
상기 블록 소모 히스토리는 상기 불휘발성 메모리 장치에서 상기 메모리로 로드된다.
상기 펌웨어는 상기 불휘발성 메모리 장치에서 상기 메모리로 로드된다.
상기 불휘발성 메모리 장치는 3차원 불휘발성 메모리 장치이다.
실시 예에 따라 상기 메모리 시스템은 휴대용 전자 장치일 수 있다.
또 다른 실시 예에 따라 상기 메모리 시스템은 메모리 카드일 수 있다.
또 다른 실시 예에 따라 상기 메모리 시스템은 솔리드 스테이브 드라이브일 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템은 워크로드(workload)의 적응적인(adaptive) 예측을 통해 아이들 타임(idle time) 동안 적응적으로 가비지 콜렉션(garbage collection) 동작을 수행함으로써 리드 동작과 라이트 동작의 응답 시간을 개선할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 메모리 컨트롤러를 포함하는 메모리 시스템의 블록도를 나타낸다.
도 2는 통상적인 가비지 콜렉션 동작과 본 발명의 실시 예에 따른 가비지 콜렉션 동작을 설명하기 위한 다이어그램을 나타낸다.
도 3은 도 1에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 다이어그램을 나타낸다.
도 4는 도 3에 도시된 가비지 콜렉션 동작의 일 실시 예를 설명하기 위한 다이어그램을 나타낸다.
도 5는 도 3에 도시된 가비지 콜렉션 동작의 다른 실시 예를 설명하기 위한 다이어그램을 나타낸다.
도 6은 도 1에 도시되고 2차원적인 구조를 갖는 불휘발성 메모리 장치의 블록도를 나타낸다.
도 7은 도 1에 도시되고 3차원적인 구조를 갖는 불휘발성 메모리 장치의 블록도를 나타낸다.
도 8은 도 1에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도를 나타낸다.
도 9는 도 1에 도시된 메모리 시스템을 포함하는 멀티-칩 패키지의 일 실시 예를 나타낸다.
도 10은 도 1에 도시된 메모리 시스템을 포함하는 멀티-칩 패키지의 다른 실시 예를 나타낸다.
도 11은 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 일 실시 예를 나타낸다.
도 12는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 다른 실시 예를 나타낸다.
도 13은 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 14는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 15는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 16은 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 17은 도 16에 도시된 전자 장치를 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 메모리 컨트롤러를 포함하는 메모리 시스템의 블록도를 나타낸다.
도 1을 참조하면, 메모리 시스템(10)은 메모리 컨트롤러(20) 및 불휘발성 메모리 장치(40)를 포함한다.
메모리 컨트롤러(20)는 불휘발성 메모리 장치 (40)의 동작을 제어한다. 불휘발성 메모리 장치(40)의 동작은 프로그램(program) 동작, 리드(read) 동작, 이레이즈(erase) 동작, 및 가비지 콜렉션 동작을 포함할 수 있다. 상기 프로그램 동작은 라이트(write) 동작을 의미한다.
메모리 컨트롤러(20)는 마이크로프로세서(22), RAM(random access memory; 24), ROM(read only memory; 26), 호스트 인터페이스(29), 및 메모리 인터페이스(30)를 포함한다. 각 구성 요소(22, 24, 26, 29, 및 30)는 버스(28)를 통하여 서로 통신할 수 있다.
마이크로프로세서(22)는 RAM(24) 또는 ROM(26)으로부터 로드(load)된 펌웨어(firmware)를 실행한다. 회로(circuit), 로직(logic), 코드(code), 또는 이들의 조합으로 구현될 수 있는 마이크로프로세서(22)는 각 구성 요소(24, 26, 29, 및 30)의 동작을 제어할 수 있다.
불휘발성 메모리 장치(40)의 동작을 제어하기 위한 펌웨어는 불휘발성 메모리 장치(40)로부터 로드되고, RAM(24)에 일시적으로 저장될 수 있다. 실시 예에 따라 RAM(24)은 호스트(HOST)와 불휘발성 메모리 장치(40) 사이에서 전달되는 데이터를 저장하기 위해 버퍼 메모리로서 사용될 수 있다.
또한, 실시 예에 따라 ROM(26)은 불휘발성 메모리(40)의 동작을 제어하기 위한 펌웨어를 저장할 수 있다. 상기 펌웨어는 프로그램 명령들(program instructions)을 포함하며, 가비지 콜렉션 동작을 제어하기 위한 FTL(flash translation layer) 펌웨어일 수 있다. 상기 가비지 콜렉션 동작에 대해서는 도 2 내지 도 8에서 자세히 설명될 것이다.
호스트(HOST)와 메모리 컨트롤러(20)는 호스트 인터페이스(29)를 통하여 통신할 수 있다. 호스트(HOST)는 프로그램 요구(program request) 또는 라이트 요구와, 불휘발성 메모리 장치(40)에 프로그램될 데이터를 호스트 인터페이스(29)를 통하여 메모리 컨트롤러(20)로 전송할 수 있다. 이때, 메모리 컨트롤러(20)는 상기 프로그램 요구 (또는 상기 라이트 요구)에 따라 상기 데이터가 저장될 불휘발성 메모리 장치(40)의 페이지의 페이지 어드레스 및/또는 상기 페이지에 상응하는 워드 라인 어드레스를 생성할 수 있다.
메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)는 메모리 인터페이스(30)를 통하여 서로 통신할 수 있다.
불휘발성 메모리 장치(40)의 메모리 셀 어레이(140)는 메모리 블록들 (memory blocks; 42-1~42-N; N은 자연수)을 포함하고, 메모리 블록들(42-1~42-N) 각각은 페이지들(미도시)로 나뉠 수 있다. 상기 페이지들 각각에 유효 데이터(valid data) 또는 무효 데이터(invalid data)가 저장될 수 있다. 상기 페이지들 각각은 불휘발성 메모리 셀들, 예컨대, NAND 플래시 메모리 셀들을 포함한다. 상기 NAND 플래시 메모리 셀들 각각은 1-비트 또는 그 이상의 비트들을 저장할 수 있다.
불휘발성 메모리 장치(40), 예컨대 NAND 플래시 메모리 장치에서, 라이트 동작 또는 리드 동작은 페이지(page) 단위로 수행되고, 이레이즈 동작은 블록(block) 단위로 수행된다.
도 2A와 2B 각각은 통상적인 가비지 콜렉션 동작과 본 발명의 실시 예에 따른 가비지 콜렉션 동작을 설명하기 위한 다이어그램을 나타낸다.
도 1과 도 2A를 참조하면, 호스트(HOST)로부터 출력되는 라이트 요구들(write requests; WC1와 WC2)에 응답하여 메모리 컨트롤러(20)는 불휘발성 메모리 장치(40)에 데이터를 프로그램하기 위해 라이트 동작들(W1과 W2)을 제어한다.
라이트 동작들(W1과 W2) 각각이 수행된 후 아이들 타임(idle time) 동안 가비지 콜렉션 동작이 수행되지 않는다. 불휘발성 메모리 장치(40)는 라이터 요구(WC3)에 대응하는 라이트 동작(W3)을 수행하기 위한 충분한 프리 블록들을 포함하지 않을 때, 메모리 컨트롤러(20)는 라이트 동작(W3)을 제어하기 전에 가비지 콜렉션 동작(GC)을 제어한다. 따라서 불휘발성 메모리 장치(40)는 라이트 동작(W3) 전에 가비지 콜렉션 동작(WC)을 수행함으로써 프리 블록들을 생성한다. 상기 프리 블록들이 생성된 후 라이트 동작(W3)이 수행된다. 라이트 동작(W3)이 수행된 후 리드 요구(RC2)에 대응하는 리드 동작(R2)이 수행된다.
도 1과 도 2B를 참조하면, 호스트(HOST)로부터 출력되는 라이트 요구(WC1')에 응답하여 메모리 컨트롤러(20)는 라이트 동작(W1')을 제어한다. 라이트 동작(W1')이 수행된 후 아이들 타임 동안 가비지 콜렉션 동작(GC1)이 수행된다. 유사하게 라이트 요구(WC2')에 대응하는 라이트 동작(W2')이 수행된 후 아이들 타임 동안 가비지 콜렉션 동작(GC2)이 수행된다. 가비지 콜렉션 동작들(GC1과 GC2)에 의해 유효 데이터를 포함하는 페이지들이 하나의 블록에서 다른 블록으로 카피-백(copy-back)된다. 실시 예에 따라 가비지 콜렉션 동작들(GC1과 GC2)에 의해 프리 블록들이 생성될 수 있다.
메모리 컨트롤러(20)는 라이트 요구(WC3')에 응답하여 라이트 동작(W3')을 제어하기 전에 가비지 콜렉션 동작(GC3)을 제어할 수 있다. 따라서 불휘발성 메모리 장치(40)는 라이트 동작(W3') 전에 가비지 콜렉션 동작(GC3)을 수행함으로써 프리 블록들을 생성한다. 라이트 동작(W3')이 수행된 후 리드 요구(RC2')에 대응하는 리드 동작(R2')이 수행된다.
도 2B에 도시된 리드 동작(R1')에 대응하는 리드 응답 시간(RR1')은 도 2A에 도시된 리드 응답 시간(RR1)보다 약간 길다. 하지만 도 2B에 도시된 리드 동작(R2')에 대응하는 리드 응답 시간(RR2')은 도 2A에 도시된 리드 응답 시간(RR2)보다 상당히 짧다. 따라서 아이들 타임 동안에 가비지 콜렉션 동작을 수행함으로써 리드 응답 시간이 개선될 수 있다.
도 3은 도 1에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 다이어그램을 나타낸다.
도 1과 도 3을 참조하면, 아이들 타임(idle time; IT1~IT4)은 불휘발성 메모리 장치(40)가 동작하지 않을 때를 정의한다. 라이트 타임(write time; WR1~WR6)은 불휘발성 메모리 장치(40)가 적어도 하나 이상의 라이트 명령에 응답하여 라이트 동작을 수행할 때를 정의한다. 불휘발성 메모리 장치(40)는 라이트 타임(예컨대, WR1) 동안 복수의 라이트 명령들에 응답하여 라이트 동작들을 수행할 수 있다.
불휘발성 메모리 장치(40)는 라이트 타임(WR1, WR2, WR3, WR4, WR5, 또는 WR6) 동안 적어도 하나 이상의 라이트 명령에 응답하여 라이트 동작들을 수행한다. 즉, 데이터를 블록들(42-1~42-N)에 포함된 페이지들에 프로그램함으로써 유효 블록들이 감소한다.
상기 라이트 명령들에 대응하는 라이트 동작들이 수행된 후, 일정 시간 동안 메모리 컨트롤러(20)는 호스트(HOST)로부터 요구(예컨대, 프로그램 요구(또는 라이트 요구), 리드 요구 또는 이레이즈 요구)를 수신하지 않을 때, 불휘발성 메모리 장치(40)는 아이들(idle) 상태가 된다.
불휘발성 메모리 장치(40)는 아이들 타임(IT1) 동안 프리 블록들의 수(예컨대, TFB1) 만큼 프리 블록들을 생성하는 가비지 콜렉션 동작을 수행한다. 상기 프리 블록들은 데이터가 프로그램될 수 있는 유효 블록들이다.
실시 예에 따라 아이들 타임(IT1, IT2, IT3, 또는 IT4) 동안 생성될 프리 블록들의 수(TFB1, TFB2, TF3, 또는 TF4)는 다양할 수 있다. 아이들 타임(IT1, IT2, IT3, 또는 IT4) 동안 생성될 프리 블록들의 수(TFB1, TFB2, TFB3, 또는 TFB4)는 워크로드(workload)에 따라 적응적으로 계산된다. 상기 워크로드는 라이트 동작들을 수행함으로써 소모되는 프리 블록들의 수를 나타낸다.
예컨대, 아이들 타임(IT3) 동안 생성될 프리 블록들의 수(TFB3)는 라이트 타임(WR1) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수, 라이트 타임(WR2) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수, 및 라이트 타임(WR3) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수에 따라 결정된다. 라이트 타임(WR1~WR3) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수가 표1과 같다고 가정한다.
WR1 WR2 WR3
20 10 15
아이들 타임(IT3) 동안 생성될 프리 블록들의 수(TFB3)는 소모된 유효 블록들의 평균인 (20+10+15)/3=15로 결정될 수 있다.
실시 예에 따라, 아이들 타임(IT3) 동안 생성될 프리 블록들의 수(TFB3)는 소모된 유효 블록들의 평균인 15에 가중치 0.5를 곱한 값과 라이트 타임(WR3) 동안 소모된 유효 블록들의 수 15에 가중치 0.5를 곱한 값을 가산함으로써 계산될 수 있다. 아이들 타임 동안 생성될 프리 블록들의 수는 다양한 방법들을 이용하여 적응적으로 계산될 수 있으며, 반드시 상기의 방법들에 한정되지 않는다.
블록 소모 히스토리는 라이트 타임(WR1) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수, 라이트 타임(WR2) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수, 및 라이트 타임(WR3) 동안 라이트 동작들에 의해 소모된 유효 블록들의 수에 관한 정보를 포함한다. 상기 블록 소모 히스토리는 메모리 셀 어레이(140)에 저장되고 RAM(24)으로 로드(load)된다. 실시 예에 따라 상기 블록 소모 히스토리는 ROM(26)에 저장될 수 있다.
도 4는 도 3에 도시된 가비지 콜렉션 동작의 일 실시 예를 설명하기 위한 다이어그램을 나타낸다.
도 1, 도 3, 및 도 4를 참조하면, 아이들 타임(IT3) 후 라이트 명령들에 응답하여 라이트 동작들을 수행함으로써 유효 블록들이 감소된다. 불휘발성 메모리 장치(40)의 유효 블록들의 수는 문턱 블록의 수(THB)보다 커야 한다.
아이들 타임(IT3) 동안 생성될 프리 블록들의 수(TFB3)가 잘못 예측될 수 있다. 사용 가능한 유효 블록들의 수, 즉, 남은 프리 블록들의 수가 문턱 블록의 수(THB)보다 작을 때, 라이트 타임(WR5) 동안 하나의 프리 블록을 생성하는 가비지 콜렉션이 수행되고 나서, 라이트 동작이 수행된다. 상기 라이트 동작에 의해 하나의 유효 블록이 소모될 때, 다른 라이트 동작이 수행되기 전에 다시 다른 하나의 프리 블록을 생성하는 가비지 콜렉션이 수행된다.
예컨대, 도 4를 참조하면, 남은 프리 블록들의 수가 문턱 블록의 수(THB)보다 작을 때, 메모리 컨트롤러(20)는 라이트 데이터(WD1~WD3)를 불휘발성 메모리 장치(40)에 라이트하는 라이트 요구(WC4), 라이트 데이터(WD4)를 불휘발성 메모리 장치(40)에 라이트하는 라이트 요구(WC5), 및 라이트 데이터(WD5)를 불휘발성 메모리 장치(40)에 라이트하는 라이트 요구(WC6)를 호스트(HOST)로부터 수신한다고 가정한다.
버퍼 메모리는 메모리 컨트롤러(20)에 포함된 RAM(24)일 수 있다. 하나의 라이트 요구(WC4, WC5 또는 WC6)에 대해 불휘발성 메모리 장치(40)에 라이트하고자 하는 라이트 데이터의 수는 실시 예에 따라 다양할 수 있다.
메모리 컨트롤러(20)는 라이트 요구들(WC4~WC6)에 대응하는 라이트 동작들을 제어하기 전에 불휘발성 메모리 장치(40)가 가비지 콜렉션 동작을 수행하도록 불휘발성 메모리 장치(40)를 제어한다. 즉, 유효 데이터(VD1~VD4)를 포함하는 페이지들이 제1블록(42-1)에서 제2블록(42-2)으로 카피-백(copy-back)되고, 블록(42-1)은 삭제된다. 블록(42-1)의 무효 데이터(IVD1~IVD5)는 제거된다. 블록(42-1)은 프리(free)가 된다.
하나의 프리 블록(42-1)이 생성된 후 라이트 요구(WC4)에 대응되는 라이트 동작이 수행된다. 버퍼 메모리에 일시적으로 저장된 라이트 데이터(WD1~WD3)이 블록(42-2)의 페이지들에 프로그램된다.
라이트 요구(WC4)에 대응되는 라이트 동작이 수행된 후에도 유효 블록(42-2)이 완전히 소모되지 않았기 때문에 라이트 요구(WC5)에 대응되는 라이트 동작이 수행될 수 있다. 라이트 데이터(WD4)가 유효 블록(42-2)의 페이지에 프로그램될 수 있다.
라이트 요구(WC5)에 대응되는 라이트 동작이 수행된 후 유효 블록(42-2)이 완전히 소모되었으므로 메모리 컨트롤러(20)는 라이트 요구(WC6)에 대응되는 라이트 동작이 수행되도록 불휘발성 메모리 장치(40)를 제어하기 전에 다른 하나의 프리 블록(42-3)을 생성하기 위해 가비지 콜렉션 동작을 제어한다.
블록(42-3)은 유효 데이터(VD7와 VD8)와 무효 데이터(IVD6~IVD13)를 포함한다. 유효 데이터(VD7과 VD8)를 포함하는 페이지들이 블록(42-3)에서 블록(42-4)으로 카피-백되고, 블록(42-3)은 삭제된다. 프리 블록(42-3)이 생성된다.
불휘발성 메모리 장치(40)는 프리 블록(42-3)을 생성하기 위한 가비지 콜렉션 동작을 수행한 후 라이트 요구(WC6)에 대응되는 라이트 동작을 수행한다. 상기 버퍼 메모리에 저장된 라이트 데이터(WD5)가 블록(42-4)의 페이지에 프로그램된다.
라이트 타임(WR5) 동안 상기 가비지 콜렉션 동작과 상기 라이트 동작이 반복적으로 수행된다.
도 5는 도 3에 도시된 가비지 콜렉션 동작의 다른 실시 예를 설명하기 위한 다이어그램을 나타낸다.
도 1, 도 3, 및 도 5를 참조할 때, 아이들 타임(IT4) 동안 목표 프리 블록들의 수(TFB4)만큼 프리 블록들을 생성하기 위해 가비지 콜렉션 동작이 수행된다. 실시 예에 따라 아이들 타임(IT4) 동안 목표 프리 블록들의 수(TFB4)만큼 프리 블록들이 생성되기 전에 메모리 컨트롤러(20)는 호스트(HOST)로부터 라이트 요구를 수신할 수 있다. 이 때, 목표 프리 블록들의 수(TFB4)만큼 프리 블록들을 생성하기 전에 가비지 콜렉션 동작이 중단되며, 프리 블록들의 수(FB)만큼 프리 블록들이 생성될 수 없다.
예컨대, 도 5를 참조하면, 아이들 타임(IT4) 동안 목표 프리 블록들의 수(TFB4)만큼 프리 블록들이 생성되기 전에 메모리 컨트롤러(20)는 라이트 데이터(WD6)를 불휘발성 메모리 장치(40)에 라이트하는 라이트 요구(WC7), 라이트 데이터(WD7과 WD8)를 불휘발성 메모리 장치(40)에 라이트하는 라이트 요구(WC8), 및 라이트 데이터(WD9)를 불휘발성 메모리 장치(40)에 라이트하는 라이트 요구(WC9)를 호스트(HOST)로부터 수신한다고 가정한다. 이 때, 프리 블록들의 수(FB)만큼 프리 블록들이 생성될 수 없다.
불휘발성 메모리 장치(40)는 라이트 요구(WC7)에 대응되는 라이트 동작을 수행하기 전에 가비지 콜렉션 동작을 수행한다. 유효 데이터(VD10과 VD11)를 포함하는 페이지들이 블록(42-5)에서 블록(42-6)으로 카피-백된다.
유효 데이터(VD10과 VD11)를 포함하는 유효 페이지들이 블록(42-5)에서 블록(42-6)으로 카피-백된 후, 버퍼 메모리에 저장된 라이트 데이터(WD6)가 블록(42-6)의 페이지에 프로그램된다.
블록(42-6)으로 카피-백되는 유효 페이지들의 수는 실시 예에 따라 다양할 수 있다. 예컨대, 블록(42-6)으로 카피-백되는 유효 페이지들의 수는 생성되지 못한 프리 블록들의 수(FB)와 희생 블록(victim) 당 평균 유효 페이지들의 수(예컨대, 희생 블록(42-5)이 하나일 때, 평균 유효 페이지들의 수는 6개)를 곱한 값일 수 있다. 상기 희생 블록은 가비지 콜렉션 동작에 의해 삭제될 블록을 의미한다.
라이트 요구(WC7)에 대응되는 라이트 동작이 수행된 후, 불휘발성 메모리 장치(40)는 라이트 요구(WC8)에 대응되는 라이트 동작을 수행하기 전에 가비지 콜렉션 동작을 수행한다. 유효 데이터(VD12과 VD13)를 포함하는 유효 페이지들이 블록(42-5)에서 블록(42-6)으로 카피-백된다. 상기 라이트 동작을 실행하기 위해 라이트 데이터(WD7와 WD8)가 블록(42-6)의 페이지들에 프로그램된다.
라이트 요구(WC8)에 대응되는 라이트 동작을 수행된 후, 불휘발성 메모리 장치(40)는 라이트 요구(WC9)에 대응되는 라이트 동작을 수행하기 전에 가비지 콜렉션 동작을 수행한다. 유효 데이터(VD14과 VD15)를 포함하는 유효 페이지들이 블록(42-5)에서 블록(42-6)으로 카피-백된다. 라이트 데이터(WD9)가 블록(42-6)에 프로그램된다. 따라서 라이트 타임(WR6) 동안 프리 블록들(FB)을 생성하기 위해 상기 가비지 콜렉션 동작이 수행된다.
도 6은 도 1에 도시되고 2차원적인 구조를 갖는 불휘발성 메모리 장치의 블록도를 나타낸다.
도 1과 도 6을 참조하면, 불휘발성 메모리 장치(40), 예컨대 NAND 플래시 메모리 장치는 데이터를 저장하기 위한 메모리 셀 어레이(140), 컨트롤 로직(43), 전압 발생기(44), 로우 디코더(45), 페이지 버퍼 블록(46), 컬럼 디코더(47), Y-게이팅 회로(48), 및 입출력 블록(49)을 포함한다.
메모리 셀 어레이(140)는 복수의 NAND 메모리 셀 스트링들(strings)을 포함한다. 상기 복수의 NAND 메모리 셀 스트링들 각각은 직렬로 접속된 복수의 NAND 메모리 셀들(41)을 포함한다.
예컨대, 제1NAND 메모리 셀 스트링은 비트 라인(BL1)에 접속된 제1선택 트랜지스터(또는, 스트링 선택 트랜지스터(string selection transistor))와 공통 소스 라인(common source line(CSL))에 접속된 제2선택 트랜지스터(또는, 접지 선택 트랜지스터(ground selection transistor)) 사이에 직렬로 접속된 복수의 NAND 메모리 셀들(41)을 포함한다.
상기 제1선택 트랜지스터의 게이트는 스트링 선택 라인(string selection line(SSL))에 접속되고, 상기 복수의 NAND 메모리 셀들(41) 각각의 게이트는 복수의 워드 라인들(WL0~WL63) 각각에 접속되고, 상기 제2선택 트랜지스터의 게이트는 접지 선택 라인(ground selection line(GSL))에 접속된다.
메모리 셀들 각각이 SLC(single level cell)일 때, 각 워드 라인(예컨대, WL0~WL3)은 각 페이지(PAGE0~PAGE3)를 정의할 수 있다.
도 6에는 64개의 워드 라인들(WL0~WL63)을 포함하는 메모리 셀 어레이(140)가 도시되어 있으나, 워드 라인들의 개수에 한정되는 것은 아니다.
도 7은 도 1에 도시되고 3차원적인 구조를 갖는 불휘발성 메모리 장치의 블록도를 나타낸다.
도 1과 도 7에 도시된 바와 같이, 각 NAND 메모리 셀 스트링 (40'-1, 40'-2, ..., 40'-t; t는 자연수)은 3차원적으로 서로 다른 평면에 배치될 수 있다.
도 7에 도시된 바와 같이, 제1NAND 메모리 셀 스트링(40'-1)은 제1레이어 (41-1)에 배치될 수 있고, 제2NAND 메모리 셀 스트링(40'-2)은 제1레이어(41-1)와 서로 다른 제2레이어(41-2)에 배치될 수 있고, 제tNAND 메모리 셀 스트링(40'-t)은 제2레이어(41-2)와 서로 다른 레이어(41-k)에 3차원적으로 배치될 수 있다.
복수의 레이어들(41-1~41-t)은 웨이퍼 적층(wafer stack), 칩(chip) 적층, 또는 셀(cell) 적층을 통하여 형성될 수 있다. 복수의 레이어들(41-1~41-t)은 TSV (through-silicon via)를 포함하는 전기 수직 소자(electrical vertical element), 펌프(bump) 또는 와이어 본딩(wire bonding)을 통하여 접속될 수 있다. 복수의 레이어들(41-1~41-t) 각각은 복수의 셀 스트링들을 포함한다.
도 7에 도시된 바와 같이, 각 NAND 메모리 셀 스트링(40'-1, 40'-2, ..., 40'-t)은 복수의 워드 라인들(WL0-WL63), CSL, 및 비트 라인(BL1)을 공유할 수 있다.
본 명세서에서 사용되는 메모리 셀 어레이(140과 140')는 도 6에 도시된 2차원 메모리 셀 어레이(140)와 도 7에 도시된 3차원 메모리 셀 어레이 (140')를 총괄적으로 의미한다.
회로, 로직, 코드, 또는 이들의 조합으로 구현될 수 있는 컨트롤 로직(43)은 NAND 플래시 메모리 장치(140)의 데이터 처리 동작, 예컨대 프로그램 동작(또는 라이트 동작), 리드 동작, 및 이레이즈 동작을 제어한다. 예컨대, 컨트롤 로직(43)은 메모리 컨트롤러 (20)로부터 출력된 복수의 제어 신호들에 따라 상기 데이터 처리 동작을 수행하기 위하여 각 구성 요소(44~49)의 동작을 제어한다.
전압 발생기(44)는 프로그램 동작(또는 라이트 동작)을 수행하기 위해 필요한 프로그램 전압을 포함하는 복수의 전압들, 리드 동작을 수행하기 위해 필요한 리드 전압을 포함하는 복수의 전압들, 또는 이레이즈 동작을 수행하기 위해 필요한 이레이즈 전압을 포함하는 복수의 전압들을 발생할 수 있다. 전압 발생기(44)는 각각의 동작에 필요한 복수의 전압들을 로우 디코더로 출력할 수 있다.
로우 디코더(45)는, 컨트롤 로직(43)으로부터 출력된 로우 어드레스에 따라, 전압 발생기(44)로부터 출력된 복수의 전압들을 복수의 워드 라인들(WL0~WL63)로 공급한다.
컬럼 디코더(47)는 컨트롤 로직(43)의 제어 하에 컬럼 어드레스를 디코딩하여 복수의 선택 신호들을 Y-게이팅 회로(48)로 출력한다.
페이지 버퍼 블록(46)은 복수의 페이지 버퍼들을 포함한다. 상기 복수의 페이지 버퍼들 각각은 복수의 비트 라인들(BL1~BLx, x는 자연수) 각각에 접속된다.
상기 복수의 페이지 버퍼들 각각은 컨트롤 로직(43)의 제어에 따라 프로그램 동작 동안에는 메모리 셀 어레이(140)에 데이터를 프로그램하기 위한 드라이버로써 동작할 수 있다. 또한, 상기 복수의 페이지 버퍼들 각각은 컨트롤 로직(43)의 제어에 따라 리드 동작 동안 또는 검증(verify) 동작 동안에는 복수의 비트 라인들 (BL1~BLx) 각각의 전압 레벨을 감지 증폭할 수 있는 감지 증폭기로써 동작할 수 있다.
Y-게이팅 회로(48)는 컬럼 디코더(47)로부터 출력된 복수의 선택 신호들에 응답하여 페이지 버퍼 블록(46)과 입출력 블록(49) 사이에서 데이터(DATA)의 전송을 제어할 수 있다.
입출력 블록(49)은 메모리 컨트롤러(20)로부터 입력된 데이터(DATA)를 Y-게이팅 회로(48)로 전송하거나 또는 Y-게이팅 회로(48)로부터 출력된 데이터(DATA)를 복수의 입출력 핀들 또는 데이터 버스를 통하여 메모리 컨트롤러(20)로 전송할 수 있다.
도 8은 도 1에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도를 나타낸다.
도 1 내지 도 6, 및 도 8을 참조하면, 메모리 컨트로러(20)는 블록 소모 히스토리를 이용하여 아이들 타임(예컨대, IT1, IT2, IT3 또는 IT4) 동안 생성될 프리 블록들의 수를 결정한다(S10). 상기 블록 소모 히스토리는 상기 아이들 타임 이전에 소모된 블록들의 수에 관한 정보를 포함한다.
메모리 컨트롤러(20)는 상기 결정된 프리 블록들의 수만큼 상기 프리 블록들을 생성하기 위해 상기 아이들 타임 동안 가비지 콜렉션 동작을 수행하도록 불휘발성 메모리 장치(40)를 제어한다(S20).
아이들 타임(IT3) 이후 메모리 컨트롤러(20)는 제1라이트 요구와 제2라이트 요구를 호스트(HOST)로부터 수신할 수 있다(S30).
메모리 컨트롤러(20)는 상기 제1라이트 요구에 응답하여 라이트 동작을 제어한다(S40). 즉, 메모리 컨트롤러(20)는 상기 생성된 프리 블록들의 일부를 소모하도록 불휘발성 메모리 장치(40)를 제어한다.
메모리 컨트롤러(20)는 남은 프리 블록들의 수가 문턱 프리 블록의 수(THB)보다 큰지 판단한다(S50).
남은 프리 블록들의 수가 문턱 프리 블록의 수(THB)보다 작을 때, 메모리 컨트롤러(20)는 라이트 타임(WR5) 동안 새로운 하나의 프리 블록을 생성하도록 불휘발성 메모리 장치(40)를 제어한다(S60). 즉, 상기 새로운 하나의 프리 블록을 생성하도록 가비지 콜렉션 동작이 수행된다.
상기 새로운 하나의 프리 블록을 생성한 후 메모리 컨트롤러(20)는 라이트 타임(WR5) 동안 상기 제2라이트 요구에 대응되는 라이트 동작을 제어하는 단계를 제어한다(S70).
상기 가비지 콜렉션 동작과 상기 라이트 동작은 라이트 타임(WR5) 동안 반복적으로 수행될 수 있다.
메모리 컨트롤러(20)는 아이들 타임(IT4) 동안 가비지 콜렉션 동작을 수행한다. 아이들 타임(IT4) 동안 상기 가비지 콜렉션 동작이 수행되는 중 메모리 컨트롤러(20)는 제3라이트 요구를 호스트(HOST)로부터 수신할 수 있다(S80).
메모리 컨트롤러(20)는 아이들 타임(IT4) 동안 가비지 콜렉션 동작이 완료되었는지 여부를 판단한다(S90).
아이들 타임(IT4) 동안 가비지 콜렉션 동작이 완료되지 않을 때, 메모리 컨트롤러(20)는 라이트 타임(WR6) 동안 생성되지 못한 프리 블록들의 수(FB)을 생성하기 위해 카피-백되어야할 유효 페이지들의 수를 결정한다(S100).
메모리 컨트롤러(20)는 상기 결정된 유효 페이지들의 수만큼 상기 유효 페이지들을 회수한다(S110).
메모리 컨트롤러(20)는 상기 유효 페이지들을 회수한 후 상기 제3라이트 요구에 대응되는 라이트 동작을 제어한다(S120).
도 9는 도 1에 도시된 메모리 시스템을 포함하는 멀티-칩 패키지의 일 실시 예를 나타낸다.
도 9를 참조하면, 멀티-칩 패키지(11)는 회로 기판(11-1), 예컨대 PCB (printed circuit board) 위에 마운트된(mounted) 또는 적층된(stacked) 메모리 컨트롤러(20)와 메모리 컨트롤러(20) 위에 마운트된 또는 적층된 불휘발성 메모리 장치(40)를 포함한다. 메모리 컨트롤러(20)는 본딩 와이어들(11-2)과 솔더 볼들(11-3)을 통하여 외부 장치와 통신할 수 있다. 또한, 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)는 본딩 와이어들(11-4)을 통하여 통신할 수 있다.
도 9에서는 설명의 편의를 위하여, 불휘발성 메모리 장치(40)가 메모리 컨트롤러(20) 위에 형성된 예를 도시하였으나, 실시 예에 따라 두 장치들(20과 30)의 구현 위치가 서로 바뀔 수 있다.
또한, 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)는 본딩 와이어들 (11-4) 이외의 접속 수단을 통하여 서로 통신할 수 있고, 메모리 컨트롤러(20)와 솔더 볼들(11-3)은 본딩 와이어들(11-2) 이외의 접속 수단을 통하여 서로 접속될 수 있다. 상기 접속 수단은 수직 전기 소자(vertical electrical element), 예컨대 TSV(through silicon via)로 구현될 수도 있다.
도 10은 도 1에 도시된 메모리 시스템을 포함하는 멀티-칩 패키지의 다른 실시 예를 나타낸다.
도 10을 참조하면, 멀티-칩 패키지(13)는 회로 기판(13-1), 예컨대 PCB 위에 접속된 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)를 포함한다. 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)는 본딩 와이어들(13-2)을 통하여 서로 통신하고, 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40) 각각은 본딩 와이어들(13-3)과 솔더 볼들(13-4)를 통하여 외부 장치와 통신할 수 있다.
실시 예에 따라, 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)는 본딩 와이어들(13-2) 이외의 접속 수단을 통하여 서로 통신할 수 있다. 상기 접속 수단은 수직 전기 소자, 예컨대 TSV(through silicon via)로 구현될 수도 있다.
예컨대, 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40) 각각이 수직 전기 소자들을 통하여 회로 기판(13-1)에 접속될 때, 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)는 상기 수직 전기 소자들과 회로 기판(13-1)을 통하여 서로 통신할 수 있다.
각각의 칩(chip)으로 구현된 메모리 컨트롤러(20)와 불휘발성 메모리 장치 (40)는 PoP(Package On Package), BGAs(Ball Grid Arrays), CSPs(Chip Scale Packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Din in Wafer Form, COB(Chip On Board), CERDIP(CERamic Dual In-Line Package), MQFP(plastic metric quad flat pack), TQFP(Thin Quad FlatPack), SOIC(small-outline integrated circuit), SSOP(shrink small outline package), TSOP(thin small outline), SIP(system in package), MCP(multi chip package), WFP(wafer-level fabricated package), 또는 WSP (wafer-level processed stack package) 등과 같은 패키지로 구현될 수 있다.
도 11은 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 일 실시 예를 나타낸다.
도 1과 도 11을 참조하면, 전자 장치(electronic device; 100)는 이동 전화기(cellular/mobile phone), 스마트 폰(smart phone), 태블릿 PC (tablet personal computer), PDA(personal digital assistant), 비디오 게임 콘솔(video game console), 또는 휴대용(handheld) 통신 장치로 구현될 수 있다.
전자 장치(100)는 메모리 컨트롤러(20)와 불휘발성 메모리 장치(40)를 포함한다. 메모리 컨트롤러(20)는 프로세서(110)의 제어에 따라 불휘발성 메모리 장치 (40)의 데이터 처리 동작, 예컨대 프로그램 동작(또는 라이트 동작), 이레이즈 동작, 또는 리드 동작을 제어할 수 있다.
불휘발성 메모리 장치(40)에 프로그램된 데이터는 프로세서(110) 및/또는 메모리 컨트롤러(20)의 제어에 따라 디스플레이(120)를 통하여 디스플레이될 수 있다. 디스플레이(120)는 TFT-LCD(thin film transistor-liquid crystal display), LED(light-emitting diode) 디스플레이, OLED (organic LED) 디스플레이, 또는 AMOLED(active matrix OLED) 디스플레이와 같은 평판 디스플레이(flat panel display)로 구현될 수 있다.
무선 송수신기(130)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(130)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(110)에서 처리될 수 있는 신호로 변경할 수 있다.
따라서, 프로세서(110)는 무선 송수신기(130)로부터 출력된 신호를 처리하고 처리된 신호를 메모리 컨트롤러(20) 또는 디스플레이(120)로 전송할 수 있다. 본 발명의 실시 예에 따른 메모리 컨트롤러(20)는 프로세서(110)에 의하여 처리된 신호를 불휘발성 메모리 장치 (40)에 프로그램할 수 있다.
또한, 무선 송수신기(130)는 프로세서(110)로부터 출력된 신호를 무선 신호로 변경하고, 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다.
입력 장치(140)는 프로세서(110)의 동작을 제어하기 위한 제어 신호 또는 프로세서(110)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
프로세서(110)는 메모리 컨트롤러(20)로부터 출력된 데이터, 무선 송수신기 (130)로부터 출력된 데이터, 또는 입력 장치(140)로부터 출력된 데이터가 디스플레이(120)를 통하여 디스플레이될 수 있도록 디스플레이(120)의 동작을 제어할 수 있다.
실시 예에 따라, 불휘발성 메모리 장치(40)의 동작을 제어할 수 있는 메모리 컨트롤러(20)는 프로세서(110)의 일부로서 구현될 수 있고 또한 프로세서(110)와 별도의 칩으로 구현될 수 있다.
도 12는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 다른 실시 예를 나타낸다.
도 12에 도시된 전자 장치(200)는 PC(personal computer), 랩탑(laptop) 컴퓨터, 넷-북(net-book), e-리더(e-reader), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
전자 장치(200)는 불휘발성 메모리 장치(40)와, 불휘발성 메모리 장치(40)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(20)를 포함한다.
프로세서(210)는 입력 장치(220)를 통하여 입력된 데이터에 따라 불휘발성 메모리 장치(10)에 저장된 데이터를 디스플레이(230)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(220)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. 또한, 입력 장치(220)는 다른 장치와 데이터를 인터페이싱할 수 있는 인터페이스일 수 있다.
프로세서(210)는 전자 장치(200)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(20)의 동작을 제어할 수 있다.
실시 예에 따라 불휘발성 메모리 장치(40)의 동작을 제어할 수 있는 메모리 컨트롤러(20)는 프로세서(210)의 일부로서 구현될 수 있고 또한 프로세서(210)와 별도의 칩으로 구현될 수 있다.
도 13는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다. 도 13에서는 설명의 편의를 위하여 전자 장치(300)와 호스트(330)를 함께 도시한다.
도 13에 도시된 전자 장치(300)는 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 상기 디지털 정보를 저장하기 위하여 사용되는 전자 플래시 메모리 데이터 저장 장치인 메모리 카드는 PC 카드, MMC(multimedia card), e-MMC(embedded MMC), SD(secure digital) 카드, 또는 USB(universal serial bus) 플래시 드라이브(flash drive)를 포함한다.
메모리 카드와 같은 전자 장치(300)는 메모리 컨트롤러(20), 불휘발성 메모리 장치(40), 카드 인터페이스(320)를 포함한다.
메모리 컨트롤러(20)는 불휘발성 메모리 장치(40)와 카드 인터페이스(320) 사이에서 데이터의 교환을 제어할 수 있다.
실시 예에 따라, 카드 인터페이스(320)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(320)는 호스트(330)의 프로토콜에 따라 호스트(330)와 메모리 컨트롤러(20) 사이에서 데이터 교환을 인터페이싱할 수 있다.
실시 예에 따라 카드 인터페이스(320)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스라 함은 호스트(330)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
전자 장치(300)가 PC(personal computer), 랩탑 컴퓨터, 태블릿(tablet) PC, 디지털 카메라(digital camera), 디지털 오디오 플레이어(digital audio player), 이동 전화기, 비디오 게임 콘솔(video game console), MP3플레이어, PMP(portable multimedia player), e-북, 또는 디지털 셋-탑 박스(digital set-top box)와 같은 호스트(330)의 호스트 인터페이스(350)에 접속될 때, 호스트 인터페이스(350)는 마이크로프로세서(340)의 제어에 따라 카드 인터페이스(320)와 메모리 컨트롤러(20)를 통하여 불휘발성 메모리 장치(40)와 데이터 통신을 수행할 수 있다.
도 14는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 14에 도시된 전자 장치(400)는 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
전자 장치(400)는 불휘발성 메모리 장치(40)와 불휘발성 메모리 장치(40)의 데이터 처리 동작, 예컨대 프로그램 동작(또는 라이트 동작), 이레이즈 동작, 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(20)를 포함한다.
전자 장치(400)의 이미지 센서(420)는 광학 이미지를 디지털 이미지 신호들로 변환하고, 변환된 디지털 이미지 신호들은 프로세서(410) 및/또는 메모리 컨트롤러(20)로 전송된다. 프로세서(410)의 제어에 따라, 상기 변환된 디지털 이미지 신호들은 디스플레이(430)를 통하여 디스플레이되거나 또는 메모리 컨트롤러(20)를 통하여 불휘발성 메모리 장치(40)에 저장될 수 있다.
또한, 불휘발성 메모리 장치(40)에 저장된 데이터는 프로세서(410) 및/또는 메모리 컨트롤러(20)의 제어에 따라 디스플레이(430)를 통하여 디스플레이된다.
실시 예에 따라 불휘발성 메모리 장치(40)의 동작을 제어할 수 있는 메모리 컨트롤러(20)는 프로세서(410)의 일부로서 구현될 수 있고 또한 프로세서(410)와 별개의 칩으로 구현될 수 있다.
도 15는 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 15를 참조하면, 전자 장치(500)는 불휘발성 메모리 장치(40)와 불휘발성 메모리 장치(40)의 동작을 제어할 수 있는 메모리 컨트롤러(20)를 포함한다.
전자 장치(500)는 CPU(central processing unit; 510)의 동작 메모리 (operation memory)로서 사용될 수 있는 메모리 장치(550)를 포함한다. 메모리 장치(550)는 ROM(read only memory)과 같은 불휘발성 메모리로 구현될 수 있고 SRAM (Static random access memory)과 같은 휘발성 메모리로 구현될 수 있다.
전자 장치(500)에 접속된 호스트(HOST)는 메모리 컨트롤러(20)와 호스트 인터페이스(540)를 통하여 불휘발성 메모리 장치(40)와 데이터 통신을 수행할 수 있다.
CPU(510)의 제어에 따라 ECC 블록(530)은 메모리 컨트롤러(20)를 통하여 불휘발성 메모리 장치(40)로부터 출력된 데이터에 포함된 에러 비트를 검출하고, 상기 에러 비트를 정정하고, 에러 정정된 데이터를 호스트 인터페이스(540)를 통하여 호스트(HOST)로 전송할 수 있다. 실시 예에 따라 ECC 블록(530)은 전자 장치(500)에 포함되지 않을 수도 있다.
CPU(510)는 버스(501)를 통하여 메모리 컨트롤러(20), ECC 블럭(530), 호스트 인터페이스(540), 및 메모리 장치(550) 사이에서 데이터 통신을 제어할 수 있다.
전자 장치(500)는 플래시 메모리 드라이브, USB 메모리 드라이브, IC-USB 메모리 드라이브, 또는 메모리 스틱(memory stick)으로 구현될 수 있다.
도 16은 도 1에 도시된 메모리 시스템을 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 16을 참조하면, 전자 장치(600)는 SSD(solid state drive)와 같은 데이터 처리 장치로 구현될 수 있다.
전자 장치(600)는 복수의 솔리드 스테이트 메모리 장치들(40), 메모리 컨트롤러(20), 휘발성 메모리 장치(630), 및 버퍼 매니저(620)를 포함한다.
메모리 컨트롤러(20)는 복수의 솔리드 스테이트 메모리 장치들(40) 각각의 데이터 처리 동작을 제어할 수 있다. 복수의 솔리드 스테이트 메모리 장치들(40) 각각은 도 1과 도 10에 도시된 불휘발성 메모리 장치, 예컨대 NAND 플래시 메모리 장치로 되고, 블록들을 포함한다. 메모리 컨트롤러(20)는 데이터를 복수의 솔리드 스테이트 메모리 장치들(40) 중에서 하나의 포함된 페이지에 프로그램할 수 있다.
휘발성 메모리 장치(630)는 DRAM으로 구현될 수 있고 메모리 컨트롤러(20)와 호스트(640) 사이에서 주고 받는 데이터를 일시적으로 저장한다.
버퍼 매니저(620)는 휘발성 메모리 장치(630) 및/또는 메모리 컨트롤러(20)의 데이터 버퍼링 동작을 제어할 수 있다.
도 17는 도 16에 도시된 전자 장치를 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 16과 도 17를 참조하면, RAID(redundant array of independent disks) 시스템으로 구현될 수 있는 데이터 처리 장치(700)는 RAID 컨트롤러(710)와 복수의 전자 장치들(600-1~600-n; n는 자연수)을 포함할 수 있다.
전자 장치들(600-1~600-n) 각각은 도 18에 도시된 전자 장치(600)이다. 복수의 전자 장치들(600-1~600-n)은 RAID 어레이를 구성할 수 있다. 데이터 처리 장치 (700)는 PC(personal computer), NAS(Network-attached storage) 또는 SSD(solid state drive)로 구현될 수 있다. 전자 장치들(600-1~600-n) 각각은 메모리 모듈 (memory module) 형태로 구현된 메모리 시스템일 수 있다.
프로그램 동작(또는 라이트 동작) 동안, 호스트(HOST)로부터 출력된 프로그램 요구(또는 라이트 요구)에 따라 RAID 컨트롤러(710)는 호스트(HOST)로부터 출력된 데이터를 RAID 레벨에 기초하여 복수의 전자 장치(600-1~600-n) 중에서 적어도 어느 하나의 전자 장치로 출력할 수 있다.
리드 동작 동안, RAID 컨트롤러(710)는 호스트(HOST)로부터 출력된 리드 명령에 따라 복수의 전자 장치들(600-1~600-n) 중에서 적어도 어느 하나의 전자 장치로부터 리드된 데이터를 호스트(HOST)로 전송할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10; 메모리 시스템
20; 메모리 컨트롤러
22; 마이크로프로세서
24; RAM
26; ROM
29; 호스트 인터페이스
30; 메모리 인터페이스
40; 불휘발성 메모리 장치
140; 메모리 셀 어레이

Claims (10)

  1. 블록 소모 히스토리를 이용하여 아이들 타임(idle time) 동안 생성될 프리 블록들의 수를 결정하는 단계; 및
    상기 결정된 프리 블록들의 수만큼 상기 프리 블록들을 생성(create)하기 위해 상기 아이들 타임 동안 가비지 콜렉션(garbage collection) 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  2. 제1항에 있어서, 상기 블록 소모 히스토리는,
    상기 아이들 타임 이전에 소모된 블록들의 수에 관한 정보를 포함하는 메모리 컨트롤러의 동작 방법.
  3. 제1항에 있어서, 상기 프리 블록들의 수를 결정하는 단계는,
    상기 블록 소모 히스토리에서 적어도 하나 이상의 라이트 동작이 수행되는 라이트 타임(Write time) 별로 소모된 블록들의 수에 관한 정보를 리드하는 단계; 및
    상기 정보에 기초하여 상기 프리 블록들의 수를 결정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  4. 제1항에 있어서, 상기 메모리 컨트롤러의 동작 방법은,
    제1라이트 요구와 제2라이트 요구를 수신하는 단계;
    상기 제1라이트 요구에 응답하여 상기 생성된 프리 블록들의 일부를 소모하도록 상기 불휘발성 메모리 장치를 제어하는 단계;
    남은 프리 블록들의 수가 문턱 프리 블록의 수와 같거나 작을 때, 새로운 하나의 프리 블록을 생성하도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및
    상기 새로운 하나의 프리 블록을 생성한 후 상기 제2라이트 요구에 대응되는 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  5. 제1항에 있어서, 상기 메모리 컨트롤러의 동작 방법은,
    제1라이트 요구를 수신하는 단계;
    상기 아이들 타임 동안 상기 프리 블록들이 상기 결정된 프리 블록들의 수만큼 생성되지 않을 때, 카피-백(copy-back)되어야할 유효 페이지들의 수를 결정하는 단계;
    상기 결정된 유효 페이지들의 수만큼 상기 유효 페이지들을 회수(collect)하도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및
    상기 유효 페이지들을 회수한 후 상기 제1라이트 요구에 대응되는 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  6. 제5항에 있어서, 상기 카피-백되어야할 유효 페이지들의 수를 결정하는 단계는,
    희생 블록(victim)당 평균 유효 페이지의 수와 상기 생성되지 못한 프리 블록들의 수를 곱하는 단계; 및
    상기 곱을 상기 카피-백되어야할 유효 페이지들의 수로 결정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  7. 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며,
    상기 메모리 컨트롤러는,
    블록 소모 히스토리를 이용하여 아이들 타임 동안 생성될 프리 블록들의 수를 결정하고, 상기 결정된 프리 블록들의 수만큼 상기 프리 블록들을 생성하기 위해 상기 아이들 타임 동안 가비지 콜렉션 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 펌웨어를 저장하는 메모리; 및
    상기 펌웨어를 실행하는 마이크로프로세서를 포함하는 메모리 시스템.
  8. 제7항에 있어서, 상기 메모리는,
    상기 블록 소모 히스토리를 저장하는 메모리 시스템.
  9. 제7항에 있어서, 상기 블록 소모 히스토리는 상기 불휘발성 메모리 장치에서 상기 메모리로 로드(load)되는 메모리 시스템.
  10. 제7항에 있어서, 상기 펌웨어는,
    상기 불휘발성 메모리 장치에서 상기 메모리로 로드되는 메모리 시스템.
KR1020120086793A 2012-08-08 2012-08-08 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템 KR101992940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120086793A KR101992940B1 (ko) 2012-08-08 2012-08-08 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템
US13/962,056 US9256528B2 (en) 2012-08-08 2013-08-08 Method for operating a memory controller and a system having the memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086793A KR101992940B1 (ko) 2012-08-08 2012-08-08 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20140020442A true KR20140020442A (ko) 2014-02-19
KR101992940B1 KR101992940B1 (ko) 2019-06-26

Family

ID=50067080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086793A KR101992940B1 (ko) 2012-08-08 2012-08-08 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템

Country Status (2)

Country Link
US (1) US9256528B2 (ko)
KR (1) KR101992940B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058794A (zh) * 2018-01-19 2019-07-26 上海宝存信息科技有限公司 用于动态执行垃圾回收数据储存装置与操作方法
KR20200036508A (ko) * 2018-09-28 2020-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11182290B2 (en) 2017-02-09 2021-11-23 SK Hynix Inc. Data storage device and operating method thereof for performing a garbage collection operation in consideration of a lifetime of a nonvolatile memory device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203405A (ja) * 2013-04-09 2014-10-27 富士通株式会社 情報処理装置、メモリ制御装置、データ転送制御方法及びデータ転送制御プログラム
TWI533309B (zh) * 2014-10-06 2016-05-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US20160350214A1 (en) * 2015-05-29 2016-12-01 Google Inc. Idle time software garbage collection
US9972610B2 (en) * 2015-07-24 2018-05-15 Intel Corporation System-in-package logic and method to control an external packaged memory device
KR102501751B1 (ko) 2015-09-22 2023-02-20 삼성전자주식회사 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법
US20170139826A1 (en) * 2015-11-17 2017-05-18 Kabushiki Kaisha Toshiba Memory system, memory control device, and memory control method
KR102602694B1 (ko) 2015-12-15 2023-11-15 삼성전자주식회사 스토리지 컨트롤러의 작동 방법과 이를 포함하는 스토리지 장치의 작동 방법
US10048873B2 (en) 2016-06-10 2018-08-14 SK Hynix Inc. Memory system for accessing memory dies during program operations and operation method thereof
US9875797B1 (en) * 2016-12-04 2018-01-23 Alex Diggins Photon memory system
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
US11188456B2 (en) 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
US11269764B2 (en) * 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
KR20210101972A (ko) * 2020-02-11 2021-08-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100115057A (ko) * 2009-04-17 2010-10-27 고려대학교 산학협력단 낸드 플래시 파일 시스템
KR20120061575A (ko) * 2010-12-03 2012-06-13 삼성전자주식회사 적응적 머지를 수행하는 메모리 시스템 및 그것의 데이터 쓰기 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437557B2 (en) 2003-06-03 2008-10-14 Lg Electronics Inc. Garbage collection system and method for a mobile communication terminal
KR100528973B1 (ko) 2003-11-05 2005-11-16 한국전자통신연구원 가비지 콜렉션 방법 및 그 장치
KR101091208B1 (ko) 2004-10-28 2011-12-07 엘지전자 주식회사 휴대용 단말기 및 그의 메모리 데이터 정리방법
JP2006344184A (ja) 2005-06-10 2006-12-21 Kyocera Mita Corp 画像形成装置
KR100725410B1 (ko) 2006-01-20 2007-06-07 삼성전자주식회사 전원 상태에 따라 비휘발성 메모리의 블록 회수를 수행하는장치 및 그 방법
US8032724B1 (en) 2007-04-04 2011-10-04 Marvell International Ltd. Demand-driven opportunistic garbage collection in memory components
US7996642B1 (en) 2007-04-25 2011-08-09 Marvell International Ltd. Digital locked loop on channel tagged memory requests for memory optimization
US8751755B2 (en) * 2007-12-27 2014-06-10 Sandisk Enterprise Ip Llc Mass storage controller volatile memory containing metadata related to flash memory storage
JP4711269B2 (ja) 2008-11-21 2011-06-29 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ電力制御方法及びメモリ電力制御プログラム
JP2010244342A (ja) 2009-04-07 2010-10-28 Ricoh Co Ltd メモリ管理制御装置及びメモリ管理制御方法
US8892610B1 (en) * 2011-07-29 2014-11-18 Google Inc. System and method for garbage collection pause reduction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100115057A (ko) * 2009-04-17 2010-10-27 고려대학교 산학협력단 낸드 플래시 파일 시스템
KR20120061575A (ko) * 2010-12-03 2012-06-13 삼성전자주식회사 적응적 머지를 수행하는 메모리 시스템 및 그것의 데이터 쓰기 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182290B2 (en) 2017-02-09 2021-11-23 SK Hynix Inc. Data storage device and operating method thereof for performing a garbage collection operation in consideration of a lifetime of a nonvolatile memory device
CN110058794A (zh) * 2018-01-19 2019-07-26 上海宝存信息科技有限公司 用于动态执行垃圾回收数据储存装置与操作方法
KR20200036508A (ko) * 2018-09-28 2020-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Also Published As

Publication number Publication date
KR101992940B1 (ko) 2019-06-26
US20140047169A1 (en) 2014-02-13
US9256528B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
KR101992940B1 (ko) 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템
US20190042102A1 (en) Memory scheduling method for changing command order and method of operating memory system
KR101818445B1 (ko) 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
US9830083B2 (en) Memory chip, memory system, and method of accessing the memory chip
KR102503177B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20120066438A1 (en) Non-volatile memory device, operation method thereof, and device having the same
US10606758B2 (en) Memory system and method of operating the same
US8589618B2 (en) Memory system comprising nonvolatile memory device and controller
US20120203959A1 (en) Non-volatile memory, system including the same, and method of programming the same
US10990539B2 (en) Controller, memory system including the same, and method of operating memory system
US11645010B2 (en) Solid state drive (SSD) memory system improving the speed of a read operation using parallel DMA data transfers
US20190235790A1 (en) Electronic system having host and memory controller, and operating method thereof
CN112783437A (zh) 存储设备及其操作方法
KR20100088827A (ko) 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
US10705746B2 (en) Memory system and operating method thereof
CN110309075B (zh) 存储器控制器以及具有存储器控制器的存储器系统
US20230130884A1 (en) Method of scheduling commands for memory device and memory system performing the same
US20190227715A1 (en) Memory controller and operating method thereof
US11593023B2 (en) Memory controller and method of operating the same
US11210028B2 (en) Method for accessing flash memory module and associated flash memory controller and electronic device
CN110308936B (zh) 进行初始化的方法、记忆装置及其控制器以及电子装置
KR101437091B1 (ko) 비대칭 맵핑 동작을 수행하는 메모리 시스템 및 그것의어드레스 맵핑 방법
US11704234B2 (en) Method for accessing flash memory module and associated package
US11416366B2 (en) Controller and memory system having the same
KR20130066720A (ko) 메모리 컨트롤러 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant