KR20140005900A - Electronic device for radiofrequency or power applications and process for manufacturing such a device - Google Patents

Electronic device for radiofrequency or power applications and process for manufacturing such a device Download PDF

Info

Publication number
KR20140005900A
KR20140005900A KR1020137015796A KR20137015796A KR20140005900A KR 20140005900 A KR20140005900 A KR 20140005900A KR 1020137015796 A KR1020137015796 A KR 1020137015796A KR 20137015796 A KR20137015796 A KR 20137015796A KR 20140005900 A KR20140005900 A KR 20140005900A
Authority
KR
South Korea
Prior art keywords
layer
substrate
support substrate
thickness
components
Prior art date
Application number
KR1020137015796A
Other languages
Korean (ko)
Other versions
KR101876912B1 (en
Inventor
디디에 랑드뤼
루차나 카펠로
에릭 데보네
크리스토프 피게
올레그 코넌척
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20140005900A publication Critical patent/KR20140005900A/en
Application granted granted Critical
Publication of KR101876912B1 publication Critical patent/KR101876912B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

본 발명은, 지지 기판 상의 전자 컴포넌트들을 지지하는 반도체층을 포함하는, 무선 주파수 또는 전력 응용들을 위한 전자 장치에 관한 것으로서, 지지 기판(1)은 적어도 30 W/m K의 열전도율을 가지는 베이스층(12) 및 적어도 5 ㎛의 두께를 가지는 표면층(13, 4)을 포함하고, 상기 표면층(13, 14)은 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가진다. 본 발명은 또한 이와 같은 장치를 제조하는 2개의 프로세스들에 관한 것이다.The present invention relates to an electronic device for radio frequency or power applications, comprising a semiconductor layer supporting electronic components on a support substrate, wherein the support substrate 1 comprises a base layer having a thermal conductivity of at least 30 W / m K. 12) and surface layers 13 and 4 having a thickness of at least 5 μm, wherein the surface layers 13 and 14 have an electrical resistivity of at least 3000 Ohm. Cm and a thermal conductivity of at least 30 W / m K. The invention also relates to two processes for manufacturing such a device.

Description

무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스{ELECTRONIC DEVICE FOR RADIOFREQUENCY OR POWER APPLICATIONS AND PROCESS FOR MANUFACTURING SUCH A DEVICE}TECHNICAL FIELD OF ELECTRONIC DEVICE FOR RADIOFREQUENCY OR POWER APPLICATIONS AND PROCESS FOR MANUFACTURING SUCH A DEVICE

본 발명은 지지 기판 상의 전자 컴포넌트들을 지지하는 반도체층을 포함하는, 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스들에 관한 것이다.The present invention relates to electronic devices for radio frequency or power applications and processes for manufacturing such devices, including a semiconductor layer supporting electronic components on a support substrate.

특히, 무선 주파수 또는 전력 분야에 적용하기 위한 마이크로전자 장치들의 제조는 높은 전기 저항율 및 양호한 열전도율을 가지는 지지 기판 상에 컴포넌트들을 배치하는 것을 요구한다.In particular, the manufacture of microelectronic devices for application in the radio frequency or power field requires the placement of components on support substrates having high electrical resistivity and good thermal conductivity.

게다가, 높은 저항율은 트랜지스터들(기생 효과들(parasitic effects)을 일으키는 기판에서의 필드 라인 관통(field line penetration)) 사이에서 고주파수 상호작용들을 제한하는 것을 가능하게 한다.In addition, the high resistivity makes it possible to limit high frequency interactions between transistors (field line penetration in the substrate causing parasitic effects).

양호한 열전도율은 고주파수 또는 고전력 장치 동작에 의해 발생되는 열을 방출하는 데 필요하다.Good thermal conductivity is needed to dissipate heat generated by high frequency or high power device operation.

알려진 해결 방법에 따르면, 이들 장치들은 SOI(용어 "실리콘 온 절연체"의 두문자어)형 기판들 상에 제조될 수 있고, 여기서, 실리콘 지지 기판(또는 그것의 일부)은 높은 저항을 갖는다.According to a known solution, these devices can be fabricated on SOI (acronym for silicon on insulator) type substrates, where the silicon support substrate (or part thereof) has a high resistance.

이러한 방식에서, 문헌 US 2009/321,873은, 컴포넌트들이 형성되는, 실리콘 지지 기판, 고저항율 실리콘의 층, 실리콘 산화물의 층 및 실리콘의 얇은 층을 연속적으로 포함하는 구조를 기재한다.In this way, the document US 2009 / 321,873 describes a structure in which the components are continuously formed comprising a silicon support substrate, a layer of high resistivity silicon, a layer of silicon oxide and a thin layer of silicon.

문헌 US 2007/032,040은 컴포넌트들이 형성되는, 3000 Ohm.cm보다 높은 전기 저항율을 가지는 실리콘 지지 기판, 실리콘 산화물의 층 및 실리콘의 얇은 층을 포함하는 SOI 기판을 기재한다.The document US 2007 / 032,040 describes an SOI substrate comprising a silicon support substrate, a layer of silicon oxide and a thin layer of silicon, with electrical resistivity higher than 3000 Ohm. Cm, in which the components are formed.

그러나, 이들 기판들은, 불량한 열 전도체인, 특히 실리콘 산화물(Si02)의 상대적으로 두꺼운 층의 존재로 인해, 낮은 열전도율을 가지는 문제를 수반한다. However, these substrates are accompanied by the problem of having low thermal conductivity due to the presence of a relatively thick layer of silicon oxide (Si0 2 ), which is a poor thermal conductor.

이와 같은 SOI 기판들의 열전도율은, 산화물 두께가 약 50 nm를 초과하므로, 의도된 응용들에 불충분한, 1 내지 2 W/m K 정도의, 이 실리콘 산화물의 전도도에 의해 제한될 수 있다. The thermal conductivity of such SOI substrates may be limited by the conductivity of this silicon oxide, on the order of 1 to 2 W / m K, which is insufficient for intended applications, since the oxide thickness is greater than about 50 nm.

제 2의 알려진 해결 방법에 따르면, 컴포넌트들은 제 1 기판, 예를 들어 실리콘 기판 상에 제조될 수 있고, 그것의 제조 후 상기 컴포넌트들은 1014 Ohm.cm 정도의 전기 저항율을 가지는 재료인 사파이어로 만들어진 최종 지지 기판 위에 전사될 수 있다. According to a second known solution, the components can be manufactured on a first substrate, for example a silicon substrate, after which the components are made of sapphire, a material having an electrical resistivity on the order of 10 14 Ohm.cm. It can be transferred over the final support substrate.

이와 같은 접근방법은 예를 들어 문헌 US 6,944,375에 제시되어 있다. Such an approach is for example given in document US Pat. No. 6,944,375.

그러나, 사파이어는 의도된 응용들을 위해 향상 범위를 가지도록 고려되는, 30 내지 40 W/m K의 열전도율을 가진다. However, sapphire has a thermal conductivity of 30 to 40 W / m K, which is considered to have an improvement range for the intended applications.

산화물 층은 컴포넌트들을 지지하는 층과 사파이어 기판 사이에 삽입된다. An oxide layer is inserted between the layer supporting the components and the sapphire substrate.

그러나, 위에서 설명한 것과 같이, 이러한 산화물 층은 사파이어 기판 내에서 열소산을 방해하는 서멀 배리어를 형성할 수 있다.However, as described above, this oxide layer can form a thermal barrier that impedes heat dissipation in the sapphire substrate.

게다가, 사파이어 기판들은 특히 150 mm보다 큰 직경들에 대해, 비교적 고가이다.In addition, sapphire substrates are relatively expensive, especially for diameters larger than 150 mm.

따라서, 본 발명의 하나의 목적은 무선 주파수 또는 전력 응용들을 위한 장치를 위한 지지 기판을 제공하는 것이다. Accordingly, one object of the present invention is to provide a support substrate for an apparatus for radio frequency or power applications.

더욱 상세하게는, 이러한 지지 기판은 3000 Ohm.cm보다 큰 높은 전기 저항율, 및 적어도 동일하게 사파이어보다 덜 비싸면서, 실리콘(바람직하게는 30 W/m K보다 큰)의 것만큼 양호한 열전도율 둘다를 가질 수 있다.More specifically, such support substrates have both high electrical resistivity greater than 3000 Ohm.cm, and thermal conductivity as good as that of silicon (preferably greater than 30 W / m K), at least equally less expensive than sapphire. Can be.

이 기판은, 전형적으로 150 mm보다 큰 직경을 가지는 대형 웨이퍼들을 형성하기 위한 제조에 적합해야 한다.This substrate should be suitable for fabrication to form large wafers, typically having a diameter greater than 150 mm.

이러한 지지 기판은 또한 장치의 제조 프로세스에 적합해야 하고, 특히 규정된 프로세스에 따라, 요구되는 열특성들(thermal properties)(특히, 열팽창 계수 및 온도 저항의 면에서)을 가져야 한다. Such a support substrate should also be suitable for the manufacturing process of the device and, in particular, according to the defined process, should have the required thermal properties (in particular in terms of coefficient of thermal expansion and temperature resistance).

본 발명은, 지지 기판 상의 전자 컴포넌트들을 지지하는 반도체층을 포함하는, 무선 주파수 또는 전력 응용들을 위한 전자 장치에 있어서, 상기 지지 기판은 적어도 30 W/m K의 열전도율을 가지는 베이스층 및 적어도 5 ㎛의 두께를 가지는 표면층을 포함하고, 상기 표면층은 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가지는 것을 특징으로 하는, 전자 장치에 관한 것이다. The present invention provides an electronic device for radio frequency or power applications, comprising a semiconductor layer supporting electronic components on a support substrate, wherein the support substrate has a base layer having a thermal conductivity of at least 30 W / m K and at least 5 μm. And a surface layer having a thickness of: wherein the surface layer has an electrical resistivity of at least 3000 Ohm. Cm and a thermal conductivity of at least 30 W / m K.

상기 표면층은 상기 베이스층과 상기 반도체층 사이에 있다.The surface layer is between the base layer and the semiconductor layer.

본 발명의 실시예에 따르면, 상기 지지 기판은 실리콘 베이스 기판 상에 5 ㎛보다 큰 두께를 가지는, AIN, 알루미나 또는 비정질 다이아몬드형 탄소(amorphous diamond-like carbon)의 표면층을 포함하는 이중층 기판이다.According to an embodiment of the invention, the support substrate is a bilayer substrate comprising a surface layer of AIN, alumina or amorphous diamond-like carbon, having a thickness greater than 5 μm on a silicon base substrate.

본 발명의 실시예에 따르면, 상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 다공성 표면 영역을 포함하는 실리콘 기판이다.According to an embodiment of the invention, the support substrate is a silicon substrate comprising a porous surface area having a thickness of greater than 5 μm.

본 발명의 실시예에 따르면, 상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 AIN 또는 알루미나 코팅으로 둘러싸인 알루미늄 기판이다.According to an embodiment of the invention, the support substrate is an aluminum substrate surrounded by AIN or alumina coating having a thickness greater than 5 μm.

본 발명의 실시예에 따르면, 상기 지지 기판은 1015 at/cm3보다 큰 농도로 금에 의해 도핑되고 5 ㎛보다 큰 두께를 가지는 표면 영역을 포함하는 실리콘 기판이다.According to an embodiment of the invention, the support substrate is a silicon substrate which comprises a surface region doped by gold at a concentration of greater than 10 15 at / cm 3 and having a thickness of greater than 5 μm.

상기 컴포넌트들을 지지하는 상기 층은 바람직하게는 실리콘, 게르마늄 또는 III-V족 합금으로 만들어진다.The layer supporting the components is preferably made of silicon, germanium or a III-V alloy.

선택적으로, 50 nm보다 작은 두께를 가지는 실리콘 산화물층이 상기 지지 기판과 상기 컴포넌트들을 지지하는 상기 층 사이에 삽입된다.Optionally, a layer of silicon oxide having a thickness of less than 50 nm is inserted between the support substrate and the layer supporting the components.

대안으로, 알루미나, 비정질 다이아몬드형 탄소 또는 고저항율 다결정 실리콘의 층이 상기 지지 기판과 상기 컴포넌트들을 지지하는 상기 층 사이에 삽입된다.Alternatively, a layer of alumina, amorphous diamond-like carbon or high resistivity polycrystalline silicon is inserted between the support substrate and the layer supporting the components.

상기 장치는 150 mm보다 크거나 같은 직경을 가지는 웨이퍼이다.The device is a wafer having a diameter greater than or equal to 150 mm.

대안으로, 상기 전자 장치는 칩일 수 있다. Alternatively, the electronic device may be a chip.

본 발명의 다른 대상은, 지지 기판 상의 전자 컴포넌트들을 지지하는 층을 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법으로서, 이하의 연속 단계들: Another object of the invention is a method of manufacturing an apparatus for radio frequency or power applications, comprising a layer supporting electronic components on a support substrate, the following successive steps:

(a) 상기 지지 기판 상에 반도체층을 포함하는 구조를 형성하는 단계, (a) forming a structure including a semiconductor layer on the support substrate,

(b) 상기 반도체층에 상기 컴포넌트들을 제조하는 단계,(b) manufacturing the components in the semiconductor layer,

를 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법에 있어서,A method of manufacturing an apparatus for radio frequency or power applications, comprising:

단계 (a)에서, 지지 기판은 적어도 30 W/m K의 열전도율을 가지는 베이스층 및 적어도 5 ㎛의 두께를 가지는 표면층을 포함하고, 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가지는 상기 표면층이 이용되는 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법이다.In step (a), the support substrate comprises a base layer having a thermal conductivity of at least 30 W / m K and a surface layer having a thickness of at least 5 μm, the electrical resistivity of at least 3000 Ohm. Cm and of at least 30 W / m K. A method of manufacturing an apparatus for radio frequency or power applications, characterized in that the surface layer having thermal conductivity is used.

실시예에 따르면, 상기 지지 기판은 실리콘 베이스 기판 상에 5 ㎛보다 큰 두께를 가지는 AIN, 알루미나 또는 비정질 다이아몬드형 탄소의 층을 포함하는 이중층 기판이다.According to an embodiment, the support substrate is a bilayer substrate comprising a layer of AIN, alumina or amorphous diamond-like carbon having a thickness greater than 5 μm on a silicon base substrate.

실시예에 따르면, 상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 다공성 표면 영역을 포함하는 실리콘 기판이다.According to an embodiment, said support substrate is a silicon substrate comprising a porous surface area having a thickness greater than 5 μm.

실시예에 따르면, 지지 기판 상의 전자 컴포넌트들을 지지하는 층을 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 프로세스로서, 이하의 연속 단계들:According to an embodiment, a process for manufacturing an apparatus for radio frequency or power applications, comprising a layer supporting electronic components on a support substrate, the following successive steps:

(a) 도너 기판의 반도체층에 컴포넌트들을 제조하는 단계, (a) manufacturing components in a semiconductor layer of the donor substrate,

(b) 중간 기판 상에 상기 컴포넌트들을 지지하는 상기 반도체층을 접합하는 단계,(b) bonding the semiconductor layer supporting the components on an intermediate substrate,

(c) 상기 컴포넌트들을 지지하는 상기 층을 상기 중간 층 위에 전사하기 위해 상기 도너 기판의 나머지를 제거하는 단계,(c) removing the remainder of the donor substrate to transfer the layer supporting the components onto the intermediate layer,

(d) 상기 지지 기판 상에 상기 컴포넌트들을 지지하는 상기 층을 접합하는 단계, (d) bonding the layer supporting the components onto the support substrate,

(e) 상기 중간 기판을 제거하는 단계,(e) removing the intermediate substrate,

를 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 프로세스에 있어서,A process for manufacturing an apparatus for radio frequency or power applications, comprising:

단계 (d)에서, 지지 기판은 적어도 30 W/m K의 열전도율을 가지는 베이스층 및 적어도 5 ㎛의 두께를 가지는 표면층을 포함하고, 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가지는 상기 표면층이 이용되는 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법이다.In step (d), the support substrate comprises a base layer having a thermal conductivity of at least 30 W / m K and a surface layer having a thickness of at least 5 μm, the electrical resistivity of at least 3000 Ohm. Cm and at least 30 W / m K. A method of manufacturing an apparatus for radio frequency or power applications, characterized in that the surface layer having thermal conductivity is used.

실시예에 따르면, 상기 지지 기판은 실리콘 베이스 기판 상에 5 ㎛보다 큰 두께를 가지는 AIN, 알루미나 또는 비정질 다이아몬드형 탄소의 층을 포함하는 이중층 기판이다.According to an embodiment, the support substrate is a bilayer substrate comprising a layer of AIN, alumina or amorphous diamond-like carbon having a thickness greater than 5 μm on a silicon base substrate.

실시예에 따르면, 상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 다공성 표면 영역을 포함하는 실리콘 기판이다.According to an embodiment, said support substrate is a silicon substrate comprising a porous surface area having a thickness greater than 5 μm.

실시예에 따르면, 상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 AIN 또는 알루미나 코팅으로 둘러싸인 알루미늄 기판이다.According to an embodiment, the support substrate is an aluminum substrate surrounded by an AIN or alumina coating having a thickness greater than 5 μm.

실시예에 따르면, 상기 지지 기판은, 1015 at/cm3보다 큰 농도로 금에 의해 도핑되고 5 ㎛보다 큰 두께를 가지는 표면 영역을 포함하는 실리콘 기판이다.According to an embodiment, the support substrate is a silicon substrate comprising a surface region doped with gold at a concentration greater than 10 15 at / cm 3 and having a thickness greater than 5 μm.

특히 바람직하게는, 상기 도너 기판은 연속적으로 제 1 기판, 50 nm보다 작은 두께를 가지는 실리콘 산화물층 및 상기 반도체층을 포함하고, 단계 (c) 동안, 상기 실리콘 산화물층은 상기 컴포넌트들을 지지하는 상기 층 상에 남는다.Particularly preferably, the donor substrate continuously comprises a first substrate, a silicon oxide layer having a thickness of less than 50 nm and the semiconductor layer, wherein during step (c) the silicon oxide layer supports the components supporting the components. Remains on the layer.

본 발명의 다른 특징들 및 이점들은 첨부 도면들을 참조한, 이하의 상세한 설명으로부터 나올 것이다.
도 1a 내지 도 1e는 본 발명에 따른 장치를 제조하기 위한 제 1 프로세스의 주요 단계들을 개략적으로 도시하고,
도 2는 본 발명에 따른 장치의 실시예의 개략도이고,
도 3은 본 발명에 따른 장치의 다른 실시예의 개략도이고,
도 4a 내지 도 4f는 본 발명에 따른 장치를 제조하기 위한 제 2 프로세스의 주요 단계들을 개략적으로 도시한다.
장치들의 설명을 용이하게 하기 위해, 다양한 층들의 두께들의 비들이 반드시 관찰되는 것은 아니라는 것이 특정된다.Other features and advantages of the invention will emerge from the following detailed description, with reference to the accompanying drawings.
1A-1E schematically illustrate the main steps of a first process for manufacturing a device according to the invention,
2 is a schematic diagram of an embodiment of a device according to the invention,
3 is a schematic representation of another embodiment of an apparatus according to the invention,
4a to 4f schematically illustrate the main steps of a second process for manufacturing the device according to the invention.
In order to facilitate the description of the devices, it is specified that the ratios of the thicknesses of the various layers are not necessarily observed.

장치는 도 1a 내지 도 1e 및 도 4a 내지 도 4f를 각각 참조하여 이하에 기재되는, 2개의 주요 프로세스들에 따라 제조될 수 있다.The device may be manufactured according to two main processes, described below with reference to FIGS. 1A-1E and 4A-4F, respectively.

제 1 프로세스: 지지 First Process: Support 기판 상에On the substrate 반도체층의The semiconductor layer 컴포넌트들의 제조  Manufacture of components

제 1 프로세스는, 먼저, 지지 기판 및 컴포넌트들을 수용하는 얇은 반도체층을 포함하는 구조를 제조하는 것, 및 상기 반도체층에 컴포넌트들을 제조하는 것으로 구성된다. The first process consists first of manufacturing a structure comprising a support substrate and a thin semiconductor layer containing the components, and manufacturing the components in the semiconductor layer.

컴포넌트들을 제조하는 기술들은 고온들, 즉 전형적으로 1000℃보다 높은 고온들을 포함한다. Techniques for manufacturing components include high temperatures, that is, typically higher than 1000 ° C.

그러므로, 이것은 지지 기판이 이와 같은 온도들을 견딜 수 있을 필요가 있다는 것을 의미한다. Therefore, this means that the supporting substrate needs to be able to withstand such temperatures.

게다가, 지지 기판은 그것의 제조 중 구조에서의 응력 발생을 방지하기 위해, 컴포넌트들을 지지하는 반도체층의 재료의 것과 같은 정도의, 문제의 온도에서 열팽창 계수를 가져야 한다. In addition, the support substrate should have a coefficient of thermal expansion at the temperature in question, to the same extent as that of the material of the semiconductor layer supporting the components, in order to prevent stress generation in the structure during its manufacture.

이러한 방식에서, 실리콘을 만들어지는 컴포넌트들을 지지하는 반도체층 및 800℃에서 노광을 필요로 하는 구조를 제조하는 프로세스에 대해, 지지 기판의 열팽창 계수는 1과 5x10-6K-1 사이에 있다. In this way, for the process of manufacturing the semiconductor layer supporting the components from which silicon is made and the structure requiring exposure at 800 ° C., the coefficient of thermal expansion of the supporting substrate is between 1 and 5 × 10 −6 K −1 .

도 1a를 참조하면, 이하에 상세히 기재되는 기판들로부터 선택된 지지 기판(1)이 제공된다.Referring to FIG. 1A, a support substrate 1 selected from substrates described in detail below is provided.

도 1b를 참조하면, 반도체층(2)을 포함하는 도너 기판(20)이 제공된다. Referring to FIG. 1B, a donor substrate 20 including a semiconductor layer 2 is provided.

반도체층(2)의 두께는 전형적으로 10 nm와 10 ㎛ 사이에 있다.The thickness of the semiconductor layer 2 is typically between 10 nm and 10 μm.

반도체층(2)은 바람직하게는, 실리콘, 게르마늄 또는 III족 원소들 중 하나 또는 복수개의 질화물(예를 들어, 갈륨 질화물) 또는 예컨대 InP 또는 AsGa과 같은 III-V족 합금을 포함한다. The semiconductor layer 2 preferably comprises one or a plurality of nitrides (eg gallium nitride) of silicon, germanium or group III elements or a group III-V alloy such as InP or AsGa, for example.

층(2)은 특히 벌크 기판의 경우에, 도너 기판의 일체 부분일 수 있다.Layer 2 may be an integral part of the donor substrate, in particular in the case of a bulk substrate.

대안의 실시예에 있어서, 층(2)은 에피택시(이 경우 층(2)의 재료의 에피택셜 성장에 적합한 기판(22)의 재료)에 의해 기판(22) 상에 형성되거나 또는 기판(22) 위에 접합될 수 있다.In an alternative embodiment, the layer 2 is formed on the substrate 22 by epitaxy (in this case the material of the substrate 22 suitable for epitaxial growth of the material of the layer 2) or the substrate 22. ) Can be bonded on

도 1c를 참조하면, 반도체층(2)은 지지 기판(1) 상에 접합된다. Referring to FIG. 1C, the semiconductor layer 2 is bonded onto the support substrate 1.

선택적으로, 층(여기서는 도시되지 않음)은 접합을 용이하게 하기 위해 상기 반도체층(2) 상에 형성될 수 있다. Optionally, a layer (not shown here) may be formed on the semiconductor layer 2 to facilitate bonding.

이러한 접합 층은 의도된 응용과 호환성이 있고 접합을 가능하게 하는 호환하는 전기적 및/또는 열적 특성들을 가지는 재료로 생성될 수 있다. 예를 들어, 그것은, 두께가 50 nm를 초과하지 않는다면, 알루미나, AIN, 높은 전기 저항율 다결정 실리콘, 또는 실리콘 산화물로 구성될 수 있다. Such a bonding layer may be made of a material having compatible electrical and / or thermal properties that are compatible with the intended application and enable bonding. For example, it can be composed of alumina, AIN, high electrical resistivity polycrystalline silicon, or silicon oxide, if the thickness does not exceed 50 nm.

도 1d를 참조하면, 도너 기판(20)의 부분(22)은 지지 기판(1) 상에 반도체층(2)을 단지 고정하기 위해 제거된다.Referring to FIG. 1D, the portion 22 of the donor substrate 20 is removed to merely secure the semiconductor layer 2 on the support substrate 1.

이러한 전사는 전형적으로 Smart-Cut(TM) 프로세스에 의해 수행될 수 있고, 그럼으로써(도 1b에 도시된 것과 같이) 도너 기판(20)은, 취성 영역(21)을 형성하도록, 전사될 층(2)의 두께에 대응하는 깊이에 원자종들의 주입을 미리 행할 수 있다. 접합 후, 취성 영역에의 열 및/또는 기계적 응력의 적용은 구조의 나머지로부터 그것의 분리 목적으로, 도너 기판의 클리비지(cleavage)를 가능하게 한다. Such transfer can typically be performed by a Smart-Cut (TM) process, whereby the donor substrate 20 (as shown in FIG. 1B) is formed by a layer to be transferred, to form a brittle region 21. The atomic species can be implanted in advance at a depth corresponding to the thickness of 2). After bonding, the application of thermal and / or mechanical stresses to the brittle regions enables the cleavage of the donor substrate for its separation from the rest of the structure.

대안으로, 도너 기판은 화학적 및/또는 물리적 에칭에 의해, 그것의 후면을 통해 시닝하여 제거될 수 있다. Alternatively, the donor substrate may be removed by thinning through its backside, by chemical and / or physical etching.

도 1e를 참조하면, 컴포넌트들은 이 기술분야에서 숙련된 사람에게 알려진 기술에 의해 반도체층(2)에 형성된다. Referring to FIG. 1E, the components are formed in the semiconductor layer 2 by techniques known to those skilled in the art.

이 프로세스의 구현하는 데 적합하고 양호한 전기 저항율 및 양호한 열전도율 둘다를 가지는 지지 기판들이 도 1 및 도 3을 참조하여 기재될 것이다.Supporting substrates suitable for implementing this process and having both good electrical resistivity and good thermal conductivity will be described with reference to FIGS. 1 and 3.

지지 기판(1)은 유리하게는 전자 장치를 위한 기계적 지지체를 구성하는 베이스층 및 높은 열전도율 및 높은 전기 비저항 둘다를 가지도록 선택되는 표면층을 포함한다.The support substrate 1 advantageously comprises a base layer constituting a mechanical support for an electronic device and a surface layer selected to have both high thermal conductivity and high electrical resistivity.

"표면(superficial)"은 층이 반도체층(2)에 가장 근접한 베이스층 측 상에 위치된 것을 의미한다."Superficial" means that the layer is located on the side of the base layer closest to the semiconductor layer 2.

그러나, 일부 실시예들에 있어서, 표면층을 형성하는 방법에 따라, 베이스층은 표면층에 의해 캡슐화(encapsulated)될 수 있다. 대안으로, 표면층은 베이스층의 양측 상에 증착될 수 있다.However, in some embodiments, depending on how the surface layer is formed, the base layer can be encapsulated by the surface layer. Alternatively, the surface layer can be deposited on both sides of the base layer.

표면층은 적어도 5 ㎛의 두께를 가진다. The surface layer has a thickness of at least 5 μm.

표면층은 높은 열전도율 및 높은 전기 비저항 둘다를 가진다. The surface layer has both high thermal conductivity and high electrical resistivity.

바람직하게는, 표면층의 열전도율은 적어도 30 W/m K로 되어 있고 그것의 전기 저항율은 적어도 3000 Ohm.cm로 되어 있다. Preferably, the thermal conductivity of the surface layer is at least 30 W / m K and its electrical resistivity is at least 3000 Ohm.cm.

베이스층은 전자 장치에 충분한 강성을 제공하도록 선택되는 두께를 가진다.The base layer has a thickness selected to provide sufficient rigidity for the electronic device.

베이스층은 바람직하게는 전체 지지 기판을 통한 열소산을 허용하기 위해 높은 열전도율(즉 적어도 30 W/m K)을 가진다.The base layer preferably has a high thermal conductivity (ie at least 30 W / m K) to allow heat dissipation through the entire support substrate.

그러나, 베이스층은 반도체층으로부터 상당히 떨어져 있으므로(표면층으로부터 적어도 5 ㎛만큼 떨어져 있음), 그것은 어떤 특별한 전기 저항율을 부여할 필요가 없다.However, since the base layer is significantly away from the semiconductor layer (at least 5 μm away from the surface layer), it does not need to impart any special electrical resistivity.

특히, 베이스층은 표면층의 전기 저항율보다 작은 전기 저항율을 가질 수 있다.In particular, the base layer may have an electrical resistivity that is less than the electrical resistivity of the surface layer.

이 점에서, 베이스층은, 높은 열전도율을 제공하면서, 큰 직경들에서 이용 가능하고 사파이어보다 비싸지 않은 재료로 만들어질 수 있다.In this respect, the base layer can be made of a material that is available at larger diameters and is less expensive than sapphire, while providing high thermal conductivity.

열전도율 및 전기 저항율의 요건들을 분리(uncoupling)함으로써, 컴포넌트들에 가장 가까운 5 ㎛의 두꺼운 층에 높은 전기 저항율 및 높은 열전도율을 제공하는 지지 기판을 규정하는 것이 가능하다.By uncoupling the requirements of thermal conductivity and electrical resistivity, it is possible to define a support substrate that provides high electrical resistivity and high thermal conductivity in a thick layer of 5 μm closest to the components.

그러므로, 전기 저항율을 제공하는 층 및 열전도율을 제공하는 층을 독립적으로 선택하는 것이 가능하다.Therefore, it is possible to independently select the layer providing the electrical resistivity and the layer providing the thermal conductivity.

지지 기판의 수개의 실시예들이 이하에 기재된다.Several embodiments of the support substrate are described below.

이중층Double layer 지지 기판  Support substrate

"이중층(bilayer)"은 본원에서 지지 기판이 상이한 열전도율 및 전기 저항율을 가지는 적어도 2개의 층들을 포함하는 것을 의미한다."Bilayer" means herein that the support substrate comprises at least two layers having different thermal and electrical resistivities.

상기 적어도 2개의 층들은 상이한 재료들로 만들어질 수 있다.The at least two layers can be made of different materials.

도 2를 참조하면, 지지 기판(1)은, 높은 열전도율, 특히 높은 전기 비저항을 가지는 제 2 재료로 만들어지는 표면층(3)에 의해 코팅되는, 높은 열전도율을 가지는 제 1 재료로 만들어지는 베이스 기판(12)을 포함한다. Referring to FIG. 2, the support substrate 1 is a base substrate made of a first material having a high thermal conductivity, coated by a surface layer 3 made of a second material having a high thermal conductivity, in particular a high electrical resistivity ( 12).

제 2 재료는 바람직하게는 또한 얇은 층(2)의 반도체 재료에 대해 양호한 부착성(good adherence)을 가진다. The second material preferably also has good adherence to the semiconductor material of the thin layer 2.

이것이 안되면, 위에서 언급한 접합층은 그것의 표면 상에 제공될 수 있다.If this is not the case, the above mentioned bonding layer can be provided on its surface.

이 기판(1)은 제 1 재료의 기판(12) 상에 제 2 재료의 두꺼운 층(13)(즉 전형적으로 10 ㎛보다 큰 두께를 가지며, 여하튼 5 ㎛보다 큰 두께를 가짐)을 증착하여 제조된다.This substrate 1 is produced by depositing a thick layer 13 of a second material (ie, typically having a thickness greater than 10 μm, anyway having a thickness greater than 5 μm) on a substrate 12 of the first material. do.

하나의 바람직한 실시예에 따르면, 제 1 재료는 실리콘이고 제 2 재료는 AIN 또는 비정질 다이아몬드형 탄소(DLC로서도 알려짐)이다. According to one preferred embodiment, the first material is silicon and the second material is AIN or amorphous diamond-like carbon (also known as DLC).

이들 재료들을 증착하기 위한 기술들이 이 기술분야에서 숙련된 사람에게 알려져 있다.Techniques for depositing these materials are known to those skilled in the art.

AIN 증착은 화학적 기상 증착(chemical vapour depositon; CVD) 및 특히 고온 화학적 기상 증착(HTCVD) 프로세스를 포함할 수 있다.AIN deposition may include chemical vapor deposition (CVD) and especially high temperature chemical vapor deposition (HTCVD) processes.

AIN 증착에 적합한 다른 프로세스는 펄스 DC 스퍼터링(pulsed DC sputtering)이다.Another process suitable for AIN deposition is pulsed DC sputtering.

비정질 다이아몬드형 탄소 증착을 위해, 다음과 같은 기술들이 언급될 수 있다: 플라즈마 증강 화학적 기상 증착(plasma-enhanced chemical vapour deposition; PECVD), 여과 음극 진공 아크 증착 기술(filtered cathodic vacuum arc; FCVA) 기술, 펄스 레이저 증착(pulsed laser deposition; PLD). For amorphous diamond-like carbon deposition, the following techniques may be mentioned: plasma-enhanced chemical vapor deposition (PECVD), filtered cathodic vacuum arc (FCVA) technology, Pulsed laser deposition (PLD).

선택적으로, 기판(1)의 두꺼운 층(13) 상에의 층(2)의 접합을 고려하여, 미세 실리콘 산화물층(3)이 층(2) 상에 형성될 수 있다.Alternatively, a fine silicon oxide layer 3 can be formed on the layer 2, taking into account the bonding of the layer 2 on the thick layer 13 of the substrate 1.

앞의 경우에서 언급한 것과 같이, 산화물 층은 50 nm보다 작은 두께를 가진다.As mentioned in the previous case, the oxide layer has a thickness of less than 50 nm.

변형된 표면 영역을 가진 지지 기판 Support substrate with deformed surface area

본 발명에 따른 지지 기판을 얻기 위한 대안의 실시예는, 열전도율 및/또는 전기 저항율의 면에서 기판 증강 특성들의 표면 영역을 주는 표면 처리의 - 벌크 기판에 대한 - 적용을 포함한다. An alternative embodiment for obtaining a support substrate according to the invention comprises the application of surface treatment-on a bulk substrate-to give a surface area of substrate enhancement properties in terms of thermal conductivity and / or electrical resistivity.

이 점에서, 베이스층 및 표면층은 동일한 재료로 만들어 질 수 있지만, 표면층의 재료는 구조적으로 및/또는 화학적으로 및/또는 물리적으로 변형되어, 상기 층의 전기 저항율 및/또는 열전도율은 베이스층의 전기 저항율 및/또는 열전도율과 다르다.In this respect, the base layer and the surface layer may be made of the same material, but the material of the surface layer is structurally and / or chemically and / or physically modified so that the electrical resistivity and / or thermal conductivity of the layer is determined by the electrical conductivity of the base layer. It is different from resistivity and / or thermal conductivity.

더욱 상세하게는, 벌크 실리콘 기판의 표면은 - 표면 상에 - 5 ㎛ 정도의 두께를 가지는, 두꺼운 다공성의 표면층을 형성하기 위해 다공성화될(porosified) 수 있다. More specifically, the surface of the bulk silicon substrate may be porosified to form a thick porous surface layer having a thickness on the surface of the order of 5 μm.

다공성 표면층은 예를 들어 HF형 전해질에서 전기화학 반응에 의해 형성된다.The porous surface layer is formed by, for example, an electrochemical reaction in an HF type electrolyte.

다공성화 영역에서 높은 저항율을 얻는 것은 이 영역의 모폴로지(morphology)와 관련이 있다.Obtaining high resistivity in the porous area is related to the morphology of this area.

그러므로, 매우 높은 전기 저항율을 가지는 기판의 표면 영역이 형성되는 것을 보장하는 것이 가능하다.Therefore, it is possible to ensure that the surface area of the substrate having a very high electrical resistivity is formed.

도 3은 이와 같은 지지 기판(1) 상에 컴포넌트들의 층(2')포함하는 장치를 도시하고, 여기서 층(2') 아래에 위치된 기판(1)의 영역(14)은 매우 높은 저항율을 가진다. FIG. 3 shows an apparatus comprising a layer 2 ′ of components on such a supporting substrate 1, wherein the region 14 of the substrate 1 located below the layer 2 ′ has a very high resistivity. Have

게다가, 기판은 실리콘으로 만들어지므로, 그것은 의도된 응용들을 위해 만족스러운 열전도율을 가진다.In addition, since the substrate is made of silicon, it has a satisfactory thermal conductivity for the intended applications.

제 2 프로세스: 지지 기판 위로의 컴포넌트들을 지지하는 층의 전사Second Process: Transfer of a Layer Supporting Components on a Support Substrate

제 2 프로세스는 일반적으로 도너 기판으로 불리는 기판의 반도체층에 컴포넌트들을 제조하는 것, 및 컴포넌트들을 포함하는 층을 최종 지지 기판 위로 전사하기 위해 이중 전사를 실행하는 것으로 구성된다.The second process consists of manufacturing components in a semiconductor layer of a substrate, commonly referred to as a donor substrate, and performing double transfer to transfer the layer containing the components onto the final support substrate.

도 4a에 도시된 것과 같이, 반도체층(2)을 포함하는 도너 기판(20)이 제공된다. As shown in FIG. 4A, a donor substrate 20 including a semiconductor layer 2 is provided.

반도체층(2)의 두께는 전형적으로 10 nm와 10 ㎛ 사이에 있다. The thickness of the semiconductor layer 2 is typically between 10 nm and 10 μm.

반도체층(2)은 바람직하게는 실리콘, 게르마늄 또는 III족 원소들 중 하나 또는 복수개의 질화물(예를 들어, 갈륨 질화물) 또는 AsGa와 같은 III-V족 합금을 포함한다. The semiconductor layer 2 preferably comprises one of silicon, germanium or group III elements or a plurality of nitrides (for example gallium nitride) or a group III-V alloy such as AsGa.

층(2)은 특히 벌크 기판의 경우에 도너 기판의 일체 부분일 수 있다.Layer 2 may be an integral part of the donor substrate, in particular in the case of a bulk substrate.

대안의 실시예에 있어서, 층(2)은 에피택시(기판(22)의 재료는 이 경우에 층(2)의 재료의 에피택셜 성장에 적합함)에 의해 기판(22) 상에 형성될 수 있고 또는 도너 기판(20)을 형성하기 위해 기판(22) 위에 접합될 수 있다. In an alternative embodiment, the layer 2 may be formed on the substrate 22 by epitaxy, in which case the material of the substrate 22 is suitable for epitaxial growth of the material of the layer 2 in this case. Or may be bonded over the substrate 22 to form the donor substrate 20.

도너 기판의 재료는 컴포넌트들의 제조를 위해 사용되는 고온들을 견디는 데 적합하다.The material of the donor substrate is suitable for withstanding the high temperatures used for the manufacture of the components.

또한, 프로세스의 다양한 단계들 동안 전체가 취급하기 위한 충분한 강성을 갖도록 제공할 수 있다. It can also be provided so that the whole has sufficient rigidity to handle during the various steps of the process.

본 발명의 바람직한 실시예에 따르면, 도너 기판은, 기계적 기판으로서 작용하는 제 1 기판(22), 50 nm보다 작은 두께를 가지는 실리콘 산화물의 층 또는 AIN, 알루미나 또는 고저항율 다결정 실리콘의 층일 수 있는 매립층(23), 및 컴포넌트들이 제조될 수 있는 층(2)을 연속해서 포함하는 반도체 온 절연체(semiconductor on insulator; SOI)형 기판이다. According to a preferred embodiment of the present invention, the donor substrate is a buried layer, which may be a first substrate 22 serving as a mechanical substrate, a layer of silicon oxide having a thickness of less than 50 nm or a layer of AIN, alumina or high resistivity polycrystalline silicon. (23), and a semiconductor on insulator (SOI) type substrate comprising successively a layer (2) from which components can be fabricated.

이 실시예는 도 4a 내지 도 4f에 도시되어 있다. This embodiment is shown in FIGS. 4A-4F.

도 4b를 참조하면, 필요한 컴포넌트들은, 이 기술분야에서 숙련된 사람에게 알려진 프로세스들을 이용하여, 반도체층(2)에 및/또는 반도체층(2) 상에 제조된다. Referring to FIG. 4B, the necessary components are fabricated on and / or on the semiconductor layer 2 using processes known to those skilled in the art.

도 4c를 참조하면, 컴포넌트들을 포함하는 반도체층(2')은 중간 기판(4) 위에 접합된다. Referring to FIG. 4C, a semiconductor layer 2 ′ comprising components is bonded over the intermediate substrate 4.

이 경우에, 반도체층(2')의 컴포넌트들은 이들이 제조되는 구성에 대해 역전된 위치에 있는 것을 알 수 있다.In this case, it can be seen that the components of the semiconductor layer 2 'are in an inverted position relative to the configuration in which they are manufactured.

도 4d를 참조하면, 도너 기판(22)의 나머지는, 중간 기판(4) 상에서, 층(23)으로 코팅되는 컴포넌트들을 지지하는 층(2')만을 남기도록 제거된다. Referring to FIG. 4D, the remainder of the donor substrate 22 is removed to leave only the layer 2 ′ supporting the components coated with the layer 23 on the intermediate substrate 4.

전형적으로 기계적 에칭을 하고 나서 화학적 에칭이 행해지는, 이러한 도너 기판 제거 단계에 있어서, 층(23)은 에칭제(etching agent)에 대해 배리어 층으로서 작용하고 층(2')을 보호하는 것을 가능하게 한다.In this donor substrate removal step, which typically involves mechanical etching followed by chemical etching, the layer 23 acts as a barrier layer against the etching agent and makes it possible to protect the layer 2 '. do.

도 4e를 참조하면, 이전 단계에서 얻어진 구조는, 장치의 최종 지지 기판인 지지 기판(1) 위에 접합되고, 층(23)은 경계에 위치되어 있다.Referring to FIG. 4E, the structure obtained in the previous step is bonded onto the supporting substrate 1, which is the final supporting substrate of the device, and the layer 23 is located at the boundary.

상기 지지 기판(1)은 본 발명에 따른, 즉 높은 전기 저항율, 적어도 5 ㎛의 두꺼운 표면층, 및 높은 열전도율을 모두를 가지는 기판이다.The support substrate 1 is a substrate according to the invention, ie having a high electrical resistivity, a thick surface layer of at least 5 μm, and a high thermal conductivity.

도너 기판 접합 및 시닝 처리들이 컴포넌트들의 제조보다 낮은 온도들에서 실시된다고 가정하면, 지지 기판에 가해지는 열응력은 제 1 프로세스에 대해서보다 낮다.Assuming that donor substrate bonding and thinning processes are performed at lower temperatures than the manufacture of the components, the thermal stress applied to the support substrate is lower than for the first process.

이러한 방식에서, 지지 기판은 400와 600℃ 사이의 온도들을 견뎌야 하고, 이들의 열팽창 계수의 영향 또한 제 1 프로세스의 경우에서보다 낮다. In this way, the supporting substrate must withstand temperatures between 400 and 600 ° C., and the influence of their coefficient of thermal expansion is also lower than in the case of the first process.

이 프로세스의 구현에 적합한 지지 기판들이 이하에 기재될 것이다.Supporting substrates suitable for the implementation of this process will be described below.

당연히, 제 1 프로세스의 구현을 위해 생각해 낸 지지 기판들 또한 제 2 프로세스에 사용하기 적합한 데, 그 이유는 가해진 열응력이 낮기 때문이다.Naturally, the supporting substrates conceived for the implementation of the first process are also suitable for use in the second process, because the applied thermal stress is low.

이러한 접합 단계에 있어서, 층(23)은 지지 기판(1) 상에의 층(2')의 접착을 용이하게 하기 위한 접합층으로서 작용한다.In this bonding step, the layer 23 acts as a bonding layer to facilitate adhesion of the layer 2 'onto the support substrate 1.

도 4f를 참조하면, 중간 기판(4)은, 지지 기판(1) 상에, 다시 매립되는 층(23) 및 컴포넌트들을 포함하는 반도체층(2')만을 남기도록 제거된다.Referring to FIG. 4F, the intermediate substrate 4 is removed to leave only the semiconductor layer 2 ′ comprising the layer 23 and components to be re-embedded on the support substrate 1.

따라서, 컴포넌트들은 이들이 제조된 구성으로 복원된다.Thus, the components are restored to the configuration in which they were manufactured.

이러한 제거 단계는 이 기술분야에서 숙련된 사람에게 알려진 임의의 기술을 이용하여 실시될 수 있다. This removal step can be carried out using any technique known to those skilled in the art.

예를 들어, 도너 기판은 화학적 및/또는 물리적 에칭(polishing)에 의한 재료 제거를 포함해서, 이들의 후면을 통해 시닝될 수 있다.For example, the donor substrates may be thinned through their backsides, including material removal by chemical and / or physical etching.

컴포넌트들을 지지하는 층의 이러한 전사 프로세스의 구현을 위해, 이들의 구현의 예를 기술하는 문헌 US 6,911,375이 또한 참조될 수 있다.For the implementation of this transfer process of the layer supporting the components, reference may also be made to document US 6,911,375 which describes an example of their implementation.

만약 층(23)이 실리콘 산화물의 층이면, 그것은 장치에서 서멀 배리어(thermal barrier)를 형성하지 않도록 충분히 얇다는 점을 주목해야 한다.If layer 23 is a layer of silicon oxide, it should be noted that it is thin enough not to form a thermal barrier in the device.

이 프로세스에 사용하기 적합한, 높은 전기 저항율 및 높은 열전도율 둘다를 가지는 복수의 지지 기판들이 기재될 것이다.A plurality of support substrates having both high electrical resistivity and high thermal conductivity, suitable for use in this process will be described.

변형된 표면층Deformed Surface Layer 을of 가진 지지 기판 Support substrate

도 3에 도시된 다른 실시예는 열전도율 및/또는 전기 저항율에 관해 기판 증강 특성들(substrate enhanced properties)의 표면층을 부여하는 표면 처리를 받는 벌크 기판의 사용을 포함한다. Another embodiment shown in FIG. 3 involves the use of a surface treated bulk substrate that imparts a surface layer of substrate enhanced properties with respect to thermal conductivity and / or electrical resistivity.

이 점에서, 다공성 표면층을 가지는 실리콘 지지 기판이 이러한 제 2 프로세스의 구현을 위해 적합하다.In this respect, a silicon support substrate having a porous surface layer is suitable for the implementation of this second process.

하나의 대안에 따르면, 알루미늄 기판은 양극산화처리(anodised) 또는 질화처리된다(nitrided). According to one alternative, the aluminum substrate is anodized or nitrided.

양극산화 처리를 하면 기판에 대한 수십 ㎛ 두께까지의 알루미나 코팅(14)이 형성된다.Anodizing results in an alumina coating 14 up to several tens of micrometers thick on the substrate.

게다가, 층이 두꺼우면 두꺼울수록, 이들의 다공도가 높아진다.In addition, the thicker the layer, the higher their porosity.

알루미늄 기판의 질화 처리는 기판에 대해 AIN 코팅(14)을 형성시킨다.Nitriding the aluminum substrate forms an AIN coating 14 on the substrate.

이와 같은 AIN 층을 얻는 추가의 수단은 기판의 알루미나 층 코팅의 탄소환원(carboreduction)으로 구성된다.A further means of obtaining this AIN layer consists of the carboreduction of the alumina layer coating of the substrate.

이러한 AIN 층의 두께는 두꺼운 데, 즉 전형적으로 5 ㎛보다 큰 두께를 가진다.The thickness of this AIN layer is thick, ie typically has a thickness greater than 5 μm.

추가의 선택은, 이러한 층에서 1015 at/cm3보다 큰 금 농도를 얻도록, 실리콘 기판의 상면의 비교적 중요한 두께(즉 적어도 5 μ 및 바람직하게는 수십 ㎛)에 걸쳐 금을 확산시키는 것이다. A further choice is to diffuse the gold over a relatively important thickness (ie at least 5 μm and preferably several tens μm) of the top surface of the silicon substrate so as to obtain a gold concentration greater than 10 15 at / cm 3 in this layer.

이와 같은 지지 기판은 예를 들어 실리콘 기판의 상면 위에 금 층을 증착하고, 실리콘 기판의 두께에 금 원자들의 확산을 일으키는 열처리를 가하여 얻어진다. Such a support substrate is obtained by, for example, depositing a gold layer on the upper surface of a silicon substrate and applying a heat treatment causing diffusion of gold atoms to the thickness of the silicon substrate.

열처리 조건들, 특히 그것의 지속시간은 금만이, 기판의 두께 전체가 아닌, 대략 5 ㎛의 두께에 걸쳐, 기판의 표면층에서 확산하도록 결정된다.The heat treatment conditions, in particular its duration, are determined to diffuse only in the surface layer of the substrate over a thickness of approximately 5 μm, but not the entire thickness of the substrate.

논문 "마이크로파 장치들용의 반절연 실리콘(Semi-insulating silicon for microwave devices)"(디.엠. 조단(D.M. Jordan) 등, 고체 현상(Solid State Phenomena) Vols 156-158(2010) pp 101-106)는 기판 전체에 걸쳐 금을 확산시켜 실리콘 기판을 도핑하는 프로세스를 개시하지만, SOI형 구조의 형성을 위해, 캡슐화층(encapsulation layer)의 이용을 요구한다.Paper "Semi-insulating silicon for microwave devices" (DM Jordan et al., Solid State Phenomena Vols 156-158 (2010) pp 101-106 ) Initiates the process of doping a silicon substrate by diffusing gold throughout the substrate, but requires the use of an encapsulation layer to form an SOI type structure.

얻어진 장치Obtained device

도 1e 및 도 4f에 개략적으로 도시된 것과 같이, 컴포넌트들을 지지하는 반도체층에 가장 가까운 층에 대해 높은 전기 저항율 및 높은 열전도율 둘다를 가지는 지지 기판(1) 상에, 컴포넌트들을 지지하는 얇은 층(2')을 포함하는 웨이퍼가 이렇게 얻어진다.As shown schematically in FIGS. 1E and 4F, on a support substrate 1 having both high electrical resistivity and high thermal conductivity relative to the layer closest to the semiconductor layer supporting the components, a thin layer 2 supporting the components 2 A wafer comprising ') is thus obtained.

특히, 상기 웨이퍼는, 그것의 구조에, 서멀 배리어를 포함하지 않는 데, 그 이유는 컴포넌트들을 지지하는 층과 지지 기판 사이에 배열된 선택 접합층이 열 절연체(예를 들어 Al, AIN 또는 고저항율 다결정 실리콘)로서 작용하지 않는 재료, 또는 충분한 미세한 실리콘 산화물(즉, 50 nm보다 작은 두께를 가짐) 중 어느 하나로 만들어져서, 그것의 열절연 속성이 지지 기판의 연소산을 손상시키지 않기 때문이다.In particular, the wafer does not include a thermal barrier in its structure, because the selective bonding layer arranged between the layer supporting the component and the support substrate is a thermal insulator (eg Al, AIN or high resistivity). This is because it is made of either a material that does not act as polycrystalline silicon, or sufficient fine silicon oxide (ie, has a thickness of less than 50 nm), so that its thermal insulation properties do not damage the combustion acid of the supporting substrate.

도 2 및 도 3은 지지 기판의 속성에 따른, 웨이퍼의 여러 실시예들을 도시한다.2 and 3 show various embodiments of a wafer, depending on the nature of the support substrate.

상기 웨이퍼는 유리하게는 150 mm보다 큰, 바람직하게는 200 mm보다 큰 직경을 가진다.The wafer advantageously has a diameter larger than 150 mm, preferably larger than 200 mm.

이후, 웨이퍼는 개개의 칩들로 분리하기 위해, 그것의 두께를 따라 절단될 수 있고, 절단 기술은 이 기술분야에서 숙련된 사람에게 알려져 있다.The wafer can then be cut along its thickness to separate it into individual chips, and cutting techniques are known to those skilled in the art.

칩들의 형성은 지지 기판의 시닝을 포함할 수도 있다.Formation of the chips may include thinning of the support substrate.

게다가, 프로세스를 실시하는 단계들 동안 충분한 강성을 나타내도록 상기 기판에는 비교적 중요한 두께(전형적으로 1 mm 정도의)가 제공되지만, 칩들은 얇은 지지 기판(전형으로 50 또는 20 ㎛ 정도의)으로 기능할 수 있다. In addition, the substrate is provided with a relatively significant thickness (typically on the order of 1 mm) so as to exhibit sufficient rigidity during the steps of carrying out the process, but the chips may function as a thin support substrate (typically on the order of 50 or 20 μm). Can be.

끝으로, 위에 주어진 예들은 단지 본 발명의 응용 분야들에 관하여 결코 제한적이지 않은 단지 특성 예시들이라는 것이 명백하다. Finally, it is clear that the examples given above are merely characteristic examples that are in no way limiting with respect to the applications of the present invention.

Claims (20)

지지 기판(1) 상의 전자 컴포넌트들을 지지하는 반도체층(2')을 포함하는, 무선 주파수 또는 전력 응용들을 위한 전자 장치에 있어서,
상기 지지 기판(1)은 적어도 30 W/m K의 열전도율을 가지는 베이스층(12) 및 적어도 5 ㎛의 두께를 가지는 표면층(superficial layer; 13, 14)을 포함하고, 상기 표면층은 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가지는 것을 특징으로 하는, 전자 장치. 1. An electronic device for radio frequency or power applications, comprising a semiconductor layer 2 ′ supporting electronic components on a support substrate 1.
The support substrate 1 comprises a base layer 12 having a thermal conductivity of at least 30 W / m K and a superficial layer 13, 14 having a thickness of at least 5 μm, the surface layer having at least 3000 Ohm. and have an electrical resistivity of cm and a thermal conductivity of at least 30 W / m K. 제 1 항에 있어서,
상기 지지 기판(1)은 실리콘 베이스 기판(12) 상에 5 ㎛보다 큰 두께를 가지는, AIN, 알루미나 또는 비정질 다이아몬드형 탄소(amorphous diamond-like carbon)의 표면층(13)을 포함하는 이중층 기판인 것을 특징으로 하는, 전자 장치. The method of claim 1,
The support substrate 1 is a bilayer substrate comprising a surface layer 13 of AIN, alumina or amorphous diamond-like carbon having a thickness greater than 5 μm on the silicon base substrate 12. An electronic device. 제 1 항에 있어서,
상기 지지 기판(1)은 5 ㎛보다 큰 두께를 가지는 다공성 표면 영역(14)을 포함하는 실리콘 기판인 것을 특징으로 하는, 전자 장치. The method of claim 1,
The support device (1) is characterized in that the silicon substrate comprises a porous surface area (14) having a thickness greater than 5 μm. 제 1 항에 있어서,
상기 지지 기판(1)은 5 ㎛보다 큰 두께를 가지는 AIN 또는 알루미나 코팅으로 둘러싸인(encased) 알루미늄 기판인 것을 특징으로 하는, 전자 장치. The method of claim 1,
The support device (1), characterized in that the support substrate (1) is an aluminum substrate encased with an AIN or alumina coating having a thickness greater than 5 μm. 제 1 항에 있어서,
상기 지지 기판(1)은 1015 at/cm3보다 큰 농도로 금에 의해 도핑되고 5 ㎛보다 큰 두께를 가지는 표면 영역을 포함하는 실리콘 기판인 것을 특징으로 하는, 전자 장치. The method of claim 1,
The support device (1), characterized in that the support substrate (1) is a silicon substrate comprising a surface area doped with gold at a concentration of greater than 10 15 at / cm 3 and having a thickness of greater than 5 μm. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 컴포넌트들을 지지하는 상기 층(2')은 실리콘, 게르마늄 또는 III-V족 합금으로 만들어지는 것을 특징으로 하는, 전자 장치. 6. The method according to any one of claims 1 to 5,
The layer (2 ') supporting the components is made of silicon, germanium or a III-V alloy. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
50 nm보다 작은 두께를 가지는 실리콘 산화물층이 상기 지지 기판(1)과 상기 컴포넌트들을 지지하는 상기 층(2') 사이에 삽입되는 것을 특징으로 하는, 전자 장치. 7. The method according to any one of claims 1 to 6,
An electronic device, characterized in that a silicon oxide layer having a thickness of less than 50 nm is inserted between the support substrate (1) and the layer (2 ') supporting the components. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
알루미나, 비정질 다이아몬드형 탄소 또는 고저항율 다결정 실리콘의 층이 상기 지지 기판(1)과 상기 컴포넌트들을 지지하는 상기 층(2') 사이에 삽입되는 것을 특징으로 하는, 전자 장치. 7. The method according to any one of claims 1 to 6,
An electronic device, characterized in that a layer of alumina, amorphous diamond-like carbon or high resistivity polycrystalline silicon is inserted between the support substrate (1) and the layer (2 ') supporting the components. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 전자 장치는 150 mm보다 크거나 같은 직경을 가지는 웨이퍼인 것을 특징으로 하는, 전자 장치. The method according to any one of claims 1 to 8,
The electronic device is a wafer having a diameter greater than or equal to 150 mm. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 전자 장치는 칩(chip)인 것을 특징으로 하는, 전자 장치. The method according to any one of claims 1 to 8,
The electronic device is a chip. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 표면층은 상기 베이스층과 상기 반도체층 사이에 있는 것을 특징으로 하는, 전자 장치. 11. The method according to any one of claims 1 to 10,
And the surface layer is between the base layer and the semiconductor layer. 지지 기판(1) 상의 전자 컴포넌트들을 지지하는 층(2')을 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법으로서, 이하의 연속 단계들:
(a) 상기 지지 기판(1) 상에 반도체층(2)을 포함하는 구조를 형성하는 단계,
(b) 상기 반도체층(2)에 상기 컴포넌트들을 제조하는 단계,
를 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법에 있어서,
단계 (a)에서, 지지 기판(1)은 적어도 30 W/m K의 열전도율을 가지는 베이스층(12) 및 적어도 5 ㎛의 두께를 가지는 표면층(13, 14)을 포함하고, 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가지는 상기 표면층이 이용되는 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.A method of manufacturing an apparatus for radio frequency or power applications, comprising a layer 2 'supporting electronic components on a support substrate 1, the following successive steps:
(a) forming a structure including a semiconductor layer 2 on the support substrate 1,
(b) manufacturing the components in the semiconductor layer 2,
A method of manufacturing an apparatus for radio frequency or power applications, comprising:
In step (a), the support substrate 1 comprises a base layer 12 having a thermal conductivity of at least 30 W / m K and a surface layer 13, 14 having a thickness of at least 5 μm, and at least 3000 Ohm.cm And the surface layer having an electrical resistivity of and a thermal conductivity of at least 30 W / m K is used. 제 12 항에 있어서,
상기 지지 기판(1)은 실리콘 베이스 기판(12) 상에 5 ㎛보다 큰 두께를 가지는 AIN, 알루미나 또는 비정질 다이아몬드형 탄소의 층(13)을 포함하는 이중층 기판인 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.13. The method of claim 12,
The support substrate 1 is a double layer substrate comprising a layer 13 of AIN, alumina or amorphous diamond-like carbon having a thickness of greater than 5 μm on a silicon base substrate 12. A method of manufacturing a device for applications. 제 12 항에 있어서,
상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 다공성 표면 영역을 포함하는 실리콘 기판인, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.13. The method of claim 12,
Wherein the support substrate is a silicon substrate comprising a porous surface area having a thickness greater than 5 μm. 지지 기판(1) 상의 전자 컴포넌트들을 지지하는 층(2')을 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 프로세스로서, 이하의 연속 단계들:
(a) 도너 기판(20)의 반도체층(2)에 상기 컴포넌트들을 제조하는 단계,
(b) 중간 기판(4) 상에 상기 컴포넌트들을 지지하는 상기 반도체층(2')을 접합하는 단계,
(c) 상기 컴포넌트들을 지지하는 상기 층(2')을 상기 중간 층(4) 위에 전사하기 위해 상기 도너 기판(20)의 나머지(22)를 제거하는 단계,
(d) 상기 지지 기판(1) 상에 상기 컴포넌트들을 지지하는 상기 층(2')을 접합하는 단계,
(e) 상기 중간 기판(4)을 제거하는 단계,
를 포함하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 프로세스에 있어서,
단계 (d)에서, 지지 기판(1)은 적어도 30 W/m K의 열전도율을 가지는 베이스층(12) 및 적어도 5 ㎛의 두께를 가지는 표면층(13, 14)을 포함하고, 적어도 3000 Ohm.cm의 전기 저항율 및 적어도 30 W/m K의 열전도율을 가지는 상기 표면층이 이용되는 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.A process for manufacturing an apparatus for radio frequency or power applications, comprising a layer 2 'supporting electronic components on a supporting substrate 1, the following successive steps:
(a) manufacturing the components in the semiconductor layer 2 of the donor substrate 20,
(b) bonding the semiconductor layer 2 'supporting the components onto an intermediate substrate 4,
(c) removing the remainder 22 of the donor substrate 20 to transfer the layer 2 'supporting the components onto the intermediate layer 4,
(d) bonding the layer 2 'supporting the components onto the support substrate 1,
(e) removing the intermediate substrate 4,
A process for manufacturing an apparatus for radio frequency or power applications, comprising:
In step (d), the support substrate 1 comprises a base layer 12 having a thermal conductivity of at least 30 W / m K and a surface layer 13, 14 having a thickness of at least 5 μm, and at least 3000 Ohm.cm And the surface layer having an electrical resistivity of and a thermal conductivity of at least 30 W / m K is used. 제 15 항에 있어서,
상기 지지 기판은 실리콘 베이스 기판(12) 상에 5 ㎛보다 큰 두께를 가지는 AIN, 알루미나 또는 비정질 다이아몬드형 탄소의 층(13)을 포함하는 이중층 기판인 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.The method of claim 15,
The support substrate is a bilayer substrate comprising a layer 13 of AIN, alumina or amorphous diamond-like carbon having a thickness greater than 5 μm on a silicon base substrate 12, for radio frequency or power applications. Method of manufacturing the device. 제 15 항에 있어서,
상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 다공성 표면 영역을 포함하는 실리콘 기판인 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.The method of claim 15,
Wherein said support substrate is a silicon substrate comprising a porous surface area having a thickness of greater than 5 μm. 제 15 항에 있어서,
상기 지지 기판은 5 ㎛보다 큰 두께를 가지는 AIN 또는 알루미나 코팅으로 둘러싸인 알루미늄 기판인 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.The method of claim 15,
Wherein the support substrate is an aluminum substrate surrounded by an AIN or alumina coating having a thickness greater than 5 μm. 제 15 항에 있어서,
상기 지지 기판은, 1015 at/cm3보다 큰 농도로 금에 의해 도핑되고 5 ㎛보다 큰 두께를 가지는 표면 영역을 포함하는 실리콘 기판인 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.The method of claim 15,
Wherein said support substrate is a silicon substrate comprising a surface area doped with gold at a concentration greater than 10 15 at / cm 3 and having a thickness greater than 5 μm. How to. 제 15 항 내지 제 19 항 중 어느 한 항에 있어서,
상기 도너 기판(20)은 연속적으로 제 1 기판(22), 50 nm보다 작은 두께를 가지는 실리콘 산화물층(23) 및 상기 반도체층(2)을 포함하고, 단계 (c) 동안, 상기 실리콘 산화물층(23)은 상기 컴포넌트들을 지지하는 상기 층(2') 상에 남는 것을 특징으로 하는, 무선 주파수 또는 전력 응용들을 위한 장치를 제조하는 방법.20. The method according to any one of claims 15 to 19,
The donor substrate 20 continuously comprises a first substrate 22, a silicon oxide layer 23 having a thickness of less than 50 nm and the semiconductor layer 2, during step (c) the silicon oxide layer (23) remains on the layer (2 ') supporting the components.
KR1020137015796A 2010-11-19 2011-11-16 Electronic device for radiofrequency or power applications and process for manufacturing such a device KR101876912B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1059539 2010-11-19
FR1059539A FR2967812B1 (en) 2010-11-19 2010-11-19 ELECTRONIC DEVICE FOR RADIOFREQUENCY OR POWER APPLICATIONS AND METHOD OF MANUFACTURING SUCH A DEVICE
PCT/EP2011/070220 WO2012066021A1 (en) 2010-11-19 2011-11-16 Electronic device for radiofrequency or power applications and process for manufacturing such a device

Publications (2)

Publication Number Publication Date
KR20140005900A true KR20140005900A (en) 2014-01-15
KR101876912B1 KR101876912B1 (en) 2018-07-11

Family

ID=44041749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015796A KR101876912B1 (en) 2010-11-19 2011-11-16 Electronic device for radiofrequency or power applications and process for manufacturing such a device

Country Status (9)

Country Link
US (1) US9198294B2 (en)
EP (1) EP2641265B1 (en)
JP (2) JP6089252B2 (en)
KR (1) KR101876912B1 (en)
CN (1) CN103168342B (en)
FR (1) FR2967812B1 (en)
SG (1) SG189443A1 (en)
TW (1) TWI503951B (en)
WO (1) WO2012066021A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038819A (en) * 2014-08-01 2017-04-07 소이텍 Structure for radio-frequency applications

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013063652A1 (en) * 2011-11-04 2013-05-10 The Silanna Group Pty Ltd Method of producing a silicon-on-insulator article
WO2014013980A1 (en) * 2012-07-18 2014-01-23 日本碍子株式会社 Composite wafer and manufacturing method therefor
FR2995444B1 (en) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator METHOD FOR DETACHING A LAYER
JP6024400B2 (en) 2012-11-07 2016-11-16 ソニー株式会社 Semiconductor device, method for manufacturing semiconductor device, and antenna switch module
US10703627B2 (en) 2013-06-27 2020-07-07 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
JP6650463B2 (en) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． Method of manufacturing high resistivity semiconductor-on-insulator wafer with charge trapping layer
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
JP6345107B2 (en) * 2014-12-25 2018-06-20 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
EP4120320A1 (en) 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
JP6637515B2 (en) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． Thermally stable charge trapping layer for use in the fabrication of semiconductor-on-insulator structures
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
US10304722B2 (en) 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
FR3037443B1 (en) 2015-06-12 2018-07-13 Soitec HETEROSTRUCTURE AND METHOD OF MANUFACTURE
CN108780776B (en) 2015-11-20 2023-09-29 环球晶圆股份有限公司 Manufacturing method for flattening semiconductor surface
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
EP3427293B1 (en) 2016-03-07 2021-05-05 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10354910B2 (en) * 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
US11142844B2 (en) 2016-06-08 2021-10-12 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP4057326A1 (en) 2016-10-26 2022-09-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
EP3549162B1 (en) 2016-12-05 2022-02-02 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
EP3653761B1 (en) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield
WO2018182680A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Thermally resistive intercalation layers in a resistive switch device
TWI645454B (en) * 2017-03-31 2018-12-21 環球晶圓股份有限公司 Epitaxial substrate and method of manufacturing the same
JP7034186B2 (en) 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド Manufacturing method of semiconductor structure on insulator
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
CN112262467A (en) 2018-06-08 2021-01-22 环球晶圆股份有限公司 Method for transferring thin silicon layers
TWI698029B (en) * 2018-11-28 2020-07-01 財團法人金屬工業研究發展中心 Method of forming semiconductor structure
WO2021015816A1 (en) * 2019-07-19 2021-01-28 Iqe Plc Semiconductor material having tunable permittivity and tunable thermal conductivity
JP7192757B2 (en) * 2019-12-19 2022-12-20 株式会社Sumco Epitaxial silicon wafer, manufacturing method thereof, and X-ray detection sensor
CN112113449B (en) * 2020-09-04 2022-05-20 Oppo广东移动通信有限公司 Vapor chamber, method for manufacturing vapor chamber, electronic device, and electronic apparatus

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624163U (en) * 1979-08-01 1981-03-04
US5053283A (en) * 1988-12-23 1991-10-01 Spectrol Electronics Corporation Thick film ink composition
IT1268123B1 (en) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics SLICE OF SEMICONDUCTOR MATERIAL FOR THE MANUFACTURE OF INTEGRATED DEVICES AND PROCEDURE FOR ITS MANUFACTURING.
US5773151A (en) * 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
JPH10335615A (en) * 1997-05-22 1998-12-18 Harris Corp Improvement of semiconductor device
JP3809733B2 (en) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 Thin film transistor peeling method
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2781082B1 (en) * 1998-07-10 2002-09-20 Commissariat Energie Atomique SEMICONDUCTOR THIN-LAYER STRUCTURE HAVING A HEAT-DISTRIBUTING LAYER
JP4556255B2 (en) * 1998-12-07 2010-10-06 株式会社デンソー Manufacturing method of semiconductor device
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP2002299263A (en) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor device
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
US7148079B1 (en) * 2002-11-01 2006-12-12 Advanced Micro Devices, Inc. Diamond like carbon silicon on insulator substrates and methods of fabrication thereof
JP3551187B2 (en) 2002-11-28 2004-08-04 セイコーエプソン株式会社 Optical element, illumination device, and projection display device
FR2851079B1 (en) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator SEMICONDUCTOR STRUCTURE ON SUBSTRATE WITH HIGH ROUGHNESS
US6911375B2 (en) 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
DE10326578B4 (en) * 2003-06-12 2006-01-19 Siltronic Ag Process for producing an SOI disk
FR2857983B1 (en) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator PROCESS FOR PRODUCING AN EPITAXIC LAYER
CN1856873A (en) 2003-09-26 2006-11-01 卢万天主教大学 Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US9813152B2 (en) * 2004-01-14 2017-11-07 Luxtera, Inc. Method and system for optoelectronics transceivers integrated on a CMOS chip
FR2871172B1 (en) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator HYBRID EPITAXIS SUPPORT AND METHOD OF MANUFACTURING THE SAME
JP4559839B2 (en) 2004-12-13 2010-10-13 トヨタ自動車株式会社 Manufacturing method of semiconductor device
JP2007012897A (en) 2005-06-30 2007-01-18 Nec Electronics Corp Semiconductor device and method of manufacturing same
EP2095406A1 (en) * 2006-12-26 2009-09-02 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
JP4380709B2 (en) * 2007-01-31 2009-12-09 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP2009027604A (en) 2007-07-23 2009-02-05 Elmo Co Ltd Noise reducer, and noise reducing method
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2933233B1 (en) 2008-06-30 2010-11-26 Soitec Silicon On Insulator GOOD RESISTANCE HIGH RESISTIVITY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2947380B1 (en) * 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies METHOD OF COLLAGE BY MOLECULAR ADHESION.
FR2950734B1 (en) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator METHOD FOR BONDING AND TRANSFERRING A LAYER
TWM389354U (en) * 2010-05-05 2010-09-21 Paragon Technologies Co Ltd Substrate with metallized surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038819A (en) * 2014-08-01 2017-04-07 소이텍 Structure for radio-frequency applications

Also Published As

Publication number Publication date
FR2967812A1 (en) 2012-05-25
JP6089252B2 (en) 2017-03-08
EP2641265A1 (en) 2013-09-25
WO2012066021A4 (en) 2012-07-19
US9198294B2 (en) 2015-11-24
KR101876912B1 (en) 2018-07-11
CN103168342B (en) 2015-09-30
TWI503951B (en) 2015-10-11
JP2016219833A (en) 2016-12-22
SG189443A1 (en) 2013-05-31
FR2967812B1 (en) 2016-06-10
CN103168342A (en) 2013-06-19
TW201225256A (en) 2012-06-16
JP2013543276A (en) 2013-11-28
US20130294038A1 (en) 2013-11-07
JP6286780B2 (en) 2018-03-07
EP2641265B1 (en) 2019-01-02
WO2012066021A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP6286780B2 (en) Electronic devices for radio frequency or power applications and processes for manufacturing such devices
US11183420B2 (en) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
JP6650463B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafer with charge trapping layer
EP3189544B1 (en) Method of manufacturing high resistivity silicon-on-insulator substrate
US7749863B1 (en) Thermal management substrates
US9142448B2 (en) Method of producing a silicon-on-insulator article
KR20150023452A (en) Method of manufacturing structures of leds or solar cells
JP2020113792A (en) High resistivity semiconductor-on-insulator wafer and manufacturing method
SG173490A1 (en) A method of producing a heterostructure with local adaptation of the thermal expansion coefficient
JP2008526009A (en) How to move a circuit to a ground plane
US7605055B2 (en) Wafer with diamond layer
KR100662694B1 (en) Thin-layered semiconductor structure comprising a heat distribution layer
US7695564B1 (en) Thermal management substrate
US10600635B2 (en) Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
CN110752251A (en) Composite substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant