KR20140005483A - Display device and driving method the same - Google Patents

Display device and driving method the same Download PDF

Info

Publication number
KR20140005483A
KR20140005483A KR1020120072820A KR20120072820A KR20140005483A KR 20140005483 A KR20140005483 A KR 20140005483A KR 1020120072820 A KR1020120072820 A KR 1020120072820A KR 20120072820 A KR20120072820 A KR 20120072820A KR 20140005483 A KR20140005483 A KR 20140005483A
Authority
KR
South Korea
Prior art keywords
transistor
threshold voltage
gate
sensing
signal
Prior art date
Application number
KR1020120072820A
Other languages
Korean (ko)
Other versions
KR101947809B1 (en
Inventor
김태상
하용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120072820A priority Critical patent/KR101947809B1/en
Publication of KR20140005483A publication Critical patent/KR20140005483A/en
Application granted granted Critical
Publication of KR101947809B1 publication Critical patent/KR101947809B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

An embodiment of the present invention provides a display device comprising; a display panel including a sub-pixel formed on a display area; a gate driving part which is formed on a non-display area of the display panel and supplies a gate signal to the sub-pixel; a threshold voltage sensing part formed on the display panel; and a threshold voltage compensating part which supplies a constant current to the threshold voltage sensing part and compensates a threshold voltage of an oxide thin film transistor included at least one of the sub-pixel and the gate driving part based on the change of voltage. The threshold voltage compensating part comprises; a sensing transistor which senses the movement of the threshold voltage in response to the constant current inputted through a current pass; a diode pass transistor which wires drain and gate electrodes of the sensing transistor and forms it as a diode connection state; and a gate control transistor which forms a temperature stress in the sensing transistor.

Description

표시장치와 이의 구동방법{Display Device and Driving Method the same}Display Device and Driving Method the same

본 발명의 실시예는 표시장치와 이의 구동방법에 관한 것이다.An embodiment of the present invention relates to a display apparatus and a driving method thereof.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.As the information technology is developed, the market of display devices, which is a connection medium between users and information, is getting larger. Accordingly, the use of display devices such as organic light emitting display (OLED), liquid crystal display (LCD), plasma display panel (PDP), and the like is increasing.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 서브 픽셀들을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 그리고 구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트구동부 및 표시패널에 데이터신호를 공급하는 데이터구동부 등이 포함된다.Some of the aforementioned display devices, for example, a liquid crystal display or an organic light emitting display device, include a display panel including subpixels arranged in a matrix and a driving unit for driving the display panel. The driver includes a gate driver for supplying a gate signal (or scan signal) to the display panel and a data driver for supplying a data signal to the display panel.

서브 픽셀들 및 게이트구동부에는 박막트랜지스터 등이 포함된다. 박막트랜지스터 중 산화물 박막트랜지스터(Oxide TFT)는 전류 이동도 및 오프 전류 측면에서 아몰포스 실리콘 박막트랜지스터(a-Si TFT) 대비 좋은 장점이 있다. 따라서, 산화물 박막트랜지스터는 소자의 크기 축소, 베젤 영역 축소 및 소비전력 저감이 용이하므로 고품질의 표시장치 개발에 유리하다.The subpixels and the gate driver include a thin film transistor and the like. Among the thin film transistors, the oxide thin film transistor (Oxide TFT) has a good advantage over the amorphous silicon thin film transistor (a-Si TFT) in terms of current mobility and off current. Therefore, the oxide thin film transistor can be easily reduced in size, reduced bezel area, and reduced power consumption, which is advantageous for developing a high quality display device.

그런데, 산화물 박막트랜지스터를 적용한 표시장치는 바이어스 온도 스트레스(BTIS: Bias Temperature Illumination Stress) 환경에 따라 산화물 박막트랜지스터의 문턱전압 이동(Vth Shift)(문턱전압이 포지티브 또는 네커티브 방향으로 이동함)을 유발시켜 소자의 특성이 저하되는 열화 현상과 더불어 표시장치의 구동불량, 표시품질 저하 및 수명 단축 등을 야기하게 되므로 이의 개선이 요구된다.However, the display device using the oxide thin film transistor causes a Vth shift (threshold voltage moves in a positive or negative direction) of the oxide thin film transistor according to a bias temperature illumination (BTIS) environment. In addition, deterioration of the characteristics of the device is deteriorated, and driving of the display device, display quality degradation, and shortening of the lifespan are caused.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 바이어스 온도 스트레스(BTIS: Bias Temperature Illumination Stress) 환경에 따른 산화물 박막트랜지스터의 문턱전압 이동을 감지 및 보상하여 소자의 열화 현상을 방지함과 더불어 표시장치의 구동불량 개선, 표시품질 저하 방지 및 수명을 개선할 수 있는 표시장치와 이의 구동방법을 제공하는 것이다.An embodiment of the present invention for solving the above problems of the background technology, to prevent the deterioration of the device by detecting and compensating the threshold voltage shift of the oxide thin film transistor according to the Bias (Bias Temperature Illumination Stress) environment In addition, the present invention provides a display device and a driving method thereof that can improve a driving failure of a display device, prevent a display quality from deteriorating, and improve a lifetime.

상술한 과제 해결 수단으로 본 발명의 실시예는, 표시영역에 형성된 서브 픽셀을 포함하는 표시패널; 표시패널의 비표시영역에 형성되고 서브 픽셀에 게이트 신호를 공급하는 게이트구동부; 표시패널에 형성된 문턱전압감지부; 및 문턱전압감지부에 일정한 전류를 공급하고 전압의 변화를 기초로 서브 픽셀 및 게이트구동부 중 하나 이상에 포함된 산화물 박막트랜지스터의 문턱전압을 보상하는 문턱전압보상부를 포함하되, 문턱전압감지부는 전류패스를 통해 입력된 일정한 전류에 대응하여 문턱전압의 이동을 감지하는 감지 트랜지스터와, 감지 트랜지스터의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성하는 다이오드 패스 트랜지스터와, 감지 트랜지스터에 바이어스 온도 스트레스를 형성하는 게이트 제어 트랜지스터를 포함하는 표시장치를 제공한다.Embodiments of the present invention provide a display panel including a subpixel formed in a display area. A gate driver formed in the non-display area of the display panel to supply a gate signal to the subpixel; A threshold voltage detector formed on the display panel; And a threshold voltage compensator for supplying a constant current to the threshold voltage detector and compensating the threshold voltage of the oxide thin film transistor included in at least one of the subpixel and the gate driver based on the change in voltage. Forming a bias temperature stress in the sense transistor for sensing the shift of the threshold voltage in response to a constant current input through the diode, a diode pass transistor connecting the drain electrode and the gate electrode of the sense transistor to a diode connection state A display device including a gate control transistor is provided.

문턱전압보상부는 감지 트랜지스터가 다이오드 커넥션 상태가 되었을 때 감지 트랜지스터의 드레인 전극에 형성된 감지전압의 변화를 기초로 감지 트랜지스터의 문턱전압이 네거티브 이동인지 포지티브 이동인지 여부를 판단하고 판단 결과에 따른 보상신호를 공급할 수 있다.The threshold voltage compensator determines whether the threshold voltage of the sensing transistor is negative or positive based on the change of the sensing voltage formed at the drain electrode of the sensing transistor when the sensing transistor is in the diode connection state, and provides a compensation signal according to the determination result. Can supply

게이트 제어 트랜지스터는 감지 트랜지스터의 문턱전압 이동 특성이 산화물 박막트랜지스터의 문턱전압 이동 특성을 대변하도록 감지 트랜지스터의 게이트 전극을 턴온 및 턴오프할 수 있다.The gate control transistor may turn on and off the gate electrode of the sensing transistor so that the threshold voltage shifting characteristic of the sensing transistor represents the threshold voltage shifting characteristic of the oxide thin film transistor.

표시패널에 게이트 신호가 비공급되는 블랭크 기간 동안 게이트 제어 트랜지스터는 턴오프되고, 다이오드 패스 트랜지스터는 턴온될 수 있다.The gate control transistor may be turned off and the diode pass transistor may be turned on during the blank period in which the gate signal is not supplied to the display panel.

문턱전압감지부는 일정한 전류가 전류패스를 통해 입력되도록 턴온되는 전류입력 트랜지스터와, 감지 트랜지스터의 소오스 전극을 통해 출력된 일정한 전류에 출력패스가 형성되도록 턴온되는 전류출력 트랜지스터와, 게이트구동부에 공급되는 게이트스타트신호에 대응하여 감지 트랜지스터의 감지전압이 방전되도록 턴온되는 방전 트랜지스터를 포함할 수 있다.The threshold voltage detector includes a current input transistor that is turned on so that a constant current is input through the current path, a current output transistor that is turned on to form an output path at a constant current output through the source electrode of the sensing transistor, and a gate supplied to the gate driver. It may include a discharge transistor that is turned on in response to the start signal to discharge the sense voltage of the sense transistor.

게이트 제어 트랜지스터는 제1제어신호에 응답하여 턴온되고, 전류입력 트랜지스터, 다이오드 패스 트랜지스터 및 전류출력 트랜지스터는 제1제어신호와 상반된 펄스를 갖는 제2제어신호에 응답하여 턴온될 수 있다.The gate control transistor may be turned on in response to the first control signal, and the current input transistor, the diode pass transistor, and the current output transistor may be turned on in response to the second control signal having a pulse opposite to the first control signal.

문턱전압보상부는 게이트구동부에 공급되는 구동전압을 보상할 수 있다.The threshold voltage compensator may compensate for the driving voltage supplied to the gate driver.

문턱전압보상부는 서브 픽셀에 공급되는 게이트로우전압을 보상할 수 있다.The threshold voltage compensator may compensate for the gate low voltage supplied to the subpixel.

문턱전압감지부에 포함된 트랜지스터들은 산화물 박막트랜지스터로 형성될 수 있다.Transistors included in the threshold voltage sensing unit may be formed of an oxide thin film transistor.

다른 측면에서 본 발명의 실시예는, 서브 픽셀 및 게이트구동부 중 하나 이상에 포함된 산화물 박막트랜지스터의 문턱전압을 보상하는 표시장치의 구동방법에 있어서, 표시패널에 게이트 신호가 공급되는 기간 동안 게이트 제어 트랜지스터에 로직하이 상태의 제1제어신호를 공급하여 감지 트랜지스터의 게이트 전극에 바이어스 온도 스트레스를 형성하는 단계; 표시패널에 게이트 신호가 비공급되는 블랭크 기간 동안 로직로우 상태의 제1신호를 공급하여 감지 트랜지스터의 게이트 전극에 바이어스 온도 스트레스를 형성하는 단계를 중단하는 단계; 표시패널에 게이트 신호가 비공급되는 블랭크 기간 동안 전류입력 트랜지스터, 다이오드 패스 트랜지스터 및 전류출력 트랜지스터에 로직하이 상태의 제2제어신호를 공급하여 전류패스를 통해 일정한 전류를 공급함과 동시에 감지 트랜지스터의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성하고 감지 트랜지스터의 문턱전압의 이동을 감지하는 단계; 및 감지 트랜지스터의 드레인 전극에 형성된 감지전압의 변화를 기초로 감지 트랜지스터의 문턱전압이 네거티브 이동인지 포지티브 이동인지 여부를 판단하고 판단 결과에 따른 보상신호를 공급하는 단계를 포함하는 표시장치의 구동방법을 제공한다.In another aspect, an embodiment of the present invention provides a method of driving a display device for compensating a threshold voltage of an oxide thin film transistor included in at least one of a subpixel and a gate driver. Supplying a first control signal in a logic high state to the transistor to form a bias temperature stress on the gate electrode of the sense transistor; Supplying a first signal in a logic low state during a blank period during which a gate signal is not supplied to the display panel to stop forming a bias temperature stress on the gate electrode of the sensing transistor; The second control signal in a logic-high state is supplied to the current input transistor, the diode pass transistor, and the current output transistor during the blank period in which the gate signal is not supplied to the display panel, thereby supplying a constant current through the current path and simultaneously drain electrode of the sensing transistor. Connecting the gate electrode and the gate electrode to form a diode connection state and detecting a shift of the threshold voltage of the sensing transistor; And determining whether the threshold voltage of the sensing transistor is negative or positive based on the change of the sensing voltage formed at the drain electrode of the sensing transistor and supplying a compensation signal according to the determination result. to provide.

보상신호를 공급하는 단계는 감지 트랜지스터의 감지전압이 방전되도록 방전 트랜지스터에 게이트구동부에 공급되는 게이트스타트신호를 공급하는 단계를 포함할 수 있다.The supplying of the compensation signal may include supplying a gate start signal supplied to the gate driver to the discharge transistor so that the sensing voltage of the sensing transistor is discharged.

보상신호를 공급하는 단계는 보상신호를 이용하여 게이트구동부에 공급되는 구동전압과 서브 픽셀에 공급되는 게이트로우전압 중 하나 이상을 보상할 수 있다.The supplying of the compensation signal may compensate for one or more of the driving voltage supplied to the gate driver and the gate low voltage supplied to the subpixel using the compensation signal.

본 발명의 실시예는, 바이어스 온도 스트레스 환경에 따른 산화물 박막트랜지스터의 문턱전압 이동을 감지 및 보상할 수 있는 회로를 이용하여 소자의 열화 현상을 방지함과 더불어 표시장치의 구동불량 개선, 표시품질 저하 방지 및 수명을 개선할 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다.According to an embodiment of the present invention, a device capable of detecting and compensating a threshold voltage shift of an oxide thin film transistor according to a bias temperature stress environment is used to prevent deterioration of the device, to improve driving failure of a display device, and to reduce display quality. There is an effect to provide a display device and a driving method thereof that can prevent and improve the life.

도 1은 본 발명의 일 실시예에 따른 표시장치의 개략적인 구성도.
도 2는 도 1에 도시된 게이트구동부의 구성도.
도 3은 도 1에 도시된 서브 픽셀의 구성도.
도 4는 게이트구동부 및 서브 픽셀에 포함된 산화물 박막트랜지스터의 단면도.
도 5는 산화물 박막트랜지스터의 바이어스 온도 스트레스에 따른 문턱전압 이동을 설명하기 위한 그래프.
도 6은 게이트구동부에 포함된 시프트레지스터의 바이어스 온도 스트레스에 따른 문턱전압 이동에 따른 노드 특성을 설명하기 위한 파형도.
도 7은 바이어스 온도 스트레스가 인가된 시간에 따른 시프트레지스터의 출력 특성 저하를 나타낸 파형도.
도 8은 본 발명의 일 실시예에 따른 문턱전압감지부와 문턱전압보상부의 회로 구성도.
도 9는 도 8에 도시된 회로의 구동 파형도.
도 10은 도 8에 도시된 감지 트랜지스터를 이용한 문턱전압 감지 원리를 설명하기 위한 도면.
도 11은 감지 트랜지스터의 문턱전압 이동을 감지한 시뮬레이션 결과도.
도 12는 산화물 박막트랜지스터의 특성 변화에 따른 문턱전압보상 개념을 설명하기 위한 도면.
도 13은 문턱전압감지부가 적용된 시프트레지스터의 회로 구성예시도.
도 14 내지 도 16은 표시패널 상에 문턱전압감지부가 적용된 다양한 예를 설명하기 위한 도면.
도 17은 본 발명의 실시예에 따른 표시장치의 구동방법을 설명하기 위한 흐름도.
1 is a schematic configuration diagram of a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a configuration diagram of the gate driver shown in FIG. 1. FIG.
3 is a diagram illustrating a configuration of a subpixel illustrated in FIG. 1.
4 is a cross-sectional view of an oxide thin film transistor included in a gate driver and a subpixel.
5 is a graph illustrating a threshold voltage shift according to a bias temperature stress of an oxide thin film transistor.
6 is a waveform diagram illustrating a node characteristic according to a threshold voltage shift according to a bias temperature stress of a shift register included in a gate driver.
FIG. 7 is a waveform diagram illustrating degradation of output characteristics of a shift register with time when a bias temperature stress is applied. FIG.
8 is a circuit diagram illustrating a threshold voltage detector and a threshold voltage compensator according to an exemplary embodiment of the present invention.
9 is a drive waveform diagram of the circuit shown in FIG. 8;
FIG. 10 is a diagram illustrating a threshold voltage sensing principle using the sensing transistor illustrated in FIG. 8.
11 is a simulation result diagram of sensing a threshold voltage shift of a sensing transistor.
12 is a view for explaining a concept of threshold voltage compensation according to the change of the characteristics of the oxide thin film transistor.
13 is an exemplary circuit diagram of a shift register to which a threshold voltage detection unit is applied.
14 to 16 illustrate various examples of applying a threshold voltage detector on a display panel.
17 is a flowchart illustrating a method of driving a display device according to an embodiment of the present invention.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시장치의 개략적인 구성도이고, 도 2는 도 1에 도시된 게이트구동부의 구성도이며, 도 3은 도 1에 도시된 서브 픽셀의 구성도이다.1 is a schematic diagram of a display device according to an exemplary embodiment of the present invention, FIG. 2 is a schematic diagram of a gate driver shown in FIG. 1, and FIG. 3 is a schematic diagram of a subpixel illustrated in FIG. 1.

도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시장치에는 표시패널(110), 게이트구동부(120A, 120B), 데이터구동부(130), 문턱전압감지부(140A, 140B), 문턱전압보상부(150)가 포함된다.1 to 3, a display device according to an exemplary embodiment includes a display panel 110, gate drivers 120A and 120B, a data driver 130, and a threshold voltage detector 140A and 140B. Threshold voltage compensation unit 150 is included.

표시패널(110)은 게이트구동부(120A, 120B)로부터 공급된 게이트신호와 데이터구동부(130)로부터 공급된 데이터신호에 대응하여 영상을 표시한다. 표시패널(110)은 서브 픽셀(SP)에 포함된 액정셀을 포함하는 액정표시패널 또는 서브 픽셀(SP)에 포함된 유기발광다이오드를 포함하는 유기발광표시패널로 구성된다. 표시패널(110)의 표시영역(AA)에는 다수의 서브 픽셀(SP)로 구성된 표시부가 형성된다. 서브 픽셀(SP)에는 게이트라인(GL1)과 데이터라인(DL1)을 통해 공급된 게이트신호와 데이터신호에 대응하여 동작하는 박막트랜지스터(TFT)가 포함된다. 박막트랜지스터(TFT)는 표시패널(110)의 구성에 따라 하나 또는 그 이상으로 포함된다. 박막트랜지스터(TFT)는 산화물 박막트랜지스터(Oxide TFT)로 형성된다.The display panel 110 displays an image corresponding to the gate signal supplied from the gate drivers 120A and 120B and the data signal supplied from the data driver 130. The display panel 110 includes a liquid crystal display panel including a liquid crystal cell included in the subpixel SP or an organic light emitting display panel including an organic light emitting diode included in the subpixel SP. The display unit AA of the display panel 110 includes a plurality of subpixels SP. The subpixel SP includes a thin film transistor TFT that operates in response to a gate signal and a data signal supplied through the gate line GL1 and the data line DL1. One or more thin film transistors (TFTs) are included according to the configuration of the display panel 110. The thin film transistor TFT is formed of an oxide thin film transistor TFT.

게이트구동부(120A, 120B)는 외부로부터 공급된 게이트 구동신호(GDC)에 대응하여 게이트신호를 생성하고 게이트라인들(GL)을 통해 생성된 게이트신호를 순차적으로 출력한다. 게이트구동부(120A, 120B)는 다수의 스테이지(STG1 ~ STGm)로 구성된다. 각 스테이지에는 시프트레지스터가 포함된다. 시프트레지스터에는 풀업 트랜지스터(Tup)와 풀다운 트랜지스터(Tdn) 등이 포함된다. 풀업 트랜지스터(Tup)는 Q노드(Q-node)의 전압 상태에 따라 로직하이의 게이트전압에 대응되는 게이트신호를 출력하고, 풀다운 트랜지스터(Tdn)는 QB노드(QB-node)의 전압 상태에 따라 로직로우의 게이트전압에 대응되는 게이트신호를 출력한다. 게이트구동부(120A, 120B)는 게이트인패널(Gate In Panel) 방식으로 서브 픽셀(SP)의 박막트랜지스터 공정과 함께 표시패널(110)의 비표시영역(NA)에 형성된다. 따라서, 게이트구동부(120A, 120B)에 포함된 트랜지스터들(Tup, Tdn) 또한 산화물 박막트랜지스터로 형성된다.The gate drivers 120A and 120B generate gate signals in response to the gate driving signals GDC supplied from the outside, and sequentially output the gate signals generated through the gate lines GL. The gate drivers 120A and 120B are composed of a plurality of stages STG1 to STGm. Each stage includes a shift register. The shift register includes a pull-up transistor Tup and a pull-down transistor Tdn. The pull-up transistor Tup outputs a gate signal corresponding to a logic high gate voltage according to the voltage state of the Q node Q-node, and the pull-down transistor Tdn according to the voltage state of the QB node QB-node. A gate signal corresponding to the gate voltage of the logic low is output. The gate drivers 120A and 120B are formed in the non-display area NA of the display panel 110 along with a thin film transistor process of the subpixel SP in a gate in panel manner. Therefore, the transistors Tup and Tdn included in the gate drivers 120A and 120B are also formed of an oxide thin film transistor.

데이터구동부(130)는 외부로부터 공급된 데이터 구동신호 및 데이터신호에 대응하여 데이터신호를 생성하고 데이터라인들(DL)을 통해 생성된 데이터신호를 출력한다. 데이터구동부(130)는 디지털 형태의 데이터신호를 아날로그 형태의 데이터신호로 변환하여 출력한다. 데이터구동부(130)는 게이트구동부(120A, 120B)와 달리 집적회로(IC: Integrated Circuit) 형태로 표시패널(110)과 접속되는 외부기판에 형성된다.The data driver 130 generates a data signal corresponding to the data driving signal and the data signal supplied from the outside and outputs the generated data signal through the data lines DL. The data driver 130 converts the digital data signal into an analog data signal and outputs the data signal. Unlike the gate drivers 120A and 120B, the data driver 130 is formed on an external substrate connected to the display panel 110 in the form of an integrated circuit (IC).

문턱전압감지부(140A, 140B)는 서브 픽셀(SP) 및 게이트구동부(120A, 120B) 중 하나 이상에 포함된 산화물 박막트랜지스터를 대변하는 박막트랜지스터를 이용하여 박막트랜지스터의 문턱전압 이동 여부를 감지한다. 문턱전압감지부(140A, 140B)는 표시패널(110)의 비표시영역(NA)에 형성된다.The threshold voltage detectors 140A and 140B detect whether the thin film transistors have a threshold voltage by using a thin film transistor that represents an oxide thin film transistor included in at least one of the subpixel SP and the gate drivers 120A and 120B. . Threshold voltage sensing units 140A and 140B are formed in the non-display area NA of the display panel 110.

문턱전압보상부(150)는 문턱전압감지부(140A, 140B)에 일정한 전류를 공급하고 문턱전압감지부(140A, 140B)에 포함된 박막트랜지스터의 전압의 변화를 기초로 서브 픽셀(SP) 및 게이트구동부(120A, 120B) 중 하나 이상에 포함된 산화물 박막트랜지스터의 문턱전압을 보상한다. 문턱전압보상부(150)는 문턱전압감지부(140A, 140B)와 달리 별도의 집적회로 형태로 형성되거나 데이터구동부(130) 내에 포함될 수 있다.The threshold voltage compensator 150 supplies a constant current to the threshold voltage detectors 140A and 140B and based on the change in the voltage of the thin film transistor included in the threshold voltage detectors 140A and 140B. The threshold voltage of the oxide thin film transistor included in at least one of the gate drivers 120A and 120B is compensated for. The threshold voltage compensation unit 150 may be formed in a separate integrated circuit form or included in the data driver 130 unlike the threshold voltage detection units 140A and 140B.

이하, 게이트구동부 및 서브 픽셀에 포함된 산화물 박막트랜지스터의 구조와 산화물 박막트랜지스터의 문턱전압 이동에 따른 특성 저하에 대해 설명한다.Hereinafter, the structure of the oxide thin film transistor included in the gate driver and the subpixel, and the characteristic degradation caused by the shift of the threshold voltage of the oxide thin film transistor will be described.

도 4는 게이트구동부 및 서브 픽셀에 포함된 산화물 박막트랜지스터의 단면도이며, 도 5는 산화물 박막트랜지스터의 바이어스 온도 스트레스에 따른 문턱전압 이동을 설명하기 위한 그래프이고, 도 6은 게이트구동부에 포함된 시프트레지스터의 바이어스 온도 스트레스에 따른 문턱전압 이동에 따른 노드 특성을 설명하기 위한 파형도이며, 도 7은 바이어스 온도 스트레스가 인가된 시간에 따른 시프트레지스터의 출력 특성 저하를 나타낸 파형도이다.4 is a cross-sectional view of an oxide thin film transistor included in a gate driver and a subpixel, and FIG. 5 is a graph for explaining threshold voltage shift according to a bias temperature stress of an oxide thin film transistor, and FIG. 6 is a shift register included in a gate driver. FIG. 7 is a waveform diagram illustrating a node characteristic according to a threshold voltage shift according to a bias temperature stress. FIG. 7 is a waveform diagram illustrating degradation of an output characteristic of a shift register according to a time when a bias temperature stress is applied.

도 4에 도시된 바와 같이, 산화물 박막트랜지스터는 반도체층이 IGZO 등의 산화물로 형성된다. 산화물 박막트랜지스터의 구조를 개략적으로 설명하면 다음과 같다.As shown in FIG. 4, in the oxide thin film transistor, the semiconductor layer is formed of an oxide such as IGZO. The structure of the oxide thin film transistor is briefly described as follows.

기판(110a) 상에 게이트전극(111)이 형성된다. 게이트전극(111) 상에는 게이트절연막(112)이 형성된다. 게이트전극(111)과 대응되는 게이트절연막(112) 상에는 산화물반도체층(113)이 형성된다. 산화물반도체층(113) 상에는 콘택층(114)이 형성된다. 게이트절연막(112) 상에는 산화물반도체층(113) 및 콘택층(114)에 접촉하도록 소오스 및 드레인전극(115a, 115b)이 형성된다.The gate electrode 111 is formed on the substrate 110a. The gate insulating layer 112 is formed on the gate electrode 111. An oxide semiconductor layer 113 is formed on the gate insulating film 112 corresponding to the gate electrode 111. The contact layer 114 is formed on the oxide semiconductor layer 113. Source and drain electrodes 115a and 115b are formed on the gate insulating layer 112 to contact the oxide semiconductor layer 113 and the contact layer 114.

앞서 설명한 산화물 박막트랜지스터는 전류 이동도 및 오프 전류 측면에서 아몰포스 실리콘 박막트랜지스터(a-Si TFT) 대비 좋은 장점이 있다. 따라서, 산화물 박막트랜지스터는 소자의 크기 축소, 베젤 영역 축소 및 소비전력 저감이 용이하므로 고품질의 표시장치 개발에 유리하다.The above-described oxide thin film transistor has a good advantage over an amorphous silicon thin film transistor (a-Si TFT) in terms of current mobility and off current. Therefore, the oxide thin film transistor can be easily reduced in size, reduced bezel area, and reduced power consumption, which is advantageous for developing a high quality display device.

그런데, 산화물 박막트랜지스터는 도 5와 같이 바이어스 온도 스트레스(BTIS: Bias Temperature Illumination Stress) 환경에 따라 산화물 박막트랜지스터의 문턱전압 이동(Vth Shift)이 유발된다. 산화물 박막트랜지스터는 지속적으로 포지티브 전압을 입력받게 되면 문턱전압이 포지티브(PBTS) 방향으로 이동하게 된다. 반면, 산화물 박막트랜지스터는 지속적으로 네거티브 전압을 입력받게 되면 문턱전압이 네거티브(NBTS) 방향으로 이동하게 된다. 따라서, 산화물 박막트랜지스터는 게이트전극에 어떠한 전압이 입력되는지 여부에 따라 문턱전압의 초기특성(Initial)이 포지티브(PBTS) 방향이나 네거티브(NBTS) 방향으로 이동하게 된다.However, in the oxide thin film transistor, a threshold voltage shift (Vth Shift) of the oxide thin film transistor is caused according to a bias temperature illumination (BTIS) environment as shown in FIG. 5. When the oxide thin film transistor receives a positive voltage continuously, the threshold voltage moves in the positive (PBTS) direction. On the other hand, when the oxide thin film transistor receives a negative voltage continuously, the threshold voltage moves in the negative (NBTS) direction. Accordingly, in the oxide thin film transistor, the initial characteristic of the threshold voltage is moved in the positive (PBTS) direction or the negative (NBTS) direction depending on which voltage is input to the gate electrode.

도 6과 같이 산화물 박막트랜지스터로 구성된 시프트레지스터의 구동특성을 보면 그 문제점인 바이어스 온도 스트레스는 Q노드(Q-node) 및 QB노드(QB-node)에서 가장 강하게 형성된다.Referring to the driving characteristics of the shift register composed of an oxide thin film transistor as shown in FIG. 6, the bias temperature stress, which is a problem, is most strongly formed in the Q node and the QB node.

산화물 박막트랜지스터의 바이어스 온도 스트레스는 게이트전극에 인가되는 게이트 바이어스(Gate-bias)로 전압준위 및 시간에 지배적이며, 네거티브(NBTS)보다 포지티브(PBTS)에 의한 문턱전압 이동이 더 뚜렷하게 나타난다. 따라서, 산화물 박막트랜지스터로 구성된 시프트레지스터의 열화는 Q노드(Q-node) 및 QB노드(QB-node)의 바이어스 온도 스트레스 특성이 지속됨에 따라 발생하게 된다.The bias temperature stress of the oxide thin film transistor is a gate bias applied to the gate electrode, which is dominant in the voltage level and time, and the threshold voltage shift due to the positive PBTS is more pronounced than the negative NBTS. Therefore, deterioration of the shift register composed of the oxide thin film transistor occurs as the bias temperature stress characteristics of the Q node and the QB node continue.

도 7과 같이 Q노드(Q-node) 및 QB노드(QB-node)의 바이어스 온도 스트레스 특성이 지속되면 산화물 박막트랜지스터로 구성된 시프트레지스터는 시간이 지남에 따라 출력 특성이 저하된다. 예컨대, 50시간(hr) 대비 315시간(hr)이 지난 시점에서의 "OD"를 참조하면 출력 특성 저하의 정도를 알 수 있다.As shown in FIG. 7, when the bias temperature stress characteristics of the Q node and the QB node persist, the shift register composed of the oxide thin film transistor deteriorates with time. For example, referring to "OD" at a point in time after 315 hours (hr) compared to 50 hours (hr), the degree of deterioration of output characteristics can be known.

결과적으로, 산화물 박막트랜지스터를 적용한 표시장치는 산화물 박막트랜지스터의 문턱전압 이동에 의하여 턴온 및 턴오프 동작영역이 변하게 되여 소자의 특성이 저하되는 열화 현상이 발생하게 된다. 따라서, 고정된 전압영역에서 산화물 박막트랜지스터가 턴온 및 턴오프되지 아니하고 비정상 동작을 하게 되므로 이는 표시장치의 구동불량, 표시품질 저하 및 수명 단축 등을 야기하게 된다.As a result, in the display device to which the oxide thin film transistor is applied, a turn-on and turn-off operation region is changed by the shift of the threshold voltage of the oxide thin film transistor, resulting in deterioration of device characteristics. Accordingly, since the oxide thin film transistor is abnormally operated without being turned on and off in a fixed voltage region, this causes poor driving of the display device, deterioration of display quality, and shortened lifetime.

본 발명의 실시예는 이와 같이 산화물 박막트랜지스터를 적용한 표시장치의 열화 즉, 산화물 박막트랜지스터의 문턱전압 이동에 따른 특성 저하를 개선하기 위해 문턱전압감지부와 문턱전압보상부를 이용하여 보상을 수행한다.According to an exemplary embodiment of the present invention, the threshold voltage detector and the threshold voltage compensator are compensated for to improve the degradation of the display device to which the oxide thin film transistor is applied, that is, the deterioration of characteristics caused by the shift of the threshold voltage of the oxide thin film transistor.

이하, 문턱전압감지부와 문턱전압보상부에 대해 설명한다.Hereinafter, the threshold voltage detection unit and the threshold voltage compensation unit will be described.

도 8은 본 발명의 일 실시예에 따른 문턱전압감지부와 문턱전압보상부의 회로 구성도이고, 도 9는 도 8에 도시된 회로의 구동 파형도이며, 도 10은 도 8에 도시된 감지 트랜지스터를 이용한 문턱전압 감지 원리를 설명하기 위한 도면이고, 도 11은 감지 트랜지스터의 문턱전압 이동을 감지한 시뮬레이션 결과도이며, 도 12는 산화물 박막트랜지스터의 특성 변화에 따른 문턱전압보상 개념을 설명하기 위한 도면이다.8 is a circuit diagram illustrating a threshold voltage detector and a threshold voltage compensator according to an exemplary embodiment of the present invention, FIG. 9 is a driving waveform diagram of the circuit shown in FIG. 8, and FIG. 10 is a sense transistor of FIG. 8. FIG. 11 is a diagram illustrating a threshold voltage detection principle using FIG. 11, and FIG. 11 is a simulation result of detecting a threshold voltage shift of a sensing transistor. to be.

도 8에 도시된 바와 같이, 문턱전압감지부(140A(B))에는 전류입력 트랜지스터(Ti), 다이오드 패스 트랜지스터(Td), 감지 트랜지스터(Ts), 게이트 제어 트랜지스터(Tg), 전류출력 트랜지스터(Tv) 및 방전 트랜지스터(Tr)가 포함된다. 문턱전압감지부(140A(B))에 포함된 트랜지스터들(Ti, Td, Ts, Tg, Tv, Tr)은 산화물 박막트랜지스터로 형성된다.As shown in FIG. 8, the threshold voltage detection unit 140A (B) includes a current input transistor Ti, a diode pass transistor Td, a sense transistor Ts, a gate control transistor Tg, and a current output transistor ( Tv) and discharge transistor Tr. The transistors Ti, Td, Ts, Tg, Tv, and Tr included in the threshold voltage detector 140A (B) are formed of an oxide thin film transistor.

전류입력 트랜지스터(Ti)는 문턱전압보상부(150)의 전류원(Constant Current)으로부터 출력된 일정한 전류가 전류패스를 통해 입력되도록 동작한다. 전류입력 트랜지스터(Ti)는 제2신호라인(Vcon2)에 게이트전극이 연결되고 문턱전압보상부(150)의 전류원(Constant Current)에 드레인 전극이 연결되며 감지 트랜지스터(Ts)의 드레인 전극에 소오스 전극이 연결된다.The current input transistor Ti operates so that a constant current output from the current source of the threshold voltage compensator 150 is input through the current path. In the current input transistor Ti, a gate electrode is connected to the second signal line Vcon2, a drain electrode is connected to a current source of the threshold voltage compensator 150, and a source electrode is connected to the drain electrode of the sensing transistor Ts. This is connected.

다이오드 패스 트랜지스터(Td)는 감지 트랜지스터(Ts)의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성하도록 동작한다. 다이오드 패스 트랜지스터(Td)는 제2신호라인(Vcon2)에 게이트전극이 연결되고 전류입력 트랜지스터(Ti)의 소오스 전극에 드레인 전극이 연결되며 감지 트랜지스터(Ts)의 게이트 전극에 소오스 전극이 연결된다.The diode pass transistor Td operates to connect the drain electrode and the gate electrode of the sense transistor Ts to form a diode connection state. In the diode pass transistor Td, a gate electrode is connected to the second signal line Vcon2, a drain electrode is connected to the source electrode of the current input transistor Ti, and a source electrode is connected to the gate electrode of the sensing transistor Ts.

감지 트랜지스터(Ts)는 전류패스를 통해 입력된 일정한 전류에 대응하여 문턱전압의 이동을 감지한다. 감지 트랜지스터(Ts)는 표시패널(서브 픽셀 및 게이트구동부 중 하나 이상)에 포함된 산화물 박막트랜지스터의 문턱전압 이동 특성을 대변한다. 감지 트랜지스터(Ts)는 게이트 제어 트랜지스터(Tg)의 소오스 전극에 게이트 전극이 연결되고 전류입력 트랜지스터(Ti)의 소오스 전극에 드레인 전극이 연결되며 전류출력 트랜지스터(Tv)의 드레인 전극에 소오스 전극이 연결된다.The sensing transistor Ts senses the movement of the threshold voltage in response to a constant current input through the current path. The sensing transistor Ts represents the threshold voltage shift characteristic of the oxide thin film transistor included in the display panel (one or more of the subpixel and the gate driver). The sensing transistor Ts has a gate electrode connected to the source electrode of the gate control transistor Tg, a drain electrode connected to the source electrode of the current input transistor Ti, and a source electrode connected to the drain electrode of the current output transistor Tv. do.

게이트 제어 트랜지스터(Tg)는 감지 트랜지스터(Ts)의 문턱전압 이동 특성이 표시패널에 포함된 산화물 박막트랜지스터의 문턱전압 이동 특성을 대변하도록 감지 트랜지스터(Ts)의 게이트 전극을 제어한다. 게이트 제어 트랜지스터(Tg)는 제1신호라인(Vcon1)에 게이트전극이 연결되고 게이트라인(Gate Signal)에 드레인 전극이 연결되며 감지 트랜지스터(Ts)의 게이트 전극에 소오스 전극이 연결된다.The gate control transistor Tg controls the gate electrode of the sensing transistor Ts so that the threshold voltage shifting characteristic of the sensing transistor Ts represents the threshold voltage shifting characteristic of the oxide thin film transistor included in the display panel. In the gate control transistor Tg, a gate electrode is connected to the first signal line Vcon1, a drain electrode is connected to a gate signal, and a source electrode is connected to the gate electrode of the sensing transistor Ts.

전류출력 트랜지스터(Tv)는 감지 트랜지스터(Ts)의 소오스 전극을 통해 출력된 일정한 전류에 출력패스가 형성되도록 동작한다. 전류출력 트랜지스터(Tv)는 제2신호라인(Vcon2)에 게이트전극이 연결되고 감지 트랜지스터(Ts)의 소오스 전극에 드레인 전극이 연결되며 저전위전압라인(Vcom / GND)에 소오스 전극이 연결된다. 여기서, 저전위전압라인(Vcom / GND)은 표시패널의 구조에 따라 공통전압(Vcom)이나 그라운드전압(GND)로 선택된다.The current output transistor Tv operates to form an output path at a constant current output through the source electrode of the sense transistor Ts. In the current output transistor Tv, a gate electrode is connected to the second signal line Vcon2, a drain electrode is connected to the source electrode of the sensing transistor Ts, and a source electrode is connected to the low potential voltage line Vcom / GND. Here, the low potential voltage line Vcom / GND is selected as the common voltage Vcom or the ground voltage GND according to the structure of the display panel.

방전 트랜지스터(Tr)는 게이트구동부에 공급되는 게이트스타트신호에 대응하여 감지 트랜지스터(Ts)의 감지전압이 방전되도록 동작한다. 방전 트랜지스터(Tr)는 제+1게이트스타트신호라인(Vst(N+1))에 게이트전극이 연결되고 전류출력 트랜지스터(Tv)의 드레인 전극과 소오스 전극에 드레인 전극과 소오스 전극이 연결된다.The discharge transistor Tr operates to discharge the sense voltage of the sense transistor Ts in response to the gate start signal supplied to the gate driver. In the discharge transistor Tr, a gate electrode is connected to the + 1th gate start signal line Vst (N + 1), and a drain electrode and a source electrode are connected to the drain electrode and the source electrode of the current output transistor Tv.

앞서 설명된 문턱전압감지부(140A(B))는 도 9와 같이 외부로부터 공급된 제1신호라인(Vcon1) 및 제2신호라인(Vcon2)을 통해 공급된 제1제어신호 및 제2제어신호에 대응하여 동작한다. 제1제어신호 및 제2제어신호는 문턱전압보상부로부터 출력되거나 게이트구동부 등을 제어하는 타이밍제어부 등으로부터 출력될 수 있다. 제1제어신호 및 제2제어신호는 로직하이와 로직로우로 교번되도록 상반된 펄스 관계를 갖는다.The threshold voltage detection unit 140A (B) described above includes the first control signal and the second control signal supplied through the first signal line Vcon1 and the second signal line Vcon2 supplied from the outside as shown in FIG. 9. Operate in response to The first control signal and the second control signal may be output from the threshold voltage compensator or from a timing controller for controlling the gate driver. The first control signal and the second control signal have opposite pulse relationships so as to alternate between logic high and logic low.

도 9에서 Vst(N)은 게이트구동부의 제N번째 시프트레지스터를 동작시키기 위한 제n게이트스타트신호이고, Vst(N+1)은 게이트구동부의 제N+1번째 시프트레지스터를 동작시키기 위한 제n+1게이트스타트신호이다. 그리고 Vout Dummy는 게이트구동부의 제N번째 시프트레지스터의 더미출력 신호이고, Reset은 게이트구동부의 제N번째 시프트레지스터를 리셋하는 신호이다. 그리고 Blank Time은 제n게이트스타트신호와 제n+1게이트스타트신호 사이에 존재하는 기간으로 표시패널에 게이트 신호가 비공급되는 블랭크 기간을 의미한다. 여기서, 게이트스타트신호, 제1제어신호 및 제2제어신호는 저전위전압(VSS)과 고전위전압(VDD) 사이에서 로직로우 또는 로직하이 상태로 펄스가 변환된다.In FIG. 9, Vst (N) is the nth gate start signal for operating the Nth shift register of the gate driver, and Vst (N + 1) is the nth for operating Nth + 1th shift register of the gate driver. +1 gate start signal. Vout Dummy is a dummy output signal of the Nth shift register of the gate driver, and Reset is a signal of resetting the Nth shift register of the gate driver. The blank time is a period between the nth gate start signal and the n + 1th gate start signal, and means a blank period during which the gate signal is not supplied to the display panel. Here, the gate start signal, the first control signal and the second control signal are converted into a logic low or logic high state between the low potential voltage VSS and the high potential voltage VDD.

도 9에서 알 수 있듯이, 제N번째 시프트레지스터의 게이트신호가 출력되는 신호 출력 기간 동안 제1신호라인(Vcon1)에는 로직하이 상태의 제1제어신호가 공급된다. 로직하이 상태의 제1제어신호를 공급받은 게이트 제어 트랜지스터(Tg)는 턴온된다. 턴온된 게이트 제어 트랜지스터(Tg)는 게이트신호에 대응하여 감지 트랜지스터(Ts)의 게이트 전극을 턴온한다. 즉, 게이트 제어 트랜지스터(Tg)는 감지 트랜지스터(Ts)의 문턱전압 이동 특성이 표시패널에 포함된 산화물 박막트랜지스터의 문턱전압 이동 특성을 대변하도록 감지 트랜지스터(Ts)의 게이트 전극에 바이어스 온도 스트레스를 형성한다. 이때, 제2신호라인(Vcon2)에는 로직로우 상태의 제2제어신호가 공급된다. 따라서, 게이트신호가 출력되는 신호 출력 기간 동안 전류입력 트랜지스터(Ti), 다이오드 패스 트랜지스터(Td) 및 전류출력 트랜지스터(Tv)는 턴오프된다.As shown in FIG. 9, the first control signal in a logic high state is supplied to the first signal line Vcon1 during a signal output period in which the gate signal of the Nth shift register is output. The gate control transistor Tg supplied with the first control signal in a logic high state is turned on. The turned-on gate control transistor Tg turns on the gate electrode of the sensing transistor Ts in response to the gate signal. That is, the gate control transistor Tg forms a bias temperature stress on the gate electrode of the sensing transistor Ts such that the threshold voltage shifting characteristic of the sensing transistor Ts represents the threshold voltage shifting characteristic of the oxide thin film transistor included in the display panel. do. At this time, the second control signal in a logic low state is supplied to the second signal line Vcon2. Therefore, the current input transistor Ti, the diode pass transistor Td and the current output transistor Tv are turned off during the signal output period during which the gate signal is output.

이후, 제N번째 시프트레지스터의 게이트신호가 미 출력되는 블랭크 기간 동안 제2신호라인(Vcon2)에는 로직하이 상태의 제2제어신호가 공급된다. 로직하이 상태의 제2제어신호를 공급받은 전류입력 트랜지스터(Ti), 다이오드 패스 트랜지스터(Td) 및 전류출력 트랜지스터(Tv)는 턴온된다. 턴온된 전류입력 트랜지스터(Ti)는 문턱전압보상부(150)의 전류원(Constant Current)으로부터 출력된 일정한 전류를 전류패스를 통해 입력한다. 턴온된 다이오드 패스 트랜지스터(Td)는 감지 트랜지스터(Ts)의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성한다. 다이오드 커넥션 상태가 된 감지 트랜지스터(Ts)에는 문턱전압에 대응하는 감지전압(Vsense)이 형성된다. 턴온된 전류출력 트랜지스터(Tv)는 감지 트랜지스터(Ts)의 소오스 전극을 통해 출력된 일정한 전류에 출력패스가 형성되도록 턴온된다. 이때, 제1신호라인(Vcon1)에는 로직로우 상태의 제1제어신호가 공급된다. 따라서, 게이트신호가 미 출력되는 블랭크 기간 동안 게이트 제어 트랜지스터(Tg)는 턴오프된다.Thereafter, the second control signal in a logic high state is supplied to the second signal line Vcon2 during the blank period in which the gate signal of the Nth shift register is not output. The current input transistor Ti, the diode pass transistor Td, and the current output transistor Tv supplied with the second control signal in a logic high state are turned on. The turned-on current input transistor Ti inputs a constant current output from a current source of the threshold voltage compensator 150 through a current path. The turned-on diode pass transistor Td connects the drain electrode and the gate electrode of the sensing transistor Ts to form a diode connection state. A sensing voltage Vsense corresponding to a threshold voltage is formed in the sensing transistor Ts in a diode connection state. The turned-on current output transistor Tv is turned on so that an output path is formed at a constant current output through the source electrode of the sense transistor Ts. At this time, the first control signal in a logic low state is supplied to the first signal line Vcon1. Therefore, the gate control transistor Tg is turned off during the blank period in which the gate signal is not output.

이후, 제N+1번째 시프트레지스터의 제N+1게이트스타트신호라인(Vst(N+1))을 통해 공급된 제N+1게이트스타트신호에 대응하여 방전 트랜지스터(Tr)가 턴온된다. 턴온된 방전 트랜지스터(Tr)는 감지 트랜지스터(Ts)의 문턱전압 감지의 정확도를 높이기 위해 감지 트랜지스터(Ts)의 드레인 전극 및 소오스 전극 양단에 잔존하는 감지전압을 방전시킨다.Thereafter, the discharge transistor Tr is turned on in response to the N + 1th gate start signal supplied through the N + 1th gate start signal line Vst (N + 1) of the N + 1th shift register. The turned-on discharge transistor Tr discharges the sense voltage remaining across the drain electrode and the source electrode of the sense transistor Ts to increase the accuracy of sensing the threshold voltage of the sense transistor Ts.

도 9 및 도 10에서 알 수 있듯이, 다이오드 커넥션 상태가 된 감지 트랜지스터(Ts)(도 10의 a)는 회로적으로 애노드 전극(Anode) 및 캐소드 전극(Cathode)을 갖는 다이오드(도 10의 b)와 같다. 다이오드 커넥션 상태가 된 감지 트랜지스터(Ts)의 애노드 전극(Anode)의 전압변화(Sensing Voltage Variation)는 감지 트랜지스터(Ts)의 문턱전압(Vth_ts) 이동을 나타낸다. 문턱전압 감지 구간(Vth Sensing Time) 동안 감지 트랜지스터(Ts)의 애노드 전극(Anode)의 전압변화(Sensing Voltage Variation) 즉, 감지전압(Vsense)을 감지하면 표시패널에 포함된 산화물 박막트랜지스터의 문턱전압을 보상할 수 있게 된다.As can be seen in FIGS. 9 and 10, the sense transistor Ts (a in FIG. 10), which is in a diode connection state, is a diode (b in FIG. 10) having an anode and a cathode in circuit. Same as Sensing Voltage Variation of the anode of the sensing transistor Ts in the diode connection state indicates the shift of the threshold voltage Vth_ts of the sensing transistor Ts. When the sensing voltage variation of the anode of the sensing transistor Ts, that is, the sensing voltage Vsense, is detected during the Vth sensing time, the threshold voltage of the oxide thin film transistor included in the display panel is detected. To compensate.

문턱전압보상부(150)는 문턱전압 감지 구간(Vth Sensing Time) 동안 감지 트랜지스터(Ts)의 애노드 전극(Anode)의 전압변화(Sensing Voltage Variation) 즉, 감지전압(Vsense)을 감지한다. 따라서, 문턱전압보상부(150)는 감지전압(Vsense)의 변화를 기초로 감지 트랜지스터(Ts)의 문턱전압(Vth_ts)이 네거티브 이동(Vth Nega. Shift)인지 포지티브 이동(Vth Posi. Shift)인지 여부를 판단하고 판단 결과에 따른 보상신호를 생성할 수 있게 된다.The threshold voltage compensator 150 detects a sensing voltage variation, that is, a sensing voltage Vsense of an anode of the sensing transistor Ts during the threshold voltage sensing period Vth sensing time. Accordingly, the threshold voltage compensator 150 determines whether the threshold voltage Vth_ts of the sensing transistor Ts is a negative shift (Vth Nega.Shift) or a positive shift (Vth Posi.Shift) based on the change of the sensing voltage Vsense. It is possible to determine whether to generate a compensation signal according to the determination result.

한편, 실시예에서 감지 트랜지스터(Ts)의 애노드 전극(Anode)에 일정한 전류를 공급하는 이유는 다음과 같다. 일반적으로 박막트랜지스터를 다이오드 커넥션하면 문턱전압의 네거티브 이동을 대변할 수 없다. 따라서, 실시예는 일정한 전류를 공급하고 감지 트랜지스터(Ts)의 애노드 전극(Anode)에 형성된 초기전압을 기준전압으로 설정한다. 그리고 바이어스 온도 스트레스가 인가됨에 따라 감지 트랜지스터(Ts)의 애노드 전극(Anode)에 나타나는 전압변화(Sensing Voltage Variation)와 초기전압의 비교로 감지 트랜지스터(Ts)의 문턱전압(Vth_ts)이 네거티브 이동(Vth Nega. Shift)인지 포지티브 이동(Vth Posi. Shift)인지를 판단한다.Meanwhile, in the embodiment, the reason for supplying a constant current to the anode of the sensing transistor Ts is as follows. In general, the diode connection of the thin film transistor cannot represent the negative shift of the threshold voltage. Therefore, the embodiment supplies a constant current and sets the initial voltage formed at the anode of the sensing transistor Ts as the reference voltage. As the bias temperature stress is applied, the threshold voltage (Vth_ts) of the sensing transistor (Ts) is negatively shifted (Vth) by comparing the voltage variation (Sensing Voltage Variation) appearing on the anode of the sensing transistor (Ts) with the initial voltage. Nega.Shift) or positive shift (Vth Posi.Shift).

실시예와 같이 감지 트랜지스터(Ts)의 애노드 전극(Anode)에 형성된 초기전압과 전압변화(Sensing Voltage Variation)의 비교로 감지 트랜지스터(Ts)의 문턱전압(Vth_ts)의 이동을 판단할 수 있는 근거는 도 11의 시뮬레이션 결과를 참조한다.As in the embodiment, the basis for determining the movement of the threshold voltage Vth_ts of the sensing transistor Ts by comparing the initial voltage formed in the anode of the sensing transistor Ts with the voltage variation (Sensing Voltage Variation) is as follows. Reference is made to the simulation results of FIG. 11.

도 12에 도시된 바와 같이, 산화물 박막트랜지스터는 게이트 전극에 포지티브 바이어스가 스트레스로 작용하면 문턱전압이 초기설정(Initial) 대비 오른쪽으로 이동한다. 이와 반대로, 산화물 박막트랜지스터는 게이트 전극에 네거티브 바이어스가 스트레스로 작용하면 문턱전압이 초기설정(Initial) 대비 왼쪽으로 이동한다.As shown in FIG. 12, when the positive bias acts as a stress on the gate electrode, the threshold voltage is shifted to the right side compared to the initial setting. In contrast, in the oxide thin film transistor, when a negative bias acts as a stress on the gate electrode, the threshold voltage is shifted to the left of the initial setting.

구동전압 관점에서 보면 (A) 전압영역에서 초기설정(Initial)치를 갖는 산화물 박막트랜지스터는 턴오프 특성을 보이는 반면 문턱전압이 네거티브로 이동한 NBTS 산화물 박막트랜지스터는 턴온 특성을 보인다. 또한 (B) 전압영역에서 초기설정(Initial)치를 갖는 산화물 박막트랜지스터는 턴온 특성을 보이는 반면 문턱전압이 포지티브로 이동한 PBTS 산화물 박막트랜지스터는 턴오프 특성을 보인다. 산화물 박막트랜지스터의 문턱전압 이동 현상은 게이트 전극에 인가되는 전압준위 및 시간에 비례하여 열화를 유발한다.From the driving voltage point of view, (A) the oxide thin film transistor having an initial value (Initial) in the voltage range shows a turn-off characteristic, whereas the NBTS oxide thin film transistor having a negatively shifted threshold voltage exhibits a turn-on characteristic. In addition, (B) oxide thin film transistors having initial values in the voltage region exhibit turn-on characteristics, whereas PBTS oxide thin film transistors in which the threshold voltage is positively shifted exhibit turn-off characteristics. The threshold voltage shift phenomenon of the oxide thin film transistor causes deterioration in proportion to the voltage level and time applied to the gate electrode.

이와 같이 산화물 박막트랜지스터는 바이어스 온도 스트레스에 따라 문턱전압이 이동하므로 표시패널에 포함된 소자로 구성되면 오 동작 및 불량 등을 야기하게 된다.As such, since the oxide thin film transistor moves the threshold voltage according to the bias temperature stress, when the oxide thin film transistor is composed of elements included in the display panel, malfunction and defects are caused.

실시예는 산화물 박막트랜지스터의 문턱전압 이동 특성을 대표하는 감지 트랜지스터를 이용하여 표시패널에 포함된 소자와 동일하게 바이어스 온도 스트레스를 인가하고 문턱전압 이동 여부를 판단하고 판단결과에 따른 보상신호를 생성한다.The embodiment applies a bias temperature stress, determines whether the threshold voltage is shifted, and generates a compensation signal according to the determination result using a sensing transistor representing the threshold voltage shift characteristic of the oxide thin film transistor. .

예컨대, 문턱전압감지부(140A(B))의 감지 트랜지스터가 초기설정(Initial)치 대비 NBTS 산화물 박막트랜지스터 특성을 갖는 것으로 감지되면 문턱전압보상부(150)는 게이트 소오스전압(Vgs)을 플러스 방향(+)으로 이동시키는 보상신호를 생성한다. 반면, 문턱전압감지부(140A(B))의 감지 트랜지스터가 초기설정(Initial)치 대비 PBTS 산화물 박막트랜지스터 특성을 갖는 것으로 감지되면 문턱전압보상부(150)는 게이트 소오스전압(Vgs)을 마이너스 방향(+)으로 이동시키는 보상신호를 생성한다.For example, when the sensing transistor of the threshold voltage sensing unit 140A (B) is detected to have an NBTS oxide thin film transistor characteristic compared to an initial value, the threshold voltage compensating unit 150 moves the gate source voltage Vgs in the positive direction. Generate a compensation signal to move to (+). On the other hand, if it is detected that the sensing transistor of the threshold voltage detector 140A (B) has the characteristics of the PBTS oxide thin film transistor compared to the initial value, the threshold voltage compensator 150 moves the gate source voltage Vgs in the negative direction. Generate a compensation signal to move to (+).

한편, 문턱전압감지부(140A(B))의 감지 트랜지스터는 서브 픽셀 및 게이트구동부 중 하나 이상에 포함된 산화물 박막트랜지스터를 대변하도록 형성된다. 그리고 문턱전압보상부(150)는 문턱전압감지부(140A(B))를 통해 감지된 감지전압을 기반으로 보상신호를 생성한다. 따라서, 문턱전압보상부(150)는 게이트구동부에 공급되는 구동전압 예컨대 고전위전압(VDD)을 보상할 수 있는 보상신호를 생성하거나 서브 픽셀에 공급되는 게이트로우전압을 보상할 수 있는 보상신호를 생성할 수 있다.The sensing transistor of the threshold voltage detector 140A (B) is formed to represent an oxide thin film transistor included in at least one of the subpixel and the gate driver. The threshold voltage compensator 150 generates a compensation signal based on the sensed voltage sensed by the threshold voltage detector 140A (B). Accordingly, the threshold voltage compensator 150 generates a compensation signal capable of compensating a driving voltage supplied to the gate driver, for example, a high potential voltage VDD, or generates a compensation signal capable of compensating a gate low voltage supplied to a subpixel. Can be generated.

이하, 실시예가 적용된 시프트레지스터에 대해 설명한다.Hereinafter, the shift register to which the embodiment is applied will be described.

도 13은 문턱전압감지부가 적용된 시프트레지스터의 회로 구성예시도이다.13 is an exemplary circuit diagram of a shift register to which a threshold voltage detection unit is applied.

도 13에 도시된 바와 같이, 시프트레지스터에는 제1트랜지스터(T1), 제3s트랜지스터(T3s), 제3n트랜지스터(T3n), 제4트랜지스터(T4), 제5트랜지스터(T5), 제5q트랜지스터(T5q), 풀업 트랜지스터(T6) 및 풀다운 트랜지스터(T7s)가 포함된다. 그리고 문턱전압감지부에는 제1 및 제2전류입력 트랜지스터(T3i, T7i), 제1 및 제2다이오드 패스 트랜지스터(T3d, T7d), 제1 내지 제6게이트 제어 트랜지스터(Tg1 ~ Tg6), 제1 및 제2전류출력 트랜지스터(T3v, T7v) 및 방전 트랜지스터(Tr)가 포함된다. 문턱전압감지부는 별도의 감지 트랜지스터를 두지 않고 시프트레지스터에 포함된 풀다운 트랜지스터(T7s)를 감지 트랜지스터로 활용하는 것을 예로 한다.As illustrated in FIG. 13, the shift register includes a first transistor T1, a third s transistor T3s, a third n transistor T3n, a fourth transistor T4, a fifth transistor T5, and a fifth q transistor (5th transistor). T5q), pull-up transistor T6 and pull-down transistor T7s. The threshold voltage detector includes first and second current input transistors T3i and T7i, first and second diode pass transistors T3d and T7d, and first through sixth gate control transistors Tg1 through Tg6, and first through second threshold current transistors. And second current output transistors T3v and T7v and discharge transistor Tr. For example, the threshold voltage detector uses a pull-down transistor T7s included in the shift register as a sense transistor without using a separate sense transistor.

도 13에 도시된 시프트레지스터의 구성은 일례에 따른 것이므로 본 발명은 이에 한정되지 않는다. 도 13에 도시된 시프트레지스터에 포함된 트랜지스터들(T1, T3s, T3n, T4, T5, T5q, T6, T7s)과 문턱전압감지부에 포함된 트랜지스터들(Tg1 ~ Tg6, T3i, T7i, T3d, T7d, T3v, T7v, Tr)은 산화물 박막트랜지스터로 형성된다.Since the configuration of the shift register shown in FIG. 13 is an example, the present invention is not limited thereto. The transistors T1, T3s, T3n, T4, T5, T5q, T6, and T7s included in the shift register shown in FIG. 13 and the transistors Tg1 to Tg6, T3i, T7i, T3d, T7d, T3v, T7v, and Tr) are formed of an oxide thin film transistor.

도 13에 도시된 시프트레지스터를 구성하는 트랜지스터들(T1, T3s, T3n, T4, T5, T5q, T6, T7s)에 대해 간략히 설명하면 다음과 같다. The transistors T1, T3s, T3n, T4, T5, T5q, T6, and T7s constituting the shift register shown in FIG. 13 will be briefly described as follows.

제1트랜지스터(T1)는 게이트스타트신호라인(VST)을 통해 공급된 게이트스타트신호에 대응하여 Q노드(Q)를 충전시킨다. 제3n트랜지스터(T3n)는 리셋신호라인(RST)을 통해 공급된 리셋신호에 대응하여 Q노드(Q)를 리셋시킨다. 제3s트랜지스터(T3s)는 QB노드(QB)의 전압에 대응하여 Q노드(Q)를 저전위전압라인(VSS)을 통해 공급되는 저전위전압으로 유지시킨다. 제4트랜지스터(T4)는 제2클럭신호라인(CLKB)을 통해 공급되는 제2클럭신호에 대응하여 QB노드(QB)를 고전위전압라인(VDD)을 통해 공급되는 전압으로 충전시킨다. 제5트랜지스터(T5)는 Q노드(Q)의 전압에 대응하여 QB노드(QB)를 저전위전압라인(VSS)을 통해 공급되는 저전위전압으로 방전시킨다. 제5q트랜지스터(T5q)는 게이트스타트신호라인(VST)을 통해 공급된 게이트스타트신호에 대응하여 QB노드(QB)를 방전시킨다. 풀업 트랜지스터(T6)는 Q노드(Q)의 전압 상태에 따라 클럭신호라인(CLK)을 통해 공급된 클럭신호를 게이트하이전압으로 출력시킨다. 풀다운 트랜지스터(T7s)는 QB노드(QB)의 전압 상태에 따라 저전위전압라인(VSS)을 통해 공급되는 저전위전압을 게이트로우전압으로 출력시킨다.The first transistor T1 charges the Q node Q in response to the gate start signal supplied through the gate start signal line VST. The third n transistor T3n resets the Q node Q in response to the reset signal supplied through the reset signal line RST. The third s transistor T3s maintains the Q node Q at a low potential voltage supplied through the low potential voltage line VSS in response to the voltage of the QB node QB. The fourth transistor T4 charges the QB node QB to the voltage supplied through the high potential voltage line VDD in response to the second clock signal supplied through the second clock signal line CLKB. The fifth transistor T5 discharges the QB node QB to the low potential voltage supplied through the low potential voltage line VSS in response to the voltage of the Q node Q. The fifth q transistor T5q discharges the QB node QB in response to the gate start signal supplied through the gate start signal line VST. The pull-up transistor T6 outputs a clock signal supplied through the clock signal line CLK as a gate high voltage according to the voltage state of the Q node Q. The pull-down transistor T7s outputs the low potential voltage supplied through the low potential voltage line VSS as the gate low voltage according to the voltage state of the QB node QB.

앞서 설명된 시프트레지스터는 게이트스타트신호라인(VST)을 통해 게이트스타트신호가 공급되면 Q노드(Q)가 충전되고 풀업 트랜지스터(T6)가 턴온됨에 따라 게이트하이전압의 게이트신호를 출력한다. 그리고 이후 제2클럭신호라인(CLKB)을 통해 제2클럭신호가 공급되면 QB노드(QB)는 충전되고 풀다운 트랜지스터(T7s)가 턴온됨에 따라 게이트로우전압의 게이트신호를 출력한다.The shift register described above outputs a gate high voltage gate signal as the Q node Q is charged and the pull-up transistor T6 is turned on when the gate start signal is supplied through the gate start signal line VST. Subsequently, when the second clock signal is supplied through the second clock signal line CLKB, the QB node QB is charged and the gate signal of the gate low voltage is output as the pull-down transistor T7s is turned on.

실시예는 시프트레지스터의 풀다운 트랜지스터(T7s) 및 제3s트랜지스터(T3s)에 발생하는 문턱전압 이동 문제를 개선하기 위한 일례로 문턱전압감지부가 적용된 것을 보여준다. 도 13에 도시된 문턱전압감지부에 포함된 트랜지스터들(Tg1 ~ Tg6, T3i, T7i, T3d, T7d, T3v, T7v, Tr)에 대해 간략히 설명하면 다음과 같다. The embodiment shows that the threshold voltage sensing unit is applied as an example to improve the threshold voltage shift problem occurring in the pull-down transistor T7s and the third s transistor T3s of the shift register. The transistors Tg1 to Tg6, T3i, T7i, T3d, T7d, T3v, T7v, and Tr included in the threshold voltage detector illustrated in FIG. 13 will be briefly described as follows.

제1 내지 제6게이트 제어 트랜지스터(Tg1 ~ Tg6)는 제1신호라인(Vcon1)을 통해 공급된 제1제어신호에 대응하여 감지 트랜지스터에 해당하는 풀다운 트랜지스터(T7s) 및 제3s트랜지스터(T3s) 등의 게이트 전극에 바이어스 온도 스트레스가 형성되도록 턴온된다.The first to sixth gate control transistors Tg1 to Tg6 correspond to the first control signal supplied through the first signal line Vcon1, and pull-down transistors T7s and third s transistors T3s corresponding to the sensing transistors. It is turned on so that a bias temperature stress is formed on the gate electrode.

제1 및 제2전류입력 트랜지스터(T3i, T7i)는 제2신호라인(Vcon2)을 통해 공급된 제2제어신호에 대응하여 전류원(Icc, 도 8의 Constant Current를 Icc로 기재함)으로부터 출력된 일정한 전류가 전류패스를 통해 입력되도록 턴온된다. The first and second current input transistors T3i and T7i are output from the current source Icc (described as Icc in FIG. 8) in response to the second control signal supplied through the second signal line Vcon2. A constant current is turned on to input through the current path.

제1 및 제2다이오드 패스 트랜지스터(T3d, T7d)는 제1신호라인(Vcon1)을 통해 공급된 제1제어신호에 대응하여 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)를 다이오드 커넥션 상태로 형성하도록 턴온된다.The first and second diode pass transistors T3d and T7d form the third s transistor T3s and the pull-down transistor T7s in a diode connection state in response to the first control signal supplied through the first signal line Vcon1. Is turned on.

제1 및 제2전류출력 트랜지스터(T3v, T7v)는 제2신호라인(Vcon2)을 통해 공급된 제2제어신호에 대응하여 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)의 소오스 전극을 통해 출력된 일정한 전류에 출력패스가 형성되도록 턴온된다.The first and second current output transistors T3v and T7v are output through source electrodes of the third s transistor T3s and the pull-down transistor T7s in response to the second control signal supplied through the second signal line Vcon2. The output path is turned on to form a constant current.

방전 트랜지스터(Tr)은 후단의 시프트레지스터의 제N+1게이트스타트신호라인(VST(N+1))을 통해 공급된 제N+1게이트스타트신호에 대응하여 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)의 드레인 전극과 소오스 전극 양단에 잔존하는 감지전압을 방전시키도록 턴온된다.The discharge transistor Tr corresponds to the third transistor T3s and the pull-down transistor in response to the N + 1 gate start signal supplied through the N + 1 gate start signal line VST (N + 1) of the rear shift register. It is turned on to discharge the sense voltage remaining across the drain electrode and the source electrode of T7s.

앞서 설명된 시프트레지스터는 게이트하이전압과 게이트로우전압에 해당하는 게이트신호를 출력할 때, Q노드(Q)와 QB노드(QB)는 반대되는 충전 양상을 가진다. 게이트신호의 경우 게이트라인별로 게이트하이전압이 공급된 이후 게이트로우전압이 지속적으로 공급된다. 따라서, 풀업 트랜지스터(T6)는 지속적으로 네거티브 형의 바이어스 온도 스트레스를 받는 반면, 풀다운 트랜지스터(T7s)는 지속적으로 포지티브 형의 바이어스 온도 스트레스를 받게 된다.When the shift register described above outputs a gate signal corresponding to the gate high voltage and the gate low voltage, the Q node Q and the QB node QB have opposite charging patterns. In the case of the gate signal, the gate low voltage is continuously supplied after the gate high voltage is supplied for each gate line. Accordingly, the pull-up transistor T6 is continuously subjected to negative bias temperature stress, while the pull-down transistor T7s is continuously subjected to positive bias temperature stress.

시프트레지스터의 경우 풀다운 트랜지스터(T7s)를 이용하여 거의 1 프레임 기간 동안 게이트로우전압을 유지해야한다. 이로 인하여, 지속적인 포지티브 형의 바이어스 온도 스트레스를 인가받는 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)의 문턱전압은 포지티브 방향으로 이동을 하게 된다.In the case of the shift register, the pull-down transistor T7s is used to maintain the gate low voltage for almost one frame period. As a result, the threshold voltages of the third s transistor T3s and the pull-down transistor T7s subjected to the sustained positive bias temperature stress are shifted in the positive direction.

그러나, 실시예와 같이 구성된 문턱전압감지부(Tg1 ~ Tg6, T3i, T7i, T3d, T7d, T3v, T7v, Tr)를 적용하면 도 8 내지 도 12에서 설명한 바와 같은 형태로 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)의 문턱전압 이동을 감지할 수 있다. 그리고 도 8 내지 도 12에서 설명한 바와 같은 형태로 문턱전압보상부를 이용하여 문턱전압의 이동에 따른 보상을 할 수 있다. 그 예로, 문턱전압보상부는 고전위전압(VDD)을 통해 공급되는 고전위전압을 조절하는 보상신호를 통해 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)의 턴온/턴오프 특성을 보상할 수 있다.However, when the threshold voltage sensing units Tg1 to Tg6, T3i, T7i, T3d, T7d, T3v, T7v, and Tr configured as in the embodiment are applied, the third s transistor T3s has a shape as described with reference to FIGS. And a threshold voltage shift of the pull-down transistor T7s. 8 to 12, the threshold voltage compensation unit may be used to compensate for the shift of the threshold voltage. For example, the threshold voltage compensator may compensate for the turn-on / turn-off characteristics of the third s transistor T3s and the pull-down transistor T7s through a compensation signal for adjusting the high potential voltage supplied through the high potential voltage VDD. .

한편, 도 13의 실시예에서는 게이트구동부를 구성하는 시프트레지스터의 제3s트랜지스터(T3s) 및 풀다운 트랜지스터(T7s)의 문턱전압 이동에 따른 보상만을 설명하였다. 그러나 실시예는 게이트구동부를 구성하는 시프트레지스터의 풀업 트랜지스터(Tup)는 물론 다른 트랜지스터들의 문턱전압 이동에 따른 보상을 수행할 수도 있다. 또한 실시예는 게이트구동부와 별도로 서브 픽셀의 박막트랜지스터의 문턱전압 이동에 따른 보상을 수행할 수도 있다.Meanwhile, in the embodiment of FIG. 13, only compensation according to threshold voltage shifts of the third s transistor T3s and the pull-down transistor T7s of the shift register constituting the gate driver is described. However, the embodiment may compensate for the shift of the threshold voltage of the other transistors as well as the pull-up transistor Tup of the shift register constituting the gate driver. In addition, the embodiment may perform compensation according to the threshold voltage shift of the thin film transistor of the subpixel separately from the gate driver.

이하, 표시패널 상에 문턱전압감지부가 적용된 다양한 예를 설명한다.Hereinafter, various examples of applying the threshold voltage detection unit on the display panel will be described.

도 14 내지 도 16은 표시패널 상에 문턱전압감지부가 적용된 다양한 예를 설명하기 위한 도면이다.14 to 16 illustrate various examples of applying a threshold voltage detector on a display panel.

도 14에 도시된 바와 같이, 표시패널(110)의 표시영역(AA)의 외측인 비표시영역(NA)에는 게이트인패널 방식으로 제1게이트구동부(120A)와 제2게이트구동부(120B)가 구분되어 형성된다. 그리고 제1 및 제2게이트구동부(120A, 120B)의 제1 및 제2측(도면에서 표시영역을 기준으로 좌우측 하단)에는 제1 및 제2문턱전압감지부(140A, 140B)가 구분되어 형성된다.As illustrated in FIG. 14, the first gate driver 120A and the second gate driver 120B are disposed in the non-display area NA outside the display area AA of the display panel 110 in a gate-in-panel manner. It is formed separately. The first and second threshold voltage sensing units 140A and 140B are formed on the first and second sides of the first and second gate driving units 120A and 120B (the lower left and right sides of the display area in the drawing). do.

제1문턱전압감지부(140A)는 제1게이트구동부(120A)의 제1스테이지(STG1)를 구성하는 트랜지스터들의 문턱전압 이동을 감지하도록 형성된다. 그리고 제2문턱전압감지부(140B)는 제2게이트구동부(120B)의 제1스테이지(STG1)를 구성하는 트랜지스터들의 문턱전압 이동을 감지하도록 형성된다.The first threshold voltage detection unit 140A is formed to detect the shift of the threshold voltages of the transistors constituting the first stage STG1 of the first gate driver 120A. In addition, the second threshold voltage detection unit 140B is formed to detect the shift of the threshold voltages of the transistors constituting the first stage STG1 of the second gate driver 120B.

도면에서는 게이트구동부가 좌우 비표시영역(NA)에 구분되어 형성된 것을 일례로 하였다. 그러나 제1게이트구동부(120A)와 제2게이트구동부(120B) 중 하나는 생략될 수도 있다. 그리고 제1 및 제2문턱전압감지부(140A, 140B)가 제1게이트구동부(120A)의 제1스테이지(STG1)와 제2게이트구동부(120B)의 제1스테이지(STG1)를 구성하는 트랜지스터들의 문턱전압 이동을 감지하는 것을 일례로 하였다. 그러나 제1 및 제2문턱전압감지부(140A, 140B)는 제1게이트구동부(120A)의 스테이지들(STG1 ~ STGm) 중 하나 이상과 제2게이트구동부(120B)의 스테이지들(STG1 ~ STGm) 중 하나 이상을 구성하는 트랜지스터들의 문턱전압 이동을 감지하도록 형성될 수도 있다. 이와 더불어, 제1 및 제2문턱전압감지부(140A, 140B)는 서브 픽셀들(SP) 중 하나 이상을 구성하는 트랜지스터들의 문턱전압 이동을 감지하는 회로가 더 포함될 수도 있다.In the drawing, the gate driver is divided into left and right non-display areas NA as an example. However, one of the first gate driver 120A and the second gate driver 120B may be omitted. In addition, the first and second threshold voltage detection units 140A and 140B form the first stage STG1 of the first gate driver 120A and the first stage STG1 of the second gate driver 120B. The sensing of the threshold voltage shift is taken as an example. However, the first and second threshold voltage detection units 140A and 140B may include at least one of the stages STG1 to STGm of the first gate driver 120A and the stages STG1 to STGm of the second gate driver 120B. It may be formed to detect the shift of the threshold voltage of the transistors constituting one or more of the. In addition, the first and second threshold voltage detectors 140A and 140B may further include a circuit for detecting a shift of threshold voltages of transistors constituting at least one of the subpixels SP.

도 15에 도시된 바와 같이, 표시패널(110)의 표시영역(AA)의 외측인 비표시영역(NA)에는 게이트인패널 방식으로 제1게이트구동부(120A)와 제2게이트구동부(120B)가 구분되어 형성된다. 그리고 제1 및 제2게이트구동부(120A, 120B)에는 제1문턱전압감지부(140A1 ~ 140Am) 및 제2문턱전압감지부(140B1 ~ 140Bm)가 각 스테이지(STG1 ~ STGm)별로 구분되어 형성된다.As shown in FIG. 15, the first gate driver 120A and the second gate driver 120B are disposed in the non-display area NA outside the display area AA of the display panel 110 in a gate-in-panel manner. It is formed separately. In addition, the first and second gate drivers 120A and 120B are formed by separating the first and second threshold voltage sensing units 140A1 and 140Am and the second and second threshold voltage sensing units 140B1 and 140Bm for each stage STG1 to STGm. .

제1문턱전압감지부(140A1 ~ 140Am)는 제1게이트구동부(120A)의 각 스테이지(STG1 ~ STGm)를 구성하는 트랜지스터들의 문턱전압 이동을 개별적으로 감지하도록 형성된다. 그리고 제2문턱전압감지부(140B1 ~ 140Bm)는 제2게이트구동부(120B)의 각 스테이지(STG1 ~ STGm)를 구성하는 트랜지스터들의 문턱전압 이동을 개별적으로 감지하도록 형성된다.The first threshold voltage detectors 140A1 to 140Am are formed to individually detect threshold voltage shifts of the transistors constituting each stage STG1 to STGm of the first gate driver 120A. The second threshold voltage detectors 140B1 to 140Bm are formed to individually detect threshold voltage shifts of the transistors constituting the stages STG1 to STGm of the second gate driver 120B.

도면에서는 게이트구동부가 좌우 비표시영역(NA)에 구분되어 형성된 것을 일례로 하였다. 그러나 제1게이트구동부(120A)와 제2게이트구동부(120B) 중 하나는 생략될 수도 있다. 이와 더불어, 제1 및 제2문턱전압감지부(140A1 ~ 140Am, 140B1 ~ 140Bm)는 서브 픽셀들(SP) 중 하나 이상을 구성하는 트랜지스터들의 문턱전압 이동을 감지하는 회로가 더 포함될 수도 있다.In the drawing, the gate driver is divided into left and right non-display areas NA as an example. However, one of the first gate driver 120A and the second gate driver 120B may be omitted. In addition, the first and second threshold voltage detectors 140A1 to 140Am and 140B1 to 140Bm may further include a circuit for detecting a shift of threshold voltages of transistors constituting at least one of the subpixels SP.

도 16에 도시된 바와 같이, 표시패널(110)의 표시영역(AA)의 외측인 비표시영역(NA)에는 게이트인패널 방식으로 제1게이트구동부(120A)와 제2게이트구동부(120B)가 구분되어 형성된다. 그리고 제1 및 제2게이트구동부(120A, 120B)의 제3측(도면에서 표시영역을 기준으로 중앙 상단)에는 제1, 제2 및 제3문턱전압감지부(140A, 140B, 140C)가 구분되어 형성된다.As shown in FIG. 16, the first gate driver 120A and the second gate driver 120B are disposed in the non-display area NA outside the display area AA of the display panel 110 in a gate-in-panel manner. It is formed separately. The first, second, and third threshold voltage detection units 140A, 140B, and 140C are divided on the third side of the first and second gate drivers 120A and 120B (the upper center of the display area in the drawing). It is formed.

제1문턱전압감지부(140A)는 제1게이트구동부(120A)의 스테이지들(STG1 ~ STGm) 중 하나 이상을 구성하는 트랜지스터들의 문턱전압 이동을 감지하도록 형성된다. 그리고 제2문턱전압감지부(140B)는 제2게이트구동부(120B)의 스테이지들(STG1 ~ STGm) 중 하나 이상을 구성하는 트랜지스터들의 문턱전압 이동을 감지하도록 형성된다. 그리고 제3문턱전압감지부(140C)는 표시영역(AA)의 서브 픽셀들(SP) 중 하나 이상을 구성하는 트랜지스터들의 문턱전압 이동을 감지하도록 형성된다. The first threshold voltage detection unit 140A is formed to detect the shift of the threshold voltage of transistors constituting at least one of the stages STG1 to STGm of the first gate driver 120A. In addition, the second threshold voltage detector 140B is configured to detect the shift of the threshold voltage of transistors constituting at least one of the stages STG1 to STGm of the second gate driver 120B. In addition, the third threshold voltage detector 140C is formed to detect the shift of the threshold voltage of transistors constituting at least one of the subpixels SP of the display area AA.

이하, 본 발명의 실시예에 따른 표시장치의 구동방법에 대해 설명한다.Hereinafter, a driving method of a display device according to an exemplary embodiment of the present invention will be described.

도 17은 본 발명의 실시예에 따른 표시장치의 구동방법을 설명하기 위한 흐름도이다.17 is a flowchart illustrating a method of driving a display device according to an exemplary embodiment of the present invention.

본 발명의 실시예는 서브 픽셀 및 게이트구동부 중 하나 이상에 포함된 산화물 박막트랜지스터의 문턱전압을 보상하는 표시장치의 구동방법으로 이는 다음의 도 17에 도시된 바와 같은 흐름을 갖는다. 회로의 상세한 설명 및 동작은 도 8 내지 도 12를 참조한다.An embodiment of the present invention is a method of driving a display device that compensates for a threshold voltage of an oxide thin film transistor included in at least one of a subpixel and a gate driver, which has a flow as shown in FIG. 17. The detailed description and operation of the circuit refer to FIGS. 8 to 12.

표시패널에 게이트 신호가 공급되는 기간 동안 게이트 제어 트랜지스터(Tg)에 로직하이 상태의 제1제어신호를 공급하여 감지 트랜지스터(Ts)의 게이트 전극에 바이어스 온도 스트레스를 형성한다.(S110)During the period in which the gate signal is supplied to the display panel, the first control signal having a logic high state is supplied to the gate control transistor Tg to form a bias temperature stress on the gate electrode of the sensing transistor Ts (S110).

표시패널에 게이트 신호가 비공급되는 블랭크 기간(Blank Time) 동안 로직로우 상태의 제1신호를 공급하여 감지 트랜지스터(Ts)의 게이트 전극에 바이어스 온도 스트레스를 형성하는 단계를 중단한다.(S120)During the blank time in which the gate signal is not supplied to the display panel, the first signal in a logic low state is supplied to stop the bias temperature stress on the gate electrode of the sensing transistor Ts (S120).

표시패널에 게이트 신호가 비공급되는 블랭크 기간(Blank Time) 동안 전류입력 트랜지스터(Ti), 다이오드 패스 트랜지스터(Td) 및 전류출력 트랜지스터(Tv)에 로직하이 상태의 제2제어신호를 공급하여 전류패스를 통해 일정한 전류(Constant Current)를 공급함과 동시에 감지 트랜지스터(Ts)의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성하고 감지 트랜지스터(Ts)의 문턱전압(Vth_ts)의 이동을 감지한다.(S130)The current path is supplied by supplying a second control signal in a logic high state to the current input transistor Ti, the diode pass transistor Td, and the current output transistor Tv during a blank time when the gate signal is not supplied to the display panel. By supplying a constant current through and connecting the drain electrode and the gate electrode of the sense transistor (Ts) to form a diode connection state and detects the movement of the threshold voltage (Vth_ts) of the sense transistor (Ts). S130)

감지 트랜지스터(Ts)의 드레인 전극에 형성된 감지전압(Vsense)의 변화를 기초로 감지 트랜지스터(Ts)의 문턱전압이 네거티브 이동인지 포지티브 이동인지 여부를 판단하고 판단 결과에 따른 보상신호를 공급한다.(S140)On the basis of the change in the sensing voltage Vsense formed at the drain electrode of the sensing transistor Ts, it is determined whether the threshold voltage of the sensing transistor Ts is negative or positive movement, and a compensation signal is supplied according to the determination result. S140)

문턱전압의 이동을 감지하는 단계(S130)과 보상신호를 공급하는 단계(S140) 사이에는 감지 트랜지스터의 감지전압이 방전되도록 방전 트랜지스터에 게이트구동부에 공급되는 게이트스타트신호를 공급한다.(S145)Between the step S130 of detecting the movement of the threshold voltage and the step S140 of supplying the compensation signal, the gate start signal supplied to the gate driver is supplied to the discharge transistor so that the sensing voltage of the sensing transistor is discharged (S145).

보상신호를 공급하는 단계(S140)는 보상신호를 이용하여 게이트구동부에 공급되는 구동전압과 서브 픽셀에 공급되는 게이트로우전압 중 하나 이상을 보상한다.In operation S140, the compensation signal is used to compensate for one or more of the driving voltage supplied to the gate driver and the gate low voltage supplied to the subpixel.

이상 본 발명의 실시예는 바이어스 온도 스트레스(BTIS: Bias Temperature Illumination Stress) 환경에 따른 산화물 박막트랜지스터의 문턱전압 이동을 감지 및 보상할 수 있는 회로를 이용하여 소자의 열화 현상을 방지함과 더불어 표시장치의 구동불량 개선, 표시품질 저하 방지 및 수명을 개선할 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다.The embodiment of the present invention prevents deterioration of the device by using a circuit capable of detecting and compensating a threshold voltage shift of an oxide thin film transistor according to a bias temperature stress (BTIS) environment. There is an effect of providing a display device and a driving method thereof that can improve the driving failure of the display, prevent the display quality from deteriorating and improve the life.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

110: 표시패널 120A, 120B: 게이트구동부
130: 데이터구동부 140A, 140B: 문턱전압감지부
150: 문턱전압보상부 Ti: 전류입력 트랜지스터
Td: 다이오드 패스 트랜지스터 Ts: 감지 트랜지스터
Tg: 게이트 제어 트랜지스터 Tv: 전류출력 트랜지스터
Tr: 방전 트랜지스터
110: display panel 120A, 120B: gate driver
130: data driver 140A, 140B: threshold voltage detection unit
150: threshold voltage compensator Ti: current input transistor
Td: Diode Pass Transistor Ts: Sense Transistor
Tg: gate control transistor Tv: current output transistor
Tr: discharge transistor

Claims (12)

표시영역에 형성된 서브 픽셀을 포함하는 표시패널;
상기 표시패널의 비표시영역에 형성되고 상기 서브 픽셀에 게이트 신호를 공급하는 게이트구동부;
상기 표시패널에 형성된 문턱전압감지부; 및
상기 문턱전압감지부에 일정한 전류를 공급하고 전압의 변화를 기초로 상기 서브 픽셀 및 상기 게이트구동부 중 하나 이상에 포함된 산화물 박막트랜지스터의 문턱전압을 보상하는 문턱전압보상부를 포함하되,
상기 문턱전압감지부는
전류패스를 통해 입력된 상기 일정한 전류에 대응하여 문턱전압의 이동을 감지하는 감지 트랜지스터와,
상기 감지 트랜지스터의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성하는 다이오드 패스 트랜지스터와,
상기 감지 트랜지스터에 바이어스 온도 스트레스를 형성하는 게이트 제어 트랜지스터를 포함하는 표시장치.
A display panel including a subpixel formed in the display area;
A gate driver formed in the non-display area of the display panel and supplying a gate signal to the sub pixel;
A threshold voltage detector formed on the display panel; And
A threshold voltage compensator for supplying a constant current to the threshold voltage detector and compensating a threshold voltage of an oxide thin film transistor included in at least one of the subpixel and the gate driver based on a change in voltage;
The threshold voltage detection unit
A sensing transistor configured to sense a movement of a threshold voltage in response to the constant current input through a current path;
A diode pass transistor connecting the drain electrode and the gate electrode of the sense transistor to form a diode connection state;
And a gate control transistor for forming a bias temperature stress in the sense transistor.
제1항에 있어서,
상기 문턱전압보상부는
상기 감지 트랜지스터가 다이오드 커넥션 상태가 되었을 때 상기 감지 트랜지스터의 드레인 전극에 형성된 감지전압의 변화를 기초로 상기 감지 트랜지스터의 문턱전압이 네거티브 이동인지 포지티브 이동인지 여부를 판단하고 판단 결과에 따른 보상신호를 공급하는 것을 특징으로 하는 표시장치.
The method of claim 1,
The threshold voltage compensation unit
When the sensing transistor is in the diode connection state, it is determined whether the threshold voltage of the sensing transistor is negative or positive based on the change of the sensing voltage formed at the drain electrode of the sensing transistor, and the compensation signal is supplied according to the determination result. Display device characterized in that.
제1항에 있어서,
상기 게이트 제어 트랜지스터는
상기 감지 트랜지스터의 문턱전압 이동 특성이 상기 산화물 박막트랜지스터의 문턱전압 이동 특성을 대변하도록 상기 감지 트랜지스터의 게이트 전극을 턴온 및 턴오프하는 것을 특징으로 하는 표시장치.
The method of claim 1,
The gate control transistor
And turning on and off the gate electrode of the sensing transistor so that the threshold voltage shifting characteristic of the sensing transistor represents the threshold voltage shifting characteristic of the oxide thin film transistor.
제1항에 있어서,
상기 표시패널에 게이트 신호가 비공급되는 블랭크 기간 동안 상기 게이트 제어 트랜지스터는 턴오프되고, 상기 다이오드 패스 트랜지스터는 턴온되는 것을 특징으로 하는 표시장치.
The method of claim 1,
And the gate control transistor is turned off and the diode pass transistor is turned on during a blank period during which a gate signal is not supplied to the display panel.
제1항에 있어서,
상기 문턱전압감지부는
상기 일정한 전류가 상기 전류패스를 통해 입력되도록 턴온되는 전류입력 트랜지스터와,
상기 감지 트랜지스터의 소오스 전극을 통해 출력된 상기 일정한 전류에 출력패스가 형성되도록 턴온되는 전류출력 트랜지스터와,
상기 게이트구동부에 공급되는 게이트스타트신호에 대응하여 상기 감지 트랜지스터의 감지전압이 방전되도록 턴온되는 방전 트랜지스터를 포함하는 표시장치.
The method of claim 1,
The threshold voltage detection unit
A current input transistor turned on to input the constant current through the current path;
A current output transistor turned on to form an output path at the constant current output through the source electrode of the sensing transistor;
And a discharge transistor turned on to discharge the sensed voltage of the sense transistor in response to a gate start signal supplied to the gate driver.
제5항에 있어서,
상기 게이트 제어 트랜지스터는 제1제어신호에 응답하여 턴온되고,
상기 전류입력 트랜지스터, 상기 다이오드 패스 트랜지스터 및 상기 전류출력 트랜지스터는 상기 제1제어신호와 상반된 펄스를 갖는 제2제어신호에 응답하여 턴온되는 것을 특징으로 하는 표시장치.
The method of claim 5,
The gate control transistor is turned on in response to a first control signal,
And the current input transistor, the diode pass transistor, and the current output transistor are turned on in response to a second control signal having a pulse opposite to the first control signal.
제2항에 있어서,
상기 문턱전압보상부는
상기 게이트구동부에 공급되는 구동전압을 보상하는 것을 특징으로 하는 표시장치.
3. The method of claim 2,
The threshold voltage compensation unit
And a compensation for a driving voltage supplied to the gate driver.
제2항에 있어서,
상기 문턱전압보상부는
상기 서브 픽셀에 공급되는 게이트로우전압을 보상하는 것을 특징으로 하는 표시장치.
3. The method of claim 2,
The threshold voltage compensation unit
And a gate low voltage supplied to the sub pixel.
제5항에 있어서,
상기 문턱전압감지부에 포함된 트랜지스터들은
상기 산화물 박막트랜지스터로 형성된 것을 특징으로 하는 표시장치.
The method of claim 5,
Transistors included in the threshold voltage detector
And an oxide thin film transistor.
서브 픽셀 및 게이트구동부 중 하나 이상에 포함된 산화물 박막트랜지스터의 문턱전압을 보상하는 표시장치의 구동방법에 있어서,
표시패널에 게이트 신호가 공급되는 기간 동안 게이트 제어 트랜지스터에 로직하이 상태의 제1제어신호를 공급하여 감지 트랜지스터의 게이트 전극에 바이어스 온도 스트레스를 형성하는 단계;
상기 표시패널에 게이트 신호가 비공급되는 블랭크 기간 동안 로직로우 상태의 제1신호를 공급하여 상기 감지 트랜지스터의 게이트 전극에 형성된 바이어스 온도 스트레스를 중단하는 단계;
상기 표시패널에 게이트 신호가 비공급되는 블랭크 기간 동안 전류입력 트랜지스터, 다이오드 패스 트랜지스터 및 전류출력 트랜지스터에 로직하이 상태의 제2제어신호를 공급하여 전류패스를 통해 일정한 전류를 공급함과 동시에 상기 감지 트랜지스터의 드레인 전극과 게이트 전극을 결선하여 다이오드 커넥션 상태로 형성하고 상기 감지 트랜지스터의 문턱전압의 이동을 감지하는 단계; 및
상기 감지 트랜지스터의 드레인 전극에 형성된 감지전압의 변화를 기초로 상기 감지 트랜지스터의 문턱전압이 네거티브 이동인지 포지티브 이동인지 여부를 판단하고 판단 결과에 따른 보상신호를 공급하는 단계를 포함하는 표시장치의 구동방법.
A driving method of a display device for compensating a threshold voltage of an oxide thin film transistor included in at least one of a subpixel and a gate driver,
Supplying a first control signal in a logic high state to the gate control transistor during a period in which the gate signal is supplied to the display panel, thereby forming a bias temperature stress on the gate electrode of the sensing transistor;
Supplying a first signal in a logic low state to a blank period during which a gate signal is not supplied to the display panel to stop the bias temperature stress formed in the gate electrode of the sensing transistor;
The second control signal in a logic high state is supplied to the current input transistor, the diode pass transistor, and the current output transistor during the blank period in which the gate signal is not supplied to the display panel, thereby supplying a constant current through the current path, and simultaneously Connecting the drain electrode and the gate electrode to form a diode connection state and detecting a shift of the threshold voltage of the sensing transistor; And
Determining whether the threshold voltage of the sense transistor is negative or positive based on the change of the sensed voltage formed on the drain electrode of the sense transistor, and supplying a compensation signal according to the determination result. .
제10항에 있어서,
상기 보상신호를 공급하는 단계는
상기 감지 트랜지스터의 감지전압이 방전되도록 방전 트랜지스터에 상기 게이트구동부에 공급되는 게이트스타트신호를 공급하는 단계를 포함하는 표시장치의 구동방법.
The method of claim 10,
The step of supplying the compensation signal
And supplying a gate start signal supplied to the gate driver to a discharge transistor so that the sense voltage of the sense transistor is discharged.
제10항에 있어서,
상기 보상신호를 공급하는 단계는
상기 보상신호를 이용하여 상기 게이트구동부에 공급되는 구동전압과 상기 서브 픽셀에 공급되는 게이트로우전압 중 하나 이상을 보상하는 것을 특징으로 하는 표시장치의 구동방법.
The method of claim 10,
The step of supplying the compensation signal
And at least one of a driving voltage supplied to the gate driver and a gate low voltage supplied to the subpixel using the compensation signal.
KR1020120072820A 2012-07-04 2012-07-04 Display Device and Driving Method the same KR101947809B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120072820A KR101947809B1 (en) 2012-07-04 2012-07-04 Display Device and Driving Method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120072820A KR101947809B1 (en) 2012-07-04 2012-07-04 Display Device and Driving Method the same

Publications (2)

Publication Number Publication Date
KR20140005483A true KR20140005483A (en) 2014-01-15
KR101947809B1 KR101947809B1 (en) 2019-02-13

Family

ID=50140869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120072820A KR101947809B1 (en) 2012-07-04 2012-07-04 Display Device and Driving Method the same

Country Status (1)

Country Link
KR (1) KR101947809B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037373A (en) * 2014-09-26 2016-04-06 엘지디스플레이 주식회사 Display Device
KR20170051791A (en) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 Display panel and display device using the same
KR20170118436A (en) * 2016-04-15 2017-10-25 엘지디스플레이 주식회사 Display device
KR20190081642A (en) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Display panel and display apparatus using the same
CN113160728A (en) * 2021-02-19 2021-07-23 厦门天马微电子有限公司 Display panel, high-voltage omission detection method for detecting display panel and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858616B1 (en) 2007-04-10 2008-09-17 삼성에스디아이 주식회사 Organic light emitting display and driving method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037373A (en) * 2014-09-26 2016-04-06 엘지디스플레이 주식회사 Display Device
KR20170051791A (en) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 Display panel and display device using the same
KR20170118436A (en) * 2016-04-15 2017-10-25 엘지디스플레이 주식회사 Display device
KR20190081642A (en) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Display panel and display apparatus using the same
CN113160728A (en) * 2021-02-19 2021-07-23 厦门天马微电子有限公司 Display panel, high-voltage omission detection method for detecting display panel and display device
CN113160728B (en) * 2021-02-19 2024-02-20 厦门天马微电子有限公司 Display panel, high-voltage omission detection method for detecting display panel and display device

Also Published As

Publication number Publication date
KR101947809B1 (en) 2019-02-13

Similar Documents

Publication Publication Date Title
US9983755B2 (en) Pixel circuit, driving methods thereof, organic light emitting diode display panel, and display device
US9880654B2 (en) Touch display drive circuit, touch display drive method and display device
EP2854124B1 (en) Organic light emitting display device
US9786723B2 (en) Pixel circuit, driving method thereof and display apparatus
US8917224B2 (en) Pixel unit circuit and OLED display apparatus
KR102555827B1 (en) Touch-Type Display Device
US9318540B2 (en) Light emitting diode pixel unit circuit and display panel
US10782810B2 (en) Gate driving circuit and display device comprising the same
US9208725B2 (en) Displays with pixel circuits capable of compensating for transistor threshold voltage drift
WO2016206251A1 (en) In-cell touch display panel, driving method therefor, and display device
US9645662B2 (en) Pixel circuit, display panel and display apparatus
KR102343894B1 (en) Display device
US20160274692A1 (en) Pixel circuit, method for driving the same, organic light-emitting diode display panel, and display device
US20070132673A1 (en) Display device
US11636789B2 (en) Pixel unit, array substrate, display panel, display apparatus, and detection method of pixel circuit
KR20170136050A (en) Display and gate driving circuit thereof
KR20150106372A (en) Display device and method of drving the same
JP4781009B2 (en) Display device and electronic device
US9589528B2 (en) Display device
KR20180003701A (en) Display Device Having Touch Sensor
US20160225313A1 (en) Light emitting diode pixel unit circuit and display panel
US10339886B2 (en) Display panel having gate driving circuit and method of monitoring characteristics of gate driving circuit
KR101947809B1 (en) Display Device and Driving Method the same
US20150378470A1 (en) Pixel circuit, display panel and display apparatus
KR20200071603A (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant