KR20140001602A - Vertically stacked reram device and manufacturing of the same - Google Patents
Vertically stacked reram device and manufacturing of the same Download PDFInfo
- Publication number
- KR20140001602A KR20140001602A KR1020120069610A KR20120069610A KR20140001602A KR 20140001602 A KR20140001602 A KR 20140001602A KR 1020120069610 A KR1020120069610 A KR 1020120069610A KR 20120069610 A KR20120069610 A KR 20120069610A KR 20140001602 A KR20140001602 A KR 20140001602A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resistance change
- vertical
- electrode
- change material
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims abstract description 67
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 230000015654 memory Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 157
- 239000011229 interlayer Substances 0.000 claims description 22
- 239000002346 layers by function Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 23
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- -1 for example Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 수직형 저항 변화 메모리(ReRAM: Resistance change RAM) 소자 및 그 제조방법에 관한 것으로, 더욱 자세하게는 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 저항변화 물질층과 수평 전극 사이에 원자층 증착법(ALD: Atomic Layer Deposition)을 이용해 박막층을 형성하여, 상기 박막층에 형성된 미세한 틈을 통해 저항변화 물질층과 수평 전극 사이에 접촉이 일어나도록 함으로써, 저항변화 물질층과 전극 사이의 접촉 면적을 최소화 할 수 있는 수직형 저항 변화 메모리 소자 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical resistance change RAM (ReRAM) device and a method of manufacturing the same. More particularly, the present invention relates to a plurality of horizontal electrodes stacked in a horizontal direction and stacked with an insulating layer interposed therebetween. In the vertical resistance change memory in which a resistance change material layer is formed at an intersection point of a vertical electrode, a thin film layer is formed between the resistance change material layer and the horizontal electrode by atomic layer deposition (ALD) to form a thin film formed on the thin film layer. The present invention relates to a vertical resistance change memory device capable of minimizing a contact area between a resistance change material layer and an electrode by causing a contact between the resistance change material layer and a horizontal electrode through a gap.
정보화 산업시대의 발달과 함께 전자 산업, 특히 그 중에서도 PC 산업과 통신 산업의 발달로 모바일(Mobile) 기기들이 발전하게 되었다. 즉 PC 산업과 통신 산업이 팽창되면서 기존의 기술 개발 속도를 능가하는 급속한 고기능화와 다기능화가 요구되고 있다. 전통적인 관점에서 보면 반도체 소자는 고성능화 다기능화를 위해서 주어진 면적 내에 다양한 회로를 구성하는 방법이 주된 발전의 방향이 되어 왔다. 이를 위해서 제조 공정 기술의 미세화가 가장 중점적으로 추진되어 왔으며, 지금까지는 무어의 법칙을 만족시키면서 지속되어 왔다. 특히 최근 각광받고 있는 비휘발성 메모리인 플레시(FLASH) 메모리 소자의 경우 스케일링(Scaling)의 어려움이 있어서, 차세대 테라비트급 비휘발성 메모리를 개발하기 위해서는 새로운 반도체 소자용 특성 물질에 기반을 둔 메모리 소자의 개발이 시급한 실정이다.With the development of the information technology industry, mobile devices have developed due to the development of electronics industry, especially PC industry and communication industry. That is, as the PC industry and the telecommunication industry are expanding, it is required to have a high function and a versatility that exceed the speed of existing technology development. From a traditional point of view, semiconductor devices have become the main development direction for various circuits within a given area for high performance and multifunctionality. To this end, miniaturization of manufacturing process technology has been the most emphasized and has been continued until Moore's Law has been satisfied so far. In particular, in the case of FLASH memory devices, which are currently in the spotlight, it is difficult to scale them. In order to develop next-generation terabit-level nonvolatile memories, development of memory devices based on new material characteristics for semiconductor devices This is urgent.
이러한 측면에서, 저항 변화 메모리(ReRAM)는 간단한 공정과 우수한 온/오프(On/Off) 특성으로 인해서 가장 유망한 차세대 비휘발성 메모리 소자로 부상하게 되었다. 저항 변화 메모리에 대한 연구는 아직 기술 개발의 초기 단계로 세계적인 수준의 기술과 우리나라의 기술 격차가 그다지 크지 않은 상태이므로 진입 장벽이 낮은 편이어서 핵심기술을 확보하기 위한 연구가 활발하게 진행되고 있다.In this respect, resistance memory (ReRAM) has emerged as the most promising next generation non-volatile memory device due to its simple process and excellent on / off characteristics. Research on resistance change memory is still in the early stage of technology development. Since the world-class technology and Korea's technology gap are not so large, the barriers to entry are low, and studies are being actively carried out to secure core technologies.
저항 변화 메모리는 일반적으로, 금속 산화물을 이용하여 금속/금속 산화물/금속(MIM)의 구조를 갖고 있으며, 적당한 전기적 신호를 금속 산화물에 인가하면 금속 산화물의 저항이 큰 상태(High Resistance State, HRS 또는 OFF state)에서 저항이 작은 상태(Low Resistance State, LRS 또는 ON state), 또는 그 반대의 상태로 바뀌게 되어 메모리 소자로서의 특성이 나타나게 된다. ON/OFF 스위칭 메모리 특성을 구현하는 전기적 방식에 따라 전류 제어 부성 미분 저항(Current Controlled Negative Differential Resistance, CCNR) 또는 전압 제어 부성 미분 저항(Voltage Controlled Negative Differential Resistance, VCNR)으로 분류될 수 있으며, VCNR의 경우 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변화하는 특징을 보이는데 이때 나타나는 큰 저항 차이를 이용하여 메모리 특성을 구현할 수 있다.The resistance change memory generally has a metal / metal oxide / metal (MIM) structure using a metal oxide, and when a suitable electrical signal is applied to the metal oxide, the metal oxide has a high resistance state (High Resistance State, OFF state, the resistance is changed to a low resistance state (LRS or ON state), or vice versa. It can be classified as Current Controlled Negative Differential Resistance (CCNR) or Voltage Controlled Negative Differential Resistance (VCNR) according to the electrical method that implements ON / OFF switching memory characteristics. In this case, as the voltage increases, the current changes from a large state to a small state. The memory characteristic can be realized by using the large resistance difference.
인가되는 전압에 따라 저항 상태가 바뀌게 되는 금속 산화물의 스위칭 특성에 대하여 많은 연구가 오랫동안 진행되어 왔으며 그 결과 크게 2가지 스위칭 모델이 제시되었다.Many researches have been conducted on the switching characteristics of metal oxides whose resistance state changes according to the applied voltage. As a result, two switching models have been proposed.
첫째는 금속 산화물 내부에 어떤 구조적인 변화가 야기되어 본래의 금속 산화물과 저항 상태가 다른 전도성이 큰 통로(path)가 형성되는데, 이것이 전도성 필라멘트(conducting filament) 모델이다. 이 모델에 따르면 전기적 스트레스 (일반적으로 forming process라고 함)에 의해 박막 내부로 전극 금속 물질이 확산 또는 주입되거나 박막 내 결함 구조의 재배열에 의해 전도성이 매우 높은 전도성 필라멘트가 형성된다는 것이다. 이 전도성 필라멘트는 국부적 영역에서의 줄 히팅(joule heating)에 의해 전도성 필라멘트의 파괴가 발생하며 박막 내 온도, 박막 외부 온도, 인가된 전기장, 공간 전하(space charge) 현상 등과 같은 요인에 의해 전도성 필라멘트가 재형성되는 현상이 반복적으로 발생함에 따라 스위칭 특성이 나타난다는 것이다.First, some structural change is caused in the metal oxide to form a conductive path having a resistance state different from that of the original metal oxide, which is a conducting filament model. According to this model, the electrode metal material is diffused or injected into the thin film by electrical stress (commonly referred to as a forming process), or a conductive filament having a very high conductivity is formed by rearrangement of the defect structure in the thin film. These conductive filaments break down the conductive filament due to joule heating in the local region, and the conductive filament is broken due to factors such as the temperature inside the film, the external temperature of the film, the applied electric field, and the space charge phenomenon And the switching characteristic appears as the phenomenon of repetition occurs repeatedly.
둘째는 금속 산화물 내부에 존재하는 많은 트랩(trap)들에 의한 스위칭 모델이다. 일반적으로 금속 산화물에는 금속 입자나 산소 입자와 관련된 많은 트랩이 존재하게 되며 이 트랩에 전하가 충전 및 방전(charging or discharging)되면 전극과 박막 계면에서 밴드 벤딩(band bending)이 발생하거나 공간 전하에 의해 내부 전기장의 변화를 일으키게 되어 스위칭 특성이 나타난다고 한다.The second is a switching model with many traps in the metal oxide. In general, metal oxides have many traps related to metal particles or oxygen particles. When charges are charged or discharged to the trap, band bending occurs at the electrode and the thin film interface, or space charges And changes the internal electric field, resulting in switching characteristics.
이러한 메커니즘들을 통해 저항 변화 메모리(ReRAM) 소자는 기존의 플래시 메모리보다 매우 빠른 동작 속도 (수십 nsec)를 나타내며 DRAM과 같이 낮은 전압 (2~5 V 이하)에서도 동작이 가능하다. 또한 SRAM과 같은 빠른 읽기-쓰기가 가능하고, 메모리 소자가 간단한 구조를 가지기 때문에 공정상 발생할 수 있는 결함을 감소시킬 수 있을 뿐 아니라 동시에 공정비용을 줄일 수 있어 값싼 메모리 소자 제작이 가능하다는 장점이 있다. 더구나 우주복사선이나 전자파 등에 영향을 받지 않아 우주공간에서도 제 기능을 발휘할 수 있으며 1010회 이상의 쓰기와 지우기를 반복하여도 메모리 성능에 저하가 없다.Through these mechanisms, the resistance memory (ReRAM) device exhibits a much faster operation speed (several tens of nanoseconds) than a conventional flash memory and can operate at a low voltage (2 to 5 V or less) like a DRAM. In addition, since it is possible to perform fast read-write such as SRAM and the memory device has a simple structure, it is possible to reduce the defects that may occur in the process, and at the same time, it is possible to reduce the process cost, . Moreover, it is not affected by cosmic radiation or electromagnetic waves, so it can perform its function even in space, and memory performance is not deteriorated even if 10 or more times of writing and erasing are repeated.
이러한 장점으로 인해 저장 매체가 필요한 모든 기기에 적용이 가능하며 특히, 내장형 집적회로(embedded IC)와 같이 시스템 온 어 칩(system-on-a chip;SoC)화 되어가는 메모리 소자의 용도에 적합한 특성을 가지고 있다.These advantages can be applied to all devices requiring a storage medium. Especially, it is suitable for the use of a memory device which becomes a system-on-a-chip (SoC) like an embedded IC Lt; / RTI >
이와 같은 장점에도 불구하고 아직까지 저항변화 메모리는 정확한 스위칭 메커니즘이 알려져 있지 않아 재현성에 상당한 약점을 지니고 있으며, 이 밖에도 각 소자 간 동작 전압, 전류, 내구력 등 약간의 편차가 존재한다. 따라서 저항 변화 메모리(ReRAM)가 실제 제품화하기 위해서는 위에서 언급한 문제들을 해결하기 위한 신재료 개발, 스위칭 메카니즘 규명, 공정개발, 공정 장비, 회로 설계 등에 있어서 종합적인 연구개발이 필요한 상황이다.Despite these advantages, resistance change memories still have a weak point in reproducibility because accurate switching mechanism is not known. In addition, there are slight variations in operating voltage, current, and durability between devices. Therefore, in order to actualize the resistance change memory (ReRAM) as a practical product, comprehensive research and development is required in developing new materials, identifying switching mechanisms, developing process, processing equipment, and circuit design.
한편, 최근에는 저항 변화 메모리(ReRAM) 소자의 집적도를 향상시키기 위해 수평 방향으로 연장되는 복수의 수평 전극과 수직방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되고, 상기 크로스 포인트에 저항변화 물질층을 형성한 메모리 소자가 제안되었다.Recently, a plurality of horizontal electrodes extending in the horizontal direction and a plurality of vertical electrodes extending in the vertical direction are arranged in a cross-point structure in order to improve the integration degree of the resistance change memory (ReRAM) A memory element has been proposed in which a material layer is formed.
일본 공개특허공보2011-129639호에 제안된 저항변화 메모리 소자는 수평 방향으로 연장되는 복수의 수평 전극과 수직 방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되는 저항 변화 메모리 소자로, 각 전극의 대향 영역에 정류 절연막, 도전층 및 저항 가변막이 설치되고, 정류 절연막은 수평 전극 및 수직 전극의 일측면에 접하여 설치되고, 저항 가변막은 수평 전극 및 수직 전극의 다른 방향의 측면에 접하여 설치되며, 도전층은 정류 절연막과 저항 가변막 사이에 설치되고, 수평 전극 방향 또는 수직 전극 방향의 단면에 있어서 인접하는 전극 간의 영역에서 분단되어 있다. 이와 같은 종래 기술은 수직형 전극과 수평 전극의 크로스 포인트에 저항 변화 메모리 셀을 형성하여 집적도를 향상시킬 수는 있다.The resistance change memory device proposed in Japanese Patent Laid-Open Publication No. 2011-129639 is a resistance change memory device in which a plurality of horizontal electrodes extending in the horizontal direction and a plurality of vertical electrodes extending in the vertical direction are arranged in a cross point structure, And a resistance variable film is provided in contact with one side of the horizontal electrode and the vertical electrode, the resistance variable film is provided in contact with the side surface in the other direction of the horizontal electrode and the vertical electrode, The conductive layer is provided between the rectifying insulating film and the resistance variable film and is divided in the region between the adjacent electrodes in the horizontal electrode direction or the vertical electrode direction cross section. Such a conventional technique can improve the degree of integration by forming a resistance change memory cell at the cross point of the vertical electrode and the horizontal electrode.
한편, 일반적으로 저항변화 메모리는 하부전극과 상부전극 사이에 인가되는 전압에 따라 저항변화 물질층 내에 전류 경로가 형성되거나, 형성된 전류 경로가 사라진다. 통상 전류 경로는 입자 경계(grain boundary)를 따라 발생된다. 그런데, 전류 경로 서로 다른 인가 전압에서 형성되므로 저항변화 물질층의 저항 변화를 일으키는 전압의 분포는 넓어진다. 즉, 저항변화 메모리는 명확히 두 개의 서로 다른 저항 상태를 갖지만, 두 저항 상태가 변화하기 시작하는 전압의 범위가 과도하게 넓다. 이와 같이, 저항 변화를 일으키는 전압의 분포가 넓은 경우, 저항변화 물질층의 저항 변화를 제한된 전압 범위에서 재현하기 어렵다. 이것은 동일한 인가 전압에서 저항변화 물질층이 동일한 저항 상태를 갖고 있어야 하는데, 실제는 그렇지 않을 수 있음을 의미한다.In general, in the resistance change memory, a current path is formed in the resistance change material layer or a current path disappears according to a voltage applied between the lower electrode and the upper electrode. Current paths typically occur along grain boundaries. However, since the current paths are formed at different applied voltages, the voltage distribution causing the resistance change of the resistance change material layer is widened. In other words, the resistance change memory clearly has two different resistance states, but the voltage range at which the two resistance states begin to change is excessively wide. As described above, when the voltage distribution causing the resistance change is wide, it is difficult to reproduce the resistance change of the resistance change material layer in a limited voltage range. This means that at the same applied voltage the resistive change material layer should have the same resistance state, which in practice may not.
이와 같은 문제점을 해결하기 위해서는 메모리 스위칭에 관여하는 저항변화 물질층과 전극 사이의 접촉 면적을 가능한한 작게 만들 필요가 있다.
In order to solve this problem, it is necessary to make the contact area between the electrode of the resistance change material and the electrode involved in the memory switching as small as possible.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 저항변화 물질층과 수평 전극 사이에 원자층 증착법(ALD: Atomic Layer Deposition)을 이용해 박막층을 형성하여, 상기 박막층에 형성된 미세한 틈을 통해 저항변화 물질층과 수평 전극 사이에 접촉이 일어나도록 함으로써, 저항변화 물질층과 전극 사이의 접촉 면적을 최소화 할 수 있는 수직형 저항 변화 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.Therefore, the present invention has been proposed to solve the above problems of the prior art, the resistance change in the intersection of the plurality of horizontal electrodes extending in the horizontal direction and stacked with the insulating layer interposed and the vertical electrodes extending in the vertical direction meet In the vertical resistance change memory in which the material layer is formed, a thin film layer is formed between the resistive change material layer and the horizontal electrode by atomic layer deposition (ALD), and the resistive change material layer is formed through minute gaps formed in the thin film layer. It is an object of the present invention to provide a vertical resistance change memory device capable of minimizing a contact area between a resistance change material layer and an electrode by causing contact between horizontal electrodes, and a method of manufacturing the same.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention which are not mentioned can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be readily apparent that the objects and advantages of the invention may be realized and attained by means of the instrumentalities and combinations particularly pointed out in the appended claims.
상기 목적을 달성하기 위한 본 발명에 따른 저항변화 메모리 소자는, 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극; 상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연층; 상기 적층된 복수의 수평 전극들과 층간 절연층들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극; 상기 수직 전극의 측벽을 따라 길이 방향으로 연장되게 형성되어 인가되는 전압에 따라 저항치가 가변되는 저항변화 물질층; 및 상기 저항변화 물질층과 상기 수평 전극들 사이에 미세한 틈을 갖도록 형성되어, 상기 미세한 틈을 통해 상기 저항변화 물질층과 상기 수평 전극이 접촉되록 하는 박막층을 포함한다.According to an aspect of the present invention, there is provided a resistance change memory device including: a plurality of horizontal electrodes stacked at a predetermined interval and extending in a horizontal direction; An interlayer insulating layer formed between the plurality of horizontal electrodes; A plurality of vertical electrodes penetrating the stacked horizontal electrodes and the interlayer insulating layers in a vertical direction and having an intersection with the horizontal electrodes; A resistance change material layer formed to extend in a longitudinal direction along the sidewall of the vertical electrode and varying a resistance value according to an applied voltage; And a thin film layer formed to have a minute gap between the resistance change material layer and the horizontal electrodes, such that the resistance change material layer and the horizontal electrode are contacted through the minute gap.
또한 상기 목적을 달성하기 위한 본 발명에 따른 저항변화 메모리 소자의 제조방법은, 수직형 저항 변화 메모리 소자의 제조 방법에 있어서, (a) 기판 상에 층간 절연층과 도전층을 교대로 적층하는 단계; (b) 상기 층간 절연층과 상기 도전층을 수직 방향으로 관통하면서 서로 일정 간격 이격되는 복수의 제1 개구부를 형성하여 수평 전극을 형성하는 단계; (c) 상기 제1 개구부 내벽에 미세한 틈을 갖는 박막층을 형성하는 단계; (d) 박막층 상에 저항변화 물질층을 형성하는 단계; 및 (f) 상기 제1 개구부를 채우도록 상기 저항변화 물질층 상에 도전층을 매립하여 수직 전극을 형성하는 단계를 포함한다.
In addition, the method of manufacturing a resistance change memory device according to the present invention for achieving the above object, in the method of manufacturing a vertical resistance change memory device, (a) alternately laminating an interlayer insulating layer and a conductive layer on a substrate; ; (b) forming a horizontal electrode by forming a plurality of first openings spaced apart from each other by passing through the interlayer insulating layer and the conductive layer in a vertical direction; (c) forming a thin film layer having a minute gap in the inner wall of the first opening; (d) forming a layer of resistance change material on the thin film layer; And (f) embedding a conductive layer on the resistance change material layer to fill the first opening to form a vertical electrode.
상기와 같은 본 발명은, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 저항변화 물질층과 수평 전극 사이에 형성된 박막층의 미세한 틈을 통해 저항변화 물질층과 수평 전극 사이에 접촉이 일어나도록 함으로써, 저항변화 물질층과 전극 사이의 접촉 면적을 최소화 할 수 있어 저항변화 메모리의 안정적인 동작이 가능한 효과가 있다.
As described above, the present invention provides a resistance in a vertical resistance change memory in which a resistance change material layer is formed at an intersection point of a plurality of horizontal electrodes stacked in a horizontal direction and stacked with an insulating layer interposed therebetween and vertical electrodes extending in a vertical direction. The contact between the resistance change material layer and the horizontal electrode occurs through the minute gap of the thin film layer formed between the change material layer and the horizontal electrode, so that the contact area between the resistance change material layer and the electrode can be minimized. The operation is possible.
도 1은 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 단면도.
도 2는 본 발명의 실시예에 따른 도 1의 A부분의 확대 단면도.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.1 is a cross-sectional view of a vertical resistance change memory device according to an embodiment of the present invention.
2 is an enlarged cross-sectional view of portion A of FIG. 1 in accordance with an embodiment of the present invention.
3A to 3G are cross-sectional views illustrating a method of manufacturing a vertical resistance change memory device according to an exemplary embodiment of the present invention.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, It can be easily carried out. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 단면도를 나타내고, 도 2는 본 발명의 실시예에 따른 도1의 A 부분의 확대 단면도를 나타낸다.1 is a cross-sectional view of a vertical resistance change memory device according to an exemplary embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1 according to an exemplary embodiment of the present invention.
도 1을 참조하면, 기판(100) 상에 층간 절연층(102a 내지 102e)들과 수평 전극(104a 내지 104d)들이 교대로 적층되고, 상기 층간 절연층(102a 내지 102e)들과 수평 전극(104a 내지 104d)들을 수직으로 관통하도록 복수의 수직 전극(106)들이 형성된다. 여기서 수평 전극(104a 내지 104d)들 및 수직 전극(106)들은 금속 도전체로, 예를 들어, Pt, Ti, TiN, TaN, W일 수 있다. 그리고 상기 층간 절연층(102)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막으로 형성될 수 있다.Referring to FIG. 1, interlayer
박막층(105)은 수직 전극(106)이 형성되는 개구부의 내벽을 따라 상기 층간 절연층(102a 내지 102e) 및 수평 전극(104a 내지 104d)들과 접하도록 컵 형상으로 형성된다. 상기 박막층(105)은 원자층 증착법(ALD)을 이용해 형성된 5 monolayer 이하의 절연층으로, 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막으로 형성될 수 있다. 이에 따라 상기 박막층(105)은 도 2에 도시된 B와 같이 미세한 틈을 가지게 된다.The
상기 박막층(105) 상에는 저항변화 물질층(107)이 형성되는데, 상기 저항변화 물질층(107)은 박막층(105)과 같이 컵 형태로 형성된다. 상기 저항 변화 물질층(107)은 인가되는 전압에 따라 저저항 상태와 고저항 상태를 반복적으로 변화할 수 있는 물질로, 전이금속 산화물, 상변화 물질, 페로브스카이트 물질 등이 있을 수 있다. 본 발명의 실시예에서는 바람직하게 낮은 스위칭 전압으로 동작하는 산소 이온 이동형 또는 금속 이온 이동형이 바람직하다.A resistance
상기 저항변화 물질층(107) 상에는 도전층(108)이 컵 형태로 형성된다. 상기 도전층(108)은 도전성을 갖는 재료로, 금속, 실리사이드, 산화물, 질화물, 또는 불순물이 도핑된 실리콘 등일 수 있으며, 본 발명의 실시예에서는 바람직하게 금속 물질을 도전층으로 사용한다.The
상기 도전층(108) 상에는 선택소자 기능층(109)이 컵 형태로 형성된다. 상기 선택소자 기능층(109)은 공급되는 전압의 크기나 극성에 따라 통과 전류량을 제어하는 절연 재료로 이루어지면, 예를 들어, 실리콘 질화막이나 알루미나 등의 고유전체 절연막일 수 있다. 또한 선택소자 기능층(109)은 유전율차가 큰 절연막 재료를 복층으로 적층하는 경우 보다 큰 효과를 얻을 수 있다.The selection element
수직 전극(106)은 선택소자 기능층(109)과 접하면서 개구부를 도전물질로 채워 형성된다. 복수의 수직 전극(106)들은 그 상부에 형성된 비트 라인(110)을 통해 서로 전기적으로 연결된다.The
도 2를 참조하면, 수평 전극(104c)과 수직 전극(106) 사이에 저항변화 물질층(107)이 형성되는데, 저항변화 물질층(107)과 수평 전극(104c) 사이에는 5 monolayer 이하의 원자층 증착법(ALD)에 의해 형성된 박막층(105)이 형성된다. 이에 따라 상기 박막층(105)은 B와 같은 미세한 틈이 형성되게 되고, 상기 형성된 틈을 통해 저항변화 물질층(107)이 수평 전극(104c)과 접촉하게 된다. 이에 따라 저항변화 물질층(107)과 수평 전극(104c)의 접촉 면적은 최소가 된다.Referring to FIG. 2, a resistive
상기 저항변화 물질층(107)과 수직 전극(106) 사이에는 도전층(108)과 선택소자 기능층(109)이 형성된다. 이는 1D1R 구조를 의미한다. 하지만, 선택소자가 필요없는 저항변화 메모리의 경우 상기 도전층(108)과 선택소자 기능층(109)은 생략될 수 있다. 이 경우에는 저항변화 물질층(107)은 바로 수직 전극(106)에 접하게 된다.A
도 3a 내지 도 3g는 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.3A to 3G are cross-sectional views illustrating a method of manufacturing a vertical resistance change memory device according to an exemplary embodiment of the present invention.
본 발명에 따른 수직형 저항 변화 메모리 소자를 제조하기 위해 먼저, 도 2a에 도시되 바와 같이 기판(100) 상에 층간 절연층(102) 및 도전층(104)을 수직 방향으로 반복하여 적층한다. 상기 층간 절연층(102) 및 도전층(104)들은 화학기상 증착 공정을 통해 형성될 수 있다. 상기 도전층(104)들은 Pt, Ti, TiN, TaN, W일 수 있다. 그리고 상기 층간 절연층(102)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막일 수 있다.In order to manufacture a vertical resistance change memory device according to the present invention, as shown in FIG. 2A, an
도 3b를 참조하면, 최상부에 위치하는 층간 절연층(102e) 상에 제1 포토레지스트 패턴(도시되지 않음)을 형성하고, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막(102a 내지 102e)들 및 도전층(104a 내지 104d)들을 순차적으로 식각함으로써 제1 개구부(112)들을 형성한다. 이때, 상기 제1 개구부(112)의 저면에는 상기 기판(100) 표면이 노출되도록 한다. 이에 따라 수평 전극(104)과 층간 절연층(102)이 형성된다.Referring to FIG. 3B, a first photoresist pattern (not shown) is formed on the
도 3c를 참조하면, 상기 최상부에 위치하는 층간 절연층(102e) 상 및 제1 개구부(112)들의 내벽을 따라 박막층(105)을 형성한다. 상기 박막층(105)은 원자층 증착법(ALD)을 이용해 형성된 5 monolayer 이하의 절연층으로, 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막으로 형성될 수 있다. 이에 따라 상기 박막층(105)은 미세한 틈을 가지게 된다.Referring to FIG. 3C, a
도 3d를 참조하면, 상기 박막층(105) 상에는 저항변화 물질층(107)이 형성된다. 상기 저항 변화 물질층(107)은 인가되는 전압에 따라 저저항 상태와 고저항 상태를 반복적으로 변화할 수 있는 물질로, 전이금속 산화물, 상변화 물질, 페로브스카이트 물질 등이 있을 수 있다. 본 발명의 실시예에서는 바람직하게 낮은 스위칭 전압으로 동작하는 산소 이온 이동형 또는 금속 이온 이동형이 바람직하다. 상기 저항변화 물질층(107)은 물리 기상 증착법 또는 화학 기상 증착법을 사용하여 증착될 수 있다. 예를 들어, 상기 저항변화 물질층(107)은 스퍼터링법 구체적으로, 반응성 스퍼터링법을 사용하여 증착될 수 있다.Referring to FIG. 3D, a resistance
도 3e를 참조하면, 상기 저항변화 물질층(107) 상에는 도전층(108)이 형성된다. 상기 도전층(108)은 도전성을 갖는 재료로, 금속, 실리사이드, 산화물, 질화물, 또는 불순물이 도핑된 실리콘 등일 수 있으며, 본 발명의 실시예에서는 바람직하게 금속 물질을 도전층으로 사용한다. 상기 도전층(108)을 형성하는 것은 물리 기상 증착법, 또는 화학 기상 증착법을 사용하여 수행할 수 있다. 일 예로서, 상기 도전층(108)을 형성하는 것은 스퍼터링법 구체적으로, 반응성 스퍼터링법을 사용하여 수행할 수 있다.Referring to FIG. 3E, a
도 3f를 참조하면, 상기 도전층(108) 상에는 선택소자 기능층(109)이 형성된다. 상기 선택소자 기능층(109)은 공급되는 전압의 크기나 극성에 따라 통과 전류량을 제어하는 절연 재료로 이루어지면, 예를 들어, 실리콘 질화막이나 알루미나 등의 고유전체 절연막일 수 있다. 또한 선택소자 기능층(109)은 유전율차가 큰 절연막 재료를 복층으로 적층하는 경우 보다 큰 효과를 얻을 수 있다. 상기 선택소자 기능층(109)은 화학 기상 증착법을 통해 형성될 수 있다.Referring to FIG. 3F, a selection device
도 3g를 참조하면, 상기 제1 개구부(112) 내에 형성된 박막층(105), 저항변화 물질층(107), 도전층(108), 선택소자 기능층(109)을 제외하고 상기 최상부에 위치한 층간 절연층(102e) 상에 형성된 박막층(105), 저항변화 물질층(107), 도전층(108), 선택소자 기능층(109)을 제거한다. 그리고, 상기 제1 개구부(112) 내의 상기 선택소자 기능층(109) 상에 수직 전극을 위한 도전 물질을 채워 넣는다. 상기 제1 개구부(112) 내에 도전 물질을 보이드 없이 채우기 위해서는 스텝 커버러지 특성이 양호한 물질을 사용하여 증착하는 것이 바람직하다. 예를 들어, 도전 물질은 Pt, Ti, TiN, TaN, W 등일 수 있다. 이에 따라 수직 전극(106)이 형성된다.Referring to FIG. 3G, an interlayer insulating layer disposed on the uppermost portion of the
그리고 상기 수직 전극(106)들 및 상기 최상부에 위치한 층간 절연층(102e) 상에 도전막(도시되지 않음)을 형성한다. 이 후, 상기 도전막을 사진 식각 공정을 통해 패터닝함으로써, 상기 수직 전극(106)들의 상부를 서로 연결시키는 비트 라인(110)들을 형성한다.A conductive film (not shown) is formed on the
이상에서 설명한 바와 같이 본 발명은, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 저항변화 물질층과 수평 전극 사이에 원자층 증착법(ALD: Atomic Layer Deposition)을 이용해 박막층을 형성하여, 상기 박막층에 형성된 미세한 틈을 통해 저항변화 물질층과 수평 전극 사이에 접촉이 일어나도록 한다. 이에 따라 본 발명은 저항변화 물질층과 전극 사이의 접촉 면적을 최소화 할 수 있어, 저항변화 메모리의 안정적인 동작이 가능하다.As described above, the present invention provides a vertical resistance change memory in which a resistance change material layer is formed at an intersection point of a plurality of horizontal electrodes extending in a horizontal direction and stacked with an insulating layer interposed therebetween and vertical electrodes extending in a vertical direction. A thin film layer is formed between the resistive change material layer and the horizontal electrode by atomic layer deposition (ALD) to allow contact between the resistive change material layer and the horizontal electrode through a minute gap formed in the thin film layer. Accordingly, the present invention can minimize the contact area between the resistance change material layer and the electrode, thereby enabling stable operation of the resistance change memory.
한편, 본 발명의 실시 예에서는 1D1R 구조의 저항변화 메모리 셀에 대해 설명하였다. 하지만, 선택소자가 필요없는 저항변화 물질을 사용하는 경우에는 박막층(105) 상에 저항변화 물질층(107)만을 형성한 후, 수직 전극(106)을 바로 형성할 수 있다. 또한 1D1R 구조에서도 필요에 따라 저항변화 물질층(107)과 선택소자 기능층(109) 사이 형성되는 도전층(108)이 생략될 수 있다.Meanwhile, in the embodiment of the present invention, a resistance change memory cell having a 1D1R structure has been described. However, in the case of using a resistance change material that does not require a selection device, after forming only the resistance
따라서 이상에 설명한 본 발명의 실시예는 하나의 실시예에 불가하며, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Therefore, the embodiments of the present invention described above are not possible in one embodiment, and various alternatives, modifications, and changes can be made within the scope apparent to those skilled in the art in connection with the present invention. Accordingly, the embodiments disclosed in the present invention and the accompanying drawings are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by the embodiments and the accompanying drawings. . The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
100: 기판 102: 층간 절연층
104: 수평 전극 105: 박막층
106: 수직 전극 107: 저항변화 물질층
108: 도전층 109: 선택소자 기능층
110: 비트라인100: substrate 102: interlayer insulating layer
104: horizontal electrode 105: thin film layer
106: vertical electrode 107: resistance change material layer
108: conductive layer 109: selective element functional layer
110: bit line
Claims (15)
상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연층;
상기 적층된 복수의 수평 전극들과 층간 절연층들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극;
상기 수직 전극의 측벽을 따라 길이 방향으로 연장되게 형성되어 인가되는 전압에 따라 저항치가 가변되는 저항변화 물질층; 및
상기 저항변화 물질층과 상기 수평 전극들 사이에 미세한 틈을 갖도록 형성되어, 상기 미세한 틈을 통해 상기 저항변화 물질층과 상기 수평 전극이 접촉되록 하는 박막층
을 포함하는 수직형 저항 변화 메모리 소자.
A plurality of horizontal electrodes stacked at predetermined intervals and extending in a horizontal direction;
An interlayer insulating layer formed between the plurality of horizontal electrodes;
A plurality of vertical electrodes formed to cross the horizontal electrodes by penetrating the stacked plurality of horizontal electrodes and the interlayer insulating layers in a vertical direction;
A resistance change material layer formed to extend in a longitudinal direction along the sidewall of the vertical electrode and varying a resistance value according to an applied voltage; And
The thin film layer is formed to have a minute gap between the resistance change material layer and the horizontal electrodes so that the resistance change material layer and the horizontal electrode are contacted through the minute gap.
Vertical resistance change memory device comprising a.
상기 박막층은,
원자층 증착법(ALD)을 이용해 형성된 절연층인 수직형 저항 변화 메모리 소자.
The method of claim 1,
The thin film layer,
A vertical resistance change memory device, which is an insulating layer formed by atomic layer deposition (ALD).
상기 박막층은,
5 monolayer 이하를 갖는 절연층인 수직형 저항 변화 메모리 소자.
3. The method of claim 2,
The thin film layer,
Vertical resistive change memory device that is an insulating layer having 5 monolayer or less.
상기 수직 전극과 상기 저항변화 물질층 사이에 위치하는 선택소자 기능층을 더 포함하는 수직형 저항 변화 메모리 소자.
3. The method of claim 2,
And a selection device functional layer disposed between the vertical electrode and the resistance change material layer.
상기 선택소자 기능층과 상기 저항변화 물질층 사이에 형성된 도전층을 더 포함하는 수직형 저항 변화 메모리 소자.
5. The method of claim 4,
And a conductive layer formed between the selection device functional layer and the resistance change material layer.
상기 선택소자 기능층은, 고유전체 절연층을 포함하는 수직형 저항 변화 메모리 소자.
The method of claim 5, wherein
The selection element functional layer may include a high dielectric insulating layer.
상기 도전층은, 금속 물질을 포함하는 수직형 저항 변화 메모리 소자.
The method of claim 5, wherein
The conductive layer is a vertical resistance change memory device comprising a metal material.
상기 수평 전극 및 상기 수직 전극은,
금속 도전체를 포함하는 수직형 저항 변화 메모리 소자.
3. The method of claim 2,
Wherein the horizontal electrode and the vertical electrode are formed on the substrate,
Vertical resistive change memory device comprising a metal conductor.
(a) 기판 상에 층간 절연층과 도전층을 교대로 적층하는 단계;
(b) 상기 층간 절연층과 상기 도전층을 수직 방향으로 관통하면서 서로 일정 간격 이격되는 복수의 제1 개구부를 형성하여 수평 전극을 형성하는 단계;
(c) 상기 제1 개구부 내벽에 미세한 틈을 갖는 박막층을 형성하는 단계;
(d) 박막층 상에 저항변화 물질층을 형성하는 단계; 및
(f) 상기 제1 개구부를 채우도록 상기 저항변화 물질층 상에 도전층을 매립하여 수직 전극을 형성하는 단계
를 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
In a method of manufacturing a vertical resistance change memory element,
(a) alternately stacking an interlayer insulating layer and a conductive layer on the substrate;
(b) forming a horizontal electrode by forming a plurality of first openings spaced apart from each other by passing through the interlayer insulating layer and the conductive layer in a vertical direction;
(c) forming a thin film layer having a minute gap in the inner wall of the first opening;
(d) forming a layer of resistance change material on the thin film layer; And
(f) embedding a conductive layer on the resistance change material layer to fill the first opening to form a vertical electrode
Method of manufacturing a vertical resistance change memory device comprising a.
상기 (f) 단계 후, 최상층에 위치한 상기 층간 절연층 상에 도전층을 형성하고, 패터닝을 통해 비트 라인을 형성하는 단계를 더 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
The method of claim 9,
After the step (f), forming a conductive layer on the interlayer insulating layer positioned on the uppermost layer, and forming a bit line through patterning.
상기 (c) 단계에서 박막층은,
절연물질을 원자층 증착법(ALD)에 의해 형성되는 수직형 저항 변화 메모리 소자의 제조방법.
The method of claim 9,
In the step (c) the thin film layer,
A method of manufacturing a vertical resistance change memory device in which an insulating material is formed by atomic layer deposition (ALD).
상기 박막층은,
5 monolayer 이하를 갖도록 형성되는 수직형 저항 변화 메모리 소자의 제조방법.
The method of claim 11,
The thin film layer,
A method of manufacturing a vertical resistance change memory device formed to have 5 monolayer or less.
상기 (d) 단계 후, 저항변화 물질층 상에 도전층을 형성하는 단계; 및
상기 도전층 상에 선택소자 기능층을 형성하는 단계를 더 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
The method of claim 11,
After the step (d), forming a conductive layer on the resistance change material layer; And
And forming a selection device functional layer on the conductive layer.
상기 선택소자 기능층은, 고유전체 절연층을 포함하고,
상기 도전층은, 금속 물질을 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
The method of claim 13,
The selection device functional layer includes a high dielectric insulating layer,
Wherein the conductive layer comprises a metal material.
상기 수평 전극 및 상기 수직 전극은,
금속 도전체를 포함하는 수직형 저항 변화 메모리 소자의 제조방법.The method of claim 11,
Wherein the horizontal electrode and the vertical electrode are formed on the substrate,
A method for fabricating a vertical resistance change memory element comprising a metal conductor.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120069610A KR101355622B1 (en) | 2012-06-28 | 2012-06-28 | Vertically stacked ReRAM device and manufacturing of the same |
| US14/396,203 US20150162383A1 (en) | 2012-06-28 | 2013-06-25 | Vertical resistive random access memory device, and method for manufacturing same |
| PCT/KR2013/005570 WO2014003396A1 (en) | 2012-06-28 | 2013-06-25 | Vertical resistive random access memory device, and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120069610A KR101355622B1 (en) | 2012-06-28 | 2012-06-28 | Vertically stacked ReRAM device and manufacturing of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140001602A true KR20140001602A (en) | 2014-01-07 |
| KR101355622B1 KR101355622B1 (en) | 2014-01-27 |
Family
ID=50139099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120069610A KR101355622B1 (en) | 2012-06-28 | 2012-06-28 | Vertically stacked ReRAM device and manufacturing of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101355622B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160020255A1 (en) * | 2014-05-20 | 2016-01-21 | Sandisk 3D Llc | Memory hole bit line structures |
| KR20210148060A (en) * | 2020-02-28 | 2021-12-07 | 경희대학교 산학협력단 | Low-power selector with graphene edge |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687755B1 (en) | 2005-11-10 | 2007-02-27 | 한국전자통신연구원 | Phase change memory device having insulator nano-dots and method of manufacturing the same |
| JP2009081251A (en) | 2007-09-26 | 2009-04-16 | Panasonic Corp | Resistance change element, production method thereof, and resistance change memory |
| KR101583717B1 (en) * | 2009-01-13 | 2016-01-11 | 삼성전자주식회사 | Methods for fabricating resistive random access memory devices |
-
2012
- 2012-06-28 KR KR1020120069610A patent/KR101355622B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160020255A1 (en) * | 2014-05-20 | 2016-01-21 | Sandisk 3D Llc | Memory hole bit line structures |
| US9922709B2 (en) * | 2014-05-20 | 2018-03-20 | Sandisk Technologies Llc | Memory hole bit line structures |
| KR20210148060A (en) * | 2020-02-28 | 2021-12-07 | 경희대학교 산학협력단 | Low-power selector with graphene edge |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101355622B1 (en) | 2014-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101933269B1 (en) | Bottom electrode for rram structure | |
| CN106058044B (en) | High density resistor random access memory (RRAM) | |
| CN101288187B (en) | Reproducible resistance variable insulating memory devices and methods for forming same | |
| WO2014003396A1 (en) | Vertical resistive random access memory device, and method for manufacturing same | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| US7989796B2 (en) | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement | |
| CN105027309B (en) | Lateral wall type memory cell | |
| US20080035961A1 (en) | Phase-change memory and fabrication method thereof | |
| US10957742B2 (en) | Resistive random-access memory array with reduced switching resistance variability | |
| JP2015532789A (en) | 3D memory array architecture | |
| US9118008B2 (en) | Field focusing features in a ReRAM cell | |
| KR20210056443A (en) | Method of forming a device, and associated devices and electronic systems | |
| Rajabi et al. | Static impedance behavior of programmable metallization cells | |
| US20230380310A1 (en) | Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture | |
| KR101511421B1 (en) | 3-Dimensional Memory of using Multi-layered Phase Change Material | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| CN101981720B (en) | Vertical phase change memory cell | |
| CN101136426A (en) | Semiconductor device and method of manufacturing the same | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| KR101355623B1 (en) | Vertically stacked reram device having improved horizontal electrode and manufacturing of the same | |
| KR101418051B1 (en) | Vertically stacked ReRAM device with common selector and manufacturing of the same | |
| KR101355622B1 (en) | Vertically stacked ReRAM device and manufacturing of the same | |
| KR101375773B1 (en) | Vertically stacked ReRAM device and manufacturing of the same | |
| CN111584495B (en) | Resistive random access memory and manufacturing method thereof | |
| KR20100011651A (en) | Phase chage random access memory device and methods of manufacturing and operating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |