KR20130125114A - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130125114A
KR20130125114A KR1020120048619A KR20120048619A KR20130125114A KR 20130125114 A KR20130125114 A KR 20130125114A KR 1020120048619 A KR1020120048619 A KR 1020120048619A KR 20120048619 A KR20120048619 A KR 20120048619A KR 20130125114 A KR20130125114 A KR 20130125114A
Authority
KR
South Korea
Prior art keywords
layer
photoelectric
solar cell
electrode
semiconductor
Prior art date
Application number
KR1020120048619A
Other languages
English (en)
Inventor
장지은
서명균
허진성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120048619A priority Critical patent/KR20130125114A/ko
Priority to US13/649,483 priority patent/US20130298976A1/en
Publication of KR20130125114A publication Critical patent/KR20130125114A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/052—Cooling means directly associated or integrated with the PV cell, e.g. integrated Peltier elements for active cooling or heat sinks directly associated with the PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

한 실시예에 따른 태양 전지는, 광전층, 복수의 전면 전극, 후면 전극 및 투명 보조 전극을 포함한다. 전면 및 후면 전극은 각각 광전층의 전면 및 후면에 위치하고, 보조 전극은 광전층 및 전면 전극의 전면에 위치한다.

Description

태양 전지 및 그 제조 방법 {SOLAR CELL AND MANUFACTURING METHOD THEREOF}
태양 전지 및 그 제조 방법에 관한 것이다.
현재 인류가 사용하는 주요 에너지원은 석탄 및 석유와 같은 화석 연료이다. 그러나 화석 연료가 점점 고갈되어 가고 있을 뿐 아니라 지구 온난화나 환경 오염과 같은 문제가 야기되고 있다. 화석 연료를 대체하기 위한 대체 에너지원으로서 태양광, 조력, 풍력, 지열 등을 이용하여 환경 오염 없이 에너지를 생산하는 방법이 제안되었다.
이 중 태양광을 전기로 변환하는 태양 전지 기술 분야에서는 태양광을 전기로 효율적으로 변환하기 위해 다양한 소재 및 소자가 개발되고 있으며, 최근에 활발히 연구되고 있는 다중 p-n 접합 구조와 III-V족 소재를 바탕으로 한 기술은 광변환 효율을 더욱 높여 주고 있다.
태양 전지는 광전층과 이에 연결되어 있는 전극을 포함하는데, 전극은 광전층의 전면 또는 후면에 위치한다. 광전층의 전면에 위치한 전면 전극의 경우 입사광을 가리지 않기 위해서 될 수 있으면 면적이나 폭을 좁게 하는 경향이 있는데, 이 경우 저항이 커지고 전하가 밀집되는 현상으로 인하여 발전 효율이 떨어질 수 있다. 특히 집광형 태양 전지의 경우 작은 면적에 고밀도의 광자가 입사되어 고밀도의 전자-정공 쌍이 생성되므로 집광 시 직렬 저항으로 인한 재결합 비율이 커지면서 효율이 감소할 수 있다.
전면 전극의 성능을 개선하여 발전 효율이 높은 태양 전지를 제공하고자 한다.
한 실시예에 따른 태양 전지는, 광전층, 상기 광전층의 전면에 위치하는 복수의 전면 전극, 상기 광전층 및 상기 전면 전극의 전면에 위치하는 투명 보조 전극, 그리고 상기 광전층의 후면에 위치하는 후면 전극을 포함한다.
상기 보조 전극은 그래핀을 포함할 수 있다.
상기 태양 전지는 입사광을 집광하여 상기 광전층에 공급하는 집광 부재를 더 포함할 수 있다.
상기 집광 부재의 집광비는 180 이상일 수 있다.
상기 광전층은 서로 다른 도전형의 제1 반도체막과 제2 반도체막을 포함할 수 있으며, 상기 제1 반도체막과 상기 제2 반도체막은 접합 구조를 이룰 수 있다.
상기 광전층은 상기 제1 반도체막과 상기 전면 전극 사이에 위치하며 상기 제1 반도체막과 이종 접합을 이루는 윈도막을 더 포함할 수 있다.
상기 광전층은 상기 제2 반도체막과 상기 후면 전극 사이에 위치하며 상기 제2 반도체막과 이종 접합을 이루는 후면 전계막을 더 포함할 수 있다.
상기 태양 전지는 상기 윈도막과 상기 전면 전극 사이에 위치하며 상기 윈도막과 상기 전면 전극 사이의 전기 저항을 낮춰 주는 접촉층을 더 포함할 수 있다.
상기 태양 전지는 상기 보조 전극 전면에 위치하는 반사 방지층을 더 포함할 수 있다.
다른 실시예에 따른 태양 전지는, 차례로 적층되어 있는 복수의 광전층, 상기 복수의 광전층 중 인접한 광전층 사이에 위치하는 적어도 하나의 중간층, 상기 광전층의 전면에 위치하는 복수의 전면 전극, 상기 광전층 및 상기 전면 전극의 전면에 위치하는 투명 보조 전극, 그리고 상기 광전층의 후면에 위치하는 후면 전극을 포함한다.
상기 보조 전극은 그래핀을 포함할 수 있다.
상기 태양 전지는 입사광을 집광하여 상기 광전층에 공급하는 집광 부재를 더 포함할 수 있다.
상기 집광 부재의 집광비는 180 이상일 수 있다.
상기 복수의 광전층 중 적어도 하나의 광전층은 서로 다른 도전형의 제1 반도체층과 제2 반도체층을 포함하며, 상기 제1 반도체층과 상기 제2 반도체층은 접합 구조를 이룰 수 있다.
상기 적어도 하나의 광전층은 상기 제1 반도체층과 상기 전면 전극 사이에 위치하며 상기 제1 반도체막과 이종 접합을 이루는 윈도막을 더 포함할 수 있다.
상기 적어도 하나의 광전층은 상기 제2 반도체층과 상기 후면 전극 사이에 위치하며 상기 제2 반도체막과 이종 접합을 이루는 후면 전계막을 더 포함할 수 있다.
상기 태양 전지는 상기 윈도막과 상기 전면 전극 사이에 위치하며 상기 윈도막과 상기 전면 전극 사이의 전기 저항을 낮춰 주는 접촉층을 더 포함할 수 있다.
상기 중간층은 P-N 접합 구조를 가질 수 있다.
상기 태양 전지는 상기 보조 전극의 전면에 위치하는 반사 방지층을 더 포함할 수 있다.
한 실시예에 따른 태양 전지의 제조 방법은, 촉매층 위에 그래핀층을 형성하는 단계, 상기 그래핀층 위에 전사용 기판을 부착하는 단계, 상기 전사용 기판이 부착된 상기 그래핀층을 후면 전극, 광전층 및 복수의 전면 전극이 차례로 적층된 구조체의 전면에 부착하여 상기 복수의 전면 전극과 상기 광전층의 상부에 보조 전극을 형성하는 단계, 그리고 상기 전사용 기판을 상기 보조 전극으로부터 제거하는 단계를 포함한다.
실시예에 따른 태양 전지는 광전층과 전면 전극의 전면에 보조 전극을 두어 발전 효율을 높일 수 있다.
도 1은 한 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 2는 도 1에 도시한 태양 전지의 전면 전극의 한 예를 도시한 개략적인 평면도이다.
도 3 내지 도 5는 도 1에 도시한 태양 전지의 보조 전극을 형성하는 방법의 한 실시예를 나타낸 단면도이다.
도 6 내지 도 13은 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 14는 실험예에 따른 태양 전지의 개략적인 단면도이다.
도 15, 도 16, 도 18 내지 도 21은 실험예에 따른 태양 전지에서 보조 전극을 형성하는 방법을 설명하기 위한 개략적인 단면도이다.
도 17은 실험예에 따른 태양 전지에서 보조 전극을 형성하기 위한 공정 조건을 나타낸 그래프이다.
도 22는 실험예 및 비교예에 따른 태양 전지의 단락 전류(short circuit current)를 집광비의 함수로 도시한 그래프이다.
도 23은 실험예 및 비교예에 따른 태양 전지의 개방 전압(open-circuit voltage)을 집광비의 함수로 도시한 그래프이다.
도 24는 실험예 및 비교예에 따른 태양 전지의 충실도(fill factor)를 집광비의 함수로 도시한 그래프이다.
도 25는 실험예 및 비교예에 따른 태양 전지의 효율을 집광비의 함수로 도시한 그래프이다.
첨부한 도면을 참고로 하여 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 실시예에 대하여 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계 없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면 부호를 붙였다.
도 1 내지 도 5를 참고하여 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 한 실시예에 따른 태양 전지의 개략적인 단면도이고, 도 2는 도 1에 도시한 태양 전지의 전면 전극의 한 예를 도시한 개략적인 평면도이고, 도 3 내지 도 5는 도 1에 도시한 태양 전지의 보조 전극을 형성하는 방법의 한 실시예를 나타낸 단면도이다.
본 실시예에 따른 태양 전지(100)는 빛을 받으면 전기를 생성하는 광전층(photovoltaic layer)(110), 광전층(110)의 전면 및 후면에 각각 위치하는 복수의 전면 전극(front electrode)(170) 및 후면 전극(rear electrode)(180), 그리고 전면 전극(170) 및 광전층(110)의 표면(또는 전면) 위에 위치하며 실질적으로 투명한 보조 전극(subsidiary electrode)(190)을 포함한다.
광전층(110)은 빛을 받으면 전기를 생성할 수 있으며, 규소(Si), 게르마늄(Ge), CIGS(Cu-In-Ga-Se), CdTe, GaAs, InGaAs, InGaP와 같은 III-V족 화합물 반도체 등 각종 무기, 유기 반도체와 폴리머 등을 들 수 있으나 이에 한정되지 않는다. 광전층(110)은 단일막, 단일 접합 또는 다중 접합 구조를 가질 수 있으며, 가요성(flexible)일 수 있다.
전면 전극(170) 및 후면 전극(180)은 예를 들면 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu) 같은 저항이 낮은 금속을 한 층 이상 포함할 수 있으며, 두께는 약 300 nm 내지 약 5 μm일 수 있다. 복수의 전면 전극(170)은 서로 연결될 수 있는데, 예를 들면 도 2에서와 같이 격자 형태로 만들어질 수 있다.
보조 전극(190)은 투명 도전체, 예를 들면 ITO(indium tin oxide), IZO(indium zinc oxide)와 같은 투명 도전 산화물 또는 그래핀(graphene)을 포함할 수 있다. 보조 전극(190)으로 사용되는 그래핀은 도체의 특성을 가지는 단일층 그래핀(monolayer graphene) 또는 복수층 그래핀(multilayer graphene)일 수 있다. 그래핀은 여러 가지 방법으로 제조될 수 있는데, 촉매층을 이용한 성장법, 탄화규소(silicon carbide) 에피택셜(epitaxial) 성장법, 흑연(graphite) 박리법 등의 예를 들 수 있다.
촉매층을 이용한 성장법의 경우, 도 3을 참고하면, 예를 들면 금속 등을 포함하는 촉매층(22) 위에 그래핀층(24)을 성장시킨다. 도 4를 참고하면, 전사용 기판(26)을 그래핀층(24)에 접착하는데, 전사용 기판(26)은 PDMS(polydimethylsiloxane), PMMA(poly(methyl methacrylate)) 등을 포함할 수 있다. 도 5를 참고하면, 촉매층(22)을 제거한 후, 그래핀층(24)과 전사용 기판(26)을 포함하는 적층체(20)의 그래핀층(24)을 전면 전극(170) 및 광전층(110) 표면에 접착한다. 마지막으로 전사용 기판(26)을 제거하면 도 1에 도시한 것과 같은 태양 전지(100)를 완성할 수 있다. 여기에서 도 3 내지 도 5의 그래핀층(24)은 도 1의 보조 전극(190)에 해당한다.
이와 같이 보조 전극(190)을 두면 저항이 낮아지고 전자와 같은 전하 수송자의 이동 경로가 다양해지므로 전류의 흐름이 좋아져 발전 효율이 개선될 수 있다. 또한 전면 전극(170)의 너비를 줄일 수 있어서 수광 면적이 넓어져 발전 효율이 개선될 수 있다.
그런데 보조 전극(190)으로 ITO, IZO와 같은 투명 도전 산화물을 사용하는 경우 인듐(In)의 가격이 비싸고 휘어질 경우 깨지거나 금이 갈 수 있기 때문에 그래핀을 사용하는 것이 나을 수 있다.
도 6을 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 6은 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
본 실시예에 따른 태양 전지(200)는 도 1에 도시한 태양 전지(100)와 마찬가지로 광전층(210), 복수의 전면 전극(270), 후면 전극(280) 및 보조 전극(290)을 포함한다.
그러나 본 실시예에 따른 태양 전지(200)는 도 1에 도시한 태양 전지(100)와 달리 보조 전극(290) 위에 위치하는 반사 방지층(anti-reflection coating)(260)을 더 포함한다.
반사 방지층(260)은 입사광의 반사를 방지하기 위한 것으로서 공기보다 굴절률이 높은 물질을 사용할 수 있다. 반사 방지층(260)은 다중막 구조를 가질 수 있으며, 예를 들면 하부막(262)과 상부막(264)의 이중막 구조를 가질 수 있다. 이 경우 하부막(262)의 굴절률이 상부막(264)의 굴절률보다 클 수 있으며, 예를 들어 하부막(262)은 ZnS, 상부막(264)은 MgF2를 포함할 수 있다. 하부막(262)은 생략할 수 있다.
본 실시예에서 보조 전극(290)에 사용될 수 있는 그래핀의 경우 굴절률이 약 2.4 내지 약 3.0 정도로 ZnS의 굴절률(약 2.5 내지 약 2.9)과 거의 비슷하기 때문에 반사 방지층(260) 전체 또는 하부막(262)인 ZnS를 대신하거나 반사 방지층(260)과 함께 사용될 수 있지만, 투명 도전 산화물의 경우 굴절률이 약 2.3 미만으로 반사 방지층(260)을 대신하기 어려울 수 있다.
기타 다른 부분은 도 1과 실질적으로 동일할 수 있으므로 상세한 설명을 생략한다.
다음, 도 7을 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 7은 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 7을 참고하면, 본 실시예에 따른 태양 전지(300)는 도 1에 도시한 태양 전지(100)와 마찬가지로 광전층(310), 전면 전극(370), 후면 전극(380) 및 보조 전극(390)을 포함한다. 본 실시예에 따른 태양 전지(300)는 또한 전면 전극(370)과 광전층(310) 사이에 위치한 접촉층(contact layer)(360)을 더 포함한다.
광전층(310)은 도전형이 서로 반대인 제1 반도체막(312)과 제2 반도체막(314)이 차례로 적층되어 있는 단일 P-N 접합 구조를 가질 수 있다. 예를 들면, 전면 전극(370) 쪽에 위치하는 제1 반도체막(312)이 N형이고 후면 전극(380) 쪽에 위치하는 제2 반도체막(314)이 P형이거나, 반대로 제1 반도체막(312)이 P형이고 제2 반도체막(314)이 N형일 수 있다. 제1 및 제2 반도체막(312, 314)은 예를 들면 GaAs를 포함할 수 있다.
접촉층(360)은 전면 전극(370)과 광전층(310)의 접촉 저항을 낮추기 위한 것으로서, 불순물이 도핑된 GaAs를 포함할 수 있다.
본 실시예의 태양 전지(300)는 도 6에 도시한 것과 같은 반사 방지층(260)을 더 포함할 수 있다.
기타 다른 부분은 도 1과 실질적으로 동일할 수 있으므로 상세한 설명을 생략한다.
다음, 도 8을 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 8은 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 8을 참고하면, 본 실시예에 따른 태양 전지(400)는 도 7에 도시한 태양 전지(300)와 마찬가지로 광전층(410), 접촉층(460), 전면 전극(470), 후면 전극(480) 및 보조 전극(490)을 포함하며, 광전층(410)은 P-N 접합을 이루는 제1 반도체막(412) 및 제2 반도체막(414)을 포함한다.
본 실시예에 따른 광전층(410)은 제1 반도체막(412)과 접촉층(460) 사이에 위치하는 윈도(window)막(416), 제2 반도체막(414)과 후면 전극(480) 사이에 위치하는 후면 전계(back surface field, BSF)막(418)을 더 포함한다.
윈도막(416)은 제1 반도체막(412)과 동일한 도전형의 반도체를 포함할 수 있고 제1 반도체막(412)과 이종 접합을 이룰 수 있다. 후면 전계막(418)은 제2 반도체막(414)과 동일한 도전형의 반도체를 포함할 수 있고 제2 반도체막(414)과 이종 접합을 이룰 수 있다. 한 실시예에 따르면, 제1 및 제2 반도체막(412, 414)이 각각 N형, P형의 (In)GaAs을 포함하고, 윈도막(416) 및 후면 전계막(418)은 각각 N형, P형의 AlInP나 InGaP를 포함할 수 있다.
윈도막(416)과 후면 전계막(418)은 각각 제1 반도체막(412) 및 제2 반도체막(414)과의 접합에 의한 장벽(barrier)을 형성하여 소수 전하 운반자(minority charge carrier)가 역방향으로 이동하는 것을 줄이거나 막아줄 수 있다. 이와 같이 함으로써 제1 및 제2 반도체막(412, 414)에서 생성된 소수 전하 운반자가 수직, 사선, 수평 방향으로 원활하게 이동할 수 있다.
윈도막(416)은 보조 전극(490)보다 저항이 높을 수 있다.
윈도막(416)과 후면 전계막(418) 중 하나는 생략될 수 있다.
본 실시예의 태양 전지(400)는 도 6에 도시한 것과 같은 반사 방지층(260)을 더 포함할 수 있다.
기타 다른 부분은 도 1에서 설명한 것과 유사하므로 상세한 설명을 생략한다.
이와 같은 구조에서는 전하 수송자가 윈도막(416)을 통하여 수평으로 이동하는 대신 저항이 낮은 보조 전극(490)을 통하여 이동한 후 접촉층(460) 또는 전면 전극(470)으로 이동하므로 보조 전극(490)이 없는 경우에 비하여 전류의 흐름이 좋아져 발전 효율이 개선될 수 있다.
다음, 도 9를 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 9는 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 9를 참고하면, 본 실시예에 따른 태양 전지(500)는 도 7에 도시한 태양 전지(300)와 마찬가지로 접촉층(560), 전면 전극(570), 후면 전극(580) 및 보조 전극(590)을 포함한다. 본 실시예에 따른 태양 전지(500)는 한 쌍의 광전층(510, 530)과 그 사이에 끼어 있는 중간층(intermediate layer)(520)을 더 포함한다.
복수의 광전층(510, 530)은 위에서부터 차례로 적층되어 있는 상부 광전층(510) 및 하부 광전층(530)을 포함하며, 각각의 광전층(510, 530)은 도 1, 도 6 내지 도 8에 도시한 광전층(110, 210, 310, 410) 중 어느 하나와 실질적으로 동일한 구조를 가질 수 있다. 상부 광전층(510)과 하부 광전층(530)의 띠 간격은 서로 다를 수 있다. 예를 들면, 상부 광전층(510)의 띠 간격(bandgap)은 하부 광전층(530)의 띠 간격보다 클 수 있으며, 이에 따라 입사광 중에서 파장이 짧은 빛은 상부 광전층(510)에서 흡수되고, 파장이 긴 빛은 하부 광전층(530)에서 흡수될 수 있다.
중간층(520)은 상부 광전층(510)과 하부 광전층(530) 사이의 저항을 낮추어 주는 저항성 접촉(ohmic contact)으로서의 역할을 수행할 수 있으며, 상부 광전층(510) 및 하부 광전층(530) 중 어느 하나의 전자들이 터널 효과를 통하여 중간층(520)을 통과하여 다른 광전층(510, 530)으로 이동할 수 있다. 중간층(520)은 단일막 구조 또는 P-N 접합 구조를 가질 수 있다.
한 실시예에 따르면, 상부 광전층(510) 및 하부 광전층(530)은 각각, 예를 들면, 비정질 규소(amorphous silicon) 및 미세결정 규소(microcrystalline silicon)를 포함할 수 있다.
본 실시예의 태양 전지(500)는 도 6에 도시한 것과 같은 반사 방지층(260)을 더 포함할 수 있다.
기타 다른 부분은 도 7에서 설명한 것과 유사하므로 상세한 설명을 생략한다.
다음, 도 10을 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 10은 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 10을 참고하면, 본 실시예에 따른 태양 전지(600)는 도 9에 도시한 태양 전지(500)와 마찬가지로 상부 및 하부 광전층(610, 630), 중간층 또는 터널접합층(620), 접촉층(660), 전면 전극(670), 후면 전극(680) 및 보조 전극(690)을 포함한다. 본 실시예에 따른 태양 전지(600)는 또한 하부 광전층(630)과 후면 전극(680) 사이에 위치하는 기판(640)을 더 포함할 수 있다.
본 실시예에 따른 상부 및 하부 광전층(610, 630) 각각은 위에서부터 차례로 적층되어 있는 윈도막(616, 636), 제1 반도체막(612, 632) 및 제2 반도체막(614, 634)을 포함한다. 상부 및 하부 광전층(610, 630)의 제1 반도체막(612, 632)은 서로 동일한 도전형이고, 제2 반도체막(614, 634)도 서로 동일한 도전형이며, 제1 반도체막(612, 632)과 제2 반도체막(614, 634)은 서로 다른 도전형일 수 있다. 윈도막(616, 636)은 제1 반도체막(612, 632)과 동일한 도전형의 반도체를 포함할 수 있고 제1 반도체막(612, 632)과 이종 접합을 이룰 수 있다.
상부 광전층(610)의 띠 간격은 하부 광전층(630)의 띠 간격보다 클 수 있으며, 이에 따라 입사광 중에서 파장이 짧은 빛은 상부 광전층(610)에서 흡수되고, 파장이 긴 빛은 하부 광전층(630)에서 흡수될 수 있다. 상부 및 하부 광전층(610, 630) 중 적어도 하나에서 윈도막(616, 636)은 생략될 수 있으며, 상부 및 하부 광전층(610, 630) 중 적어도 하나는 도 8에 도시한 것과 같은 후면 전계막(418)을 더 포함할 수 있다.
터널 접합층(620)은 상부 광전층(610)과 하부 광전층(630) 사이의 저항을 낮추어 주는 저항성 접촉으로서의 역할을 수행할 수 있으며, 상부 및 하부 광전층(610, 630)의 불순물 농도보다 높은 농도의 불순물로 도핑되어 있는 반도체를 포함할 수 있다. 터널 접합층(620)은 위에서부터 차례로 적층되어 있는 상부막(622) 및 하부막(624)을 포함한다. 상부막(622)은 상부 광전층(610)의 제2 반도체막(614)과 동일한 도전형이고, 하부막(624)은 하부 광전층(630)의 제1 반도체막(632)과 동일한 도전형일 수 있다.
기판(640)은 하부 광전층(630)의 제2 반도체막(634)과 반대 극성을 띠는 도핑되어 있는 반도체를 포함할 수 있다.
한 실시예에 따르면, 상부 광전층(610)의 제1 및 제2 반도체막(612, 614)은 GaInP를 포함하고, 상부 광전층(610)의 윈도막(616)은 AlInP를 포함할 수 있다. 하부 광전층(630)의 제1 및 제2 반도체막(632, 634)은 GaAs를 포함하고, 하부 광전층(630)의 윈도막(636)은 AlInP를 포함할 수 있다. 터널 접합층(620)의 상부막(622)은 고농도의 불순물로 도핑되어 있는 AlGaAs을 포함하고, 하부막(624)은 고농도의 불순물로 도핑되어 있는 GaAs를 포함할 수 있다. 기판(640)은 고농도의 불순물로 도핑되어 있는 GaAs를 포함할 수 있다.
본 실시예의 태양 전지(600)는 도 6에 도시한 것과 같은 반사 방지층(260)을 더 포함할 수 있다.
기타 다른 부분은 도 9에서 설명한 것과 유사하므로 상세한 설명을 생략한다.
본 실시예의 기판(640)은 도 7 또는 도 8에 도시한 태양 전지(200, 300)에도 적용될 수 있다.
다음, 도 11을 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 11은 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 11을 참고하면, 본 실시예에 따른 태양 전지(700)는 도 7에 도시한 태양 전지(300)와 마찬가지로 접촉층(760), 전면 전극(770), 후면 전극(780) 및 보조 전극(790)을 포함한다. 본 실시예에 따른 태양 전지(700)는 복수의 광전층(710, 730, 750)과 그 사이에 끼어 있는 복수의 중간층(720, 740)을 포함한다.
복수의 광전층(710, 730, 750)은 위에서부터 차례로 적층되어 있는 하부 광전층(750), 중간 광전층(730) 및 상부 광전층(710)을 포함하며, 각각의 광전층(710, 730, 750)은 도 1, 도 6 내지 도 10에 도시한 광전층(110, 210, 310, 410) 중 어느 하나와 실질적으로 동일한 구조를 가질 수 있다.
광전층(710, 730, 750)의 띠 간격은 서로 다를 수 있다. 예를 들면, 상부 광전층(710)에서 하부 광전층(750)까지 띠 간격이 점차 작아질 수 있는데, 예를 들어 상부 광전층(710)의 띠 간격은 중간 광전층(730)의 띠 간격보다 크고, 중간 광전층(730)의 띠 간격은 하부 광전층(750)의 띠 간격보다 클 수 있다. 이 경우, 입사광 중에서 파장이 짧은 빛은 상부 광전층(710)에서 흡수되고, 파장이 중간인 빛은 중간 광전층(730)에서 흡수되며, 파장이 긴 빛은 하부 광전층(750)에서 흡수될 수 있다.
복수의 중간층(720, 740)은 상부 광전층(710)과 중간 광전층(730) 사이에 위치한 상부 중간층(720), 그리고 중간 광전층(730)과 하부 광전층(750) 사이에 하부 중간층(740)을 포함한다. 중간층(720, 740)은 인접한 광전층(710, 730, 750) 사이의 저항을 낮추어 주는 저항성 접촉으로서의 역할을 수행할 수 있다. 중간층(520)은 도 9 또는 도 10에 도시한 것과 같은 구조를 가질 수 있다.
한 실시예에 따르면, 상부 광전층(710), 중간 광전층(730) 및 하부 광전층(750)은 각각, 예를 들면 InGaP, InGaAs(또는 GaAs), 게르마늄(Ge)을 포함할 수 있다. 중간층(720, 740)은 각각, 예를 들어 위에서부터 차례로 적층된 AlGaAs-GaAs의 이중막 구조를 가질 수 있다.
본 실시예의 태양 전지(700)는 도 6에 도시한 것과 같은 반사 방지층(260) 및/또는 도 10에 도시한 기판(640)을 더 포함할 수 있다.
기타 다른 부분은 도 7에서 설명한 것과 유사하므로 상세한 설명을 생략한다.
다음, 도 12를 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 12는 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 12를 참고하면, 본 실시예에 따른 태양 전지(800)는 도 11에 도시한 태양 전지(700)와 마찬가지로 상부, 중간 및 하부 광전층(810, 830, 850), 상부 및 하부 터널접합층(820, 840), 접촉층(860), 전면 전극(870), 후면 전극(880) 및 보조 전극(890)을 포함한다.
본 실시예에 따른 상부 및 중간 광전층(810, 830) 각각은 위에서부터 차례로 적층되어 있는 윈도막(816, 836), 제1 반도체막(812, 832), 제2 반도체막(814, 834) 및 후면 전계막(818, 838)을 포함하며, 하부 광전층(850)은 위에서부터 차례로 적층되어 있는 완충막(857), 핵생성막(nucleation layer)(859), 제1 반도체막(852) 및 제2 반도체막(858)을 포함한다.
윈도막(816, 836), 후면 전계막(818, 838), 완충막(857), 핵생성막(859)은 반도체를 포함할 수 있다. 상부 및 중간 광전층(810, 830)의 제1 반도체막(812, 832)과 윈도막(816, 836) 및 하부 광전층(850)의 제1 반도체막(852)과 완충막(857)은 서로 동일한 도전형일 수 있다. 상부, 중간 및 하부 광전층(810, 830, 850)의 제2 반도체막(814, 834, 858)과 상부 및 중간 광전층(810, 830)의 후면 전계막(818, 838)도 서로 동일한 도전형일 수 있다. 제1 반도체막(812, 832, 852), 윈도막(816, 836) 및 완충막(857)과 제2 반도체막(814, 834, 858) 및 후면 전계막(818, 838)은 서로 다른 도전형일 수 있다. 상부 및 중간 광전층(810, 830)의 윈도막(816, 836)과 후면 전계막(818, 838)은 상부, 중간 및 하부 광전층(810, 830, 850)의 제1 및 제2 반도체막(812, 832, 852, 814, 834, 858), 하부 광전층(850)의 완충막(857)보다 불순물 농도가 높을 수 있다. 윈도막(616, 636)은 제1 반도체막(612, 632)과 이종 접합을 이룰 수 있다.
상부 광전층(810)의 띠 간격은 중간 광전층(830)의 띠 간격보다 크고, 중간 광전층(830)의 띠 간격은 하부 광전층(850)의 띠 간격보다 클 수 있다. 이 경우, 입사광 중에서 파장이 짧은 빛은 상부 광전층(810)에서 흡수되고, 파장이 중간인 빛은 중간 광전층(830)에서 흡수되며, 파장이 긴 빛은 하부 광전층(850)에서 흡수될 수 있다.
터널 접합층(820, 840)은 인접한 광전층(810, 830, 850) 사이의 저항을 낮추어 주는 저항성 접촉으로서의 역할을 수행할 수 있으며, 광전층(810, 830, 850)의 불순물 농도보다 높은 농도의 불순물로 도핑되어 있는 반도체를 포함할 수 있다. 상부 및 하부 터널 접합층(820, 840) 각각은 위에서부터 차례로 적층되어 있는 상부막(822, 842) 및 하부막(824, 844)을 포함한다. 상부막(822, 842)은 제2 반도체막(814, 834)과 동일한 도전형이고, 하부막(824, 844)은 제1 반도체막(812, 832)과 동일한 도전형일 수 있다.
한 실시예에 따르면, 상부 광전층(810)의 제1 및 제2 반도체막(812, 814)은 InGaP를 포함하고, 윈도막(816)은 AlInP, 후면 전계막(818)은 AlGaInP를 포함할 수 있다. 중간 광전층(830)의 제1 및 제2 반도체막(832, 834)은 InGaAs를 포함하고, 윈도막(836)과 후면 전계막(818)은 InGaP를 포함할 수 있다. 하부 광전층(850)의 제1 및 제2 반도체막(852, 858)은 게르마늄(Ge)을 포함하고, 완충막(857)은 InGaAs, 핵생성막(859)은 InGaP를 포함할 수 있다. 터널 접합층(820, 840)의 상부막은 AlGaAs, 하부막은 GaAs를 포함할 수 있다.
본 실시예의 태양 전지(800)는 도 6에 도시한 것과 같은 반사 방지층(260)을 더 포함할 수 있다.
기타 다른 부분은 도 11에서 설명한 것과 유사하므로 상세한 설명을 생략한다.
이제까지 광전층이 하나 내지 셋인 태양 전지에 대하여 설명하였으나 광전층의 수효는 이에 한정되지 않는다. 예를 들면, 광전층의 수효가 넷 이상일 수도 있다.
다음, 도 13을 참고하여 다른 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 13은 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 13을 참고하면, 본 실시예에 따른 태양 전지(10)는 광전 부재(12)와 집광 부재(14)를 포함한다.
광전 부재(12)는 도 1, 도 6 내지 도 12에 도시한 것과 같은 구조를 가질 수 있으며, 집광 부재(14)는 입사광을 집속하여 광전 부재(12)로 공급한다. 집광 부재(14)의 집광비는 1 배 초과일 수 있으나, 약 180 배 이상일 수 있다.
이와 같은 태양 전지(10)에서는 집광비가 높아질수록 전하 수송자의 밀도가 높아서 보조 전극(190, 290, 390, 490, 590, 690, 790, 890)의 사용 효과가 더욱 커질 수 있다. 이에 대하여 도 14 내지 도 25를 참고하여 상세하게 설명한다.
도 14는 실험예에 따른 태양 전지의 개략적인 단면도이고, 도 15, 도 16, 도 18 내지 도 21은 실험예에 따른 태양 전지에서 보조 전극을 형성하는 방법을 설명하기 위한 개략적인 단면도이고, 도 17은 실험예에 따른 태양 전지에서 보조 전극을 형성하기 위한 공정 조건을 나타낸 그래프이고, 도 22는 실험예 및 비교예에 따른 태양 전지의 단락 전류(short circuit current)를 집광비의 함수로 도시한 그래프이고, 도 23은 실험예 및 비교예에 따른 태양 전지의 개방 전압(open-circuit voltage)을 집광비의 함수로 도시한 그래프이고, 도 24는 실험예 및 비교예에 따른 태양 전지의 충실도(fill factor)를 집광비의 함수로 도시한 그래프이며, 도 25는 실험예 및 비교예에 따른 태양 전지의 효율을 집광비의 함수로 도시한 그래프이다.
먼저, 도 14와 같은 구조를 가지는 실험예의 태양 전지와 도 14의 구조에서 보조 전극을 뺀 비교예의 태양 전지를 제조하였다.
도 14를 참고하면, 실험예에 따른 태양 전지(900)는 상부, 중간 및 하부 광전층(910, 930, 950), 상부 및 하부 터널 접합층(920, 940), 접촉층(960), 전면 전극(970), 후면 전극(980) 및 보조 전극(990)을 포함한다.
상부 광전층(910)은 위에서부터 차례로 적층되어 있는 N형의 AlInP 윈도(916), N형의 InGaP 이미터(emitter)(912), P형의 InGaP 베이스(base)(914), 고농도 P형의 InGaP 후면 전계막(915), P형의 AlInP 후면 전계막(918)을 포함한다. N형인 윈도(916) 및 이미터(912)는 규소(Si)로 도핑되었고, P형인 베이스(914), InGaP 후면 전계막(915) 및 AlInP 후면 전계막(918)은 아연(Zn)으로 도핑되었다. 각 막(916, 912, 914, 915, 918)의 두께는 위에서부터 차례로 약 0.03 μm, 약 0.05 μm, 약 0.55 μm, 약 0.03 μm, 약 0.03 μm였다.
중간 광전층(930)은 위에서부터 차례로 적층되어 있는 N형의 AlInP 윈도(936), N형의 InGaAs 이미터(932), P형의 InGaAs 베이스(934), P형의 InGaP 후면 전계막(938)을 포함한다. N형인 윈도(936) 및 이미터(932)는 규소(Si)로 도핑되었고, P형인 베이스(934) 및 후면 전계막(938)은 아연(Zn)으로 도핑되었다. 각 막(936, 932, 934, 938)의 두께는 위에서부터 차례로 약 0.05 μm, 약 0.1 μm, 약 3.0 μm, 약 0.1 μm였다.
하부 광전층(950)은 위에서부터 차례로 적층되어 있는 N형의 InGaAs 완충막(957), InGaP 핵생성막(959), N형의 Ge 이미터(952), P형의 Ge 기판(958)을 포함한다. N형인 완충막(957)은 규소(Si)로 도핑되었고, N형인 이미터(952)는 인(P)으로 도핑되어 있으며, P형인 Ge 기판(958)은 아연(Zn)으로 도핑되었다. 각 막(956, 952, 954, 958)의 두께는 위에서부터 차례로 약 1 μm, 약 0.015 μm, 약 0.5μm, 약 150μm였다.
상부 및 하부 터널 접합층(920, 940)은 각각 위에서부터 차례로 적층되어 있는 P형의 AlGaAs막(922, 942)과 N형의 GaAs막(924, 944)을 포함한다. AlGaAs막(922, 942)은 탄소(C)로 도핑되었고, GaAs막(924, 944)은 셀레늄(Se)으로 도핑되었다. AlGaAs막(922, 942)의 두께는 약 0.03 μm였고, GaAs막(924, 944)의 두께는 약 0.04 μm였다.
접촉층(960)은 GaAs를 포함하며, 두께는 약 0.3 μm였다.
전면 전극(970)은 위에서부터 차례로 적층되어 있는 상부막(972), 중간막(974) 및 하부막(976)을 포함한다. 상부막(972), 중간막(974) 및 하부막(976)은 각각 은(Ag), 금(Au) 및 티타늄(Ti)을 포함하며, 이들의 두께는 각각 약 5 μm, 약 0.5 μm, 약 0.03 μm였다.
광전층(910, 930, 950), 터널 접합층(920, 940), 접촉층(960)은 MOCVD(metal-organic chemical vapor deposition)로 형성하였으며, 전면 전극(970) 및 후면 전극(980)은 전자빔 증발법(electron-beam evaporation)으로 형성하였다.
보조 전극(990)은 그래핀을 포함하며 다음과 같은 방법으로 형성하였다.
도 15 및 도 16을 참고하면, 먼저 규소(Si) 기판(31) 위에 이산화규소(SiO2)층(32)과 니켈(Ni)층(33)을 차례로 적층한 다음, ICP-CVD(inductively coupled plasma enhanced chemical vapor deposition)를 이용하여 그래핀층(34)을 성장시켰다. 도 17을 참고하면, 그래핀층(34)을 성장시키기 위해서 먼저 이산화규소층(32)과 니켈층(33)이 적층된 기판(31)을 약 10-7 torr의 압력 하에서 약 10분 동안 가열하여 약 650 °C까지 온도를 높이고, 약 2분 동안 수소(H2) 플라스마 처리하였다. 아르곤(Ar)을 약 3 분간 유입하여 노 안에 남아 있는 기체들을 배출시킨 다음, 아세틸렌(C2H2)을 노 내부에 추가하여 탄소가 니켈 속으로 융해되어 들어가도록 하고, 온도를 점차 내려 니켈층(33) 위에 그래핀층(34)을 성장시켰다. 도 18을 참고하면, 그래핀층(34) 위에 PMMA층(35)를 스핀 코팅하고 그 위에 자외선 경화성 접착 테이프(UV curable pressure sensitive tape)(36)를 접착하였다.
도 19를 참고하면, 접착 테이프(36)를 떼어냄(peeling off)으로써 니켈층(33)-그래핀층(34)-PMMA층(35)-접착 테이프(36)의 적층체(30)를 기판(31)-이산화규소층(32)으로부터 분리하였는데, 이는 니켈층(33)과 이산화규소층(32)의 접착력이 상대적으로 약하기 때문에 가능한 일이다.
도 20을 참고하면, 니켈층(33)을 식각하여 제거한 다음, 적층체(30)의 남은 부분을 FeCl3에 담그고 물로 세정하여 그래핀층(34)이 완전히 노출되도록 하였다.
도 21을 참고하면, 적층체(30)의 그래핀층(34)이 보조 전극(990)이 없는 태양 전지(900)의 전면 전극(970) 및 상부 광전층(910)의 표면을 향하도록 한 다음, 적층체(30)를 태양 전지(900)에 접착하였다.
마지막으로, 접착 테이프(36)와 PMMA층(35)을 각각 메탄올과 아세톤을 사용하여 제거함으로써 태양 전지(900)를 완성하였다. 여기에서 그래핀층(34)이 보조 전극(990)이 된다.
이와 같이 제조한 실험예와 비교예의 태양 전지에 빛을 조사하고 집광비에 따른 태양 전지의 여러 가지 특성, 즉 단락 전류, 개방 전압, 충실도 및 효율을 측정하였다. 단, 집광 부재를 사용하여 집광비를 변화시키는 대신 입사광의 세기를 조절하였다.
도 22를 참고하면, 실험예와 비교예의 태양 전지가 거의 비슷한 단락 전류 특성을 나타내었다. 실험예의 경우 그래핀 보조 전극(990)으로 인하여 입사광의 투과도가 낮아지기 때문에 단락 전류가 떨어져야 하나 실제로는 그래핀 보조 전극(990)이 반사 방지막 역할을 하여 떨어진 투과도만큼 입사광의 세기를 보상했기 때문인 것으로 보인다.
도 23을 참고하면, 개방 전압 역시 실험예와 실시예가 거의 비슷한 특성을 나타내었다.
도 24를 참고하면, 집광비가 약 180 이하일 때는 실험예와 비교예의 충실도가 비슷하지만, 집광비가 약 180 이상이 되면 집광비가 커질수록 실험예의 충실도가 비교예의 충실도보다 높아지는 것으로 나타났다. 충실도는 저항과 관련된 특성으로 그래핀 보조 전극(990)으로 인해 전류 수송시의 면저항이 감소하였기 때문에 실험예의 충실도가 높아진 것으로 보인다.
도 25를 참고하면, 집광비가 약 180보다 작을 때는 실험예와 비교예가 비슷한 효율을 나타내지만, 집광비가 약 180 이상이 되면 집광비가 커질수록 실험예의 효율이 비교예의 효율보다 높아지는 것으로 나타났다.
이와 같이 실험예의 태양 전지에서는 그래핀 보조 전극을 통해 전류 수송시의 저항을 감소시켜 충실도와 그에 따른 효율을 높일 수 있다.
이상에서 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (20)

  1. 광전층,
    상기 광전층의 전면(前面)에 위치하는 복수의 전면 전극,
    상기 광전층 및 상기 전면 전극의 전면에 위치하는 투명 보조 전극, 그리고
    상기 광전층의 후면에 위치하는 후면 전극
    을 포함하는 태양 전지.
  2. 제1항에서,
    상기 보조 전극은 그래핀을 포함하는 태양 전지.
  3. 제2항에서,
    상기 태양 전지는 입사광을 집광하여 상기 광전층에 공급하는 집광 부재를 더 포함하는 태양 전지.
  4. 제3항에서,
    상기 집광 부재의 집광비는 180 이상인 태양 전지.
  5. 제2항에서,
    상기 광전층은 서로 다른 도전형의 제1 반도체막과 제2 반도체막을 포함하며,
    상기 제1 반도체막과 상기 제2 반도체막은 접합 구조를 이루는
    태양 전지.
  6. 제5항에서,
    상기 광전층은 상기 제1 반도체층과 상기 전면 전극 사이에 위치하며 상기 제1 반도체막과 이종 접합을 이루는 윈도막을 더 포함하는 태양 전지.
  7. 제6항에서,
    상기 광전층은 상기 제2 반도체막과 상기 후면 전극 사이에 위치하며 상기 제2 반도체막과 이종 접합을 이루는 후면 전계막을 더 포함하는 태양 전지.
  8. 제6항 또는 제7항에서,
    상기 윈도막과 상기 전면 전극 사이에 위치하며 상기 윈도막과 상기 전면 전극 사이의 전기 저항을 낮춰 주는 접촉층을 더 포함하는 태양 전지.
  9. 제2항에서,
    상기 보조 전극의 전면에 위치하는 반사 방지층을 더 포함하는 태양 전지.
  10. 차례로 적층되어 있는 복수의 광전층,
    상기 복수의 광전층 중 인접한 광전층 사이에 위치하는 적어도 하나의 중간층,
    상기 광전층의 전면에 위치하는 복수의 전면 전극,
    상기 광전층 및 상기 전면 전극의 전면에 위치하는 투명 보조 전극, 그리고
    상기 광전층의 후면에 위치하는 후면 전극
    을 포함하는 태양 전지.
  11. 제10항에서,
    상기 보조 전극은 그래핀을 포함하는 태양 전지.
  12. 제11항에서,
    상기 태양 전지는 입사광을 집광하여 상기 광전층에 공급하는 집광 부재를 더 포함하는 태양 전지.
  13. 제12항에서,
    상기 집광 부재의 집광비는 180 이상인 태양 전지.
  14. 제11항 내지 제13항 중 어느 한 항에서,
    상기 복수의 광전층 중 적어도 하나의 광전층은 서로 다른 도전형의 제1 반도체막과 제2 반도체막을 포함하며,
    상기 제1 반도체막과 상기 제2 반도체막은 접합 구조를 이루는
    태양 전지.
  15. 제14항에서,
    상기 적어도 하나의 광전층은 상기 제1 반도체막과 상기 전면 전극 사이에 위치하며 상기 제1 반도체막과 이종 접합을 이루는 윈도막을 더 포함하는 태양 전지.
  16. 제15항에서,
    상기 적어도 하나의 광전층은 상기 제2 반도체막과 상기 후면 전극 사이에 위치하며 상기 제2 반도체막과 이종 접합을 이루는 후면 전계막을 더 포함하는 태양 전지.
  17. 제16항에서,
    상기 광전층과 상기 전면 전극 사이에 위치하며 상기 윈도막과 상기 전면 전극 사이의 전기 저항을 낮춰 주는 접촉층을 더 포함하는 태양 전지.
  18. 제17항에서,
    상기 중간층은 P-N 접합 구조를 가지는 태양 전지.
  19. 제11항에서,
    상기 보조 전극의 전면에 위치하는 반사 방지층을 더 포함하는 태양 전지.
  20. 촉매층 위에 그래핀층을 형성하는 단계,
    상기 그래핀층 위에 전사용 기판을 부착하는 단계,
    상기 전사용 기판이 부착된 상기 그래핀층을 후면 전극, 광전층 및 복수의 전면 전극이 차례로 적층된 구조체의 전면에 부착하여 상기 복수의 전면 전극과 상기 광전층의 상부에 보조 전극을 형성하는 단계, 그리고
    상기 전사용 기판을 상기 보조 전극으로부터 제거하는 단계
    를 포함하는 태양 전지의 제조 방법.
KR1020120048619A 2012-05-08 2012-05-08 태양 전지 및 그 제조 방법 KR20130125114A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120048619A KR20130125114A (ko) 2012-05-08 2012-05-08 태양 전지 및 그 제조 방법
US13/649,483 US20130298976A1 (en) 2012-05-08 2012-10-11 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048619A KR20130125114A (ko) 2012-05-08 2012-05-08 태양 전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130125114A true KR20130125114A (ko) 2013-11-18

Family

ID=49547680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048619A KR20130125114A (ko) 2012-05-08 2012-05-08 태양 전지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20130298976A1 (ko)
KR (1) KR20130125114A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627782B1 (ko) * 2014-12-26 2016-06-08 전자부품연구원 결정질 태양전지

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583649B2 (en) 2015-06-22 2017-02-28 International Business Machines Corporation Thin film solar cell backside contact manufacturing process
CN105336807A (zh) * 2015-11-17 2016-02-17 新奥光伏能源有限公司 一种异质结太阳能电池及其制备方法与太阳能电池组件
US10432317B2 (en) * 2017-05-10 2019-10-01 International Business Machines Corporation Photovoltaic cell as energy source and data receiver
CN109449221B (zh) * 2018-12-28 2024-04-09 苏州腾晖光伏技术有限公司 一种石墨烯晶硅太阳电池及其制造方法
CN111276550A (zh) * 2019-11-11 2020-06-12 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 具有石墨烯透明电极的柔性太阳能电池及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100122724A1 (en) * 2008-11-14 2010-05-20 Emcore Solar Power, Inc. Four Junction Inverted Metamorphic Multijunction Solar Cell with Two Metamorphic Layers
CA2698367C (en) * 2007-09-07 2013-02-12 Quadra Solar Corporation Concentrated solar system
CN101527327B (zh) * 2008-03-07 2012-09-19 清华大学 太阳能电池
US20120325305A1 (en) * 2011-06-21 2012-12-27 International Business Machines Corporation Ohmic contact between thin film solar cell and carbon-based transparent electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627782B1 (ko) * 2014-12-26 2016-06-08 전자부품연구원 결정질 태양전지

Also Published As

Publication number Publication date
US20130298976A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
US8435825B2 (en) Methods for fabrication of nanowall solar cells and optoelectronic devices
TWI693722B (zh) 使用磊晶剝離之整合太陽能收集器及冷焊接合之半導體太陽能電池
US20080110486A1 (en) Amorphous-crystalline tandem nanostructured solar cells
US20070204901A1 (en) Photovoltaic cells based on nano or micro-scale structures
US11380808B1 (en) High efficiency quantum dot sensitized thin film solar cell with absorber layer
US20140224321A1 (en) Solar cell and method of fabricating the same
KR20130125114A (ko) 태양 전지 및 그 제조 방법
US9691927B2 (en) Solar cell apparatus and method of fabricating the same
KR101428146B1 (ko) 태양전지 모듈 및 이의 제조방법
KR101598779B1 (ko) 그래핀 핫 전자 나노 다이오드
WO2012057604A1 (en) Nanostructure-based photovoltaic cell
KR20130030122A (ko) 태양전지 및 이의 제조방법
Pandey et al. Rear contact silicon solar cells with a-SiCX: H based front surface passivation for near-ultraviolet radiation stability
KR101326970B1 (ko) 태양전지 모듈 및 이의 제조방법
KR20090065894A (ko) 탠덤 구조 ｃｉｇｓ 태양전지 및 그 제조방법
Tseng et al. Performance improvement mechanisms of pyramid-like via hole recessed GaAs-based solar cells grown on Si wafer
KR20130104347A (ko) 태양 전지 및 그 제조 방법
KR101459039B1 (ko) 박막형 태양전지 및 그 제조방법
KR101846337B1 (ko) 태양전지 및 이의 제조방법
US9685580B2 (en) Method of making photovoltaic cell
Chen Flexible Inorganic Photovoltaics
KR101440716B1 (ko) 무기 박막 태양전지 제조 방법 및 이를 이용하여 제조된 무기 박막 태양전지
KR101372026B1 (ko) 태양전지 및 이의 제조방법
KR101349417B1 (ko) 태양전지 및 이의 제조방법
KR20200081543A (ko) 다중접합 태양전지의 제조방법 및 이에 의해 제조된 다중접합 태양전지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid