KR20130115561A - 용량성 터치 패널의 전도체 패턴 구조 - Google Patents

용량성 터치 패널의 전도체 패턴 구조 Download PDF

Info

Publication number
KR20130115561A
KR20130115561A KR1020120037953A KR20120037953A KR20130115561A KR 20130115561 A KR20130115561 A KR 20130115561A KR 1020120037953 A KR1020120037953 A KR 1020120037953A KR 20120037953 A KR20120037953 A KR 20120037953A KR 20130115561 A KR20130115561 A KR 20130115561A
Authority
KR
South Korea
Prior art keywords
conductor
axial
axis
lines
cells
Prior art date
Application number
KR1020120037953A
Other languages
English (en)
Other versions
KR101379376B1 (ko
Inventor
칭-양 창
순-타 치엔
판종 장
Original Assignee
티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 filed Critical 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드
Priority to KR1020120037953A priority Critical patent/KR101379376B1/ko
Publication of KR20130115561A publication Critical patent/KR20130115561A/ko
Application granted granted Critical
Publication of KR101379376B1 publication Critical patent/KR101379376B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

용량성 터치 패널의 전도체 패턴 구조가 개시된다. 제 1축 전도체 어셈블리들 및 제 2축 전도체 어셈블리들은 기판의 표면상에 형성된다. 각각의 제 1축 전도체 어셈블리는 제 1축 전도 라인들에 의해 교차되는 복수의 제 1축 전도체 셀들을 포함한다. 각각의 제 2축 전도체 어셈블리는 제 2축 전도 라인들에 의해 교차되는 복수의 제 1축 전도체 셀들을 포함한다. 각각의 전도 라인들의 적어도 일부는 수평 방향으로 전도성이고 수직 방향으로 절연성이며 각각의 제 2축 전도 라인들은 각각 상응하는 제 1축 전도 라인들의 적어도 일부와 교차한다.

Description

용량성 터치 패널의 전도체 패턴 구조{CONDUCTOR PATTERN STRUCTURE OF CAPACITIVE TOUCH PANEL}
관련 특허의 교차 참조
본 특허는 2007년 8월 21일에 출원한 제 11/842,747의 부분계속출원(CIP) 특허이며, 이는 모든 목적을 위하여 여기에 전체로서 참조에 의해 통합된다.
본 발명은 터치 패널 장치 분야에 관한 것으로서, 더 구체적으로는 용량성 터치 패널의 전도체 패턴 구조에 관한 것이다.
터치 패널은 가전 제품, 통신, 및 전기 제품의 분야에 광범위하게 적용되어 왔다. 터치 패널의 일반적인 적용의 한 예는 휴대용 정보 단말기(PDA), 전기 제품, 혹은 게임기 등의 입력 인터페이스이다. 터치 패널과 디스플레이 패널의 통합의 현재 추세는 휴대용 정보 단말기 상의 원하는 기능을 실행하기 위하여 패널 상에 나타나는 제어 아이콘을 가리키기 위하여 사용자가 그들의 손가락 또는 스타일러스(stylus)를 사용하도록 허용한다. 터치 패널은 또한 공공을 위한 효율적인 작동 시스템을 제공하기 위하여 공공 정보 응답 시스템에 적용된다.
종래의 터치 패널은 입력 및 제어를 가져오기 위하여 사용자의 손가락 또는 스타일러스의 터치와 관련된 신호를 감지하기 위한 센싱 구역(sensing zone)이 분포되는 표면을 갖는 기판을 포함한다. 센싱 구역은 인듐 주석 산화물과 같은 투명 전도성 막으로 만들어지는데, 그 때문에 사용자는 장치의 작동을 가져오기 위하여 디스플레이상에 나타나는 특정 위치와 상응하는 투명 전도성 막을 터치할 수 있다.
일반적으로 가장 잘 알려진 터치 패널의 종류는 저항성 패널, 용량성 패널, 적외선 감지 패널, 전자기 감지 패널, 및 음향 감지 패널을 포함한다. 용량성 터치 패널은 터치 위치가 확인될 수 있는 가에 기초한 전류를 유도하기 위하여 투명 전극 및 인간 몸체의 정전기 사이에 기인하는 용량의 변화를 이용한다. 광 투명도, 경도, 정확도, 반응 시간, 터치 사이클, 작동 온도, 및 초기 힘에 있어서 용량성 터치 패널이 바람직하며 따라서 현재 가정 일반적으로 사용된다.
손가락 혹은 스타일러스가 터치 패널을 터치하는 위치를 검출하기 위하여, 다양한 용량성 터치 패널 기술들이 개발되었다. 한 예가 미국특허 제 6,970,160으로서, 이는 터치 민감 표면(touch-sensitive surface)상에 터치 위치를 검출하기 위하여 격자 터치 센싱 시스템(lattice touch-sensing system)을 개시한다. 격자 터치 센싱 시스템은 각각의 절연 재료에 의해 분리되는, 두 개의 용량성 터치 센싱 층을 포함할 수 있는데, 각각의 층은 실질적으로 평행한 전도성 소자를 포함하며, 두 개의 센싱 층의 전도성 소자는 실질적으로 서로 직각이다. 각각의 소자는 좁은 전도성의 직사각형 스트립(strip)과 함께 연결되는 일련의 다이아몬드 형태의 패치(patch)를 포함할 수 있다. 주어진 센싱 층의 각각의 전도 소자는 일 단 혹은 양 단에서 리드 라인(lead line)의 상응하는 세트의 리드 라인에 연결된다. 여기 신호(exitation signal)를 리드 라인의 상응하는 세트를 통하여 전도성 소자 세트 모두에 제공하기 위하여, 표면상에 터치가 발생할 때 센서 소자에 의해 발생되는 센싱 신호를 수신하기 위하여, 그리고 각각의 층에서 영향을 받는 바(bar)들의 위치를 기초로 하여 터치의 위치를 결정하기 위하여 또한 제어 회로가 포함될 수 있다.
미국특허 제 4,233,522는 터치 감지형 스위치 셀(touch sensitive switch cell)의 어레이(array)를 포함하는 용량성 터치 패널을 개시한다. 각각의 스위치 셀은 통상의 신호 소스에 의해 동력을 공급받는 일련의 연결된 커패시터의 첫 번째 및 두 번째 쌍, 커패시터의 첫 번째 쌍이 스위치 셀들의 첫 번째 그룹에서 열과 같이, 상응하는 첫 번째 복수의 신호 감지기에 연결되고, 커패시터의 두 번째 쌍이 스위치 셀들의 두 번째 그룹에서 행과 같이, 상응하는 두 번째 복수의 신호 감지기에 연결하기 위하여 배열되는 스위치 셀들의 어레이를 포함하며, 신호 스위치 셀의 커패시터의 각각의 쌍의 접속점은 몸체 또는 선택된 셀을 구동하기 위한 다른 터치 용량성 수단에 의해 지면에 선택적으로 결합된다.
미국특허 제 4,733,222는 전극의 어레이, 드라이브 라인의 어레이, 드라이브 신호 발생기, 및 센스 라인의 어레이를 포함하는 용량성 변화 감지형 터치 센싱 어레이 시스템을 개시한다. 각각의 전극은 전도성 탭의 연속적인 연결이며 전극 어레이의 열 혹은 행 중의 하나를 형성한다. 각각의 드라이브 라인은 복수의 전극과 용량성으로 결합된다. 드라이브 신호 발생기가 발생하며 대안의 신호 패키지를 드라이브 라인에 적용한다. 센스 라인은 복수의 전극과 용량성으로 결합되며 따라서 드라이브 신호가 드라이브 라인에 적용될 때 신호들은 전극으로부터 유래한다. 전극의 수는 드라이브 라인의 수 및 센스 라인의 수의 제품과 동일하다. 센스 라인의 신호들로부터 유래된 값을 기초로 하여, 마이크로프로세서는 작동자에 의한 터치와 관련된 정보를 제공한다
미국특허 제 5,880,411은 터치 센서 패드 상의 전도성 대상에 의해 만들어지는 위치를 인식하기 위한 방법을 개시한다. 터치 위치를 확인하기 위하여 신호들이 호스트의 제어 회로로 보내진다. 미국특허 제 6,414,671 및 5,374,787도 동일한 기술을 개시한다.
미국특허 제 7,030,860은 특히 전기 장치로의 입력에 적합한 투명한 용량성 센싱 시스템을 개시한다. 특히, 만일 디스플레이 위에 손가락 위치 및 접촉 부위를 감지하기 위하여 액정 디스플레이 스크린과 같은 디스플레이의 상부 상에 오버레이되면, 용량성 센서는 또한 그래픽 사용자 인터페이스를 위한 입력 장치로서 사용될 수 있다.
미국특허 제 5,459,463은 대상을 감지 부위에 가까이 위치하도록 하기 위한 장치 및 장치를 통합한 투명 키보드를 개시한다. 장치는 서로 평행하게 감지 구역으로 확장하는 라인을 형성하기 위하여 연결되는 감지 구역의 첫 번째 세트, 그리고 라인에 수직으로 확장하는 컬럼을 형성하기 위하여 서로 연결되는 감지 구역의 두 번째 세트, 전기 신호를 라인과 컬럼에 적용하는 스캐닝 장치, 및 스캐닝 장치에 의해 대상의 위치를 결정하기 위한 수단을 포함한다.
미국특허 제 6,498,590은 안테나가 형성되는 표면을 포함하는 다중 사용자 터치 시스템을 개시한다. 전송기가 각각의 안테나에 확인가능한 신호를 유일하게 전송한다. 수신기들이 서로 다른 사용자에 용량성으로 결합되며, 수신기들은 유일하게 확인가능한 신호들을 수신하도록 설정된다. 프로세서는 그리고 나서 다중 사용자가 동시에 어떤 안테나를 터치할 때 특정 안테나를 특정 사용자와 연결한다.
미국특허 제 5,847,690은 통합 디스플레이 및 센싱 장치를 개시하는데, 이는 평평한 패널 디스플레이 스크린상에 입력을 감지하기 위하여 액정 디스플레이 모듈의 액정 디스플레이 모듈 소자들을 통합한다.
위에서 설명된 모든 종래 기술들은 터치 패널 상에 사용자의 터치를 감지하는 기술을 제공하고 모두 터치 센싱 소자의 구조를 포함한다. 그러나, 이러한 알려진 장치들은 모두 층들 사이의 용량성 효과를 가져오기 위하여 절연 재료와 함께 서로 떨어져 있는 두 개의 용량성 센싱 층을 포함하는 구성이다. 이는 패널의 구조를 매우 두껍게 만들고 따라서 소형화 추세에 반한다. 게다가, 종래의 용량성 터치 패널은 각각 두 개의 용량성 센싱 층이 형성되는 양 표면상에 기판을 포함한다. 이러한 점에서, 바이어스(vias)로서 제공하기 위하여 기판상에 관통 홀이 반드시 형성되어야 하며 센싱 층의 전도체 소자들을 적절하게 연결하기 위하여 회로 층 형성이 적용되어야만 한다. 이는 용량성 터치 패널의 제조를 복잡하게 한다.
따라서, 위에서 언급한 종래의 용량성 터치 패널의 단점들을 극복하는 용량성 터치 패널을 갖는 것이 바람직하다.
따라서, 본 발명의 목적은 복수의 제 1축 전도체 어셈블리(first-axis conductor assembly) 및 복수의 제 2축 전도체 어셈블리를 구성하는, 얇은 전도체 패턴 구조를 포함하는 용량성 터치 패널을 제공하는 것으로서, 각각의 전도체 어셈블리는 전도 라인(conduction line)에 의해 교차되는 복수의 전도체 셀들을 포함하며, 서로 다른 축으로 확장하는 상기 전도 라인들은 절연 층에 의해 서로 분리된다.
본 발명의 또 다른 목적은 제 1축 전도체 어셈블리들 및 제 2축 전도체 어셈블리를 구성하는 전도체 패턴 구조를 포함하는 용량성 터치 패널을 제공하는 것으로서, 두 전도체 어셈블리들 모두 전도 라인들에 의해 연결되고, 전도체 셀들 및 전도 라인은 일반적인 투명 전도체 층을 제조하기 위하여 알려진 과정에 의해 동일한 기판의 표면상에 형성되며, 그것에 의해 사용자가 터치 패널의 표면을 터치할 때, 사용자에 의해 터치된 제 1축 전도체 어셈블리들 및 제 2축 전도체 어셈블리들이 그것들의 인접한 전도체 셀들 사이에 용량성 효과를 유도한다.
본 발명에 따라, 위에서 설명된 종래의 용량성 터치 패널의 단점들을 극복하기 위한 해결책은 실질적으로 서로 직각인 방향으로 확장하며 복수의 균등한 간격의 제 1축 전도체 셀들과 균등한 간격의 제 2축 전도체 셀들을 포함하는 복수의 제 1축 전도체 어셈블리 및 복수의 제 2축 전도체 어셈블리, 그리고 제 1축 전도 라인들 및 각각 제 1축을 따르는 제 1축 전도체와 제 2축을 따르는 제 2축 전도체를 교차하는 제 2축 전도 라인들을 포함하는, 기판의 표면상에 전도체 패턴 구조가 형성되며, 제 1축 전도 라인을 관련된 제 2축 전도 라인으로부터 분리하기 위하여 각각의 제 1축 전도 라인을 덮기 위한 절연 층이 제공된다는 것이다.
본 발명에 따라, 용량성 터치 패널의 전도체 패턴 구조를 구성하는, 복수의 제 1축 전도체 어셈블리 및 복수의 제 2축 전도체 어셈블리가 기판의 표면상에 형성되며, 그것에 의해 구조를 단순화하고 구조의 두께를 감소시킨다. 서로 인접한 제 1축 전도체 어셈블리들의 전도체 셀들 및 제 2축 전도체 어셈블리들의 전도체 셀들이 사용자의 손가락에 의해 터치될 때, 사용자의 손가락이 놓인 인접한 전도체 셀들의 부위에 응답하여, 용량성 변화 신호가 유도되며, 그리고 나서 사용자의 손가락이 터치한 패널의 위치를 확인하기 위하여 제어 회로에 적용된다. 전도체 패턴 구조의 제 1축 전도체 어셈블리들 및 제 2축 전도체 어셈블리들은 일반적인 회로 설치 기법에 의해 기판의 단지 한 표면 상에만 형성될 수 있다. 따라서 본 발명은 높은 투과율 및 저비용의 간단한 과정으로 실행될 수 있다.
통상의 지식을 가진 자들에게 첨부된 도면들을 참조하여 다음의 그것들의 바람직한 실시 예들을 설명함으로써 본 발명은 자명해질 것이다.
도 1은 본 발명의 제 1 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 2는 본 발명이 용량성 터치 패널의 전도성 패턴 구조 일부의 배경도이다.
도 3은 도 2의 라인 3-3을 따라 절단된 단면도이다.
도 4는 도 2의 라인 4-4를 따라 절단된 단면도이다.
도 5는 본 발명에 따른 용량성 터치 패널 상에 하나의 포인트를 물리적으로 맞물린 사용자의 손가락을 도시한다.
도 6은 본 발명의 용량성 터치 패널 상의 다른 포인트를 물리적으로 맞물린 사용자의 손가락을 도시한다.
도 7은 복수의 제 1축 전도체 셀, 제 1축 전도 라인, 신호 전송 라인, 및 제 2축 전도체 셀이 형성되는 기판의 표면의 개략도를 도시한다.
도 8은 도 7의 단계 후에, 절연 층이 동일한 제 1축 전도 라인을 덮기 위하여 형성되는 기판 표면의 개략도를 도시한다.
도 9는 도 8의 단계 후에, 동일한 제 2축 전도체 어셈블리의 인접한 제 2축 전도체 셀들의 각각의 쌍 사이를 연결하기 위하여 제 2축 전도 라인이 형성되는 기판 표면의 개략도를 도시한다.
도 10은 본 발명의 두 번째 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 11은 본 발명의 세 번째 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 11a는 세 번째 실시 예에 적용된 제 1축 전도 라인(33)의 단면도이다.
도 12는 본 발명의 네 번째 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 12a는 네 번째 실시 예에 적용된 제 1축 전도 라인(33)의 단면도이다.
도 13은 본 발명의 다섯 번째 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 13a는 다섯 번째 실시 예에 적용된 제 2축 전도 라인(53)의 단면도이다.
도 13b는 여섯 번째 실시 예에 적용된 제 2축 전도 라인(53)의 단면도이다.
도 14는 본 발명의 일곱 번째 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 14a는 일곱 번째 실시 예에 적용된 제 1축 전도 라인(33) 및 제 2축 전도 라인(53)의 3차원 도이다.
도 15는 본 발명의 여덟 번째 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조의 평면도이다.
도 15a는 여덟 번째 실시 예에 적용된 제 1축 전도 라인(33) 및 제 2축 전도 라인(53)의 3차원 도이다.
도면들, 특히 본 발명의 제 1 실시 예에 따른 용량성 터치 패널의 전도체 패턴 구조를 도시한 도 1 및 용량성 터치 패널의 전도체 패턴 구조 일부의 배경도를 도시한 도 2를 참조하면, 일반적으로 참조번호 12로 지정된 전도체 패턴 구조가 기판(1)의 표면(11) 상에 형성된다. 전도체 패턴 구조(12)는 "제 1축 전도체 어셈블리"로 언급될, 제 1축을 따라 확장하는 복수의 전도체 어셈블리(13) 및 "제 2축 전도체 어셈블리"로 언급될, 제 2축을 따라 확장하는 복수의 전도체 어셈블리(14)를 포함한다. 제 1축 전도체 어셈블리(13) 각각은 다른 제 1축 전도체 어셈블리와 평행하며, 제 2축 전도체 어셈블리(14) 각각은 다른 제 2축 전도체 어셈블리와 평행하다. 제 1축 전도체 어셈블리들(13)은 실질적으로 제 2축 전도체 어셈블리들(14)에 직각이다. 그러나, 제 1축 전도체 어셈블리들(13) 및 제 2축 전도체 어셈블리들(14)이 직각이 아닌 그것들 사이의 끼인 각에서 기판(1)의 표면(11) 상에 배열될 수 있다는 것은 자명하다.
각각의 제 1축 어셈블리들(13)은 실질적으로 균등한 간격을 두는 방식으로 기판(1)의 표면(11) 상에 도면에서 "X"로 지정된, 제 1축을 따라 배열되는 복수의 제 1축 전도체 셀들(131)을 포함하며 인접한 제 1축 전도체 어셈블리들(13) 및 인접한 제 1축 전도체 셀들(131) 사이에 배치 구역(disposition zone, 15)이 정해진다.
제 1축 전도 라인(132)은 제 1축(X)을 따라 위치되는 인접한 제 1축 전도체 셀들(131) 사이를 연결하는데 따라서 제 1축(X)을 따라 제 1축 전도체 셀들(131)은 제 1축 전도체 어셈블리들(13)을 형성하기 위하여 전기적으로 함께 연결된다. 바꾸어 말하면, 동일한 제 1축 전도체 어셈블리(13)의 제 1축 전도체 셀들(131)은 제 1축 전도 라인(132)에 의해 캐스케이드(cascade)로 함께 연결된다. 각각의 제 1축 전도체 어셈블리(13)는 나아가 회로 기판에 놓인 제어 회로로 신호를 전송하기 위하여 신호 전송 라인(16a)에 연결된다.
각각의 전도 라인(132)은 절연 덮개 층(17)으로 덮여 있는 표면(133)을 갖는데, 이는 전기 절연의 특징을 갖는 재료, 바람직하게는 이산화 규소(silicon dioxide)와 같은, 투명 절면 재료로 만들어진다. 각각의 제 2축 전도체 어셈블리(14)는 기판(1)의 표면(11) 상에 실질적으로 균등한 간격을 두는 방식으로, 도면에서 "Y"로 지정된, 제 2축을 따라 배열되는 복수의 제2축 전도체 셀(141)을 포함한다. 각각의 제 2축 전도체 셀은 각각의 제 2축 전도체 셀 배치 구역(15)에 설정된다.
제 2축 전도 라인(142)은 제 2축(Y)을 따라 위치되는 인접한 제 2축 전도체 셀들(141) 사이를 연결하며 각각의 절연 층(17)을 가로질러 확장하는데 따라서 동일한 제 2축 전도체 어셈블리(14)의 제 2축 전도체 셀들(141)은 함께 연결된다. 바꾸어 말하면, 동일한 제 2축 전도체 어셈블리(14)의 제 2축 전도체 셀들(141)은 제 2축 전도 라인들(142)에 의해 캐스케이드로 함께 연결된다. 각각의 제 2축 전도체 어셈블리(13)는 나아가 제어 회로로 신호를 전송하기 위하여 신호 전송 라인(16b)에 연결된다.
또한 도 2의 라인 3-3을 따라 절단된 단면을 도시한 도 3, 및 도 2의 라인 4-4를 따라 절단된 단면을 도시한 도 4를 참조하면, 제 1축 전도체 셀들(131), 제 1축 전도 라인들(132), 제 2축 전도체 셀들(141), 및 제 2축 전도 라인들(142)은 투명한 전도성 재료로 만들어진다. 각각의 제 1축 전도 라인(132) 및 제 2축 전도 라인(142) 사이에 절연 층(17)이 위치되며 따라서 제 2축 전도체 어셈블리(14)의 인접한 제 2축 전도체 셀들(141)을 연결하는 제 2축 전도 라인(142)은 상호 절연 방식으로 각각의 제 1축 전도 라인(132)을 가로질러 확장한다.
기판(1)은 유리 기판일 수 있으며, 제 1축 전도체 어셈블리들(13)과 제 2축 전도체 어셈블리들(14), 그리고 제 1축 및 제 2축 전도 라인들(132, 142)은 인듐 주석 산화물 전도성 필름과 같은, 투명한 전도성 필름으로 만들어진다. 도시된 실시 예에서, 제 1축 전도체 셀들(131) 및 제 2축 전도체 셀들(141)은 실질적으로 육각형의 기하학 윤곽의 형태이다. 효율적인 전도체 표면의 최적 분포를 가져오기 위하여 전도체 셀들(131, 141)이 다른 기하학 윤곽의 형태일 수 있다는 것은 자명하다.
도 5는 본 발명에 따라 용량성 터치 패널 상에 하나의 포인트를 물리적으로 맞물린 사용자의 손가락을 설명하며, 도 6은 본 발명의 용량성 터치 패널 상의 다른 포인트를 물리적으로 맞물린 사용자의 손가락을 설명한다. 사용자가 본 발명의 용량성 터치 패널 상에, "A"로 지정된 접촉 부위(포인트)를 터치하기 위하여 손가락을 놓을 때, 접촉 부위(A)로 덮여 있는, 제 1축 전도체 어셈블리(13)의 제 1축 전도체 셀(131) 및 제 2축 전도체 어셈블리(14)의 제 2축 전도체 셀(141)은 그것들 사이에 커패시터 효과(capacitor effect)를 유도하며 그것 때문에 야기되는 신호는 신호 전송 라인들(16a, 16b)을 통하여 제어 회로로 전송된다. 제어 회로는 그때 접촉 부위(A)에 기판(1)의 표면(11) 상의 어떤 포인트가 설정되는가를 결정하기 위하여 계산(computation)을 실행할 수 있다.
사용자가 다른 접촉 부위(B)로 손가락을 이동할 때, 접촉 부위(B)로 덮여 있는, 제 1축 전도체 어셈블리(13)의 제 1축 전도체 셀(131) 및 제 2축 전도체 어셈블리(14)의 제 2축 전도체 셀(141)은 그것들 사이에 커패시터 효과를 유도하며 변화가 발생하는데, 이는 신호 전송 라인들(16a, 16b)을 통하여 제어 회로로 전송되는 신호를 유도한다. 제어 회로는 그때 접촉 부위(B)에 기판(1)의 표면(11) 상의 어떤 포인트가 설정되는가를 결정하기 위하여 계산을 실행할 수 있다.
도 7 및 8은 본 발명에 따른 용량성 터치 패널의 전도체 패턴의 제조 단계를 나타내는 개략적인 정면도인데, 상기 도 7은 복수의 제 1축 전도체 셀(131), 제 1축 전도 라인(132), 신호 전송 라인들(16a, 16b), 및 제 2축 전도체 셀들(141)이 방금 형성된 기판의 표면의 개략도를 도시하며, 도 8은 도 7의 단계 후에, 각각의 제 1축 전도 라인(132)의 표면을 덮기 위하여 절연 덮개 층(17)이 형성되는 기판 표면의 개략도를 도시한다. 또한, 도 9는 그것들에 의해 본 발명에 따른 터치 패널의 전도체 패턴 구조의 제조를 완료하기 위하여 도 8의 단계 후에, 동일한 제 2축 전도체 어셈블리의 인접한 제 2축 전도체 셀들(141) 각각의 쌍들 사이를 연결하기 위하여 제 2축 전도 라인(142)이 형성되는 기판 표면의 개략도를 도시한다.
전도체 패턴 구조(12)의 제조는 에칭(etching), 스퍼터링(sputtering), 스크린 인쇄와 같은, 알려진 기법으로 실행될 수 있다. 다음과 같은 전도체 패턴 구조의 제조를 위하여 에칭이 바람직한 것으로 고려된다. 무엇보다도, 인듐 주석 산화물 전도성 필름이 바람직한, 전도체 필름이 깨끗한 기판(1)의 표면(11) 상에 형성된다. 그 후에, 에칭 마스크 인쇄 과정을 실행하기 위하여 스크린 인쇄가 사용된다.
에칭 마스크 인쇄 과정 후에, 표면(11) 상에 에칭이 실행되며, 뒤이어 필름 스트리핑(film stripping)이 실행된다. 따라서, 모두 투명하고 전기적으로 전도성인, 제 1축 전도체 어셈블리들(13)의 제 1축 전도체 셀들(131), 제 1축 전도 라인들(132), 및 제 2축 전도체 어셈블리들(14)의 제 2축 전도체 셀들(141)이 도 7에 도시된 것과 같이, 기판 표면(11) 상에 형성된다. 이 시점에서, 동일한 제 1축 전도체 어셈블리들(13)의 모든 제 1축 전도체 셀들(131)은 전기적으로 함께 연결되며 제 1축 전도체 어셈블리들(13)은 나아가 복수의 신호 전송 라인(16a)에 연결된다.
그 후에, 도 8에 도시된 것과 같이, 각각의 제 1축 전도 라인(132)의 표면을 덮기 위하여 절연 덮개 층(17)이 적용된다. 그리고 나서, 제 2축 전도 라인들(142)의 위치를 한정하기 위하여 인쇄 기법으로 마스크가 형성되며, 제 2축 전도 라인들(142)을 형성하기 위하여 투명한 전도성 층의 적용이 뒤따르는데 그것에 의해 제 2축(Y)을 따라 인접한 제 2축 전도체 셀들은 제 2축 전도 라인들(142)에 의해 도 9에 도시된 것과 같이, 각각의 절연 층(17)을 넘고 가로질러 확장하는 각각의 제 2축 전도 라인들(142)과 연결된다. 일단 단계가 수행되면, 동일한 제 2축 전도체 어셈블리들(14)의 모든 제 2축 전도체 셀들(141)은 전기적으로 함께 연결되며 제 2축 전도체 어셈블리들(14)은 신호 전송 라인들(16b)에 연결된다.
기판 표면상에 전도체 셀들 및 전도 라인들을 형성하기 위하여 위에서 설명된 에칭 기법이 취해질 때, 전도체 패턴 구조를 유사하게 형성하기 위하여 서로 다른 패턴이 서로 다른 에칭 마스크에 의해 정의되는 에칭 부위와 함께 형성될 수 있다. 예를 들면, 첫 번째 에칭 단계에서, 제 1축 전도체 어셈블리들(13)의 제 1축 전도체 셀들(131) 및 제 1축 전도 라인들(132)만이 기판 표면(11) 상에 형성되나, 제 2축 전도체 어셈블리들(14)의 제 2축 전도체 셀들(141)은 아니다. 그 후에, 기판 표면(11) 상에 제 2축 전도체 셀들(141) 및 제 2축 전도 라인들(142)을 형성하기 위하여 동일한 에칭 기법이 다시 취해지는데, 이때 제 2 전도 라인들(142)은 관련된 절연 층(17)의 표면을 넘고 가로질러 확장한다.
이전에 설명된 실시 예에서, 제 1축 전도체 셀들 및 제 2축 전도체 셀들은 용량성 터치 패널의 전도체 패턴 구조를 구성하기 위하여 각각 어레이 내의 기판상에 형성된다. 동일한 철학을 기초로 하여, 용량성 터치 패널의 전도체 패턴 구조를 구성하기 위하여 소수의 전도체 셀들이 또한 사용될 수 있다. 이는 본 발명의 두 번째 실시 예로서 도 10에 도시되는데, 상기 두 개의 인접한 제 1축 전도체 셀들(31, 32)이 기판(1)의 표면(11) 상에 형성되며 신호 전송 라인(34)이 전도체 셀(32)에 연결된다. 제 1축 전도 라인(33)은 인접한 제 1축 전도체 셀들(31, 32) 사이를 연결한다. 제 1축 전도 라인(33)의 표면상에 절연 층(34)이 형성된다.
제 1축 전도체 셀들(31, 32)과 다른 축을 따라, 두 개의 인접한 제 2축 전도체 셀들(51, 52)이 배열되며 절연 층(4)의 표면을 넘고 가로질러 확장함으로써 제 2축 전도 라인들(53)이 인접한 두 개의 제 2축 전도체 셀들(51, 52) 사이를 연결한다. 전도체 셀(52)은 또한 신호 전송 라인(34)에 연결된다.
도 11 및 도 11a는 본 발명의 세 번째 실시 예의 용량성 터치 패널의 전도체 패턴 구조를 도시한다. 도 11을 참조하면, 제 1축 전도체 셀들(31, 32)은 제 1축 전도 라인(33)에 의해 연결된다. 제 2축 전도체 셀들(51, 52)은 제 2축 전도 라인들(53)에 의해 연결되며, 제 1축 전도 라인들(33)은 제 2축 전도 라인들(53)을 교차한다. 제 1축 전도 라인들(33)의 상부 표면은 제 1축 전도 라인들(33)을 제 2축 전도 라인들과 절연되도록 하기 위하여 도 11에 도시된 것과 같이 절연 층(332)을 형성하기 위한 절연 처리에 의해 진행된다. 바람직하게는, 제 1축 전도 라인들(33) 및 제 2축 전도 라인들(53)은 구리, 알루미늄, 철, 주석, 또는 은 또는 혼합물 혹은 전기적 특성에서 절연성이 있는 다른 금속 산화물일 수 있으며 절연 처리는 산화 처리 또는 산성화 처리 또는 알칼리화 처리일 수 있다. 바람직하게는, 제 1축 전도 라인들(33)은 미량 금속으로 만들어진다. 도 11a에 도시된 절연 층(332)은 다음의 단계에 의해 형성될 수 있다: 유리와 같은 단단한 투명 기판(도시되지 않음) 상에 제 1축 전도 라인들(33)을 형성하는 단계, 제 1축 전도 라인들(33)을 갖는 단단한 기판을 짧은 시간 동안 산화 대기에 노출시키는 단계. 이 기간 동안, 제 1축 전도 라인(33)의 상부 표면은 상부 표면상에 금속 산화물 층(332)을 형성하기 위하여 산화된다.
상부 표면상에 형성되는 절연 층(332)과 함께, 각각의 제 1축 전도 라인들(33)은 제 1축 전도성 셀들(31 및 32)을 전기적으로 연결하고 제 2축 전도 라인들(53)과 절연하기 위하여 수직 방향(오른쪽-왼쪽 방향)으로 전도성이며 수직 방향(위쪽-아래쪽 방향)으로 절연성이다. 따라서, 제 1축 전도 라인 및 제 2축 전도 라인 사이에 절연 소자를 배치할 필요가 없으며, 용량성 터치 패널의 전도체 패턴 구조의 두께는 감소되며 제 1축 전도 라인들 및 제 2축 전도 라인들 사이에 절연 소자를 배치하는 과정을 고려할 필요가 없기 때문에 제조 과정이 단순화되며 전도체 패턴 구조를 제조하기 위한 경비가 감소될 수 있다.
도 12는 네 번째 실시 예의 용량성 터치 패널의 전도성 패턴 구조를 도시한다. 일반적인 구조는 세 번째 실시 예와 유사하며, 차이는 절연 층(332)이 제 1축 전도 라인들(33)의 전체 표면을 덮지 않는다는 점이다. 도 12a에 도시된 것과 같이, 제 1축 전도 라인들(33)의 상부 표면상에 절연 층(331)이 형성되며 제 1축 전도 라인들(33)의 일부를 덮는다. 바람직하게는, 제 1축 전도 라인들(33)의 교차 부위상에 절연 층(332)이 형성되며 교차 부위보다 넓다. 도 12a에 도시된 절연 층(331)은 다음의 단계에 의해 형성될 수 있다: 단단한 기판의 표면상에 제 1축 전도 라인들(33)을 형성하는 단계, 교차 부위를 제외하고 제 1축 전도 라인들의 상부 표면을 덮기 위하여 차단 층(shielding layer)을 배치하는 단계, 제 1축 전도 라인들(33) 및 차단 층을 갖는 단단한 기판을 짧은 시간 동안 산화 대기에 노출하는 단계, 그리고 나서 차단 층을 제거하는 단계.
다섯 번째와 여섯 번째 실시 예가 도 13과 도 13a, 13b에 도시된다. 전도성 패턴 구조들은 도 12 및 도 12a에 도시된 네 번째 실시 예와 유사하다. 차이는 제 2축 전도 라인들(53)의 하부 표면상에 절연 층(531)이 형성된다는 점이다.
대안의 실시 예에서, 제 1축 전도 라인들(33)의 상부 표면 및 제 2축 전도 라인들(53)의 하부 표면 중 하나 또는 모두는 지속적인 절연 층 혹은 절연 층 일부를 포함할 수 있다. 통상의 지식을 가진 자들은 이러한 변형들이 본 발명의 정신 및 범위 내에 있다는 것을 이해할 것이다.
도 14 및 14a는 일곱 번째 실시 예의 용량성 터치 패널의 전도체 패턴 구조를 도시한다. 도 14에 도시된 것과 같이, 용량성 패턴 구조는 세 번째 실시 예와 유사하다. 변형은 제 1축 전도 라인들(33)이 이등방성(anisotropic) 전도성 재료로 만들어지고 제 1축 전도 라인들(33)의 상부 표면상에 또는 제 2축 전도 라인들(53)의 하부 표면상에 절연 층이 없다는 것이다. 도 14a는 본 실시 예에 적용된 제 1축 전도 라인들(33) 및 제 2축 전도 라인들(53)의 3차원 도를 도시한다. 3차원 좌표계에서, 제 1축 전도 라인들(33)은 A-A 방향(X 방향) 및 B-B 방향(Y 방향)으로 전기적으로 전도성이며, C-C 방향(Z 방향)으로 전기적으로 절연성이다. 제 1축 전도 라인들(33)은 이등방성 탄소 나노 튜브 구성 또는 절연 표면을 갖는 이등방성 전도성 금속 필름과 같은 이등방성 전도성 재료로 만들어질 수 있으며, 바람직하게는, 제 1축 전도 라인들(33)은 이등방성 전도성 필름으로 만들어질 수 있다. 이등방성 전도성 필름은 절연 접착제 수지에 전도성 입자를 추가함으로써 형성될 수 있다. 그리고 절연 접착 수지는 폴리비닐 부티랄(polyvinyl butyral), 폴리비닐 포르말(polyvinyl formal), 폴리비닐 아세탈(polyvinyl acetal), 폴리아미드(polyamide), 페녹시 수지(phenoxy resin), 폴리설폰(pokysulfone), 에폭시 기반의 수지 또는 아크릴 기반의 수지와 같은, 열경화성 수지 혹은 그것들의 혼합물로부터 선택될 수 있으며 전도성 입자들은 탄소, 은, 구리, 니켈, 금, 주석, 아연, 백금, 팔라듐(palladium), 철, 텅스텐, 몰리브덴, 탄소 나노 튜브 또는 그것들의 혼합물로부터 선택될 수 있으며, 전도성 입자들의 형태는 구형, 타원형, 실린더형 또는 결정질형(crystalline)일 수 있다. 제 1축 전도 라인들(33)은 고분자 중합체(macromolecular polymer)와 전도성 입자의 구성과 같은 이등방성 전도성 접착제로 만들어질 수 있으며, 고분자 중합체는 에폭시 기반의 수지로부터 선택될 수 있으며, 전도체 입자들은 탄소, 은, 구리, 니켈, 금, 주석, 아연, 백금, 팔라듐, 철, 텅스텐, 몰리브덴, 탄소 나노 튜브 또는 그것들의 혼합물로부터 선택될 수 있다.
도 15 및 도 15a는 본 발명의 전도성 패턴 구조의 여덟 번째 실시 예를 도시한다. 용량성 패턴 구조는 도 14에 도시된 일곱 번째 실시 예와 유사하다. 변형은 제 1축 전도 라인(33)이 이등방성 전도 재료로 만들어진 이등방성 부(34)를 포함한다는 점이다. 도 15a에 도시된 것과 같이, 이등방성 부(34)는 제 1축 전도 라인들(33)과 제 2축 전도 라인들(53)의 교차 지점에 위치하며, 바람직하게는 교차 부위보다 약간 좁다. 이등방성 부(34)는 일곱 번째 실시 예에 설명된 것과 같이 제 1축 전도 라인들에 적용된 이등방성 전도 재료로 만들어질 수 있다.
위에서 설명된 일곱 번째 및 여덟 번째 실시 예와 유사한 전도체 패턴 구조에 있어서, 제 1축 전도 라인들 및 제 2축 전도 라인들 중 하나는 오른쪽에서 왼쪽 방향(도 14a에 도시된 것과 같이 A-방향)으로 전도성이며 위에서 아래 방향(도 14a에 도시된 것과 같이 C-C 방향)으로 절연성이기 때문에, 따라서 제 1축 전도 라인들은 제 2축 전도 라인과 절연이며, 제 1축 전도 라인 및 제 2축 전도 라인의 교차 지점 사이에 절연 소자를 배치할 필요가 없다. 따라서, 용량성 터치 패널의 전도체 패턴 구조의 두께는 감소될 수 있다. 동시에, 제 1축 전도 라인 및 제 2축 전도 라인의 교차 지점에 절연 소자를 배치하는 과정이 생략될 수 있기 때문에 전도체 패턴 구조를 위한 제조 과정은 단순화되며, 전도체 패턴 구조를 제조하기 위한 경비가 감소된다.
대안의 실시 예에서, 제 1축 전도 라인들 및 제 2축 전도 라인들 중의 하나 또는 그것들 모두는 이등방성 전도성 재료로 만들어지거나, 혹은 제 1축 전도 라인들 또는 제 2축 전도 라인들의 일부는 이등방성 전도성 재료로 만들어진다. 통상의 지식을 가진 자들은 이러한 모든 변형들이 본 발명의 정신 및 범위 내에 있다는 것을 이해할 것이다.
비록 본 발명이 그것들의 바람직한 실시 예들을 참조하여 설명되었으나, 통상의 지식을 가진 자들에게 첨부된 청구항들에 의해 정의되는 본 발명의 범위를 벗어나지 않고 다양한 변형 및 변경들이 만들어질 수 있다는 것은 자명하다.
1 : 기판
11 : 기판 표면
12 : 전도체 패턴 구조
13 : 제 1축 전도체 어셈블리
14 : 제 2축 전도체 어셈블리
15 : 배치 구역
16a, 16b : 신호 전송 라인
17 : 절연 덮개 층
31, 32 : 제 1축 전도체 셀
33 : 제 1축 전도 라인
34 : 신호 전송 라인
51, 52 : 제 2축 전도체 셀
53 : 제 2축 전도 라인
131 : 제 1축 전도체 셀
132 : 제 1축 전도 라인
141 : 제 2축 전도체 셀
142 : 제 2축 전도 라인
332 : 절연 층
531 : 절연 층

Claims (18)

  1. 각각 제 1축을 따라 단단한 기판의 표면상에 배열되는 복수의 제 1축 전도체 셀들을 포함하는, 복수의 제 1축 전도체 어셈블리;
    각각의 제 1축 전도체 어셈블리의 제 1축 전도체 셀들의 인접한 전도체 셀들 사이를 각각 연결하는 복수의 제 1축 전도 라인;
    각각 제 2축을 따라 단단한 기판의 표면상에 배열되는 복수의 제 2축 전도체 셀들을 포함하는, 복수의 제 2축 전도체 어셈블리;
    각각의 제 1축 전도체 어셈블리의 제 1축 전도체 셀들의 인접한 전도체 셀들 사이를 각각 연결하며 각각 제 1축 전도 라인들과 교차하는 복수의 제 1축 전도 라인;을 포함하는 용량성 터치 패널의 전도체 패턴 구조에 있어서,
    상기 제 1축 전도체 셀들 및 상기 제 2축 전도체 셀들은 투명한 전도성 재료로 만들어지며 각각의 제 1축 전도 라인들의 적어도 일부는 수평 방향으로 전도성이고 수직 방향으로 절연성이며 각각의 제 2축 전도 라인들은 각각 상응하는 제 1축 전도 라인들의 적어도 일부와 교차하며;
    상기 전도체 패턴 구조는 디스플레이 패널에 적용되고 디스플레이 패널 상에 나타나는 정보는 사용자에게 보일 수 있도록 하는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  2. 제 1항에 있어서, 상기 각각의 제 1축 전도 라인의 상부 표면의 적어도 일부는 각각의 제 1축 전도 라인의 상부 표면의 적어도 일부 상에 절연 코팅을 형성하기 위하여 표면 절연 처리에 의해 진행되는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  3. 제 1항에 있어서, 상기 각각의 제 2축 전도 라인의 하부 표면의 적어도 일부는 상기 제 2축 전도 라인의 하부 표면의 적어도 일부 상에 절연 코팅을 형성하기 위하여 절연 처리에 의해 진행되는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  4. 제 2항에 있어서, 상기 제 1축 전도 라인들은 상기 각각의 제 1축 전도 라인의 상부 표면의 적어도 일부 상에 형성되는 절연 금속 산화물 코팅을 갖는 금속으로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  5. 제 4항에 있어서, 상기 제 1축 전도 라인들은 구리, 알루미늄, 철, 주석, 또는 은 또는 혼합물로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  6. 각각 제 1축을 따라 단단한 기판의 표면상에 배열되는 복수의 제 1축 전도체 셀들을 포함하는, 복수의 제 1축 전도체 어셈블리;
    각각의 제 1축 전도체 어셈블리의 제 1축 전도체 셀들의 인접한 전도체 셀들 사이를 각각 연결하는 복수의 제 1축 전도 라인;
    각각 제 2축을 따라 단단한 기판의 표면상에 배열되는 복수의 제 2축 전도체 셀들을 포함하는, 복수의 제 2축 전도체 어셈블리;
    각각의 제 1축 전도체 어셈블리의 제 1축 전도체 셀들의 인접한 전도체 셀들 사이를 각각 연결하며 각각 제 1축 전도 라인들과 교차하는 복수의 제 1축 전도 라인;을 포함하는 용량성 터치 패널의 전도체 패턴 구조에 있어서,
    상기 제 1축 전도체 셀들 및 상기 제 2축 전도체 셀들은 투명한 전도성 재료로 만들어지며 각각의 제 1축 전도 라인들의 적어도 일부는 이등방성 전도성 재료로 만들어지고 각각의 제 2축 전도 라인들은 각각 상응하는 제 1축 전도 라인들의 적어도 일부와 교차하며;
    상기 전도체 패턴 구조는 디스플레이 패널에 적용되고 디스플레이 패널 상에 나타나는 정보는 사용자에게 보일 수 있도록 하는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  7. 제 6항에 있어서, 상기 각각의 제 2축 전도 라인들의 적어도 일부는 이등방성 전도성 재료로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  8. 제 6항에 있어서, 상기 제 1축 전도 라인들은 이등방성 전도성 필름인 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  9. 제 6항에 있어서, 상기 제 1축 전도 라인들은 이등방성 전도성 접착제로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조.
  10. (a) 제 1축을 따라 배열되는 단단한 기판의 표면상에 투명한 전도성 재료로 만들어지는 복수의 제 1축 전도체 셀을 형성하는 단계;
    (b) 제 2축을 따라 배열되는 단단한 기판의 표면상에 투명한 전도성 재료로 만들어지는 복수의 제 2축 전도체 셀을 형성하는 단계;
    (c) 복수의 제 1축 전도체 어셈블리를 형성하기 위하여 수평 방향으로 전도성이고 수직 방향으로 절연성인, 복수의 제 1축 전도 라인을 사용하여 제 1축을 따라 제 1축 전도체 셀들의 인접한 셀들을 전기적으로 연결하는 단계;
    (d) 복수의 제 2축 전도체 어셈블리를 형성하기 위하여 각각의 제 1축 전도 라인들의 적어도 일부와 교차하고, 터치의 위치를 감지하기 위하여 상기 제 1축 전도체 셀과 상기 제 2축 전도체 셀 사이의 용량이 사용되는, 복수의 제 2축 전도 라인을 사용하여 제 2축을 따라 제 2축 전도체 셀들의 인접한 셀들을 전기적으로 연결하는 단계;
    (e) 전도체 패턴 구조를 디스플레이 패널에 적용하고 디스플레이 패널상에 표시된 정보가 사용자에게 보일 수 있도록 하는 단계;를 포함하는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하기 위한 방법.
  11. 제 10항에 있어서, 상기 단계 (c)는 각각의 제 1축 전도 라인의 상부 표면의 적어도 일부 상에 표면 절연 처리에 의해 절연 코팅을 형성하는 단계를 포함하는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  12. 제 10항에 있어서, 상기 단계 (d)는 각각의 제 2축 전도 라인의 하부 표면의 적어도 일부 상에 표면 절연 처리에 의해 절연 코팅을 형성하는 단계를 포함하는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  13. 제 11항에 있어서, 상기 제 1축 전도 라인들은 미량 금속으로 만들어지며, 상기 단계 (c)는 상기 각각의 제 1축 전도 라인의 상부 표면상에 금속 산화물 코팅을 형성하기 위하여 특정 시간 동안 산화 환경에서 상기 각각의 미량 금속의 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  14. 제 13항에 있어서, 상기 제 1축 전도 라인들은 구리, 알루미늄, 철, 주석, 또는 은 중의 하나 혹은 혼합물로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  15. 제 10항에 있어서, 상기 각각의 제 1축 전도 라인들의 적어도 일부는 이등방성 전도성 재료로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  16. 제 10항에 있어서, 상기 각각의 제 2축 전도 라인들의 적어도 일부는 이등방성 전도성 재료로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  17. 제 10항에 있어서, 상기 제 1축 전도 라인들은 이등방성 전도성 필름으로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
  18. 제 10항에 있어서, 상기 제 1축 전도 라인들은 이등방성 전도성 접착제로 만들어지는 것을 특징으로 하는 용량성 터치 패널의 전도체 패턴 구조를 구성하는 방법.
KR1020120037953A 2012-04-12 2012-04-12 용량성 터치 패널의 전도체 패턴 구조 KR101379376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120037953A KR101379376B1 (ko) 2012-04-12 2012-04-12 용량성 터치 패널의 전도체 패턴 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037953A KR101379376B1 (ko) 2012-04-12 2012-04-12 용량성 터치 패널의 전도체 패턴 구조

Publications (2)

Publication Number Publication Date
KR20130115561A true KR20130115561A (ko) 2013-10-22
KR101379376B1 KR101379376B1 (ko) 2014-04-04

Family

ID=49634998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037953A KR101379376B1 (ko) 2012-04-12 2012-04-12 용량성 터치 패널의 전도체 패턴 구조

Country Status (1)

Country Link
KR (1) KR101379376B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027783A (ko) * 2017-08-11 2019-03-15 보에 테크놀로지 그룹 컴퍼니 리미티드 터치 패널 및 그것의 제조 방법, 및 터치 디스플레이 디바이스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200842681A (en) 2007-04-27 2008-11-01 Tpk Touch Solutions Inc Touch pattern structure of a capacitive touch panel
KR20090058072A (ko) * 2007-12-04 2009-06-09 주식회사 협진아이엔씨 원 레이어 방식 정전용량 터치스크린 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027783A (ko) * 2017-08-11 2019-03-15 보에 테크놀로지 그룹 컴퍼니 리미티드 터치 패널 및 그것의 제조 방법, 및 터치 디스플레이 디바이스
US11188179B2 (en) 2017-08-11 2021-11-30 Boe Technology Group Co., Ltd. Touch panel and manufacturing method thereof, and touch display device

Also Published As

Publication number Publication date
KR101379376B1 (ko) 2014-04-04

Similar Documents

Publication Publication Date Title
US9213376B2 (en) Conductor pattern structure of a capacitive touch panel comprising a plurality of first-axis conductor cells and a plurality of second-axis conductor cells
EP2336862B1 (en) Conductor pattern structure of capacitive touch panel
KR101438096B1 (ko) 정전용량식 터치 패널의 전도체 패턴 구조
TWI582668B (zh) 觸壓式三維信號輸入裝置、多功能觸控面板及其偵測方法
US8605050B2 (en) Conductor pattern structure of capacitive touch panel
KR101330779B1 (ko) 터치 패널의 전극 구조, 그 방법 및 터치 패널
US20090277695A1 (en) Method of Forming Touch Sensing Circuit Pattern
KR101379376B1 (ko) 용량성 터치 패널의 전도체 패턴 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200121

Year of fee payment: 7