KR20130115346A - 인터리브 제로 복귀(irz) 편광-분할 다중화(pdm) 신호들을 생성하기 위한 장치 및 방법 - Google Patents

Abstract

제로 복귀(RZ) 셰이핑은 제 1 I/Q 모듈레이터에 대해 실행되고 제 1 I/Q 모듈레이터의 출력은 2개의 제 1 디지털-대-아날로그 컨버터들(DAC들)을 사용하는 제 1 편광 구성 요소에 대응하고, 2개의 제 1 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 의도된 구동 신호 패턴들의 제 1 쌍 중 하나 및 제로들을 인터리브하는 제 1 인터리빙 순서의 출력을 가진다. RZ 셰이핑은 또한 제 2 I/Q 모듈레이터에 대해 실행되고 제 2 I/Q 모듈레이터의 출력은 2개의 제 2 DAC들을 사용하는 제 2 편광 구성 요소에 대응하고, 2개의 제 2 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 제로들 및 의도된 구동 신호 패턴들의 제 2 쌍 중 하나를 인터리브하는 제 2 인터리빙 순서를 가지고, 제 2 인터리빙 순서는 제 1 인터리빙 순서에 대해 반대이다. 제 1 편광 및 제 2 편광은 결합될 수 있어, 인터리브 제로 복귀(IRZ) 편광 분할 다중화(PDM) 신호가 형성될 수 있다.

Description

인터리브 제로 복귀(IRZ) 편광-분할 다중화(PDM) 신호들을 생성하기 위한 장치 및 방법{APPARATUS AND METHOD FOR GENERATING INTERLEAVED RETURN-TO-ZERO (IRZ) POLARIZATION-DIVISION MULTIPLEXED (PDM) SIGNALS}

본 발명은 광 전송 시스템들에 관한 것이고, 특히, 인터리브 제로 복귀(IRZ) 편광-분할 다중화(PDM) 신호들을 생성하기 위한 시스템들, 장치들 및 기술들에 관한 것이다.

통신 용량(communication capacity)에 대한 수요가 계속 증가하는 것을 충족시키기 위해, 광 전송 시스템들은 높은 채널 데이터 속도(rate)(예를 들어, 100's-Gb/s/채널 또는 테라비트/s/채널) 및 높은 스펙트럼 효율(SE)을 향해 나아가고 있다. 디지털 코히어런트 검파(coherent detection)는 색 분산(CD) 및 디지털 필터들을 사용하는 편광-모드 분산(PMD)을 포함하는 선형 장애(linear impairment)들의 보상 및 높은 SE 신호들의 수신을 허용하는, 수신된 신호의 복잡한 필드를 완전히 리커버링할(recover) 수 있는 매우 효과적인 기술이다. 그러나, 섬유 비선형성들은 코히어런트 신호들, 특히 큰 성상(constellation) 크기를 가진 높은 SE 신호들의 전송 성능에 극심한 제한을 둔다. 섬유 비선형 효과들에 대한 신호 내성(signal tolerance)을 개선시키는 것은 바람직하다. 인터리브 제로 복귀(IRZ) 편광-분할 다중화(PDM)는 섬유 비선형 효과들에 대한 높은 신호 내성을 가진 높은 데이터-속도의 전송을 지원하는 유망한 변조 기술이다.

잘 알려진 바와 같이, 광신호는 2개의 직교하는 편광 상태들일 수 있고, 편광 상태들의 각각은 다른 특성들을 가질 수 있다. 때때로 이러한 편광 상태들은 광 캐리어의 2개의 직교하는 편광 상태들이 배열되는 편광-다중화 신호를 생성하는 것과 같이, 의도적으로 도입되어 스펙트럼 효율을 2배로 하기 위해 각각은 다른 데이터를 전달한다. 이러한 편광-다중화 신호는 2개의 소위 "포괄적인" 편광 구성 요소들을 갖고, 이것들의 각각은 단일 데이터 변조를 전달한다. 포괄적인 편광 구성 요소에 의해 편광 구성 요소의 변조가 완료되는 지점에서 신호가 일반적으로 의도된다는 점을 유념해야한다. 각각의 포괄적인 편광 구성 요소가 처음에 또는 그 반대로, 나중에 결합되는 다른 포괄적인 편광 구성 요소로부터 분리되어 있을 수 있다는 것을 이해해야한다. 또한 포괄적인 위상은 일정할 필요가 없다는 것을 이해해야한다.

IRZ-PDM 신호들을 생성하기 위한 2개의 종래의 방법들이 있다. IRZ-PDM 신호의 생성을 구현하는 제 1 종래의 방법이 도 1에 도시되어 있다. 특히, 도 1은 직교 위상-편이 변조(quadrature phase-shift keying; QPSK)를 사용하여 변조되는 IRZ-PDM 신호들을 생성하기 위한 제 1 종래의 구현을 예시한다. 도시된 바와 같이, 표준 전송기(100)는 하나의 펄스 카버(pulse carver; 102), 하나의 편광-빔 스플리터(PBS)(polarization-beam splitter; 104), 하나의 편광-빔 결합기(PBC; 106) 및 2개의 I/Q 모듈레이터들(108, 109)을 배열한다. 게다가, 표준 IRZ-PDM-QPSK 신호를 생성하도록 2개의 모듈레이터 경로들 사이에 고정된 광 딜레이(fixed optical delay; 110)가 있다. 직교 진폭 변조(QAM), 이진 위상-편이 변조(binary phase shift keying; BPSK) 등과 같은 다른 변조 구성(scheme)들이 전송된 신호의 변조 구성을 위한 전송기에 의해 이용될 수 있다.

더 상세하게, 레이저 소스(laser source; 112)로부터의 출력 신호는 상응하는 제로 복귀(RZ) 신호의 생성을 위한 펄스 카버(102)로의 입력으로서 제공된다. 펄스 카버는 또한 입력으로서 클록(clock; C1)을 수신한다. 클록 신호는 1/Ts의 주파수를 갖고 Ts는 변조 심볼 주기이다. 예를 들어, 클록은 28-GHz의 클록일 수 있어 펄스 카버는 28GHz의 반복률로 RZ 펄스열(pulse train)을 생산한다.

펄스 카버(102)로부터의 RZ 신호는 PBS(104)로 향하게 된다. PBS는 입사 빔을 다른 선형 편광의 2개의 빔들로 분할하고, 빔들의 각각은 각각의 I/Q 모듈레이터(108, 109)에 제공된다. 제 1 I/Q 모듈레이터(108)는 전송되도록 의도되는 제 1 신호의 인-페이스(in-phase; I1) 구성 요소 및 직각(Q1) 구성 요소의 변조를 다룬다(예를 들어, x-편광). 제 2 I/Q 모듈레이터(109)는 전송되도록 의도되는 제 2 신호의 인-페이스(I2) 구성 요소 및 직각(Q2) 구성 요소의 변조를 다룬다(예를 들어, y-편광). 심볼 주기의 절반인 Ts/2와 같은 2개의 I/Q 모듈레이터 경로들 사이에 고정된 딜레이(100)가 있다. 도 1에 예시된 바와 같이, 예를 들어, 편광들의 각각은 변조 후의 56-Gb/s RZ-QPSK 신호일 수 있다.

편광들(예를 들어, 제 2 편광, y 편광)의 하나의 딜레이 후에, 제 1 및 제 2 편광은 결과로 생긴 변조된 IRZ-PDM 신호를 생성하도록 PBC(106)에 의해 결합된다. 예를 들어, 도 1에 도시된 바와 같이, 결과로 생긴 변조된 신호는 112 Gb/s IRZ-PDM-QPSK 신호일 수 있다.

IRZ-PDM 신호의 생성을 구현하는 제 2 종래의 방법은 도 2에 도시되어 있다. 특히, 도 2는 QPSK를 사용하여 변조되는 IRZ-PDM 신호들의 생성의 제 2 종래의 구현을 도시한다. QAM 및 BPSK 등과 같은 다른 변조 포맷들은 전송될 신호의 변조 구성에 대해 전송기에 의해 이용될 수 있다. 도시된 바와 같이, 표준 전송기(200)는 2개의 펄스 카버들(202, 204), 하나의 편광-빔 스플리터(PBS; 206), 하나의 편광-빔 결합기(PBC; 210) 및 2개의 I/Q 모듈레이터들(208, 209)을 배열한다. 게다가, 2개의 모듈레이터 경로들 사이의 1/2 심볼 주기의 필수적인 딜레이(즉, ½Ts-딜레이)가 펄스 카버에 대한 하나의 변조 경로의 I/Q 모듈레이터 및 다른 각각의 모듈레이터 경로의 I/Q 모듈레이터 및 펄스 카버의 구동 신호들을 딜레이함으로써 실현된다.

더 상세하게, 레이저 소스(212)로부터의 출력 신호는 PBS(206)로 향하게 된다. PBS는 입사 빔을 다른 선형 편광의 2개의 빔들로 분할하고, 빔들의 각각은 상응하는 제로 복귀(RZ) 신호의 생성을 위한 각각의 펄스 카버(202, 204)에 입력으로서 제공된다. 제 1 펄스 카버(예를 들어, 펄스 카버(202))는 PBS로부터 제 1 빔을 수신하고 또한 제 1 클록(C1)을 입력으로서 수신한다. 제 1 클록 신호(C1)는 1/Ts의 주파수를 갖고 Ts는 변조 심볼 주기이다. 제 2 펄스 카버(예를 들어, 펄스 카버(204))는 PBS로부터 제 2 빔을 수신하고 또한 제 2 클록(C2)을 입력으로서 수신한다. 제 2 클록 신호(C2)는 1/Ts의 주파수를 갖고 Ts는 변조 심볼 주기이지만 클록 신호(C1)에 대해 절반인 심볼 주기(즉, ½Ts)에 의해 딜레이된다. 예를 들어, 클록 신호들 모두는 28-GHz의 클록일 수 있고 따라서 상응하는 펄스 카버들은 각각의 경로에 대해 28-GHz RZ 출력 신호를 생성하고, 하나의 출력 신호는 다른 출력 신호에 대해 딜레이된다.

각각의 펄스 카버로부터의 RZ 신호는 상응하는 I/Q 모듈레이터(208, 209)에 제공된다. 제 1 I/Q 모듈레이터(208)는 전송되도록 의도되는 제 1 신호의 인-페이스(I1) 구성 요소 및 직각(Q1) 구성 요소의 변조를 다룬다(예를 들어, x-편광). 제 2 I/Q 모듈레이터(209)는 전송되도록 의도되는 제 2 신호의 인-페이스(I2) 구성 요소 및 직각(Q2) 구성 요소의 변조를 다룬다(예를 들어, y-편광). I2/Q2 구성 요소들은 또한 I1/Q1 구성 요소들에 대해 절반의 심볼 주기(즉, ½Ts)로 딜레이된다. 따라서, 제 2 펄스 카버(204) 및 제 2 I/Q 모듈레이터(209)의 구동 신호들은 제 1 펄스 카버(202) 및 제 1 I/Q 모듈레이터(208)의 구동 신호들에 대해 딜레이된다(예를 들어, 고정된 딜레이에 의해, 조정가능한 딜레이에 의해). 예를 들어, 도 2에 도시된 바와 같이, 각각의 I/Q 모듈레이터(208, 209)의 출력은 각각의 편광에 대한 56-Gb/s RZ-QPSK 신호일 수 있다.

각각의 I/Q 모듈레이터들로부터 출력되는 제 1 편광 및 제 2 편광(예를 들어, x-편광 및 y-편광)은 결과로 생긴 변조된 IRZ-PDM 신호를 생성하도록 PBC(210)에 의해 결합된다. 예를 들어, 도 2에 도시된 바와 같이, 결과로 초래된 신호는 112 Gb/s IRZ-PDM-QPSK 신호일 수 있다.

이하의 내용은 개시된 주제의 몇몇의 양태들의 이해를 제공하도록 개시된 주제의 간단한 요약을 제공한다. 이 요약은 개시된 주제의 완전한 개요가 아니고 개시된 주제의 중요한 또는 중대한 요소들을 확인하도록 의도되지 않거나 또는 개시된 주제의 범주를 정하도록 의도되지 않는다. 그것의 유일한 목적은 나중에 논의되는 더 상세한 설명에 대한 서두로서 간단한 형태로 몇몇의 개념들을 제공하는 것이다.

현재의 광 시스템 요소들의 한계들은 미래의 높은 채널 데이터 속도 및 높은 스펙트럼 효율(SE)의 광 전송 시스템들의 개발에 대한 몇몇의 장애들을 보여준다. 예를 들어, 높은 통신 용량의 광 전송 시스템들의 생성에 유용한 다양한 중요한 구성 요소들은 제작하는 데 비용이 많이 들고, 작동하는 데 비용이 많이 들며 및/또는 배열/작동하는 데 어렵다. 예를 들어, 상기 종래의 구현들에서, 적어도 하나의 펄스 카버가 요구되고, 이는 바람직하지 않게 비용, 손실, 크기 및 전력 사용을 추가한다. 인터리브 제로 복귀(IRZ) 편광-분할 다중화(PDM) 신호들을 생성하기 위한 종래의 장치들 및 방법 구현들은 다양한 이러한 결점 및 다른 결점이 있다.

도 1에 도시된 제 1 종래의 구현은 적어도 몇몇의 결점들을 갖는다. 먼저, RZ 펄스 셰이핑(shaping)에 대한 광 펄스 카버(102)의 사용은 이러한 구현의 손실, 비용, 크기 및 전력에서의 증가들을 초래한다. 둘째로, 2개의 I/Q 모듈레이터 경로들 사이의 고정된 딜레이(110)는 절반의 심볼 주기(Ts/2)이다. 예를 들어, 112-Gb/s IRZ-PDM-QPSK에 대해, 절반의 심볼 주기는 17.8 ps일 것이다. 모듈레이터 경로들 사이의 딜레이의 이러한 작은 시간 주기는 2개의 I/Q 모듈레이터들(108, 109)을 통합하는 것을 어렵게 만든다. 또한, 고정되어 있는 2개의 RZ-QPSK 신호들 사이의 고정된 딜레이(110)는 전송기(100)가 순응적으로 데이터 속도를 변화시키는 것을 방지하고, 이는 데이터 속도들이 바람직하게 변할 필요가 있거나 또는 데이터 속도들이 바람직하게 변하게 되는(예를 들어, 다른 FEC 오버헤드들(overhead)을 수용하도록) 전송기 적용들에 대해 바람직하지 않다. 셋째로, 펄스 카버(102) 및 2개의 I/Q 모듈레이터들(108, 109) 사이의 PBS(110)의 이용은 펄스 카버 및 I/Q 모듈레이터들을 통합시키는 어려움을 증가시킨다. 유사하게, 도 2에 도시된 제 2 종래의 구현은 하나 이상의 결함들을 갖는다. 특히, 2개의 펄스 카버들(202, 204)이 요구되고, 또한 도 1의 것과 비교되는 바와 같이 이러한 구현에서의 손실, 비용, 크기 및 전력을 증가시킨다. 게다가, 이러한 구현은 바람직하지 않은(즉, 높은) 전송기 손실을 가질 수 있다.

따라서, 방법 및 장치는 종래의 구현들과 비교되는 바와 같이 감소된 광 복잡성 및 손실을 가진 인터리브 제로 복귀(IRZ) 편광-분할 다중화(PDM) 신호들을 생성하기 위해 제공된다.

하나의 실시예에서, 방법은 제 1 모듈레이터에 대해 RZ 셰이핑을 실행하는 단계를 포함하고, 제 1 모듈레이터의 출력은 2개의 제 1 DAC들을 사용하는 제 1 편광 구성 요소에 대응하고, 2개의 제 1 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고(sampled) 의도된 구동 신호 패턴들의 제 1 쌍 중 하나 및 제로들을 인터리브하는(interleave) 제 1 인터리빙 순서(interleaving order)의 출력을 가진다. RZ 셰이핑은 또한 제 2 모듈레이터에 대해 실행되고 제 2 모듈레이터의 출력은 2개의 제 2 DAC들을 사용하는 제 2 편광 구성 요소에 대응하고, 2개의 제 2 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 제로들 및 의도된 구동 신호 패턴들의 제 2 쌍 중 하나를 인터리브하는 제 2 인터리빙 순서의 출력을 갖고, 제 2 인터리빙 순서는 상기 제 1 인터리빙 순서에 대해 반대이다.

하나의 실시예에서, 제 1 편광 및 제 2 편광 구성 요소들이 결합되어, 인터리브 제로 복귀(IRZ) 편광-분할 다중화(PDM) 신호를 형성한다.

하나의 실시예에서, 의도된 구동 패턴들의 제 1 쌍의 각각은 1-비트에 대한 1의 값 및 0-비트에 대한 -1의 값을 갖는다. 또 다른 실시예에서, 의도된 구동 패턴들의 제 1 쌍의 각각은 2개 이상의 값들을 갖는다.

방법은 제 1 모듈레이터를 구동하기 전에 DAC들 중 적어도 하나의 출력을 증폭시키는 단계를 포함할 수 있다. 제 1 모듈레이터는 직교 위상 편이 변조(QPSK), 직교 진폭 변조(QAM), 이진 위상-편이 변조(BPSK)를 실행할 수 있다. 유사하게, 제 2 모듈레이터는 QPSK, QAM 또는 BPSK를 실행할 수 있다. 하나 또는 2개의 모듈레이터들의 변조 포맷은 재구성 가능하다. 또한, 하나 또는 2개의 모듈레이터들은 널(null)로 바이어스될 수 있다. 하나의 실시예에서, 변조 심볼 속도는 약 28 GHz이다.

하나의 실시예는 또한 광원으로부터의 빔을 제 1 빔과 제 2 빔으로 분할하는 단계 및 제 1 모듈레이터에 제 1 빔을 제공하는 단계 및 제 2 모듈레이터에 제 2 빔을 제공하는 단계를 포함한다.

하나의 실시예에서, 장치는 2개의 제 1 DAC들로서, 2개의 제 1 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 의도된 구동 신호 패턴들의 제 1 쌍 중 하나 및 제로들을 인터리브하는 제 1 인터리빙 순서의 출력을 갖도록 구성되는, 상기 2개의 제 1 DAC들과, 2개의 제 1 DAC들의 출력에 기초하여 제 1 편광을 생성하기 위한 제 1 모듈레이터를 포함한다. 이 실시예는 또한 2개의 제 2 DAC들로서, 2개의 제 2 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 의도된 구동 신호 패턴들의 제 2 쌍 중 하나 및 제로들을 인터리브하는 제 2 인터리빙 순서의 출력을 갖도록 구성되고, 제 2 인터리빙 순서는 제 1 인터리빙 순서에 대해 반대인, 상기 2개의 제 2 DAC들과, 2개의 제 2 DAC들의 출력에 기초하여 제 2 편광을 생성하기 위한 제 2 모듈레이터를 포함한다.

하나의 실시예에서, 2개의 제 1 DAC들 중 하나는 의도된 구동 신호 패턴들의 제 1 쌍의 제 1 구성 요소 구동 패턴 및 제로들을 인터리브하도록 구성되고, 2개의 제 1 DAC들 중 다른 하나는 의도된 구동 신호 패턴들의 제 1 쌍의 제 2 구성 요소 구동 패턴 및 제로들을 인터리브하도록 구성된다.

하나의 실시예는 제 1 편광과 제 2 편광을 결합하기 위한 편광 빔 결합기를 포함할 수 있다. 하나 또는 2개의 모듈레이터들은 I/Q 모듈레이터들일 수 있다. 다른 실시예는 편광 빔 스플리터를 포함할 수 있고 편광 빔 스플리터의 제 1 출력은 제 1 모듈레이터에 연결되고, 편광 빔 스플리터의 제 2 출력은 제 2 모듈레이터에 연결된다. 하지만 다른 실시예는 편광 빔 스플리터에 광선을 제공하기 위한 소스를 포함할 수 있다.

하나의 실시예에서, 증폭기는 제 1 모듈레이터 또는 제 2 모듈레이터 및 각각의 적어도 하나의 DAC들 사이에 끼워져 있다. 어떤 하나의 모듈레이터는 직교 위상 편이 변조(QPSK), 직교 진폭 변조(QAM), 이진 위상-편이 변조(BPSK) 및 16-QAM 변조 또는 그 결합을 실행하도록 구성될 수 있다. 즉; 하나 또는 2개의 모듈레이터들의 변조 포맷은 재구성될 수 있다.

하나의 실시예에서, 장치는 제 1 순서로 제 1 의도된 구동 신호 패턴 및 제로들을 인터리브하는 제 1 출력을 생성하기 위한 제 1 DAC, 제 1 순서로 제 2 의도된 구동 신호 패턴 및 제로들을 인터리브하는 제 2 출력을 생성하기 위한 제 2 DAC, 제 1 출력 및 제 2 출력에 기초하여 제 1 편광을 생성하기 위한 제 1 모듈레이터, 제 1 순서와 반대인 제 2 순서로 제로들 및 제 3 의도된 구동 신호 패턴을 인터리브하는 제 3 출력을 생성하기 위한 제 3 DAC, 제 2 순서로 제로들 및 제 4 의도된 구동 신호 패턴을 인터리브하는 제 4 출력을 생성하기 위한 제 4 DAC 및 제 3 출력 및 제 4 출력을 기초로 하여 제 2 편광을 생성하기 위한 제 2 모듈레이터를 포함하고, 각각의 DAC는 변조 심볼 속도의 약 2배 이상으로 샘플링되도록 구성된다.

예시적인 실시예들은 오직 예로써 주어지고 따라서 본 발명을 제한하지 않는, 수반된 도면들 및 이하에 주어지는 상세한 설명으로부터 더 완전히 이해하게 될 것이고, 유사 요소들은 유사한 참조 부호들에 의해 표시될 것이다.

도 1은 종래 기술에서 알려진 IRZ-PDM-QPSK 전송기의 제 1 종래의 구현의 개략도.
도 2는 종래 기술에서 알려진 IRZ-PDM-QPSK 전송기의 제 2 종래의 구현의 개략도.
도 3은 본 발명의 원리들에 따른 IRZ-PDM-QPSK 전송기의 예시적인 실시예의 개략도.
도 4는 IRZ-PDM-QPSK 전송기의 예시적인 실시예에서 다른 I/Q 모듈레이터들에 연결되는 2개의 DAC들에 대한 "반대-순서의-인터리브" 구동 신호들의 예에 관한 도면.

다양한 예시적인 실시예들은 이제 수반된 도면들을 참조로 하여 더 완전히 설명될 것이고, 여기에 개시된 특정한 구조적 및 기능적 상세 사항들이 예시적인 실시예들을 설명하는 목적으로만 단지 표시됨을 유념해야한다. 예시적인 실시예들은 많은 대안적인 형태들로 구현될 것이고 여기에 제시된 실시예들로만 제한되는 것으로서 해석되어서는 안 된다.

비록 용어들 제 1, 제 2 등이 다양한 요소들을 설명하도록 여기서 사용될 수 있을지라도, 이러한 요소들은 이러한 용어들이 단지 하나의 요소와 다른 하나의 요소를 구별하도록 사용되기 때문에 이러한 용어들에 의해 제한되어서는 안 된다는 것이 이해될 것이다. 예를 들어, 예시적인 실시예들의 범주로부터 벗어남이 없이, 제 1 요소는 제 2 요소를 지칭할 수 있고, 유사하게, 제 2 요소는 제 1 요소를 지칭할 수 있다. 게다가, 제 1 요소 및 제 2 요소는 단일 요소에 의해 구현될 수 있고 분리된 제 1 요소 및 제 2 요소의 필수적인 기능성을 제공할 수 있다.

여기서 설명되는 바와 같이, 용어 "및(and)"은 결합하는 의미 및 분리되는 의미 둘 다로 사용되고 하나 이상의 연관된 열거된 물품들의 어떤 조합 및 전체 조합을 포함한다. 또한 용어들 "포함하다(comprises)", "포함하는(comprising)", "포함하다(includes)" 및 "포함하는(including)"은 여기서 사용될 때, 언급된 특징들, 완전체들(integer), 단계들, 작동들, 요소들 및/또는 구성 요소들의 존재를 명시하지만, 하나 이상의 다른 특징들, 완전체들, 단계들, 작동들, 요소들, 구성 요소들 및/또는 그 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 이해될 것이다.

다른 방식으로 규정되지 않는다면, 여기서 사용되는 (기술적 및 과학적 용어들을 포함하는) 모든 용어들은 예시적인 실시예들이 속하는 기술 분야의 숙련자에 의해 흔히 이해되는 바와 같은 동일한 의미를 갖는다. 또한 몇몇의 대안적인 구현들에서, 언급된 기능들/움직임들이 도면들에 공지된 순서를 벗어나 발생할 수 있다는 것이 공지되어야한다. 예를 들어, 잇달아 도시된 2개의 도면들은 실제로 실질적으로 동시에 실행될 수 있거나 또는 때때로 포함된 기능성/움직임들에 따라, 역 순서로 실행될 수 있다.

어떤 광 펄스 카버들을 사용하는 일 없이, 인터리브 제로 복귀 편광-분할-다중화(IRZ-PDM) 신호를 효율적으로 생성하기 위한 방법들 및 장치들이 여기에 설명되어 있다. 실시예들의 다양한 단계들이 제공된다: 1) 2개의 디지털-대-아날로그 컨버터들(DAC들)을 사용하는, PDM 신호의 x- 또는 y-편광 구성 요소에 대응하는, 하나의 I/Q 모듈레이터에 대해 RZ 셰이핑을 수행하는 단계로서, DAC들의 각각은 변조 심볼 속도의 2배로 샘플링되고 의도된 구동 신호 패턴(예를 들어, 1-비트에 대해 1, 0-비트에 대해 -1)의 맵핑된 버전(mapped version) 및 제로들을 인터리브하는 출력을 갖는, 상기 실행 단계와; 2) 2개의 DAC들을 사용하여 제 2 I/Q 모듈레이터에 대해 RZ 셰이핑을 실행하는 단계로서, DAC들의 각각은 변조 심볼 속도의 2배로 샘플링되고 제로들 및 의도된 구동 신호 패턴의 맵핑된 버전을 인터리브하는 출력을 갖고 인터리빙 순서는 제 1 I/Q 모듈레이터의 인터리빙 순서와 반대인, 상기 실행 단계.

도 3은 발명의 원리들에 따른 IRZ-PDM-QPSK 전송기의 예시적인 실시예의 개략도이다. 전송기의 다른 실시예들은 전송된 신호의 변조 구성에 대해 QAM 및 BPSK 등과 같은 다른 변조 포맷들을 이용할 수 있다. 도시된 전송기(300)는 IRZ-PDM-QPSK 신호를 생성한다. 레이저(310)는 PBS(320)에 제공되는 입력 광 캐리어를 생성한다. PBS는 입사 빔을 다른 선형 편광의 2개의 빔들로 분할하고, 빔들의 각각은 대응하는 제로 복귀(RZ) 신호의 생성을 위한 각각의 모듈레이터(332, 334)에 대해 입력으로서 제공된다.

모듈레이터들(332, 334)은 I/Q 모듈레이터들, 단측파대 모듈레이터들 등일 수 있다. 도시된 모듈레이터들은 I/Q 모듈레이터들이다. I/Q 모듈레이터의 각각의 브랜치(branch)는 변조 신호를 갖는다. 변조 브랜치들 중 하나는 또한 변조된 신호의 브랜치들 사이의 위상을 제어하도록 위상 시프터(shifter)를 포함한다. 예를 들어, I/Q 모듈레이터의 위상 시프터는 π/2의 값을 가질 수 있다.

하나의 실시예에서, 전송기(300)는 PBS로부터 선형 편광된 소스 빔들을 수신한다. 다른 실시예들에서, PBS 및/또는 레이저는 전송기 내에 포함될 수 있다.

4개의 DAC들(342, 344, 346, 348)은 I/Q 모듈레이터들(332, 334)에 대해 각각의 구동 신호들(예를 들어, 각각의 제 1, 제 2, 제 3 및 제 4 구동 신호)을 생성하도록 사용된다. 4개의 DAC들 중 어떤 하나의 출력 신호는 각각의 I/Q 모듈레이터를 구동하기 전에 (도시되지 않은) RF 증폭기들에 의해 증폭될 수 있다. 예를 들어, 도 3에서, 2개의 DAC들(342, 344)의 제 1 세트의 출력은 제 1 I/Q 모듈레이터(332)를 구동하도록 사용되고 2개의 DAC들(346, 348)의 제 2 세트의 출력은 제 2 I/Q 모듈레이터(334)를 구동하도록 사용된다.

2개의 DAC들(342, 344)의 제 1 세트의 각각의 DAC는 변조 심볼 속도의 2배로 샘플링되고 의도된 구동 신호 패턴의 트리뷰터리(tributary)의 맵핑된 버전 및 제로들을 인터리브하는 출력을 갖는다. 예를 들어, 도시된 바와 같이, 제 1 세트의 제 1 DAC(332)는 구동 신호 "I1/0"를 생성하고, 이는 제로들로 인터리브되는 맵핑된 I1 데이터 트리뷰터리이고; 제 1 세트(334)의 제 2 DAC는 구동 신호 "Q1/0"를 생성하고, 이는 제로들로 인터리브되는 맵핑된 Q1 데이터 트리뷰터리이다. 즉; 의도된 구동 신호 패턴들(I1, Q1)의 제 1 쌍 중 하나 및 제로들의 인터리빙(interleaving)은 2개의 DAC들의 제 1 세트의 DAC에 의해 출력된다. 더 상세하게, 2개의 제 1 DAC들 중 하나(예를 들어, 제 1 DAC(342))는 의도된 구동 신호 패턴들의 제 1 쌍의 제 1 구성 요소 구동 패턴 및 제로들을 인터리브하도록 구성되고, 2개의 제 1 DAC들 중 다른 하나(예를 들어, 제 2 DAC(344))는 의도된 구동 신호 패턴들의 제 1 쌍의 제 2 구성 요소 구동 패턴 및 제로들을 인터리브하도록 구성된다.

2개의 DAC들(346, 348)의 제 2 세트의 각각의 DAC는 변조 심볼 속도의 2배로 샘플링되고 제로들 및 의도된 구동 신호 패턴의 트리뷰터리의 맵핑된 버전을 인터리브하는 출력을 갖는다. DAC의 제 2 세트에 대한 맵핑된 데이터 트리뷰터리 및 제로들의 인터리빙 순서는 DAC의 제 1 세트의 인터리빙 순서와 반대이다. 예를 들어, 도시된 바와 같이, DAC들의 제 2 세트의 DAC(346)(즉, 제 3 DAC)는 구동 신호 "0/I2"를 생성하고, 이는 맵핑된(I2) 데이터 트리뷰터리와 함께 인터리브된 제로들이다. 제 2 세트의 다른 DAC(348)(즉, 제 4 DAC)는 구동 신호 "0/Q2"를 생성하고, 이는 맵핑된(Q2) 데이터 트리뷰터리와 함께 인터리브된 제로들이다. 따라서, 도 4를 참조로 하여 아래에 더 설명되는 바와 같이, 제 2 I/Q 모듈레이터에 대한 DAC들의 제 2 세트로부터의 구동 신호들의 인터리빙 순서는 제 1 I/Q 모듈레이터에 대한 DAC들의 제 1 세트로부터의 구동 신호들의 인터리빙 순서와 반대이다.

이 방식으로, 2개의 DAC들의 각각의 세트는 IRZ-PDM 신호에 대해 사용될 대응하는 하나의 구성 요소(예를 들어, x-편광 또는 y-편광)를 생성하는, 각각의 I/Q 모듈레이터에 대해 RZ 셰이핑을 실행한다. I/Q 모듈레이터의 출력은 변조 프로세스 동안 손실을 보상하도록 변조된 신호를 증폭시키는 선택적 광 증폭기(도시되지 않음)에 제공될 수 있다.

선택적인 추후-증폭으로 또는 선택적인 추후-증폭 없이, I/Q 모듈레이터들의 출력(즉, x-편광 또는 y-편광)은 PBC(350)에 제공된다. PBC는 제 1 및 제 2 편광 구성 요소들을 결합하여 결과로 초래된 변조된 IRZ-PDM 신호를 생성한다. 도 3의 예시적인 실시예에서, 신호는 전송기에 의해 출력된 IRZ-PDM-QPSK에 대해 112 Gb/s의 데이터 속도를 달성하도록 28 GHz의 심볼 속도의 QPSK 변조로 이루어진다. 전송기(300)는 펄스 카버의 사용 없이 IRZ-PDM 변조된 신호를 생성한다. 종래의 구현들과 대조적으로, 펄스 카빙 기능(pulse carving function)은 변조 심볼 속도의 2배로 샘플링된 DAC들을 사용하여 그리고 상술된 인터리빙 순서들에 따른 제로들과 데이터를 인터리브하여 디지털 도메인(digital domain)에서 성취된다.

도 4는 IRZ-PDM-QPSK 전송기의 예시적인 실시예의 다른 I/Q 모듈레이터들에 연결되는 2개의 DAC들에 대한 예시적인 반대-순서의-인터리브된 구동 신호들의 도면이다. 구동 신호 "I1/0"는 맵핑된 I1 데이터 트리뷰터리 및 제로들을 인터리브하여 얻어진다. 구동 신호 "0/I2"는 맵핑된 I2 데이터 트리뷰터리 및 제로들을 인터리브하여 얻어진다. 맵핑된 데이터 트리뷰터리들은 1을 가진 1-비트 및 -1을 가진 0-비트를 나타낼 수 있다. 모듈레이터들은 바이어스된 널(또는 흡광(extinction))일 수 있어, 구동 신호들(1, 0 및 -1)은 각각 변조 후에 1, 0 및 -1의 노멀라이징된(normalized) 광 필드들(optical field)을 초래한다는 것을 유념해야한다. 하나의 구동 심볼은 각각의 심볼 주기(Ts)를 차지한다.

구동 신호들 "Q1/0" 및 "0/Q2"은 각각 "I1/0" 및 "0/I2"와 유사한 맵핑 규칙 및 인터리빙 규칙을 따른다. IRZ 펄스 셰이핑은 이러한 특별히 배열된 구동 패턴들을 가진 DAC들의 사용에 의해 실현된다.

발명에 따른 실시예들의 DAC들의 사용은 또한 재구성될 전송기가 높은 데이터 속도 및/또는 높은 스펙트럼 효율을 제공하도록, 16-QAM과 같은, 보다 복잡한 포맷들을 지원하도록 허용한다. 게다가, 발명에 따른 실시예들은 어떤 광 하드웨어 변화없이 IRZ-PDM-QPSK에 대한 특정한 비-제로-복귀(NRZ) PDM-QPSK 트랜스폰더들(transponder)의 업그레이드를 허용하고, 그에 따라 높은 비선형 전송 실행 및/또는 보다 긴 전송 거리를 가능하게 하고, 잠재적으로 전송 시스템 비용을 낮춘다. 상술된 바와 같이, 인터리브 제로 복귀(IRZ) 편광 분할 다중화(PDM) 신호를 생성하기 위한 제공된 실시예들은 어떤 광 펄스 카버의 사용을 요구하지 않고, 이는 이러한 전송기에 대해 보다 적은 손실, 비용, 크기 및 전력을 이끈다.

DAC들의 샘플링 속도는 추가의 펄스-셰이핑 기능을 실행하도록 변조 심볼 속도의 2배 이상일 수 있다는 것을 유념해야한다. 데이터 및 제로들 사이의 인터리빙은 50% 이하의 듀티 사이클(duty cycle)로 행해질 수 있다.

각각의 의도된 구동 패턴은 QAM과 같은 다중-레벨의 변조 포맷들을 지원하도록 2개 이상의 값들을 가질 수 있음을 또한 유념해야한다. 16-QAM에 대해, 의도된 구동 패턴의 각각의 심볼은 -3, -1, 1, 3의 스케일링된 4개의 가능한 값들을 가질 수 있다.

본 발명은 예시적인 실시예들을 참조로 하여 설명되었지만, 설명은 제한되는 것으로서 해석되어서는 안 된다.

본 발명의 실시예들은 단일 집적 회로 상의 가능한 구현을 포함하는, 회로-기반의 프로세스들로서 구현될 수 있다.

달리 명확히 언급되지 않는다면, 각각의 수치 값 및 범위는 단어 "약(about)" 또는 "약(approximately)"이 값 또는 범위의 값의 앞에 있는 것처럼 근접하는 것으로서 해석되어야한다.

발명의 본질을 설명하도록 설명되고 예시되는 부분들의 상세 사항들, 재료들 및 배열들에서의 다양한 변화들이 다음의 청구항들에서 표현되는 바와 같은 발명의 범주를 벗어남이 없이 기술 분야의 숙련자에 의해 행해진다는 것이 또한 이해될 것이다.

청구항에서의 도면 숫자들 및/또는 도면 참조 라벨들의 사용은 청구항들의 이해를 용이하게 하도록 청구된 주제의 하나 이상의 가능한 실시예들을 식별하도록 의도된다. 이러한 사용은 대응하는 도면들에 도시된 실시예들에 대해 이 청구항들의 범주를 반드시 제한하는 것으로서 해석되어서는 안 된다.

비록 다음에 나오는 방법의 청구항들이 대응하는 라벨 붙이기에 의한 특정한 시퀀스로 단계들을 상술하지만, 청구항의 설명들이 몇몇의 또는 모든 이러한 단계들을 구현하기 위한 특정한 시퀀스를 달리 의미하지 않는다면, 이러한 단계들은 그 특정한 시퀀스에서 구현되는 것에 있어서 제한되도록 반드시 의도되진 않는다.

여기서 "하나의 실시예(one embodiment)" 또는 "하나의 실시예(an embodiment)"에 대한 참조는 실시예와 관련되어 설명되는 특정한 특징, 구조 또는 특성이 발명의 적어도 하나의 실시예에 포함될 수 있다는 것을 의미한다. 설명서 내의 다양한 위치들에서 구 "하나의 실시예에서(in one embodiment)"의 출현은 동일한 실시예를 모두 반드시 참조하진 않고, 또는 다른 실시예들과 반드시 상호 배타적인 분리된 또는 대안적인 실시예들이 아니다. 동일한 것은 용어 "구현(implementation)"에 적용된다.

또한 이 설명의 목적들을 위해, 용어들 "연결하다(couple)", "연결하는(coupling)", "연결되는(coupled)", "연결하다(connect)", "연결하는(connecting)" 또는 "연결되는(connected)"은 에너지가 2개 이상의 요소들 사이에서 이동되는 것이 허용되는 추후에 개발된 또는 기술 분야에 공지된 어떤 방식으로 지칭되고, 비록 요구되지 않지만, 하나 이상의 추가의 요소들의 삽입이 고려된다. 반대로, 용어들 "직접 연결되는(directly coupled)", "직접 연결되는(directly connected)" 등은 이러한 추가의 요소들의 부재를 암시한다.

청구항들에 의해 다루어지는 실시예들은 이 설명서에 의해 가능하고(1) 법령의 주제에 부합하는(2) 실시예들로 제한된다. 불가능한 실시예들 및 비-법령 주제에 부합하는 실시예들은 비록 실시예들이 명백히 청구항들의 범주 내에 있다고 하더라도 명확히 거부된다.

설명 및 도면들은 단지 발명의 원리들을 보여준다. 따라서 기술 분야의 숙련자들이 비록 여기에 명확히 설명되거나 도시되지 않았을지라도, 발명의 정신 및 범주 내에 포함되는 발명의 원리들을 구현하는, 다양한 배열들을 고안할 수 있을 것이라는 것이 이해될 것이다. 게다가, 여기에 언급된 모든 예들은 발명의 원리들 및 기술을 발전시키는 발명자/들에 의해 기여된 개념들을 이해하는 데 있어서 독자에게 도움을 주는 교육학의 목적들로만 주로 명확히 의도되고, 이러한 명확히 언급된 예들 및 상태들에 대한 제한 없이 해석된다. 게다가, 발명의 원리들, 양태들 및 실시예들뿐만 아니라 발명의 특정한 예들을 여기서 언급하는 모든 설명들은 발명의 등가물들을 포함하도록 의도된다.

"프로세서들", 제어기들" 또는 "모듈들"로서 라벨이 붙여진 어떤 기능적 블록들을 포함하는, 도면들에 도시된 다양한 요소들의 기능들은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 관련된 소프트웨어를 실행할 수 있는 하드웨어의 사용을 통해 제공될 수 있다. 프로세서에 의해 제공될 때, 기능들은 단일 전용 프로세서에 의해, 단일 공유 프로세서에 의해 또는 복수의 개별 프로세서들에 의해 제공될 수 있고, 그 중 몇몇은 공유될 수 있다. 게다가, 용어 "프로세서" 또는 "제어기" 또는 "모듈"의 명백한 사용은 소프트웨어를 실행할 수 있는 하드웨어를 배타적으로 지칭하도록 해석되어서는 안 되고, 제한 없이, 디지털 신호 프로세서(DSP) 하드웨어, 응용 주문형 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA), 소프트웨어를 저장하기 위한 읽기 전용 기억 장치(ROM), 임의 접근 기억 장치(RAM), 비휘발성 기억 장치를 내재하여 포함할 수 있다. 다른 하드웨어, 종래의 및/또는 맞춤형 하드웨어가 또한 포함될 수 있다. 유사하게, 도면들에 도시된 어떤 스위치들은 오직 개념적인 것이다. 그 기능은 프로그램 로직 연산을 통해, 전용 로직을 통해, 프로그램 제어 및 전용 로직의 상호 작용을 통해 실행될 수 있고, 또는 심지어 수동으로, 특정한 기술이 문맥으로부터 보다 명확히 이해되는 바와 같이 시행자에 의해 선택 가능하다.

기술 분야의 숙련자들에 의해 여기에서 어떤 블록도들이 발명의 원리들을 구현하는 예시적인 회로의 개념도들을 나타낸다는 것이 이해되어야한다. 유사하게, 임의의 흐름도들, 흐름도들, 상태 전이도들, 유사 부호 등이 컴퓨터 판독 가능 매체 내에 실질적으로 보여질 수 있고 따라서 컴퓨터 또는 프로세서에 의해 실행될 수 있는 다양한 프로세스들을 나타낸다는 것, 이러한 컴퓨터 또는 프로세서가 명확히 도시되었는 지의 여부가 이해될 것이다.

Claims (10)

1. 제 1 모듈레이터에 대해 제로 복귀(RZ: Return To Zero) 셰이핑(shaping)을 실행하는 단계로서, 상기 제 1 모듈레이터의 출력은 2개의 제 1 디지털-대-아날로그 컨버터들(DAC들)을 사용하는 제 1 편광 구성 요소에 대응하고, 상기 2개의 제 1 DAC들의 각각은 변조 심볼 속도(modulation symbol rate)의 약 2배 이상으로 샘플링되고(sample) 의도된 구동 신호 패턴들의 제 1 쌍 중 하나 및 제로들을 인터리브하는(interleave) 제 1 인터리빙 순서(interleaving order)의 출력을 가진, 상기 실행 단계와;
   제 2 모듈레이터에 대해 RZ 셰이핑을 실행하는 단계로서, 상기 제 2 모듈레이터의 출력은 2개의 제 2 DAC들을 사용하는 제 2 편광 구성 요소에 대응하고, 상기 2개의 제 2 DAC들의 각각은 상기 변조 심볼 속도의 약 2배 이상으로 샘플링되고 제로들 및 의도된 구동 신호 패턴들의 제 2 쌍 중 하나를 인터리브하는 제 2 인터리빙 순서의 출력을 갖고, 상기 제 2 인터리빙 순서는 상기 제 1 인터리빙 순서에 대해 반대인, 상기 실행 단계를 포함하는, 방법.
2. 제 1 항에 있어서,
   상기 제 1 편광 구성 요소와 상기 제 2 편광 구성 요소를 결합하여, 인터리브 제로 복귀(IRZ) 편광 분할 다중화(PDM) 신호를 형성하는 단계를 포함하는, 방법.
3. 제 1 항에 있어서,
   상기 의도된 구동 패턴들의 제 1 쌍의 각각은 1-비트에 대한 1의 값 및 0-비트에 대한 -1의 값을 갖는, 방법.
4. 제 1 항에 있어서,
   상기 의도된 구동 패턴들의 제 1 쌍의 각각은 2개 이상의 값들을 갖는, 방법.
5. 제 1 항에 있어서,
   상기 제 1 모듈레이터를 구동하기 전에 상기 DAC들 중 적어도 하나의 출력을 증폭시키는 단계를 추가로 포함하는, 방법.
6. 2개의 제 1 디지털-대-아날로그 컨버터들(DAC들)로서, 상기 2개의 제 1 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 의도된 구동 신호 패턴들의 제 1 쌍 중 하나 및 제로들을 인터리브하는 제 1 인터리빙 순서의 출력을 갖도록 구성되는, 상기 2개의 제 1 디지털-대-아날로그 컨버터들과;
   상기 2개의 제 1 DAC들의 출력에 기초하여 제 1 편광을 생성하기 위한 제 1 모듈레이터와;
   2개의 제 2 디지털-대-아날로그 컨버터들(DAC들)로서, 상기 2개의 제 2 DAC들의 각각은 변조 심볼 속도의 약 2배 이상으로 샘플링되고 의도된 구동 신호 패턴들의 제 2 쌍 중 하나 및 제로들을 인터리브하는 제 2 인터리빙 순서의 출력을 갖도록 구성되고, 상기 제 2 인터리빙 순서는 상기 제 1 인터리빙 순서에 대해 반대인, 상기 2개의 제 2 디지털-대-아날로그 컨버터들과;
   상기 2개의 제 2 DAC들의 출력에 기초하여 제 2 편광을 생성하기 위한 제 2 모듈레이터를 포함하는, 장치.
7. 제 6 항에 있어서,
   상기 2개의 제 1 DAC들 중 하나는 상기 의도된 구동 신호 패턴들의 제 1 쌍의 제 1 구성 요소 구동 패턴 및 상기 제로들을 인터리브하도록 구성되고,
   상기 2개의 제 1 DAC들 중 다른 하나는 상기 의도된 구동 신호 패턴들의 제 1 쌍의 제 2 구성 요소 구동 패턴 및 상기 제로들을 인터리브하도록 구성되는, 장치.
8. 제 6 항에 있어서,
   상기 제 1 편광 및 상기 제 2 편광을 결합하기 위한 편광 빔 결합기를 추가로 포함하는, 장치.
9. 제 6 항에 있어서,
   제 1 모듈레이터 또는 제 2 모듈레이터와 상기 DAC들 중 각각 적어도 하나 사이에 끼워진 증폭기를 추가로 포함하는, 장치.
10. 제 6 항에 있어서,
    제 1 모듈레이터는 다른 변조 구성(scheme)으로 재구성 가능한, 방법.

Images