KR20130113972A - Method for manufacturing oxide thin film transistor - Google Patents
Method for manufacturing oxide thin film transistor Download PDFInfo
- Publication number
- KR20130113972A KR20130113972A KR1020130017100A KR20130017100A KR20130113972A KR 20130113972 A KR20130113972 A KR 20130113972A KR 1020130017100 A KR1020130017100 A KR 1020130017100A KR 20130017100 A KR20130017100 A KR 20130017100A KR 20130113972 A KR20130113972 A KR 20130113972A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- substrate
- oxide semiconductor
- etch stop
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims description 183
- 239000010410 layer Substances 0.000 claims description 82
- 238000002161 passivation Methods 0.000 claims description 63
- 238000000231 atomic layer deposition Methods 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 13
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 2
- 238000001465 metallisation Methods 0.000 claims 2
- 229910017109 AlON Inorganic materials 0.000 claims 1
- 229910017107 AlOx Inorganic materials 0.000 claims 1
- 229910003070 TaOx Inorganic materials 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 15
- 239000001257 hydrogen Substances 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 229920001621 AMOLED Polymers 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Abstract
Description
본 발명은 산화물 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 TFT-LCD 및 AMOLED 등의 평판디스플레이의 구동소자로 사용되는 산화물 박막 트랜지스터가 안정적인 특성을 가질 수 있도록 하는 산화물 박막 트랜지스터의 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oxide thin film transistor, and more particularly, to a method of manufacturing an oxide thin film transistor which enables an oxide thin film transistor used as a driving element of a flat panel display such as TFT-LCD and AMOLED to have stable characteristics.
최근에 디스플레이에 대한 요구가 대면적 고해상도 TV, 3D TV, 무안경방식의 TV, 대형 AMOLED 및 고해상도 태블릿 PC 등으로 확대됨에 따라 구동소자인 박막 트랜지스터(Thin Film Transistor, 이하, 'TFT')에 대해서도 높은 특성을 요구하고 있다. 또한, 가격 경쟁력에 대한 요구에 따라 대면적의 고해상도 디스플레이에서 안정적으로 소자를 제작할 수 있어야 하는데 이러한 요구사항은 사람들로 하여금 Si 기반의 a-Si TFT 혹은 LPTS(Low Temperature Poly Silicon) TFT보다 산화물 반도체를 액티브층으로 갖는 산화물 TFT에 관심을 갖도록 유도하였다. 최근 5~8 여년 간 산화물 TFT의 개발은 엄청나게 진행되어 2011 년도에 70인치 UD급의 3D TV가 개발되었다. 뿐만 아니라 산화물 TFT로 구동하는 55인치 AMOLED도 2012 년도에 발표되었다.Recently, the demand for display has been expanded to large-area high-definition TVs, 3D TVs, glasses-free TVs, large AMOLEDs, and high-resolution tablet PCs. It requires high characteristics. In addition, according to the demand for price competitiveness, it is necessary to be able to reliably manufacture devices in a large-area high-resolution display. This requirement allows people to use oxide semiconductors rather than Si-based a-Si TFT or LPTS (Low Temperature Poly Silicon) TFT. The attention was paid to the oxide TFT which has an active layer. In the last five to eight years, the development of oxide TFTs has been enormous, and in 2011, 70-inch UD-class 3D TVs were developed. In addition, a 55-inch AMOLED powered by an oxide TFT was announced in 2012.
대면적의 고해상도 디스플레이 제작에서 가장 중요한 요소 중의 하나는 고이동도 산화물 TFT이다. 산화물 TFT의 이동도는 반도체 내의 캐리어양과 밀접한 관계가 있다. 산화물 TFT는 캐리어가 증가할수록 이동도도 함께 증가하는 경향이 있다. 그러나 이러한 캐리어의 증가는 이동도의 증가뿐만 아니라 문턱전압(Vth)의 음 이동(Negative Shift)도 유도하기 때문에 고이동도 특성의 산화물 TFT를 확보하는 데 기술적인 한계가 있다. 특히 산화물 반도체 내에서 캐리어를 생성시키는 주된 요인은 반도체 내의 산소 결핍(Vo)과 수소의 유입으로 널리 알려져 있다. 따라서, TFT-LCD 혹은 AMOLED 등의 디스플레이의 제작이 완료되는 마지막 시점까지 수소 등의 영향을 받지 않고 산화물 TFT가 안정적으로 거동할 수 있도록 소자가 제작되는 것이 매우 중요하다. 또한, 산화물 TFT는 수분 등에 민감하므로 보호막이 필요한데, 이때 가장 많이 사용되는 박막이 SiNx이다. 그러나 SiNx를 증착하는 과정에서 이미 수소 유입이 발생하여 산화물 TFT의 문턱전압(Vth)이 음으로 이동하게 된다. 특히 고이동도 산화물 TFT는 이미 고이동도 상태를 만들기 위해 반도체 내의 캐리어 양이 증가된 상태이므로 적은 양의 수소 유입에 의해 소자 특성이 민감하게 반응할 수 있고, 이는 패널 전체의 균일도를 저하시켜 수율을 감소시킬 수 있다. 따라서, 고이동도 산화물 TFT의 보호막 형성시 수소 유입을 막을 수 있는 기술이 매우 필요하다.One of the most important elements in large area high resolution display fabrication is high mobility oxide TFT. The mobility of the oxide TFTs is closely related to the amount of carriers in the semiconductor. The oxide TFT tends to increase with mobility as the carrier increases. However, the increase of the carrier not only increases the mobility but also induces a negative shift of the threshold voltage Vth, and thus there is a technical limitation in securing an oxide TFT having high mobility. In particular, the main factors for generating carriers in oxide semiconductors are widely known as oxygen deficiency (Vo) and influx of hydrogen in the semiconductor. Therefore, it is very important that the device be manufactured so that the oxide TFT can be stably behaved without the influence of hydrogen until the final time when the display of the TFT-LCD or AMOLED is completed. In addition, since the oxide TFT is sensitive to moisture and the like, a protective film is required, and the most commonly used thin film is SiNx. However, hydrogen inflow has already occurred during the deposition of SiNx, and the threshold voltage Vth of the oxide TFT is moved to the negative. In particular, since the high mobility oxide TFT has already increased the amount of carriers in the semiconductor to make a high mobility state, the device characteristics can be sensitively reacted by the introduction of a small amount of hydrogen, which lowers the uniformity of the entire panel, resulting in a high yield. Can be reduced. Therefore, there is a great need for a technique capable of preventing hydrogen inflow when forming a protective film of a high mobility oxide TFT.
한편, AMOLED 제작시, OLED 자체도 수분에 민감하기 때문에 OLED를 패시베이션하기 위해 보호막이 형성된다. 이 경우에 산화물 TFT 어레이를 형성한 후, OLED 를 전면 발광(Top Emission)으로 형성하거나 배면 발광(Bottom Emission)으로 형성하더라도 산화물 TFT의 일부가 OLED의 패시베이션 공정에 노출될 수 있기 때문에 OLED 보호막 형성 공정시에도 안정적인 산화물 TFT가 요구된다.
Meanwhile, when manufacturing AMOLED, since OLED itself is sensitive to moisture, a protective film is formed to passivate OLED. In this case, after forming the oxide TFT array, even if the OLED is formed by top emission or bottom emission, a part of the oxide TFT may be exposed to the passivation process of the OLED, thereby forming an OLED protective film. A stable oxide TFT is required even at the time.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 다양한 구조의 산화물 TFT를 제작함에 있어, 패널 제작이 완료되는 시점까지 후속 공정의 영향을 받지 않고 고이동도, 고품위의 산화물 TFT 특성을 유지할 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the problems described above, in the production of oxide TFTs of various structures, the high mobility, high-quality oxide TFT characteristics without the influence of subsequent processes until the panel production is completed It is an object of the present invention to provide a method for manufacturing a sustainable oxide thin film transistor.
본 발명의 다른 목적은 고이동도 산화물 TFT 뿐만이 아니라 모든 산화물 TFT에 적용되어 문턱전압(Vth)의 변화가 없는 안정적인 패널 제작을 통해 제작 수율을 높일 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공한다.Another object of the present invention is to provide a method for manufacturing an oxide thin film transistor that can be applied to all oxide TFTs as well as high-mobility oxide TFTs to increase the production yield through stable panel fabrication without a change in threshold voltage (Vth).
본 발명의 다른 목적은 원자층 증착법(ALD: Atomic Layer Deposition)을 통해 제작된 알루미나 박막 등을 포함하는 이중 식각 정지막(ESL: Etch Stop Layer)만으로도 수소, 산소 및 수증기 등에 대해 우수한 배리어 특성을 확보할 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공한다.Another object of the present invention is to secure excellent barrier properties against hydrogen, oxygen, water vapor and the like with only an Etch Stop Layer (ESL) including an alumina thin film manufactured by atomic layer deposition (ALD). Provided is a method for producing an oxide thin film transistor.
본 발명의 다른 목적은 대면적 디스플레이 제작시 사용되는 CU 전극의 구조를 삼중구조(예를 들면, Mo/Cu/Mo 등)를 취하지 않고 Cu/Mo-Ti 합금의 이중구조, Cu/Mo의 이중구조 및 Cu/Ti의 이중구조 등의 이중구조를 취하면서, Cu의 표면이 직접 노출된 전극 구조 상에 수소 유입이 가능한 SiNx 패시베이션 공정을 하거나 유기 평탄층을 직접 TFT 어레이 상에 코팅하더라도 우수한 소자 특성을 확보할 수 있고, 이로 인해 소자의 안정성을 확보할 수 있으며, 이중구조의 저저항 배선구조를 채택함으로써 배선의 에칭공정을 한 공정으로 진행할 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공한다.Another object of the present invention is to take the structure of the CU electrode used in the production of a large area display without a triple structure (for example, Mo / Cu / Mo, etc.) without the dual structure of Cu / Mo-Ti alloy, double of Cu / Mo Excellent device characteristics even if the SiNx passivation process allows hydrogen inflow on the electrode structure where the Cu surface is directly exposed and the organic flat layer is directly coated on the TFT array while taking the dual structure such as the structure and the double structure of Cu / Ti. The present invention provides a method for manufacturing an oxide thin film transistor which can secure the stability of the device, thereby securing the stability of the device, and the etching process of the wiring can be carried out in one step by adopting a low resistance wiring structure having a double structure.
본 발명의 다른 목적은 이중 게이트 전극을 가지는 산화물 TFT에 적용되어 동일한 반도체를 갖는 소자에서 높은 전류량을 확보할 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공한다.Another object of the present invention is to provide a method of manufacturing an oxide thin film transistor that can be applied to an oxide TFT having a double gate electrode and can ensure a high current amount in a device having the same semiconductor.
본 발명의 또 다른 목적은 LTPS(Low-Temperature Poly-Silicon) TFT의 특성에 버금가는 고안정성, 고성능의 산화물 TFT를 제공함으로써 차세대 디스플레이에 대한 적용성을 한 층 높일 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공한다.
It is still another object of the present invention to provide an oxide TFT having high stability and high performance similar to that of a low-tempered poly-silicon (LTPS) TFT, thereby improving the applicability to next-generation displays. To provide.
이와 같은 목적을 달성하기 위해, 본 발명의 실시예는 크게 1) 인버티드 스태거드(Inverted Staggered) 타입의 산화물 TFT에서 식각 정지막(ESL: Etch Stop Layer)을 포함하는 ESL 타입의 인버티드 스태거드 산화물 TFT(ESL 산화물 TFT), 2) 인버티드 스태거드(Inverted Staggered) 타입의 산화물 TFT에서 식각 정지막을 포함하지 않는 백채널 에치 타입의 인버티드 스태거드 산화물 TFT(BCE 산화물 TFT), 3) 인버티드 코플라나 타입의 산화물 TFT(Inverted Coplanar 산화물 TFT), 4) 스태거드(Staggered) 산화물 TFT), 그리고 5) 코플라나 타입의 산화물 TFT(Coplanar 산화물 TFT)로 나뉠 수 있다.In order to achieve the above object, an embodiment of the present invention is largely divided into 1) an ESL type inverted stub including an etching stop layer (ESL) in an inverted staggered type oxide TFT. 2) Inverted staggered oxide TFT (BCE oxide TFT) of back channel etch type which does not include an etch stop film in an inverted staggered type oxide TFT; 3) Inverted Coplanar Oxide TFTs, 4) Staggered Oxide TFTs, and 5) Coplanar Oxide TFTs.
ESL 산화물 TFT는 총 5가지 방법으로 제작 가능하나, 본 발명의 실시예에서는 아일랜드 타입의 ESL 산화물 TFT와 컨택 타입의 ESL 산화물 TFT를 예로 들어 설명하기로 한다.ESL oxide TFTs can be manufactured in a total of five methods, but embodiments of the present invention will be described using an island type ESL oxide TFT and a contact type ESL oxide TFT as an example.
본 발명의 제1 실시예에 따르면, 본 발명에 따른 아일랜드 타입의 ESL 산화물 TFT의 제조 방법은, 버퍼막이 형성된 또는 버퍼막이 없는 기판 상에 게이트 전극을 증착하고 패터닝하여 형성하는 단계; 상기 게이트 전극이 형성된 기판에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상에 산화물 반도체막을 증착하고 패터닝하여 형성하는 단계; 상기 산화물 반도체막 상에 제1 식각 정지막(Etch Stop Layer)을 증착하는 단계; 상기 제1 식각 정지막 상에 원자층 증착법을 통해 제2 식각 정지막을 증착하고 제1 식각 정지막과 제2 식각 정지막을 아일랜드 모양의 ESL로 패터닝하여 형성하는 단계; 형성된 제1 식각 정지막과 제2 식각 정지막 양측에 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 패시베이션막을 형성하는 단계를 포함한다.According to a first embodiment of the present invention, a method of manufacturing an island-type ESL oxide TFT according to the present invention comprises the steps of: depositing and patterning a gate electrode on a substrate on which a buffer film is formed or no buffer film is formed; Depositing a gate insulating film on a substrate on which the gate electrode is formed; Depositing and patterning an oxide semiconductor film on the gate insulating film; Depositing a first etch stop layer on the oxide semiconductor layer; Depositing a second etch stop layer on the first etch stop layer by atomic layer deposition and patterning the first etch stop layer and the second etch stop layer into an island-shaped ESL; Forming a source electrode and a drain electrode on both sides of the formed first etch stop layer and the second etch stop layer; And forming a passivation film on an entire surface of the substrate on which the source electrode and the drain electrode are formed.
바람직하게는, 상기 제2 식각 정지막을 형성하는 단계에서, 상기 제2 식각 정지막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 이용한 표면화학반응을 통하여 형성되는 것을 특징으로 한다.Preferably, in the forming of the second etch stop layer, the second etch stop layer may be a surface chemistry using any one of a traveling wave reactor type deposition method, a remote plasma atomic layer deposition method, and a direct plasma atomic layer deposition method. Characterized in that formed through the reaction.
바람직하게는, 상기 제2 식각 정지막은 Al2O3, SiO2, SiNx, SiON, HfO2, ZrO2 및 TiO2 중 적어도 하나를 포함하는 단일막 또는 다층막인 것을 특징으로 한다.Preferably, the second etch stop layer is a single layer or a multilayer including at least one of Al 2 O 3, SiO 2, SiN x, SiON, HfO 2, ZrO 2, and TiO 2.
바람직하게는, 상기 제2 식각 정지막의 두께는 3~100 nm인 것을 특징으로 한다.Preferably, the thickness of the second etch stop layer is characterized in that 3 ~ 100 nm.
바람직하게는, 상기 제1 식각 정지막은 상기 산화물 반도체막과 건식식각 또는 습식식각의 선택비를 가지는 절연막인 것을 특징으로 한다.Preferably, the first etch stop layer is an insulating film having a selectivity between the oxide semiconductor film and dry etching or wet etching.
바람직하게는, 상기 패시베이션막을 형성하는 단계에서, 원자층 증착법을 통해 알루미나를 형성한 후, 상기 알루미나 상에 SiNx 또는 SiO2를 포함하는 절연막을 형성함으로써 상기 패시베이션막을 형성하는 것을 특징으로 한다.Preferably, in the forming of the passivation film, after forming alumina by atomic layer deposition, the passivation film is formed by forming an insulating film containing SiNx or SiO2 on the alumina.
바람직하게는, 상기 알루미나의 두께는 3~100 nm인 것을 특징으로 한다.Preferably, the thickness of the alumina is characterized in that 3 ~ 100 nm.
바람직하게는, 상기 산화물 반도체막은 단일막 또는 다층막, 또는 단일 산화물 반도체막인 경우 산소 분압을 달리하여 이층으로 증착한 다층막, 또는 이 다층막을 열처리한 단일막인 것을 특징으로 한다.Preferably, the oxide semiconductor film is a single film or a multilayer film, or, in the case of a single oxide semiconductor film, a multilayer film deposited in two layers with different oxygen partial pressures, or a single film heat-treated with the multilayer film.
본 발명의 제1 실시예에 따른 아일랜드 타입의 ESL 산화물 TFT는 산화물 반도체막 상에 채널보호막(Channel Protection Layer)을 증착한 후 산화물 반도체막과 채널보호막을 한꺼번에 패터닝하여 제작될 수 있다.The island type ESL oxide TFT according to the first embodiment of the present invention may be fabricated by depositing a channel protection layer on an oxide semiconductor layer and then patterning the oxide semiconductor layer and the channel protection layer at once.
또한, 본 발명의 제2 실시예에 따른 컨택 타입의 ESL 산화물 TFT는 산화물 반도체막 전면에 식각 정지막을 형성한 후 소스/드레인 전극이 바이어스를 가할 수 있도록 컨택 홀(Contact Hole)을 통해 산화물 반도체막에 접촉될 수 있다. 이 경우에도 식각 정지막을 형성하기 전에 채널보호막을 산화물 반도체막 상에 형성한 후 반도체 마스크를 이용하여 패턴을 형성하고 식각 정지막을 형성할 수 있다.In addition, in the contact type ESL oxide TFT according to the second embodiment of the present invention, after forming an etch stop layer on the entire surface of the oxide semiconductor film, the oxide semiconductor film is formed through a contact hole so that the source / drain electrodes can be biased. Can be contacted. Also in this case, before forming the etch stop layer, the channel protective layer may be formed on the oxide semiconductor layer, and then a pattern may be formed using a semiconductor mask to form the etch stop layer.
본 발명의 제3 실시예에 따르면, 본 발명에 따른 인버티드 스태거드 산화물 TFT의 제조 방법은, 버퍼막이 형성된 기판 상에 게이트 전극을 증착하고 패터닝하여 형성하는 단계; 상기 게이트 전극이 형성된 기판에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계; 상기 산화물 반도체막 양측에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 상기 드레인 전극이 형성된 기판에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및 상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계를 포함한다.According to a third embodiment of the present invention, a method of manufacturing an inverted staggered oxide TFT according to the present invention includes the steps of depositing and patterning a gate electrode on a substrate on which a buffer film is formed; Depositing a gate insulating film on a substrate on which the gate electrode is formed; Forming an oxide semiconductor film on the gate insulating film; Forming source and drain electrodes on both sides of the oxide semiconductor film; Forming a first passivation film on the substrate on which the source electrode and the drain electrode are formed by atomic layer deposition; And forming a second passivation film on the first passivation film.
본 발명의 제4 실시예에 따르면, 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법은, 버퍼막이 형성된 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 양측면에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계; 상기 산화물 반도체막이 형성된 기판에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및 상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계를 포함한다.According to a fourth embodiment of the present invention, a method of manufacturing an oxide thin film transistor according to the present invention includes forming a gate electrode on a substrate on which a buffer film is formed; Forming a gate insulating film on an entire surface of the substrate on which the gate electrode is formed; Forming source and drain electrodes on both sides of the gate insulating film; Forming an oxide semiconductor film between the source electrode and the drain electrode; Forming a first passivation film on the substrate on which the oxide semiconductor film is formed by atomic layer deposition; And forming a second passivation film on the first passivation film.
본 발명의 제5 실시예에 따르면, 본 발명에 따른 산화물 박막 트랜지스터의 제조 방법은, 버퍼막이 형성된 기판에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 상기 드레인 전극 상에 산화물 반도체막을 형성하는 단계; 상기 산화물 반도체막이 형성된 기판에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및 상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계를 포함한다.
According to a fifth embodiment of the present invention, a method of manufacturing an oxide thin film transistor according to the present invention includes forming a source electrode and a drain electrode on a substrate on which a buffer film is formed; Forming an oxide semiconductor film on the source electrode and the drain electrode; Forming a gate insulating film on the substrate on which the oxide semiconductor film is formed; Forming a gate electrode on the gate insulating film; Forming a first passivation film on the substrate on which the gate electrode is formed by atomic layer deposition; And forming a second passivation film on the first passivation film.
이상에서 설명한 바와 같이 본 발명에 의하면, 다양한 구조의 산화물 TFT가 고이동도 특성을 유지할 수 있도록 산화물 TFT의 구조에 따라 원자층 증착법을 통해 식각 정지막 또는 패시베이션막을 형성하는 산화물 박막 트랜지스터의 제조 방법을 제공함으로써, 산화물 반도체를 형성한 이후에 후속 공정 동안 산화물 반도체 내 수소 유입을 막을 수 있고, 이에 따라 반도체 내 캐리어양의 변화에 따른 문턱전압(Vth)의 변화를 최소화할 수 있는 효과가 있다.As described above, according to the present invention, there is provided a method of manufacturing an oxide thin film transistor in which an etch stop film or a passivation film is formed through an atomic layer deposition method according to the structure of an oxide TFT so that oxide TFTs having various structures can maintain high mobility characteristics. By providing the oxide semiconductor, it is possible to prevent hydrogen inflow into the oxide semiconductor during the subsequent process after the oxide semiconductor is formed, thereby minimizing the change in the threshold voltage Vth according to the change in the amount of carriers in the semiconductor.
또한, 본 발명에 의하면, 아일랜드 타입 또는 컨택 타입에 상관없이 원자층 증착법을 통해 식각 정지막을 형성하는 산화물 박막 트랜지스터의 제조 방법을 제공함으로써, 수소에 대해 우수한 배리어 특성을 확보할 수 있고, 산화반응을 포함하지 않는 공정으로 SiN 또는 유기물층 등의 패시베이션층을 형성할 수 있다. 또한 패시베이션막 없이 직접 유기물 평탄층을 코팅하더라도 소자의 특성에 변화를 주지 않아 대면적 디스플레이 제작시 소스/드레인 배선으로서 Cu가 직접 노출되는 이중구조(예를 들면, Mo/Cu 등)를 사용할 수 있고, 이로 인해 Cu 기반의 배선의 패터닝 공정을 수월하게 수행할 수 있는 장점이 있다.In addition, according to the present invention, by providing a method for producing an oxide thin film transistor to form an etch stop film by atomic layer deposition regardless of the island type or contact type, it is possible to ensure excellent barrier properties against hydrogen, and to perform oxidation reaction A passivation layer such as SiN or an organic material layer may be formed by a process not included. In addition, even if the organic flat layer is directly coated without the passivation layer, the structure of the device does not change, and thus, a double structure (for example, Mo / Cu, etc.) in which Cu is directly exposed as a source / drain wiring may be used when manufacturing a large area display. As a result, the Cu-based wiring patterning process can be easily performed.
또한, 본 발명에 의하면, 대면적 기판 상에 TFT를 제조시 문턱전압(Vth)의 산포도를 최소화하는 산화물 박막 트랜지스터의 제조 방법을 제공함으로써, 균일한 특성의 고이동도 산화물 TFT를 얻을 수 있고, 이에 따라 AMOLED에서 무라가 발생하는 것을 억제할 수 있다.In addition, according to the present invention, by providing a method for producing an oxide thin film transistor that minimizes the dispersion of the threshold voltage (Vth) when manufacturing the TFT on a large area substrate, it is possible to obtain a high mobility oxide TFT of uniform characteristics, As a result, it is possible to suppress the occurrence of mura in the AMOLED.
또한, 본 발명에 의하면, 수분에 민감한 산화물 TFT를 보호하기 위해 우수한 배리어 특성을 가진 SiN 박막을 보호막으로 사용하는 산화물 박막 트랜지스터의 제조 방법을 제공함으로써, 산화물 TFT가 전기적 또는 전기/광학적 스트레스에 노출될 때 산화물 TFT의 특성 변화를 최소화할 수 있다.In addition, according to the present invention, by providing a method for producing an oxide thin film transistor using a SiN thin film having excellent barrier properties as a protective film to protect the oxide TFT sensitive to moisture, the oxide TFT is exposed to electrical or electrical / optical stress. When the characteristics of the oxide TFT can be minimized.
또한, 본 발명에 의하면, AMOLED 제작 공정에서 OLED의 패시베이션막을 형성시 배리어 특성이 우수한 SiN을 보호막으로 사용하는 산화물 박막 트랜지스터의 제조 방법을 제공함으로써, OLED의 수명을 늘릴 수 있다.
In addition, according to the present invention, by providing a method for producing an oxide thin film transistor using SiN having excellent barrier properties as a protective film when forming the passivation film of the OLED in the AMOLED manufacturing process, it is possible to increase the life of the OLED.
도 1a 내지 도 1i는 본 발명의 제1 실시예에 따른 아일랜드 타입의 ESL 산화물 TFT의 제조 방법을 나타낸 공정 흐름도,
도 1j는 본 발명의 제2 실시예에 따른 컨택 타입의 ESL 산화물 TFT의 제조 방법을 설명하기 위한 도면,
도 2는 본 발명의 제3 실시예에 따른 BCE(Back Channel Etch)형 산화물 TFT의 제조 방법을 설명하기 위한 도면,
도 3은 본 발명의 제4 실시예에 따른 바텀 게이트 바텀 컨택(Bottom Gate Bottom Contact)형 산화물 TFT의 제조 방법을 설명하기 위한 도면,
도 4는 본 발명의 제5 실시예에 따른 탑 게이트 바텀 컨택(Top Gate Bottom Contact)형 산화물 TFT의 제조 방법을 설명하기 위한 도면이다.1A to 1I are process flowcharts illustrating a method of manufacturing an island type ESL oxide TFT according to a first embodiment of the present invention;
1J is a view for explaining a method of manufacturing a contact type ESL oxide TFT according to a second embodiment of the present invention;
2 is a view for explaining a method of manufacturing a BCE (Back Channel Etch) type oxide TFT according to a third embodiment of the present invention;
3 is a view for explaining a method of manufacturing a bottom gate bottom contact type oxide TFT according to a fourth embodiment of the present invention;
4 is a view for explaining a method of manufacturing a top gate bottom contact oxide TFT according to a fifth embodiment of the present invention.
이하, 본 발명의 일실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
일반적으로 원자층 증착법(ALD: Atomic Layer Deposition)은 화학적인 결합을 이용하여 기판의 표면에 분자를 흡착시킨 후, 치환, 연소 및 수소화(Protonation) 등의 표면 화학반응을 통해 흡착된 전구체와 다음 전구체를 반응시키는 증착 방법이다. 원자층 증착법에서는 흡착과 치환을 번갈아가면서 진행(사이클 반복)하기 때문에 초미세 층간(Layer-by-layer) 증착이 가능하고 산화물을 최대한 얇게 쌓을 수 있다.In general, atomic layer deposition (ALD) employs chemical bonding to adsorb molecules to the surface of a substrate, and then adsorbs the precursor and the next precursor through surface chemical reactions such as substitution, combustion, and hydrogenation. It is a deposition method which reacts. In the atomic layer deposition method, the adsorption and substitution are alternately performed (cycle repetition), so that layer-by-layer deposition is possible and the oxide can be stacked as thin as possible.
따라서, 원자층 증착법에서 박막은 원자층 단위의 표면 화학반응을 이용하여 형성되기 때문에 박막의 막질이 아주 치밀하여 수분, 산소의 통과를 막아주는 OLED 소자의 보호막으로 사용될 수 있다. 또한, 원자층 증착법으로 증착된 Al2O3, SiO2 등의 절연막을 산화물 박막 트랜지스터(Thin Film Transistor, 이하, 'TFT')의 패시베이션막의 일부 또는 식각 정지막의 일부로 사용시 수소, NH3 및 SH4 등의 수소를 포함하는 소스를 사용하는 후속 증착 공정에서 박막 트랜지스터가 노출되더라도 수소가 TFT의 산화물 반도체막에 침투하는 것을 막아줄 수 있다.Therefore, in the atomic layer deposition method, since the thin film is formed using the surface chemical reaction in atomic layer units, the thin film is very dense and can be used as a protective film of an OLED device that prevents the passage of moisture and oxygen. In addition, when an insulating film of Al 2 O 3, SiO 2, or the like deposited by atomic layer deposition is used as part of a passivation film of an oxide thin film transistor (“TFT”) or as part of an etch stop layer, hydrogen, such as NH 3 and SH 4, may be included. Exposure of the thin film transistor in subsequent deposition processes using the source can prevent hydrogen from penetrating the oxide semiconductor film of the TFT.
원자층 증착법은 트레블링 웨이브 리액터형 증착법(Traveling Wave Reactor Type Deposition)과 플라즈마 인핸스드 원자층 증착법(Plasma Enhanced Atomic Layer Deposition) 등으로 나누어진다. 여기서, 플라즈마 인핸스드 원자층 증착법은 플라즈마 발생장치에 따라 리모트 플라즈마 원자층 증착법(Remote Plasma Atomic Layer Deposition)과 다이렉트 플라즈마 원자층 증착법(Direct Plasma Atomic Layer Deposition)으로 구분될 수 있다.
The atomic layer deposition method is classified into a traveling wave reactor type deposition method and a plasma enhanced atomic layer deposition method. Here, the plasma enhanced atomic layer deposition method may be classified into a remote plasma atomic layer deposition method and a direct plasma atomic layer deposition method according to a plasma generator.
도 1a 내지 도 1i는 본 발명의 제1 실시예에 따른 아일랜드 타입의 ESL(Etch Stop Layer) 산화물 TFT의 제조 방법을 나타낸 공정 흐름도이다.1A to 1I are process flowcharts illustrating a method of manufacturing an island type etching stop layer (ESL) oxide TFT according to a first embodiment of the present invention.
도 1a를 참조하면, 기판(100) 상에 버퍼막(110)을 형성한다. 기판(100)은 유리, 플라스틱, 종이 및 평탄층과 절연막이 코팅된 금속 포일(Foil) 등이 될 수 있다. 버퍼막(100)은 SiO2, SiN 및 Al2O3 중 적어도 하나를 포함할 수 있다.Referring to FIG. 1A, a
도 1b를 참조하면, 버퍼막(110)이 형성된 기판(100) 상에 게이트 전극(120)을 형성한다. 게이트 전극(120)은 Mo, Mo/Al/Mo 등의 금속이나 이들의 합금, Cu 또는 Ag 기반의 저저항 전극 및 투명전극과 금속의 다층막으로 이루어진 전극 등이 될 수 있다.Referring to FIG. 1B, the
도 1c를 참조하면, 게이트 전극(120)이 형성된 기판(100) 전면에 게이트 절연막(130)을 형성한다. 게이트 절연막(130)은 SiOx, SiNx 및 알루미나 중 적어도 하나를 포함하는 단일막 또는 다층막, 그 외에 절연특성이 우수한 절연막으로서 유/무기 하이브리드 복합체 등을 포함할 수 있다.Referring to FIG. 1C, a
도 1d를 참조하면, 게이트 절연막(130) 상에 산화물 반도체막(140)을 형성한다. 산화물 반도체막(140)은 IGZO, GSZO, ZnInSnO, InZnSnAlO, IGO 및 ZnSnO 중 적어도 하나를 포함하는 단일막 또는 다층막, 그 외의 고이동도 산화물 반도체, 특정 조성으로 이루어진 산화물 반도체의 단일막 또는 여러 조성의 산화물 반도체의 다층막으로 이루어진 고이동도 산화물 반도체를 포함할 수 있다.Referring to FIG. 1D, the
도 1e를 참조하면, 산화물 반도체막(140) 상에 제1 식각 정지막(150)을 형성한다. 제1 식각 정지막(150)은 SiO2와 적은 함량의 H를 포함하는 절연막 및 산화물 반도체막(140)과 건식식각 또는 습식식각의 선택비를 가지는 절연막 등이 될 수 있다.Referring to FIG. 1E, a first
도 1f를 참조하면, 제1 식각 정지막(150) 상에 원자층 증착법을 통해 제2 식각 정지막(160)을 형성한다. 여기서, 원자층 증착법은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 등이 될 수 있다. 이때, 산화물 절연막 증착시 사용되는 산소의 소스로서, 물, 산소, 플라즈마, 오존, N20 플라즈마 및 CO2 플라즈마 등의 다양한 소스가 사용될 수 있고, 플라즈마 소스는 플라즈마 반응기 내에서 직접 발생(Direct Plasma)하거나 반응기 외부에서 생성되어 반응기로 수송(Remote Plasma)될 수도 있다.Referring to FIG. 1F, a second
제2 식각 정지막(160)은 Al2O3, SiO2, SiNx 및 SiON 중 적어도 하나를 포함하는 단일막 또는 다층막일 수 있고, 제2 식각 정지막(160)의 두께는 3~70 nm인 것이 바람직하다. The second
본 발명의 제1 실시예에서는 이중막의 식각 정지막(150, 160)을 형성하고 있다. 왜냐하면, 식각 정지막으로서 알루미나를 사용할 경우 알루미나와 산화물 반도체 간의 에칭 선택비를 확보하기 어려우므로 선택비의 확보를 위해 이중막의 식각 정지막을 사용하기 때문이다. 그러나 원자층 증착법을 통해 식각 정지막으로서 SiO2를 증착할 경우, 식각 정지막을 이중 구조로 하지 않고 SiO2의 단일막으로 형성할 수도 있다.In the first embodiment of the present invention, the etch stop
도 1g를 참조하면, 제1 식각 정지막(150)과 제2 식각 정지막(160)을 동시에 패터닝한다.Referring to FIG. 1G, the first
도 1h를 참조하면, 패터닝된 제1 식각 정지막(150)과 제2 식각 정지막(160) 양측에 소스 전극(170a) 및 드레인 전극(170b)을 형성한다. 소스 전극(170a) 및 드레인 전극(170b)은 Mo 및 Mo/Al/Mo 등의 순수 금속이나 이들의 합금, Cu를 포함하는 이중층 또는 삼중층의 전극 또는 Ag 기반의 저저항 전극 및 투명전극과 금속의 다층으로 이루어진 전극 등이 될 수 있다. 특히, 소스 전극(170a)과 드레인 전극(170b)으로서 Cu 전극을 사용하는 경우, 산화물 반도체막(140)과 닿는 부분에 Cu 배리어막을 먼저 형성한 후 그 위에 Cu 막을 형성함으로써 이중층의 Cu 배선 구조를 갖는 Cu를 형성하고 유기물 보호막 또는 SiN 보호막을 직접 형성할 수 있다.Referring to FIG. 1H, the
도 1i를 참조하면, 소스 전극(170a) 및 드레인 전극(170b)이 형성된 기판(100) 전면에 패시베이션막(180)을 형성한다. 이때, 패시베이션막(180)은 식각 정지막(150, 160)과 반대로 원자층 증착법을 통해 알루미나를 형성한 후, 알루미나 상에 SiNx 또는 SiO2를 포함하는 절연막을 형성함으로써 형성된다. 또한, SiNx 및 SiO2 등을 포함하는 단일막 또는 이중막으로 패시베이션막(180)을 형성할 수도 있다. 패시베이션막(180)의 구성은 원자층 증착법을 통해 형성된 제2 식각 정지막(160)의 배리어 특성에 결정되는데, 제2 식각 정지막(160)으로서 알루미나를 20 nm 이상의 두께로 증착하는 경우 그 자체로 후속 공정에서의 수소 유입을 막을 수 있기 때문에, 패시베이션막(180)을 이중막으로 형성하지 않고 플라즈마 화학기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 또는 다른 증착법을 통해 단일막으로 형성할 수 있다.Referring to FIG. 1I, a
본 발명에 따른 제2 실시예에서 컨택 타입의 ESL 산화물 TFT는 도 1g에 도시된 바와 같이 식각 정지막(150, 160)을 아일랜드 모양으로 패터닝하지 않고, 도 1j에서 도시된 바와 같이 기판(100) 전면에 식각 정지막(150, 160)을 형성한 후 식각 정지막(150, 160)에 산화물 반도체막(140)과 소스/드레인 전극(170a, 170b)이 접촉할 수 있도록 컨택 홀(160a)을 형성한 후, 기판(100) 전면에 전술한 소스/드레인 전극(170a, 170b)를 증착하여 제작된다. 이때, 패시베이션막(180)은 아일랜드 타입의 ESL 산화물 TFT와 동일한 방법에 의해 형성된다.
In the second embodiment according to the present invention, the contact type ESL oxide TFT does not pattern the etch stop layers 150 and 160 in an island shape as shown in FIG. 1G, and the
도 2는 본 발명의 제2 실시예에 따른 BCE(Back Channel Etch)형 산화물 TFT의 제조 방법을 설명하기 위한 도면이다.2 is a view for explaining a method of manufacturing a BCE (Back Channel Etch) type oxide TFT according to a second embodiment of the present invention.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 BCE형 산화물 TFT는 기판(200)에서 산화물 반도체막(240)까지의 구성은 도 1의 바텀 게이트형 산화물 TFT와 동일하므로, 이에 대한 설명은 생략하기로 한다.Referring to FIG. 2, the BCE oxide TFT according to the second embodiment of the present invention has the same structure from the
BCE형 산화물 TFT에서 소스 전극(250a)과 드레인 전극(250b)의 에칭 공정시 산화물 반도체막(240)이 직접적으로 노출되므로, 반도체 내 캐리어양이 더 증가될 수 있다. 따라서, 제1 패시베이션막(360)을 증착하기 이전에 N20 플라즈마 처리 등의 후처리 공정을 통해 산화물 TFT의 특성을 회복할 수도 있다.Since the
BCE형 산화물 TFT에서는 도 1의 바텀 게이트형 산화물 TFT의 패시베이션막(180)과 마찬가지로 원자층 증착법을 통해 알루미나로 구성되는 제1 패시베이션막(260)을 형성한 후, SiNx 또는 SiO2를 포함하는 절연막으로 구성되는 제2 패시베이션막(270)을 형성한다. 이때, 제1 패시베이션막(260)은 3~70 nm의 두께로 증착될 수 있고, 50 nm 이하의 두께로 증착되더라도 제2 패시베이션막(270)을 형성하는 후속 공정에서 수소가 산화물 반도체막(240)에 유입되는 것을 막을 수 있다.
In the BCE type oxide TFT, similarly to the
도 3은 본 발명의 제3 실시예에 따른 바텀 게이트 바텀 컨택(Bottom Gate Bottom Contact)형 산화물 TFT의 제조 방법을 설명하기 위한 도면이다.3 is a view for explaining a method of manufacturing a bottom gate bottom contact type oxide TFT according to a third embodiment of the present invention.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 바텀 게이트 바텀 컨택형 산화물 TFT는 기판(300)에서 게이트 절연막(330)까지의 구성은 도 1의 바텀 게이트형 산화물 TFT와 동일하므로, 이에 대한 설명은 생략하기로 한다.Referring to FIG. 3, since the bottom gate bottom contact oxide TFT according to the third embodiment of the present invention has the same structure from the
바텀 게이트 바텀 컨택형 산화물 TFT에서 산화물 반도체막(350)을 증착하기 전에 소스 전극(340a)과 드레인 전극(340b)을 먼저 형성한다. 이때, 컨택(Contact) 특성을 우수하게 하기 위해 소스 전극(340a)과 드레인 전극(340b)으로서 산화물 금속 또는 금속막을 사용할 수 있다. 이를 위해, 반도체와 반도체 보호막을 같이 형성한 후 동일한 마스크로 패터닝하는 기술을 사용할 수 있다.The
바텀 게이트 바텀 컨택형 산화물 TFT에서는 도 1의 바텀 게이트형 산화물 TFT의 패시베이션막(180)과 마찬가지로 원자층 증착법을 통해 알루미나로 구성되는 제1 패시베이션막(360)을 형성한 후, SiNx 또는 SiO2를 포함하는 절연막으로 구성되는 제2 패시베이션막(370)을 형성한다. 이때, 제1 패시베이션막(360)을 50 nm 이하의 두께로 증착하더라도 제2 패시베이션막(370)을 형성하는 후속 공정에서 수소가 산화물 반도체막(350)에 유입되는 것을 막을 수 있다.
In the bottom gate bottom contact oxide TFT, similarly to the
도 4는 본 발명의 제4 실시예에 따른 탑 게이트 바텀 컨택(Top Gate Bottom Contact)형 산화물 TFT의 제조 방법을 설명하기 위한 도면이다.4 is a view for explaining a method of manufacturing a top gate bottom contact oxide TFT according to a fourth embodiment of the present invention.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 탑 게이트 바텀 컨택형 산화물 TFT에서는 산화물 반도체막(430) 상에 보호막(Protection Layer)(미도시)을 형성하고, 산화물 반도체막(430)과 보호막(미도시)을 한꺼번에 패티닝한 후, 게이트 절연막(440)을 형성한다. 이때, 게이트 절연막(440)으로서 공정 중에 수소의 유입을 최소화할 수 있는 SiO2 등을 사용하는 것이 바람직하다.Referring to FIG. 4, in the top gate bottom contact type oxide TFT according to the fourth embodiment of the present invention, a protection layer (not shown) is formed on the
탑 게이트 바텀 컨택형 산화물 TFT에서 제1 패시베이션막(460)과 제2 패시베이션막(470)은 도 3의 바텀 게이트 바텀 컨택형 산화물 TFT와 동일한 방법으로 형성되므로, 이에 대한 설명은 생략하기로 한다.
Since the
본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
The embodiments disclosed in the specification of the present invention do not limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.
100: 기판 110: 버퍼막
120: 게이트 전극 130: 게이트 절연막
140: 산화물 반도체막 150: 제1 식각 정지막
160: 제2 식각 정지막 170a: 소스 전극
170b: 드레인 전극 180: 패시베이션막100: substrate 110: buffer film
120: gate electrode 130: gate insulating film
140: oxide semiconductor film 150: first etch stop film
160: second
170b: drain electrode 180: passivation film
Claims (18)
상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;
상기 산화물 반도체막 상에 제1 식각 정지막을 형성하는 단계;
상기 제1 식각 정지막 상에 원자층 증착법을 통해 제2 식각 정지막을 형성하는 단계;
상기 제1 식각 정지막 및 상기 제2 식각 정지막을 패터닝하거나, 상기 제1 식각 정지막 및 상기 제2 식각 정지막에 상기 산화물 반도체막의 일부를 노출시키는 컨택용 홀을 형성하는 단계;
패터닝된 제1 식각 정지막과 제2 식각 정지막 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 패시베이션막을 형성하는 단계;
를 포함하는 산화물 박막 트랜지스터의 제조 방법.
Forming a gate electrode on the substrate on which the buffer film is formed;
Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed;
Forming an oxide semiconductor film on the gate insulating film;
Forming a first etch stop layer on the oxide semiconductor film;
Forming a second etch stop layer on the first etch stop layer by atomic layer deposition;
Patterning the first etch stop layer and the second etch stop layer, or forming a contact hole exposing a portion of the oxide semiconductor film on the first etch stop layer and the second etch stop layer;
Forming a source electrode and a drain electrode on the patterned first etch stop layer and the second etch stop layer; And
Forming a passivation film on an entire surface of the substrate on which the source and drain electrodes are formed;
Method of manufacturing an oxide thin film transistor comprising a.
상기 제2 식각 정지막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 이용한 표면화학반응을 통해 박막 형태로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 1, wherein in the forming of the second etch stop layer,
The second etch stop layer is formed in a thin film form by a surface chemical reaction using any one of the atomic layer deposition method of the traveling wave reactor type deposition method, the remote plasma atomic layer deposition method and the direct plasma atomic layer deposition method. Method of preparation.
상기 제2 식각 정지막은 AlOx, HfOx, AlON, TiO2, TaOx, SiON, ZrO2, SiOx, SiON 및 Y2O3 중 적어도 하나를 포함하는 단일막 또는 다층막인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 1,
The second etch stop layer may be a single layer or a multilayer layer including at least one of AlOx, HfOx, AlON, TiO2, TaOx, SiON, ZrO2, SiOx, SiON, and Y2O3.
상기 패시베이션막은 유기물막, SiOx, SiNx, 또는 원자층 증착법으로 증착한 알루미나 중 어느 하나를 포함하거나, 이들의 다층구조로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 1,
The passivation film may include any one of an organic film, SiOx, SiNx, or alumina deposited by atomic layer deposition, or a multilayer structure thereof.
상기 소스 전극 및 상기 드레인 전극은 Cu 기반의 저저항 금속배선인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 1,
And the source electrode and the drain electrode are Cu-based low resistance metallization.
상기 산화물 반도체막은 IGZO, GSZO, ZnInSnO, InZnSnAlO 및 ZnSnO 중 적어도 하나를 포함하는 산화물 반도체의 단일막 또는 다층막인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 1,
And the oxide semiconductor film is a single film or a multilayer film of an oxide semiconductor including at least one of IGZO, GSZO, ZnInSnO, InZnSnAlO, and ZnSnO.
An oxide thin film transistor manufactured by the method of any one of claims 1 to 6.
상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;
상기 산화물 반도체막 양측에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및
상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계;
를 포함하는 산화물 박막 트랜지스터의 제조 방법.
Forming a gate electrode on the substrate on which the buffer film is formed;
Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed;
Forming an oxide semiconductor film on the gate insulating film;
Forming source and drain electrodes on both sides of the oxide semiconductor film;
Forming a first passivation film on an entire surface of the substrate on which the source electrode and the drain electrode are formed by atomic layer deposition; And
Forming a second passivation film on the first passivation film;
Method of manufacturing an oxide thin film transistor comprising a.
상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;
상기 산화물 반도체막 양측에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계;
상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계; 및
상기 패시베이션막 상에 제2 게이트 전극을 형성하는 단계;
를 포함하는 산화물 박막 트랜지스터의 제조 방법.
Forming a first gate electrode on the substrate on which the buffer film is formed;
Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed;
Forming an oxide semiconductor film on the gate insulating film;
Forming source and drain electrodes on both sides of the oxide semiconductor film;
Forming a first passivation film on an entire surface of the substrate on which the source electrode and the drain electrode are formed by atomic layer deposition;
Forming a second passivation film on the first passivation film; And
Forming a second gate electrode on the passivation film;
Method of manufacturing an oxide thin film transistor comprising a.
상기 제1 패시베이션막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 통해 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 8 or 9, wherein in the forming of the first passivation film,
And the first passivation film is formed by any one atomic layer deposition method of a traveling wave reactor type deposition method, a remote plasma atomic layer deposition method, and a direct plasma atomic layer deposition method.
상기 소스 전극 및 상기 드레인 전극은 Cu 기반의 저저항 금속배선인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
10. The method according to claim 8 or 9,
And the source electrode and the drain electrode are Cu-based low resistance metallization.
An oxide thin film transistor produced by the method of any one of claims 8 to 11.
상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계;
상기 산화물 반도체막이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및
상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계;
를 포함하는 산화물 박막 트랜지스터의 제조 방법.
Forming a gate electrode on the substrate on which the buffer film is formed;
Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed;
Forming a source electrode and a drain electrode on the gate insulating film;
Forming an oxide semiconductor film between the source electrode and the drain electrode;
Forming a first passivation film on an entire surface of the substrate on which the oxide semiconductor film is formed by atomic layer deposition; And
Forming a second passivation film on the first passivation film;
Method of manufacturing an oxide thin film transistor comprising a.
상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계;
상기 산화물 반도체막이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계;
상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계; 및
상기 제2 패시베이션막 상에 제2 게이트 전극을 형성하는 단계;
를 포함하는 산화물 박막 트랜지스터의 제조 방법.
Forming a first gate electrode on the substrate on which the buffer film is formed;
Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed;
Forming a source electrode and a drain electrode on the gate insulating film;
Forming an oxide semiconductor film between the source electrode and the drain electrode;
Forming a first passivation film on an entire surface of the substrate on which the oxide semiconductor film is formed by atomic layer deposition;
Forming a second passivation film on the first passivation film; And
Forming a second gate electrode on the second passivation film;
Method of manufacturing an oxide thin film transistor comprising a.
상기 제1 패시베이션막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 통해 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
The method of claim 13 or 14, wherein in the forming of the first passivation film,
And the first passivation film is formed by any one atomic layer deposition method of a traveling wave reactor type deposition method, a remote plasma atomic layer deposition method, and a direct plasma atomic layer deposition method.
An oxide thin film transistor produced by the method of claim 13.
상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계;
상기 산화물 반도체막이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및
상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계;
를 포함하는 산화물 박막 트랜지스터의 제조 방법.
Forming a source electrode and a drain electrode on the substrate on which the buffer film is formed;
Forming an oxide semiconductor film between the source electrode and the drain electrode;
Forming a gate insulating film on an entire surface of the substrate on which the oxide semiconductor film is formed;
Forming a gate electrode on the gate insulating film;
Forming a first passivation film on an entire surface of the substrate on which the gate electrode is formed by atomic layer deposition; And
Forming a second passivation film on the first passivation film;
Method of manufacturing an oxide thin film transistor comprising a.
An oxide thin film transistor manufactured by the method of claim 17.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/849,111 US8841665B2 (en) | 2012-04-06 | 2013-03-22 | Method for manufacturing oxide thin film transistor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120035996 | 2012-04-06 | ||
| KR20120035996 | 2012-04-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130113972A true KR20130113972A (en) | 2013-10-16 |
Family
ID=49634283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130017100A KR20130113972A (en) | 2012-04-06 | 2013-02-18 | Method for manufacturing oxide thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130113972A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160047619A (en) * | 2014-10-22 | 2016-05-03 | 삼성디스플레이 주식회사 | Semiconductor devices and method of manufacturing semiconductor devices |
| CN113809097A (en) * | 2020-06-11 | 2021-12-17 | 香港科技大学 | Hybrid thin film transistor integrated electronic device and corresponding manufacturing method |
| CN116230775A (en) * | 2021-12-08 | 2023-06-06 | 北京超弦存储器研究院 | Thin film transistor, preparation method, memory unit, preparation method and memory |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090041506A (en) * | 2007-10-24 | 2009-04-29 | 엘지전자 주식회사 | Thin film transistor and display device comprising the same |
| KR20100021885A (en) * | 2008-08-18 | 2010-02-26 | 주성엔지니어링(주) | Thin film transistor substrate and method of manufacturing the same |
| KR20110068631A (en) * | 2009-12-16 | 2011-06-22 | 삼성모바일디스플레이주식회사 | Organic light emitting display and manufacturing method thereof |
| KR20110080118A (en) * | 2010-01-04 | 2011-07-12 | 삼성전자주식회사 | Thin film transistor having etch stop multi-layers and method of manufacturing the same |
-
2013
- 2013-02-18 KR KR1020130017100A patent/KR20130113972A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090041506A (en) * | 2007-10-24 | 2009-04-29 | 엘지전자 주식회사 | Thin film transistor and display device comprising the same |
| KR20100021885A (en) * | 2008-08-18 | 2010-02-26 | 주성엔지니어링(주) | Thin film transistor substrate and method of manufacturing the same |
| KR20110068631A (en) * | 2009-12-16 | 2011-06-22 | 삼성모바일디스플레이주식회사 | Organic light emitting display and manufacturing method thereof |
| KR20110080118A (en) * | 2010-01-04 | 2011-07-12 | 삼성전자주식회사 | Thin film transistor having etch stop multi-layers and method of manufacturing the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160047619A (en) * | 2014-10-22 | 2016-05-03 | 삼성디스플레이 주식회사 | Semiconductor devices and method of manufacturing semiconductor devices |
| CN113809097A (en) * | 2020-06-11 | 2021-12-17 | 香港科技大学 | Hybrid thin film transistor integrated electronic device and corresponding manufacturing method |
| CN116230775A (en) * | 2021-12-08 | 2023-06-06 | 北京超弦存储器研究院 | Thin film transistor, preparation method, memory unit, preparation method and memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8841665B2 (en) | Method for manufacturing oxide thin film transistor | |
| EP3121840B1 (en) | Thin-film transistor and preparation method therefor, array substrate, and display panel | |
| TWI661542B (en) | Display device | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| KR101991338B1 (en) | Thin film transistor array substrate and method for manufacturing of the same | |
| KR102169861B1 (en) | A array substrate and method of fabricating the same | |
| US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
| US8643006B2 (en) | Thin film transistor having a patterned passivation layer | |
| US20150084035A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR100857455B1 (en) | Method of fabricating thin film transistor including ald deposited protection layer on the oxide semiconductor | |
| WO2018006441A1 (en) | Thin film transistor, array substrate and manufacturing method therefor | |
| US20160247830A1 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| WO2013097554A1 (en) | Method for manufacturing tft array substrate | |
| WO2015100894A1 (en) | Display device, array substrate, and method for fabricating same | |
| CN106847837B (en) | Complementary thin film transistor, manufacturing method thereof and array substrate | |
| TW201342626A (en) | Thin film transistor | |
| US20130134514A1 (en) | Thin film transistor and method for fabricating the same | |
| CN103545221A (en) | Metallic oxide thin film transistor and preparation method thereof | |
| US7923735B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP2009170896A5 (en) | ||
| JP2011119215A (en) | Organic light-emitting display device and manufacturing method of the same | |
| WO2016026176A1 (en) | Method for manufacturing tft substrate, and structure of tft substrate | |
| KR20130113972A (en) | Method for manufacturing oxide thin film transistor | |
| WO2019095408A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| KR101876011B1 (en) | Oxide thin film transistor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |