KR20130112905A - 광도파관의 형성 - Google Patents

광도파관의 형성 Download PDF

Info

Publication number
KR20130112905A
KR20130112905A KR1020137014227A KR20137014227A KR20130112905A KR 20130112905 A KR20130112905 A KR 20130112905A KR 1020137014227 A KR1020137014227 A KR 1020137014227A KR 20137014227 A KR20137014227 A KR 20137014227A KR 20130112905 A KR20130112905 A KR 20130112905A
Authority
KR
South Korea
Prior art keywords
region
optical waveguide
forming
silicon
silicon substrate
Prior art date
Application number
KR1020137014227A
Other languages
English (en)
Other versions
KR101521160B1 (ko
Inventor
케이스 구센
Original Assignee
엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 filed Critical 엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Publication of KR20130112905A publication Critical patent/KR20130112905A/ko
Application granted granted Critical
Publication of KR101521160B1 publication Critical patent/KR101521160B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

광도파관, 광도파관을 형성하는데 유효한 방법 및 시스템, 및 광도파관을 포함하는 광학 시스템에 대한 기술이 일반적으로 설명된다. 일부 예시에서, 광도파관은 실리콘 기판의 벽 내 실리콘 산화질화물 영역을 포함할 수 있다. 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의할 수 있다. 벽은 비아를 정의할 수 있다. 광도파관은 기판 내 실리콘 산화물 영역을 포함할 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.

Description

광도파관의 형성{FORMATION OF AN OPTICAL WAVEGUIDE}
여기에서 달리 언급하지 않는다면, 본 섹션에서 기술된 내용은 본 출원에서 청구항에 대한 선행기술이 아니며 본 섹션에 포함함으로써 선행기술로 인정되는 것이 아니다.
3차원적으로 적층된 집적 회로에서, 적층(stack) 내 하나의 집적 회로는 다른 집적 회로와 통신하도록 구성될 수 있다. 통신은 예컨대, 전기적 도전성 경로를 통하여 전기적으로 수행될 수 있다. 통신은 또한 광도파관(optical waveguide)을 통한 광통신(optical communication)을 이용하여 수행될 수 있다.
일 예시에서, 실리콘 기판 내 형성된 광도파관이 일반적으로 설명된다. 예시적인 광도파관은 실리콘 기판의 벽(wall) 내에 실리콘 산화질화물(silicon oxynitride) 영역을 포함할 수 있다. 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의할 수 있으며, 벽은 비아(via)를 정의할 수 있다. 광도파관은 기판 내에 실리콘 산화물(silicon oxide) 영역을 포함할 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.
일 예시에서, 실리콘 기판 내 광도파관을 형성하는 방법이 일반적으로 설명된다. 예시적인 방법은 실리콘 기판의 벽 내에 실리콘 산화질화물 영역을 형성하는 단계를 포함할 수 있다. 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의할 수 있고 벽은 비아를 정의할 수 있다. 방법은 실리콘 기판 내에 실리콘 산화물 영역을 형성하는 단계를 더 포함할 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.
일 예시에서, 실리콘 기판에 형성된 광도파관을 포함하는 광통신 시스템이 일반적으로 설명된다. 예시적인 광통신 시스템은 광신호 송신기 및 광신호 수신기를 포함할 수 있다. 광신호 수신기는 광도파관을 통하여 광신호 송신기와 통신할 수 있다. 광도파관은 실리콘 기판의 벽 내 실리콘 산화질화물 영역을 포함할 수 있다. 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의할 수 있으며 벽은 비아를 정의할 수 있다. 광도파관은 기판 내 실리콘 산화물 영역을 포함할 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.
일 예시에서, 실리콘 웨이퍼(wafer)에 광도파관을 형성하는데 유효한 시스템이 일반적으로 설명된다. 웨이퍼는 비아를 정의하는 벽을 포함할 수 있다. 예시적인 시스템은 반응 챔버(reaction chamber), 제1 가스의 제1 소스, 제2 가스의 제2 소스, 열원(heat source) 및 프로세서를 포함할 수 있다. 제1 가스는 질소를 포함할 수 있다. 제1 소스는 반응 챔버와 통신하도록 구성될 수 있다. 제2 가스는 산소를 포함할 수 있다. 제2 소스는 반응 챔버와 통신하도록 구성될 수 있다. 열원은 반응 챔버와 동작적으로 연관될 수 있다. 프로세서는 반응 챔버, 제1 소스, 제2 소스 및 열원과 통신하도록 구성될 수 있다. 프로세서는 실리콘 기판의 벽 내에 실리콘 산화질화물 영역을 형성하도록 제1 소스, 제2 소스 및 열원을 동작하도록 구성될 수 있다. 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의할 수 있다. 프로세서는 기판 내에 실리콘 산화물 영역을 형성하도록 제1 소스, 제2 소스 및 열원을 동작하도록 구성될 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.
전술한 요약은 예시적인 것일 뿐이고, 어떤 방식으로든 제한을 의도한 것은 아니다. 상술한 예시적인 태양, 실시예 및 특징들에 더하여, 추가의 태양, 실시예 및 특징들이 도면과 이하의 상세한 설명을 참조함으로써 분명하게 될 것이다.
본 개시의 전술한 특징들 및 기타 특징들은, 첨부 도면을 참조하여 이하의 설명 및 첨부된 청구항으로부터 충분히 분명해질 것이다. 이러한 도면들은 본 개시에 따르는 단지 몇 가지의 실시예만을 도시한 것이고, 따라서 그 범위를 제한하는 것으로 간주되어서는 안되는 것을 이해하면서, 본 개시는 첨부된 도면의 사용을 통하여, 더 구체적이고 상세하게 기술될 것이다.
도 1은 광도파관의 형성을 구현하는 데 이용될 수 있는 예시적인 시스템을 도시하고;
도 2는 광도파관의 형성을 구현하는 데 이용될 수 있는 예시적인 시스템을 도시하고;
도 3은 광도파관의 형성을 구현하기 위한 예시적인 프로세스에 대한 흐름도를 도시하고;
도 4는 광도파관의 형성을 구현하는 데 이용될 수 있는 컴퓨터 프로그램 제품을 도시하고;
도 5는 광도파관의 형성을 구현하도록 배열되는 예시적인 컴퓨팅 장치를 도시하는 블록도이고;
모두 여기에서 설명된 적어도 일부 실시예에 따라 배열된다.
이하의 상세한 설명에서, 여기의 일부를 형성하는 첨부 도면에 대한 참조가 이루어진다. 도면에서, 유사한 부호는, 문맥에서 다른 지시가 없다면, 일반적으로 유사한 컴포넌트를 식별한다. 상세한 설명, 도면, 및 청구항에서 기술된 예시적인 실시예들은 제한하는 것으로 의미되지 않는다. 여기에 제시된 대상의 범위와 사상을 벗어나지 않으면서 다른 실시예가 이용될 수 있고, 다른 변형이 이루어질 수 있다. 여기에서 일반적으로 기술되고 도면에서 도시된 바와 같은 본 개시의 태양들이 다양한 다른 구성으로 배열, 대체, 조합, 분리, 및 설계될 수 있음과, 이 모두가 여기에서 명확히 고려됨이 쉽게 이해될 것이다.
일반적으로 본 개시는, 그 중에서도, 광도파관을 형성하는 것에 관한 방법, 재료 및 장치에 관련된다.
간단히 말하자면, 광도파관, 광도파관을 형성하는 데 유효한 방법 및 시스템, 광도파관을 포함하는 광학 시스템에 대한 기술이 일반적으로 설명된다. 일부 예시에서, 광도파관은 실리콘 기판의 벽 내 실리콘 산화질화물 영역을 포함할 수 있다. 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의할 수 있다. 벽은 비아를 정의할 수 있다. 광도파관은 기판 내 실리콘 산화물 영역을 포함할 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.
실시예 외에 또는 달리 언급하지 않는다면, 명세서 및 청구항에서 설명된 재료의 양, 반응 조건, 지속 시간, 재료의 수량화된 속성 등은 "약"이라는 용어에 의해 변경되는 것으로 이해될 것이다.
또한, 그룹에 속하거나 구조적, 합성적 및/또는 기능적으로 관련된 합성물, 재료 또는 물질로 명시적 또는 암시적으로 명세서에서 개시 및/또는 청구항에서 기재되는 임의의 합성물, 재료 또는 물질이 그룹의 개별적인 대표 및 그 모든 조합을 포함함이 또한 이해될 것이다.
도 1은 여기에서 설명된 적어도 일부 실시예에 따라 배열된 광도파관의 형성을 구현하는 데 이용될 수 있는 시스템을 도시한다. 예시적인 광도파관 형성 시스템(100)은 비아 형성 장치(102), 반응 챔버(104), 열원(107), 산소 가스 소스(106) 및/또는 질소 가스 소스(108)를 포함할 수 있다. 이러한 요소 중 적어도 일부는 통신 링크(156)를 통하여 프로세서(154)와 통신하도록 배열될 수 있다. 일부 예시에서, 프로세서(154)는 저장된 명령어(160)를 포함하는 메모리(158)와 통신하도록 구성될 수 있다. 프로세서(154)는 명령어(160)에 의하는 바과 같이, 이하에서 설명된 동작, 기능 또는 작용 중 적어도 일부를 제어하도록 구성될 수 있다.
110에서 도시된 바와 같이, 비아(120)는 임의 적절한 방법에 의해 실리콘 기판(101)에 형성될 수 있다. 일 예시에서, 비아 형성 장치(102)는 광선(beam of light)(109)을 가하도록 구성된 엑시머 레이저(excimer laser)를 포함할 수 있다. 광선(109)은 이하에서 설명되는 바와 같이 도파관의 제작에 적절한 임의로 크기의 실리콘 기판(101)을 통하는 비아(120)를 형성하는 데 유효할 수 있다. 다른 예시에서, 비아 형성 장치(102)는 반응성 이온 에칭(reactive ion etching) 장치, 플라즈마 에칭(plasma etching) 장치, 이온 빔 밀링(ion beam milling) 장치 또는 전기 화학 에칭(electrochemical etching) 장치 등 중 하나 이상을 포함할 수 있다.
112에서 도시된 바와 같이, 비아(120)를 포함하는 실리콘 기판(101)은 반응 챔버(104) 내에 배치될 수 있다. 일 예시에서, 반응 챔버(104)은 오븐(oven) 또는 다른 가열 챔버를 포함할 수 있다. 반응 챔버(120)는 열원(107)에 의하여 섭씨 약 1000도 내지 섭씨 약 1500도의 범위의 반응 온도로 가열될 수 있고, 반응 온도에서 유지될 수 있다. 일 예시에서, 열원(107)은 반응 챔버(104) 내 온도를 주위 온도(ambient temperature)로부터 초당 섭씨 약 10도의 비율로 반응 온도로 증가시키도록 구성될 수 있다.
일 예시에서, 프로세서(154)는 가스 소스(106, 108)를 동작하여 가스를 반응 챔버(104)로 도입하도록 구성될 수 있다. 일 예시에서, 가스는 질소 소스(108)로부터의 질소(172) 및 산소 소스(106)로부터의 산소(170)를 포함할 수 있다. 질소 가스(172)는 실리콘 기판(101)에서 실리콘과 반응하여 비아(120)를 정의하는 벽에 실리콘 산화질화물의 영역(130)을 형성할 수 있다. 예컨대, 질소 가스(172)는 예컨대, N2O와 같은 산화 질소일 수 있거나, 가스는 암모니아(NH3) 및 산소와 같은 가스의 혼합물 또는 공기와 같은 질소 및 산소의 혼합물을 포함할 수 있다. 실리콘 산화질화물 영역(130)은 이하에서 더 상세히 설명되는 바와 같이 광도파관의 영역을 정의하는데 유효할 수 있다. 실리콘 산화질화물 영역(130)은 도파관을 통하여 전송될 빛의 파장에 투명할 수 있고 보통 약 1.46 내지 약 2.3의 굴절률을 가진다.
114에서 도시된 바와 같이, 프로세서(154)는 가스 소스(106, 108)를 동작하여, 질소 소스(108)로부터의 질소(172)의 공급을 선택적으로 중단하고 산소 소스(106)로부터의 산소(170)의 공급을 선택적으로 제공하거나 계속하도록 구성될 수 있다. 일 예시에서, 반응 챔버(104)로 도입되는 가스는 질소(172)를 배제하도록 갑자기 스위칭(switching)될 수 있다. 예컨대, 프로세서(154)는 가스 소스(108)를 동작하여 질소(172)의 공급을 중단하고 진공 펌프(152)를 동작하여 질소(172)를 반응 챔버(104)로부터 제거하도록 구성될 수 있다. 일 예시에서, 프로세서(154)는 가스 소스(106, 108)를 동작하여 실질적으로 순수한 산소 가스(170)가 반응 챔버(104)로 도입될 때까지 질소 가스(172)에 대한 산소 가스(170)의 비율을 점진적으로 증가시키도록 구성될 수 있다.
산소 가스(170)는 실리콘 산화질화물 영역(130) 밑의 실리콘과 접촉 및 반응하도록 실리콘 산화질화물 영역(130)을 침투할 수 있다. 이러한 반응은 실리콘 산화질화물 영역(130)에 인접하여 실리콘 산화물의 영역(140)을 형성할 수 있다. 실리콘 산화물 영역(140)은 광도파관(150)의 외부 영역을 형성할 수 있다. 일 예시에서, 실리콘 산화물은 약 1.45 내지 약 1.46의 범위의 굴절률을 가질 수 있다. 광도파관(150)은 비어있는 코어(core) 또는 적절한 투명 재료(184)로 채워진 코어를 가질 수 있다. 예컨대, 재료(184)는 아크릴레이트(acrylate), 실록산(siloxane), 폴리이미드(polyimide), 에폭시(epoxy) 등과 같은 폴리머(polymer)를 포함할 수 있다.
가스(170, 172)의 도입은 약 10분 내지 약 20분의 범위의 반응 시간 동안 각각 유지될 수 있으며, 이는 요구되는 실리콘 산화질화물 및 실리콘 산화물 영역의 반응 온도 및 깊이에 따라 변동될 수 있다. 섭씨 약 1100도의 반응 온도가 환형의 광도파관을 형성하는 데 이용될 수 있으며, 여기서 영역(130 및 140)은 각각 약 1 미크론 내지 약 10 미크론의 두께를 개별적으로 가진다.
116에서 도시된 바와 같이, 광통신 시스템은 광신호 송신기(180), 광신호 수신기(182) 및 도파관(150)을 포함할 수 있다. 도파관(150)은 광신호 송신기(180) 및 광신호 수신기(182) 사이에 배치될 수 있다. 도파관(150)은 실리콘 산화질화물 영역(130)의 코어 및 코어(130) 주변에 배치된 실리콘 산화물 영역(140)의 형태의 클래딩(cladding)을 포함할 수 있다. 집적 회로(70)는 광신호 송신기(180)와 통신할 수 있다.
도 2는 여기에서 설명된 적어도 일부 실시예에 따라 배열되는 광도파관의 형성을 구현하는 데 이용될 수 있는 일부 예시적인 시스템(200)을 도시한다. 도 2의 시스템(200)은 도 1의 시스템(100)에 실질적으로 유사하며 추가적인 세부사항이 있다. 도 1의 컴포넌트와 동일한 도면부호의 도 2의 컴포넌트는 명확성을 위하여 다시 설명되지 않을 것이다.
110에서 도시된 바와 같이, 일부 예시에서, 비아(120)는 상술한 바와 같이 실리콘 기판(101)에 형성될 수 있다. 190에 도시된 바와 같이, 프로세서(154)는 가스 소스(106)를 동작하여 산소 가스(170)를 반응 챔버(104)에 공급하도록 구성될 수 있다. 산소 가스(170)는 기판(100)의 실리콘과 반응하여 상술한 바와 같이 열적 산화(thermal oxidation) 또는 기상 증착(vapor deposition)을 이용하여 실리콘 산화물의 영역(140)을 형성할 수 있다. 실리콘 산화질화물 영역(130)은 그 후에 형성될 수 있다. 프로세서(154)는 퇴적 장치(deposition device)(194)를 동작하여 N2 또는 NH3와 같은 질소를 포함하는 가스(196)를 챔버(104)로 공급하도록 구성될 수 있다. 가스(196)는 화학적 기상 증착(CVD), 플라즈마 기상 증착(PVD) 또는 여기에서 설명된 목적에 적합한 임의의 다른 퇴적 기법에 의해 실리콘 산화물 영역(140) 상에 실리콘 산화질화물 영역(130)을 퇴적하는 데 유효할 수 있다.
도 3은 여기에서 설명된 적어도 일부 실시예에 따라 광도파관을 형성하기 위한 예시적인 프로세스에 대한 흐름도를 도시한다. 도 3에서의 프로세스는, 예컨대, 상술한 시스템을 이용하여 구현될 수 있다. 예시적인 프로세스는 블록(S2, S4 및/또는 S6) 중 하나 이상에 의해 예시되는 하나 이상의 동작, 작용 또는 기능을 포함할 수 있다. 별개의 블록으로 도시되어 있지만, 다양한 블록이, 요구되는 구현예에 따라, 추가적인 블록으로 분할될 수 있거나, 더 적은 블록으로 조합될 수 있거나 제거될 수 잇다. 프로세싱은 블록(S2)에서 시작할 수 있다.
"기판에 비아를 형성"하는 블록(S2)에서, 비아 형성 장치는 실리콘 기판에 비아를 형성하도록 구성될 수 있다. 일부 예시에서, 비아 형성 장치는 레이저를 포함할 수 있다. 일부 예시에서, 비아는 반응성 이온 에칭, 플라즈마 에칭, 이온 빔 밀링 또는 전기 화학 에칭에 의해 형성될 수 있다. 프로세싱은 블록(S2)에서 블록(S4)으로 계속될 수 있다.
"실리콘 기판의 벽에 실리콘 산화질화물 영역을 형성"하는 블록(S4)에서, 프로세서는 질소를 포함하는 가스를 기판에 공급하여 실리콘 기판의 벽에 실리콘 산화질화물 영역을 형성하도록 질소 소스를 동작하도록 구성될 수 있다. 일부 예시에서, 실리콘 산화질화물 영역은 광도파관의 내부 영역을 정의한다. 벽은 기판의 비아를 정의할 수 있다. 일부 예시에서, 실리콘 산화질화물 영역은 반응 챔버 내 질소를 포함하는 가스 내에서 실리콘 기판을 가열함으로써 형성될 수 있다. 일부 예시에서, 실리콘 산화질화물 영역은 기상 증착 기법에 의해 형성될 수 있다. 프로세싱은 블록(S4)에서 블록(S6)으로 계속될 수 있다.
"실리콘 기판 내 실리콘 산화물 영역을 형성"하는 블록(S6)에서, 프로세서는 산소 소스를 동작하여 실리콘 기판에 실리콘 산화물 영역을 형성하도록 구성될 수 있다. 실리콘 산화물 영역은 내부 영역에 인접하여 광도파관의 외부 영역을 정의할 수 있다.
도 4는 여기에서 설명된 적어도 일부 실시예에 따라 배열된 광도파관의 형성을 구현하기 위한 컴퓨터 프로그램 제품을 도시한다. 프로그램 제품(300)은 신호 포함 매체(302)를 포함할 수 있다. 신호 포함 매체(302)는 예컨대, 프로세서에 의하여 실행되면, 도 1 내지 도 3에 관하여 상술한 기능을 제공할 수 있는 하나 이상의 명령어(304)를 포함할 수 있다. 따라서, 예컨대, 시스템(100 및 200)을 참조하면, 프로세서(154)는 매체(302)에 의해 시스템(100 및/또는 200)으로 운반되는 명령어(304)에 응답하여 도 4에서 도시된 블록 중 하나 이상을 수행할 수 있다.
일부 구현예에서, 신호 포함 매체(302)는 하드 디스크 드라이브, CD(Compact Disk), DVD(Digital Video Disk), 디지털 테이프, 메모리 등과 같은 컴퓨터 판독 가능 매체(306)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 포함 매체(302)는 메모리, 읽기/쓰기(R/W) CD, R/W DVD 등과 같은 기록 가능 매체(308)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 포함 매체(302)는 디지털 및/또는 아날로그 통신 매체(예컨대, 광섬유 케이블, 도파관, 유선 통신 링크, 무선 통신 링크 등)와 같은 통신 매체(310)를 포함할 수 있으나, 이에 제한되지는 않는다. 따라서, 예컨대, 프로그램 제품(300)은, 신호 포함 매체(302)가 무선 통신 매체(310)(예컨대, IEEE 802.11 표준에 따르는 무선 통신 매체)에 의해 전달되는 RF 신호 포함 매체(302)에 의하여 시스템(100)의 하나 이상의 모듈에 전달될 수 있다.
도 5는 여기에서 설명된 적어도 일부 실시예에 따라 배열된 광도파관의 형성을 구현하기 위한 예시적인 컴퓨팅 장치를 도시하는 블록도이다. 매우 기초적인 구성(402)에서, 컴퓨팅 장치(400)는 일반적으로 하나 이상의 프로세서(404) 및 시스템 메모리(406)를 포함한다. 메모리 버스(408)는 프로세서(404) 및 시스템 메모리(406) 사이의 통신을 위하여 사용될 수 있다.
요구되는 구성에 따라, 프로세서(404)는 마이크로 프로세서(μP), 마이크로 컨트롤러(μC), 디지털 신호 프로세서(DSP), 또는 그들의 임의의 조합을 포함하는 임의의 유형일 수 있으나, 이에 제한되지는 않는다. 프로세서(404)는 레벨 1 캐시(410) 및 레벨 2 캐시(412)와 같은 하나 이상의 레벨(level)의 캐시(cache), 프로세서 코어(414), 및 레지스터(416)를 포함할 수 있다. 예시적인 프로세서 코어(414)는 산술 논리 연산장치(arithmetic logic unit; ALU), 부동 소수점 장치(floating point unit; FPU), 디지털 신호 처리 코어(DSP Core), 또는 그들의 임의의 조합을 포함할 수 있다. 예시적인 메모리 컨트롤러(418)는 또한 프로세서(404)와 함께 사용될 수 있거나, 또는 일부 구현예에서 메모리 컨트롤러(418)는 프로세서(404)의 내적인 일부일 수 있다.
요구되는 구성에 따라, 시스템 메모리(406)는 (RAM과 같은) 휘발성 메모리, (ROM, 플래시 메모리 등과 같은) 비휘발성 메모리, 또는 그들의 임의의 조합을 포함하는 임의의 유형일 수 있으나, 이에 제한되지는 않는다. 시스템 메모리(406)는 운영 체제(420), 하나 이상의 어플리케이션(application)(422), 및 프로그램 데이터(424)를 포함할 수 있다.
어플리케이션(422)은 도 1 내지 도 4에 관하여 앞서 설명한 바를 포함하는 여기에서 설명된 바와 같은 기능을 수행하도록 배열되는 광도파관 형성 알고리즘(426)을 포함할 수 있다. 프로그램 데이터(424)는 여기에서 설명되는 바와 같은 광도파관의 형성을 구현하는 데 유용할 수 있는 광도파관 형성 데이터(428)를 포함할 수 있다. 일부 실시예에서, 어플리케이션(422)은 광도파관의 형성이 제공될 수 있도록 운영 체제(420) 상의 프로그램 데이터(424)와 동작하도록 배열될 수 있다. 이러한 기술된 기초적인 구성(402)은 내부 파선 내의 그 구성요소들에 의해 도 5에서 도시된다.
컴퓨팅 장치(400)는 기초적인 구성(402) 및 임의의 요구되는 장치 및 인터페이스(interface) 사이에서 통신을 용이하게 하도록 추가적인 특징 또는 기능, 및 추가적인 인터페이스를 가질 수 있다. 예를 들어, 버스/인터페이스 컨트롤러(430)는 기초적인 구성(402) 및 하나 이상의 데이터 저장 장치(432) 사이에서 저장 인터페이스 버스(434)를 통하여 통신을 용이하게 하도록 사용될 수 있다. 데이터 저장 장치(432)는 이동식 저장 장치(436), 고정식 저장 장치(438), 또는 그 조합일 수 있다. 이동식 저장 장치 및 고정식 저장 장치의 예를 몇 가지 들자면, 플렉서블 디스크 드라이브(flexible disk drive) 및 하드 디스크 드라이브(HDD)와 같은 자기 디스크 장치, 컴팩트 디스크(CD) 드라이브 또는 디지털 다목적 디스크(DVD) 드라이브와 같은 광 디스크 드라이브, 고체 상태 드라이브(SSD), 및 테이프 드라이브 등을 포함한다. 예시적인 컴퓨터 저장 매체는 컴퓨터 판독 가능 명령, 데이터 구조, 프로그램 모듈(program module), 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현되는 휘발성 및 비휘발성의 이동식 및 고정식 매체를 포함할 수 있다.
시스템 메모리(406), 이동식 저장 장치(436) 및 고정식 저장 장치(438)는 모두 컴퓨터 저장 매체의 예이다. 컴퓨터 저장 매체는 RAM, ROM, EEPROM, 플래시 메모리 또는 기타 메모리 기술, CD-ROM, 디지털 다목적 디스크(DVD) 또는 기타 광 저장 장치, 자기 카세트, 자기 테이프, 자기 디스크 저장 장치 또는 기타 자기 저장 장치, 또는 요구되는 정보를 저장하도록 사용될 수 있고, 컴퓨팅 장치(400)에 의해 접근될 수 있는 임의의 기타 매체를 포함하나, 이에 제한되지는 않는다. 임의의 그러한 컴퓨터 저장 매체는 컴퓨팅 장치(400)의 일부일 수 있다.
컴퓨팅 장치(400)는 또한 버스/인터페이스 컨트롤러(430)를 통하여 다양한 인터페이스 장치(예컨대, 출력 장치(442), 주변장치 인터페이스(444), 및 통신 장치(446))로부터 기초적인 구성(402)으로의 통신을 용이하게 하기 위한 인터페이스 버스(440)를 포함할 수 있다. 예시적인 출력 장치(442)는 그래픽 처리 유닛(448) 및 오디오 처리 유닛(450)을 포함하며, 이는 하나 이상의 A/V 포트(452)를 통하여 디스플레이 또는 스피커와 같은 다양한 외부 장치로 통신하도록 구성될 수 있다. 예시적인 주변장치 인터페이스(444)는 직렬 인터페이스 컨트롤러(454) 또는 병렬 인터페이스 컨트롤러(456)를 포함하며, 이는 하나 이상의 I/O 포트(458)를 통하여 입력 장치(예컨대, 키보드, 마우스, 펜, 음성 입력 장치, 터치 입력 장치 등) 또는 기타 주변 장치(예컨대, 프린터, 스캐너 등)와 같은 외부 장치와 통신하도록 구성될 수 있다. 예시적인 통신 장치(446)는 네트워크 컨트롤러(460)를 포함하며, 이는 하나 이상의 통신 포트(464)를 통하여 네트워크 통신 링크 상에서 하나 이상의 다른 컴퓨팅 장치(462)와의 통신을 용이하게 하도록 배열될 수 있다.
네트워크 통신 링크는 통신 매체의 하나의 예일 수 있다. 통신 매체는 일반적으로 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파 또는 기타 수송 메커니즘(transport mechanism)과 같은, 변조된 데이터 신호에서의 기타 데이터에 의해 구현될 수 있고 임의의 정보 전달 매체를 포함할 수 있다. "변조된 데이터 신호"는 신호 내에 정보를 인코딩하는 방식으로 설정되거나 변경된 하나 이상의 특성을 갖는 신호일 수 있다. 예를 들어, 통신 매체는 유선 네트워크 또는 직접 유선 연결(direct-wired connection)과 같은 유선 매체, 및 음향, 라디오 주파수(RF), 마이크로웨이브, 적외선(IR) 및 기타 무선 매체와 같은 무선 매체를 포함할 수 있으나, 이에 제한되지 않는다. 여기에서 사용된 컴퓨터 판독 가능 매체라는 용어는 저장 매체 및 통신 매체 둘 다를 포함할 수 있다.
컴퓨팅 장치(400)는 휴대 전화기, 개인 휴대용 단말기(personal data assistant; PDA), 개인 미디어 재생 장치, 무선 웹워치 장치(wireless web-watch device), 개인 헤드셋 장치, 특정 용도 장치, 또는 상기 기능 중 임의의 것을 포함하는 융합 장치와 같은 소형 폼팩터 휴대용(또는 모바일) 전자 장치의 일부로 구현될 수 있다. 컴퓨팅 장치(400)는 또한 랩탑 컴퓨터나 랩탑이 아닌 컴퓨터 구성 둘 다를 포함하는 개인 컴퓨터로 구현될 수 있다.
본 개시는 다양한 태양의 예시로서 의도된 본 출원에 기술된 특정 실시예들에 제한되지 않을 것이다. 당업자에게 명백할 바와 같이, 많은 수정과 변형들이 그 사상과 범위를 벗어나지 않으면서 이루어질 수 있다. 여기에 열거된 것들에 더하여, 본 개시의 범위 안에서 기능적으로 균등한 방법과 장치가 위의 설명으로부터 당업자에게 명백할 것이다. 그러한 수정과 변형들은 첨부된 청구항의 범위에 들어가도록 의도된 것이다. 본 개시는 첨부된 청구항과 그러한 청구항에 부여된 균등물의 전 범위에 의해서만 제한될 것이다. 본 개시가 물론 다양할 수 있는 특정 방법, 시약, 합성 구성 또는 생물학적 시스템에 제한되지 않는 것으로 이해될 것이다. 또한, 여기에서 사용된 용어는 특정 실시예를 기술하기 위한 목적이고, 제한하는 것으로 의도되지 않음이 이해될 것이다.
여기에서 실질적으로 임의의 복수 및/또는 단수의 용어의 사용에 대하여, 당업자는 맥락 및/또는 응용에 적절하도록, 복수를 단수로 및/또는 단수를 복수로 해석할 수 있다. 다양한 단수/복수의 치환은 명확성을 위해 여기에서 명시적으로 기재될 수 있다.
당업자라면, 일반적으로 본 개시에 사용되며 특히 첨부된 청구범위(예를 들어, 첨부된 청구범위)에 사용된 용어들이 일반적으로 "개방적(open)" 용어(예를 들어, 용어 "포함하는"은 "포함하지만 이에 제한되지 않는"으로, 용어 "갖는"는 "적어도 갖는"으로, 용어 "포함하다"는 "포함하지만 이에 한정되지 않는" 등으로 해석되어야 함)로 의도되었음을 이해할 것이다. 또한, 당업자라면, 도입된 청구항의 기재사항의 특정 수가 의도된 경우, 그러한 의도가 청구항에 명시적으로 기재될 것이며, 그러한 기재사항이 없는 경우, 그러한 의도가 없음을 또한 이해할 것이다. 예를 들어, 이해를 돕기 위해, 이하의 첨부 청구범위는 "적어도 하나" 및 "하나 이상" 등의 도입 구절의 사용을 포함하여 청구항 기재사항을 도입할 수 있다. 그러나, 그러한 구절의 사용이, 부정관사 "하나"("a" 또는 "an")에 의한 청구항 기재사항의 도입이, 그러한 하나의 기재사항을 포함하는 실시예로, 그러한 도입된 청구항 기재사항을 포함하는 특정 청구항을 제한함을 암시하는 것으로 해석되어서는 안되며, 동일한 청구항이 도입 구절인 "하나 이상" 또는 "적어도 하나" 및 "하나"("a" 또는 "an")과 같은 부정관사(예를 들어, "하나"는 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 일반적으로 해석되어야 함)를 포함하는 경우에도 마찬가지로 해석되어야 한다. 이는 청구항 기재사항을 도입하기 위해 사용된 정관사의 경우에도 적용된다. 또한, 도입된 청구항 기재사항의 특정 수가 명시적으로 기재되는 경우에도, 당업자라면 그러한 기재가 일반적으로 적어도 기재된 수(예를 들어, 다른 수식어가 없는 "두개의 기재사항"을 단순히 기재한 것은, 일반적으로 적어도 두 개의 기재사항 또는 두 개 이상의 기재사항을 의미함)를 의미하도록 해석되어야 함을 이해할 것이다. 또한, "A, B 및 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예를 들어, "A, B 및 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B, 및 C를 함께 갖는 시스템을 포함하지만 이에 제한되지 않음). "A, B 또는 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예를 들어, "A, B 또는 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B, 및 C를 함께 갖는 시스템을 포함하지만 이에 제한되지 않음). 또한 당업자라면, 실질적으로 어떠한 이접 접속어(disjunctive word) 및/또는 두 개 이상의 대안적인 용어들을 나타내는 구절은, 그것이 상세한 설명, 청구범위 또는 도면에 있는지와 상관없이, 그 용어들 중의 하나, 그 용어들 중의 어느 하나, 또는 그 용어들 두 개 모두를 포함하는 가능성을 고려했음을 이해할 것이다. 예를 들어, "A 또는 B"라는 구절은 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해될 것이다.
또한, 마쿠쉬 그룹을 이용하여 본 개시의 특징 또는 양상이 기술될 때는, 당업자라면 본 개시가 또한 마쿠쉬 그룹의 임의의 개별 구성원 또는 구성원의 서브그룹을 이용하여 기술됨을 이해할 것이다.
서면의 기재를 제공하는 것과 같은 어떠한 그리고 모든 목적을 위해서, 본 개시에 기재된 모든 범위는 모든 어떠한 가능한 하위범위 및 그 하위범위의 조합을 또한 포괄함이 이해 되어야 한다. 임의의 나열된 범위는, 그 동일한 범위가 적어도 동일한 이분 범위, 삼분 범위, 사분 범위, 오분 범위, 십분 범위 등으로 분할될 수 있으며, 그러한 동일 범위를 충분히 기술하는 것으로 용이하게 인식될 수 있다. 제한되지 않은 예로서, 본 개시에 기재된 각 범위는, 하위 삼분, 중간 삼분, 상위 삼분 등으로 용이하게 분할될 수 있다. 또한, "까지(up to)", "적어도(at least)" "더 큰(greater than)", "더 적은(less than)" 등과 같은 모든 언어는 인용된 수를 포함하며, 상술한 바와 같은 하위 범위로 분할될 수 있는 범위들을 나타냄이 이해되어야 한다. 마지막으로, 범위는 각 개별 구성요소를 포함됨이 이해되어야 한다. 따라서, 예를 들어, 1 내지 3 셀(cell)을 가지는 그룹은 1, 2 또는 3 셀을 가지는 그룹을 나타낸다. 유사하게, 1 내지 5 셀을 가지는 그룹은 1, 2, 3, 4 또는 5 셀을 가지는 그룹을 나타내는 등이다.
다양한 양상 및 실시예들이 본 개시에서 기술되었지만, 다른 양상 및 실시예들이 당업자에게 명확할 것이다. 본 개시에 기재된 다양한 양상 및 실시예는 예시의 목적으로 제시된 것이고, 제한하려고 의도된 것은 아니며, 진정한 범위 및 사상은 이하 청구범위에 의해 나타낸다.

Claims (20)

  1. 실리콘 기판에 형성된 광도파관(optical waveguide)으로서,
    상기 실리콘 기판의 벽 내의 실리콘 산화질화물(silicon oxynitride) 영역; 및
    상기 기판 내의 실리콘 산화물(silicon oxide) 영역
    을 포함하고, 상기 실리콘 산화질화물 영역은 상기 광도파관의 내부 영역을 정의하고, 상기 벽은 비아(via)를 정의하고, 상기 실리콘 산화물 영역은 상기 내부 영역에 인접하여 상기 광도파관의 외부 영역을 정의하는, 광도파관.
  2. 제1항에 있어서,
    상기 외부 영역은 상기 내부 영역 및 상기 실리콘 기판의 실리콘 사이에 있는, 광도파관.
  3. 제1항에 있어서,
    상기 내부 영역은 환형(annular) 횡단면을 포함하는, 광도파관.
  4. 제3항에 있어서,
    상기 내부 영역 내 폴리머 수지(polymeric resin)를 더 포함하는 광도파관.
  5. 실리콘 기판에 광도파관을 형성하는 방법으로서,
    상기 실리콘 기판의 벽 내에 실리콘 산화질화물 영역을 형성하는 단계; 및
    상기 실리콘 기판 내에 실리콘 산화물 영역을 형성하는 단계
    를 포함하고, 상기 실리콘 산화질화물 영역은 상기 광도파관의 내부 영역을 정의하고, 상기 벽은 비아를 정의하고, 상기 실리콘 산화물 영역은 상기 내부 영역에 인접하여 상기 광도파관의 외부 영역을 정의하는, 실리콘 기판에 광도파관을 형성하는 방법.
  6. 제5항에 있어서,
    상기 웨이퍼 내에 상기 비아를 형성하는 단계
    를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  7. 제5항에 있어서,
    레이저 드릴링(laser drilling), 반응성 이온 에칭(reactive ion etching), 플라즈마 에칭(plasma etching), 이온 빔 밀링(ion beam milling) 또는 전기 화학 에칭(electrochemical etching) 중 적어도 하나를 수행함으로써 상기 웨이퍼에 비아를 형성하는 단계
    를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  8. 제5항에 있어서,
    충분한 반응 조건 하에서, 반응 챔버 내에서, 질소를 포함하는 가스와 상기 실리콘 웨이퍼를 반응시킴으로써 상기 내부 영역을 형성하는 단계
    를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  9. 제8항에 있어서,
    상기 가스는 아산화질소(nitrous oxide), 암모니아, 질소/산소 혼합물로 구성되는 그룹으로부터 선택된 가스를 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  10. 제8항에 있어서,
    상기 반응 조건은 섭씨 약 1000도 내지 섭씨 약 1500도의 범위의 온도를 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  11. 제5항에 있어서,
    충분한 반응 조건 하에서, 반응 챔버 내에서, 산소를 포함하는 가스와 상기 실리콘 웨이퍼를 반응시킴으로써 상기 외부 영역을 형성하는 단계
    를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  12. 제5항에 있어서,
    충분한 반응 조건 하에서, 반응 챔버 내에서, 질소를 포함하는 제1 가스와 상기 실리콘 웨이퍼를 반응시킴으로써 상기 내부 영역을 형성하는 단계; 및
    충분한 반응 조건 하에서, 상기 반응 챔버 내에서, 산소를 포함하는 제2 가스와 상기 실리콘 웨이퍼를 반응시킴으로써 상기 외부 영역을 형성하는 단계
    를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  13. 제5항에 있어서,
    상기 내부 영역을 형성하는 단계에 앞서, 상기 외부 영역을 형성하는 단계를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  14. 제5항에 있어서,
    상기 외부 영역을 형성하는 단계에 앞서, 상기 내부 영역을 형성하는 단계를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  15. 제13항에 있어서,
    화학적 기상 증착(chemical vapor deposition) 또는 플라즈마 기상 증착(plasma vapor deposition) 중 적어도 하나에 의하여 상기 내부 영역을 형성하는 단계를 더 포함하는, 실리콘 기판에 광도파관을 형성하는 방법.
  16. 실리콘 기판에 형성되는 광도파관을 포함하는 광통신 시스템으로서,
    광신호 송신기; 및
    광신호 수신기를 포함하고,
    상기 광신호 수신기는 상기 광도파관을 통하여 상기 광신호 송신기와 통신하고;
    상기 광도파관은 상기 실리콘 기판의 벽 내의 실리콘 산화질화물 영역, 및 상기 기판 내의 실리콘 산화물 영역을 포함하고,
    상기 실리콘 산화질화물 영역은 상기 광도파관의 내부 영역을 정의하고 상기 벽은 비아를 정의하며,
    상기 실리콘 산화물 영역은 상기 내부 영역에 인접하여 상기 광도파관의 외부 영역을 정의하는, 광통신 시스템.
  17. 제16항에 있어서,
    상기 웨이퍼는 상기 광신호 송신기와 통신하는 집적 회로를 포함하는, 광통신 시스템.
  18. 실리콘 웨이퍼에 광도파관을 형성하는 데에 유효한 시스템으로서,
    상기 웨이퍼는 비아를 정의하는 벽을 포함하고, 상기 시스템은,
    반응 챔버;
    제1 가스의 제1 소스 - 상기 제1 가스는 질소를 포함하고, 상기 제1 소스는 상기 반응 챔버와 통신하도록 구성됨-;
    제2 가스의 제2 소스 - 상기 제2 가스는 산소를 포함하고, 상기 제2 소스는 상기 반응 챔버와 통신하도록 구성됨-;
    상기 반응 챔버와 동작적으로 연관되는 열원(heat source); 및
    프로세서를 포함하고,
    상기 프로세서는 상기 반응 챔버, 상기 제1 소스, 상기 제2 소스 및 상기 열원과 통신하도록 구성되고,
    상기 프로세서는 상기 제1 소스, 상기 제2 소스 및 상기 열원을 동작하여, 상기 실리콘 기판의 상기 벽 내에 실리콘 산화질화물 영역을 형성하고, 상기 기판 내에 실리콘 산화물 영역을 형성하도록 구성되며,
    상기 실리콘 산화질화물 영역은 상기 광도파관의 내부 영역을 정의하고, 상기 실리콘 산화물 영역은 상기 내부 영역에 인접하여 상기 광도파관의 외부 영역을 정의하는, 시스템.
  19. 제18항에 있어서,
    비아 형성 장치를 더 포함하고,
    상기 프로세서는 상기 비아 형성 장치와 통신하는, 시스템.
  20. 제19항에 있어서,
    상기 비아 형성 장치는 레이저 드릴링 장치, 반응성 이온 에칭 장치, 플라즈마 에칭 장치, 이온 빔 밀링 장치 또는 전기 화학 에칭 장치 중 적어도 하나를 포함하는, 시스템.
KR1020137014227A 2010-11-03 2010-11-03 광도파관의 형성 KR101521160B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2010/003133 WO2012059779A1 (en) 2010-11-03 2010-11-03 Formation of an optical waveguide

Publications (2)

Publication Number Publication Date
KR20130112905A true KR20130112905A (ko) 2013-10-14
KR101521160B1 KR101521160B1 (ko) 2015-05-18

Family

ID=45996900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014227A KR101521160B1 (ko) 2010-11-03 2010-11-03 광도파관의 형성

Country Status (5)

Country Link
US (1) US8712203B2 (ko)
JP (1) JP5599516B2 (ko)
KR (1) KR101521160B1 (ko)
CN (1) CN103189768B (ko)
WO (1) WO2012059779A1 (ko)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109158A (ja) * 1997-08-07 1999-04-23 Hitachi Cable Ltd ＳｉＯＮ系光導波路及びその製造方法
JPH11340225A (ja) * 1998-05-27 1999-12-10 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
US6678452B1 (en) * 1998-10-15 2004-01-13 International Business Machines Corporation Optical waveguide device
US6245616B1 (en) * 1999-01-06 2001-06-12 International Business Machines Corporation Method of forming oxynitride gate dielectric
JP2000269210A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 半導体装置の製造法
JP3372030B2 (ja) * 1999-10-04 2003-01-27 日本電気株式会社 薄膜絶縁膜の形成方法
US6946238B2 (en) * 2001-06-29 2005-09-20 3M Innovative Properties Company Process for fabrication of optical waveguides
US7006746B2 (en) * 2002-08-29 2006-02-28 Micron Technology, Inc. Waveguide for thermo optic device
US7065271B2 (en) * 2002-10-25 2006-06-20 Intel Corporation Optical grating coupler
US7046879B2 (en) 2002-11-27 2006-05-16 General Electric Company Optical via for three dimensional interconnection
US7095920B1 (en) * 2003-02-11 2006-08-22 Little Optics Inc Broadband optical via
US7352066B2 (en) * 2003-09-30 2008-04-01 International Business Machines Corporation Silicon based optical vias
US20050220406A1 (en) * 2004-03-31 2005-10-06 Richard Jones Athermal bragg grating
JP4189361B2 (ja) * 2004-08-02 2008-12-03 日本電信電話株式会社 光素子及びその製造方法
JP2006171157A (ja) * 2004-12-14 2006-06-29 Sony Corp 光導波装置、光導波モジュール及び光・電気複合デバイス
DE202005015728U1 (de) 2005-10-07 2006-01-12 Trumpf Laser Gmbh + Co. Kg Optische Faser
CN100523886C (zh) * 2007-09-25 2009-08-05 晶方半导体科技（苏州）有限公司 光波导及其制造方法
US7738753B2 (en) * 2008-06-30 2010-06-15 International Business Machines Corporation CMOS compatible integrated dielectric optical waveguide coupler and fabrication
KR101585103B1 (ko) * 2009-04-17 2016-01-13 삼성전자 주식회사 도광판 및 상기 도광판을 포함하는 발광 장치

Also Published As

Publication number Publication date
JP5599516B2 (ja) 2014-10-01
US8712203B2 (en) 2014-04-29
US20120106974A1 (en) 2012-05-03
KR101521160B1 (ko) 2015-05-18
WO2012059779A1 (en) 2012-05-10
CN103189768B (zh) 2016-08-24
JP2014500524A (ja) 2014-01-09
CN103189768A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
KR101405256B1 (ko) 그래핀 결함 변경
Shi et al. A review: preparation, performance, and applications of silicon oxynitride film
KR20140045560A (ko) 그래핀 결함의 변경
US20170008487A1 (en) Sensor data anomaly detector
JP5653459B2 (ja) 水性環境における化学物質の感知
JP6761514B2 (ja) 半導体装置の作製方法
Efremov et al. On Relationships between Gas-Phase Chemistry and Reactive Ion Etching Kinetics for Silicon-Based Thin Films (SiC, SiO2 and SixNy) in Multi-Component Fluorocarbon Gas Mixtures
WO2014088576A1 (en) Malware attack prevention using block code permutation
Lim et al. Dry etching performance and gas-phase parameters of C6F12O+ Ar plasma in comparison with CF4+ Ar
Akiyama et al. Reaction mechanisms of oxygen at SiO2/Si (1 0 0) interface
US8773636B2 (en) Optical lithography using graphene contrast enhancement layer
KR101521160B1 (ko) 광도파관의 형성
CN102985932B (zh) 对象建模
US20120321542A1 (en) Graphene formation
JP6033417B2 (ja) 請負業者チームの決定
Son et al. Protective effect of nanocomposite film from the low earth orbit environment
Yuan et al. Global X2A′ potential energy surface of Li2H and quantum dynamics of H+ Li2 (X1Σg+)→ Li+ LiH (X1Σ+) reaction
Hsieh Comparison of hepatic abscess after operative and nonoperative management of isolated blunt liver trauma.
Jang et al. Power and signal-to-noise ratio optimization in mesh-based hybrid optical network-on-chip using semiconductor optical amplifiers
US8521714B2 (en) Peer to peer search routing algorithm
Idris et al. Accurate dry etching technique for germanium waveguide by using CHF3 based inductively coupled plasma
Rao et al. A comparative account of quantum dynamics of the H++ H2 reaction at low temperature on two different potential energy surfaces
Atwood A Nice Way to End the Year
Cho New Trick with Silicon Film Could Herald a Bright Future for Rolled-up Nanotubes
Sheng et al. Further cognition of hybrid FE/BI/MLFMA-investigation of the hybrid computing technique for scattering by large complex targets

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 5