KR20130110727A - Interface block for semiconductor device tester - Google Patents

Interface block for semiconductor device tester Download PDF

Info

Publication number
KR20130110727A
KR20130110727A KR1020120032910A KR20120032910A KR20130110727A KR 20130110727 A KR20130110727 A KR 20130110727A KR 1020120032910 A KR1020120032910 A KR 1020120032910A KR 20120032910 A KR20120032910 A KR 20120032910A KR 20130110727 A KR20130110727 A KR 20130110727A
Authority
KR
South Korea
Prior art keywords
space
board
semiconductor device
interface
testing
Prior art date
Application number
KR1020120032910A
Other languages
Korean (ko)
Other versions
KR101808099B1 (en
Inventor
나윤성
구태흥
유현준
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020120032910A priority Critical patent/KR101808099B1/en
Publication of KR20130110727A publication Critical patent/KR20130110727A/en
Application granted granted Critical
Publication of KR101808099B1 publication Critical patent/KR101808099B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PURPOSE: An interface block for a semiconductor element tester is provided to improve the stability and reliability of a product by preventing condensation by using drying gas. CONSTITUTION: An interface block (100) comprises an interface board (110), a testing board (120), a connecting board (130), a pair of side frames (140A, 140B), and a cooling pipe (150). The interface board is electrically connected to a semiconductor element. The testing board includes a test chip executing a test for the semiconductor element by reading an electric signal transmitted from the semiconductor element through the interface board forming a first space between the testing board and the interface board. The connecting board forms a second space with the testing board. The pair of the side frame forms the first and the second space as the closed space by combining with the interface board, the testing board, and the connecting board. The cooling pipe is arranged for removing heat generated from the test chip.

Description

반도체소자 테스터용 인터페이스블럭{INTERFACE BLOCK FOR SEMICONDUCTOR DEVICE TESTER}INTERFACE BLOCK FOR SEMICONDUCTOR DEVICE TESTER}

본 발명은 생산된 반도체소자를 출하하기에 앞서 이루어지는 반도체소자의 테스트에 사용되는 반도체소자 테스터에 관한 것이다.
The present invention relates to a semiconductor device tester used for testing a semiconductor device made prior to shipping the produced semiconductor device.

테스터는 전기적으로 접속된 반도체소자의 테스트를 수행하며, 테스트 제어장치와 테스트 제어장치의 제어에 따라 반도체소자를 테스트하는 테스트헤드로 구성된다.The tester performs a test of the electrically connected semiconductor devices, and includes a test control device and a test head for testing the semiconductor devices according to the control of the test control device.

종래의 테스트헤드는 반도체소자와 접속되는 인터페이스블럭을 가진다.The conventional test head has an interface block connected to a semiconductor device.

근래에 들어 반도체소자의 수요가 증가함에 따라 한 번에 테스트될 수 있는 반도체소자의 개수를 늘리기 위한 기술이 요구되어 왔다. 이로 인해 처리 용량의 향상을 위해 일 회에 더 많은 반도체소자를 인터페이스블럭에 접속시킬 필요성이 대두되었다.Recently, as the demand for semiconductor devices increases, a technique for increasing the number of semiconductor devices that can be tested at one time has been required. As a result, there is a need to connect more semiconductor devices to the interface block at once to improve processing capacity.

단순하게는 처리 용량의 향상을 위해 반도체소자에 전기적 신호를 인가하는 채널을 분기시키는 기술을 고려할 수도 있지만, 테스트 제어장치 등의 성능이 따라가지 못하기 때문에 전체적인 테스트시간이 증가됨으로 인해 바람직한 방안으로 채택되기에 부적절하다.In order to improve the processing capacity, a technique of branching a channel for applying an electrical signal to a semiconductor device may be considered.However, since the performance of the test control device does not match, the overall test time is increased, so it is a preferable method. Inadequate to be.

그리고 테스터 자체의 용량 확장 및 성능 향상을 이루더라도, 기존의 테스터를 개선된 테스터로 모두 교체해야 한다는 점에서 자원 낭비와 막대한 교체비용의 발생이 뒤따르기 때문에, 이 또한 바람직한 방안으로 채택되기에 부적절하다.And even if the tester's own capacity is expanded and performance is improved, it is not suitable to be adopted as a desirable method because it requires waste of resources and huge replacement cost in that the existing tester must be replaced with an improved tester. .

따라서 대한민국 공개특허 10-2009-0098939호(발명의 명칭 : 반도체소자 테스트시스템 및 테스트핸들러, 이하, '선행기술1'이라 함)와 대한민국 공개실용신안 20-2009-0009426호(발명의 명칭 : 반도체소자 테스트시스템, 이하, '선행기술2'라 함)를 통해 알 수 있는 바와 같이, 반도체소자로부터 오는 전기적 신호를 교체 가능한 인터페이스블럭에서 판독 처리하도록 하는 기술이 제안되어졌다.Therefore, Republic of Korea Patent Publication No. 10-2009-0098939 (Invention name: semiconductor device test system and test handler, hereinafter referred to as 'prior art 1') and Republic of Korea Utility Model No. 20-2009-0009426 (Invention name: semiconductor As can be seen from the device test system, hereinafter referred to as 'prior art 2', a technique for reading out an electrical signal from a semiconductor device at a replaceable interface block has been proposed.

선행기술1 및 2에 의하면, 인터페이스블럭에 반도체소자로부터 오는 전기적 신호를 판독 처리하기 위한 테스트칩(선행기술1에는 '테스트유닛'으로 명명됨)을 구성시키고, 이 테스트칩의 온도를 조절하기 위한 별도의 온도조절장치를 구비하고 있다.According to the prior arts 1 and 2, a test chip (named 'test unit' in the prior art 1) for reading and processing an electrical signal from a semiconductor device is formed on an interface block, and the temperature of the test chip is controlled. It is equipped with a separate temperature control device.

선행기술들은, 테스트칩이 노출되는 밀폐공간을 형성하고, 온도조절장치에 의해 밀폐공간으로 상온의 에어나 냉각용 가스(이하 '냉각가스 등'이라 약칭 함)를 공급함으로써 테스트칩을 냉각시키도록 하고 있다. 이를 위해 선행기술들에서는 밀폐공간으로 냉각가스 등을 공급하기 위한 유입구를 형성시키고, 유입구를 통해 유입된 냉각가스 등이 밀폐공간으로부터 배출될 수 있는 배출구를 형성시키고 있다. 따라서 냉각가스 등은 유입구를 통해 밀폐공간으로 유입되어 테스트칩을 냉각시킨 후 배출구로 배출되게 된다.The prior art forms a sealed space to which the test chip is exposed, and cools the test chip by supplying air or cooling gas (hereinafter referred to as 'cooling gas') to the sealed space by a temperature control device. Doing. To this end, the prior art forms an inlet for supplying cooling gas into the closed space, and forms an outlet through which the cooling gas introduced through the inlet can be discharged from the closed space. Therefore, the cooling gas is introduced into the closed space through the inlet to cool the test chip and is discharged to the outlet.

그러나 위와 같은 선행기술들에 의하면 유입구 측과 가까이에 있는 테스트칩과 유입구 측에서 멀리 있는 테스트칩 간에 온도 편차가 발생하게 된다. 즉, 유입구 측으로부터 멀리 떨어진 테스트칩의 경우 냉각가스 등의 확산과 이동 중 발생하는 흡열로 인한 온도의 상승으로 인해 유입구 측에 가까운 테스트칩만큼의 냉각효과가 얻어질 수는 없는 것이다. 그렇다고 어느 일 측의 테스트칩을 기준으로 적정 온도로 유지하게 되면 다른 테스트칩을 적정 온도로 유지할 수 없게 되고 만다. 그리고 이러한 문제는 인터페이스블럭의 크기가 확장될수록 더 불거지게 된다.
However, according to the above prior arts, a temperature deviation occurs between the test chip near the inlet side and the test chip far from the inlet side. That is, in the case of the test chip far away from the inlet side, the cooling effect of the test chip close to the inlet side cannot be obtained due to the temperature rise due to the endotherm generated during diffusion and movement of the cooling gas. However, if one side of the test chip is maintained at the proper temperature, the other test chip can not be maintained at the proper temperature. And this problem becomes more serious as the size of the interface block increases.

따라서 본 발명의 목적은 전술한 문제를 해결하기 위하여 테스트칩들이 고르게 냉각될 수 있도록 하는 기술을 제공하는 것이다.
It is therefore an object of the present invention to provide a technique that allows the test chips to be cooled evenly in order to solve the above problems.

상기한 바와 같은 본 발명의 제1 특징에 따른 반도체소자 테스터용 인터페이스블럭은, 반도체소자와 전기적으로 연결되는 인터페이스보드; 상기 인터페이스보드와의 사이에 제1 공간이 형성되도록 상기 인터페이스보드와 일정 간격 이격되게 구비되며, 상기 인터페이스보드를 통해 반도체소자로부터 오는 전기적 신호를 판독함으로써 반도체소자에 대한 테스트를 수행하는 테스트칩을 적어도 하나 이상 가지는 테스팅보드; 상기 테스팅보드와의 사이에 제2 공간이 형성되도록 상기 테스팅보드와 소정 간격 이격되게 구비되는 연결보드; 상기 인터페이스보드, 테스팅보드 및 연결보드의 양 옆 측면에 각각 결합됨으로써 상기한 제1 공간 및 제2 공간을 밀폐된 공간으로 형성하기 위해 마련되는 한 쌍의 측면프레임; 및 상기한 테스트칩으로부터 발생하는 열을 제거하기 위해 마련되는 적어도 하나 이상의 냉각관; 을 포함한다.An interface block for a semiconductor device tester according to the first aspect of the present invention as described above comprises: an interface board electrically connected to a semiconductor device; At least a test chip configured to be spaced apart from the interface board so that a first space is formed between the interface board, and to perform a test on the semiconductor device by reading an electrical signal from the semiconductor device through the interface board. One or more testing boards; A connection board provided to be spaced apart from the testing board at a predetermined interval so that a second space is formed between the testing board; A pair of side frames provided to form the first space and the second space as an enclosed space by being coupled to both sides of the interface board, the testing board, and the connection board, respectively; And at least one cooling tube provided to remove heat generated from the test chip. .

상기한 테스트칩으로부터 발생하는 열을 방열시키기 위해 마련되는 방열판; 을 더 포함한다.A heat sink provided to dissipate heat generated from the test chip; .

상기한 테스트칩과 상기 방열판 사이에 구비되는 열전도성 탄성시트; 를 더 포함한다.A thermally conductive elastic sheet provided between the test chip and the heat sink; .

상기한 테스트칩이 복수개로 구비되는 경우, 상기 방열판도 각각의 테스트칩에 대응하도록 복수개로 마련되며, 상기한 복수개의 방열판은 적어도 두 개가 서로 연결되어 있다.When the test chip is provided in plural, a plurality of heat sinks may be provided to correspond to the respective test chips, and at least two of the plurality of heat sinks are connected to each other.

상기 냉각관이 다수개로 구비되는 경우, 상기 복수개의 방열판 중 서로 이웃하는 냉각관들과 각각 접촉되는 방열판들은 서로 연결되어 있다.When the cooling pipes are provided in plural numbers, the heat sinks respectively in contact with the neighboring cooling pipes of the plurality of heat sinks are connected to each other.

상기한 적어도 하나 이상의 테스트칩과 상기 냉각관은 상기한 제2 공간 측으로 구비되며, 상기한 측면프레임 또는 상기 밀폐보드는 상기한 제2 공간으로 건조 가스를 주입시키기 위한 제1 주입구멍과 상기한 제2 공간으로 주입된 건조 가스가 배출되는 제1 배출구멍을 선택적이거나 어느 일 측이 함께 가진다.The at least one test chip and the cooling tube are provided to the second space side, wherein the side frame or the sealing board is a first injection hole and the first injection hole for injecting dry gas into the second space. The first discharge hole through which the dry gas injected into the two spaces is discharged is either optional or has either side.

상기한 측면프레임은 상기한 제1 공간으로 건조 가스를 주입시키기 위한 제2 주입구멍을 가지며, 상기 테스팅보드는 상기한 제1 공간으로 주입된 건조 가스가 상기한 제2 공간으로 배출되게 하는 제2 배출구멍을 가진다.
The side frame has a second injection hole for injecting dry gas into the first space, and the testing board has a second to allow the dry gas injected into the first space to be discharged into the second space. It has a discharge hole.

상기한 바와 같은 본 발명의 제2 특징에 따른 반도체소자 테스터용 인터페이스블럭은, 반도체소자와 전기적으로 연결되는 인터페이스보드; 상기 인터페이스보드와의 사이에 제1 공간이 형성되도록 상기 인터페이스보드와 일정 간격 이격되게 구비되며, 상기 인터페이스보드를 통해 반도체소자로부터 오는 전기적 신호를 판독함으로써 반도체소자에 대한 테스트를 수행하는 테스트칩을 적어도 하나 이상 가지는 테스팅보드; 상기 테스팅보드와의 사이에 제2 공간이 형성되도록 상기 테스팅보드와 소정 간격 이격되게 구비되는 연결보드; 상기 인터페이스보드, 테스팅보드 및 연결보드의 양 옆 측면에 각각 결합됨으로써 상기한 제1 공간 및 제2 공간을 밀폐된 공간으로 형성시키기 위해 마련되는 한 쌍의 측면프레임; 및 상기한 테스트칩으로부터 발생하는 열을 제거하기 위해 마련되는 냉각요소; 를 포함하고, 상기한 적어도 하나 이상의 테스트칩과 상기 냉각관은 상기한 제2 공간 측으로 구비되며, 상기한 측면프레임 또는 상기 밀폐보드는 상기한 제2 공간으로 건조 가스를 주입시키기 위한 제1 주입구멍과 상기한 제2 공간으로 주입된 건조 가스가 배출되는 제1 배출구멍을 선택적이거나 어느 일 측이 함께 가진다.The interface block for a semiconductor device tester according to the second aspect of the present invention as described above comprises: an interface board electrically connected to the semiconductor device; At least a test chip configured to be spaced apart from the interface board so that a first space is formed between the interface board, and to perform a test on the semiconductor device by reading an electrical signal from the semiconductor device through the interface board. One or more testing boards; A connection board provided to be spaced apart from the testing board at a predetermined interval so that a second space is formed between the testing board; A pair of side frames provided to form the first space and the second space as an enclosed space by being coupled to both sides of the interface board, the testing board, and the connection board, respectively; And a cooling element provided to remove heat generated from the test chip. It includes, wherein the at least one test chip and the cooling tube is provided to the second space side, the side frame or the closed board is a first injection hole for injecting dry gas into the second space And either side has a first discharge hole through which the dry gas injected into the second space is discharged.

상기한 측면프레임은 상기한 제1 공간으로 건조 가스를 주입시키기 위한 제2 주입구멍을 가지며, 상기 테스팅보드는 상기한 제1 공간으로 주입된 건조 가스가 상기한 제2 공간으로 배출되게 하는 제2 배출구멍을 가진다.
The side frame has a second injection hole for injecting dry gas into the first space, and the testing board has a second to allow the dry gas injected into the first space to be discharged into the second space. It has a discharge hole.

위와 같은 본 발명에 따르면, 테스트칩들 측에 접촉되는 냉각관과 건조 가스를 이용하여 테스트칩들의 고른 냉각과 수증기의 응결을 방지함으로써 장비의 안정성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
According to the present invention as described above, by using the cooling tube and the dry gas in contact with the test chips side to prevent even cooling of the test chips and condensation of water vapor has the effect of improving the stability and reliability of the equipment.

도1은 본 발명의 일 실시예에 따른 반도체소자 테스터용 인터페이스블럭에 대한 개략적인 단면도이다.
도2는 도1의 인터페이스블럭에 적용된 테스팅보드에 대한 개략적인 평면도이다.
도3은 도2의 인터페이스블럭에 적용된 냉각관들에 대한 개략적인 사시도이다.
도4는 도2의 인터페이스블럭에서 냉각관들과 테스트칩들과의 배치구조를 설명하는데 참조하기 위한 참조도이다.
도5는 본 발명의 다른 실시예에 따른 인터페이스블럭에 대한 개략적인 단면도이다.
도6a는 도1의 인터페이스블럭에 적용된 방열판들에 대한 개략적인 사시도이다.
도6b는 도1의 인터페이스블럭에서 방열판들과 냉각관들과의 배치구조를 설명하는데 참조하기 위한 참조도이다.
도7은 도1의 인터페이스블럭의 냉각동작을 설명하는데 참조하기 위한 참조도이다.1 is a schematic cross-sectional view of an interface block for a semiconductor device tester according to an embodiment of the present invention.
FIG. 2 is a schematic plan view of a testing board applied to the interface block of FIG.
3 is a schematic perspective view of cooling tubes applied to the interface block of FIG.
FIG. 4 is a reference diagram for reference in describing an arrangement structure of cooling tubes and test chips in the interface block of FIG. 2.
5 is a schematic cross-sectional view of an interface block according to another embodiment of the present invention.
FIG. 6A is a schematic perspective view of heat sinks applied to the interface block of FIG. 1. FIG.
FIG. 6B is a reference diagram for reference in describing an arrangement structure of heat sinks and cooling tubes in the interface block of FIG. 1.
FIG. 7 is a reference diagram for reference in describing a cooling operation of the interface block of FIG. 1.

이하 상기한 바와 같은 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명하되, 설명의 간결함을 위해 배경기술에서 언급된 설명은 가급적 생략하거나 압축한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention as described above will be described with reference to the accompanying drawings.

도1은 본 발명에 따른 반도체소자 테스터용 인터페이스블럭(100, 이하 '인터페이스블럭'이라 약칭함)에 대한 단면도이다.1 is a cross-sectional view of an interface block for a semiconductor device tester (hereinafter, abbreviated as "interface block") according to the present invention.

도1에서 참조되는 바와 같이, 본 발명에 따른 인터페이스블럭(100)은, 인터페이스보드(110), 테스팅보드(120), 연결보드(130), 한 쌍의 측면프레임(140A, 140B), 냉각관(150), 방열판(160), 탄성시트(170) 등을 포함하여 구성된다.As shown in Figure 1, the interface block 100 according to the present invention, the interface board 110, the testing board 120, the connection board 130, a pair of side frames (140A, 140B), cooling tube 150, a heat sink 160, an elastic sheet 170, and the like.

인터페이스보드(110)는 반도체소자와 전기적으로 연결된다. 그리고 이를 위해 인터페이스보드(110)에는 테스트소켓(111) 등이 구비될 수 있다.The interface board 110 is electrically connected to the semiconductor device. For this purpose, the interface board 110 may be provided with a test socket 111.

테스팅보드(120)는, 인터페이스보드(110)와의 사이에 제1 공간(S1)이 형성되도록 인터페이스보드(110)와 일정 간격 이격되게 구비되며, 인터페이스보드(110)를 통해 반도체소자로부터 피드백되어 오는 전기적 신호를 판독함으로써 반도체소자에 대한 테스트를 수행하는 복수개의 테스트칩(121)을 가진다. 여기서 복수개의 테스트칩(121)은, 도2에서 참조되는 바와 같이, 예를 들어 4 ⅹ 4 구조의 행렬 형태의 배치로 테스팅보드(120)에 구현되어질 수 있다. 그리고 제1 공간(S1)은 테스팅보드(120)를 테스트되는 반도체소자들의 테스트환경으로부터 어느 정도 이격시키는 기능을 가진다. 또한, 테스팅보드(120)에는 제1 공간(S1) 내의 건조 가스가 제2 공간(S2) 측으로 배출되게 하는 제2 배출구멍(OH2)들이 형성되어 있다. The testing board 120 is provided to be spaced apart from the interface board 110 at a predetermined interval so that the first space S 1 is formed between the interface board 110 and fed back from the semiconductor device through the interface board 110. It has a plurality of test chips 121 for performing a test on the semiconductor device by reading the coming electrical signal. Here, the plurality of test chips 121 may be implemented in the testing board 120 in a matrix-like arrangement of, for example, a 4 참조 4 structure, as referenced in FIG. 2. The first space S 1 has a function of separating the testing board 120 from the test environment of the semiconductor devices to be tested to some extent. In addition, the testing board 120 has a first space (S 1), the second discharge holes (OH 2) are formed so that the drying gas is discharged toward the second space (S 2) in the.

연결보드(130)는, 테스팅보드(120)와의 사이에 제2 공간(S2)이 형성되도록 테스팅보드(120)와 소정 간격 이격되게 구비되며, 테스트 제어장치(미도시) 측으로 연결된다. 이러한 연결보드(130)는 테스팅보드(120)와의 사이에 형성되는 제2 공간(S2)을 밀폐시키는 역할도 한다. 여기서 제2 공간(S2)은 테스트칩(121)의 냉각을 위해 형성되는 공간이기 때문에 테스팅보드(120)의 테스트칩(121)은 제2 공간(S2) 측으로 마련된다. 또한, 연결보드(130)에는 제2 공간(S2)으로 건조 가스를 주입시키기 위한 제1 주입구멍(OI1)과 제2 공간(S2) 내의 건조 가스가 배출될 수 있는 제1 배출구멍(OH1)들이 형성되어 있다. The connection board 130 is provided to be spaced apart from the testing board 120 by a predetermined interval so that the second space S 2 is formed between the testing board 120 and is connected to a test control device (not shown). The connection board 130 also serves to seal the second space (S 2 ) formed between the testing board 120 and. Since the second space S 2 is a space formed for cooling the test chip 121, the test chip 121 of the testing board 120 is provided toward the second space S 2 . Further, the connection board 130, the second space the first injection port (OI 1) and the first vent hole in the drying gas in the second space (S 2) can be discharged for injecting a dry gas into (S 2) (OH 1 ) are formed.

한 쌍의 측면프레임(140A, 140B)은 인터페이스보드(110), 테스팅보드(120) 및 연결보드(130)의 양 측면에 결합됨으로써 상기한 제1 공간(S1) 및 제2 공간(S2)을 밀폐된 공간으로 완성시키기 위해 마련된다. 그리고 측면프레임(140A, 140B)들에는 각각 제1 공간(S1)으로 건조 가스를 주입하기 위한 제2 주입구멍(OI2)이 형성되어 있다. The pair of side frames 140A and 140B are coupled to both sides of the interface board 110, the testing board 120, and the connection board 130, so that the first space S 1 and the second space S 2 are described above. ) To provide a closed space. Second side holes 140A and 140B have second injection holes OI 2 for injecting dry gas into the first space S 1 , respectively.

냉각관(150)은 테스트칩(121)으로부터 발생하는 열을 제거하기 위해 제2 공간(S2) 측으로 마련된다. 이러한 냉각관(150)은 도3에서 참조되는 바와 같이 4 ⅹ 4 행렬 구조로 테스트칩(121)들이 배치된 경우에 4개가 구비될 수 있으며, 이 때, 도4에서 참조되는 바와 같이 하나의 냉각관(150)은 4개의 테스트칩(121)들에 대한 냉각을 수행한다. 참고로 본 실시예에서는 냉각관(150)과 별도로 제2 공간(S2) 내에 냉각관(150)으로 냉매를 공급하기 위한 공급관(180)이 별도로 구비된다. 그러나 실시하기에 따라서는 도5에서 참조되는 바와 같이 공급관(480)이 제2 공간(S2)의 외부에 위치될 수도 있을 것이다. The cooling tube 150 is provided to the second space S 2 in order to remove heat generated from the test chip 121. As shown in FIG. 3, four cooling tubes 150 may be provided when the test chips 121 are arranged in a 4 ⅹ 4 matrix structure. In this case, one cooling tube 150 may be provided as referred to in FIG. 4. The tube 150 performs cooling on the four test chips 121. For reference, in the present embodiment, a supply pipe 180 for supplying a coolant to the cooling pipe 150 is separately provided in the second space S 2 separately from the cooling pipe 150. However, depending on the implementation, as shown in FIG. 5, the supply pipe 480 may be located outside the second space S 2 .

방열판(160)은 테스트칩(121)에서 발생하는 열을 방열시키기 위해 마련되며, 테스트칩(121)의 개수만큼 구비된다. 이 때, 도6a에서 참조되는 바와 같이 방열판(160)이 복수개로 구비된 경우에 복수개의 방열판(160)들이 서로 연결(본 실시예에서는 8개의 방열판들이 서로 연결됨)되는 것이 바람직하게 고려될 수 있다. 따라서 각각의 테스트칩(121)들이 거의 동일한 상태의 온도로 유지될 수 있게 된다. 그리고 이러한 방열판(160)들의 일 측은 냉각관(150)과 접촉되어 있는데, 예를 들어 방열판이 분리된 상태에서 둥근 냉각관 위에 개별적으로 접촉되어지도록 구성할 경우 방열판을 설치할 시에 냉각관 위에서 정확히 수평이 되게 설치되지 않으면 좌우로 기울어지는 등 경사가 생겨 테스트칩과 완전히 밀착되지 않아 냉각효율이 떨어질 수 있다. 따라서 본 실시예에서처럼, 도6b에서 참조되는 바와 같이, 서로 다른 이웃하는 냉각관(150)들 위에 각각 설치되는 방열판(160)들이 서로 연결됨으로써 쉽게 수평을 잡을 수 있도록 하는 것이 바람직하다.The heat sink 160 is provided to dissipate heat generated from the test chip 121 and is provided as many as the number of test chips 121. In this case, when a plurality of heat sinks 160 are provided as shown in FIG. 6A, it may be considered that a plurality of heat sinks 160 are connected to each other (in this embodiment, eight heat sinks are connected to each other). . Therefore, each test chip 121 can be maintained at a temperature of almost the same state. In addition, one side of the heat sink 160 is in contact with the cooling tube 150, for example, when the heat sink is configured to be individually contacted on the round cooling tube in a separated state when the heat sink is installed exactly horizontally above the cooling tube If this is not installed, it may be inclined to the left and right, such that the inclination occurs, so that the cooling chip may not be completely adhered to the test chip. Therefore, as in this embodiment, as shown in Figure 6b, it is preferable that the heat sinks 160 respectively provided on the different neighboring cooling pipes 150 are connected to each other to be easily leveled.

탄성시트(170)는, 테스트칩(121)과 방열판(160) 사이에 마련되며, 열전도성소재로 구성되는 것이 바람직하다. 여기서 탄성시트(170)의 탄성성질은 방열판(160)을 테스트칩(121)에 접촉시킬 때 조립오차로 인하여 방열판(160)이 테스트칩(121)과 밀착되지 않거나 과도하게 밀착되는 것을 방지하며, 탄성시트(170)의 열전도성질은 테스트칩(121)으로부터 발생하는 열이 방열판(160)으로 전달될 수 있게 한다.The elastic sheet 170 is provided between the test chip 121 and the heat dissipation plate 160, and is preferably made of a thermally conductive material. Here, the elastic property of the elastic sheet 170 prevents the heat sink 160 from being in close contact with the test chip 121 or excessively close due to an assembly error when the heat sink 160 contacts the test chip 121. The thermal conductivity of the elastic sheet 170 allows heat generated from the test chip 121 to be transferred to the heat sink 160.

위에서 냉각관(150), 방열판(160) 및 탄성시트(170)는 궁극적으로 테스트칩(121)을 냉각시키기 위한 냉각요소로서 기능한다.
From above, the cooling tube 150, the heat sink 160, and the elastic sheet 170 ultimately function as cooling elements for cooling the test chip 121.

계속하여 위와 같은 인터페이스블럭(100)에서의 냉각동작 등에 대하여 도7을 참조하여 설명한다.Subsequently, the cooling operation in the interface block 100 and the like will be described with reference to FIG. 7.

테스트가 진행되면, 테스트칩(121)의 가동으로 인해 열이 발생하게 되는데, 이 때 발생한 열은 열전도성 탄성시트(170)를 통해 방열판(160)으로 빠르게 전도되고, 방열판(160)의 열은 다시 내부에 냉매가 흐르고 있는 냉각관(150)으로 흡수되며, 냉각관(150)으로 흡수된 열을 냉매로 흡수되어 흐르는 냉매와 함께 제2 공간(S2)을 빠져나가게 된다(도6의 가는 점선 화살표 참조). 여기서 냉각관(150)의 내부를 흐르는 냉매는 예를 들어 칠러와 같은 별도의 냉매공급장치(미도시)에 의해 공급된다. 또한 방열판(160)들이 서로 연결되어 있기 때문에 테스트칩(121)들 각각이 거의 동일한 고른 온도상태로 유지될 수 있게 된다. 따라서 테스트칩의 온도제어가 용이하다. 여기서 실험에 의하면, 냉매 공급장치(미도시)의 온도를 15도 이하로 하였을 경우, 제2공간(S2)에 결로가 형성되기 시작하는 것을 발견하였다. 이는 주어진 밀폐된 공간에서의 이슬점의 온도가 15도라는 것을 알 수 있으며, 냉매 공급장치의 온도를 이슬점 이상으로 조절해야한다는 것을 의미합니다. 그러나 상기에서 언급한 냉매 공급장치의 온도는 밀폐된 공간의 넓이나 테스트 온도조건에 따라 상이할 수 있기 때문에 실험에 의하여 냉매의 최저온도를 정하고 그 이상에서 사용해야 할 것이다.When the test is performed, heat is generated due to the operation of the test chip 121. The heat generated is quickly conducted to the heat sink 160 through the thermal conductive elastic sheet 170, and the heat of the heat sink 160 is Again, the refrigerant is absorbed into the cooling tube 150 through which the refrigerant flows, and the heat absorbed by the cooling tube 150 is absorbed by the refrigerant and exits the second space S 2 together with the refrigerant flowing therein (FIG. See dashed arrow). Here, the refrigerant flowing inside the cooling tube 150 is supplied by a separate refrigerant supply device (not shown), for example, a chiller. In addition, since the heat sinks 160 are connected to each other, each of the test chips 121 may be maintained at about the same temperature. Therefore, temperature control of the test chip is easy. According to the experiment here, when the temperature of the refrigerant supply device (not shown) is 15 degrees or less, it was found that condensation starts to form in the second space S2. This indicates that the temperature of the dew point in a given enclosed space is 15 degrees, which means that the temperature of the refrigerant supply must be adjusted above the dew point. However, since the temperature of the above-mentioned refrigerant supply device may vary depending on the size of the enclosed space but the test temperature conditions, the minimum temperature of the refrigerant should be determined by experiment and used above.

한편, 별도의 건조 가스 공급장치(미도시)에 의해 제1 주입구멍(OI1)을 통해 제2 공간(S2)으로 주입되는 건조 가스는 제2 공간(S2)상의 수증기를 제거하면서 제1 배출구멍(OH1)으로 배출되고, 제2 주입구멍(OI2)을 통해 제1 공간(S1)으로 주입되는 건조 가스는 제2 배출구멍(OH2)을 통해 제2 공간(S2)으로 유입된 후 제2 공간(S2)상의 수증기를 제거하면서 제1 배출구멍(OH1)으로 배출된다(도7의 가는 화살표 참조). 이에 따라 냉각관(150)에 저온의 냉매가 흘러 방열판(160) 등이 저온 상태를 유지하더라도 수증기의 응결은 발생하지 않게 된다. 여기서 제1 공간(S1)까지 건조 가스를 확보할 수 있는 공간으로 활용할 수 있기 때문에 제2 공간(S2)에 대한 건조 효율이 더욱 향상될 수 있게 된다. 특히 저온테스트시 테스트환경에 노출된 인터페이스블럭(100)에 저온의 냉기가 전도되어 쉽게 제1공간(S1)과 제2공간(S2)에 결로현상이 발생되기 때문에, 결로현상을 방지하기 위하여 저온 테스트시에는 건조 가스가 반드시 제1공간(S1)과 제2공간(S2)에 공급되어야만 인테페이스블록(100)의 결로현상 없이 지속적으로 테스트를 진행할 수 있다. 만약 저온테스트(-5도에서 -40도)시 건조 가스가 충분히 공급되지 않는다면, 일정 시간 후 인터페이스블럭(100)에 결로현상이 발생하여 인터페이스블럭(100)을 건조시키기 위하여 장비를 다운(DOWN)시켜야 하기 때문에 이에 따른 장비의 가동률 저하를 가져올 수 있다.Meanwhile, dry gas injected into the second space S 2 through the first injection hole OI 1 by a separate dry gas supply device (not shown) is removed while removing water vapor in the second space S 2 . The dry gas discharged into the first discharge hole OH 1 and injected into the first space S 1 through the second injection hole OI 2 is transferred to the second space S 2 through the second discharge hole OH 2 . ) Is discharged into the first discharge hole OH 1 while removing water vapor in the second space S 2 (see the thin arrow in FIG. 7). Accordingly, even when the low temperature refrigerant flows into the cooling tube 150, the heat dissipation plate 160 and the like remain in a low temperature state so that condensation of water vapor does not occur. In this case, the drying efficiency of the second space S 2 may be further improved because it may be used as a space for securing the dry gas to the first space S 1 . In particular, since low temperature cold air is conducted to the interface block 100 exposed to the test environment during the low temperature test, dew condensation occurs easily in the first space S1 and the second space S2, In the test, dry gas must be supplied to the first space S1 and the second space S2 so that the test can be continuously performed without condensation of the interface block 100. If the dry gas is not sufficiently supplied during the low temperature test (-5 to -40 degrees), condensation occurs on the interface block 100 after a certain time, and the equipment is turned down to dry the interface block 100. This can lead to lower equipment utilization.

참고로 본 실시예에서는 제1 주입구멍(OI1)과 제1 배출구멍(OH1)을 연결보드(130)에 함께 형성시키고 있지만, 실시하기에 따라서 제1 주입구멍과 제1 배출구멍을 측면프레임과 연결보드에 각각 선택적으로 형성시킬 수도 있고, 제1 주입구멍과 제1 배출구멍을 측면프레임에 함께 형성시킬 수도 있다.
For reference, in the present embodiment, the first injection hole OI 1 and the first discharge hole OH 1 are formed together in the connection board 130. The frame and the connection board may be selectively formed respectively, or the first injection hole and the first discharge hole may be formed together in the side frame.

상술한 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
Although the present invention has been fully described by way of example only with reference to the accompanying drawings, it is to be understood that the present invention is not limited thereto. It is to be understood that the scope of the invention is to be construed as being limited only by the following claims and their equivalents.

100 : 반도체소자 테스터용 인터페이스 블럭
110 : 인터페이스보드
120 : 테스팅보드
121 : 테스트칩 OH2 : 제2 배출구멍
130 : 연결보드
OI1 : 제1 주입구멍 OH1 : 제1 배출구멍
140A, 140B : 측면프레임
OI2 : 제2 주입구멍
150 : 냉각관
160 : 방열판
170 : 탄성시트
S1 : 제1 공간
S2 : 제2 공간100: interface block for semiconductor device tester
110: interface board
120: testing board
121: test chip OH 2 : the second discharge hole
130: connection board
OI 1 : 1st injection hole OH 1 : 1st discharge hole
140A, 140B: Side Frame
OI 2 : 2nd injection hole
150: cooling tube
160: Heat sink
170: elastic sheet
S 1 : first space
S 2 : second space

Claims (9)

반도체소자와 전기적으로 연결되는 인터페이스보드;
상기 인터페이스보드와의 사이에 제1 공간이 형성되도록 상기 인터페이스보드와 일정 간격 이격되게 구비되며, 상기 인터페이스보드를 통해 반도체소자로부터 오는 전기적 신호를 판독함으로써 반도체소자에 대한 테스트를 수행하는 테스트칩을 적어도 하나 이상 가지는 테스팅보드;
상기 테스팅보드와의 사이에 제2 공간이 형성되도록 상기 테스팅보드와 소정 간격 이격되게 구비되는 연결보드;
상기 인터페이스보드, 테스팅보드 및 연결보드의 양 옆 측면에 각각 결합됨으로써 상기한 제1 공간 및 제2 공간을 밀폐된 공간으로 형성하기 위해 마련되는 한 쌍의 측면프레임; 및
상기한 테스트칩으로부터 발생하는 열을 제거하기 위해 마련되는 적어도 하나 이상의 냉각관; 을 포함하는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.An interface board electrically connected to the semiconductor device;
At least a test chip configured to be spaced apart from the interface board so that a first space is formed between the interface board, and to perform a test on the semiconductor device by reading an electrical signal from the semiconductor device through the interface board. One or more testing boards;
A connection board provided to be spaced apart from the testing board at a predetermined interval so that a second space is formed between the testing board;
A pair of side frames provided to form the first space and the second space as an enclosed space by being coupled to both sides of the interface board, the testing board, and the connection board, respectively; And
At least one cooling tube provided to remove heat generated from the test chip; ≪ RTI ID = 0.0 >
Interface block for semiconductor device tester. 제1항에 있어서,
상기한 테스트칩으로부터 발생하는 열을 방열시키기 위해 마련되는 방열판; 을 더 포함하는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.The method of claim 1,
A heat sink provided to dissipate heat generated from the test chip; Characterized in that it further comprises
Interface block for semiconductor device tester. 제2항에 있어서,
상기한 테스트칩과 상기 방열판 사이에 구비되는 열전도성 탄성시트; 를 더 포함하는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.3. The method of claim 2,
A thermally conductive elastic sheet provided between the test chip and the heat sink; ≪ RTI ID = 0.0 >
Interface block for semiconductor device tester. 제2항에 있어서,
상기한 테스트칩이 복수개로 구비되는 경우, 상기 방열판도 각각의 테스트칩에 대응하도록 복수개로 마련되며,
상기한 복수개의 방열판은 적어도 두 개가 서로 연결되어 있는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.3. The method of claim 2,
When the test chip is provided in plural, the heat sink is also provided in plural to correspond to each test chip.
The plurality of heat sinks are characterized in that at least two are connected to each other
Interface block for semiconductor device tester. 제4항에 있어서,
상기 냉각관이 다수개로 구비되는 경우, 상기 복수개의 방열판 중 서로 이웃하는 냉각관들과 각각 접촉되는 방열판들은 서로 연결되어 있는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.5. The method of claim 4,
When the plurality of cooling pipes are provided, the heat sinks in contact with the cooling pipes adjacent to each other of the plurality of heat sinks are connected to each other, characterized in that
Interface block for semiconductor device tester. 제1항에 있어서,
상기한 적어도 하나 이상의 테스트칩과 상기 냉각관은 상기한 제2 공간 측으로 구비되며,
상기한 측면프레임 또는 상기 밀폐보드는 상기한 제2 공간으로 건조 가스를 주입시키기 위한 제1 주입구멍과 상기한 제2 공간으로 주입된 건조 가스가 배출되는 제1 배출구멍을 선택적이거나 어느 일 측이 함께 가지는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.The method of claim 1,
The at least one test chip and the cooling tube is provided to the second space side,
The side frame or the airtight board may have a first injection hole for injecting dry gas into the second space and a first discharge hole through which the dry gas injected into the second space is discharged. Characterized by having together
Interface block for semiconductor device tester. 제6항에 있어서,
상기한 측면프레임은 상기한 제1 공간으로 건조 가스를 주입시키기 위한 제2 주입구멍을 가지며,
상기 테스팅보드는 상기한 제1 공간으로 주입된 건조 가스가 상기한 제2 공간으로 배출되게 하는 제2 배출구멍을 가지는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.The method according to claim 6,
The side frame has a second injection hole for injecting dry gas into the first space,
The testing board has a second discharge hole which allows the dry gas injected into the first space to be discharged into the second space.
Interface block for semiconductor device tester. 반도체소자와 전기적으로 연결되는 인터페이스보드;
상기 인터페이스보드와의 사이에 제1 공간이 형성되도록 상기 인터페이스보드와 일정 간격 이격되게 구비되며, 상기 인터페이스보드를 통해 반도체소자로부터 오는 전기적 신호를 판독함으로써 반도체소자에 대한 테스트를 수행하는 테스트칩을 적어도 하나 이상 가지는 테스팅보드;
상기 테스팅보드와의 사이에 제2 공간이 형성되도록 상기 테스팅보드와 소정 간격 이격되게 구비되는 연결보드;
상기 인터페이스보드, 테스팅보드 및 연결보드의 양 옆 측면에 각각 결합됨으로써 상기한 제1 공간 및 제2 공간을 밀폐된 공간으로 형성시키기 위해 마련되는 한 쌍의 측면프레임; 및
상기한 테스트칩으로부터 발생하는 열을 제거하기 위해 마련되는 냉각요소; 를 포함하고,
상기한 적어도 하나 이상의 테스트칩과 상기 냉각관은 상기한 제2 공간 측으로 구비되며,
상기한 측면프레임 또는 상기 밀폐보드는 상기한 제2 공간으로 건조 가스를 주입시키기 위한 제1 주입구멍과 상기한 제2 공간으로 주입된 건조 가스가 배출되는 제1 배출구멍을 선택적이거나 어느 일 측이 함께 가지는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.An interface board electrically connected to the semiconductor device;
At least a test chip configured to be spaced apart from the interface board so that a first space is formed between the interface board, and to perform a test on the semiconductor device by reading an electrical signal from the semiconductor device through the interface board. One or more testing boards;
A connection board provided to be spaced apart from the testing board at a predetermined interval so that a second space is formed between the testing board;
A pair of side frames provided to form the first space and the second space as an enclosed space by being coupled to both sides of the interface board, the testing board, and the connection board, respectively; And
A cooling element provided to remove heat generated from the test chip; Lt; / RTI >
The at least one test chip and the cooling tube is provided to the second space side,
The side frame or the airtight board may have a first injection hole for injecting dry gas into the second space and a first discharge hole through which the dry gas injected into the second space is discharged. Characterized by having together
Interface block for semiconductor device tester. 제8항에 있어서,
상기한 측면프레임은 상기한 제1 공간으로 건조 가스를 주입시키기 위한 제2 주입구멍을 가지며,
상기 테스팅보드는 상기한 제1 공간으로 주입된 건조 가스가 상기한 제2 공간으로 배출되게 하는 제2 배출구멍을 가지는 것을 특징으로 하는
반도체소자 테스터용 인터페이스블럭.
9. The method of claim 8,
The side frame has a second injection hole for injecting dry gas into the first space,
The testing board has a second discharge hole which allows the dry gas injected into the first space to be discharged into the second space.
Interface block for semiconductor device tester.
KR1020120032910A 2012-03-30 2012-03-30 Interface block for semiconductor device tester KR101808099B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120032910A KR101808099B1 (en) 2012-03-30 2012-03-30 Interface block for semiconductor device tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120032910A KR101808099B1 (en) 2012-03-30 2012-03-30 Interface block for semiconductor device tester

Publications (2)

Publication Number Publication Date
KR20130110727A true KR20130110727A (en) 2013-10-10
KR101808099B1 KR101808099B1 (en) 2017-12-14

Family

ID=49632504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120032910A KR101808099B1 (en) 2012-03-30 2012-03-30 Interface block for semiconductor device tester

Country Status (1)

Country Link
KR (1) KR101808099B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007999A (en) * 2014-07-11 2016-01-21 (주)테크윙 Handler for testing semiconductor device and interface board for tester

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145396A (en) 2004-11-19 2006-06-08 Sharp Corp Burn-in device
JP4315158B2 (en) 2006-01-06 2009-08-19 住友電気工業株式会社 Device evaluation apparatus and device evaluation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007999A (en) * 2014-07-11 2016-01-21 (주)테크윙 Handler for testing semiconductor device and interface board for tester

Also Published As

Publication number Publication date
KR101808099B1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN108037321B (en) Anti-dewing module of test socket and electronic element detection device with same
KR101214033B1 (en) Test apparatus and connecting apparatus
WO2019015321A1 (en) Immersed type liquid cooling apparatus, blade type server and frame type server
US9282678B2 (en) Field-replaceable bank of immersion-cooled electronic components and separable heat sinks
US20150359132A1 (en) Field-replaceable bank of immersion-cooled electronic components
US7479796B2 (en) Functional and stress testing of LGA devices
US20120026670A1 (en) Cooling memory modules using cold plate blades coupled to the memory modules via clips
KR101183690B1 (en) Hot/cold test equipment for nand flash memory
CN104541226A (en) Server memory cooling apparatus
KR101606456B1 (en) Battery Module
KR200464551Y1 (en) Semiconductor device test system
KR20090062384A (en) Apparatus for testing an object
JP4934199B2 (en) Water jacket
KR20130110727A (en) Interface block for semiconductor device tester
US20160029514A1 (en) A liquid cooled device enclosure
TWI612316B (en) High-Lower Temperature Switch Test Module
CN112218492A (en) Circuit board cooling device
KR101074288B1 (en) Handler for semiconductor device electrical test
JP2005017275A (en) Inspection apparatus for semiconductor device
KR20180120055A (en) Support apparatus
KR102343882B1 (en) Chiller System for Semiconductor Process
US8653842B2 (en) Systems and methods for thermal control of integrated circuits during testing
Han et al. Investigation of liquid cooling for data center server based on micro-fluid technology
US9261311B2 (en) Test system having liquid containment chambers over connectors
TWI418293B (en) High relibility heat-dissipating module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant