KR20130105088A - 복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법 - Google Patents

복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법 Download PDF

Info

Publication number
KR20130105088A
KR20130105088A KR1020120027224A KR20120027224A KR20130105088A KR 20130105088 A KR20130105088 A KR 20130105088A KR 1020120027224 A KR1020120027224 A KR 1020120027224A KR 20120027224 A KR20120027224 A KR 20120027224A KR 20130105088 A KR20130105088 A KR 20130105088A
Authority
KR
South Korea
Prior art keywords
tile
tiles
processing
pixel
order
Prior art date
Application number
KR1020120027224A
Other languages
English (en)
Inventor
정석윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120027224A priority Critical patent/KR20130105088A/ko
Publication of KR20130105088A publication Critical patent/KR20130105088A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • G06T11/40Filling a planar surface by adding surface attributes, e.g. colour or texture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/40Analysis of texture
    • G06T7/49Analysis of texture based on structural texture description, e.g. using primitives or placement rules

Abstract

타일 기반 렌더링 장치 및 방법이 개시된다. 본 발명의 타일 기반 렌더링 장치는 복수의 픽셀 코어들에 할당되는 타일의 속성을 결정하는 결정부; 상기 타일의 속성에 기초하여 타일의 처리 순서를 제어하는 제어부; 및 상기 타일의 처리 순서에 따라 복수의 픽셀 코어들에 타일 처리를 위한 명령을 전달하는 처리부를 포함할 수 있다.

Description

복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법{APPARATUS AND METHOD FOR RENDERING BASED ON TILE FOR CONTROLLING MULTIPLE PIXEL CORE}
본 발명은 타일 기반 렌더링 장치 및 방법에 관한 것으로, 복수의 픽셀 코어가 존재하는 환경에서 타일의 속성에 기초하여 각각의 픽셀 코어에서 처리할 타일의 처리 순서를 제어하는 장치 및 방법에 관한 것이다.
최근 모바일 장치의 사용이 증가함으로써 모바일 장치에 채택하고 있는 3D 그래픽 렌더링 장치는 저전력 소비를 목적으로 한다. 이 때, 모바일 장치는 타일 기반 렌더링 장치(Tile Based Rendering: TBR)를 주로 사용한다.
타일 기반 렌더링 장치는 디스플레이의 스크린 영역을 타일로 설정된 일정 크기의 사각형으로 분할하여 각 타일 단위로 렌더링을 수행하는 장치를 의미한다. 3D 그래픽 렌더링 장치를 장착한 모바일 장치가 점차 고성능화됨에 따라 타일 기반의 렌더링 장치가 처리해야 할 데이터량도 점차 증가한다.
특히, 모바일 장치가 점차 고성능화됨에 따라 픽셀을 처리하는 픽셀 코어도 복수일 수 있는데, 이러한 픽셀 코어에 타일을 어떠한 순서로 할당할 것인지를 판단할 필요가 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 장치는 렌더링하고자 하는 3D 그래픽을 구성하는 타일의 속성을 결정하는 결정부; 상기 타일의 속성에 기초하여 복수의 픽셀 코어들마다 할당할 타일의 처리 순서를 제어하는 제어부; 및 상기 타일의 처리 순서에 따라 복수의 픽셀 코어들에 타일 처리를 위한 명령을 전달하는 처리부를 포함할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 결정부는, 타일의 공간적 배치 순서를 결정할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 제어부는 타일의 공간적 배치 순서에 따라 타일의 처리 순서를 제어할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 결정부는, 픽셀 코어에 대해 할당된 타일을 처리 완료할 때까지의 소요 시간을 결정할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 제어부는 타일을 처리 완료할 때까지의 소요 시간이 큰 순서대로 타일의 처리 순서를 제어할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 방법은 렌더링하고자 하는 3D 그래픽을 구성하는 타일의 속성을 결정하는 단계; 상기 타일의 속성에 기초하여 복수의 픽셀 코어들마다 할당할 타일의 처리 순서를 제어하는 단계; 및 상기 타일의 처리 순서에 따라 복수의 픽셀 코어들에 타일 처리를 위한 명령을 전달하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 방법의 타일의 속성을 결정하는 단계는, 타일의 공간적 배치 순서를 결정할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 방법의 타일의 처리 순서를 제어하는 단계는 타일의 공간적 배치 순서에 따라 타일의 처리 순서를 제어할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 방법의 타일의 속성을 결정하는 단계는, 픽셀 코어에 대해 할당된 타일을 처리 완료할 때까지의 소요 시간을 결정할 수 있다.
본 발명의 일실시예에 따른 타일 기반 렌더링 방법의 타일의 처리 순서를 제어하는 단계는 타일을 처리 완료할 때까지의 소요 시간이 큰 순서대로 타일의 처리 순서를 제어할 수 있다.
본 발명의 일실시예에 따르면, 타일의 속성을 고려하여 복수의 픽셀 코어에 할당될 타일의 처리 순서를 제어함으로써 하나의 프레임을 렌더링할 때 전체 소요되는 시간이 감소한다.
본 발명의 일실시예에 따르면, 타일의 속성을 고려하여 복수의 픽셀 코어에 할당될 타일의 처리 순서를 제어함으로써 픽셀 코어의 대기 시간이 감소할 수 있다.
도 1은 본 발명의 일실시예에 따른 타일 기반 렌더링 장치를 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 세부 구성을 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따라 픽셀 코어가 4개인 경우, 타일의 처리 순서를 설명하기 위한 도면이다.
도 5는 본 발명의 제1 실시예에 따라 픽셀 코어들 각각에 할당되는 타일의 처리 순서를 도시한 도면이다.
도 6은 본 발명의 제2 실시예에 따라 픽셀 코어들 각각에 할당되는 타일의 처리 순서를 도시한 도면이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 타일 기반 렌더링 장치를 도시한 도면이다.
도 1을 참고하면, 타일 기반 렌더링 장치(101)는 3D 그래픽(102)을 프레임 버퍼(103)에 저장하기 위한 2D 형태의 데이터로 렌더링할 수 있다. 본 발명의 일실시예에 따르면, 렌더링 과정에서 픽셀을 처리하는 픽셀 코어(104-1~104-N)가 복수 개 존재한다고 가정한다. 이 때, 픽셀 코어(104-1~104-N)는 렌더링 장치(101)의 내부 또는 외부에 존재할 수 있다.
타일 기반 렌더링 장치(101)는 픽셀 코어(104-1~104-N)들마다 할당될 타일의 처리 순서를 제어할 수 있다. 일례로, 타일 기반 렌더링 장치(101)는 타일의 속성에 따라 처리 순서를 제어할 수 있다. 타일의 속성은 픽셀 코어가 타일을 처리할 때의 처리 부담을 결정할 때 활용된다.
도 2는 본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 세부 구성을 도시한 도면이다.
도 2를 참고하면, 타일 기반 렌더링 장치(101)는 결정부(201), 제어부(202) 및 처리부(203)를 포함할 수 있다. 본 발명의 일실시예에 따른 타일 기반 렌더링 장치(101)는 복수의 픽셀 코어들 각각에 할당될 타일의 처리 순서를 제어할 수 있다.
결정부(201)는 렌더링하고자 하는 3D 그래픽을 구성하는 타일의 속성을 결정할 수 있다. 여기서, 타일은 3D 그래픽을 사각형 영역으로 분할함으로써 도출된다. 일례로, 타일의 속성은 타일의 공간적 배치 순서 또는 픽셀 코어가 할당된 타일을 처리 완료할 때까지의 소요 시간을 의미할 수 있다. 여기서, 타일을 처리 완료할 때까지의 소요 시간은 타일의 처리 부담을 의미한다.
제어부(202)는 타일의 속성에 기초하여 복수의 픽셀 코어들마다 할당할 타일의 처리 순서를 제어할 수 있다. 일례로, 타일의 속성이 공간적 배치 순서인 경우, 제어부(202)는 타일의 공간적 배치 순서에 따라 타일의 처리 순서를 제어할 수 있다. 이 때, 타일의 공간적 배치 순서는 한 프레임의 렌더링에 관한 것이다. 예를 들어, 렌더링하고자 하는 프레임에 타일 1, 타일 2, 타일 3, 타일 4가 순서대로 배치되어 있다면, 픽셀 코어 1이 타일 1을 처리하고, 픽셀 코어 2가 타일 2를 처리하며, 픽셀 코어 3이 타일 3을 처리하고, 픽셀 코어 4가 타일 4를 처리하는 것을 의미한다.
다른 일례로, 타일의 속성이 픽셀 코어에 대해 할당된 타일을 처리 완료할 때까지의 소요 시간인 경우, 제어부(202)는 소요 시간을 고려하여 타일의 처리 순서를 제어할 수 있다. 앞서 설명하였듯이, 픽셀 코어에 할당된 타일을 처리 완료할 때까지의 소요 시간은 픽셀 코어가 타일을 처리할 때의 처리 부담을 의미한다. 이 때, 제어부(202)는 소요 시간이 큰 순서대로 타일의 처리 순서를 제어할 수 있다.
여기서, 제어부(202)는 타일에 포함된 프리미티브의 개수를 결정할 수 있다. 이 때, 프리미티브는 타일 비닝(binning)을 통해 타일에 포함된 삼각형을 의미한다. 타일에 포함된 프리미티브의 개수가 많을수록, 타일을 처리 완료할 때까지의 소요 시간이 증가한다. 다시 말해서, 타일에 포함된 프리미티브의 개수가 많을수록, 타일의 처리 부담도 증가한다.
처리부(203)는 타일의 처리 순서에 따라 복수의 픽셀 코어들에 타일 처리를 위한 명령을 전달할 수 있다.
도 3은 본 발명의 일실시예에 따른 타일 기반 렌더링 장치의 동작을 설명하기 위한 도면이다.
도 3을 참고하면, 타일 기반 렌더링 장치는 버텍스 데이터(301)를 이용하여 버텍스 처리를 수행할 수 있다(302). 그리고, 타일 기반 렌더링 장치는 프레임에 대해 타일 분할 처리를 수행할 수 있다(303). 이 후, 타일 기반 렌더링 장치는 분할된 타일을 복수의 픽셀 처리 코어에 할당할 수 있다. 타일 기반 렌더링 장치는 복수의 픽셀 처리 코어들 각각에 대해 타일에 대한 처리 순서를 제어할 수 있다.
픽셀 처리 코어들 각각은 라스터 처리(305), 픽셀 처리(306)를 수행하고 난 후에 타일 버퍼(307)를 도출할 수 있다. 타일 버퍼(307)를 한 프레임에 대해 조합하면 프레임 버퍼(308)가 생성된다.
이 때, 본 발명의 일실시예에 따른 타일 기반 렌더링 장치는 분할된 타일들을 어떻게 복수의 픽셀 코어에 할당하여 처리하게 할 것인지를 결정할 수 있다.
도 4는 본 발명의 일실시예에 따라 픽셀 코어가 4개인 경우, 타일의 처리 순서를 설명하기 위한 도면이다.
도 4를 참고하면, 픽셀 코어가 4개일 때 타일의 처리 순서를 제어하는 가장 간단한 방법은 타일의 0, 1, 2, 3의 순서로 타일을 픽셀 코어에 할당하는 것이다. 여기서, 각각의 픽셀 코어가 처리하는 각각의 타일에 대한 처리 시간은 타일에 포함된 픽셀 데이터의 종류와 픽셀 코어의 프로세서에 따라 상이한 시간 분포를 가진다.
이로 인해서, 복수의 픽셀 코어가 마지막으로 할당된 타일들을 처리 완료하기까지의 소요 시간들이 픽셀 코어마다 제각각일 수 있다. 즉, 모든 픽셀 코어들이 타일을 처리 완료할 때까지 몇 개의 픽셀 코어는 대기하는 사항도 발생할 수 있다. 그래서, 타일 기반 렌더링 장치는 픽셀 코어들 각각에 할당되는 타일이 갖는 속성에 따라 픽셀 코어에 대한 타일의 처리 순서를 결정할 수 있다.
도 5는 본 발명의 제1 실시예에 따라 픽셀 코어들 각각에 할당되는 타일의 처리 순서를 도시한 도면이다.
구체적으로, 도 5는 타일의 공간적 배치 순서에 따라 타일의 처리 순서를 결정하는 예를 도시한다. 구체적으로, 하나의 프레임에 타일이 T0에서 T19까지 20개가 존재한다고 가정한다. 그리고, 픽셀 코어 0(501) 내지 픽셀 코어 3(504)가 존재한다고 가정한다. 도 5에서 화살표의 길이는 해당 타일이 처리 완료할 때까지의 소요 시간을 나타낸다.
타일 기반 렌더링 장치는 타일의 공간적 배치 순서인 T0부터 T17까지 순차적으로 픽셀 코어 0(501) 내지 픽셀 코어 3(504)에 타일의 처리 순서를 할당할 수 있다. 먼저, 타일 기반 렌더링 장치는 타일의 공간적 배치 순서에 따라 타일 T0를 픽셀 코어 0(501)에 할당하고, 타일 T1를 픽셀 코어 1(502)에 할당할 수 있다. 그리고, 타일 기반 렌더링 장치는 타일 T2를 픽셀 코어 2(503)에 할당하고, 타일 T3를 픽셀 코어 3(504)에 할당할 수 있다.
도 5를 참고하면, 타일 1이 처리 완료의 소요 시간이 가장 빠른 것을 알 수 있다. 그래서, 픽셀 코어 1(502)는 가장 먼저 할당된 타일 1을 처리할 수 있다. 그러면, 타일 기반 렌더링 장치는 타일을 가장 먼저 처리한 픽셀 코어 1(502)에게 타일의 공간적 배치 순서에 따라 타일 4를 할당할 수 있다. 이와 같은 방식에 따라 모든 픽셀 코어 0(501) 내지 픽셀 코어 3(504)에 타일을 할당할 수 있다. 타일 기반 렌더링 장치는 픽셀 코어 0(501) 내지 픽셀 코어 3(504)에 대해 타일을 할당하는 방법을 결정한 후 처리 명령을 전달하거나 또는 타일의 공간적 배치 순서에 따라 타일을 할당한 후 타일의 처리 완료까지의 소요 시간에 따라 실시간으로 타일을 할당하는 방법을 결정할 수 있다.
도 6은 본 발명의 제2 실시예에 따라 픽셀 코어들 각각에 할당되는 타일의 처리 순서를 도시한 도면이다.
도 6을 참고하면, 타일 기반 렌더링 장치는 타일의 속성 중에 픽셀 코어에 대해 할당된 타일을 처리 완료할 때까지의 소요 시간을 고려하여 픽셀 코어 0(601) 내지 픽셀 코어 3(604)에 할당될 타일의 처리 순서를 제어할 수 있다. 일례로, 타일 기반 렌더링 장치는 타일을 처리 완료할 때까지의 소요 시간이 큰 순서대로 타일의 처리 순서를 제어할 수 있다. 구체적으로, 타일 기반 렌더링 장치는 타일을 처리 완료할 때까지의 소요 시간이 큰 순서대로 각각의 픽셀 코어에 타일을 우선적으로 처리하도록 타일의 처리 순서를 제어할 수 있다.
도 6에서 볼 수 있듯이, 하나의 프레임은 하나의 프레임에 타일이 T0에서 T19까지 20개가 존재한다고 가정한다. 그러면, 타일 기반 렌더링 장치는 타일들을 처리할 때의 처리 부담을 미리 결정할 수 있다. 여기서, 처리 부담은 타일을 처리 완료할 때까지의 소요 시간을 의미한다.
도 6에서, 타일에 대한 처리 완료까지의 소요 시간이 타일 T3, 타일 T7, 타일 T12, 타일 T17이 가장 긴 것을 알 수 있다. 그러면, 타일 기반 렌더링 장치는 타일의 공간적 배치와 타일에 대한 처리 완료까지의 소요 시간에 따라 픽셀 코어 0(601) 내지 픽셀 코어 3(604)에 타일을 할당할 수 있다. 즉, 타일 기반 렌더링 장치는 픽셀 코어 0(601)에게 타일 T3를 할당하고, 픽셀 코어 1(602)에 타일 T7을 할당할 수 있다. 그리고, 타일 기반 렌더링 장치는 픽셀 코어 2(603)에 타일 T12를 할당하고, 픽셀 코어 3(604)에 타일 T17을 할당할 수 있다.
이 후에, 타일 기반 렌더링 장치는 픽셀 코어 0(601)에게 타일 T0를 할당하고, 픽셀 코어 1(602)에 타일 T6을 할당할 수 있다. 그리고, 타일 기반 렌더링 장치는 픽셀 코어 2(603)에 타일 T11를 할당하고, 픽셀 코어 3(604)에 타일 T15를 할당할 수 있다.
즉, 타일 기반 렌더링 장치는 타일들 각각에 대한 처리 부담과 공간적 배치 순서에 따라 픽셀 코어 0(601) 내지 픽셀 코어 3(604)에 할당될 타일의 처리 순서를 제어할 수 있다. 타일 기반 렌더링 장치는 타일의 처리 순서를 제어하기 전에, 프레임에 포함된 타일들의 처리 부담을 미리 계산할 수 있다.
여기서, 타일들 각각의 처리 부담은 각각의 타일에 포함된 프리미티브 개수에 따라 결정된다. 다시 말해서, 타일들 각각의 처리 부담은 픽셀 코어 0(601) 내지 픽셀 코어 3(604)가 처리할 타일에 포함된 데이터 양을 의미한다. 즉, 프리미티브의 개수가 많을수록 타일의 처리 부담은 증가한다. 버텍스가 처리 완료된 후에 각각의 프리미티브가 어느 타일에 속하는 지 여부를 판별하는데, 이 때, 각각의 타일에 포함된 프리미티브의 개수가 산출될 수 있다. 결국, 타일에 포함된 프리미티브가 많은 순서대로 타일의 처리 순서가 순차적으로 결정될 수 있다. 도 6과 같이 타일의 처리 부담을 고려하여 타일의 처리 순서를 제어하는 것은, 도 5와 같이 단순히 타일의 공간적 배치 순서를 고려하여 타일의 처리 순서를 제어하는 것보다 각 픽셀 코어들의 대기 시간(idle time)이 감소할 수 있다. 즉, 타일의 처리 부담을 고려할 때 하나의 프레임의 렌더링에 소요되는 시간이 단축될 수 있다.
본 발명의 일실시예에 따르면, 픽셀 코어들마다 서로 다른 타일 처리 방법이 적용되는 경우, 타일의 속성 뿐만 아니라 타일 처리 방법을 추가적으로 고려할 수 있다.
본 발명의 실시 예에 따른 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
101: 렌더링 장치
102: 3D 그래픽스
103: 프레임 버퍼
104-1~104-N: 픽셀 코어

Claims (13)

  1. 타일 기반 렌더링 장치에 있어서,
    렌더링하고자 하는 3D 그래픽을 구성하는 타일의 속성을 결정하는 결정부;
    상기 타일의 속성에 기초하여 복수의 픽셀 코어들마다 할당할 타일의 처리 순서를 제어하는 제어부; 및
    상기 타일의 처리 순서에 따라 복수의 픽셀 코어들에 타일 처리를 위한 명령을 전달하는 처리부
    를 포함하는 타일 기반 렌더링 장치.
  2. 제1항에 있어서,
    상기 결정부는,
    상기 타일의 공간적 배치 순서를 결정하는 것을 특징으로 하는 타일 기반 렌더링 장치.
  3. 제2항에 있어서,
    상기 제어부는,
    상기 타일의 공간적 배치 순서에 따라 타일의 처리 순서를 제어하는 것을 특징으로 하는 타일 기반 렌더링 장치.
  4. 제1항에 있어서,
    상기 결정부는,
    상기 픽셀 코어에 대해 할당된 타일을 처리 완료할 때까지의 소요 시간을 결정하는 것을 특징으로 타일 기반 렌더링 장치.
  5. 제4항에 있어서,
    상기 결정부는,
    상기 타일에 포함된 프리미티브의 개수가 많을수록, 타일을 처리 완료할 때까지의 소요 시간이 증가하는 것을 특징으로 하는 타일 기반 렌더링 장치.
  6. 제4항에 있어서,
    상기 제어부는,
    상기 타일을 처리 완료할 때까지의 소요 시간이 큰 순서대로 타일의 처리 순서를 제어하는 것을 특징으로 하는 타일 기반 렌더링 장치.
  7. 타일 기반 렌더링 방법에 있어서,
    렌더링하고자 하는 3D 그래픽을 구성하는 타일의 속성을 결정하는 단계;
    상기 타일의 속성에 기초하여 복수의 픽셀 코어들마다 할당할 타일의 처리 순서를 제어하는 단계; 및
    상기 타일의 처리 순서에 따라 복수의 픽셀 코어들에 타일 처리를 위한 명령을 전달하는 단계
    를 포함하는 타일 기반 렌더링 방법.
  8. 제7항에 있어서,
    상기 타일의 속성을 결정하는 단계는,
    상기 타일의 공간적 배치 순서를 결정하는 것을 특징으로 하는 타일 기반 렌더링 방법.
  9. 제8항에 있어서,
    상기 타일의 처리 순서를 제어하는 단계는,
    상기 타일의 공간적 배치 순서에 따라 타일의 처리 순서를 제어하는 것을 특징으로 하는 타일 기반 렌더링 방법.
  10. 제7항에 있어서,
    상기 타일의 속성을 결정하는 단계는,
    상기 픽셀 코어에 대해 할당된 타일을 처리 완료할 때까지의 소요 시간을 결정하는 것을 특징으로 타일 기반 렌더링 방법.
  11. 제10항에 있어서,
    상기 타일의 속성을 결정하는 단계는,
    상기 타일에 포함된 프리미티브의 개수가 많을수록, 타일을 처리 완료할 때까지의 소요 시간이 증가하는 것을 특징으로 하는 타일 기반 렌더링 장치.
  12. 제10항에 있어서,
    상기 타일의 처리 순서를 제어하는 단계는,
    상기 타일을 처리 완료할 때까지의 소요 시간이 큰 순서대로 타일의 처리 순서를 제어하는 것을 특징으로 하는 타일 기반 렌더링 장치.
  13. 제7항 내지 제12항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록된 컴퓨터에서 판독 가능한 기록 매체.
KR1020120027224A 2012-03-16 2012-03-16 복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법 KR20130105088A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120027224A KR20130105088A (ko) 2012-03-16 2012-03-16 복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120027224A KR20130105088A (ko) 2012-03-16 2012-03-16 복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20130105088A true KR20130105088A (ko) 2013-09-25

Family

ID=49453818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027224A KR20130105088A (ko) 2012-03-16 2012-03-16 복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20130105088A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122496A (ko) * 2015-04-14 2016-10-24 삼성전자주식회사 경로 렌더링을 위한 타일 비닝을 수행하는 방법 및 장치.
US20220261075A1 (en) * 2017-04-07 2022-08-18 Intel Corporation Apparatus and method for foveated rendering, bin comparison and tbimr memory-backed storage for virtual reality implementations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009068895A1 (en) * 2007-11-30 2009-06-04 Imagination Technologies Limited Multi-core geometry processing in a tile based rendering system
KR20100077528A (ko) * 2008-12-29 2010-07-08 삼성전자주식회사 멀티 코어 프로세서를 이용한 3차원 그래픽 렌더링 방법 및시스템
US20110298813A1 (en) * 2010-06-08 2011-12-08 Rasmus Barringer Tile Rendering for Image Processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009068895A1 (en) * 2007-11-30 2009-06-04 Imagination Technologies Limited Multi-core geometry processing in a tile based rendering system
KR20100077528A (ko) * 2008-12-29 2010-07-08 삼성전자주식회사 멀티 코어 프로세서를 이용한 3차원 그래픽 렌더링 방법 및시스템
US20110298813A1 (en) * 2010-06-08 2011-12-08 Rasmus Barringer Tile Rendering for Image Processing
JP2011258186A (ja) * 2010-06-08 2011-12-22 Intel Corp 画像処理用のタイルレンダリング

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122496A (ko) * 2015-04-14 2016-10-24 삼성전자주식회사 경로 렌더링을 위한 타일 비닝을 수행하는 방법 및 장치.
US20220261075A1 (en) * 2017-04-07 2022-08-18 Intel Corporation Apparatus and method for foveated rendering, bin comparison and tbimr memory-backed storage for virtual reality implementations
US11941169B2 (en) * 2017-04-07 2024-03-26 Intel Corporation Apparatus and method for foveated rendering, bin comparison and TBIMR memory-backed storage for virtual reality implementations

Similar Documents

Publication Publication Date Title
US20210166338A1 (en) Method for efficient re-rendering objects to vary viewports and under varying rendering and rasterization parameters
US10354443B2 (en) Adaptive load balancing in software emulation of GPU hardware
KR102116708B1 (ko) 그래픽스 프로세싱 유닛
JP6185211B1 (ja) 適応的シェーディングによるテクスチャルックアップを使用した帯域幅低減
JP4372043B2 (ja) コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法
KR101692460B1 (ko) 압축된 슈퍼타일 이미지들의 디스플레이
US20130293546A1 (en) Dynamic load balancing apparatus and method for graphic processing unit (gpu)
CN110036414B (zh) 在z-剔除之后去除或识别重叠片段
EP3178065B1 (en) Method and system for frame pacing
KR102048885B1 (ko) 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템, 및 이를 이용한 렌더링 방법
US20160260246A1 (en) Providing asynchronous display shader functionality on a shared shader core
KR20130097886A (ko) 렌더링 장치 및 그 방법
KR20130105088A (ko) 복수의 픽셀 코어를 제어하는 타일 기반 렌더링 장치 및 방법
US20210272348A1 (en) Varying effective resolution by screen location by changing active color sample count within multiple render targets
US10832465B2 (en) Use of workgroups in pixel shader
KR20140005388A (ko) 렌더링 데이터 처리 장치 및 방법
US20130328884A1 (en) Direct opencl graphics rendering
KR102111740B1 (ko) 영상 데이터를 처리하는 방법 및 디바이스.
US11880924B2 (en) Synchronization free cross pass binning through subpass interleaving
CN104137174B (zh) 信息显示装置
US11972518B2 (en) Hybrid binning
US20220319091A1 (en) Post-depth visibility collection with two level binning
US20210225060A1 (en) Hybrid binning
KR101646194B1 (ko) 멀티 스레드 그래픽 처리 장치
KR20160000979U (ko) 모바일기기에서의 빠른 3d 배치 렌더링

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment