KR102048885B1 - 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템, 및 이를 이용한 렌더링 방법 - Google Patents

Abstract

그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템, 및 이를 이용한 렌더링 방법이 제공된다. 그래픽 프로세싱 유닛은, 버텍스(vertex)를 입력받고 버텍스를 이용하여 프리미티브(premitive)와, 프리미티브에 대응되는 텍스쳐 패치에 관한 정보(texture patch information)를 생성하는 지오메트리(geometry) 프로세싱 유닛, 및 생성된 프리미티브를 프래그먼트(fragment)로 변환하고, 변환된 프래그먼트에 대해 프래그먼트 쉐이딩(shading)을 수행하는 렌더링 프로세싱 유닛을 포함하되, 텍스쳐 패치에 관한 정보로 지시되는 텍스쳐 패치는 프래그먼트 쉐이딩이 수행되기 전에 렌더링 프로세싱 유닛에 프리-로딩(pre-loading)된다.

Description

그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템, 및 이를 이용한 렌더링 방법{Graphic processing unit, graphic processing system comprising the same, rendering method using the same}

본 발명은 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템, 및 이를 이용한 렌더링 방법에 관한 것이다.

최근, 컴퓨터 성능이 향상됨에 따라, 그래픽 프로세싱 시스템은 개인용 컴퓨터, 홈 비디오 게임 컴퓨터, 휴대형 장치 등을 이용하여 그래픽 영상을 더욱 사실적으로 표현할 수 있게 되었다. 이와 같은 그래픽 프로세싱 시스템에서는, 시스템의 스크린 상에서 그래픽 프리미티브(primitive)들을 렌더링(rendering)하기 위해 많은 과정을 거치게 된다.

그래픽 프로세싱 유닛(Graphic Processing Unit; GPU)은 그래픽 프로세싱 시스템에서 그래픽 연산을 담당하는 코어(core)를 의미한다. 그래픽스 파이프라인(graphics pipeline)은 3차원의 오브젝트(object)를 입력으로 하고 2차원의 렌더링(rendering) 이미지를 출력하는 그래픽 프로세싱 유닛의 하드웨어 구성을 나타낸다. 최근 그래픽 해상도의 증가는 그래픽 프로세싱 유닛의 연산과 메모리의 대역폭을 급격하게 증가시키는 원인이 되고 있다.

본 발명이 해결하고자 하는 기술적 과제는 처리 성능이 개선된 그래픽 프로세싱 유닛을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 처리 성능이 개선된 그래픽 프로세싱 시스템을 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는 상기 그래픽 프로세싱 유닛을 이용하여 처리 성능이 개선된 렌더링 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 그래픽 프로세싱 유닛은, 버텍스(vertex)를 입력받고 버텍스를 이용하여 프리미티브(premitive)와, 프리미티브에 대응되는 텍스쳐 패치에 관한 정보(texture patch information)를 생성하는 지오메트리(geometry) 프로세싱 유닛, 및 생성된 프리미티브를 프래그먼트(fragment)로 변환하고, 변환된 프래그먼트에 대해 프래그먼트 쉐이딩(shading)을 수행하는 렌더링 프로세싱 유닛을 포함하되, 텍스쳐 패치에 관한 정보로 지시되는 텍스쳐 패치는 프래그먼트 쉐이딩이 수행되기 전에 렌더링 프로세싱 유닛에 프리-로딩(pre-loading)된다.

본 발명의 몇몇 실시예에서, 상기 지오메트리 프로세싱 유닛은, 상기 버텍스를 입력받고, 입력받은 버텍스를 변환하여 출력하는 버텍스 프로세싱 유닛과, 상기 변환되어 출력된 버텍스로부터 상기 프리미티브 및 상기 프리미티브에 대응되도록 정의된 텍스쳐 패치에 관한 정보를 생성하는 프리미티브 어셈블리 유닛을 포함할 수 있다. 이 때, 본 발명의 몇몇 실시예에서, 상기 프리미티브는 삼각형(triangle) 타입일 수 있다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치에 관한 정보는, 텍스쳐(texture) 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(descriptor)를 포함할 수 있다. 이 때, 본 발명의 몇몇 실시예에서, 상기 텍스쳐는 복수의 텍스쳐를 포함하고, 상기 텍스쳐 패치는 상기 복수의 텍스쳐 각각에 대해 정의될 수 있다.

본 발명의 몇몇 실시예에서, 상기 지오메트리 프로세싱 유닛은, 이미지 프레임을 복수의 타일(tile)로 분할하고, 상기 분할된 각 타일에 속한 프리미티브 리스트를 생성하는 타일링 유닛을 더 포함할 수 있다. 본 발명의 몇몇 실시예에서, 상기 프리미티브 리스트는, 상기 분할된 각 타일에 속한 프리미티브에 대한 위치 정보, 속성 정보, 및 상기 텍스쳐 패치 디스크립터 정보를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치 디스크립터 정보는 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 렌더링 프로세싱 유닛은, 상기 생성된 프리미티브에 대해 래스터화(rasterization)를 수행하여 상기 생성된 프리미티브를 프래그먼트(fragment)로 변환하는 래스터라이저와, 상기 프래그먼트에 대해 텍스쳐링(texturing)을 수행하는 프래그먼트 프로세싱 유닛과, 상기 프래그먼트 프로세싱 유닛이 상기 프래그먼트에 대해 텍스쳐링(texturing)을 수행할 수 있도록 상기 프래그먼트 프로세싱 유닛에 상기 프리-로딩된 텍스쳐 패치를 제공하는 텍스쳐 유닛을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 유닛은 상기 텍스쳐 패치에 관한 정보를 이용하여 상기 생성된 텍스쳐 패치를 프리-로드할 수 있다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치에 관한 정보는 텍스쳐 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(descriptor)를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치에 관한 정보는 각 타일에 속한 프리미티브에 대응되는 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐는 복수의 텍스쳐를 포함하고, 상기 텍스쳐 패치는 상기 복수의 텍스쳐 각각에 정의될 수 있다.

본 발명의 몇몇 실시예에서, 상기 렌더링 프로세싱 유닛은, 상기 생성된 프리미티브에 대해 가시성(visibility) 테스트를 수행하여 비가시적인(invisible) 상기 프리미티브를 폐기(discard)하는 깊이 테스터(depth tester)를 더 포함하고, 상기 래스터라이저는 상기 깊이 테스터의 출력에 대해 래스터화를 수행할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 그래픽 프로세싱 유닛은, 버텍스를 입력받고 버텍스를 이용하여 프리미티브를 생성하는 프리미티브 어셈블리 유닛, 이미지 프레임을 복수의 타일로 분할하고, 분할된 각 타일에 속한 프리미티브에 대응하는 텍스쳐 패치에 관한 정보를 생성하는 타일링 유닛, 및 프리미티브에 포함된 각 프래그먼트에 대해, 생성된 텍스쳐 패치에 관한 정보를 이용하여, 프래그먼트 쉐이딩을 수행하는 렌더링 프로세싱 유닛을 포함한다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치에 관한 정보는, 텍스쳐 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(descriptor)와, 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스 중 어느 하나를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 렌더링 프로세싱 유닛은, 상기 생성된 프리미티브에 대해 가시성(visibility) 테스트를 수행하여 비가시적인(invisible) 상기 프리미티브를 폐기(discard)하는 깊이 테스터(depth tester)를 포함하고, 상기 프래그먼트 쉐이딩은 상기 깊이 테스터의 출력에 대해 수행될 수 있다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 그래픽 프로세싱 시스템은, 입력에 대해 렌더링(rendering)을 수행하는 그래픽 프로세싱 유닛, 및 그래픽 프로세싱 유닛이 렌더링을 수행하는데 이용하는 외부 메모리를 포함하되, 외부 메모리에는 그래픽 프로세싱 유닛이 생성한 프리미티브에 대응되는 텍스쳐 패치에 관한 정보가 저장되고, 텍스쳐 패치에 관한 정보로 지시되는 텍스쳐 패치는 그래픽 프로세싱 유닛이 프래그먼트 쉐이딩을 수행하기 전에 그래픽 프로세싱 유닛에 프리-로딩된다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치에 관한 정보는 텍스쳐 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(descriptor)를 포함하고,, 상기 그래픽 프로세싱 유닛은 상기 텍스쳐 패치 디스크립터를 이용하여 상기 텍스쳐 패치를 프리-로드할 수 있다.

본 발명의 몇몇 실시예에서, 상기 그래픽 프로세싱 유닛은 이미지 프레임을 복수의 타일(tile)로 분할하고, 상기 외부 메모리에는 상기 분할된 각 타일에 속한 프리미티브에 대한 프리미티브 리스트가 더 저장되고, 상기 프리미티브 리스트는, 상기 분할된 각 타일에 속한 프리미티브에 대한 위치 정보, 속성 정보, 및 상기 텍스쳐 패치 디스크립터에 대한 인덱스를 포함하고, 상기 그래픽 프로세싱 유닛은 상기 프리미티브 리스트에 포함된 텍스쳐 패치 디스크립터에 대한 인덱스를 이용하여 상기 텍스쳐 패치를 프리-로드할 수 있다.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 렌더링 방법은, 버텍스(vertex)를 입력받고, 버텍스를 이용하여 프리미티브(premitive)와, 프리미티브에 대응되는 텍스쳐 패치(texture patch)를 정의하고, 생성된 프리미티브에 대해 래스터화를 수행하여 프리미티브를 프래그먼트로 변환하고, 정의된 텍스쳐 패치를 이용하여 프래그먼트에 대해 프래그먼트 쉐이딩(shading)을 수행한다.

본 발명의 몇몇 실시예에서, 상기 렌더링 방법은 이미지 프레임을 복수의 타일(tile)로 분할하고, 상기 분할된 각 타일에 속한 프리미티브에 대해 프리미티브 리스트를 생성하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 프리미티브 리스트는, 텍스쳐 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(descriptor)와 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스 중 어느 하나를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 렌더링 방법은 상기 생성된 프리미티브에 대해 래스터화를 수행하기 전에, 상기 생성된 프리미티브에 대해 가시성(visibility) 테스트를 수행하여 비가시적인(invisible) 상기 프리미티브를 폐기(discard)하는 깊이 테스터(depth tester)를 수행하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 텍스쳐 패치는 상기 생성된 프리미티브에 대해 래스터화를 수행하기 전에 정의될 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 몇몇 실시예에 따른 그래픽 프로세싱 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 그래픽 프로세싱 유닛의 세부 구성을 설명하기 위한 블록도이다.
도 3 및 도 4는 도 2의 프리미티브 어셈블리 유닛의 동작을 설명하기 위한 도면들이다.
도 5는 도 2의 타일링 유닛의 세부 구성을 설명하기 위한 블록도이다.
도 6은 도 5의 타일링 유닛의 동작을 설명하기 위한 블록도이다.
도 7은 도 5의 프리미티브 리스트 생성부가 생성하는 예시적인 프리미티브 리스트를 도시한 도면이다.
도 8은 도 2의 래스터라이저의 세부 구성을 설명하기 위한 블록도이다.
도 9는 도 2의 텍스쳐 유닛의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시예에 따른 그래픽 프로세싱 유닛이 생성하는 예시적인 프리미티브 리스트를 도시한 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 그래픽 프로세싱 유닛의 세부 구성을 설명하기 위한 블록도이다.
도 12 및 도 13은 도 11의 깊이 테스터의 동작을 설명하기위한 도면들이다.
도 14는 본 발명의 또 다른 실시예에 따른 그래픽 프로세싱 유닛의 세부 구성을 설명하기 위한 블록도이다.
도 15는 본 발명의 일 실시예에 따른 렌더링 방법을 설명하기 위한 순서도이다.
도 16은 본 발명의 다른 실시예에 따른 렌더링 방법을 설명하기 위한 순서도이다.
도 17은 본 발명의 또 다른 실시예에 따른 렌더링 방법을 설명하기 위한 순서도이다.
도 18은 본 발명의 실시예들에 따른 그래픽 프로세싱 유닛을 포함하는 무선 통신 디바이스를 도시한 블록도이다.
도 19는 본 발명의 실시예들에 따른 그래픽 프로세싱 유닛을 포함하는 컴퓨팅 시스템을 도시한 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

본 실시예에서 사용되는 사용되는 '부' 또는 '유닛'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부' 또는 '유닛'은어떤 역할들을 수행한다. 그렇지만 '부' 또는 '유닛'이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '유닛'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '유닛'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부' 또는 '유닛' 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '유닛'으로 결합되거나 추가적인 구성요소들과 '부' 또는 '유닛'으로 더 분리될 수 있다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1은 본 발명의 몇몇 실시예에 따른 그래픽 프로세싱 시스템을 설명하기 위한 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 그래픽 프로세싱 시스템은 그래픽 프로세싱 유닛(GPU; Graphic Processing Unit, 100)과 외부 메모리(external memory, 200)를 포함한다.

그래픽 프로세싱 유닛(100)은 렌더링(rendering)을 수행하도록 구성될 수 있다. 구체적으로, 본 실시예에 따른 그래픽 프로세싱 유닛(100)은 타일 기반 렌더링(tile-based rendering)을 수행하도록 구성될 수 있다. 이를 위해, 그래픽 프로세싱 유닛(100)은 그래픽스 파이프라인(graphics pipeline) 구성들을 포함할 수 있다. 이러한 그래픽스 파이프라인은 렌더링 파이프라인(rendering pipeline)으로 지칭될 수도 있다. 이러한 그래픽스 파이프라인 구성들은 입력되는 그래픽 데이터들을 병렬 처리할 수 있다. 그리고 이러한 그래픽스 파이프라인 구성들은 소프트웨어(software) 또는 하드웨어(hardware)로 구성될 수 있다.

외부 메모리(200)는 그래픽 프로세싱 유닛(100)이 렌더링을 수행하는데 이용될 수 있다. 이러한 외부 메모리(200)는 데이터를 저장하도록 구성될 수 있다. 구체적으로, 외부 메모리(200)는 그래픽 프로세싱 유닛(100)에 의해 처리되는 그래픽 데이터를 저장하거나, 그래픽 프로세싱 유닛(100)에 제공되는 그래픽 데이터를 저장하는데 이용될 수 있다.

한편, 외부 메모리(200)는 그래픽 프로세싱 유닛(100)의 동작 메모리로서 역할을 수행할 수 있다. 외부 메모리(200)는 DDR SDRAM(Double Data Rate Static DRAM), SDR SDRAM(Single Data Rate SDRAM)과 같은 하나 이상의 휘발성 메모리 장치 및/또는 EEPROM(Electrical Erasable Programmable ROM), 플래시 메모리(flash memory)와 같은 하나 이상의 비휘발성 메모리 장치를 포함하도록 구성될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

그래픽 프로세싱 유닛(100)은 지오메트리 프로세싱 유닛(Geometry Processing Unit, 110)과, 렌더링 프로세싱 유닛(Rendering Processing Unit, 120)을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 지오메트리 프로세싱 유닛(110)과, 렌더링 프로세싱 유닛(120)은 서로 다른 프로세서(processor)를 이용하여 구동되도록 구성될 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 본 발명의 다른 몇몇 실시예에서, 지오메트리 프로세싱 유닛(110)과, 렌더링 프로세싱 유닛(120)은 하나의 프로세서를 이용하여 구동되도록 구성될 수도 있다.

도 2는 본 발명의 일 실시예에 따른 그래픽 프로세싱 유닛의 세부 구성을 설명하기 위한 블록도이다.

도 2를 참조하면, 지오메트리 프로세싱 유닛(110)은 버텍스 프로세싱 유닛(Vertex Processing Unit, 112), 프리미티브 어셈블리 유닛(Primitive Assembly Unit, 114), 및 타일링 유닛(Tiling Uint, 116)을 포함할 수 있다. 비록 도 2에서는 이해의 편의를 위해 지오메트리 프로세싱 유닛(110)과 렌더링 프로세싱 유닛(120)의 세부 동작을 화살표를 이용하여 비교적 상세하게 도시하였으나, 본 발명이 도시된 동작에만 제한되는 것은 아니다. 필요에 따라, 지오메트리 프로세싱 유닛(110)과 렌더링 프로세싱 유닛(120)에 포함된 각 유닛의 세부 동작은 도시된 것과 다르게 변형되어 동작할 수도 있다.

버텍스 프로세싱 유닛(110)은 버텍스(vertex)를 입력받고, 입력받은 버텍스를 변환하여 출력하도록 구성될 수 있다. 여기서 버텍스는 예를 들어, 센트럴 프로세싱 유닛(CPU)으로부터 제공될 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 버텍스는 예를 들어, 위치(position), 법선 벡터(normal vector), 컬러 값, 텍스처(texture) 좌표 등의 속성들(properties)을 포함할 수 있으나, 역시 본 발명이 이에 제한되는 것은 아니다.

버텍스의 위치 속성은 3차원 스페이스의 좌표로 제공될 수 있다. 예를 들어, 버텍스의 위치 속성은 x 좌표, y 좌표, z 좌표들을 포함할 수 있다. 여기서, x 좌표는 수평 좌표이고, y 좌표는 수직 좌표이고, z 좌표는 깊이 좌표일 수 있다. 버텍스 프로세싱 유닛(110)은 오브젝트 스페이스(object space)의 버텍스를 클립 스페이스(clip space)의 버텍스로 변환할 수 있다. 구체적으로, 버텍스 프로세싱 유닛(110)은 오브젝트 스페이스의 버텍스를 월드 스페이스(world space)의 버텍스로 변환하고, 월드 스페이스의 버텍스를 카메라 스페이스(camera space)의 버텍스로 변환하고, 카메라 스페이스의 버텍스를 클립 스페이스의 버텍스로 변환할 수 있다.

프리미티브 어셈블리 유닛(120)은 클립 스페이스의 버텍스를 입력받고, 프리미티브(primitive)를 생성하여 출력하도록 구성될 수 있다. 프리미티브 어셈블리 유닛(120)은 적어도 하나의 버텍스들로 구성되는 프리미티브를 생성할 수 있다. 예를 들어, 프리미티브 어셈블리 유닛(120)은 3개의 버텍스들로 구성되는 삼각형(triangle) 타입의 프리미티브를 생성할 수 있다. 이하에서는, 본 발명의 실시예들을 설명하면서, 삼각형 타입의 프리미티브를 이용하여 설명하기로 한다. 그러나, 본 발명이 이에 제한되는 것은 아니며, 다른 타입의 프리미티브들 예를 들어, 점(points), 선(lines), 사각형(quads) 타입들에도 이하에서 설명하는 기술적 사상은 실질적으로 동일하게 적용될 수 있다.

프리미티브는 연결 정보의 속성을 포함할 수 있다. 연결 정보는 프리미티브를 구성하는 버텍스들이 연결되는 순서(예를 들어, 시계 방향 또는 반시계 방향)를 나타낼 수 있다. 연결 정보의 값에 따라, 프리미티브의 앞면(front face)과 뒷면(back face)이 구별될 수 있다.

한편, 본 실시예에서, 프리미티브 어셈블리 유닛(120)이 프리미티브를 생성할 때, 생성된 프리미티브에 대응하는 택스쳐 패치(texture patch)가 정의될 수 있다. 또한, 생성된 프리미티브에 대응하는 택스쳐 패치가 정의될 때, 텍스쳐 패치에 관한 정보가 같이 생성될 수 있다. 이하, 도 3 및 도 4를 참조하여, 이러한 프리미티브 어셈블리 유닛(114)의 동작에 대해 보다 구체적으로 설명하도록 한다.

도 3 및 도 4는 도 2의 프리미티브 어셈블리 유닛의 동작을 설명하기 위한 도면들이다.

먼저, 도 3을 참조하면, 프리미티브 어셈블리 유닛(114)이 제공받은 버텍스로부터 제1 내지 제3 프리미티브(Pa~Pc)를 생성할 때, 제1 내지 제3 프리미티브(Pa~Pc)에 각각 대응되는 제1 내지 제3 텍스쳐 패치(TPa~TPc)가 정의될 수 있다. 여기서, 제1 텍스쳐 패치(TPa)는 예를 들어, 외부 메모리(200)에 저장된 제1 텍스쳐(Ta) 내에서 제1 프리미티브(Pa)에 대응되는 텍스쳐 풋프린트(texture footprint)일 수 있다. 그리고, 제2 텍스쳐 패치(TPb)는 예를 들어, 외부 메모리(200)에 저장된 제1 텍스쳐(Ta) 내에서 제2 프리미티브(Pb)에 대응되는 텍스쳐 풋프린트일 수 있다. 마지막으로, 제3 텍스쳐 패치(TPc)는 예를 들어, 외부 메모리(200)에 저장된 제1 텍스쳐(Ta) 내에서 제3 프리미티브(Pc)에 대응되는 텍스쳐 풋프린트일 수 있다. 즉, 제1 텍스쳐(Ta)로부터 제1 내지 제3 프리미티브(Pa~Pc) 각각에 대응하는 제1 내지 제3 텍스쳐 패치(TPa~TPc)가 정의될 수 있다.

한편, 본 발명의 몇몇 실시예에서, 외부 메모리(200)에는 복수의 텍스쳐(예를 들어, 제1 내지 제3 텍스쳐(Ta~Tc))가 저장될 수 있다. 이 때, 각 텍스쳐 패치(TPa~TPc)는 도시된 것과 같이 복수의 텍스쳐(Ta~Tc) 각각에 대응될 수 있다. 구체적으로, 제1 텍스쳐 패치(TPa)는 제1 내지 제3 텍스쳐(Ta~Tc) 내에서 제1 프리미티브(Pa)에 대응되는 텍스쳐 풋프린트일 수 있고, 제2 텍스쳐 패치(TPb)는 제1 내지 제3 텍스쳐(Ta~Tc) 내에서 제2 프리미티브(Pb)에 대응되는 텍스쳐 풋프린트일 수 있으며, 제3 텍스쳐 패치(TPc)는 제1 내지 제3 텍스쳐(Ta~Tc) 내에서 제3 프리미티브(Pc)에 대응되는 텍스쳐 풋프린트일 수 있다. 즉, 하나의 텍스처 패치(TPa~TPc)에 대응되는 텍스쳐(Ta~Tc)의 수는 얼마든지 증가될 수 있다.

다음, 도 4를 참조하면, 이와 같이 각 프리미티브(Pa~Pc)에 대응되는 텍스처 패치(TPa~TPc)가 정의될 때, 프리미티브 어셈블리 유닛(114)은 텍스쳐 패치(TPa~TPc)에 관한 정보를 같이 생성할 수 있다. 본 발명의 몇몇 실시예에서, 이러한 텍스쳐 패치(TPa~TPc)에 관한 정보는 텍스쳐(Ta~Tc) 내에서 텍스쳐 패치(TPa~TPc)가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(Texture Patch Descriptor)를 포함할 수 있다.

구체적으로, 제1 텍스쳐 패치 디스크립터(TPa Descriptor)는 각 텍스쳐(Ta~Tc) 내에서 제1 텍스쳐 패치(TPa)가 정의된 영역을 지시할 수 있고, 제2 텍스쳐 패치 디스크립터(TPb Descriptor)는 각 텍스쳐(Ta~Tc) 내에서 제2 텍스쳐 패치(TPb)가 정의된 영역을 지시할 수 있으며, 제3 텍스쳐 패치 디스크립터(TPc Descriptor)는 각 텍스쳐(Ta~Tc) 내에서 제3 텍스쳐 패치(TPc)가 정의된 영역을 지시할 수 있다. 이러한 텍스쳐 패치 디스크립터(TPa~TPc Descriptor)는 각 텍스쳐(Ta~Tc) 내에서 대응되는 텍스쳐 패치(TPa~TPc)를 지시하기 위한 예를 들어, 시작 주소 값, 바이트 수, 옵셋 값 등을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 이렇게 생성된 텍스쳐 패치 디스크립터(TPa~TPc Descriptor)는 예를 들어, 외부 메모리(200)에 저장될 수 있다.

한편, 이상에서는 각 프리미티브(Pa~Pc)에 대응되는 텍스처 패치(TPa~TPc)가 정의될 때, 프리미티브 어셈블리 유닛(114)이 텍스쳐 패치(TPa~TPc)에 관한 정보(예를 들어, 텍스쳐 패치 디스크립터(TPa~TPc Descriptor))를 같이 생성하고 이를 외부 메모리(200)에 저장하는 것을 예시하였으나, 본 발명이 이에 제한되는 것은 아니다. 필요에 따라, 텍스쳐 패치(TPa~TPc)에 관한 정보가 생성되는 시점은 이보다 앞당겨지도록 구성될 수도 있고, 이보다 지연되도록 구성될 수도 있다.

다시 도 2를 참조하면, 타일링 유닛(116)은 프리미티브를 입력받고, 프리미티브 리스트(primitive list)를 생성하여 출력하도록 구성될 수 있다. 이하, 도 5 내지 도 7을 참조하여, 본 실시예에 따른 타일링 유닛(116)에 대해 보다 구체적으로 설명하도록 한다.

도 5는 도 2의 타일링 유닛의 세부 구성을 설명하기 위한 블록도이다. 도 6은 도 5의 타일링 유닛의 동작을 설명하기 위한 블록도이다. 도 7은 도 5의 프리미티브 리스트 생성부가 생성하는 예시적인 프리미티브 리스트를 도시한 도면이다.

먼저, 도 5를 참조하면, 타일링 유닛(116)은 바운딩 박스 계산기(Bounding Box Calculator, 116a) 및 프리미티브 리스트 생성기(Primitive List Generator, 116b)를 포함할 수 있다.

타일링 유닛(116)은 렌더링될 이미지 프레임을 복수의 타일(tile)로 분할할 수 있다. 각각의 타일은 이미지 프레임에 포함된 복수의 픽셀(pixel) 또는 프래그먼트(fragment)들로 구성될 수 있다. 또한, 타일링 유닛(116)은 각각의 타일을 그 보다 작은 복수의 서브 타일(sub-tile)로 분할할 수도 있다.

타일링 유닛(116)은 입력받은 프리미티브를 타일 비닝(tile binning)하여, 프리미티브가 어느 타일들을 터치하는지 대략적으로(approximatively) 판단할 수 있다. 프리미티브가 타일을 터치한다는 것은, 프리미티브의 적어도 일부 영역이 해당 타일의 내부에 속하는(belong) 것을 의미할 수 있다. 그리고, 타일링 유닛(116)은 타일을 터치하는 프리미티브를 예를 들어, 도 7에 도시된 것과 같은 해당 타일 별 프리미티브 리스트에 할당할 수 있다. 그래픽스 파이프라인은 각각의 타일에 대해서 렌더링(rendering)을 수행함으로써, 이미지 프레임 전체에 대한 렌더링을 완료할 수 있다.

이를 위해, 바운딩 박스 계산기(116a)는 프리미티브의 경계를 이루는 바운딩 박스(bounding box)를 계산할 수 있다. 예를 들어, 삼각형 타입의 프리미티브의 경우, 바운딩 박스 계산기(116a)는 프리미티브를 구성하는 3개의 버텍스들의 x 좌표와 y 좌표의 최대 값과 최소 값을 이용하여, 바운딩 박스를 계산해낼 수 있다. 한편, 본 발명의 몇몇 실시예에서, 바운딩 박스는 3차원으로 계산될 수도 있다. 이 때, 바운딩 박스 계산기(116a)는 프리미티브의 x 좌표, y 좌표, z 좌표를 이용하여 3차원 바운딩 박스를 계산할 수 있다. 예를 들어, 삼각형 타입의 프리미티브의 경우, 바운딩 박스 계산기(116a)는 프리미티브를 구성하는 3 개의 버텍스들의 x 좌표, y 좌표, z 좌표들의 최대 값과 최소 값을 이용하여, 3차원 바운딩 박스를 계산해낼 수도 있다.

바운딩 박스는 프리미티브의 경계(boundary)를 완전하게 둘러싸는 형태로 계산될 수 있다. 예를 들어, 도 6에 도시된 제1 프리미티브(Pa)에서, 바운딩 박스(Ba)는 프리미티브를 구성하는 3 개의 버텍스들의 x 좌표 최대값 및 최소값과, y 좌표 최대값 및 최소값에 의해 정의될 수 있다. 이렇게 제1 바운딩 박스(Ba)를 정의하는 x 좌표와 y 좌표들의 최대 값과 최소 값은 제1 프리미티브(Pa)를 타일 비닝하는데 이용될 수 있다.

예를 들어, 도 6의 4x4 타일에서, 타일링 유닛(116)은 제1 바운딩 박스(Ba)의 x 좌표와 y 좌표들을 이용하여 제1 프리미티브(Pa)를 타일 비닝할 수 있다. 도 6은 2차원 스크린에 투영된 프리미티브와 바운딩 박스를 도시한 것이다. 본 발명의 실시예에서는 설명의 편의를 위하여, 2차원 스크린을 4x4 타일로 분할하였으나, 본 발명이 이에 제한되는 것은 아니다.

타일링 유닛(116)은 제1 바운딩 박스(Ba)의 x 좌표와 y 좌표들의 최대 값(xa_max, ya_max)과 최소 값(xa_min, ya_min)을 이용하여, 제1 프리미티브(Pa)가 복수의 타일, 예를 들어 제n 타일(Tn)을 터치하는 것으로 판단하고, 제n 타일(Tn)의 프리미티브 리스트에 제1 프리미티브(Pa)를 할당할 수 있다. 이어서, 동일한 방법으로, 타일링 유닛(116)은 제2 프리미티브(Pb)와 제3 프리미티브(Pc)가 제n 타일(Tn)을 터치하는 것으로 판단할 수 있다. 그리고, 타일링 유닛(116)은 제n 타일(Tn)의 프리미티브 리스트에 제2 프리미티브(Pb) 및 제3 프리미티브(Pc)를 할당할 수 있다.

프리미티브 리스트 생성기(116b)는 타일별 프리미티브 리스트를 생성하여 외부 메모리(200)에 출력할 수 있다. 이렇게 출력되어 외부 메모리(200)에 저장된 프리미티브 리스트는 후술할 래스터라이저(122) 및 텍스쳐 유닛(126) 등에 의해 사용될 수 있다. 이 때, 외부 메모리(200)에 출력되는 프리미티브 리스트는 도 7에 도시된 것과 같이, 분할된 각 타일에 속한 프리미티브에 대한 위치(Position) 정보, 속성(Attribute) 정보, 및 텍스쳐 패치(Texture Patch) 디스크립터 정보를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 프리미티브 리스트에 포함된 텍스쳐 패치(Texture Patch) 디스크립터 정보는 텍스쳐 패치 디스크립터를 지시하는 인덱스를 포함할 수 있다. 이렇게 프리미티브 리스트 생성기(116b)가 출력하는 프리미티브 리스트에 텍스쳐 패치 디스크립터를 지시하는 인덱스만 포함될 경우, 각 타일에 속하는 텍스쳐 패치를 식별할 수 있으면서 전체 프리미티브 리스트의 크기가 최소화될 수 있다. 즉, 프리미티브 리스트가 예를 들어, 외부 메모리(200)에 저장됨에 있어서, 외부 메모리(200)의 오버헤드가 감소될 수 있다.

한편, 타일링 유닛(116)이 서브 타일 단위로 이미지 프레임을 관리하는 경우, 타일링 유닛(116)은 서브 타일별 프리미티브 리스트를 생성하여 외부 메모리(200)에 출력할 수 있다. 이 때, 외부 메모리(200)에 출력되는 프리미티브 리스트는 분할된 각 서브 타일에 속한 프리미티브에 대한 위치(Position) 정보, 속성(Attribute) 정보, 및 텍스쳐 패치(Texture Patch) 디스크립터 정보를 포함할 수 있다.

다시 도 2를 참조하면, 랜더링 프로세싱 유닛(120)은 래스터라이저(122), 프래그먼트 프로세싱 유닛(124), 및 텍스쳐 유닛(126)을 포함할 수 있다.

래스터라이저(122)는 각 프리미티브에 대해 래스터화(rasterization)를 수행하여 프리미티브를 프래그먼트(fragment)로 변환할 수 있다. 이하, 도 8을 참조하여, 래스터라이저(122)의 동작에 대해 보다 구체적으로 설명하도록 한다.

도 8은 도 2의 래스터라이저의 세부 구성을 설명하기 위한 블록도이다.

도 8을 참조하면, 래스터라이저(122)는 프리미티브 리스트 리더(Primitive List Reader, 122a), 보간 유닛(Interpolation Unit, 122b), 조기 깊이 테스터(Early Depth Tester, 122c)를 포함할 수 있다.

프리미티브 리스트 리더(122a)는 외부 메모리(200)로부터 타일별 프리미티브 리스트를 리드(read)할 수 있다. 구체적으로, 프리미티브 리스트 리더(122a)는 각 타일에 속하는 프리미티브들을 렌더링 순서에 따라 입력받을 수 있다.

보간 유닛(122b)은 프리미티브 리스트 리더(122a)를 통해 제공받은 프리미티브를 이용하여 프래그먼트(fragment)의 집합(set)을 생성할 수 있다. 프래그먼트는 프리미티브의 내부를 구성하는 3차원의 점(dot)들을 의미할 수 있다. 이러한 각각의 프래그먼트는 이미지 프레임의 각각의 픽셀에 대응될 수 있다. 즉, 프래그먼트의 x 좌표와 y 좌표는 2차원 스크린의 픽셀-그리드(pixel-grid)에 얼라인될 수 있다. 보간 유닛(122b)은 프리미티브를 구성하는 버텍스들의 값을 보간하여 프래그먼트들의 위치, 법선 벡터, 컬러 값 등을 결정할 수 있다. 예를 들어, 프래그먼트들의 위치 속성은, 버텍스들의 위치 속성과 실질적으로 동일하게, x 좌표, y 좌표, z 좌표들을 포함할 수 있다. 이 중 z 좌표는 프래그먼트의 깊이 값을 나타낼 수 있다.

조기 깊이 테스터(122c)는 타일 별로 프래그먼트 레벨의 조기 깊이 테스트를 수행할 수 있다. 조기 깊이 테스트는 해당 타일의 내부에 속하는 프래그먼트들의 가시성(visibility)을 판단하여, 렌더링이 완료된 이미지 프레임에서 표시될 가시적 프래그먼트를 결정하고, 비가시적(invisible) 프래그먼트의 데이터를 폐기(discard)하는 것이다.

조기 깊이 테스터(122c)는 테스트의 결과에 따라, 해당 타일의 내부에 속하는 프래그먼트들의 최대 깊이 값과 최소 깊이 값을 결정할 수 있다. 조기 깊이 테스터(122c)는 타일의 깊이 값과 프래그먼트의 깊이 값을 비교하여 프래그먼트의 가시성을 판단할 수 있다. 래스터화 스테이지에서 타일의 최대 깊이 값 및 최소 깊이 값에는, 타일링 스테이지에서 타일의 최대 깊이 값 및 최소 깊이 값과 달리, 해당 타일의 내부에 속하는 프래그먼트들의 깊이 값 중 각각 최대 깊이 값 및 최소 깊이 값이 할당될 수 있다. 조기 깊이 테스터(122c)는 타일의 최대 깊이 값보다 프래그먼트의 깊이 값이 더 큰 경우, 해당 프래그먼트를 비가시적 프래그먼트로 판단할 수 있다. 한편, 조기 깊이 테스터(122c)는 타일의 최대 깊이 값보다 프래그먼트의 깊이 값이 더 작은 경우, 해당 프래그먼트를 가시적 프래그먼트로 판단할 수 있다. 타일의 최대 깊이 값을 갖는 프래그먼트가, 동일한 x 좌표와 y 좌표를 갖고 타일의 최대 깊이 값보다 작은 깊이 값을 갖는 프래그먼트로 대체되는 경우, 조기 깊이 테스터(122c)는 타일의 최대 깊이 값을 프래그먼트의 깊이 값으로 업데이트할 수 있다.

예를 들어, 도 6에 도시된 예에서, 조기 깊이 테스터(122c)는 제n 타일(Tn)에 대해서 제1 프리미티브(Pa)를 구성하는 프래그먼트들의 가시성을 판단하고, 제n 타일(Tn)의 내부에 속하면서 제1 프리미티브(Pa)를 구성하는 프래그먼트들의 깊이 값 중 최대 깊이 값과 최소 깊이 값을 제n 타일(Tn)의 최대 깊이 값과 최소 깊이 값으로 할당할 수 있다. 이어서, 조기 깊이 테스터(122c)는 제n 타일(Tn)에 대해서 제3 프리미티브(Pc)를 구성하는 프래그먼트들의 가시성을 판단할 수 있다. 제3 프리미티브(Pc)를 구성하는 프래그먼트들의 깊이 값은 제n 타일(Tn)의 최대 깊이 값보다 더 크므로, 조기 깊이 테스터(122c)는 제n 타일(Tn)에 대해서 제3 프리미티브(Pc)를 구성하는 모든 프래그먼트들을 비가시적 프래그먼트로 판단할 수 있다. 한편, 제n 타일(Tn)에 대해서 제3 프리미티브(Pc)를 구성하는 프래그먼트들에 대해서도 가시성을 이와 같이 판단하게 되면, 조기 깊이 테스터(122c)는 제n 타일(Tn)에 대해서 제3 프리미티브(Pc)를 구성하는 모든 프래그먼트들도 비가시적 프래그먼트로 판단할 수 있다. 결국, 래스터라이저(122)로부터 출력되는 프래그먼트들은 제1 프리미티브(Pa)에만 관련되게 된다.

다시 도 2를 참조하면, 프래그먼트 프로세싱 유닛(124)은 프래그먼트들을 입력받고, 입력받은 프래그먼트들에 대하여 은면 제거(hidden surface elimination), 조명(lighting), 표면 셰이딩(surface shading), 텍스쳐링(texturing) 등을 포함하는 프래그먼트 쉐이딩(fragment shading)을 수행할 수 있다. 또한, 본 발명의 몇몇 실시예에서, 프래그먼트 프로세싱 유닛(124)은 이러한 프래그먼트 쉐이딩 외에 프래그먼트 프로세싱에 관련된 추가적인 동작을 수행할 수도 있다.

본 실시예에서, 프래그먼트 프로세싱 유닛(124)의 프래그먼트 쉐이딩에는 텍스쳐 유닛(126)이 이용될 수 있다. 구체적으로, 프래그먼트 프로세싱 유닛(124)이 수행하는 텍스쳐링에는 텍스쳐 유닛(126)이 이용될 수 있다. 이하, 도 9를 참조하여, 이에 대해 보다 구체적으로 설명하도록 한다.

도 9는 도 2의 텍스쳐 유닛의 동작을 설명하기 위한 도면이다.

먼저, 앞서 설명한 것과 같이, 제n 타일(Tn)에 대한 프래그먼트 쉐이딩에는 제1 프리미티브(Pa)에 속한 프래그먼트들만 관련되게 된다. 따라서, 이러한 정보가 예를 들어, 조기 깊이 테스터(122c)로부터 텍스쳐 유닛(126)에 제공된다(①).

이러한 정보를 제공받은 텍스쳐 유닛(126)은 이를 바탕으로 외부 메모리(200)에 저장된 프리미티브 리스트를 검색하여, 제1 프리미티브(Pa)에 대응되는 텍스쳐 패치 디스크립터의 인덱스를 획득한다(②).

이어서, 획득된 인덱스로 인덱싱된 텍스쳐 패치 디스크립터를 조사하고(③), 이를 통해 제1 프리미티브(Pa)에 대응하여 정의된 텍스쳐 패치를 확보한다(④). 그리고, 이렇게 확보된 텍스쳐 패치는 예를 들어, 텍스쳐 유닛(126)의 캐시 등에 프리-로딩(pre-loading)된다(⑤). 여기서, 택스쳐 패치가 텍스쳐 유닛(126)에 프리-로딩된다는 것은 프래그먼트 프로세싱 유닛(124)이 텍스쳐링을 수행하기 위해 텍스쳐 유닛(126)에 프래그먼트 쉐이딩의 대상이 되는 프래그먼트들에 대한 텍스쳐 정보를 요청(⑥)하기 전에, 해당되는 텍스쳐 패치가 예를 들어, 텍스쳐 유닛(126)의 캐시 등에 로딩됨을 의미한다.

이와 같은 과정을 통해 모든 프래그먼트들에 대한 프래그먼트 쉐이딩이 수행되면, 프래그먼트 프로세싱 유닛(124)은 랜더링을 완료한 이미지 프레임을 프레임 버퍼(frame buffer) 또는 디스플레이 장치(display)에 출력할 수 있다.

이처럼 본 실시예에 따른 그래픽 프로세싱 유닛(100)에서는, 지오메트리 프로세싱 스테이지에서, 생성되는 프리미티브 별로 해당되는 텍스쳐 패치를 미리 정의하고, 렌더링 프로세싱 스테이지에 포함된 텍스쳐 유닛(126)은 프래그먼트 쉐이딩이 수행되기 전에 이를 미리 캐시 등에 프리-로딩해두게 된다. 따라서, 프래그먼트 쉐이딩(특히, 텍스쳐링)이 수행될 때, 외부 메모리(200) 등에 저장된 텍스쳐들을 복수의 캐시를 이용하여 검색하는 경우와 비교하여, 캐시간 레이턴시(latency)에 따른 지연(delay)이 존재하지 않게 되며, 무엇보다 불필요한 반복 검색 횟수가 크게 작아지게 된다. 따라서, 그래픽 프로세싱 유닛(100)의 처리 성능이 획기적으로 향상될 수 있다.

다음, 도 10을 참조하여, 본 발명의 다른 실시예에 따른 그래픽 프로세싱 유닛에 대해 설명하도록 한다. 이하에서는 앞서 설명한 실시예와 동일한 구성요소에 대한 설명은 생략하도록 하고, 차이점을 위주로 설명하도록 한다.

도 10은 본 발명의 다른 실시예에 따른 그래픽 프로세싱 유닛이 생성하는 예시적인 프리미티브 리스트를 도시한 도면이다.

도 10을 참조하면, 본 발명의 다른 실시예에 따른 그래픽 프로세싱 유닛의 프리미티브 리스트 생성기(도 5의 116b)는 도 10에 도시된 것과 같은 타일별 프리미티브 리스트를 생성하여 외부 메모리(200)에 출력할 수 있다. 도 10에 도시된 프리미티브 리스트가 도 7에 도시된 프리미티브 리스트와 차이나는 점은 여기서는 텍스쳐 패치(Texture Patch) 디스크립터 정보로 텍스쳐 패치 디스크립터를 지시하는 인덱스가 포함되는 것이 아니라, 텍스쳐 패치 디스크립터 자체가 포함된다는 점이다.

앞서 설명한 것과 같이, 프리미티브 리스트 생성기(116b)가 출력하는 프리미티브 리스트에 텍스쳐 패치 디스크립터를 지시하는 인덱스가 포함될 경우, 이러한 프리미티브 리스트는 각 타일에 중복되어 속한 프리미티브의 개수가 많을 경우에 효율적일 수 있다. 그런데, 각 타일에 중복되어 속한 프리미티브의 개수가 거의 없거나 많지 않은 경우에는, 추가적으로 인덱스 정보가 생성됨으로써 외부 메모리(200)에 오버헤드로 작용할 수 있다. 따라서, 본 실시예에서는, 프리미티브 리스트 생성기(116b)가 출력하는 프리미티브 리스트에 텍스쳐 패치 디스크립터를 지시하는 인덱스를 생략하고 직접 텍스쳐 패치 디스크립터를 포함시킴으로써, 이를 방지할 수 있다.

다음, 도 11을 참조하여, 본 발명의 또 다른 실시예에 따른 그래픽 프로세싱 유닛에 대해 설명하도록 한다. 이하에서도 앞서 설명한 실시예들과 동일한 구성요소에 대한 설명은 생략하도록 하고, 차이점을 위주로 설명하도록 한다.

도 11은 본 발명의 또 다른 실시예에 따른 그래픽 프로세싱 유닛의 세부 구성을 설명하기 위한 블록도이다.

도 11을 참조하면, 그래픽 프로세싱 유닛(300)의 렌더링 프로세싱 유닛(320)은 프리미티브에 대해 가시성(visibility) 테스트를 수행하여 비가시적인(invisible) 프리미티브를 폐기(discard)하는 깊이 테스터(Depth Tester, 328)를 더 포함할 수 있다. 그리고, 래스터라이저(322)는 깊이 테스터(328)의 출력에 대해 래스터화를 수행할 수 있다. 이하 도 12 및 도 13을 참조하여, 깊이 테스터(328)의 동작에 대해 보다 구체적으로 설명하도록 한다.

도 12 및 도 13은 도 11의 깊이 테스터의 동작을 설명하기위한 도면들이다.

앞서, 도 6의 예에서, 제n 타일(Tn)에는 제1 내지 제3 프리미티브(Pa, Pb, Pc)가 속하였다. 따라서, 깊이 테스터(328)는 외부 메모리(200)로부터 제n 타일(Tn)에 대해 제1 내지 제3 프리미티브(Pa, Pb, Pc)를 제공받고, 제1 내지 제3 프리미티브(Pa, Pb, Pc)에 대해 가시성 테스트를 수행하여 비가시적인(invisible) 프리미티브를 폐기하는 깊이 테스트를 수행한다.

예를 들어, 도 12를 참조하면, 제n 타일(Tn)에 대한 깊이 테스트에서, 제3 프리미티브(Pc), 제2 프리미티브(Pb), 제1 프리미티브(Pa)의 렌더링 순서(rendering order)로 프리미티브들이 입력된다고 가정하자. 이 경우, 깊이 테스터(328)는 먼저 최근접 프리미티브의 ID를 제3 프리미티브(Pc)의 ID로 할당할 수 있다. 이어서, 제n 타일(Tn)의 최소 깊이 값, 즉 제3 프리미티브(Pc)의 최소 깊이 값 zc_min보다 제2 프리미티브(Pb)의 최소 깊이 값 zb_min이 더 작으므로, 깊이 테스터(328)는 제2 프리미티브(Pb)를 새로운 최근접 프리미티브로 업데이트할 수 있다. 그리고, 제n 타일(Tn)의 최대 깊이 값, 즉 제2 프리미티브(Pb)의 최대 깊이 값 zb_max보다 제3 프리미티브(Pc)의 최소 깊이 값(zc_min)이 더 크므로, 깊이 테스터(328)는 제n 타일(Tn)의 영역에서 제3 프리미티브(Pc)가 제2 프리미티브(Pb)에 의해 가려지는 것으로 판단할 수 있다. 이어서, 제n 타일(Tn)의 최소 깊이 값, 즉 제2 프리미티브(Pb)의 최소 깊이 값 zb_min보다 제1 프리미티브(Pa)의 최소 깊이 값 za_min이 더 작으므로, 깊이 테스터(328)는 제1 프리미티브(Pa)를 다시 새로운 최근접 프리미티브로 업데이트할 수 있다. 그리고, 제n 타일(Tn)의 최대 깊이 값, 즉 제1 프리미티브(Pa)의 최대 깊이 값 za_max보다 제2 프리미티브의 최소 깊이 값(zb_min) 이 더 크므로, 깊이 테스터(328)는 제n 타일(Tn)의 영역에서 제2 프리미티브(Pb)가 제1 프리미티브(Pa)에 의해 가려지는 것으로 판단할 수 있다.

따라서, 도 13에 도시된 것과 같이, 제2 및 제3 프리미티브(Pb, Pc)는 제1 프리미티브(Pa)에 의해 가려져서 가시성이 없으므로, 제2 및 제3 프리미티브(Pb, Pc)는 폐기되게 되며, 제1 프리미티브(Pa)만이 레스터라이저(322)에 제공되게 된다.

이렇게, 제1 프리미티브(Pa)를 제공받은 래스터라이저(322)는 제1 프리미티브(Pa)에 대해서만 래스터화를 수행할 수 있다. 즉, 앞서 설명한 실시예에서는, 레스터라이저(322)가 제1 내지 제3 프리미티브(Pa, Pb, Pc) 모두에 대해 래스터화를 수행하였으나, 본 실시예에서는, 깊이 테스터(328)로부터 출력된 제1 프리미티브(Pa)에 대해서만 래스터화를 수행하게 된다. 그 밖에, 지오메트리 프로세싱 유닛(310)에 포함된 버텍스 프로세싱 유닛(312), 프리미티브 어셈블리 유닛(314), 타일링 유닛(316)과, 렌더링 프로세싱 유닛(320)에 포함된 프래그먼트 프로세싱 유닛(324), 텍스쳐 유닛(326)에 관한 설명은 앞서 설명한 실시예와 중복될 수 있는바 자세한 설명은 생략하도록 한다.

다음, 도 14를 참조하여, 본 발명의 또 다른 실시예에 따른 그래픽 프로세싱 유닛에 대해 설명하도록 한다. 이하에서도 앞서 설명한 실시예들과 동일한 구성요소에 대한 설명은 생략하도록 하고, 차이점을 위주로 설명하도록 한다.

도 14는 본 발명의 또 다른 실시예에 따른 그래픽 프로세싱 유닛의 세부 구성을 설명하기 위한 블록도이다.

도 14를 참조하면, 본 실시예에 따른 그래픽 프로세싱 유닛(400)의 지오메트리 프로세싱 유닛(410)에서는 앞서 설명한 타일링 유닛(도 2의 116, 도 13의 316)이 생략될 수 있다. 즉, 본 실시예에 따른 그래픽 프로세싱 유닛(400)에서는 타일 기반 렌더링(tile-based rendering)이 수행되는 것이 아니라 프리미티브 기반 렌더링(primitive-based rendering)이 수행되는 것이 앞서 설명한 실시예들과의 차이점이다. 따라서, 본 실시예에서, 레스터라이저(422)는 프리미티브 어셈블리 유닛(414)에서 생성한 프리미티브 별로 레스터화를 수행하게된다. 그 밖에, 지오메트리 프로세싱 유닛(410)에 포함된 버텍스 프로세싱 유닛(412)과, 렌더링 프로세싱 유닛(420)에 포함된 프래그먼트 프로세싱 유닛(424), 텍스쳐 유닛(426)에 관한 설명은 앞서 설명한 실시예와 중복될 수 있는바 자세한 설명은 생략하도록 한다.

다음, 상술한 그래픽 프로세싱 유닛(100, 300, 400)의 그래픽스 파이프라인의 세부 구성을 이용하여, 본 발명의 실시예들에 따른 렌더링 수행 방법을 설명하기로 한다. 앞서 설명한 내용과 중복되는 사항에 관하여는, 상세한 설명은 생략하기로 한다.

먼저, 도 15를 참조하여, 본 발명의 일 실시예에 따른 렌더링 방법에 대해 설명하도록 한다.

도 15는 본 발명의 일 실시예에 따른 렌더링 방법을 설명하기 위한 순서도이다.

도 15를 참조하면, 먼저 예를 들어, 센트럴 프로세싱 유닛 등으로부터 버텍스를 입력받고, 입력받은 버텍스를 변환하여 출력한다(S100).

이어서, 각각 적어도 하나의 버텍스들로 구성되는 복수의 프리미티브를 생성한다(S110). 이 때, 생성된 프리미티브에 대응하는 택스쳐 패치(texture patch)가 정의될 수 있다. 또한, 생성된 프리미티브에 대응하는 택스쳐 패치가 정의될 때, 텍스쳐 패치에 관한 정보가 같이 생성될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 텍스쳐 패치에 관한 정보는 텍스쳐 내에서 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터를 포함할 수 있다.

다음, 복수의 프리미티브들을 렌더링 순서에 따라 타일링한다(S120). 구체적으로, 이미지 프레임을 복수의 타일(tile)로 분할하고, 복수의 프리미티브들을 렌더링 순서에 따라 타일 비닝하고, 그 결과를 바탕으로 타일별 프리미티브 리스트를 생성한다. 이 때, 타일별 프리미티브 리스트에는 텍스쳐 내에서 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터와 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스 중 어느 하나가 포함될 수 있다.

다음 타일별로 해당 타일을 터치하는 프리미티브들을 래스터화한다(S130). 그리고, 프래그먼트들에 대하여 프래그먼트 프로세싱을 수행한다(S140). 여기서, 프래그먼트 프로세싱으로는 은면 제거, 조명, 표면 셰이딩, 텍스쳐링 등을 포함하는 프래그먼트 쉐이딩이 예시될 수 있으며, 텍스쳐링 과정에서 앞서 정의된 텍스쳐 패치가 이용될 수 있다.

다음, 도 16을 참조하여, 본 발명의 다른 실시예에 따른 렌더링 방법에 대해 설명하도록 한다.

도 16은 본 발명의 다른 실시예에 따른 렌더링 방법을 설명하기 위한 순서도이다.

도 16을 참조하면, 먼저 예를 들어, 센트럴 프로세싱 유닛 등으로부터 버텍스를 입력받고, 입력받은 버텍스를 변환하여 출력한다(S200).

이어서, 각각 적어도 하나의 버텍스들로 구성되는 복수의 프리미티브를 생성한다(S210). 이 때, 생성된 프리미티브에 대응하는 택스쳐 패치가 정의될 수 있다. 또한, 생성된 프리미티브에 대응하는 택스쳐 패치가 정의될 때, 텍스쳐 패치에 관한 정보가 같이 생성될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 텍스쳐 패치에 관한 정보는 텍스쳐 내에서 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터를 포함할 수 있다.

다음, 복수의 프리미티브들을 렌더링 순서에 따라 타일링한다(S220). 구체적으로, 이미지 프레임을 복수의 타일로 분할하고, 복수의 프리미티브들을 렌더링 순서에 따라 타일 비닝하고, 그 결과를 바탕으로 타일별 프리미티브 리스트를 생성한다. 이 때, 타일별 프리미티브 리스트에는, 텍스쳐 내에서 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터와 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스 중 어느 하나가 포함될 수 있다.

다음 각 타일에 속한 프리미티브들에 대해 깊이 테스트를 수행한다(S230). 이러한 깊이 테스트를 통해 비가시적인(invisible) 프리미티브들은 폐기(discard)된다. 이어서, 깊이 테스트를 거친 프리미티브들에 대해 래스터화를 수행한다(S240). 그리고, 프래그먼트들에 대하여 프래그먼트 프로세싱을 수행한다(S250). 여기서, 프래그먼트 프로세싱으로는 은면 제거, 조명, 표면 셰이딩, 텍스쳐링 등을 포함하는 프래그먼트 쉐이딩이 예시될 수 있으며, 텍스쳐링 과정에서 앞서 정의된 텍스쳐 패치가 이용될 수 있다.

다음, 도 17을 참조하여, 본 발명의 또 다른 실시예에 따른 렌더링 방법에 대해 설명하도록 한다.

도 17은 본 발명의 또 다른 실시예에 따른 렌더링 방법을 설명하기 위한 순서도이다.

도 17을 참조하면, 먼저 예를 들어, 센트럴 프로세싱 유닛 등으로부터 버텍스를 입력받고, 입력받은 버텍스를 변환하여 출력한다(S300).

이어서, 각각 적어도 하나의 버텍스들로 구성되는 복수의 프리미티브를 생성한다(S310). 이 때, 생성된 프리미티브에 대응하는 택스쳐 패치가 정의될 수 있다. 또한, 생성된 프리미티브에 대응하는 택스쳐 패치가 정의될 때, 텍스쳐 패치에 관한 정보가 같이 생성될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 텍스쳐 패치에 관한 정보는 텍스쳐 내에서 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터를 포함할 수 있다.

다음, 생성된 프리미티브들에 대해 래스터화를 수행한다(S320). 그리고, 프래그먼트들에 대하여 프래그먼트 프로세싱을 수행한다(S330). 여기서, 프래그먼트 프로세싱으로는 은면 제거, 조명, 표면 셰이딩, 텍스쳐링 등을 포함하는 프래그먼트 쉐이딩이 예시될 수 있으며, 텍스쳐링 과정에서 앞서 정의된 텍스쳐 패치가 이용될 수 있다.

이처럼 본 발명의 실시예들에 따른 렌더링 방법에서는 지오메트리 프로세싱 스테이지에서, 생성되는 프리미티브 별로 해당되는 텍스쳐 패치를 미리 정의하고, 렌더링 프로세싱 스테이지에서 프래그먼트 쉐이딩(특히, 텍스쳐링)이 수행될 때 이를 사용하게 된다. 따라서, 텍스쳐링 과정에서 불필요한 반복 검색 횟수가 줄어들어 렌더링 속도가 크게 향상될 수 있다.

도 18은 본 발명의 실시예들에 따른 그래픽 프로세싱 유닛을 포함하는 무선 통신 디바이스를 도시한 블록도이다.

도 18을 참조하면, 디바이스(900)는, 셀룰러 전화기, 스마트폰 단말기, 핸드셋, 개인 휴대 정보 단말기(PDA), 랩탑 컴퓨터, 비디오 게임 유닛 또는 기타 다른 디바이스일 수도 있다. 디바이스(900)는, 코드 분할 다중 액세스(CDMA), 이동 통신을 위한 글로벌시스템(GSM) 과 같은 시분할 다중 액세스(TDMA), 또는 기타 다른 무선 통신 표준을 사용할 수도 있다.

디바이스(900)는 수신 경로 및 송신 경로를 통해 양-방향 통신을 제공할 수 있다. 수신 경로 상에서 하나 이상의 기지국들에 의해 송신된 신호들은 안테나(911)에 의해 수신될 수도 있고 수신기(RCVR, 913)에 제공될 수도 있다. 수신기(913)는 수신 신호를 컨디셔닝 및 디지털화하고, 추가적인 프로세싱을 위해 디지털 섹션(920)에 샘플들을 제공할 수 있다. 송신 경로 상에서, 송신기(TMTR, 915)는 디지털 섹션(920)으로부터 송신된 데이터를 수신하고, 그 데이터를 프로세싱 및 컨디셔닝하고, 변조된 신호를 생성하며, 그 변조된 신호는 안테나(911)를 통해 하나 이상의 기지국들로 송신될 수 있다.

디지털 섹션(920)은 하나 이상의 디지털 신호 프로세서(DSP), 마이크로-프로세서, 감소된 명령 세트 컴퓨터(RISC) 등으로 구현될 수 있다. 또한, 디지털 섹션(920)은 하나 이상의 주문형 집적 회로 (ASIC) 또는 기타 다른 타입의 집적 회로(IC) 상에서 제조될 수도 있다.

디지털 섹션(920)은, 예를 들어, 모뎀 프로세서(934), 비디오 프로세서 (922), 애플리케이션 프로세서(924), 디스플레이 프로세서(928), 제어기/멀티코어 프로세서(926), 센트럴 프로세싱 유닛(930), 및 외부 버스 인터페이스(EBI, 932)와 같은 다양한 프로세싱 및 인터페이스 유닛들을 포함할 수 있다.

비디오 프로세서(922)는 그래픽 애플리케이션들에 대한 프로세싱을 수행할 수 있으며, 앞서 설명한 본 발명의 실시예들에 따른 그래픽 프로세싱 유닛(100, 300, 400)을 채용할 수 있다. 일반적으로, 비디오 프로세서(922)는 임의의 세트의 그래픽 동작들에 대한 임의의 수의 프로세싱 유닛들 또는 모듈들을 포함할 수 있다. 비디오 프로세서(922)의 특정 부분은 펌웨어 및/또는 소프트웨어로 구현될 수도 있다. 예를 들어, 제어 유닛은 앞서 설명한 기능들을 수행하는 펌웨어 및/또는 소프트웨어 모듈들(예를 들어, 절차, 함수 등)로 구현될 수 있다. 펌웨어 및/또는 소프트웨어 코드들은 메모리(예를 들어, 도 1의 외부 메모리(200))에 저장될 수도 있고, 프로세서(예를 들어, 멀티-코어 프로세서(926))에 의해 실행될 수도 있다. 메모리는 프로세서 내에 구현될 수 있거나 프로세서 외부에 구현될 수도 있다.

비디오 프로세서(922)는 오픈 그래픽 라이브러리(OpenGL), Direct3D 등과 같은 소프트웨어 인터페이스를 구현할 수 있다. 센트럴 프로세싱 유닛(930)은 비디오 프로세서(922)와 함께 일련의 그래픽 처리 동작들을 수행할 수 있다. 제어기/멀티코어 프로세서(926)는 적어도 두 개의 코어를 포함하여 제어기/멀티코어 프로세서(926)가 처리해야하는 워크로드에 따라서 두 개의 코어에 워크로드를 배당하여 동시에 해당하는 워크로드를 처리할 수 있다.

도 19는 본 발명의 실시예들에 따른 그래픽 프로세싱 유닛을 포함하는 컴퓨팅 시스템을 도시한 블록도이다.

도 19를 참조하면, 본 발명의 일 실시예에 따른 컴퓨팅 시스템(1000)은 센트럴 프로세싱 유닛(CPU, 1005), 시스템 메모리(system memory, 2000), 서브 그래픽 시스템(3000), 디스플레이 장치(4000)를 포함한다.

센트럴 프로세싱 유닛(1005)은 애플리케이션을 구동하여, 메쉬(mesh)를 생성하도록 구성된다. 메쉬는 오브젝트(object)의 표면을 묘사할 수 있다. 메쉬는 복수의 프리미티브들로 구성될 수 있고, 프리미티브는 적어도 하나의 버텍스들로 구성될 수 있다.

시스템 메모리(2000)는 데이터를 저장하도록 구성된다. 시스템 메모리(2000)는 센트럴 프로세싱 유닛(1005)에 의해 처리되는 데이터를 저장할 수 있다. 시스템 메모리(2000)는 센트럴 프로세싱 유닛(1005)의 동작 메모리로서 역할을 수행할 수 있다. 시스템 메모리(2000)는 DDR SDRAM(Double Data Rate Static DRAM), SDR SDRAM(Single Data Rate SDRAM)과 같은 하나 이상의 휘발성 메모리 장치 및/또는 EEPROM(Electrical Erasable Programmable ROM), 플래시 메모리(flash memory)과 같은 하나 이상의 비휘발성 메모리 장치를 포함할 수 있다.

그래픽 서브 시스템(3000)은 그래픽 프로세싱 유닛(3100; GPU), 그래픽 메모리(3200; graphic memory), 디스플레이 컨트롤러(3300; display controller), 그래픽 인터페이스(3400; graphic interface), 그래픽 메모리 컨트롤러(3500; graphic memory controller)를 포함한다.

그래픽 프로세싱 유닛(3100)은 앞서 설명한 본 발명의 실시예들에 따른 그래픽 프로세싱 유닛(100, 300, 400)과 실질적으로 동일하게 구성될 수 있다. 그래픽 프로세싱 유닛(3100)은 상기 메쉬를 구성하는 복수의 프리미티브들을 이용하여 타일 기반 렌더링을 수행할 수 있다. 그래픽 프로세싱 유닛(3100)은 센트럴 프로세싱 유닛(1005)으로부터 메쉬를 구성하는 버텍스들의 데이터를 입력받을 수 있다. 그래픽 프로세싱 유닛(3100)은 적어도 하나의 버텍스들로 구성되는 프리미티브를 조립하고, 조립된 프리미티브들을 이용하여 렌더링을 수행할 수 있다.

그래픽 메모리(3200)는 그래픽 프로세싱 유닛(3100)에 의해 처리되는 그래픽 데이터를 저장하거나, 그래픽 프로세싱 유닛(3100)에 제공되는 그래픽 데이터를 저장할 수 있다. 또는, 그래픽 메모리(3200)는 그래픽 프로세싱 유닛(3100)의 동작 메모리로서 역할을 수행할 수 있다.

디스플레이 컨트롤러(3300)는 렌더링된 이미지 프레임이 디스플레이될 수 있도록, 디스플레이 장치(4000)를 제어한다.

그래픽 인터페이스(3400)는 센트럴 프로세싱 유닛(1005)과 그래픽 프로세싱 유닛(3100) 사이를 인터페이싱하고, 그래픽 메모리 컨트롤러(3500)는 시스템 메모리(2000)와 그래픽 프로세싱 유닛(3100) 사이에서 메모리 액세스를 제공한다.

도 19에는 명확하게 도시하지 않았으나, 컴퓨팅 시스템(1000)은 버튼, 터치 스크린, 마이크와 같은 하나 이상의 입력 장치, 및/또는 스피커와 같은 하나 이상의 출력 장치를 더 포함할 수 있다. 또한, 컴퓨팅 시스템(1000)은 유선 또는 무선으로 외부 장치와 데이터를 교환하기 위한 인터페이스 장치를 더 포함할 수 있다. 인터페이스 장치는 예를 들어, 안테나 또는 유무선 트랜시버 등을 포함할 수 있다.

실시예에 따라, 컴퓨팅 시스템(1000)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 데스크톱(Desktop), 노트북(Notebook), 태블릿(Tablet) 등과 같은 임의의 컴퓨팅 시스템일 수 있다.

본 발명의 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계는, 프로세서에 의해 실행되는 하드웨어 모듈, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 본 발명의 기술 분야에서 잘 알려진 임의의 형태의 컴퓨터로 읽을 수 있는 기록 매체에 상주할 수도 있다. 예시적인 기록 매체는 프로세서에 연결되며, 그 프로세서는 기록 매체로부터 정보를 독출할 수 있고 기록 매체에 정보를 기입할 수 있다. 다른 방법으로, 기록 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 기록 매체는 주문형 집적회로(ASIC) 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다. 다른 방법으로, 프로세서 및 기록 매체는 사용자 단말기 내에 개별 구성 요소로서 상주할 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 그래픽 프로세싱 유닛 200: 외부 메모리
110: 지오메트리 프로세싱 유닛 120: 렌더링 프로세싱 유닛

Claims (20)

1. 버텍스(vertex)를 입력받고 상기 버텍스를 이용하여 프리미티브(premitive)와, 상기 프리미티브에 대응되는 텍스쳐 패치에 관한 정보(texture patch information)를 생성하고, 이미지 프레임을 복수의 타일(tile)로 분할하고, 상기 분할된 각 타일에 속한 프리미티브 리스트를 생성하는 지오메트리(geometry) 프로세싱 유닛; 및
   상기 생성된 프리미티브를 프래그먼트(fragment)로 변환하고, 상기 변환된 프래그먼트에 대해 프래그먼트 쉐이딩(shading)을 수행하는 렌더링 프로세싱 유닛을 포함하되,
   상기 텍스쳐 패치는 상기 텍스쳐 패치에 관한 정보에 따라 인덱싱(indexing)되고,
   상기 텍스쳐 패치에 관한 정보는, 상기 프리미티브 리스트 내의 상기 프리미티브에 대응하는 텍스쳐 패치들의 인덱싱을 위한 텍스쳐 패치 디스크립터를 포함하고,
   각각의 상기 텍스쳐 패치들은 복수의 텍스쳐에 대응하는 텍스쳐 풋프린트(footprint)이고, 대응하는 텍스쳐 패치 디스크립터는 상기 복수의 텍스쳐들을 인덱싱하고,
   상기 프리미티브에 대응되고 상기 텍스쳐 패치에 관한 정보로 지시되는 텍스쳐 패치는 상기 프래그먼트 쉐이딩이 수행되기 전에, 상기 렌더링 프로세싱 유닛에 프리-로딩(pre-loading)되는 그래픽 프로세싱 유닛.
2. 제 1항에 있어서,
   상기 지오메트리 프로세싱 유닛은,
   상기 버텍스를 입력받고, 입력받은 버텍스를 변환하여 출력하는 버텍스 프로세싱 유닛과,
   상기 변환되어 출력된 버텍스로부터 상기 프리미티브 및 상기 프리미티브에 대응되도록 정의된 텍스쳐 패치에 관한 정보를 생성하는 프리미티브 어셈블리 유닛을 포함하는 그래픽 프로세싱 유닛.
3. 제 2항에 있어서,
   상기 프리미티브는 삼각형(triangle) 타입인 그래픽 프로세싱 유닛.
4. 제 2항에 있어서,
   상기 텍스쳐 패치 디스크립터는, 텍스쳐(texture) 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 그래픽 프로세싱 유닛.
5. 제 4항에 있어서,
   상기 텍스쳐는 복수의 텍스쳐를 포함하고,
   상기 텍스쳐 패치는 상기 복수의 텍스쳐 각각에 대해 정의되는 그래픽 프로세싱 유닛.
6. 삭제
7. 제 1항에 있어서,
   상기 프리미티브 리스트는, 상기 분할된 각 타일에 속한 프리미티브에 대한 위치 정보, 속성 정보, 및 상기 텍스쳐 패치 디스크립터 정보를 포함하는 그래픽 프로세싱 유닛.
8. 제 7항에 있어서,
   상기 텍스쳐 패치 디스크립터 정보는 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스를 포함하는 그래픽 프로세싱 유닛.
9. 제 1항에 있어서,
   상기 렌더링 프로세싱 유닛은,
   상기 생성된 프리미티브에 대해 래스터화(rasterization)를 수행하여 상기 생성된 프리미티브를 프래그먼트(fragment)로 변환하는 래스터라이저와,
   상기 프래그먼트에 대해 텍스쳐링(texturing)을 수행하는 프래그먼트 프로세싱 유닛과,
   상기 프래그먼트 프로세싱 유닛이 상기 프래그먼트에 대해 텍스쳐링(texturing)을 수행할 수 있도록 상기 프래그먼트 프로세싱 유닛에 상기 프리-로딩된 텍스쳐 패치를 제공하는 텍스쳐 유닛을 포함하는 그래픽 프로세싱 유닛.
10. 제 9항에 있어서,
    상기 텍스쳐 유닛은 상기 텍스쳐 패치에 관한 정보를 이용하여 상기 생성된 텍스쳐 패치를 프리-로드하는 그래픽 프로세싱 유닛.
11. 제 10항에 있어서,
    상기 텍스쳐 패치에 관한 정보는 텍스쳐 내에서 상기 텍스쳐 패치가 정의된 영역을 지시하는 텍스쳐 패치 디스크립터(descriptor)를 포함하는 그래픽 프로세싱 유닛.
12. 제 11항에 있어서,
    상기 텍스쳐 패치에 관한 정보는 각 타일에 속한 프리미티브에 대응되는 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스를 더 포함하는 그래픽 프로세싱 유닛.
13. 제 11항에 있어서,
    상기 텍스쳐는 복수의 텍스쳐를 포함하고,
    상기 텍스쳐 패치는 상기 복수의 텍스쳐 각각에 정의되는 그래픽 프로세싱 유닛.
14. 제 9항에 있어서,
    상기 렌더링 프로세싱 유닛은,
    상기 생성된 프리미티브에 대해 가시성(visibility) 테스트를 수행하여 비가시적인(invisible) 상기 프리미티브를 폐기(discard)하는 깊이 테스터(depth tester)를 더 포함하고,
    상기 래스터라이저는 상기 깊이 테스터의 출력에 대해 래스터화를 수행하는 그래픽 프로세싱 유닛.
15. 버텍스를 입력받고 상기 버텍스를 이용하여 프리미티브를 생성하는 프리미티브 어셈블리 유닛;
    이미지 프레임을 복수의 타일로 분할하고, 상기 분할된 각 타일에 속한 상기 프리미티브에 대응하는 텍스쳐 패치에 관한 정보를 생성하는 타일링 유닛; 및
    상기 프리미티브에 포함된 각 프래그먼트에 대해, 상기 생성된 텍스쳐 패치에 관한 정보를 이용하여, 프래그먼트 쉐이딩을 수행하는 렌더링 프로세싱 유닛을 포함하되,
    상기 텍스쳐 패치는 상기 텍스쳐 패치에 관한 정보에 따라 인덱싱(indexing)되고,
    상기 텍스쳐 패치에 관한 정보는, 상기 프리미티브 리스트 내의 상기 프리미티브에 대응하는 텍스쳐 패치들의 인덱싱을 위한 텍스쳐 패치 디스크립터를 포함하고,
    각각의 상기 텍스쳐 패치들은 복수의 텍스쳐에 대응하는 텍스쳐 풋프린트(footprint)이고, 대응하는 텍스쳐 패치 디스크립터는 상기 복수의 텍스쳐들을 인덱싱하는 그래픽 프로세싱 유닛.
16. 제 15항에 있어서,
    상기 텍스쳐 패치에 관한 정보는, 상기 텍스쳐 패치 디스크립터를 지시하는 인덱스를 포함하는 그래픽 프로세싱 유닛.
17. 제 15항에 있어서,
    상기 렌더링 프로세싱 유닛은,
    상기 생성된 프리미티브에 대해 가시성(visibility) 테스트를 수행하여 비가시적인(invisible) 상기 프리미티브를 폐기(discard)하는 깊이 테스터(depth tester)를 포함하고,
    상기 프래그먼트 쉐이딩은 상기 깊이 테스터의 출력에 대해 수행되는 그래픽 프로세싱 유닛.
18. 입력에 대해 렌더링(rendering)을 수행하는 그래픽 프로세싱 유닛; 및
    상기 그래픽 프로세싱 유닛이 상기 렌더링을 수행하는데 이용하는 외부 메모리를 포함하되,
    상기 외부 메모리에는 상기 그래픽 프로세싱 유닛이 생성한 프리미티브에 대응되는 텍스쳐 패치에 관한 정보가 저장되고,
    상기 텍스쳐 패치에 관한 정보로 지시되는 텍스쳐 패치는 상기 그래픽 프로세싱 유닛이 프래그먼트 쉐이딩을 수행하기 전에 상기 그래픽 프로세싱 유닛에 프리-로딩되되,
    상기 텍스쳐 패치는 상기 텍스쳐 패치에 관한 정보에 따라 인덱싱(indexing)되고,
    상기 텍스쳐 패치에 관한 정보는, 상기 프리미티브 리스트 내의 상기 프리미티브에 대응하는 텍스쳐 패치들의 인덱싱을 위한 텍스쳐 패치 디스크립터를 포함하고,
    각각의 상기 텍스쳐 패치들은 복수의 텍스쳐에 대응하는 텍스쳐 풋프린트(footprint)이고, 대응하는 텍스쳐 패치 디스크립터는 상기 복수의 텍스쳐들을 인덱싱하는 그래픽 프로세싱 시스템.
19. 제 18항에 있어서,
    상기 그래픽 프로세싱 유닛은 상기 텍스쳐 패치 디스크립터를 이용하여 상기 텍스쳐 패치를 프리-로드하는 그래픽 프로세싱 시스템.
20. 버텍스(vertex)를 입력받고, 상기 버텍스를 이용하여 프리미티브(premitive)와, 상기 프리미티브에 대응되고 텍스쳐 패치에 관한 정보에 따라 인덱싱되는 텍스쳐 패치(texture patch)를 정의하고,
    상기 프리미티브에 대해 래스터화를 수행하여 상기 프리미티브를 프래그먼트로 변환하고,
    상기 정의된 텍스쳐 패치를 이용하여 상기 프래그먼트에 대해 프래그먼트 쉐이딩(shading)을 수행하되,
    상기 텍스쳐 패치에 관한 정보는, 상기 프리미티브 리스트 내의 상기 프리미티브에 대응하는 텍스쳐 패치들의 인덱싱을 위한 텍스쳐 패치 디스크립터를 포함하고,
    각각의 상기 텍스쳐 패치들은 복수의 텍스쳐에 대응하는 텍스쳐 풋프린트(footprint)이고, 대응하는 텍스쳐 패치 디스크립터는 상기 복수의 텍스쳐들을 인덱싱하는 렌더링 방법.

Images