KR20130104921A - High efficiency light emitting diode and method of fabricating the same - Google Patents

High efficiency light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR20130104921A
KR20130104921A KR1020120026879A KR20120026879A KR20130104921A KR 20130104921 A KR20130104921 A KR 20130104921A KR 1020120026879 A KR1020120026879 A KR 1020120026879A KR 20120026879 A KR20120026879 A KR 20120026879A KR 20130104921 A KR20130104921 A KR 20130104921A
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
semiconductor
type semiconductor
light emitting
Prior art date
Application number
KR1020120026879A
Other languages
Korean (ko)
Inventor
서원철
갈대성
남기범
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020120026879A priority Critical patent/KR20130104921A/en
Priority to JP2014547101A priority patent/JP5956604B2/en
Priority to PCT/KR2012/010852 priority patent/WO2013089459A1/en
Priority to CN201280062150.4A priority patent/CN104025319B/en
Priority to US14/364,281 priority patent/US20140339566A1/en
Publication of KR20130104921A publication Critical patent/KR20130104921A/en
Priority to JP2015153856A priority patent/JP6025933B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A high efficiency light emitting diode and a manufacturing method thereof are provided to form a semiconductor laminate structure with a low dislocation density by growing semiconductor layers using a GaN substrate as a growth substrate. CONSTITUTION: A semiconductor laminate structure (30) is located on a support substrate (31). The semiconductor laminate structure includes a GaN-based p-type semiconductor layer (25), a GaN-based active layer (23), and a GaN-based n-type semiconductor layer (21). The semiconductor laminate structure has a dislocation density below 5 x 10^6/cm^2. A p-type electrode layer (27) and the p-type semiconductor form an ohmic contact between the support substrate and the semiconductor laminate structure. A transparent oxide layer (35) is located on the semiconductor laminate structure.

Description

고효율 발광 다이오드 및 그것을 제조하는 방법{HIGH EFFICIENCY LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}High-Efficiency Light-Emitting Diodes and Methods of Manufacturing Them {High EFFICIENCY LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 질화갈륨 기판을 성장기판으로 사용한 고효율 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a high efficiency light emitting diode using a gallium nitride substrate as a growth substrate and a method of manufacturing the same.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of group III elements, such as gallium nitride (GaN) and aluminum nitride (AlN), have excellent thermal stability and have a direct transition type energy band structure. It is attracting much attention as a substance. In particular, blue and green light emitting devices using indium gallium nitride (InGaN) have been used in various applications such as large-scale color flat panel display devices, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.

이러한 III족 원소의 질화물 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장되어 왔다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 최근에는 사파이어와 같은 이종기판 상에 질화물 반도체층과 같은 에피층들을 성장시키고, 상기 에피층들에 지지기판을 본딩한 후, 레이저 리프트 오프 기술 등을 이용하여 이종기판을 분리하여 수직형 구조의 고효율 발광 다이오드를 제조하는 기술이 개발되고 있다. 사파이어와 같은 이종 기판과 그 위에 성장된 에피층은 서로 다른 물성을 갖기 때문에, 이들 사이의 계면을 이용하여 용이하게 성장 기판을 분리할 수 있다.Such a nitride semiconductor layer of Group III elements is difficult to fabricate homogeneous substrates capable of growing them, and therefore, such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE), etc., on heterogeneous substrates having a similar crystal structure. It has been grown through the process of. A sapphire substrate having a hexagonal system structure is mainly used as a heterogeneous substrate. Recently, epitaxial layers such as nitride semiconductor layers are grown on dissimilar substrates such as sapphire, bonding supporting substrates to the epitaxial layers, and then dissociating dissimilar substrates using a laser lift-off technique. Techniques for manufacturing light emitting diodes have been developed. Since a heterogeneous substrate such as sapphire and an epitaxial layer grown thereon have different physical properties, the growth substrate can be easily separated by using an interface between them.

그러나, 이종 기판 상에 성장된 에피층은 성장 기판과의 격자 부정합 및 열팽창 계수 차이에 기인하여 전위 밀도가 상대적으로 높다. 사파이어 기판 상에 성장된 에피층은 일반적으로 1E8/㎠ 이상의 전위밀도를 갖는 것으로 알려져 있다. 이러한 높은 전위밀도를 갖는 에피층으로는 발광 다이오드의 발광 효율을 개선하는데 한계가 있다.However, epitaxial layers grown on dissimilar substrates have a relatively high dislocation density due to lattice mismatch with the growth substrate and differences in coefficient of thermal expansion. Epilayers grown on sapphire substrates are generally known to have dislocation densities of at least 1E8 / cm 2. The epitaxial layer having such a high dislocation density has a limit in improving the luminous efficiency of the light emitting diode.

한편, 최근, 질화갈륨 기판을 성장기판으로 사용하여 에피층을 성장시켜 발광 다이오드를 제조하는 연구가 시도되고 있다. 그런데, 질화갈륨 기판은 그 위에 성장된 에피층과 동종이므로, 에피층으로부터 질화갈륨 기판을 분리하여 수직형 구조의 고효율 발광 다이오드를 제조하는 것이 곤란하다.On the other hand, in recent years, a research has been attempted to produce a light emitting diode by growing an epi layer using a gallium nitride substrate as a growth substrate. However, since the gallium nitride substrate is the same as the epitaxial layer grown on it, it is difficult to separate the gallium nitride substrate from the epitaxial layer to manufacture a high efficiency light emitting diode having a vertical structure.

본 발명이 해결하려는 과제는, 성장 기판을 제거한 수직형 구조의 고효율 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.It is an object of the present invention to provide a high efficiency light emitting diode having a vertical structure from which a growth substrate is removed and a method of manufacturing the same.

본 발명이 해결하려는 다른 과제는, 광 추출 효율이 개선된 고효율 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a high efficiency light emitting diode having improved light extraction efficiency and a method of manufacturing the same.

본 발명은 고효율 발광 다이오드 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 태양에 따른 발광 다이오드는, 지지기판; 상기 지지기판 상에 위치하고, 질화갈륨 계열의 p형 반도체층, 질화갈륨 계열의 활성층 및 질화갈륨 계열의 n형 반도체층을 포함하는 반도체 적층 구조체; 상기 지지기판과 상기 반도체 적층 구조체 사이에서 상기 p형 반도체층에 오믹 콘택하는 p 전극층; 상기 반도체 적층 구조체 상에 위치하고 요철패턴을 갖는 투명 산화물층을 포함하고, 상기 반도체 적층 구조체는 5×106/㎠ 이하의 전위 밀도를 갖도록 형성된다.The present invention provides a high efficiency light emitting diode and a method of manufacturing the same. A light emitting diode according to an aspect of the present invention, the support substrate; A semiconductor stacked structure disposed on the support substrate and including a gallium nitride-based p-type semiconductor layer, a gallium nitride-based active layer, and a gallium nitride-based n-type semiconductor layer; A p-electrode layer ohmic contacting the p-type semiconductor layer between the support substrate and the semiconductor stacked structure; A transparent oxide layer is disposed on the semiconductor laminate structure and has a concave-convex pattern. The semiconductor laminate structure is formed to have a dislocation density of 5 × 10 6 / cm 2 or less.

낮은 전위 밀도 및 반도체층들의 결정 품질에 의해 전류 밀도 증가에 따라 발생되는 발광 다이오드의 드룹 현상을 완화할 수 있다. 상기 반도체 적층 구조체는 질화갈륨 기판 상에 성장된 반도체층들로 형성될 수 있다. 아울러, 요철패턴을 갖는 투명 산화물층을 이용하여 광을 추출할 수 있어 발광 다이오드의 광 추출 효율을 개선할 수 있다.Due to the low dislocation density and the crystal quality of the semiconductor layers, the droop phenomenon of the light emitting diode generated as the current density increases. The semiconductor stack structure may be formed of semiconductor layers grown on a gallium nitride substrate. In addition, light may be extracted using the transparent oxide layer having the uneven pattern, thereby improving light extraction efficiency of the light emitting diode.

본 발명의 또 다른 태양에 따른 발광 다이오드는, 지지기판; 상기 지지기판 상에 위치하고, 질화갈륨 계열의 p형 반도체층, 질화갈륨 계열의 활성층 및 질화갈륨 계열의 n형 반도체층을 포함하는 반도체 적층 구조체; 상기 지지기판과 상기 반도체 적층 구조체 사이에서 상기 p형 반도체층에 오믹 콘택하는 p 전극층; 상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하고, 상기 p형 반도체층 및 활성층을 관통하는 관통홀을 통해 상기 n형 반도체층에 접속된 n 전극층; 및 상기 p 전극층과 상기 n 전극층을 절연시키는 절연층을 포함하고, 상기 반도체 적층 구조체는 5×106/㎠ 이하의 전위 밀도를 갖도록 형성된다.According to another aspect of the present invention, a light emitting diode includes: a support substrate; A semiconductor stacked structure disposed on the support substrate and including a gallium nitride-based p-type semiconductor layer, a gallium nitride-based active layer, and a gallium nitride-based n-type semiconductor layer; A p-electrode layer ohmic contacting the p-type semiconductor layer between the support substrate and the semiconductor stacked structure; An n-electrode layer disposed between the support substrate and the semiconductor stack structure and connected to the n-type semiconductor layer through a through hole passing through the p-type semiconductor layer and the active layer; And an insulating layer insulating the p electrode layer and the n electrode layer, wherein the semiconductor laminate structure is formed to have a dislocation density of 5 × 10 6 / cm 2 or less.

p 전극층 및 n 전극층을 반도체 적층 구조체와 지지기판 사이에 배치함으로써 광 방출면에서 광 손실이 발생하는 것을 방지할 수 있다.By disposing the p electrode layer and the n electrode layer between the semiconductor laminate structure and the support substrate, it is possible to prevent the light loss from occurring on the light emitting surface.

본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 질화갈륨 기판 상에 제1 질화갈륨층, 희생층 및 제2 질화갈륨층을 형성하되, 상기 희생층은 상기 질화갈륨층에 비해 좁은 밴드갭을 갖고, 상기 제2 질화갈륨층 및 희생층을 관통하는 홈을 형성하고, 상기 제2 질화갈륨층 상에 질화갈륨 계열의 반도체층들을 성장시켜 반도체 적층 구조체를 형성하고, 상기 반도체 적층 구조체 상에 지지기판을 형성하고, 상기 희생층을 식각하여 상기 반도체 적층 구조체로부터 상기 질화갈륨 기판을 제거하는 것을 포함한다.According to another aspect of the present invention, there is provided a light emitting diode manufacturing method, wherein a first gallium nitride layer, a sacrificial layer, and a second gallium nitride layer are formed on a gallium nitride substrate, and the sacrificial layer has a narrower bandgap than that of the gallium nitride layer. And a groove penetrating the second gallium nitride layer and the sacrificial layer, and growing a gallium nitride-based semiconductor layer on the second gallium nitride layer to form a semiconductor laminate structure, and on the semiconductor laminate structure Forming a support substrate, and etching the sacrificial layer to remove the gallium nitride substrate from the semiconductor laminate.

상기 희생층은 광 강화 화학 식각 기술을 이용하여 식각될 수 있다.The sacrificial layer may be etched using light enhanced chemical etching techniques.

본 발명에 따르면, 질화갈륨 기판을 성장기판으로 사용하여 반도체층들을 성장시킴으로써 전위밀도가 낮은 반도체 적층 구조체를 형성할 수 있다. 나아가, 상기 반도체 적층 구조체로부터 질화갈륨 기판을 제거하여 수직형 구조의 발광 다이오드를 제조함으로써 고효율 발광 다이오드를 제공할 수 있다. 또한, 질화갈륨 기판 상에 성장된 반도체층들은 전위밀도가 매우 낮기 때문에 종래의 광전화학 식각으로는 거칠어진 표면을 제공하는데 한계가 있어 광 추출 효율을 개선하기 어려우나, 본 발명에 따르면, 요철 패턴을 갖는 투명산화물층을 이용하여 발광 다이오드의 광추출 효율을 개선할 수 있다.According to the present invention, a semiconductor laminate structure having a low dislocation density can be formed by growing semiconductor layers using a gallium nitride substrate as a growth substrate. Furthermore, a high efficiency light emitting diode can be provided by removing a gallium nitride substrate from the semiconductor laminate to manufacture a light emitting diode having a vertical structure. In addition, since the semiconductor layers grown on the gallium nitride substrate have a very low dislocation density, it is difficult to improve the light extraction efficiency because the conventional photochemical etching has a limitation in providing a rough surface. By using the transparent oxide layer having a light extraction efficiency of the light emitting diode can be improved.

나아가, 희생층을 식각하여 질화갈륨 기판을 반도체 적층 구조체로부터 분리하기 때문에, 질화갈륨 기판을 재사용할 수 있다.Further, the gallium nitride substrate can be reused because the sacrificial layer is etched to separate the gallium nitride substrate from the semiconductor stack structure.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 질화갈륨 기판 분리 공정을 설명하기 위한 개략도이다.
도 8은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 9 내지 도 12는 본 발명의 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
2 to 6 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
7 is a schematic view for explaining a gallium nitride substrate separation process according to an embodiment of the present invention.
8 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.
9 to 12 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the same reference numerals denote the same elements, and the width, length, thickness, and the like of the elements may be exaggerated for convenience.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 상기 발광 다이오드는 지지기판(31), 반도체 적층 구조체(30), p 전극층(27), 본딩 메탈(33), 투명 산화물층(35) 및 n-전극 패드(37)를 포함한다. 또한, 상기 발광 다이오드는 본딩 패드(39)를 포함할 수 있다.Referring to FIG. 1, the light emitting diode includes a support substrate 31, a semiconductor stack 30, a p-electrode layer 27, a bonding metal 33, a transparent oxide layer 35, and an n-electrode pad 37. Include. In addition, the light emitting diode may include a bonding pad 39.

지지기판(31)은 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 2차 기판이다. 상기 지지기판(31)은 도전성 기판, 예컨대 금속 기판 또는 반도체 기판일 수 있다.The support substrate 31 is separated from the growth substrate for growing the compound semiconductor layers, and is a secondary substrate attached to the compound semiconductor layers that have already been grown. The support substrate 31 may be a conductive substrate, such as a metal substrate or a semiconductor substrate.

반도체 적층 구조체(30)는 지지기판(31) 상에 위치하며, p형 화합물 반도체층(25), 활성층(23) 및 n형 화합물 반도체층(21)을 포함한다. 여기서, 상기 반도체 적층 구조체(30)는 p형 화합물 반도체층(25)이 n형 화합물 반도체층(21)에 비해 지지기판(31) 측에 가깝게 위치한다. The semiconductor laminate 30 is positioned on the support substrate 31 and includes a p-type compound semiconductor layer 25, an active layer 23, and an n-type compound semiconductor layer 21. In this case, the p-type compound semiconductor layer 25 is positioned closer to the support substrate 31 side than the n-type compound semiconductor layer 21.

n형 화합물 반도체층(21), 활성층(23) 및 p형 화합물 반도체층(25)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. n형 화합물 반도체층(21) 및 p형 화합물 반도체층(25)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, n형 화합물 반도체층(21) 및/또는 p형 화합물 반도체층(25)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(23)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다.The n-type compound semiconductor layer 21, the active layer 23, and the p-type compound semiconductor layer 25 may be formed of a III-N series compound semiconductor, such as (Al, Ga, In) N semiconductor. The n-type compound semiconductor layer 21 and the p-type compound semiconductor layer 25 may be a single layer or multiple layers, respectively. For example, the n-type compound semiconductor layer 21 and / or the p-type compound semiconductor layer 25 may include a contact layer and a cladding layer, and may also include a superlattice layer. In addition, the active layer 23 may have a single quantum well structure or a multiple quantum well structure.

상기 반도체 적층 구조체(30)는 5×106/㎠ 이하의 전위 밀도를 갖도록 형성될 수 있다. 사파이어 기판 상에 성장되는 반도체층들은 일반적으로 1×108/㎠ 이상의 높은 전위밀도를 갖는다. 이에 반해, 본 발명에 따른 반도체 적층 구조체(30)는 질화갈륨 기판을 성장기판으로 사용하여 성장된 반도체층들(21, 23, 25)을 이용함으로써 5×106/㎠ 이하의 낮은 전위밀도를 갖도록 형성될 수 있다. 상기 전위 밀도의 하한은 특별히 한정되지 않으나 1×104/㎠ 이상 또는 1×106/㎠ 이상일 수 있다. 반도체 적층 구조체(30) 내의 전위 밀도를 낮춤으로써 전류 증가에 따라 발생되는 드룹을 완화할 수 있다.The semiconductor stacked structure 30 may be formed to have a dislocation density of 5 × 10 6 / cm 2 or less. Semiconductor layers grown on sapphire substrates generally have a high dislocation density of 1 × 10 8 / cm 2 or more. In contrast, the semiconductor laminate structure 30 according to the present invention uses a semiconductor layer 21, 23, 25 grown by using a gallium nitride substrate as a growth substrate, and thus has a low dislocation density of 5 × 10 6 / cm 2 or less. It can be formed to have. The lower limit of the dislocation density is not particularly limited, but may be 1 × 10 4 / cm 2 or more or 1 × 10 6 / cm 2 or more. By lowering the dislocation density in the semiconductor laminate 30, droops generated as the current increases can be alleviated.

p-전극층(27)은 p형 화합물 반도체층(25)과 지지기판(31) 사이에 위치한다. 상기 p-전극층(27)은 상기 p형 화합물 반도체층(25)에 오믹 콘택하며, 반사 금속층 및 장벽 금속층을 포함할 수 있다. 상기 반사 금속층 예컨대 Ag와 같은 반사층을 포함할 수 있다. 또한, 상기 장벽 금속층은 반사 금속층을 덮어 반사 금속층의 금속 물질, 예컨대 Ag의 확산을 방지한다. 장벽 금속층은 예컨대, Ni층을 포함할 수 있다.The p-electrode layer 27 is positioned between the p-type compound semiconductor layer 25 and the support substrate 31. The p-electrode layer 27 is in ohmic contact with the p-type compound semiconductor layer 25 and may include a reflective metal layer and a barrier metal layer. The reflective metal layer may include a reflective layer such as Ag. In addition, the barrier metal layer covers the reflective metal layer to prevent diffusion of the metal material, such as Ag, of the reflective metal layer. The barrier metal layer may comprise a Ni layer, for example.

한편, 지지기판(31)은 상기 p-전극층(27) 상에 본딩 메탈(33)을 통해 본딩될 수 있다. 본딩 메탈(33)은 예컨대 Au-Sn으로 공융 본딩을 이용하여 형성될 수 있다. 이와 달리, 지지기판(31)은 예컨대 도금 기술을 사용하여 p-전극층(27) 상에 형성될 수도 있다.Meanwhile, the support substrate 31 may be bonded to the p-electrode layer 27 through the bonding metal 33. The bonding metal 33 may be formed using eutectic bonding with Au-Sn, for example. Alternatively, the support substrate 31 may be formed on the p-electrode layer 27 using, for example, a plating technique.

상기 본딩 패드(39)는 상기 지지기판(31) 하부에 형성된다. 상기 본딩 패드(39)는 Au-Sn과 같은 공융 본딩에 적합한 금속 물질로 형성될 수 있다. 상기 본딩 패드(39)는 발광 다이오드를 인쇄회로기판이나 리드 프레임 등에 실장할 때 사용되며, 열 전도율이 높은 금속 물질로 형성되어 발광 다이오드의 방열 특성을 개선한다.The bonding pad 39 is formed below the support substrate 31. The bonding pad 39 may be formed of a metal material suitable for eutectic bonding such as Au-Sn. The bonding pad 39 is used when the light emitting diode is mounted on a printed circuit board, a lead frame, or the like, and is formed of a metal material having high thermal conductivity to improve heat dissipation characteristics of the light emitting diode.

한편, 반도체 적층 구조체(30) 상에, 즉 n형 화합물 반도체층(21) 상에 투명 산화물층(35)이 위치할 수 있다. 상기 투명 산화물층(35)은 그 표면에 요철 패턴을 갖도록 패터닝될 수 있다. 상기 투명 산화물층(35)은 예컨대 ZnO나 ITO와 같은 도전성 산화물층 또는 SiO2와 같은 절연성 산화물층으로 형성될 수 있다. 상기 투명 산화물층(35)은 상기 요철패턴에 의해 반도체 적층 구조체(30)에서 생성된 광을 외부로 양호하게 방출할 수 있다.Meanwhile, the transparent oxide layer 35 may be positioned on the semiconductor stacked structure 30, that is, on the n-type compound semiconductor layer 21. The transparent oxide layer 35 may be patterned to have an uneven pattern on the surface thereof. The transparent oxide layer 35 may be formed of, for example, a conductive oxide layer such as ZnO or ITO or an insulating oxide layer such as SiO 2. The transparent oxide layer 35 may emit light generated in the semiconductor stacked structure 30 by the uneven pattern to the outside.

한편, 상기 투명 산화물층(35) 상에 n-전극 패드(37)가 위치할 수 있다. 상기 n-전극 패드(37)은 투명 산화물층(35)을 통해 상기 n형 화합물 반도체층(21)에 전기적으로 접속할 수 있다. 이와 달리, 상기 n-전극 패드(37)는 직접 상기 n형 화합물 반도체층(21)에 접촉할 수 있으며, 이를 위해, 상기 투명 산화물층(35)에 n형 화합물 반도체층(21)을 노출시키는 개구부가 형성될 수 있다.Meanwhile, the n-electrode pad 37 may be located on the transparent oxide layer 35. The n-electrode pad 37 may be electrically connected to the n-type compound semiconductor layer 21 through the transparent oxide layer 35. Alternatively, the n-electrode pad 37 may directly contact the n-type compound semiconductor layer 21, and for this purpose, the n-type compound semiconductor layer 21 is exposed to the transparent oxide layer 35. Openings may be formed.

본 실시예에 있어서, n형 화합물 반도체층(21) 상에 요철패턴을 갖는 투명 산화물층(35)이 위치하는 것으로 설명하였지만, 상기 투명 산화물층(35) 대신에 또는 투명 산화물층(35)에 더하여 상기 n형 화합물 반도체층(21)의 표면에 거칠어진 표면 또는 광 추출을 위한 요철 패턴이 형성될 수도 있다.In the present embodiment, the transparent oxide layer 35 having the concave-convex pattern is positioned on the n-type compound semiconductor layer 21, but instead of the transparent oxide layer 35 or in the transparent oxide layer 35. In addition, a rough surface or an uneven pattern for light extraction may be formed on the surface of the n-type compound semiconductor layer 21.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 2를 참조하면, 질화갈륨 기판(11) 상에 제1 질화갈륨층(13), 희생층(15) 및 제2 질화갈륨층(17)이 성장된다. 여기서, 상기 희생층(15)은 제1 질화갈륨층(13)에 비해 밴드갭이 좁은 질화갈륨계 층, 예컨대 InGaN으로 형성될 수 있다. 상기 제1 질화갈륨층(13)은 의도적인 불순물 도핑없이 언도프트-GaN으로 형성되며, 상기 희생층(15)은 Si와 같은 n형 불순물을 도핑하여 형성될 수 있다. 상기 제1 질화갈륨층(13)은, 희생층(15)이 식각될 때, 질화갈륨 기판(11)이 손상되는 것을 방지하는 기능을 수행한다.Referring to FIG. 2, a first gallium nitride layer 13, a sacrificial layer 15, and a second gallium nitride layer 17 are grown on the gallium nitride substrate 11. Here, the sacrificial layer 15 may be formed of a gallium nitride-based layer having a narrower band gap than the first gallium nitride layer 13, for example, InGaN. The first gallium nitride layer 13 is formed of undoped-GaN without intentional doping of impurities, and the sacrificial layer 15 may be formed by doping n-type impurities such as Si. The first gallium nitride layer 13 functions to prevent the gallium nitride substrate 11 from being damaged when the sacrificial layer 15 is etched.

한편, 상기 제2 질화갈륨층(17)은 의도적인 불순물 도핑없이 언도프트-GaN으로 형성될 수 있으며, 향후 에피층 성장을 위한 씨드층으로 사용될 수 있다.Meanwhile, the second gallium nitride layer 17 may be formed of undoped-GaN without intentional doping of impurities, and may be used as a seed layer for growth of epitaxial layers in the future.

도 3을 참조하면, 상기 제2 질화갈륨층(17) 및 희생층(15)을 패터닝하여 홈(19)을 형성한다. 상기 홈(19)은 제1 질화갈륨층(13)을 관통할 수도 있다. 상기 홈(19)은 건식 식각 기술 또는 레이저 스크라이빙 기술을 이용하여 형성될 수 있다. 상기 제2 질화갈륨층(17) 및 제1 질화갈륨층(17)을 이용하기 때문에, 상기 홈(19)의 깊이는 희생층(15)의 두께보다 더 크다.Referring to FIG. 3, the second gallium nitride layer 17 and the sacrificial layer 15 are patterned to form grooves 19. The groove 19 may pass through the first gallium nitride layer 13. The groove 19 may be formed using a dry etching technique or a laser scribing technique. Since the second gallium nitride layer 17 and the first gallium nitride layer 17 are used, the depth of the groove 19 is greater than the thickness of the sacrificial layer 15.

상기 홈(19)은 스트라이프 형상으로 배열되도록 복수개가 형성될 수도 있으며, 메쉬 형상으로 서로 연결될 수도 있다. 홈(19)과 홈(19) 사이의 간격은 약 1cm 이하인 것이 바람직하다. 나아가, 상기 홈(19)은 발광 다이오드의 칩 사이즈에 대응하도록 형성될 수도 있으며, 더 조밀하게 형성될 수도 있다.The groove 19 may be formed in plural to be arranged in a stripe shape, or may be connected to each other in a mesh shape. The spacing between the grooves 19 and 19 is preferably about 1 cm or less. Further, the groove 19 may be formed to correspond to the chip size of the light emitting diode, or may be formed more densely.

도 4를 참조하면, 상기 제2 질화갈륨층(17) 상에 질화갈륨 계열의 n형 반도체층(21), 질화갈륨 계열의 활성층(23) 및 질화갈륨 계열의 p형 반도체층(25)을 포함하는 반도체 적층 구조체(30)가 형성된다. 상기 n형 반도체층(21)은 제2 질화갈륨층(17) 상에 성장되며, 측면 성장에 의해 상기 홈(19)을 덮는다. 상기 활성층(23) 및 p형 반도체층(25)은 상기 n형 반도체층(21) 상에서 성장된다.Referring to FIG. 4, the gallium nitride-based n-type semiconductor layer 21, the gallium nitride-based active layer 23, and the gallium nitride-based p-type semiconductor layer 25 are formed on the second gallium nitride layer 17. A semiconductor laminate structure 30 is formed. The n-type semiconductor layer 21 is grown on the second gallium nitride layer 17 and covers the groove 19 by lateral growth. The active layer 23 and the p-type semiconductor layer 25 are grown on the n-type semiconductor layer 21.

상기 n형 및 p형 반도체층들(21, 25)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(23)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다. 상기 질화갈륨 기판(11) 상에서 성장됨으로써 상기 반도체층들(21, 23, 25)은 약 5×106/㎠ 이하의 전위 밀도를 갖도록 형성될 수 있다.The n-type and p-type semiconductor layers 21 and 25 may be formed in a single layer or multiple layers, respectively. In addition, the active layer 23 may be formed in a single quantum well structure or a multiple quantum well structure. By growing on the gallium nitride substrate 11, the semiconductor layers 21, 23, and 25 may be formed to have a dislocation density of about 5 × 10 6 / cm 2 or less.

상기 제1 및 제2 질화갈륨층(13, 17), 상기 희생층(15) 및 상기 화합물 반도체층들(21, 23, 25)은 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다.The first and second gallium nitride layers 13 and 17, the sacrificial layer 15, and the compound semiconductor layers 21, 23 and 25 may be metal-organic chemical vapor deposition (MOCVD) or molecular beam epitaxy. MBE) and the like can be grown by.

도 5를 참조하면, 상기 반도체 적층 구조체(30) 상에 p 전극층(27)이 형성된다. p 전극층(27)은 p형 반도체층(25)에 오믹 콘택한다. 또한, 상기 p 전극층(27)은 반사 금속층 및 장벽금속층을 포함할 수 있다.Referring to FIG. 5, a p electrode layer 27 is formed on the semiconductor stacked structure 30. The p electrode layer 27 makes ohmic contact with the p-type semiconductor layer 25. In addition, the p-electrode layer 27 may include a reflective metal layer and a barrier metal layer.

이어서, 상기 p 전극층(27) 상에 지지기판(31)이 부착된다. 지지기판(31)은 반도체 적층 구조체(30)와 별도로 제작된 후, 본딩 메탈(33)을 통해 p 전극층(27) 상에 본딩될 수 있다. 이와 달리, 상기 지지기판(31)은 p 전극층(27) 상에서 도금되어 형성될 수 있다. 상기 지지기판(31)은 도전성 기판, 예컨대 금속 또는 반도체 기판일 수 있다.Subsequently, a support substrate 31 is attached on the p electrode layer 27. The support substrate 31 may be manufactured separately from the semiconductor stack structure 30 and then bonded to the p electrode layer 27 through the bonding metal 33. Alternatively, the support substrate 31 may be formed by plating on the p electrode layer 27. The support substrate 31 may be a conductive substrate, such as a metal or semiconductor substrate.

도 6을 참조하면, 상기 지지기판(31)이 형성된 후, 상기 질화갈륨 기판(11)이 제거되고, 제2 질화갈륨층(17)이 제거되어 반도체 적층 구조체(30)의 n형 반도체층(21) 표면이 노출된다. 제2 질화갈륨층(17)은 건식 식각 또는 연마 또는 폴리싱 기술을 이용하여 제거될 수 있다.Referring to FIG. 6, after the support substrate 31 is formed, the gallium nitride substrate 11 is removed, and the second gallium nitride layer 17 is removed to form the n-type semiconductor layer of the semiconductor stacked structure 30 ( 21) The surface is exposed. The second gallium nitride layer 17 may be removed using dry etching or polishing or polishing techniques.

상기 질화갈륨 기판(11)은 광 강화 화학 식각 기술을 이용하여 반도체 적층 구조체(30)로부터 분리될 수 있다. 도 7은 상기 질화갈륨 기판(11)의 분리 공정을 설명하기 위한 개략도이다.The gallium nitride substrate 11 may be separated from the semiconductor stacked structure 30 using light enhanced chemical etching techniques. 7 is a schematic view for explaining a separation process of the gallium nitride substrate 11.

도 7을 참조하면, 우선 도 5에서 설명한 바와 같이 지지기판(31)이 형성된 후, KOH 또는 NaOH의 용액(110)이 담긴 수조(100)에 질화갈륨 기판(11)을 포함하는 전체 대상물을 넣는다. 한편, UV 램프(40)를 이용하여 상기 질화갈륨 기판(11)을 통해 광을 조사한다. 이때, UV 램프(40)에서 발생되는 광(L1) 중 희생층(15)에 흡수될 파장의 광(L2)을 제외하고, 질화갈륨 기판(11)에 흡수될 파장의 광은 필터(45)를 이용하여 미리 필터링한다. 상기 필터(45)는 예컨대, 사파이어 기판(41) 상에 질화갈륨층(43)을 성장시켜 형성될 수 있다. 따라서, 상기 질화갈륨층(43)이 질화갈륨 기판(11)에 흡수되는 파장의 광을 미리 차단한다.Referring to FIG. 7, first, as shown in FIG. 5, after the support substrate 31 is formed, the entire object including the gallium nitride substrate 11 is placed in the water tank 100 containing the solution 110 of KOH or NaOH. . Meanwhile, light is irradiated through the gallium nitride substrate 11 using the UV lamp 40. At this time, except for the light L2 having the wavelength to be absorbed by the sacrificial layer 15 among the light L1 generated by the UV lamp 40, the light having the wavelength to be absorbed by the gallium nitride substrate 11 is filtered by the filter 45. Filter in advance using. The filter 45 may be formed by, for example, growing a gallium nitride layer 43 on the sapphire substrate 41. Therefore, the gallium nitride layer 43 blocks light of the wavelength absorbed by the gallium nitride substrate 11 in advance.

이에 따라, 질화갈륨 기판(11)을 투과하는 광(L2)이 수조(100) 내의 질화갈륨 기판(11)을 통해 희생층(15)에 조사된다. 희생층(15)은 홈(19)의 내벽에 측면이 노출되어 있으며, 또한 상기 광(L2)을 흡수한다. 이에 따라, 홈(19) 내에 침투한 KOH 또는 NaOH 용액(110)에 의해 희생층(15)이 식각된다.Accordingly, the light L2 passing through the gallium nitride substrate 11 is irradiated to the sacrificial layer 15 through the gallium nitride substrate 11 in the water tank 100. The sacrificial layer 15 has side surfaces exposed to the inner wall of the groove 19 and absorbs the light L2. Accordingly, the sacrificial layer 15 is etched by the KOH or NaOH solution 110 penetrating into the groove 19.

상기 UV 램프(40) 대신 특정 파장의 광, 즉, 질화갈륨 기판(11)을 투과하고 희생층(15)에 흡수되는 파장의 광을 방출하는 레이저 또는 발광 다이오드를 이용하여 광을 조사할 수도 있다.Instead of the UV lamp 40, light may be irradiated using a laser or a light emitting diode that transmits light having a specific wavelength, that is, a gallium nitride substrate 11 and emits light having a wavelength absorbed by the sacrificial layer 15. .

본 실시예에 따르면, 기판(11) 상에 홈(19)이 형성되기 때문에 희생층(15)이 기판(11)의 가장자리 영역뿐만 아니라 내측 영역에서도 식각된다. 따라서, 기판(11)의 크기가 상대적으로 큰 경우에도, 질화갈륨 기판(11)을 반도체 적층 구조체(30)로부터 쉽게 분리할 수 있다. 나아가, 홈(19)과 홈(19) 사이의 간격을 조절함으로써 희생층(15)의 각 시간을 적당히 조절할 수 있다.According to the present exemplary embodiment, since the grooves 19 are formed on the substrate 11, the sacrificial layer 15 is etched in the inner region as well as the edge region of the substrate 11. Therefore, even when the size of the substrate 11 is relatively large, the gallium nitride substrate 11 can be easily separated from the semiconductor laminate structure 30. Furthermore, each time of the sacrificial layer 15 may be appropriately adjusted by adjusting the gap between the groove 19 and the groove 19.

상기 질화갈륨 기판(11)이 제거된 후, 앞서 설명한 바와 같이, 제2 질화갈륨층(17)이 제거될 수 있다. 이에 따라, n형 반도체층(21) 표면이 노출되며, 이 n형 반도체층(21)을 부분적으로 식각하여 거칠어진 표면 또는 요철 패턴을 형성할 수도 있다. 또한, 상기 n형 반도체층(21) 상에 투명 산화물층(도 1의 35)을 증착하고 이를 패터닝하여 요철패턴을 형성할 수도 있다. 그 후, n 전극패드(37) 및 본딩 패드(39)가 형성될 수 있으며, 개별 발광 다이오드로 분할함으로써 도 1의 발광 다이오드가 완성된다.After the gallium nitride substrate 11 is removed, as described above, the second gallium nitride layer 17 may be removed. Accordingly, the surface of the n-type semiconductor layer 21 is exposed, and the n-type semiconductor layer 21 may be partially etched to form a rough surface or an uneven pattern. In addition, an uneven pattern may be formed by depositing and patterning a transparent oxide layer (35 in FIG. 1) on the n-type semiconductor layer 21. Thereafter, the n electrode pad 37 and the bonding pad 39 may be formed, and the light emitting diode of FIG. 1 is completed by dividing into individual light emitting diodes.

종래 사파이어 기판을 성장 기판으로 사용할 경우, 사파이어 기판은 그 위에 성장된 반도체층들과 물성이 다르기 때문에, 기판과 반도체층들 사이의 계면을 이용하여 사파이어 기판이 쉽게 분리될 수 있다. 그러나, 질화갈륨 기판(11)을 성장기판으로 사용한 경우, 질화갈륨 기판(11)과 그 위에 성장된 반도체층들(21, 23, 25)은 동종의 재료이므로, 기판(11)과 반도체층들(21, 23, 25) 사이의 계면을 이용하여 기판(11)을 분리하는 것이 곤란하다.When the conventional sapphire substrate is used as a growth substrate, since the sapphire substrate has different physical properties from those of the semiconductor layers grown thereon, the sapphire substrate can be easily separated by using an interface between the substrate and the semiconductor layers. However, when the gallium nitride substrate 11 is used as a growth substrate, since the gallium nitride substrate 11 and the semiconductor layers 21, 23, 25 grown thereon are the same material, the substrate 11 and the semiconductor layers It is difficult to separate the substrate 11 using the interface between the 21, 23, and 25.

이에 따라, 본 발명에서는 희생층(15)을 이용하여 상기 질화갈륨 기판(11)을 분리한다. 따라서 상기 질화갈륨 기판(11)을 손상시키지 않고 반도체 적층 구조체(30)로부터 분리할 수 있다. 분리된 질화갈륨 기판(11)은 손상되지 않기 때문에 성장기판으로 재사용될 수 있다.Accordingly, in the present invention, the gallium nitride substrate 11 is separated using the sacrificial layer 15. Therefore, the gallium nitride substrate 11 may be separated from the semiconductor stacked structure 30 without being damaged. Since the separated gallium nitride substrate 11 is not damaged, it can be reused as a growth substrate.

도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.8 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.

도 8을 참조하면, 상기 발광 다이오드는 지지기판(51), 반도체 적층 구조체(30), p 전극층(27a), 절연층(29), n 전극층(47), 본딩 메탈(53), 투명 산화물층(55) 및 p-전극 패드(57)를 포함한다. 또한, 상기 발광 다이오드는 본딩 패드(59)를 포함할 수 있다.Referring to FIG. 8, the light emitting diode includes a support substrate 51, a semiconductor stack 30, a p-electrode layer 27a, an insulating layer 29, an n-electrode layer 47, a bonding metal 53, and a transparent oxide layer. 55 and a p-electrode pad 57. In addition, the light emitting diode may include a bonding pad 59.

여기서, 반도체 적층 구조체(30), 지지기판(51), 본딩 메탈(53), 투명 산화물층(55), 본딩 패드(59)는 도 1의 발광 다이오드와 유사하므로 상세한 설명은 생략한다. 다만, 상기 반도체 적층 구조체(30)는 지지기판(51)의 일부 영역 상에 위치할 수 있다. 즉, 지지기판(51)이 반도체 적층 구조체(30)에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체(30)는 상기 지지기판(51)의 일부 영역 상에 위치한다. 나아가, 상기 반도체 적층 구조체(30)는 p형 반도체층(25) 및 활성층(23)을 관통하는 관통홀(30a)을 갖는다. 하나 이상의 관통홀들(30a)이 형성될 수 있으며, 복수의 관통홀들(30a)이 고르게 분산되어 위치할 수 있다.Here, since the semiconductor laminate structure 30, the support substrate 51, the bonding metal 53, the transparent oxide layer 55, and the bonding pad 59 are similar to those of the light emitting diode of FIG. 1, a detailed description thereof will be omitted. However, the semiconductor laminate 30 may be located on a portion of the support substrate 51. That is, the support substrate 51 has a relatively large area compared to the semiconductor laminate structure 30, and the semiconductor laminate structure 30 is located on a portion of the support substrate 51. In addition, the semiconductor laminate 30 has a through hole 30a penetrating through the p-type semiconductor layer 25 and the active layer 23. One or more through holes 30a may be formed, and the plurality of through holes 30a may be evenly distributed.

한편, p 전극층(27a)은 도 1을 참조하여 설명한 p 전극층(27)과 유사하게 p형 반도체층(25)에 오믹 콘택하며, 반사 금소기층 및 장벽 금속층을 포함할 수 있다. 상기 p 전극층(27a)은 p형 반도체층(25)에 콘택하며, 상기 관통홀(30a)을 노출시키는 개구부를 갖는다.The p-electrode layer 27a may be in ohmic contact with the p-type semiconductor layer 25 similarly to the p-electrode layer 27 described with reference to FIG. 1, and may include a reflective metal layer and a barrier metal layer. The p-electrode layer 27a contacts the p-type semiconductor layer 25 and has an opening that exposes the through hole 30a.

한편, n 전극층(47)은 반도체 적층 구조체(30)와 지지기판(51) 사이에 위치하며, 상기 관통홀(30a)을 통해 n형 반도체층(21)에 전기적으로 접속한다. 상기 n 전극층(47)은 p 전극층(27a), p형 반도체층(25) 및 활성층(23)으로부터 절연되도록 이격되어 위치한다.Meanwhile, the n electrode layer 47 is positioned between the semiconductor laminate structure 30 and the support substrate 51 and electrically connected to the n-type semiconductor layer 21 through the through hole 30a. The n electrode layer 47 is spaced apart from the p electrode layer 27a, the p-type semiconductor layer 25, and the active layer 23.

절연층(29)은 상기 n 전극층(47)과 p 전극층(27a) 사이에 위치하여 상기 n 전극층(47)과 p 전극층(27a)을 이격시킨다. 예컨대, 상기 절연층(29)은 p 전극층(27a)의 하부면을 덮는다. 나아가, 상기 절연층(29)은 관통홀(30a)의 내벽을 덮어 p형 반도체층(25)과 활성층(23)을 n 전극층(47)으로부터 절연시킨다.The insulating layer 29 is disposed between the n electrode layer 47 and the p electrode layer 27a to separate the n electrode layer 47 from the p electrode layer 27a. For example, the insulating layer 29 covers the lower surface of the p electrode layer 27a. In addition, the insulating layer 29 covers the inner wall of the through hole 30a to insulate the p-type semiconductor layer 25 and the active layer 23 from the n electrode layer 47.

한편, 상기 p 전극층(27a)은 반도체 적층 구조체(30)의 하부 영역 바깥으로 연장하며, 상기 p 전극 패드(57)는 상기 연장된 p 전극층(27a) 상에 위치한다.Meanwhile, the p electrode layer 27a extends outside the lower region of the semiconductor stack 30, and the p electrode pad 57 is positioned on the extended p electrode layer 27a.

본 실시예에 따르면, n 전극층(47)이 지지기판(51)과 반도체 적층 구조체(30) 사이에 위치한다. 따라서, 활성층(23)에서 투명 산화물층(55)을 통해 방출되는 광이 도 1과 같은 n 전극 패드(37)에 의해 손실되는 것을 방지할 수 있다. 나아가, 복수의 관통홀들(30a)을 이용할 경우, n 전극층(47)이 n형 반도체층(21)의 다수 지점에서 접촉할 수 있으므로, 발광 다이오드 내부에서 전류를 고르게 분산시킬 수 있다.According to the present embodiment, the n electrode layer 47 is positioned between the support substrate 51 and the semiconductor stacked structure 30. Therefore, it is possible to prevent the light emitted through the transparent oxide layer 55 from the active layer 23 from being lost by the n electrode pad 37 as shown in FIG. 1. Furthermore, when the plurality of through holes 30a are used, the n-electrode layer 47 may contact at a plurality of points of the n-type semiconductor layer 21, so that the current may be evenly distributed in the light emitting diode.

도 9 내지 도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.9 to 12 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to still another embodiment of the present invention.

도 9를 참조하면, 도 2 내지 도 4를 참조하여 설명한 바와 같이, 질화갈륨 기판(11) 상에 제1 질화갈륨층(13), 희생층(15), 제2 질화갈륨층(17)을 성장하고, 홈(19)을 형성하고, 상기 제2 질화갈륨층(17) 상에 n형 반도체층(21), 활성층(23) 및 p형 반도체층(25)을 포함하는 반도체 적층 구조체(30)를 성장한다.Referring to FIG. 9, as described with reference to FIGS. 2 to 4, the first gallium nitride layer 13, the sacrificial layer 15, and the second gallium nitride layer 17 are formed on the gallium nitride substrate 11. A semiconductor laminate structure 30 including a n-type semiconductor layer 21, an active layer 23, and a p-type semiconductor layer 25 on the second gallium nitride layer 17. Grow).

그 후, 상기 반도체 적층 구조체(30) 상에 p 전극층(27a)를 형성한다. 상기 p 전극층(27a)은 개구부를 갖도록 형성된다. 이어서, 상기 반도체 적층 구조체(30)를 패터닝하여 제2 반도체층(25) 및 활성층(23)을 관통하는 관통홀(30a)을 형성한다. 상기 p 전극층(27a)은 상기 관통홀(30a)을 형성한 후에 형성될 수도 있다. 상기 관통홀(30a)은 하나의 발광 다이오드 영역 내에 하나 또는 복수개 형성될 수 있다.After that, a p-electrode layer 27a is formed on the semiconductor laminate 30. The p electrode layer 27a is formed to have an opening. Subsequently, the semiconductor stacked structure 30 is patterned to form a through hole 30a penetrating through the second semiconductor layer 25 and the active layer 23. The p electrode layer 27a may be formed after the through hole 30a is formed. One or more through-holes 30a may be formed in one LED area.

도 10을 참조하면, 상기 p 전극층(27a)을 덮는 절연층(29)이 형성된다. 상기 절연층(29)은 또한 관통홀(30a)의 내벽을 덮을 수 있다. 상기 절연층(29)은 실리콘 산화막이나 실리콘 질화막으로 형성될 수 있으며, 나아가 SiO2와 TiO2를 교대로 증착하여 분포 브래그 반사기가 되도록 형성될 수도 있다. 상기 절연층(29)은 상기 관통홀(30a) 바닥에서 n형 반도체층(21)을 노출시키는 개구부를 갖는다.Referring to FIG. 10, an insulating layer 29 covering the p electrode layer 27a is formed. The insulating layer 29 may also cover the inner wall of the through hole 30a. The insulating layer 29 may be formed of a silicon oxide film or a silicon nitride film, and may be formed to be a distributed Bragg reflector by alternately depositing SiO 2 and TiO 2. The insulating layer 29 has an opening that exposes the n-type semiconductor layer 21 at the bottom of the through hole 30a.

상기 절연층(29) 상에 n 전극층(47)이 형성된다. n 전극층(47)은 관통홀(30a)을 통해 n형 반도체층(21)에 전기적으로 접속된다. 상기 n 전극층(47)에 절연층(29)에 의해 p 전극층(27a)으로부터 전기적으로 절연된다. 또한, 상기 n 전극층(47)은 p형 반도체층(25) 및 활성층(23)으로부터도 이격된다.The n electrode layer 47 is formed on the insulating layer 29. The n electrode layer 47 is electrically connected to the n-type semiconductor layer 21 through the through hole 30a. The n electrode layer 47 is electrically insulated from the p electrode layer 27a by the insulating layer 29. The n electrode layer 47 is also spaced apart from the p-type semiconductor layer 25 and the active layer 23.

그 후, 상기 n 전극층(47) 상에 지지기판(51)이 부착된다. 지지기판(51)은 반도체 적층 구조체(30)와 별도로 제작된 후, 본딩 메탈(53)을 통해 n 전극층(47) 상에 본딩될 수 있다. 이와 달리, 상기 지지기판(51)은 n 전극층(47) 상에서 도금되어 형성될 수 있다. 상기 지지기판(51)은 도전성 기판, 예컨대 금속 또는 반도체 기판일 수 있다.Thereafter, a supporting substrate 51 is attached on the n electrode layer 47. The support substrate 51 may be manufactured separately from the semiconductor stack structure 30, and then bonded to the n electrode layer 47 through the bonding metal 53. Alternatively, the support substrate 51 may be plated on the n electrode layer 47. The support substrate 51 may be a conductive substrate, such as a metal or semiconductor substrate.

도 11을 참조하면, 상기 지지기판(51)이 형성된 후, 도 6을 참조하여 설명한 바와 같이, 상기 질화갈륨 기판(11)이 제거되고, 제2 질화갈륨층(17)이 제거되어 반도체 적층 구조체(30)의 n형 반도체층(21) 표면이 노출된다. Referring to FIG. 11, after the supporting substrate 51 is formed, as described with reference to FIG. 6, the gallium nitride substrate 11 is removed and the second gallium nitride layer 17 is removed to form a semiconductor laminate. The surface of the n-type semiconductor layer 21 of 30 is exposed.

상기 질화갈륨 기판(11)은 도 7을 참조하여 설명한 바와 같이 광 강화 화학 식각 기술을 이용하여 반도체 적층 구조체(30)로부터 분리될 수 있으며, 중복을 피하기 위해 상세한 설명은 생략한다.As described with reference to FIG. 7, the gallium nitride substrate 11 may be separated from the semiconductor stacked structure 30 using light enhanced chemical etching techniques, and detailed descriptions thereof will be omitted to avoid duplication.

도 12를 참조하면, 노출된 n형 반도체층(21) 상에 요철 패턴을 갖는 투명 산화물층(55)이 형성된다. 한편, 상기 반도체 적층 구조체(30)의 일부가 제거되어 p 전극층(27a)이 노출되고, 상기 노출된 p 전극층(27a) 상에 도 8에 도시한 바와 같이 p 전극 패드(57)가 형성된다. 또한, 상기 지지기판(51) 하부에 본딩 패드(59)가 형성될 수 있으며, 개별 발광 다이오드로 분할됨으로써 도 8의 발광 다이오드가 완성된다.Referring to FIG. 12, a transparent oxide layer 55 having an uneven pattern is formed on the exposed n-type semiconductor layer 21. Meanwhile, a portion of the semiconductor stacked structure 30 is removed to expose the p electrode layer 27a, and the p electrode pad 57 is formed on the exposed p electrode layer 27a as shown in FIG. 8. In addition, a bonding pad 59 may be formed below the support substrate 51, and the light emitting diode of FIG. 8 is completed by dividing into individual light emitting diodes.

본 실시예에 따르면, 반도체 적층 구조체(30)와 지지기판(51) 사이에 n 전극층(47)을 배치함으로써 광 방출면에서의 광 손실을 방지할 수 있는 발광 다이오드를 제공할 수 있다.According to the present embodiment, the n-electrode layer 47 is disposed between the semiconductor laminate structure 30 and the support substrate 51 to provide a light emitting diode capable of preventing light loss on the light emitting surface.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments or constructions. Various changes and modifications may be made without departing from the spirit and scope of the invention. have.

Claims (20)

지지기판;
상기 지지기판 상에 위치하고, 질화갈륨 계열의 p형 반도체층, 질화갈륨 계열의 활성층 및 질화갈륨 계열의 n형 반도체층을 포함하는 반도체 적층 구조체;
상기 지지기판과 상기 반도체 적층 구조체 사이에서 상기 p형 반도체층에 오믹 콘택하는 p 전극층;
상기 반도체 적층 구조체 상에 위치하고 요철패턴을 갖는 투명 산화물층을 포함하고,
상기 반도체 적층 구조체는 5×106/㎠ 이하의 전위 밀도를 갖도록 형성된 발광 다이오드.
A support substrate;
A semiconductor stacked structure disposed on the support substrate and including a gallium nitride-based p-type semiconductor layer, a gallium nitride-based active layer, and a gallium nitride-based n-type semiconductor layer;
A p-electrode layer ohmic contacting the p-type semiconductor layer between the support substrate and the semiconductor stacked structure;
A transparent oxide layer disposed on the semiconductor laminate structure and having an uneven pattern,
The semiconductor laminate structure is a light emitting diode formed to have a dislocation density of 5 × 10 6 / ㎠ or less.
청구항 1에 있어서,
상기 반도체 적층 구조체는 질화갈륨 기판 상에 성장된 반도체층들로 형성된 발광 다이오드.
The method according to claim 1,
The semiconductor laminate structure is a light emitting diode formed of semiconductor layers grown on a gallium nitride substrate.
청구항 1에 있어서,
상기 투명 산화물층 상에 위치하여 상기 n형 반도체층에 전기적으로 접속하는 n 전극 패드를 더 포함하는 발광 다이오드.
The method according to claim 1,
And an n electrode pad on the transparent oxide layer and electrically connected to the n-type semiconductor layer.
청구항 1에 있어서,
상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하고, 상기 p형 반도체층 및 활성층을 관통하는 관통홀을 통해 상기 n형 반도체층에 접속된 n 전극층; 및
상기 p 전극층과 상기 n 전극층을 절연시키는 절연층을 더 포함하는 발광 다이오드.
The method according to claim 1,
An n-electrode layer disposed between the support substrate and the semiconductor stack structure and connected to the n-type semiconductor layer through a through hole passing through the p-type semiconductor layer and the active layer; And
The light emitting diode further comprises an insulating layer insulating the p electrode layer and the n electrode layer.
청구항 4에 있어서,
상기 p 전극층에 형성된 p 전극 패드를 더 포함하는 발광 다이오드.
The method of claim 4,
The light emitting diode further comprises a p electrode pad formed on the p electrode layer.
지지기판;
상기 지지기판 상에 위치하고, 질화갈륨 계열의 p형 반도체층, 질화갈륨 계열의 활성층 및 질화갈륨 계열의 n형 반도체층을 포함하는 반도체 적층 구조체;
상기 지지기판과 상기 반도체 적층 구조체 사이에서 상기 p형 반도체층에 오믹 콘택하는 p 전극층;
상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하고, 상기 p형 반도체층 및 활성층을 관통하는 관통홀을 통해 상기 n형 반도체층에 접속된 n 전극층; 및
상기 p 전극층과 상기 n 전극층을 절연시키는 절연층을 포함하고,
상기 반도체 적층 구조체는 5×106/㎠ 이하의 전위 밀도를 갖도록 형성된 발광 다이오드.
A support substrate;
A semiconductor stacked structure disposed on the support substrate and including a gallium nitride-based p-type semiconductor layer, a gallium nitride-based active layer, and a gallium nitride-based n-type semiconductor layer;
A p-electrode layer ohmic contacting the p-type semiconductor layer between the support substrate and the semiconductor stacked structure;
An n-electrode layer disposed between the support substrate and the semiconductor stack structure and connected to the n-type semiconductor layer through a through hole passing through the p-type semiconductor layer and the active layer; And
An insulating layer insulating the p electrode layer and the n electrode layer;
The semiconductor laminate structure is a light emitting diode formed to have a dislocation density of 5 × 10 6 / ㎠ or less.
청구항 6에 있어서,
상기 지지기판 하부에 위치하는 본딩 패드를 더 포함하는 발광 다이오드.
The method of claim 6,
The light emitting diode further comprises a bonding pad located under the support substrate.
청구항 6에 있어서,
상기 p 전극층 상에 형성된 p 전극 패드를 더 포함하는 발광 다이오드.
The method of claim 6,
The light emitting diode further comprises a p electrode pad formed on the p electrode layer.
청구항 6에 있어서,
상기 절연층은 상기 관통홀 내에서 상기 n 전극층을 상기 p형 반도체층 및 활성층으로부터 절연시키는 발광 다이오드.
The method of claim 6,
And the insulating layer insulates the n electrode layer from the p-type semiconductor layer and the active layer in the through hole.
청구항 9에 있어서,
상기 반도체 적층 구조체 상에 위치하고 요철 패턴을 갖는 투명 산화물층을 더 포함하는 발광 다이오드.
The method of claim 9,
The light emitting diode further comprising a transparent oxide layer disposed on the semiconductor laminate structure and having an uneven pattern.
질화갈륨 기판 상에 제1 질화갈륨층, 희생층 및 제2 질화갈륨층을 형성하되, 상기 희생층은 상기 질화갈륨층에 비해 좁은 밴드갭을 갖고,
상기 제2 질화갈륨층 및 희생층을 관통하는 홈을 형성하고,
상기 제2 질화갈륨층 상에 질화갈륨 계열의 반도체층들을 성장시켜 반도체 적층 구조체를 형성하고,
상기 반도체 적층 구조체 상에 지지기판을 형성하고,
상기 희생층을 식각하여 상기 반도체 적층 구조체로부터 상기 질화갈륨 기판을 제거하는 것을 포함하는 발광 다이오드 제조 방법.
Forming a first gallium nitride layer, a sacrificial layer, and a second gallium nitride layer on the gallium nitride substrate, the sacrificial layer having a narrower bandgap than the gallium nitride layer;
Forming a groove penetrating the second gallium nitride layer and the sacrificial layer,
Growing a gallium nitride-based semiconductor layer on the second gallium nitride layer to form a semiconductor laminate structure,
Forming a support substrate on the semiconductor laminate structure,
Etching the sacrificial layer to remove the gallium nitride substrate from the semiconductor laminate.
청구항 11에 있어서,
상기 희생층은 InGaN으로 형성된 발광 다이오드 제조 방법.
The method of claim 11,
The sacrificial layer is formed of InGaN light emitting diode manufacturing method.
청구항 11에 있어서,
상기 희생층을 식각하는 것은 광 강화 화학 식각 기술을 이용하여 수행되는 발광 다이오드 제조 방법.
The method of claim 11,
And etching the sacrificial layer is performed using a light enhanced chemical etching technique.
청구항 13에 있어서,
상기 희생층을 식각하는 것은 KOH 또는 NaOH 용액 내에서 상기 질화갈륨 기판을 통해 상기 희생층에 광을 조사하여 수행되는 발광 다이오드 제조 방법.
The method according to claim 13,
Etching the sacrificial layer is performed by irradiating light to the sacrificial layer through the gallium nitride substrate in a KOH or NaOH solution.
청구항 11에 있어서,
상기 질화갈륨 기판이 제거된 후, 상기 n형 반도체층 상에 요철패턴을 갖는 투명 산화물층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
The method of claim 11,
After the gallium nitride substrate is removed, further comprising forming a transparent oxide layer having an uneven pattern on the n-type semiconductor layer.
청구항 11에 있어서,
상기 지지기판을 형성하기 전에, 상기 반도체 적층 구조체에 오믹 콘택하는 p형 전극층을 형성하는 것을 더 포함하되,
상기 반도체 적층 구조체는 질화갈륨 계열의 n형 반도체층, 질화갈륨 계열의 활성층 및 질화갈륨 계열의 p형 반도체층을 포함하고,
상기 p 전극층은 상기 p형 반도체층에 오믹 콘택하는 발광 다이오드 제조 방법.
The method of claim 11,
Before forming the support substrate, further comprising forming a p-type electrode layer in ohmic contact with the semiconductor laminate structure,
The semiconductor laminate structure includes a gallium nitride-based n-type semiconductor layer, a gallium nitride-based active layer, and a gallium nitride-based p-type semiconductor layer,
The p electrode layer is ohmic contact with the p-type semiconductor layer manufacturing method.
청구항 16에 있어서,
상기 지지기판을 형성하기 전에,
상기 p형 반도체층 및 상기 활성층을 관통하는 관통홀을 형성하고,
상기 관통홀의 내벽 및 상기 p 전극층을 덮는 절연층을 형성하고,
상기 관통홀을 통해 상기 n형 반도체층에 전기적으로 접속하는 n 전극층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
18. The method of claim 16,
Before forming the support substrate,
Forming through holes penetrating the p-type semiconductor layer and the active layer;
Forming an insulating layer covering the inner wall of the through hole and the p electrode layer;
And forming an n electrode layer electrically connected to the n-type semiconductor layer through the through hole.
청구항 17에 있어서,
상기 질화갈륨 기판을 제거한 후, 상기 반도체 적층 구조체의 일부를 제거하여 상기 p 전극층을 노출시키고,
상기 p 전극층 상에 p 전극 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
18. The method of claim 17,
After removing the gallium nitride substrate, a portion of the semiconductor laminate structure is removed to expose the p electrode layer,
And forming a p electrode pad on the p electrode layer.
청구항 11에 있어서,
상기 홈은 메쉬 형상으로 형성되거나 복수개가 스트라이프 형상으로 형성된 발광 다이오드 제조 방법.
The method of claim 11,
The groove is formed in a mesh shape or a plurality of light emitting diode manufacturing method formed in a stripe shape.
청구항 11에 있어서,
상기 지지기판 하부에 본딩 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.
The method of claim 11,
The method of manufacturing a light emitting diode further comprises forming a bonding pad under the support substrate.
KR1020120026879A 2011-12-14 2012-03-16 High efficiency light emitting diode and method of fabricating the same KR20130104921A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120026879A KR20130104921A (en) 2012-03-16 2012-03-16 High efficiency light emitting diode and method of fabricating the same
JP2014547101A JP5956604B2 (en) 2011-12-14 2012-12-13 Light emitting diode
PCT/KR2012/010852 WO2013089459A1 (en) 2011-12-14 2012-12-13 Semiconductor device and method of fabricating the same
CN201280062150.4A CN104025319B (en) 2011-12-14 2012-12-13 Semiconductor device and the method manufacturing semiconductor device
US14/364,281 US20140339566A1 (en) 2011-12-14 2012-12-13 Semiconductor device and method of fabricating the same
JP2015153856A JP6025933B2 (en) 2011-12-14 2015-08-04 Manufacturing method of light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120026879A KR20130104921A (en) 2012-03-16 2012-03-16 High efficiency light emitting diode and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20130104921A true KR20130104921A (en) 2013-09-25

Family

ID=49453672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026879A KR20130104921A (en) 2011-12-14 2012-03-16 High efficiency light emitting diode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20130104921A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042971A (en) * 2015-10-12 2017-04-20 엘지이노텍 주식회사 Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042971A (en) * 2015-10-12 2017-04-20 엘지이노텍 주식회사 Light emitting device

Similar Documents

Publication Publication Date Title
JP6025933B2 (en) Manufacturing method of light emitting diode
JP2014120774A (en) High-efficiency light-emitting diode
KR102022659B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101322927B1 (en) Light emitting diode device and method for fabricating the same
KR101507129B1 (en) Light emitting diode and method for fabricating the same
KR20100005950A (en) Light emitting device and method for fabricating the same
KR20130098760A (en) High efficiency light emitting diode and method of fabricating the same
KR20120039811A (en) High efficiency light emitting diode and method of fabricating the same
KR100889569B1 (en) GaN-based Light Emitting Diode and method for fabricating the same
KR101923671B1 (en) Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
KR101862407B1 (en) Nitride semiconductor light emitting device and Method for fabricating the same
KR101316121B1 (en) Method of fabricating vertical light emitting diode
KR20130104921A (en) High efficiency light emitting diode and method of fabricating the same
KR20140047870A (en) Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same
KR20130104518A (en) Fabrication method of semiconductor light emitting device
KR101923673B1 (en) Method of fabricating gallium nitrded based semiconductor device
KR101899474B1 (en) Method of fabricating high efficiency light emitting diode
KR101138978B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101381989B1 (en) Light emitting diode and method for fabricating the same
KR101078063B1 (en) High efficiency light emitting diode
KR101171328B1 (en) High efficiency light emitting diode
KR101158077B1 (en) High efficiency light emitting diode and method of fabricating the same
KR101154510B1 (en) High efficiency light emitting diode high efficiency light emitting diode
KR20120031586A (en) Vertical structure led device and manufacturing method thereof
KR101138948B1 (en) High efficiency light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application