KR20130103220A - Light emitting device having improved light extraction efficiency and fabrication method for the same - Google Patents

Light emitting device having improved light extraction efficiency and fabrication method for the same Download PDF

Info

Publication number
KR20130103220A
KR20130103220A KR1020120024687A KR20120024687A KR20130103220A KR 20130103220 A KR20130103220 A KR 20130103220A KR 1020120024687 A KR1020120024687 A KR 1020120024687A KR 20120024687 A KR20120024687 A KR 20120024687A KR 20130103220 A KR20130103220 A KR 20130103220A
Authority
KR
South Korea
Prior art keywords
layer
conductive
grooves
cladding layer
light emitting
Prior art date
Application number
KR1020120024687A
Other languages
Korean (ko)
Other versions
KR101910567B1 (en
Inventor
김영욱
김창연
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020120024687A priority Critical patent/KR101910567B1/en
Priority to PCT/KR2012/011257 priority patent/WO2013095037A1/en
Priority to US14/368,268 priority patent/US9236533B2/en
Priority to CN201280064137.2A priority patent/CN104011886B/en
Priority to PCT/KR2013/001734 priority patent/WO2013133593A1/en
Publication of KR20130103220A publication Critical patent/KR20130103220A/en
Priority to US14/980,937 priority patent/US9508909B2/en
Priority to US15/355,219 priority patent/US9991424B2/en
Application granted granted Critical
Publication of KR101910567B1 publication Critical patent/KR101910567B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting diode with improved light extraction efficiency and a manufacturing method thereof are provided to prevent grooves from being extended to a light emitting layer due to an excessive etching process by contacting a part of the bottoms of the grooves with an intrinsic clad layer. CONSTITUTION: A light emitting diode structure which includes a first conductive clad layer (13), a second conductive clad layer (17), and an active layer (15) is formed. The active layer includes a single quantum well structure or a multiple quantum well structure. A defect is formed on the surface of the first conductive clad layer. A plurality of grooves are formed on the surface of the first conductive clad layer by etching the defect. A first electrode (12) is formed on the first conductive clad layer with the grooves.

Description

광추출 효율이 개선된 발광다이오드 및 그 제조방법{Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same}Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same}

본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a light emitting diode.

발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.The light emitting diode includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer disposed between the n-type and p-type semiconductor layers, wherein when a forward electric field is applied to the n- Electrons and holes are injected into the active layer, and electrons injected into the active layer recombine with holes to emit light.

이러한 발광다이오드에서, 활성층에서 발생된 빛을 소자 외부로 추출하는 효율 즉, 광추출 효율은 매우 제한적이다. 이를 개선하기 위해 많은 노력들이 계속되고 있으나, 여전히 만족스러운 광추출 효율은 얻어지고 있지 않다. 따라서, 발광다이오드의 광추출 효율을 개선하는 것이 여전히 큰 과제로 남아 있다.In such a light emitting diode, the efficiency of extracting light generated from the active layer to the outside of the device, that is, the light extraction efficiency is very limited. Many efforts have been made to improve this, but still satisfactory light extraction efficiency has not been obtained. Therefore, improving the light extraction efficiency of the light emitting diode still remains a big problem.

본 발명이 해결하고자 하는 과제는 광추출 효율이 크게 향상된 발광다이오드를 제공함에 있다.The problem to be solved by the present invention is to provide a light emitting diode with greatly improved light extraction efficiency.

상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드 제조방법을 제공한다. 먼저, 제1 도전형 클래드층, 제2 도전형 클래드층, 및 상기 클래드층들 사이에 위치하는 활성층을 구비하는 발광다이오드 구조체를 형성한다. 상기 제1 도전형 클래드층의 표면 내에 결함을 생성한다. 상기 결함을 식각하여 상기 제1 도전형 클래드층의 표면 내에 다수 개의 홈들을 형성한다.One aspect of the present invention to achieve the above object provides a light emitting diode manufacturing method. First, a light emitting diode structure having a first conductive cladding layer, a second conductive cladding layer, and an active layer positioned between the cladding layers is formed. A defect is created in the surface of the first conductivity type clad layer. The defect is etched to form a plurality of grooves in the surface of the first conductive clad layer.

상기 제1 도전형 클래드층의 표면 내에 결함을 생성하는 것은 상기 제1 도전형 클래드층의 표면 내에 불순물을 주입하는 것일 수 있다. 상기 불순물은 제1 도전형 도펀트일 수 있다. 상기 다수 개의 홈들을 형성하는 것은 습식식각법을 사용하여 수행할 수 있다. 상기 습식식각법은 광강화 화학식각(Photo-Enhanced Chemical etching)법인 일 수 있다.Generating a defect in the surface of the first conductive clad layer may be to inject impurities into the surface of the first conductive clad layer. The impurity may be a first conductivity type dopant. Forming the plurality of grooves may be performed using a wet etching method. The wet etching method may be a photo-enhanced chemical etching method.

상기 제1 도전형 클래드층의 표면 내에 결함을 생성함에 있어서, 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 결함의 깊이는 깊어지도록 할 수 있다. 상기 결함은 불순물 주입에 의해 생성되고, 상기 주입된 불순물의 Rp(Projected Range)는 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 이를 위해, 상기 불순물을 주입하기 전에, 상기 제1 도전형 클래드층의 표면 상에 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 두께가 감소하는 마스크층을 형성할 수 있다. In generating a defect in the surface of the first conductive cladding layer, the depth of the defect may be deepened from the central portion of the surface of the first conductive cladding layer toward the outer portion. The defect is generated by impurity implantation, and the projected range (Rp) of the implanted impurity may be deepened from the central portion of the surface of the first conductive clad layer to the outer portion. To this end, before implanting the impurity, it is possible to form a mask layer on the surface of the first conductivity-type cladding layer to reduce the thickness in the outer direction from the center of the surface of the first conductivity-type cladding layer.

상기 제1 도전형 클래드층을 형성하는 것은, 메인 제1 도전형 클래드층을 형성하고, 상기 메인 제1 도전형 클래드층 상에 진성 클래드층을 형성하고, 상기 진성 클래드층 상에 보조 제1 도전형 클래드층을 형성하는 것을 포함할 수 있다. 상기 홈들은 상기 보조 제1 도전형 클래드층 내에 형성될 수 있다. 상기 홈들의 바닥들 중 적어도 일부는 상기 진성 클래드층에 접할 수 있다.Forming the first conductive cladding layer forms a main first conductive cladding layer, forms an intrinsic cladding layer on the main first conductive cladding layer, and an auxiliary first conductive layer on the intrinsic cladding layer. It may include forming a type clad layer. The grooves may be formed in the auxiliary first conductive clad layer. At least some of the bottoms of the grooves may abut the intrinsic clad layer.

상기 제1 도전형 클래드층, 상기 활성층, 및 상기 제2 도전형 클래드층은 성장기판 상에 차례로 형성되고, 상기 결함을 생성하기 전에, 상기 성장기판을 제거하여 상기 제1 도전형 클래드층의 상기 표면을 노출킬 수 있다. 상기 성장기판은 GaN 기판이고, 상기 제1 도전형 클래드층은 GaN층일 수 있다.The first conductive cladding layer, the active layer, and the second conductive cladding layer are sequentially formed on a growth substrate, and before the defect is generated, the growth substrate is removed to remove the growth of the first conductive cladding layer. May expose surfaces. The growth substrate may be a GaN substrate, and the first conductive clad layer may be a GaN layer.

상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 일 예를 제공한다. 상기 발광다이오드는 표면 내에 결함을 따라 식각된 다수 개의 홈들을 구비하는 제1 도전형 클래드층과 제2 도전형 클래드층을 포함한다. 상기 클래드층들 사이에 활성층이 위치한다. 상기 홈들의 바닥부들의 레벨들은 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 낮아질 수 있다.Another aspect of the present invention to provide the above object provides an example of a light emitting diode. The light emitting diode includes a first conductive cladding layer and a second conductive cladding layer having a plurality of grooves etched along a defect in a surface thereof. An active layer is positioned between the clad layers. The levels of the bottom portions of the grooves may be lowered in the outward direction from the center of the surface of the first conductive clad layer.

상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 다른 예를 제공한다. 상기 발광다이오드는 표면 내에 다수 개의 홈들과 상기 홈들에 의해 정의되는 돌출부들을 구비하는 제1 도전형 클래드층, 및 제2 도전형 클래드층을 갖는다. 상기 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층의 내부의 불순물의 농도에 비해 높다. 상기 클래드층들 사이에 활성층이 위치한다.Another aspect of the present invention provides another example of the light emitting diode to achieve the above object. The light emitting diode has a first conductive clad layer and a second conductive clad layer having a plurality of grooves and protrusions defined by the grooves in a surface thereof. The concentration of impurities in the protrusions is higher than the concentration of impurities in the first conductive clad layer. An active layer is positioned between the clad layers.

본 발명에 따르면, 홈들 및 이에 의해 정의되는 돌출부들 즉, 거칠기로 인해 활성층로부터 발생되는 광자가 외부로 탈출할 수 있는 확률은 증가될 수 있다. 그 결과, 광 추출 효율이 향상될 수 있다.According to the present invention, the probability that photons generated from the active layer due to the grooves and the protrusions defined therein, that is, the roughness, can escape to the outside can be increased. As a result, the light extraction efficiency can be improved.

상기 홈들의 바닥들 중 적어도 일부는 진성 클래드층에 접할 수 있다. 이 경우, 예상치 못한 식각의 과도한 진행에 의해 상기 홈들이 상기 발광층에 이르는 것을 방지할 수 있어, 소자 효율 저하를 막을 수 있다.At least some of the bottoms of the grooves may abut the intrinsic clad layer. In this case, the grooves may be prevented from reaching the light emitting layer due to an unexpected excessive progress of etching, thereby preventing deterioration of device efficiency.

한편, 제1 도전형 클래드층의 표면 내에 제1 도전형 도펀트를 주입함에 의해 상기 홈들을 형성한 경우, 상기 홈들을 형성하기 위한 식각 후 잔존하는 돌출부들 내의 제1 도전형 도펀트의 농도는 증가될 수 있다. 이 때, 상기 제1 도전형 클래드층에 접속하는 제1 전극과 상기 돌출부들 사이의 오믹 접합은 향상될 수 있다.On the other hand, when the grooves are formed by injecting the first conductivity type dopant into the surface of the first conductivity type cladding layer, the concentration of the first conductivity type dopant in the remaining protrusions after etching to form the grooves may be increased. Can be. In this case, the ohmic bonding between the first electrode connected to the first conductive clad layer and the protrusions may be improved.

상기 결함들의 깊이는 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어지도록 형성하는 경우, 상기 홈들의 바닥부들의 레벨들은 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 낮아질 수 있다. 이 경우, 발광다이오드의 상부면은 중앙부에서 외곽부 방향으로 경사를 가질 수 있다. 따라서, 광 확산이 증가될 수 있는 데, 이러한 발광다이오드는 조명에 적합할 수 있다.When the depths of the defects are formed to be deep in the outer direction from the center of the surface of the first conductive clad layer, the levels of the bottom portions of the grooves may be lowered in the outer direction from the center of the surface of the first conductive clad layer. Can be. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, such a light emitting diode may be suitable for illumination.

성장기판이 GaN 기판이고 상기 제1 도전형 클래드층이 GaN층인 경우에, 상기 제1 도전형 클래드층 내에는 결함이 거의 없을 수 있다. 따라서, 상기 제1 도전형 클래드층의 표면 내에 결함의 식각에 의해 형성된 홈들을 형성하기 위해서는 상술한 바와 같은 결함을 추가적으로 생성하는 것이 유리하다.When the growth substrate is a GaN substrate and the first conductivity type cladding layer is a GaN layer, there may be almost no defect in the first conductivity type cladding layer. Therefore, in order to form grooves formed by etching the defect in the surface of the first conductivity type clad layer, it is advantageous to further generate the defect as described above.

도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
2A to 2C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
4A to 4C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms.

본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.Where a layer is referred to herein as "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. In the present specification, directional expressions of the upper side, the upper side, the upper side, and the like can be understood as meaning lower, lower (lower), lower, and the like. That is, the expression of the spatial direction should be understood in a relative direction, and it should not be construed as definitively as an absolute direction. In addition, in this specification, "first" or "second" should not be construed as limiting the elements, but merely as terms for distinguishing the elements.

또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Further, in the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like reference numerals designate like elements throughout the specification.

도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 1a을 참조하면, 성장기판(10) 상에 보조 제1 도전형 클래드층(13a), 진성 클래드층(14), 및 메인 제1 도전형 클래드층(13b)을 형성한다. 상기 보조 제1 도전형 클래드층(13a)과 상기 메인 제1 도전형 클래드층(13b)은 제1 도전형 클래드층(13)을 형성한다. 이 후, 상기 제1 도전형 클래드층(13) 상에 활성층(15)과 제2 도전형 클래드층(17)을 차례로 형성한다. 상기 제1 도전형 클래드층(13), 활성층(15), 및 제2 도전형 클래드층(17)은 발광구조체(LS)를 형성할 수 있다.Referring to FIG. 1A, the auxiliary first conductive cladding layer 13a, the intrinsic cladding layer 14, and the main first conductive cladding layer 13b are formed on the growth substrate 10. The auxiliary first conductive cladding layer 13a and the main first conductive cladding layer 13b form a first conductive cladding layer 13. Thereafter, the active layer 15 and the second conductive cladding layer 17 are sequentially formed on the first conductive cladding layer 13. The first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may form a light emitting structure LS.

상기 성장기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 구체적으로 상기 성장기판(10)은 GaN 기판일 수 있다.The growth substrate 10 may be formed of a material such as sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN) Ga 2 O 3 ), or a silicon substrate. Specifically, the growth substrate 10 may be a GaN substrate.

상기 메인 및 보조 제1 도전형 클래드층들(13a, 13b) 즉, 제1 도전형 클래드층(13)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제1 도전형 클래드층(13)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, x+y≤1)층에 n형 도펀드로서 Si가 도핑된 층일 수 있다. 구체적으로, 상기 제1 도전형 클래드층(13)은 Si가 도핑된 GaN층일 수 있다. 이와는 달리, 상기 제1 도전형 클래드층(13)은 서로 다른 조성을 갖는 복수의 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, x+y≤1)층들을 구비할 수도 있다. 상기 성장기판(10)이 GaN 기판이고 상기 제1 도전형 클래드층(13)이 GaN층인 경우에, 다른 종류의 성장기판(10)을 사용하는 경우에 비해 격자결함이 크게 줄어든 고품질의 상기 제1 도전형 클래드층(13)을 얻을 수 있다.The main and auxiliary first conductive cladding layers 13a and 13b, that is, the first conductive cladding layer 13 may be a nitride based semiconductor layer and may be a layer doped with an n-type dopant. As an example, the first conductive type cladding layer 13 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, x + y≤1) n -type layer in FIG. Si may be a doped layer as a fund. Specifically, the first conductive cladding layer 13 may be a Si-doped GaN layer. Alternatively, the first conductive type cladding layer 13 are to each other a plurality of In x Al y Ga 1 -x- y N having different compositions (0≤x≤1, 0≤y≤1, x + y≤1) It may be provided with layers. In the case where the growth substrate 10 is a GaN substrate and the first conductive cladding layer 13 is a GaN layer, the first high quality first lattice defect is greatly reduced as compared with the case of using another growth substrate 10. The conductive cladding layer 13 can be obtained.

상기 진성 클래드층(14)은 도펀트가 도핑되지 않은 클래드층으로서 질화물계 반도체층일 수 있고, 구체적으로 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, x+y≤1)층일 수 있으며, 일 예로서 GaN층일 수 있다. 구체적으로, 상기 진성 클래드층(14)은 도펀트를 제외하고는 상기 제1 도전형 클래드층(13)과 동일한 조성을 가질 수 있다. 경우에 따라서는, 상기 진성 클래드층(14)은 생략될 수 도 있다.The intrinsic cladding layer 14 may be a nitride-based semiconductor layer as a clad layer dopant is not doped, particularly In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, x + y ≦ 1) layer, and as an example, a GaN layer. Specifically, the intrinsic cladding layer 14 may have the same composition as the first conductive cladding layer 13 except for the dopant. In some cases, the intrinsic clad layer 14 may be omitted.

상기 활성층(15)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 상기 활성층(15)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다.The active layer 15 may be a layer In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), a single quantum well structure or a multiple quantum well It may have a multi-quantum well (MQW). As an example, the active layer 15 may have a single quantum well structure of an InGaN layer or an AlGaN layer, or a multiple quantum well structure of a multilayer structure of InGaN / GaN, AlGaN / (In) GaN, or InAlGaN / .

상기 제2 도전형 클래드층(17) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제2 도전형 클래드층(17)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 구체적으로, 상기 제2 도전형 클래드층(17)은 Mg가 도핑된 GaN층일 수 있다. 이와는 달리, 상기 제2 도전형 클래드층(17)은 서로 다른 조성을 갖는 복수의 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층들을 구비할 수도 있다. 상기 제1 도전형 클래드층(13), 상기 진성 클래드층(14), 상기 활성층(15), 및 상기 제2 도전형 클래드층(17)은 MOCVD법 또는 MBE법을 사용하여 형성할 수 있다.The second conductivity type cladding layer 17 may also be a nitride semiconductor layer and may be a layer doped with a p-type dopant. As an example, the second conductive cladding layer 17 may be formed of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + It may be a layer doped with Mg or Zn as a fund. Specifically, the second conductive clad layer 17 may be a Mg-doped GaN layer. Alternatively, the second conductive type cladding layer 17 are to each other a plurality of In x Al y Ga 1 -x- y N (0≤x≤1 having different compositions, 0≤y≤1, 0≤x + y≤ 1) may be provided with layers. The first conductive cladding layer 13, the intrinsic cladding layer 14, the active layer 15, and the second conductive cladding layer 17 may be formed using a MOCVD method or an MBE method.

상기 보조 제1 도전형 클래드층(13a)을 형성하기 전에 상기 성장기판(10) 상에 버퍼층(미도시)을 형성할 수 있다. 상기 버퍼층은 ZnO층, AlxGa1 - xN(0≤x≤1)층 또는 CrN층일 수 있다. 상기 성장기판(10)이 GaN 기판이고 상기 제1 도전형 클래드층(13)이 GaN층인 경우에, 상기 버퍼층은 생략될 수 있다.Before forming the auxiliary first conductive cladding layer 13a, a buffer layer (not shown) may be formed on the growth substrate 10. The buffer layer may be a ZnO layer, an Al x Ga 1 - x N (0 ≦ x ≦ 1) layer, or a CrN layer. When the growth substrate 10 is a GaN substrate and the first conductive clad layer 13 is a GaN layer, the buffer layer may be omitted.

상기 제2 도전형 클래드층(17) 상에 상기 제2 도전형 클래드층(17)에 오믹 접촉된 오믹 접촉층(19)을 형성한다. 이를 위해, 상기 제2 도전형 클래드층(17) 상에 도전층을 적층하고 열처리할 수 있다. 상기 오믹 접촉층(19)은 Pt층, Pt 합금층, Ni층, Ni 합금층, 또는 이들의 다중층일 수 있다.An ohmic contact layer 19 ohmically contacted with the second conductive clad layer 17 is formed on the second conductive clad layer 17. To this end, a conductive layer may be stacked on the second conductive clad layer 17 and heat-treated. The ohmic contact layer 19 may be a Pt layer, a Pt alloy layer, a Ni layer, a Ni alloy layer, or a multilayer thereof.

상기 오믹 접촉층(19) 상에 지지기판(20)을 접합시킬 수 있다. 상기 지지기판(20)을 접합시키기 전에, 상기 오믹 접촉층(19)와 상기 지지기판(20) 사이에 열압착 본딩층(thermo-compressive bonding layer) 또는 공융 접합층(eutectic bonding layer)등의 접합층을 형성할 수 있다. 상기 지지기판(20)은 Si, GaAs, GaP, 또는 InP와 같은 반도체 기판, 또는 Cu 또는 W과 같은 금속 기판일 수 있다. 이와는 달리, 상기 지지기판(20)은 상기 오믹 접촉층(19) 상에 전기도금법을 사용하여 형성한 도금기판일 수 있다.The support substrate 20 may be bonded to the ohmic contact layer 19. Prior to bonding the supporting substrate 20, a bonding such as a thermo-compressive bonding layer or an eutectic bonding layer between the ohmic contact layer 19 and the supporting substrate 20 is performed. A layer can be formed. The support substrate 20 may be a semiconductor substrate such as Si, GaAs, GaP, or InP, or a metal substrate such as Cu or W. Alternatively, the support substrate 20 may be a plated substrate formed on the ohmic contact layer 19 by using an electroplating method.

도 1b를 참조하면, 상기 성장기판(10)을 제거하여 상기 제1 도전형 클래드층(13)의 표면을 노출시킬 수 있다. 일 예로서, 상기 성장기판(10)이 사파이어 기판인 경우에 LLO(Laser Lift-Off)법을 사용하여 상기 성장기판(10)을 제거할 수 있다. 다른 예로서, 상기 성장기판(10)이 GaN 기판인 경우에는 상기 GaN 기판은 그라인딩에 의해 제거될 수 있다.Referring to FIG. 1B, the growth substrate 10 may be removed to expose the surface of the first conductive clad layer 13. For example, when the growth substrate 10 is a sapphire substrate, the growth substrate 10 may be removed using an LLO (Laser Lift-Off) method. As another example, when the growth substrate 10 is a GaN substrate, the GaN substrate may be removed by grinding.

도 1c를 참조하면, 상기 성장기판(10)의 제거에 의해 노출된 상기 제1 도전형 클래드층(13)의 표면 상에 마스크층(M)을 형성할 수 있다. 상기 마스크층(M)은 실리콘 산화막 또는 실리콘 질화막 등의 절연막이거나, 포토레지스트막일 수 있다.Referring to FIG. 1C, a mask layer M may be formed on a surface of the first conductive cladding layer 13 exposed by removing the growth substrate 10. The mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film.

상기 마스크층(M)을 마스크로 하여 상기 제1 도전형 클래드층(13)의 표면 내에 불순물을 주입할 수 있다. 이를 위해, 상기 마스크층(M)은 상기 불순물이 투과되지 않을 수 있을 정도의 두꺼운 두께를 갖는다. 그 결과, 상기 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수 있다. 그러나, 불순물 주입 외에 다른 방법을 사용하여 상기 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수도 있다. 상기 결함들은 상기 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Impurities may be implanted into the surface of the first conductive cladding layer 13 using the mask layer M as a mask. To this end, the mask layer (M) has a thickness so thick that the impurity may not be transmitted. As a result, defects may be generated in the surface of the first conductive clad layer 13. However, other methods besides impurity implantation may be used to create defects in the surface of the first conductivity type cladding layer 13. The defects may be formed in the auxiliary first conductive cladding layer 13a.

상기 불순물은 상기 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수 있는 것이면 어느 것이라도 사용할 수 있다. 일 예로서, 상기 불순물은 제1 도전형 도펀트일 수 있고, 나아가 상기 제1 도전형 클래드층(13)에 도핑된 제1 도전형 도펀트와 동일할 수 있다. 일 예로서, 상기 제1 도전형 도펀트는 Si(실리콘) 또는 H(수소)일 수 있다.The impurity may be used as long as it can generate defects in the surface of the first conductivity type cladding layer 13. As an example, the impurity may be a first conductivity type dopant and may be the same as the first conductivity type dopant doped in the first conductivity type clad layer 13. As an example, the first conductivity type dopant may be Si (silicon) or H (hydrogen).

도 1d를 참조하면, 상기 마스크층(M)을 제거한다. 이 후, 상기 결함들을 식각하여, 상기 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 전위와 같은 격자결함들은 열역학적으로 불안정하여 상기 식각 과정에서 우선적으로 식각될 수 있다. 상기 제1 도전형 클래드층(13)의 상기 마스크층(M)에 의해 마스킹되었던 부분 내에는 결함들이 생성되지 않으므로 홈들(H)이 거의 형성되지 않을 수 있다. 상기 홈들(H) 및 이에 의해 정의되는 돌출부들(P) 즉, 거칠기로 인해 상기 활성층(15)로부터 발생되는 광자가 외부로 탈출할 수 있는 확률은 증가될 수 있다. 그 결과, 광 추출 효율이 향상될 수 있다.Referring to FIG. 1D, the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive clad layer 13. Lattice defects such as dislocations are thermodynamically unstable and may preferentially be etched during the etching process. Since the defects are not generated in the portion of the first conductive clad layer 13 masked by the mask layer M, the grooves H may be hardly formed. The probability that photons generated from the active layer 15 can escape to the outside due to the grooves H and the protrusions P defined therein, that is, the roughness, may be increased. As a result, the light extraction efficiency can be improved.

습식식각법을 사용하여 상기 홈들(H)을 형성할 수 있다. 이 때, 식각용액은 상기 결함들을 따라 침투하여 상기 결함들을 우선적으로 식각할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학식각(Photo-Enhanced Chemical etching)법일 수 있다. 구체적으로, 전해질 용액 내에 마스크층(M)이 제거된 결과물을 투입한 후 광을 쪼여주어 식각을 진행한다.The grooves H may be formed using a wet etching method. At this time, the etching solution may penetrate along the defects and preferentially etch the defects. As an example, the wet etching method may be a photo-enhanced chemical etching method. Specifically, the resultant after removing the mask layer (M) in the electrolyte solution is injected into the light by etching to proceed.

상기 성장기판(도 1a의 10)이 GaN 기판이고 상기 제1 도전형 클래드층(13)이 GaN층인 경우에, 상기 제1 도전형 클래드층(13) 내에는 결함이 거의 없을 수 있다. 따라서, 상기 제1 도전형 클래드층의 표면 내에 결함의 식각에 의해 형성된 홈들을 형성하기 위해서는 상술한 바와 같은 결함을 추가적으로 생성하는 것이 유리하다.When the growth substrate (10 in FIG. 1A) is a GaN substrate and the first conductive cladding layer 13 is a GaN layer, there may be almost no defect in the first conductive cladding layer 13. Therefore, in order to form grooves formed by etching the defect in the surface of the first conductivity type clad layer, it is advantageous to further generate the defect as described above.

상기 식각은 상기 진성 클래드층(14)에 이르러 정지될 수 있다. 이는 상기 진성 클래드층(14)은 불순물이 포함되지 않아 결함이 거의 없는 박막이므로, 결함을 따라 진행되는 상기 식각은 상기 진성 클래드층(14)에서 정지될 수 있다. 이 때, 상기 홈들(H)의 바닥들 중 적어도 일부는 상기 진성 클래드층(14)에 접할 수 있다. 이 경우, 예상치 못한 식각의 과도한 진행에 의해 상기 홈들(H)이 상기 발광층(15)에 이르는 것을 방지할 수 있어, 소자 효율 저하를 막을 수 있다.The etching can be stopped by reaching the intrinsic clad layer 14. This is because the intrinsic cladding layer 14 is a thin film having almost no defects because it does not contain impurities, and thus the etching proceeding along the defect may be stopped in the intrinsic cladding layer 14. At this time, at least some of the bottoms of the grooves H may be in contact with the intrinsic clad layer 14. In this case, the grooves H may be prevented from reaching the light emitting layer 15 due to an unexpected excessive progress of etching, thereby preventing deterioration of device efficiency.

또한, 상기 제1 도전형 클래드층(13)의 표면, 구체적으로 상기 보조 제1 도전형 클래드층(13a) 내에 불순물을 주입함에 의해 상기 홈들(H)을 형성한 경우, 상기 홈들(H)에 의해 정의된 돌출부들(P) 내의 불순물의 농도는 상기 제1 도전형 클래드층(13) 내부, 구체적으로 상기 메인 제1 도전형 클래드층(13b)의 불순물의 농도에 비해 높을 수 있다.In addition, when the grooves H are formed by implanting impurities into the surface of the first conductive cladding layer 13, specifically, the auxiliary first conductive cladding layer 13a, the grooves H may be formed. The impurity concentration in the protrusions P defined by the impurity may be higher than that of the impurity in the first conductive cladding layer 13, specifically, the main first conductive cladding layer 13b.

도 1e를 참조하면, 상기 홈들(H)이 형성된 제1 도전형 클래드층(13) 상에 제1 전극(12)을 형성할 수 있다. 구체적으로, 상기 마스크(M)에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 제1 전극(12)을 형성할 수 있다. 상기 제1 전극(12)은 Al층, Pt층, Ni층, 또는 Au층일 수 있다. 또한, 상기 지지기판(20)의 하부에 제2 전극(미도시)을 형성할 수 있다. 그러나, 상기 제2 전극을 형성하지 않는 경우에도 상기 지지기판(20) 자체가 제2 전극의 역할을 수행할 수 있다.Referring to FIG. 1E, the first electrode 12 may be formed on the first conductive cladding layer 13 on which the grooves H are formed. In detail, the first electrode 12 may be formed on the portion where the grooves H are not formed by being masked by the mask M. FIG. The first electrode 12 may be an Al layer, a Pt layer, a Ni layer, or an Au layer. In addition, a second electrode (not shown) may be formed under the support substrate 20. However, even when the second electrode is not formed, the support substrate 20 itself may serve as a second electrode.

상기 제1 전극(12)을 형성하기 전에, 상기 제1 도전형 클래드층(13), 구체적으로 상기 마스크(M)에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 절연패턴(11)을 형성할 수 있다. 상기 절연패턴(11)의 폭은 상기 제1 전극(12)의 폭과 같거나 이보다 작을 수 있다. 이 경우, 상기 제1 전극(12)에 전압이 인가될 때 상기 절연패턴(11)의 수직 아래 방향으로는 전압이 차단되므로, 전류 크라우딩이 완화되고 전류 스프레딩이 향상될 수 있다. 상기 절연 패턴(11)은 서로 굴절률이 다른 한 쌍의 절연막들이 교호 적층된 막인 DBR(Distributed Bragg Reflector)일 수 있다. 이 경우, 활성층(15)에서 방출된 광은 상기 제1 전극(12)이 형성되지 않은 영역으로 방출될 수 있는 확률이 높아지므로, 광추출 효율이 더욱 향상될 수 있다.
Before forming the first electrode 12, the insulating pattern 11 is formed on the first conductive cladding layer 13, specifically, the mask M, where the grooves H are not formed. Can be formed. The width of the insulating pattern 11 may be equal to or smaller than the width of the first electrode 12. In this case, when voltage is applied to the first electrode 12, the voltage is cut in the vertical downward direction of the insulating pattern 11, so that current crowding can be alleviated and current spreading can be improved. The insulating pattern 11 may be a distributed bragg reflector (DBR), in which a pair of insulating films having different refractive indices are alternately stacked. In this case, since the light emitted from the active layer 15 has a higher probability of being emitted to a region where the first electrode 12 is not formed, the light extraction efficiency may be further improved.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1e를 참조하여 설명한 발광다이오드 제조방법과 유사하다.2A to 2C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 1A to 1E except as described below.

도 2a를 참조하면, 성장기판(도 1b의 10)의 제거에 의해 노출된 제1 도전형 클래드층(13)의 전체 표면 내에 불순물을 주입할 수 있다. 그 결과, 상기 제1 도전형 클래드층(13)의 전체 표면 내에 결함들이 생성될 수 있다. 그러나, 불순물 주입 외에 다른 방법을 사용하여 상기 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수도 있다. 상기 결함들은 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Referring to FIG. 2A, impurities may be implanted into the entire surface of the first conductive clad layer 13 exposed by removing the growth substrate 10 (FIG. 1B). As a result, defects may be created in the entire surface of the first conductive clad layer 13. However, other methods besides impurity implantation may be used to create defects in the surface of the first conductivity type cladding layer 13. The defects may be formed in the auxiliary first conductivity type clad layer 13a.

도 2b를 참조하면, 상기 결함들을 식각하여, 상기 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 상기 홈들(H)은 습식식각법을 사용하여 형성할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학(PEC)식각법일 수 있다. 상기 식각은 불순물이 포함되지 않아 결함이 거의 없는 박막인 진성 클래드층(14)에 이르러 정지될 수 있다. 따라서, 상기 홈들(H)의 바닥들 중 적어도 일부는 상기 진성 클래드층(14)에 접할 수 있다.Referring to FIG. 2B, the defects are etched to form a plurality of grooves H in the surface of the first conductive clad layer 13. The grooves H may be formed using a wet etching method. As an example, the wet etching method may be a photochemical chemistry (PEC) etching method. The etching may be stopped by reaching the intrinsic cladding layer 14 which is a thin film having almost no defects due to no impurities. Accordingly, at least some of the bottoms of the grooves H may be in contact with the intrinsic clad layer 14.

도 2c를 참조하면, 상기 홈들(H)이 형성된 제1 도전형 클래드층(13) 상에 제1 전극(12)을 형성할 수 있다. 상기 제1 전극(12)을 형성하기 전에, 상기 제1 도전형 클래드층(13) 상에 절연패턴(11)을 형성할 수 있다. 상기 절연패턴(11)의 폭은 상기 제1 전극(12)의 폭과 같거나 이보다 작을 수 있다. Referring to FIG. 2C, the first electrode 12 may be formed on the first conductive clad layer 13 in which the grooves H are formed. Before forming the first electrode 12, an insulating pattern 11 may be formed on the first conductive cladding layer 13. The width of the insulating pattern 11 may be equal to or smaller than the width of the first electrode 12.

상기 절연패턴(11)이 형성되지 않거나 그의 폭이 상기 제1 전극(12)의 폭에 비해 작은 경우, 상기 제1 전극(12)은 상기 홈들(H)에 의해 정의되는 돌출부들(P)에 접할 수 있다. 한편, 상기 제1 도전형 클래드층(13)의 표면 내에 제1 도전형 도펀트를 주입함에 의해 상기 홈들(H)을 형성한 경우, 상기 홈들(H)을 형성하기 위한 식각 후 잔존하는 돌출부들(P) 내의 제1 도전형 도펀트의 농도는 증가될 수 있다. 이 때, 상기 제1 전극(12)과 상기 돌출부들(P) 사이의 오믹 접합은 향상될 수 있다.
When the insulating pattern 11 is not formed or its width is smaller than the width of the first electrode 12, the first electrode 12 is formed in the protrusions P defined by the grooves H. I can come in contact. On the other hand, when the grooves H are formed by injecting a first conductivity type dopant into the surface of the first conductivity type cladding layer 13, protrusions remaining after etching to form the grooves H ( The concentration of the first conductivity type dopant in P) can be increased. In this case, the ohmic junction between the first electrode 12 and the protrusions P may be improved.

도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1e를 참조하여 설명한 발광다이오드 제조방법과 유사하다.3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 1A to 1E except as described below.

도 3a를 참조하면, 제1 도전형 클래드층(13)의 표면 상에 마스크층(M)을 형성할 수 있다. 상기 마스크층(M)은 실리콘 산화막 또는 실리콘 질화막 등의 절연막이거나, 포토레지스트막일 수 있다. 상기 마스크층(M)가 형성된 결과물 상에 불순물을 주입을 실시할 수 있다. Referring to FIG. 3A, a mask layer M may be formed on the surface of the first conductive cladding layer 13. The mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film. An impurity may be implanted onto the resultant product on which the mask layer M is formed.

이 때, 불순물은 상기 마스크층(M)을 투과하여 상기 제1 도전형 클래드층(13)의 표면 내에 주입될 수 있다. 다만, 후술하는 전극을 형성할 영역에서의 마스크층(M)의 두께(Mh1)는 상기 불순물이 투과할 수 없을 정도의 두께로 형성한다. 상기 마스크층(M)은 그의 중앙부가 가장 두꺼운 두께를 갖는 것으로 도시되었으나, 이에 한정되지 않고 상기 마스크층(M)은 후술하는 전극이 형성될 영역에서 가장 두꺼운 두께를 가질 수 있다. 후술하는 전극이 형성되는 영역을 제외하고는, 상기 마스크층(M)은 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 두께(Mh2, Mh3, Mh4)가 감소할 수 있다. 이 경우, 상기 주입된 불순물의 Rp(Projected Range)는 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 이를 위해, 상기 마스크층(M)의 구체적인 두께와 상기 불순물 주입 에너지는 조절될 수 있다. In this case, impurities may be injected into the surface of the first conductive cladding layer 13 through the mask layer M. However, the thickness M h1 of the mask layer M in the region where the electrode will be described later is formed to a thickness such that the impurity cannot penetrate. Although the center of the mask layer M is shown to have the thickest thickness, the present invention is not limited thereto, and the mask layer M may have the thickest thickness in a region where an electrode to be described later is formed. Except for the region where the electrode is to be described later, the mask layer M has a thickness (M h2 , M h3 , M h4 ) reduced from the center of the surface of the first conductive clad layer 13 to the outward direction. can do. In this case, the projected range (Rp) of the implanted impurity may be deepened from the center of the surface of the first conductive clad layer 13 toward the outer portion. To this end, a specific thickness of the mask layer M and the impurity implantation energy may be controlled.

상기 제1 도전형 클래드층(13)의 표면 내에 주입된 불순물들은 결함들을 생성할 수 있다. 상기 주입된 불순물들의 Rp는 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어지므로, 결함들의 깊이 또한 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 상기 결함들은 상기 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Impurities injected into the surface of the first conductivity type cladding layer 13 may generate defects. Since the Rp of the implanted impurities deepens from the surface center portion of the first conductive clad layer 13 to the outer portion, the depth of defects is also from the surface center portion of the first conductive clad layer 13 to the outer portion. Can be deepened. The defects may be formed in the auxiliary first conductive cladding layer 13a.

도 3b를 참조하면, 상기 마스크층(M)을 제거한다. 이 후, 상기 결함들을 식각하여, 상기 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 상기 결함들의 깊이는 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어지도록 형성했으므로, 상기 홈들(H)의 바닥부들의 레벨들은 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 낮아질 수 있다. 이 경우, 발광다이오드의 상부면은 중앙부에서 외곽부 방향으로 경사를 가질 수 있다. 따라서, 광 확산이 증가될 수 있는 데, 이러한 발광다이오드는 조명에 적합하다.Referring to FIG. 3B, the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive clad layer 13. Since the depths of the defects are formed to be deep in the outer direction from the center of the surface of the first conductivity type cladding layer 13, the levels of the bottom portions of the grooves H are formed in the first conductivity type cladding layer 13. It can be lowered from the center of the surface toward the outer portion. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, which is suitable for illumination.

상기 마스크층(M)의 두께가 가장 큰 부분에 의해 마스킹되었던 부분 내에는 결함들이 생성되지 않았으므로 홈들(H)이 거의 형성되지 않을 수 있다. 상기 홈들(H)은 습식식각법을 사용하여 형성할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학(PEC)식각법일 수 있다. 상기 식각은 불순물이 포함되지 않아 결함이 거의 없는 박막인 진성 클래드층(14)에 이르러 정지될 수 있다. 따라서, 상기 홈들(H)의 바닥들 중 적어도 일부 구체적으로, 결함들의 깊이가 가장 깊었던 영역에서 형성된 홈들(H)의 바닥들은 상기 진성 클래드층(14)에 접할 수 있다.Since the defects are not generated in the portion that was masked by the portion having the largest thickness of the mask layer M, the grooves H may be hardly formed. The grooves H may be formed using a wet etching method. As an example, the wet etching method may be a photochemical chemistry (PEC) etching method. The etching may be stopped by reaching the intrinsic cladding layer 14 which is a thin film having almost no defects due to no impurities. Therefore, at least some of the bottoms of the grooves H, in particular, the bottoms of the grooves H formed in the region where the depth of the defects is deepest may contact the intrinsic clad layer 14.

도 3c를 참조하면, 상기 마스크층(M)의 가장 두꺼운 부분에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 제1 전극(12)을 형성할 수 있다. 상기 제1 전극(12)을 형성하기 전에, 상기 제1 도전형 클래드층(13) 상에, 구체적으로 상기 마스크(M)에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 절연패턴(11)을 형성할 수 있다. 상기 절연패턴(11)의 폭은 상기 제1 전극(12)의 폭과 같거나 이보다 작을 수 있다.
Referring to FIG. 3C, the first electrode 12 may be formed on a portion where the grooves H are not formed by being masked by the thickest portion of the mask layer M. Referring to FIG. Before the first electrode 12 is formed, an insulating pattern on the first conductive clad layer 13 is specifically masked by the mask M so that the grooves H are not formed. 11) can be formed. The width of the insulating pattern 11 may be equal to or smaller than the width of the first electrode 12.

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1e를 참조하여 설명한 발광다이오드 제조방법과 유사하다.4A to 4C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 1A to 1E except as described below.

도 4a를 참조하면, 제1 도전형 클래드층(13)의 표면 상에 마스크층(M)을 형성할 수 있다. 상기 마스크층(M)은 실리콘 산화막 또는 실리콘 질화막 등의 절연막이거나, 포토레지스트막일 수 있다. 상기 마스크층(M)가 형성된 결과물 상에 불순물을 주입을 실시할 수 있다. 상기 마스크층(M)은 상기 제1 도전형 클래드층(13)의 표면 중앙부로부터 외곽부로 갈수록 두께(Mh2, Mh3, Mh4)가 감소할 수 있으나, 상기 마스크층(M)의 가장 두꺼운 부분(Mh2)에서도 불순물은 투과되어 상기 제1 도전형 클래드층(13)의 표면 내에 주입될 수 있다. 이 경우, 상기 주입된 불순물의 Rp(Projected Range)는 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 이를 위해, 상기 마스크층(M)의 구체적인 두께와 상기 불순물 주입 에너지는 조절될 수 있다.Referring to FIG. 4A, a mask layer M may be formed on the surface of the first conductive cladding layer 13. The mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film. An impurity may be implanted onto the resultant product on which the mask layer M is formed. The mask layer M may decrease in thickness (M h2 , M h3 , M h4 ) from the center of the surface of the first conductive clad layer 13 to the outer portion, but the thickest of the mask layer M Impurities may also pass through the portion M h2 and be injected into the surface of the first conductive cladding layer 13. In this case, the projected range (Rp) of the implanted impurity may be deepened from the center of the surface of the first conductive clad layer 13 toward the outer portion. To this end, a specific thickness of the mask layer M and the impurity implantation energy may be controlled.

상기 제1 도전형 클래드층(13)의 표면 내에 주입된 불순물들은 결함들을 생성할 수 있다. 상기 주입된 불순물의 Rp는 상기 제1 도전형 클래드층(13)의 표면 중앙부로부터 외곽부로 갈수록 깊어지므로, 결함들의 깊이 또한 상기 제1 도전형 클래드층의 표면 중앙부로부터 외곽부로 갈수록 깊어질 수 있다. 상기 결함들은 상기 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Impurities injected into the surface of the first conductivity type cladding layer 13 may generate defects. Since the Rp of the implanted impurity is deeper from the surface center portion of the first conductive clad layer 13 toward the outer portion, the depth of defects may also be deeper from the surface center portion of the first conductive clad layer 13 to the outer portion. The defects may be formed in the auxiliary first conductive cladding layer 13a.

도 4b를 참조하면, 상기 마스크층(M)을 제거한다. 이 후, 상기 결함들을 식각하여, 상기 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 상기 결함들의 깊이는 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어지도록 형성했으므로, 상기 홈들(H)의 바닥부들의 레벨들은 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 점차 낮아질 수 있다. 이 경우, 발광다이오드의 상부면은 중앙부에서 외곽부 방향으로 경사를 가질 수 있다. 따라서, 광 확산이 증가될 수 있는 데, 이러한 발광다이오드는 조명에 적합할 수 있다.Referring to FIG. 4B, the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive clad layer 13. Since the depths of the defects are formed to be deep in the outer direction from the surface center portion of the first conductivity type cladding layer, the levels of the bottom portions of the grooves H are formed at the surface center portion of the first conductivity type cladding layer 13. It can be gradually lowered in the outward direction. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, such a light emitting diode may be suitable for illumination.

상기 홈들(H)은 습식식각법을 사용하여 형성할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학식각법일 수 있다. 상기 식각은 불순물이 포함되지 않아 결함이 거의 없는 박막인 진성 클래드층(14)에 이르러 정지될 수 있다. 따라서, 상기 홈들(H)의 바닥들 중 적어도 일부 구체적으로, 결함들의 깊이가 가장 깊었던 영역에서 형성된 홈들(H)의 바닥들은 상기 진성 클래드층(14)에 접할 수 있다.The grooves H may be formed using a wet etching method. As an example, the wet etching method may be a photo-enhanced chemical etching method. The etching may be stopped by reaching the intrinsic cladding layer 14 which is a thin film having almost no defects due to no impurities. Therefore, at least some of the bottoms of the grooves H, in particular, the bottoms of the grooves H formed in the region where the depth of the defects is deepest may contact the intrinsic clad layer 14.

도 4c를 참조하면, 상기 홈들(H)이 형성된 제1 도전형 클래드층(13) 상에 제1 전극(12)을 형성할 수 있다. 상기 제1 전극(12)을 형성하기 전에, 상기 제1 도전형 클래드층(13) 상에 절연패턴(11)을 형성할 수 있다. 상기 절연패턴(11)의 폭은 상기 제1 전극(12)의 폭과 같거나 이보다 작을 수 있다. Referring to FIG. 4C, the first electrode 12 may be formed on the first conductive cladding layer 13 on which the grooves H are formed. Before forming the first electrode 12, an insulating pattern 11 may be formed on the first conductive cladding layer 13. The width of the insulating pattern 11 may be equal to or smaller than the width of the first electrode 12.

상기 절연패턴(11)이 형성되지 않거나 그의 폭이 상기 제1 전극(12)의 폭에 비해 작은 경우, 상기 제1 전극(12)은 상기 홈들(H)에 의해 정의되는 돌출부들(P)에 접할 수 있다. 한편, 상기 제1 도전형 클래드층(13)의 표면 내에 제1 도전형 도펀트를 주입함에 의해 상기 홈들(H)을 형성한 경우, 상기 홈들(H)을 형성하기 위한 식각 후 잔존하는 돌출부들(P) 내의 제1 도전형 도펀트의 농도는 증가될 수 있다. 이 때, 상기 제1 전극(12)과 상기 돌출부들(P) 사이의 오믹 접합은 향상될 수 있다.When the insulating pattern 11 is not formed or its width is smaller than the width of the first electrode 12, the first electrode 12 is formed in the protrusions P defined by the grooves H. I can come in contact. On the other hand, when the grooves H are formed by injecting a first conductivity type dopant into the surface of the first conductivity type cladding layer 13, protrusions remaining after etching to form the grooves H ( The concentration of the first conductivity type dopant in P) can be increased. In this case, the ohmic junction between the first electrode 12 and the protrusions P may be improved.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, This is possible.

10: 성장기판 13: 제1 도전형 클래드층
15: 활성층 17: 제2 도전형 클래드층
19: 오믹 접촉층 20: 지지기판
12: 전극 14: 진성 클래드층
H: 홈 P: 돌출부
M: 마스크층10: growth substrate 13: first conductivity type cladding layer
15: active layer 17: second conductivity type cladding layer
19: ohmic contact layer 20: supporting substrate
12 electrode 14 intrinsic clad layer
H: Groove P: Protrusion
M: mask layer

Claims (24)

제1 도전형 클래드층, 제2 도전형 클래드층, 및 상기 클래드층들 사이에 위치하는 활성층을 구비하는 발광다이오드 구조체를 형성하는 단계;
상기 제1 도전형 클래드층의 표면 내에 결함을 생성하는 단계; 및
상기 결함을 식각하여 상기 제1 도전형 클래드층의 표면 내에 다수 개의 홈들을 형성하는 단계를 포함하는 발광다이오드 제조방법.Forming a light emitting diode structure having a first conductive cladding layer, a second conductive cladding layer, and an active layer positioned between the cladding layers;
Creating a defect in the surface of the first conductivity type clad layer; And
Etching the defect to form a plurality of grooves in a surface of the first conductive clad layer. 제1항에 있어서,
상기 제1 도전형 클래드층의 표면 내에 결함을 생성하는 것은 상기 제1 도전형 클래드층의 표면 내에 불순물을 주입하는 것인 발광다이오드 제조방법.The method of claim 1,
Generating a defect in the surface of the first conductive cladding layer is a method of manufacturing a light emitting diode injecting impurities into the surface of the first conductive cladding layer. 제2항에 있어서,
상기 불순물은 제1 도전형 도펀트인 발광다이오드 제조방법.The method of claim 2,
The impurity is a light emitting diode manufacturing method of the first conductivity type dopant. 제1항에 있어서,
상기 다수 개의 홈들을 형성하는 것은 습식식각법을 사용하여 수행하는 발광다이오드 제조방법.The method of claim 1,
Forming the plurality of grooves is a light emitting diode manufacturing method using a wet etching method. 제4항에 있어서,
상기 습식식각법은 광강화 화학식각(Photo-Enhanced Chemical etching)법인 발광다이오드 제조방법.5. The method of claim 4,
The wet etching method is a light-emitting diode manufacturing method of photo-enhanced chemical etching (Photo-Enhanced Chemical etching) method. 제1항에 있어서,
상기 제1 도전형 클래드층의 표면 내에 결함을 생성함에 있어서,
상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 결함의 깊이는 깊어지는 발광다이오드 제조방법.The method of claim 1,
In creating a defect in the surface of the first conductivity type cladding layer,
A method of manufacturing a light emitting diode, wherein a depth of a defect deepens from a central portion of a surface of the first conductive clad layer to an outer portion thereof. 제6항에 있어서,
상기 결함은 불순물 주입에 의해 생성되고,
상기 주입된 불순물의 Rp(Projected Range)는 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어지는 발광다이오드 제조방법.The method according to claim 6,
The defect is created by impurity implantation,
Rp (Projected Range) of the implanted impurity is a light emitting diode manufacturing method is deepened from the center surface of the first conductive type cladding layer toward the outer portion. 제7항에 있어서,
상기 불순물을 주입하기 전에,
상기 제1 도전형 클래드층의 표면 상에 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 두께가 감소하는 마스크층을 형성하는 단계를 더 포함하는 발광다이오드 제조방법.The method of claim 7, wherein
Before injecting the impurities,
And forming a mask layer on the surface of the first conductive clad layer, the mask layer having a reduced thickness in the outer direction from the center of the surface of the first conductive clad layer. 제1항에 있어서,
상기 홈들을 형성하기 전 또는 후에,
상기 제1 도전형 클래드층의 표면 상에 전극을 형성하는 단계를 더 포함하는 발광다이오드 제조방법.The method of claim 1,
Before or after forming the grooves,
And forming an electrode on the surface of the first conductive cladding layer. 제9항에 있어서,
상기 전극을 형성하기 전에, 상기 제1 도전형 클래드층의 표면 상에 절연패턴을 형성하는 단계를 더 포함하고,
상기 전극은 상기 절연패턴 상에 형성하는 발광다이오드 제조방법.10. The method of claim 9,
Before forming the electrode, further comprising forming an insulating pattern on the surface of the first conductive cladding layer,
The electrode is a light emitting diode manufacturing method formed on the insulating pattern. 제1항에 있어서,
상기 제1 도전형 클래드층을 형성하는 것은, 메인 제1 도전형 클래드층을 형성하는 단계, 상기 메인 제1 도전형 클래드층 상에 진성 클래드층을 형성하는 단계, 및 상기 진성 클래드층 상에 보조 제1 도전형 클래드층을 형성하는 단계를 포함하고,
상기 홈들은 상기 보조 제1 도전형 클래드층 내에 형성되는 발광다이오드 제조방법.The method of claim 1,
Forming the first conductive cladding layer includes forming a main first conductive cladding layer, forming an intrinsic cladding layer on the main first conductive cladding layer, and assisting the intrinsic cladding layer. Forming a first conductivity type clad layer,
The grooves are formed in the auxiliary first conductive cladding layer. 제11항에 있어서,
상기 홈들의 바닥들 중 적어도 일부는 상기 진성 클래드층에 접하는 발광다이오드 제조방법.12. The method of claim 11,
At least some of the bottoms of the grooves abut the intrinsic clad layer. 제1항에 있어서,
상기 제1 도전형 클래드층, 상기 활성층, 및 상기 제2 도전형 클래드층은 성장기판 상에 차례로 형성되고,
상기 결함을 생성하기 전에, 상기 성장기판을 제거하여 상기 제1 도전형 클래드층의 상기 표면을 노출시키는 단계를 더 포함하는 발광다이오드 제조방법.The method of claim 1,
The first conductive cladding layer, the active layer, and the second conductive cladding layer are sequentially formed on a growth substrate,
And before removing the defect, removing the growth substrate to expose the surface of the first conductive clad layer. 제13항에 있어서,
상기 성장기판은 GaN 기판이고, 상기 제1 도전형 클래드층은 GaN층인 발광다이오드 제조방법.The method of claim 13,
The growth substrate is a GaN substrate, and the first conductive cladding layer is a GaN layer manufacturing method. 표면 내에 결함을 따라 식각된 다수 개의 홈들을 구비하는 제1 도전형 클래드층;
제2 도전형 클래드층; 및
상기 클래드층들 사이에 위치하는 활성층을 구비하는 발광다이오드.A first conductive clad layer having a plurality of grooves etched along the defect in the surface;
A second conductivity type clad layer; And
A light emitting diode comprising an active layer between the cladding layers. 제15항에 있어서,
상기 홈들에 의해 정의되는 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층 내부의 불순물의 농도에 비해 높은 발광다이오드.16. The method of claim 15,
The concentration of impurities in the protrusions defined by the grooves is higher than the concentration of impurities in the first conductive type clad layer. 제16항에 있어서,
상기 불순물은 제1 도전형 도펀트인 발광다이오드.17. The method of claim 16,
The impurity is a light emitting diode of the first conductivity type dopant. 제15항에 있어서,
상기 홈들의 바닥부들의 레벨들은 상기 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 낮아지는 발광다이오드.16. The method of claim 15,
And the levels of the bottom portions of the grooves are lowered toward the outer portion from the center of the surface of the first conductive clad layer. 제15항에 있어서,
상기 제1 도전형 클래드층의 표면은 상기 홈들이 형성된 부분과 상기 홈들이 형성되지 않은 부분을 구비하고,
상기 제1 도전형 클래드층의 상기 홈들이 형성되지 않은 부분 상에 위치하는 전극을 더 포함하는 발광다이오드.16. The method of claim 15,
The surface of the first conductivity type cladding layer has a portion where the grooves are formed and a portion where the grooves are not formed,
The light emitting diode of claim 1, further comprising an electrode disposed on a portion of the first conductive clad layer in which the grooves are not formed. 제15항에 있어서,
상기 홈들이 형성된 부분 상에 위치하는 전극을 더 포함하는 발광다이오드.16. The method of claim 15,
The light emitting diode further comprises an electrode positioned on the portion where the grooves are formed. 제19항 또는 제20항에 있어서,
상기 제1 도전형 클래드층과 상기 전극 사이에 위치하는 절연 패턴을 더 포함하는 발광다이오드.21. The method according to claim 19 or 20,
The light emitting diode further comprises an insulating pattern disposed between the first conductive cladding layer and the electrode. 제15항에 있어서,
상기 제1 도전형 클래드층은 메인 제1 도전형 클래드층과 보조 제1 도전형 클래드층을 포함하고,
상기 발광다이오드는 제1 도전형 클래드층들 사이에 위치하는 진성 클래드층을 더 포함하고,
상기 홈들은 상기 보조 제1 도전형 클래드층 내에 형성되는 발광다이오드.16. The method of claim 15,
The first conductive cladding layer includes a main first conductive cladding layer and an auxiliary first conductive cladding layer.
The light emitting diode further includes an intrinsic clad layer positioned between the first conductive clad layers,
The grooves are formed in the auxiliary first conductive cladding layer. 제22항에 있어서,
상기 홈들의 바닥들의 적어도 일부는 상기 진성 클래드층에 접하는 발광다이오드.The method of claim 22,
At least a portion of the bottoms of the grooves abut the intrinsic clad layer. 표면 내에 다수 개의 홈들과 상기 홈들에 의해 정의되는 돌출부들을 구비하는 제1 도전형 클래드층, 상기 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층의 내부의 불순물의 농도에 비해 높고;
제2 도전형 클래드층; 및
상기 클래드층들 사이에 위치하는 활성층을 구비하는 발광다이오드.A first conductive clad layer having a plurality of grooves in the surface and protrusions defined by the grooves, wherein the concentration of impurities in the protrusions is higher than the concentration of impurities inside the first conductive clad layer;
A second conductivity type clad layer; And
A light emitting diode comprising an active layer between the cladding layers.
KR1020120024687A 2011-12-23 2012-03-09 Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same KR101910567B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120024687A KR101910567B1 (en) 2012-03-09 2012-03-09 Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same
PCT/KR2012/011257 WO2013095037A1 (en) 2011-12-23 2012-12-21 Light-emitting diode and method for manufacturing same
US14/368,268 US9236533B2 (en) 2011-12-23 2012-12-21 Light emitting diode and method for manufacturing same
CN201280064137.2A CN104011886B (en) 2011-12-23 2012-12-21 Light emitting diode and its manufacture method
PCT/KR2013/001734 WO2013133593A1 (en) 2012-03-08 2013-03-05 Light-emitting diode having improved light-extraction efficiency, and production method therefor
US14/980,937 US9508909B2 (en) 2011-12-23 2015-12-28 Light-emitting diode and method for manufacturing same
US15/355,219 US9991424B2 (en) 2011-12-23 2016-11-18 Light-emitting diode and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024687A KR101910567B1 (en) 2012-03-09 2012-03-09 Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same

Publications (2)

Publication Number Publication Date
KR20130103220A true KR20130103220A (en) 2013-09-23
KR101910567B1 KR101910567B1 (en) 2018-10-22

Family

ID=49452676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024687A KR101910567B1 (en) 2011-12-23 2012-03-09 Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same

Country Status (1)

Country Link
KR (1) KR101910567B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015084117A1 (en) * 2013-12-06 2015-06-11 일진엘이디(주) Light emitting diode having multilayer bonding pad
KR20170077506A (en) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 Uv light emitting device and lighting system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762003B1 (en) * 2006-09-22 2007-09-28 삼성전기주식회사 Method of manufacturing vertically structured nitride type light emitting diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015084117A1 (en) * 2013-12-06 2015-06-11 일진엘이디(주) Light emitting diode having multilayer bonding pad
KR20170077506A (en) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 Uv light emitting device and lighting system

Also Published As

Publication number Publication date
KR101910567B1 (en) 2018-10-22

Similar Documents

Publication Publication Date Title
KR100541102B1 (en) Nitride semiconductor light emitting diode and fabrication method thereof
US8502192B2 (en) LED with uniform current spreading and method of fabrication
JP3863177B2 (en) Gallium nitride light emitting device
US8937325B2 (en) Semiconductor device, wafer, method for manufacturing semiconductor device, and method for manufacturing wafer
US8076685B2 (en) Nitride semiconductor device having current confining layer
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
TWI711186B (en) Method for manufacturing deep ultraviolet light emitting element
KR20160065178A (en) Heterostructure including anodic aluminum oxide layer
JP2012169383A (en) Group iii nitride semiconductor light-emitting element and method of manufacturing the same
JP2008118139A (en) Vertical light emitting device and method of manufacturing the same
JP2008171941A (en) Light-emitting element
TW201036204A (en) Light emitting device having pillar structure with hollow structure and the forming method thereof
JP2007043151A (en) Radiation-emitting semiconductor chip
TW201817034A (en) Reflective structure for light emitting devices
KR101507129B1 (en) Light emitting diode and method for fabricating the same
KR101759273B1 (en) OPTOELECTRONIC SEMICONDUCTOR CHIP AND USE OF AN INTERMEDIATE LAYER BASED ON AlGaN
JP2021097148A (en) Semiconductor light-emitting element
KR100897871B1 (en) Light emitting diode and method of fabrication thereof
US10797470B2 (en) Light emitting device and method of manufacturing light emitting device
KR101910567B1 (en) Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same
US20100289036A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
KR20100083879A (en) Light emitting diode and method for fabricating the same
JP2007067209A (en) Nitride-based semiconductor light emitting element and method of manufacturing same
KR20080033721A (en) Light emitting device
KR101303589B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant