WO2013133593A1 - Light-emitting diode having improved light-extraction efficiency, and production method therefor - Google Patents

Light-emitting diode having improved light-extraction efficiency, and production method therefor Download PDF

Info

Publication number
WO2013133593A1
WO2013133593A1 PCT/KR2013/001734 KR2013001734W WO2013133593A1 WO 2013133593 A1 WO2013133593 A1 WO 2013133593A1 KR 2013001734 W KR2013001734 W KR 2013001734W WO 2013133593 A1 WO2013133593 A1 WO 2013133593A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive
electrode
cladding layer
emitting diode
Prior art date
Application number
PCT/KR2013/001734
Other languages
French (fr)
Korean (ko)
Inventor
김창연
김영욱
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120023822A external-priority patent/KR101910565B1/en
Priority claimed from KR1020120024687A external-priority patent/KR101910567B1/en
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Publication of WO2013133593A1 publication Critical patent/WO2013133593A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a light emitting diode.
  • a device in which n-type and p-type electrodes electrically connected to each of the n-type and p-type semiconductor layers is positioned in a vertical direction is called a vertical light-emitting diode.
  • Such vertical light emitting diodes are known to have excellent heat dissipation characteristics and light output. However, there is still a problem that the light output is not sufficient.
  • the problem to be solved by the present invention is to provide a light emitting diode with improved light extraction efficiency.
  • the first conductive clad layer may have a plurality of grooves etched along a defect in an upper surface thereof.
  • the concentration of impurities in the protrusions defined by the grooves may be higher than the concentration of impurities in the first conductive clad layer.
  • the impurity may be a first conductivity type dopant.
  • the first conductive cladding layer may include a main first conductive cladding layer and an auxiliary first conductive cladding layer.
  • An intrinsic clad layer may be positioned between the main first conductive cladding layer and the auxiliary first conductive cladding layer.
  • the grooves may be formed in the auxiliary first conductive clad layer. At least some of the bottoms of the grooves may abut the intrinsic clad layer.
  • the auxiliary first conductivity type clad layer is formed.
  • a light scattering pattern having a refractive index different from that of the auxiliary first conductive clad layer is formed on the auxiliary first conductive clad layer.
  • the main first conductive cladding layer is formed on the light scattering pattern.
  • An active layer is formed on the main first conductive clad layer.
  • a second conductive cladding layer is formed on the active layer.
  • An electrode electrically connected to the auxiliary first conductive cladding layer is formed.
  • the light scattering pattern may be formed to overlap with the electrode.
  • the light scattering pattern may be formed to be limited in a region overlapping with the electrode and a region adjacent thereto.
  • the electrode may include a bonding pad and an extension, and the light scattering pattern may be located in an area overlapping the bonding pad but not in an area overlapping the extension.
  • the width of the opening defined by the light scattering pattern may be narrower than a region in the region overlapping with the electrode does not overlap the electrode.
  • the light scattering pattern may be a film having a plurality of dots, a plurality of lines, or a plurality of through holes.
  • the light scattering pattern may be an insulating layer having a smaller refractive index than the first conductive clad layers.
  • the light scattering pattern may be formed by alternately stacking films having different refractive indices.
  • a defect may be created in an upper surface of the auxiliary first conductive clad layer.
  • the defect may be etched to form a plurality of grooves in an upper surface of the auxiliary first conductive clad layer.
  • Generating a defect in the surface of the auxiliary first conductive cladding layer may be performed by implanting impurities into the surface of the auxiliary first conductive cladding layer.
  • the impurity may be a first conductivity type dopant.
  • Forming the plurality of grooves may be performed using a wet etching method.
  • the wet etching method may be a photo-enhanced chemical etching method.
  • an intrinsic cladding layer may be formed on the auxiliary first conductive cladding layer. At this time, at least some of the bottoms of the grooves may contact the intrinsic clad layer.
  • the auxiliary first conductive cladding layer, the light scattering pattern, the main first conductive cladding layer, the active layer, and the second conductive cladding layer may be sequentially formed on a growth substrate. Before generating the defect, the growth substrate may be removed to expose the top surface of the auxiliary first conductive clad layer.
  • the growth substrate may be a GaN substrate, and the auxiliary first conductive clad layer may be a GaN layer.
  • the width of the opening defined by the light scattering pattern may be smaller than an area not overlapping the first electrode in an area overlapping the first electrode.
  • the light scattering pattern may be disposed to be limited to an area overlapping with the first electrode and an area adjacent to the first electrode, in which case the flow of current overlaps with the first electrode rather than in an area overlapping with the first electrode. It can be larger in areas that do not. Thus, the current spreading in the horizontal direction can be further improved.
  • the probability that photons generated from the active layer can escape to the outside due to the grooves and the protrusions defined therein, that is, the roughness, can be increased.
  • the light extraction efficiency can be improved.
  • FIGS. 1A to 1C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
  • 3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
  • 4A to 4C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
  • 5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
  • FIG. 6 is a layout diagram illustrating a light emitting diode according to an embodiment of the present invention.
  • FIG. 7 is a cross-sectional view taken along cut line III-III ′ of FIG. 6.
  • FIG. 8 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention.
  • FIG. 9 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention.
  • FIG. 10 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention.
  • FIG. 11 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention.
  • FIGS. 1A to 1C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
  • the auxiliary first conductive cladding layer 13a, the light scattering pattern 14, and the main first conductive cladding layer 13b are formed on the growth substrate 10.
  • the auxiliary first conductive cladding layer 13a and the main first conductive cladding layer 13b form a first conductive cladding layer 13.
  • the active layer 15 and the second conductive cladding layer 17 are sequentially formed on the first conductive cladding layer 13.
  • the first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may form the light emitting structure LS.
  • the growth substrate 10 includes sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), gallium oxide (Ga 2 O 3 ), or a silicon substrate.
  • the growth substrate 10 may be a GaN substrate.
  • the main and auxiliary first conductive cladding layers 13a and 13b that is, the first conductive cladding layer 13 may be a nitride based semiconductor layer and may be a layer doped with an n-type dopant.
  • the first conductive cladding layer 13 may be formed of Si as an n-type dopant in an In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) layer. May be a doped layer.
  • the first conductive cladding layer 13 may be a GaN layer doped with Si.
  • the first conductivity type cladding layer 13 has a plurality of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) layers having different compositions. You may. In the case where the growth substrate 10 is a GaN substrate and the first conductivity type cladding layer 13 is a GaN layer, the first conductivity type having higher quality than the case where other types of growth substrates 10 are used has no lattice defects. The clad layer 13 can be obtained.
  • the light scattering pattern 14 may be a material pattern having a refractive index different from that of the first conductive cladding layer 13, for example, a material pattern having a lower refractive index than the first conductive cladding layer 13.
  • the light scattering pattern 14 may be formed using a deposition method and a photolithography etching method.
  • DBR distributed bragg reflector
  • the material and thickness forming the light scattering pattern 14 may be appropriately selected depending on the wavelength characteristics of the light emitted from the active layer 15. Although the cross section of the light scattering pattern 14 is illustrated as a quadrangle, the light scattering pattern 14 is not limited thereto and may be various polygons such as a circle or a triangle.
  • the light scattering pattern 14 defines a region where the light scattering pattern 14 is not formed, that is, a plurality of openings 14h.
  • the main first conductive cladding layer 13b may be epitaxial lateral overgrowth from the auxiliary first conductive cladding layer 13a through the openings 14h of the light scattering pattern 14.
  • lattice defects in the main first conductivity type cladding layer 13b can be further alleviated.
  • the active layer 15 may be an In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) layer, and may have a single quantum well structure or a multi quantum well structure (multi -quantum well (MQW).
  • MQW multi -quantum well
  • the active layer 15 may have a single quantum well structure of an InGaN layer or an AlGaN layer, or a multi-quantum well structure that is a multilayer structure of InGaN / GaN, AlGaN / (In) GaN, or InAlGaN / (In) GaN. have.
  • the second conductive cladding layer 17 may also be a nitride-based semiconductor layer or a layer doped with a p-type dopant.
  • the second conductivity type cladding layer 17 may be a p-type dopant in an In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) layer. It may be a layer doped with Mg or Zn as.
  • the second conductivity type cladding layer 17 may be a GaN layer doped with Mg.
  • the second conductive cladding layer 17 has a plurality of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) layers having different compositions. It may be provided.
  • the first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may be formed using a MOCVD method or an MBE method.
  • a buffer layer (not shown) may be formed on the growth substrate 10.
  • the buffer layer may be a ZnO layer, an Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer, or a CrN layer.
  • the buffer layer may be omitted.
  • An ohmic contact layer 19 in ohmic contact with the second conductive cladding layer 17 is formed on the second conductive cladding layer 17.
  • a conductive layer may be laminated and heat treated on the second conductive cladding layer 17.
  • the ohmic contact layer 19 may be a Pt layer, a Pt alloy layer, a Ni layer, a Ni alloy layer, or multiple layers thereof.
  • the support substrate 20 may be bonded to the ohmic contact layer 19. Before bonding the support substrate 20, a bonding layer such as a thermo-compressive bonding layer or an eutectic bonding layer is formed between the ohmic contact layer 19 and the support substrate 20. can do.
  • the support substrate 20 may be a semiconductor substrate such as Si, GaAs, GaP, or InP, or a metal substrate such as Cu or W.
  • the support substrate 20 may be a plated substrate formed on the ohmic contact layer 19 by using an electroplating method.
  • the growth substrate 10 may be removed to expose the first conductive clad layer 13.
  • the growth substrate 10 may be removed by using a laser lift-off (LLO) method.
  • LLO laser lift-off
  • the GaN substrate may be removed by grinding.
  • the first electrode 12 may be formed on the first conductive cladding layer 13 exposed by removing the growth substrate 10.
  • the first electrode 12 may be an Al layer, a Pt layer, a Ni layer, or an Au layer.
  • a second electrode (not shown) may be formed under the support substrate 20. However, even when the second electrode is not formed, the supporting substrate 20 itself may serve as the second electrode.
  • FIGS. 1A through 2E are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
  • the light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 1A to 1C except as described below.
  • the auxiliary first conductive cladding layer 13a, the intrinsic cladding layer 12, the light scattering pattern 14, and the main first conductive cladding layer 13b are sequentially formed on the growth substrate 10.
  • the auxiliary first conductive cladding layer 13a and the main first conductive cladding layer 13b form a first conductive cladding layer 13.
  • the active layer 15 and the second conductive cladding layer 17 are sequentially formed on the first conductive cladding layer 13.
  • the first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may form the light emitting structure LS.
  • the growth substrate 10, the main and auxiliary first conductive cladding layers 13a and 13b, the light scattering pattern 14, the active layer 15, and the second conductive cladding layer 17 will be described with reference to FIG. 1A. Reference is made to the parts described with reference.
  • the intrinsic cladding layer 12 may be a nitride-based semiconductor layer as a dopant-doped cladding layer, and specifically, In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) may be a layer, for example, a GaN layer. Specifically, the intrinsic clad layer 12 may have the same composition as the first conductive clad layer 13 except for the dopant. In some cases, the intrinsic clad layer 12 may be omitted.
  • the first conductive cladding layer 13, the intrinsic cladding layer 12, the active layer 15, and the second conductive cladding layer 17 may be formed using a MOCVD method or an MBE method.
  • a buffer layer (not shown) may be formed on the growth substrate 10 before the auxiliary first conductive cladding layer 13a is formed.
  • the buffer layer may be omitted.
  • An ohmic contact layer 19 in ohmic contact with the second conductive cladding layer 17 is formed on the second conductive cladding layer 17.
  • a conductive layer may be laminated and heat treated on the second conductive cladding layer 17.
  • the support substrate 20 may be bonded to the ohmic contact layer 19.
  • a bonding layer such as a thermo-compressive bonding layer or an eutectic bonding layer is formed between the ohmic contact layer 19 and the support substrate 20. can do.
  • a bonding layer such as a thermo-compressive bonding layer or an eutectic bonding layer is formed between the ohmic contact layer 19 and the support substrate 20. can do.
  • Detailed descriptions of the buffer layer, the ohmic contact layer 19, and the support substrate 20 will be described with reference to FIG. 1A.
  • the growth substrate 10 may be removed to expose the surface of the first conductive clad layer 13.
  • the growth substrate 10 may be removed by using a laser lift-off (LLO) method.
  • LLO laser lift-off
  • the GaN substrate may be removed by grinding.
  • the mask layer M may be formed on the upper surface of the first conductive clad layer 13 exposed by removing the growth substrate 10.
  • the mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film.
  • Impurity can be implanted into the surface of the first conductivity type cladding layer 13 using the mask layer M as a mask.
  • the mask layer M has a thick thickness such that the impurities may not be transmitted.
  • defects can be created in the surface of the first conductivity type clad layer 13.
  • other methods besides impurity implantation may be used to create defects in the surface of the first conductivity type cladding layer 13. Defects may be formed in the auxiliary first conductivity type clad layer 13a.
  • the impurities may be used as long as they can generate defects in the surface of the first conductivity type cladding layer 13.
  • the impurity may be a first conductivity type dopant and may be the same as the first conductivity type dopant doped in the first conductivity type clad layer 13.
  • the first conductivity type dopant may be Si (silicon) or H (hydrogen).
  • the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive cladding layer 13.
  • Lattice defects such as dislocations are thermodynamically unstable and can be preferentially etched during the etching process. Since defects are not generated in the portion of the first conductive clad layer 13 that has been masked by the mask layer M, the grooves H may be hardly formed. The probability that photons generated from the active layer 15 can escape to the outside due to the grooves H and the protrusions P defined therein, that is, the roughness, may be increased. As a result, the light extraction efficiency can be further improved.
  • the grooves H may be formed using a wet etching method.
  • the etching solution may penetrate along the defects and preferentially etch the defects.
  • the wet etching method may be a photo-enhanced chemical etching method. Specifically, the resultant after removing the mask layer (M) in the electrolyte solution is injected into the light by etching to proceed.
  • the growth substrate (10 in FIG. 1A) is a GaN substrate and the first conductivity type cladding layer 13 is a GaN layer, there may be almost no defect in the first conductivity type cladding layer 13. Therefore, in order to form grooves formed by etching the defect in the surface of the first conductivity type clad layer, it is advantageous to additionally generate the defect as described above.
  • the etching can be stopped by reaching the intrinsic clad layer 12. Since the intrinsic cladding layer 12 is a thin film having almost no defects because it does not contain impurities, the etching proceeding along the defect may be stopped in the intrinsic cladding layer 12. At this time, at least some of the bottoms of the grooves H may be in contact with the intrinsic clad layer 12. In this case, the grooves H may be prevented from reaching the light emitting layer 15 due to an unexpected excessive progress of etching, thereby preventing deterioration of device efficiency.
  • the grooves H are formed by implanting impurities into the surface of the first conductive cladding layer 13, specifically, the auxiliary first conductive cladding layer 13a, the grooves H are defined by the grooves H.
  • the concentration of impurities in the protruding portions P may be higher than the concentration of impurities in the first conductive clad layer 13, specifically, the main first conductive clad layer 13b.
  • the first electrode 32 may be formed on the first conductive clad layer 13 in which the grooves H are formed. Specifically, the first electrode 32 may be formed on the portion where the grooves H are not formed by being masked by the mask M.
  • the first electrode 32 may be an Al layer, a Pt layer, a Ni layer, or an Au layer.
  • a second electrode (not shown) may be formed under the support substrate 20. However, even when the second electrode is not formed, the supporting substrate 20 itself may serve as the second electrode.
  • the insulating pattern 31 may be formed on the first conductive cladding layer 13, specifically, the mask M to form a portion where the grooves H are not formed. Can be.
  • the width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32. In this case, when voltage is applied to the first electrode 32, the voltage is cut in the vertical downward direction of the insulating pattern 31, so that current crowding can be alleviated and current spreading can be improved.
  • the insulating pattern 31 may be a distributed bragg reflector (DBR), in which a pair of insulating films having different refractive indices are alternately stacked. In this case, since the probability that the light emitted from the active layer 15 is emitted to the region where the first electrode 32 is not formed increases, the light extraction efficiency may be further improved.
  • DBR distributed bragg reflector
  • 3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 2A to 2E except for the following description.
  • impurities may be implanted into the entire surface of the first conductive clad layer 13 exposed by removing the growth substrate 10 (FIG. 2B). As a result, defects may be created in the entire surface of the first conductivity type clad layer 13. However, other methods besides impurity implantation may be used to create defects in the surface of the first conductivity type cladding layer 13. The defects may be formed in the auxiliary first conductivity type clad layer 13a.
  • the defects are etched to form a plurality of grooves H in the surface of the first conductive clad layer 13.
  • the grooves H may be formed using a wet etching method.
  • the wet etching method may be a photochemical chemistry (PEC) etching method.
  • PEC photochemical chemistry
  • the etching may be stopped by reaching the intrinsic clad layer 12 which is a thin film having almost no defects due to no impurities. Therefore, at least some of the bottoms of the grooves H may be in contact with the intrinsic clad layer 12.
  • the first electrode 32 may be formed on the first conductive clad layer 13 having the grooves H formed therein.
  • the insulating pattern 31 may be formed on the first conductive cladding layer 13. The width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32.
  • the first electrode 32 may contact the protrusions P defined by the grooves H. Meanwhile, when the grooves H are formed by injecting a first conductivity type dopant into the surface of the first conductivity type cladding layer 13, the protrusions P remaining after etching to form the grooves H remain. The concentration of the first conductivity type dopant in c) may be increased due to the first conductivity type dopant implantation. At this time, the ohmic junction between the first electrode 32 and the protrusions P may be improved.
  • FIGS. 4A to 4C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 2A to 2E except for the following description.
  • a mask layer M may be formed on the surface of the first conductive cladding layer 13.
  • the mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film.
  • An impurity may be implanted onto the resultant product on which the mask layer M is formed.
  • the thickness M h1 of the mask layer M in the region where the electrode will be described later is formed to a thickness such that the impurity cannot penetrate.
  • the mask layer M is illustrated as having the thickest portion in the center thereof, the mask layer M may have the thickest thickness in the region where the electrode to be described later is formed. Except for the region where the electrode is to be described later, the mask layer M may have a thickness M h2 , M h3 , M h4 reduced from the center of the surface of the first conductive clad layer 13 to the outer portion. Can be.
  • Rp Projected Range of the implanted impurity may be deepened from the center of the surface of the first conductive clad layer 13 toward the outer portion. To this end, a specific thickness of the mask layer M and the impurity implantation energy may be controlled.
  • Impurities injected into the surface of the first conductivity type clad layer 13 may generate defects. Since the Rp of the implanted impurities deepens from the center of the surface of the first conductive clad layer 13 to the outer direction, the depth of defects also deepens from the center of the surface of the first conductive clad layer 13 to the outer direction. Can be. The defects may be formed in the auxiliary first conductive cladding layer 13a.
  • the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive cladding layer 13. Since the depths of the defects are formed to be deep in the outer direction from the center of the surface of the first conductivity type cladding layer 13, the levels of the bottom portions of the grooves H are the center of the surface of the first conductivity type cladding layer 13. Can be lowered in the outward direction. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, which is suitable for illumination.
  • the grooves H may hardly be formed.
  • the grooves H may be formed using a wet etching method.
  • the wet etching method may be a photochemical chemistry (PEC) etching method.
  • PEC photochemical chemistry
  • the etching may be stopped by reaching the intrinsic clad layer 12 which is a thin film having almost no defects due to no impurities.
  • the bottoms of the grooves H specifically, the bottoms of the grooves H formed in the region where the depths of the defects are deepest, may contact the intrinsic clad layer 14.
  • the first electrode 32 may be formed on a portion where the grooves H are not formed by being masked by the thickest portion of the mask layer M.
  • the insulating pattern 31 is formed on the first conductive clad layer 13, specifically, masked by the mask M to form the grooves H not formed. Can be formed.
  • the width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32.
  • FIGS. 5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 2A to 2E except for the following description.
  • a mask layer M may be formed on the surface of the first conductive cladding layer 13.
  • the mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film.
  • An impurity may be implanted onto the resultant product on which the mask layer M is formed.
  • the mask layer M may decrease in thickness M h2 , M h3 , M h4 from the surface center portion of the first conductive clad layer 13 toward the outer portion, but the thickest portion M of the mask layer M may be reduced. Also in h2 ), impurities may be penetrated and injected into the surface of the first conductivity-type cladding layer 13.
  • Rp Projected Range of the implanted impurity may be deepened from the central portion of the surface of the first conductive clad layer 13 toward the outer portion.
  • the specific thickness of the mask layer M and the impurity implantation energy may be controlled.
  • Impurities injected into the surface of the first conductivity type clad layer 13 may generate defects. Since the implanted impurity Rp deepens from the surface center portion of the first conductive clad layer 13 toward the outer portion, the depth of defects may also deepen from the surface center portion of the first conductive clad layer 13 toward the outer portion. The defects may be formed in the auxiliary first conductivity type clad layer 13a.
  • the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive cladding layer 13. Since the depths of the defects are formed to be deep in the outer direction from the center of the surface of the first conductivity-type cladding layer, the levels of the bottom portions of the grooves H are the outer portion of the surface of the first conductivity-type cladding layer 13. Direction can be gradually lowered. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, such a light emitting diode may be suitable for illumination.
  • the grooves H may be formed using a wet etching method.
  • the wet etching method may be a photo-enhanced chemical etching method.
  • the etching may be stopped by reaching the intrinsic clad layer 12 which is a thin film having almost no defects due to no impurities. Therefore, at least some of the bottoms of the grooves H, in particular, the bottoms of the grooves H formed in the region where the depth of the defects are deepest may contact the intrinsic clad layer 12.
  • a first electrode 32 may be formed on the first conductive cladding layer 13 on which the grooves H are formed.
  • the insulating pattern 31 may be formed on the first conductive cladding layer 13. The width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32.
  • the first electrode 32 may contact the protrusions P defined by the grooves H. .
  • the grooves H are formed by injecting a first conductivity type dopant into the surface of the first conductivity type cladding layer 13, the protrusions P remaining after etching to form the grooves H remain.
  • the concentration of the first conductivity type dopant in c) may be increased by implantation of the first conductivity type dopant. At this time, the ohmic junction between the first electrode 32 and the protrusions P may be improved.
  • FIG. 6 is a layout diagram illustrating a light emitting diode according to an embodiment of the present invention.
  • FIG. 7 is a cross-sectional view taken along cut line III-III ′ of FIG. 6.
  • the light emitting diode according to the present embodiment is similar to the light emitting diode described with reference to FIGS. 1A to 1C except as described below.
  • the first electrode 32 electrically connected to the first conductive cladding layer 13 is disposed on the first conductive cladding layer 13.
  • the first electrode 32 may include a bonding pad 32a and an extension part 32e extending from the bonding pad 32a.
  • the support substrate 20 is disposed under the second conductive cladding layer 17, and the second conductive cladding layer 17 is ohmic between the second conductive cladding layer 17 and the supporting substrate 20.
  • An ohmic contact layer 19 in contact may be arranged.
  • a second electrode (not shown) may be disposed below the support substrate 20. However, even when the second electrode is not formed, the supporting substrate 20 itself may serve as the second electrode.
  • the first conductive cladding layer 13 has a light scattering pattern 14 therein.
  • the light scattering pattern 14 may scatter light generated from the active layer 15 to improve light extraction efficiency.
  • the light scattering pattern 14 may be a dielectric film having a refractive index different from that of the first conductive cladding layer 13.
  • the plurality of openings 14h may be defined by the light scattering pattern 14.
  • the light scattering pattern 14 may block the flow of current. In other words, the flow of current can be defined in the openings 14h defined by the light scattering pattern 14.
  • the width or area of the opening 14h in the region R overlapping the first electrode 12 may be smaller than that in the region not overlapping the first electrode 32.
  • the current flow in the light emitting structure LS may be greater in the region not overlapping with the first electrode 32 than in the region R overlapping with the first electrode 32. Therefore, current crowding in the region R overlapping the first electrode 32 can be alleviated, so that horizontal current spreading in the light emitting structure LS can be improved.
  • the light generation efficiency in the active layer 15, that is, the internal quantum efficiency may be improved, and the reliability may also be improved.
  • the region R having a smaller width or area of the opening 14h may coincide with the region overlapping the first electrode 32, that is, the vertical lower region of the first electrode 32, but misalignment. In consideration of this, it may be wider than the vertical lower region of the first electrode 32. In other words, the region R having a small width or area of the opening 14h may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto. In addition, unlike shown, the region R having a small width or area of the opening 14h may overlap only the bonding pad 32a except for the extension portion 32e.
  • the light scattering pattern 14 may be a plurality of dots as shown.
  • the dots may have a diameter of 0.5 ⁇ m or more and a height of 0.1 ⁇ m or more.
  • the area between the dots corresponds to the opening 14h defined by the light scattering pattern 14.
  • the widths S1 and S2 of the intervals between the dots located in the region R overlapping the first electrode 32 are the widths S3 of the intervals between the dots located in the region not overlapping the first electrode 32. May be smaller than
  • FIG. 8 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode according to the present embodiment may be similar to the light emitting diode described with reference to FIGS. 6 and 7 except for the following description.
  • the light scattering pattern 14 may be disposed in the region R overlapping the first electrode 32.
  • the light emitted from the region located vertically below the first electrode 32 of the active layer (FIG. 1C or 15 of FIG. 7) was blocked by the first electrode 32.
  • the light scattering pattern 14 by forming the light scattering pattern 14, light emitted from the region located vertically below the first electrode 32 of the active layer (FIG. 1C or 15 of FIG. 7) is scattered by the light scattering pattern 14
  • the first electrode 32 may be emitted to a region where the electrode 32 is not formed. Accordingly, the light extraction efficiency can be improved.
  • the flow of current may be limited to the openings 14h which are regions in which the light scattering pattern 14 is not formed.
  • the light scattering pattern 14 is disposed only in the region R overlapping with the first electrode 32, so that the current flows first than in the region R overlapping with the first electrode 32. It may be larger in an area not overlapping with the electrode 32. Thus, current spreading in the horizontal direction can be improved.
  • the region R in which the light scattering pattern 14 is formed may coincide with the vertical lower region of the first electrode 32, but is wider than the vertical lower region of the first electrode 32 in consideration of misalignment. It may have an area. In other words, the region R in which the light scattering pattern 14 is formed may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto.
  • the light scattering pattern 14 is illustrated as overlapping with the bonding pad 32a and the extension part 32e, the light scattering pattern 14 is not limited thereto, and the light scattering pattern 14 is not formed below the extension part 32e, and the bonding pad 32a is provided. It can also be located at the bottom.
  • FIG. 9 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode according to the present embodiment is similar to the light emitting diode described with reference to FIGS. 1A to 1C, 6, and 7 except for the following description.
  • the light scattering pattern 14 may be a film having a plurality of through holes 14h. At this time, the through holes 14h are openings defined by the light scattering pattern 14.
  • the openings in the region R overlapping with the first electrode 32 may be smaller than those in the region not overlapping with the first electrode 32.
  • the current flow in the light emitting structure can be limited to the through-holes (14h), a region that does not overlap with the first electrode 32 than in the region (R) overlapping with the first electrode (32) The current flow can be greater at. Therefore, the horizontal current spreading in the light emitting structure can be improved.
  • the widths S1 and S2 of the through holes located in the region R overlapping the first electrode 32 may be smaller than the widths S3 of the through holes located in the region not overlapping the first electrode 32.
  • the region R having a smaller width or area of the through holes 14h may coincide with the vertical lower region of the first electrode 32, but considering misalignment, the region of the first electrode 32 It may have a larger area than the vertical lower region.
  • the region R having a small width or area of the through holes 14h may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto.
  • the region R having a small width or area of the through holes 14h may overlap only the bonding pads 32a except for the extension portion 32e.
  • FIG. 10 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode according to the present embodiment may be similar to the light emitting diode described with reference to FIG. 9 except for the following description.
  • the light scattering pattern 14 having the through holes 14h may be limited to the region R overlapping the first electrode 32.
  • a region that does not overlap the first electrode 32 may be opened without the light scattering pattern 14.
  • the light emitted from the region located vertically below the first electrode 32 of the active layer (FIG. 1C or 15 of FIG. 7) is scattered by the light scattering pattern 14 so that the first electrode 32 is not formed. May be released to the non-area. Accordingly, the light extraction efficiency can be improved.
  • the light scattering pattern 14 by arranging the light scattering pattern 14 to be limited to the region R overlapping the first electrode 32, the flow of current is first compared to the region R overlapping the first electrode 32. It may be larger in an area not overlapping with the electrode 12. Thus, current spreading in the horizontal direction can be improved. Further, the region R in which the light scattering pattern 14 is formed may coincide with the vertical lower region of the first electrode 32, but has a larger area than the vertical lower region of the first electrode 32 in view of misalignment. Can be. In other words, the region R in which the light scattering pattern 14 is formed may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto.
  • the light scattering pattern 14 is illustrated as being limited to the region overlapping the bonding pad 32a and the extension part 32e and the region R adjacent thereto, the light scattering pattern 14 is not limited thereto. 32e) may not be formed below and may be located only below the bonding pads 32a.
  • FIG. 11 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode according to the present embodiment is similar to the light emitting diode described with reference to FIGS. 1A to 1C, 6 and 7 except for the following description.
  • the light scattering pattern 14 may be a line pattern.
  • the regions 14h between the line patterns are openings defined by the light scattering pattern 14.
  • the width or area of the opening 14 in the region R overlapping the first electrode 12, that is, the region 14h between the line patterns, may be smaller than that in the region not overlapping the first electrode 32. .
  • the current flow in the light emitting structure may be greater in the region not overlapping with the first electrode 32 than in the region R overlapping with the first electrode 32. Therefore, the horizontal current spreading in the light emitting structure can be improved.
  • the region R having a smaller width or area of the region 14h between the line patterns may coincide with the vertical lower region of the first electrode 32, but considering the misalignment, the first electrode It may be wider than the vertical lower region of 32.
  • the region R having a small width or area of the region 14h between the line patterns may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto.
  • the region R having a small width or area of the through holes 14h may overlap only the bonding pads 32a except for the extension part 32e.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Provided is a light-emitting diode. The light-emitting diode has a first electrically-conductive cladding layer. A light-scattering pattern having a refractive index different from that of the first electrically-conductive cladding layer is positioned in the first electrically-conductive cladding layer. An active layer is positioned below the first electrically-conductive cladding layer. A second electrically-conductive cladding layer is positioned below the active layer. An electrically connecting first electrode is positioned on the first electrically-conductive cladding layer. An electrically connecting second electrode is positioned on the second electrically-conductive cladding layer.

Description

광추출 효율이 개선된 발광다이오드 및 그 제조방법Light emitting diode with improved light extraction efficiency and manufacturing method thereof
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a light emitting diode.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.The light emitting diode includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer positioned between the n-type and p-type semiconductor layers, and a forward electric field is applied to the n-type and p-type semiconductor layers. Electrons and holes are injected into the active layer, and electrons and holes injected into the active layer recombine to emit light.
이러한 발광다이오드에서, 상기 n형 및 p형 반도체층들 각각에 전기적으로 접속하는 n형 및 p형 전극들이 수직 방향으로 위치하는 소자를 수직형 발광다이오드라고 한다. 이러한 수직형 발광다이오드는 방열특성 및 광출력이 우수한 것으로 알려져 있다. 그러나, 여전히 광출력이 충분하지 못한 문제점이 있다.In such a light emitting diode, a device in which n-type and p-type electrodes electrically connected to each of the n-type and p-type semiconductor layers is positioned in a vertical direction is called a vertical light-emitting diode. Such vertical light emitting diodes are known to have excellent heat dissipation characteristics and light output. However, there is still a problem that the light output is not sufficient.
본 발명이 해결하고자 하는 과제는 광추출 효율이 향상된 발광다이오드를 제공함에 있다.The problem to be solved by the present invention is to provide a light emitting diode with improved light extraction efficiency.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 상기 발광다이오드는 제1 도전형 클래드층을 포함한다. 상기 제1 도전형 클래드층 내에 상기 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴이 위치한다. 상기 제1 도전형 클래드층 하부에 활성층이 위치한다. 상기 활성층 하부에 제2 도전형 클래드층이 위치한다. 상기 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극이 위치한다. 상기 제2 도전형 클래드층에 전기적으로 접속하는 제2 전극이 위치한다. One aspect of the present invention to achieve the above object provides a light emitting diode. The light emitting diode includes a first conductive cladding layer. A light scattering pattern having a refractive index different from that of the first conductive clad layer is disposed in the first conductive clad layer. An active layer is positioned below the first conductivity type clad layer. A second conductive cladding layer is positioned below the active layer. A first electrode electrically connected to the first conductive cladding layer is positioned. A second electrode is electrically connected to the second conductive cladding layer.
상기 광산란 패턴은 상기 제1 전극과 중첩하여 위치할 수 있다. 구체적으로, 상기 광산란 패턴은 상기 제1 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치할 수 있다. 상기 제1 전극은 본딩 패드 및 연장부를 구비하고, 상기 광산란 패턴은 본딩 패드 하부에는 위치하나 상기 연장부 하부에는 위치하지 않을 수 있다. The light scattering pattern may be positioned to overlap the first electrode. In detail, the light scattering pattern may be located in a region overlapping with the first electrode and in a region adjacent thereto. The first electrode may include a bonding pad and an extension, and the light scattering pattern may be located below the bonding pad but not below the extension.
상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작을 수 있다. 상기 광산란 패턴은 다수 개의 도트들, 다수 개의 라인들, 또는 다수 개의 관통홀을 구비한 막일 수 있다. 상기 광산란 패턴은 굴절율이 상기 제1 도전형 클래드층에 비해 작은 절연막일 수 있다. 상기 광산란 패턴은 굴절율이 서로 다른 막들이 교호 적층된 것일 수 있다.The width of the opening defined by the light scattering pattern may be smaller than that of the region not overlapping with the first electrode in the region overlapping with the first electrode. The light scattering pattern may be a film having a plurality of dots, a plurality of lines, or a plurality of through holes. The light scattering pattern may be an insulating layer having a smaller refractive index than that of the first conductive cladding layer. The light scattering pattern may be formed by alternately stacking films having different refractive indices.
상기 제1 도전형 클래드층은 상부 표면 내에 결함을 따라 식각된 다수 개의 홈들을 구비할 수 있다. 상기 홈들에 의해 정의되는 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층 내부의 불순물의 농도에 비해 높을 수 있다. 상기 불순물은 제1 도전형 도펀트일 수 있다.The first conductive clad layer may have a plurality of grooves etched along a defect in an upper surface thereof. The concentration of impurities in the protrusions defined by the grooves may be higher than the concentration of impurities in the first conductive clad layer. The impurity may be a first conductivity type dopant.
상기 홈들의 바닥부들의 레벨들은 상기 제1 도전형 클래드층의 상부 표면 중앙부에서 외곽부 방향으로 낮아질 수 있다. 상기 제1 도전형 클래드층의 상부 표면은 상기 홈들이 형성된 부분과 상기 홈들이 형성되지 않은 부분을 구비하고, 상기 제1 전극은 상기 제1 도전형 클래드층의 상기 홈들이 형성되지 않은 부분 상에 위치할 수 있다. 이와는 달리, 상기 제1 전극은 상기 홈들이 형성된 부분 상에 위치할 수 있다. 상기 제1 도전형 클래드층과 상기 제1 전극 사이에 절연 패턴이 위치할 수 있다.Levels of the bottom portions of the grooves may be lowered in the outward direction at the center of the upper surface of the first conductive clad layer. An upper surface of the first conductive clad layer includes a portion where the grooves are formed and a portion where the grooves are not formed, and the first electrode is formed on a portion where the grooves of the first conductive clad layer are not formed. Can be located. Alternatively, the first electrode may be located on a portion where the grooves are formed. An insulating pattern may be located between the first conductive clad layer and the first electrode.
상기 제1 도전형 클래드층은 메인 제1 도전형 클래드층과 보조 제1 도전형 클래드층을 포함할 수 있다. 상기 메인 제1 도전형 클래드층과 상기 보조 제1 도전형 클래드층 사이에 진성 클래드층이 위치할 수 있다. 상기 홈들은 상기 보조 제1 도전형 클래드층 내에 형성될 수 있다. 상기 홈들의 바닥들의 적어도 일부는 상기 진성 클래드층에 접할 수 있다.The first conductive cladding layer may include a main first conductive cladding layer and an auxiliary first conductive cladding layer. An intrinsic clad layer may be positioned between the main first conductive cladding layer and the auxiliary first conductive cladding layer. The grooves may be formed in the auxiliary first conductive clad layer. At least some of the bottoms of the grooves may abut the intrinsic clad layer.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 다른 실시예를 제공한다. 본 실시예에 따른 발광다이오드는 제1 도전형 클래드층을 구비한다. 상기 제1 도전형 클래드층 하부에 활성층이 위치할 수 있다. 상기 활성층 하부에 제2 도전형 클래드층이 위치할 수 있다. 상기 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극이 위치할 수 있다. 상기 제2 도전형 클래드층에 전기적으로 접속하는 제2 전극이 배치될 수 있다. 상기 제1 도전형 클래드층 내에 절연체 패턴이 위치하고, 상기 유전체 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작을 수 있다.One aspect of the present invention to achieve the above object provides another embodiment of the light emitting diode. The light emitting diode according to the present embodiment includes a first conductive cladding layer. An active layer may be located under the first conductive clad layer. A second conductive cladding layer may be positioned below the active layer. A first electrode electrically connected to the first conductive clad layer may be positioned. A second electrode may be arranged to be electrically connected to the second conductive clad layer. An insulator pattern may be disposed in the first conductive cladding layer, and a width of an opening defined by the dielectric pattern may be smaller than a region in which the first electrode overlaps with the first electrode.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 또 다른 실시예를 제공한다. 본 실시예에 따른 발광다이오드는 상부 표면 내에 다수 개의 홈들과 상기 홈들에 의해 정의되는 돌출부들을 구비하는 1 도전형 클래드층을 포함한다. 상기 제1 도전형 클래드층 하부에 활성층이 위치한다. 상기 활성층 하부에 제2 도전형 클래드층이 위치한다. 상기 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층의 내부의 불순물의 농도에 비해 높다.One aspect of the present invention to achieve the above object provides another embodiment of the light emitting diode. The light emitting diode according to the present embodiment includes a one-conductive cladding layer having a plurality of grooves in the upper surface and protrusions defined by the grooves. An active layer is positioned below the first conductivity type clad layer. A second conductive cladding layer is positioned below the active layer. The concentration of impurities in the protrusions is higher than the concentration of impurities in the first conductive clad layer.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 제조방법을 제공한다. 먼저, 보조 제1 도전형 클래드층을 형성한다. 상기 보조 제1 도전형 클래드층 상에 상기 보조 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴을 형성한다. 상기 광산란 패턴 상에 메인 제1 도전형 클래드층을 형성한다. 상기 메인 제1 도전형 클래드층 상에 활성층을 형성한다. 상기 활성층 상에 제2 도전형 클래드층을 형성한다. 상기 보조 제1 도전형 클래드층에 전기적으로 접속하는 전극을 형성한다.Another aspect of the present invention to achieve the above object provides a method of manufacturing a light emitting diode. First, the auxiliary first conductivity type clad layer is formed. A light scattering pattern having a refractive index different from that of the auxiliary first conductive clad layer is formed on the auxiliary first conductive clad layer. The main first conductive cladding layer is formed on the light scattering pattern. An active layer is formed on the main first conductive clad layer. A second conductive cladding layer is formed on the active layer. An electrode electrically connected to the auxiliary first conductive cladding layer is formed.
상기 광산란 패턴은 상기 전극과 중첩하여 위치하도록 형성할 수 있다. 상기 광산란 패턴은 상기 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치하도록 형성할 수 있다. 상기 전극은 본딩 패드 및 연장부를 구비하고, 상기 광산란 패턴은 본딩 패드와 중첩하는 영역에는 위치하나 상기 연장부와 중첩하는 영역에는 위치하지 않을 수 있다. 상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 전극과 중첩하는 영역 내에서가 상기 전극과 중첩하지 않는 영역에 비해 좁을 수 있다. 상기 광산란 패턴은 다수 개의 도트들, 다수 개의 라인들, 또는 다수 개의 관통홀을 구비한 막일 수 있다. The light scattering pattern may be formed to overlap with the electrode. The light scattering pattern may be formed to be limited in a region overlapping with the electrode and a region adjacent thereto. The electrode may include a bonding pad and an extension, and the light scattering pattern may be located in an area overlapping the bonding pad but not in an area overlapping the extension. The width of the opening defined by the light scattering pattern may be narrower than a region in the region overlapping with the electrode does not overlap the electrode. The light scattering pattern may be a film having a plurality of dots, a plurality of lines, or a plurality of through holes.
상기 광산란 패턴은 굴절율이 상기 제1 도전형 클래드층들에 비해 작은 절연막일 수 있다. 상기 광산란 패턴은 굴절율이 서로 다른 막들이 교호 적층된 것일 수 있다.The light scattering pattern may be an insulating layer having a smaller refractive index than the first conductive clad layers. The light scattering pattern may be formed by alternately stacking films having different refractive indices.
상기 보조 제1 도전형 클래드층은 성장기판 상에 형성될 수 있다. 상기 전극을 형성하기 전에, 상기 성장기판을 제거하여 상기 보조 제1 도전형 클래드층을 노출시킬 수 있다. 상기 성장기판은 GaN 기판이고, 상기 보조 제1 도전형 클래드층은 GaN층일 수 있다.The auxiliary first conductive cladding layer may be formed on a growth substrate. Before forming the electrode, the growth substrate may be removed to expose the auxiliary first conductive clad layer. The growth substrate may be a GaN substrate, and the auxiliary first conductive clad layer may be a GaN layer.
상기 전극을 형성하기 전에, 상기 보조 제1 도전형 클래드층의 상부 표면 내에 결함을 생성할 수 있다. 상기 결함을 식각하여 상기 보조 제1 도전형 클래드층의 상부 표면 내에 다수 개의 홈들을 형성할 수 있다. 상기 보조 제1 도전형 클래드층의 표면 내에 결함을 생성하는 것은 상기 보조 제1 도전형 클래드층의 표면 내에 불순물을 주입하여 수행할 수 있다. 상기 불순물은 제1 도전형 도펀트일 수 있다. 상기 다수 개의 홈들을 형성하는 것은 습식식각법을 사용하여 수행할 수 있다. 상기 습식식각법은 광강화 화학식각(Photo-Enhanced Chemical etching)법일 수 있다. Prior to forming the electrode, a defect may be created in an upper surface of the auxiliary first conductive clad layer. The defect may be etched to form a plurality of grooves in an upper surface of the auxiliary first conductive clad layer. Generating a defect in the surface of the auxiliary first conductive cladding layer may be performed by implanting impurities into the surface of the auxiliary first conductive cladding layer. The impurity may be a first conductivity type dopant. Forming the plurality of grooves may be performed using a wet etching method. The wet etching method may be a photo-enhanced chemical etching method.
상기 보조 제1 도전형 클래드층의 상부 표면 중앙부에서 외곽부 방향으로 결함의 깊이는 깊어질 수 있다. 상기 결함은 불순물 주입에 의해 생성되고, 상기 주입된 불순물의 Rp(Projected Range)는 상기 보조 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 이를 위해 상기 불순물을 주입하기 전에, 상기 보조 제1 도전형 클래드층의 상부 표면 상에 상기 보조 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 두께가 감소하는 마스크층을 형성할 수 있다.Depth of the defect may be deepened from the central portion of the upper surface of the auxiliary first conductive clad layer toward the outer portion. The defect is generated by impurity implantation, and the projected range Rp of the implanted impurity may be deepened from the central portion of the surface of the auxiliary first conductive clad layer to the outer portion. To this end, before implanting the impurity, a mask layer having a reduced thickness in the outer direction from the center of the surface of the auxiliary first conductive clad layer may be formed on the upper surface of the auxiliary first conductive clad layer.
상기 전극은 상기 홈들을 형성하기 전 또는 후에, 상기 보조 제1 도전형 클래드층의 표면 상에 형성될 수 있다. 상기 전극을 형성하기 전에, 상기 보조 제1 도전형 클래드층의 표면 상에 절연패턴을 형성할 수 있다. 상기 전극은 상기 절연패턴 상에 형성될 수 있다.The electrode may be formed on the surface of the auxiliary first conductive clad layer before or after the grooves are formed. Before forming the electrode, an insulating pattern may be formed on the surface of the auxiliary first conductive clad layer. The electrode may be formed on the insulating pattern.
상기 광산란 패턴을 형성하기 전에, 상기 보조 제1 도전형 클래드층 상에 진성 클래드층을 형성할 수 있다. 이 때, 상기 홈들의 바닥들 중 적어도 일부는 상기 진성 클래드층에 접할 수 있다. Before forming the light scattering pattern, an intrinsic cladding layer may be formed on the auxiliary first conductive cladding layer. At this time, at least some of the bottoms of the grooves may contact the intrinsic clad layer.
상기 보조 제1 도전형 클래드층, 상기 광산란 패턴, 상기 메인 제1 도전형 클래드층, 상기 활성층, 및 상기 제2 도전형 클래드층은 성장기판 상에 차례로 형성될 수 있다. 상기 결함을 생성하기 전에, 상기 성장기판을 제거하여 상기 보조 제1 도전형 클래드층의 상기 상부 표면을 노출시킬 수 있다. 상기 성장기판은 GaN 기판이고, 상기 보조 제1 도전형 클래드층은 GaN층일 수 있다.The auxiliary first conductive cladding layer, the light scattering pattern, the main first conductive cladding layer, the active layer, and the second conductive cladding layer may be sequentially formed on a growth substrate. Before generating the defect, the growth substrate may be removed to expose the top surface of the auxiliary first conductive clad layer. The growth substrate may be a GaN substrate, and the auxiliary first conductive clad layer may be a GaN layer.
본 발명에 따르면, 제1 도전형 클래드층 내에 광산란 패턴을 형성하여 활성층으로부터 발생되는 광을 산란시켜 광추출 효율을 향상시킬 수 있다. 상기 광산란 패턴은 제1 전극과 중첩하는 영역에 배치될 수 있다. 이 경우, 상기 활성층의 상기 제1 전극의 수직 하부에 위치한 영역에서 방출되는 광은 상기 광산란 패턴에 의해 산란되어 상기 제1 전극이 형성되지 않은 영역으로 방출될 수 있다. 이에 따라, 광추출 효율이 더욱 향상될 수 있다.According to the present invention, a light scattering pattern is formed in the first conductive clad layer to scatter light generated from the active layer, thereby improving light extraction efficiency. The light scattering pattern may be disposed in an area overlapping the first electrode. In this case, light emitted from a region located vertically below the first electrode of the active layer may be scattered by the light scattering pattern to be emitted to a region where the first electrode is not formed. Accordingly, the light extraction efficiency can be further improved.
또한, 상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작을 수 있다. 그 결과, 상기 제1 전극과 중첩하는 영역 내에서의 전류 크라우딩이 완화될 수 있어, 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 이와 더불어서, 상기 광산란 패턴을 상기 제1 전극과 중첩하는 영역 및 이에 인접한 영역에 한정하여 배치할 수 있는데, 이 경우 전류의 흐름은 상기 제1 전극과 중첩하는 영역 내에서보다 상기 제1 전극과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 수평 방향의 전류 스프레딩이 더욱 향상될 수 있다.In addition, the width of the opening defined by the light scattering pattern may be smaller than an area not overlapping the first electrode in an area overlapping the first electrode. As a result, current crowding in the region overlapping with the first electrode can be alleviated, so that horizontal current spreading in the light emitting structure can be improved. In addition, the light scattering pattern may be disposed to be limited to an area overlapping with the first electrode and an area adjacent to the first electrode, in which case the flow of current overlaps with the first electrode rather than in an area overlapping with the first electrode. It can be larger in areas that do not. Thus, the current spreading in the horizontal direction can be further improved.
또한, 성장기판은 GaN 기판이고, 상기 제1 도전형 클래드층은 GaN층인 경우에, 상기 제1 도전형 클래드층을 비롯한 발광구조체는 결정결함이 거의 없는 고품질 에피층으로 형성될 수 있다.In addition, when the growth substrate is a GaN substrate and the first conductive cladding layer is a GaN layer, the light emitting structure including the first conductive cladding layer may be formed of a high quality epitaxial layer having almost no crystal defects.
또한, 홈들 및 이에 의해 정의되는 돌출부들 즉, 거칠기로 인해 활성층로부터 발생되는 광자가 외부로 탈출할 수 있는 확률은 증가될 수 있다. 그 결과, 광 추출 효율이 향상될 수 있다.Furthermore, the probability that photons generated from the active layer can escape to the outside due to the grooves and the protrusions defined therein, that is, the roughness, can be increased. As a result, the light extraction efficiency can be improved.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects that are not mentioned will be clearly understood by those skilled in the art from the following description.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.4A to 4C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 6 is a layout diagram illustrating a light emitting diode according to an embodiment of the present invention.
도 7은 도 6의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다.FIG. 7 is a cross-sectional view taken along cut line III-III ′ of FIG. 6.
도 8는 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다.8 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention.
도 9는 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다.9 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention.
도 10은 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다.10 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention.
도 11은 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다.11 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.Where a layer is referred to herein as being "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. In addition, in the present specification, the directional expression of the upper portion, the upper portion, and the upper surface may be understood as the meaning of the lower portion, the lower portion, the lower surface, and the like. In other words, the expression of the spatial direction should be understood in the relative direction and not limitedly as it means the absolute direction. In addition, the "first" or "second" is not intended to limit any of the components herein, but should be understood as a term for distinguishing the components.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.In addition, in the drawings herein, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 1a을 참조하면, 성장기판(10) 상에 보조 제1 도전형 클래드층(13a), 광산란 패턴(14), 및 메인 제1 도전형 클래드층(13b)를 형성한다. 보조 제1 도전형 클래드층(13a)과 메인 제1 도전형 클래드층(13b)은 제1 도전형 클래드층(13)을 형성한다. 이 후, 제1 도전형 클래드층(13) 상에 활성층(15)과 제2 도전형 클래드층(17)을 차례로 형성한다. 제1 도전형 클래드층(13), 활성층(15), 및 제2 도전형 클래드층(17)은 발광구조체(LS)를 형성할 수 있다.Referring to FIG. 1A, the auxiliary first conductive cladding layer 13a, the light scattering pattern 14, and the main first conductive cladding layer 13b are formed on the growth substrate 10. The auxiliary first conductive cladding layer 13a and the main first conductive cladding layer 13b form a first conductive cladding layer 13. Thereafter, the active layer 15 and the second conductive cladding layer 17 are sequentially formed on the first conductive cladding layer 13. The first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may form the light emitting structure LS.
성장기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 구체적으로 상기 성장기판(10)은 GaN 기판일 수 있다.The growth substrate 10 includes sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), gallium oxide (Ga 2 O 3 ), or a silicon substrate. Specifically, the growth substrate 10 may be a GaN substrate.
메인 및 보조 제1 도전형 클래드층들(13a, 13b) 즉, 제1 도전형 클래드층(13)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 제1 도전형 클래드층(13)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층에 n형 도펀드로서 Si가 도핑된 층일 수 있다. 구체적으로, 제1 도전형 클래드층(13)은 Si가 도핑된 GaN층일 수 있다. 이와는 달리, 제1 도전형 클래드층(13)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층들을 구비할 수도 있다. 성장기판(10)이 GaN 기판이고 제1 도전형 클래드층(13)이 GaN층인 경우에, 다른 종류의 성장기판(10)을 사용하는 경우에 비해 격자결함이 거의 없는 고품질의 상기 제1 도전형 클래드층(13)을 얻을 수 있다.The main and auxiliary first conductive cladding layers 13a and 13b, that is, the first conductive cladding layer 13 may be a nitride based semiconductor layer and may be a layer doped with an n-type dopant. As an example, the first conductive cladding layer 13 may be formed of Si as an n-type dopant in an In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) layer. May be a doped layer. Specifically, the first conductive cladding layer 13 may be a GaN layer doped with Si. Alternatively, the first conductivity type cladding layer 13 has a plurality of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) layers having different compositions. You may. In the case where the growth substrate 10 is a GaN substrate and the first conductivity type cladding layer 13 is a GaN layer, the first conductivity type having higher quality than the case where other types of growth substrates 10 are used has no lattice defects. The clad layer 13 can be obtained.
광산란 패턴(14)은 제1 도전형 클래드층(13)과 굴절율이 다른 물질 패턴, 일 예로서 제1 도전형 클래드층(13)에 비해 굴절율이 낮은 물질 패턴일 수 있다. 광산란 패턴(14)은 증착법 및 포토리소그라피 식각법을 사용하여 형성할 수 있다. 광산란 패턴(14)은 유전체막 일 예로서 SiO2(n=1.4), Al2O3(n=1.6), SiNx(0.5<x<1.8, n=2.05 ~ 2.25), 및 TiO2(n=2.1)의 단일층, 또는 이들 중 한 쌍의 물질층들이 교호적층된 막인 DBR(Distributed Bragg Reflector)일 수 있다. 광산란 패턴(14)을 형성하는 물질 및 두께는 활성층(15)에서 방출되는 광의 파장 특성에 따라 적절하게 선택될 수 있다. 광산란 패턴(14)의 단면은 사각형으로 도시되었으나, 이에 한정되지 않고 원형 또는 삼각형 등의 다양한 다각형일 수 있다.The light scattering pattern 14 may be a material pattern having a refractive index different from that of the first conductive cladding layer 13, for example, a material pattern having a lower refractive index than the first conductive cladding layer 13. The light scattering pattern 14 may be formed using a deposition method and a photolithography etching method. The light scattering pattern 14 may include, for example, SiO 2 (n = 1.4), Al 2 O 3 (n = 1.6), SiN x (0.5 <x <1.8, n = 2.05 to 2.25), and TiO 2 (n A single layer, or a pair of material layers thereof, may be a distributed bragg reflector (DBR), which is an alternately laminated film. The material and thickness forming the light scattering pattern 14 may be appropriately selected depending on the wavelength characteristics of the light emitted from the active layer 15. Although the cross section of the light scattering pattern 14 is illustrated as a quadrangle, the light scattering pattern 14 is not limited thereto and may be various polygons such as a circle or a triangle.
광산란 패턴(14)에 의해 광산란 패턴(14)이 형성되지 않은 영역 즉, 복수 개의 개구부들(14h)이 정의된다. 메인 제1 도전형 클래드층(13b)은 광산란 패턴(14)의 개구부들(14h)을 통해 보조 제1 도전형 클래드층(13a)으로부터 측면 에피 성장(epitaxial lateral overgrowth)될 수 있다. 따라서, 메인 제1 도전형 클래드층(13b) 내의 격자결함은 더 완화될 수 있다.The light scattering pattern 14 defines a region where the light scattering pattern 14 is not formed, that is, a plurality of openings 14h. The main first conductive cladding layer 13b may be epitaxial lateral overgrowth from the auxiliary first conductive cladding layer 13a through the openings 14h of the light scattering pattern 14. Thus, lattice defects in the main first conductivity type cladding layer 13b can be further alleviated.
활성층(15)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 활성층(15)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다.The active layer 15 may be an In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) layer, and may have a single quantum well structure or a multi quantum well structure (multi -quantum well (MQW). As an example, the active layer 15 may have a single quantum well structure of an InGaN layer or an AlGaN layer, or a multi-quantum well structure that is a multilayer structure of InGaN / GaN, AlGaN / (In) GaN, or InAlGaN / (In) GaN. have.
제2 도전형 클래드층(17) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 제2 도전형 클래드층(17)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 구체적으로, 제2 도전형 클래드층(17)은 Mg가 도핑된 GaN층일 수 있다. 이와는 달리, 제2 도전형 클래드층(17)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층들을 구비할 수도 있다. 제1 도전형 클래드층(13), 활성층(15), 및 제2 도전형 클래드층(17)은 MOCVD법 또는 MBE법을 사용하여 형성할 수 있다.The second conductive cladding layer 17 may also be a nitride-based semiconductor layer or a layer doped with a p-type dopant. As an example, the second conductivity type cladding layer 17 may be a p-type dopant in an In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) layer. It may be a layer doped with Mg or Zn as. Specifically, the second conductivity type cladding layer 17 may be a GaN layer doped with Mg. In contrast, the second conductive cladding layer 17 has a plurality of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) layers having different compositions. It may be provided. The first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may be formed using a MOCVD method or an MBE method.
보조 제1 도전형 클래드층(13a)을 형성하기 전에 성장기판(10) 상에 버퍼층(미도시)을 형성할 수 있다. 버퍼층은 ZnO층, AlxGa1-xN(0≤x≤1)층 또는 CrN층일 수 있다. 성장기판(10)이 GaN 기판이고 상기 제1 도전형 클래드층(13)이 GaN층인 경우에, 상기 버퍼층은 생략될 수 있다.Before forming the auxiliary first conductive cladding layer 13a, a buffer layer (not shown) may be formed on the growth substrate 10. The buffer layer may be a ZnO layer, an Al x Ga 1-x N (0 ≦ x ≦ 1) layer, or a CrN layer. When the growth substrate 10 is a GaN substrate and the first conductive cladding layer 13 is a GaN layer, the buffer layer may be omitted.
제2 도전형 클래드층(17) 상에 상기 제2 도전형 클래드층(17)에 오믹 접촉된 오믹 접촉층(19)을 형성한다. 이를 위해, 제2 도전형 클래드층(17) 상에 도전층을 적층하고 열처리할 수 있다. 오믹 접촉층(19)은 Pt층, Pt 합금층, Ni층, Ni 합금층, 또는 이들의 다중층일 수 있다.An ohmic contact layer 19 in ohmic contact with the second conductive cladding layer 17 is formed on the second conductive cladding layer 17. To this end, a conductive layer may be laminated and heat treated on the second conductive cladding layer 17. The ohmic contact layer 19 may be a Pt layer, a Pt alloy layer, a Ni layer, a Ni alloy layer, or multiple layers thereof.
오믹 접촉층(19) 상에 지지기판(20)을 접합시킬 수 있다. 지지기판(20)을 접합시키기 전에, 오믹 접촉층(19)와 지지기판(20) 사이에 열압착 본딩층(thermo-compressive bonding layer) 또는 공융 접합층(eutectic bonding layer)등의 접합층을 형성할 수 있다. 지지기판(20)은 Si, GaAs, GaP, 또는 InP와 같은 반도체 기판, 또는 Cu 또는 W과 같은 금속 기판일 수 있다. 이와는 달리, 지지기판(20)은 상기 오믹 접촉층(19) 상에 전기도금법을 사용하여 형성한 도금기판일 수 있다.The support substrate 20 may be bonded to the ohmic contact layer 19. Before bonding the support substrate 20, a bonding layer such as a thermo-compressive bonding layer or an eutectic bonding layer is formed between the ohmic contact layer 19 and the support substrate 20. can do. The support substrate 20 may be a semiconductor substrate such as Si, GaAs, GaP, or InP, or a metal substrate such as Cu or W. Alternatively, the support substrate 20 may be a plated substrate formed on the ohmic contact layer 19 by using an electroplating method.
도 1b를 참조하면, 성장기판(10)을 제거하여 제1 도전형 클래드층(13)을 노출시킬 수 있다. 일 예로서, 성장기판(10)이 사파이어 기판인 경우에 LLO(Laser Lift-Off)법을 사용하여 성장기판(10)을 제거할 수 있다. 다른 예로서, 성장기판(10)이 GaN 기판인 경우에는 GaN 기판은 그라인딩에 의해 제거될 수 있다.Referring to FIG. 1B, the growth substrate 10 may be removed to expose the first conductive clad layer 13. As an example, when the growth substrate 10 is a sapphire substrate, the growth substrate 10 may be removed by using a laser lift-off (LLO) method. As another example, when the growth substrate 10 is a GaN substrate, the GaN substrate may be removed by grinding.
도 1c를 참조하면, 성장기판(10)의 제거에 의해 노출된 제1 도전형 클래드층(13) 상에 제1 전극(12)을 형성할 수 있다. 제1 전극(12)은 Al층, Pt층, Ni층, 또는 Au층일 수 있다. 또한, 지지기판(20)의 하부에 제2 전극(미도시)을 형성할 수 있다. 그러나, 제2 전극을 형성하지 않는 경우에도 지지기판(20) 자체가 제2 전극의 역할을 수행할 수 있다.Referring to FIG. 1C, the first electrode 12 may be formed on the first conductive cladding layer 13 exposed by removing the growth substrate 10. The first electrode 12 may be an Al layer, a Pt layer, a Ni layer, or an Au layer. In addition, a second electrode (not shown) may be formed under the support substrate 20. However, even when the second electrode is not formed, the supporting substrate 20 itself may serve as the second electrode.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1c를 참조하여 설명한 발광다이오드 제조방법과 유사하다.2A through 2E are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 1A to 1C except as described below.
도 2a을 참조하면, 성장기판(10) 상에 보조 제1 도전형 클래드층(13a), 진성 클래드층(12), 광산란 패턴(14), 및 메인 제1 도전형 클래드층(13b)을 차례로 형성한다. 보조 제1 도전형 클래드층(13a)과 메인 제1 도전형 클래드층(13b)은 제1 도전형 클래드층(13)을 형성한다. 이 후, 제1 도전형 클래드층(13) 상에 활성층(15)과 제2 도전형 클래드층(17)을 차례로 형성한다. 제1 도전형 클래드층(13), 활성층(15), 및 제2 도전형 클래드층(17)은 발광구조체(LS)를 형성할 수 있다. 성장기판(10), 메인 및 보조 제1 도전형 클래드층들(13a, 13b), 광산란 패턴(14), 활성층(15), 제2 도전형 클래드층(17)에 대한 구체적인 설명은 도 1a를 참조하여 설명한 부분을 참고하기로 한다.Referring to FIG. 2A, the auxiliary first conductive cladding layer 13a, the intrinsic cladding layer 12, the light scattering pattern 14, and the main first conductive cladding layer 13b are sequentially formed on the growth substrate 10. Form. The auxiliary first conductive cladding layer 13a and the main first conductive cladding layer 13b form a first conductive cladding layer 13. Thereafter, the active layer 15 and the second conductive cladding layer 17 are sequentially formed on the first conductive cladding layer 13. The first conductive cladding layer 13, the active layer 15, and the second conductive cladding layer 17 may form the light emitting structure LS. The growth substrate 10, the main and auxiliary first conductive cladding layers 13a and 13b, the light scattering pattern 14, the active layer 15, and the second conductive cladding layer 17 will be described with reference to FIG. 1A. Reference is made to the parts described with reference.
진성 클래드층(12)은 도펀트가 도핑되지 않은 클래드층으로서 질화물계 반도체층일 수 있고, 구체적으로 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층일 수 있으며, 일 예로서 GaN층일 수 있다. 구체적으로, 진성 클래드층(12)은 도펀트를 제외하고는 상기 제1 도전형 클래드층(13)과 동일한 조성을 가질 수 있다. 경우에 따라서는, 상기 진성 클래드층(12)은 생략될 수 도 있다. 상기 제1 도전형 클래드층(13), 상기 진성 클래드층(12), 상기 활성층(15), 및 상기 제2 도전형 클래드층(17)은 MOCVD법 또는 MBE법을 사용하여 형성할 수 있다.The intrinsic cladding layer 12 may be a nitride-based semiconductor layer as a dopant-doped cladding layer, and specifically, In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) may be a layer, for example, a GaN layer. Specifically, the intrinsic clad layer 12 may have the same composition as the first conductive clad layer 13 except for the dopant. In some cases, the intrinsic clad layer 12 may be omitted. The first conductive cladding layer 13, the intrinsic cladding layer 12, the active layer 15, and the second conductive cladding layer 17 may be formed using a MOCVD method or an MBE method.
보조 제1 도전형 클래드층(13a)을 형성하기 전에 상기 성장기판(10) 상에 버퍼층(미도시)을 형성할 수 있다. 성장기판(10)이 GaN 기판이고 제1 도전형 클래드층(13)이 GaN층인 경우에, 버퍼층은 생략될 수 있다. 제2 도전형 클래드층(17) 상에 제2 도전형 클래드층(17)에 오믹 접촉된 오믹 접촉층(19)을 형성한다. 이를 위해, 제2 도전형 클래드층(17) 상에 도전층을 적층하고 열처리할 수 있다. 오믹 접촉층(19) 상에 지지기판(20)을 접합시킬 수 있다. 지지기판(20)을 접합시키기 전에, 오믹 접촉층(19)와 지지기판(20) 사이에 열압착 본딩층(thermo-compressive bonding layer) 또는 공융 접합층(eutectic bonding layer)등의 접합층을 형성할 수 있다. 버퍼층, 오믹 접촉층(19), 및 지지기판(20)에 대한 구체적인 설명은 도 1a를 참조하여 설명한 부분을 참고하기로 한다.A buffer layer (not shown) may be formed on the growth substrate 10 before the auxiliary first conductive cladding layer 13a is formed. In the case where the growth substrate 10 is a GaN substrate and the first conductive cladding layer 13 is a GaN layer, the buffer layer may be omitted. An ohmic contact layer 19 in ohmic contact with the second conductive cladding layer 17 is formed on the second conductive cladding layer 17. To this end, a conductive layer may be laminated and heat treated on the second conductive cladding layer 17. The support substrate 20 may be bonded to the ohmic contact layer 19. Before bonding the support substrate 20, a bonding layer such as a thermo-compressive bonding layer or an eutectic bonding layer is formed between the ohmic contact layer 19 and the support substrate 20. can do. Detailed descriptions of the buffer layer, the ohmic contact layer 19, and the support substrate 20 will be described with reference to FIG. 1A.
도 2b를 참조하면, 성장기판(10)을 제거하여 제1 도전형 클래드층(13)의 표면을 노출시킬 수 있다. 일 예로서, 성장기판(10)이 사파이어 기판인 경우에 LLO(Laser Lift-Off)법을 사용하여 성장기판(10)을 제거할 수 있다. 다른 예로서, 성장기판(10)이 GaN 기판인 경우에는 GaN 기판은 그라인딩에 의해 제거될 수 있다.Referring to FIG. 2B, the growth substrate 10 may be removed to expose the surface of the first conductive clad layer 13. As an example, when the growth substrate 10 is a sapphire substrate, the growth substrate 10 may be removed by using a laser lift-off (LLO) method. As another example, when the growth substrate 10 is a GaN substrate, the GaN substrate may be removed by grinding.
도 2c를 참조하면, 성장기판(10)의 제거에 의해 노출된 제1 도전형 클래드층(13)의 상부 표면 상에 마스크층(M)을 형성할 수 있다. 마스크층(M)은 실리콘 산화막 또는 실리콘 질화막 등의 절연막이거나, 포토레지스트막일 수 있다.Referring to FIG. 2C, the mask layer M may be formed on the upper surface of the first conductive clad layer 13 exposed by removing the growth substrate 10. The mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film.
마스크층(M)을 마스크로 하여 제1 도전형 클래드층(13)의 표면 내에 불순물을 주입할 수 있다. 이를 위해, 마스크층(M)은 상기 불순물이 투과되지 않을 수 있을 정도의 두꺼운 두께를 갖는다. 그 결과, 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수 있다. 그러나, 불순물 주입 외에 다른 방법을 사용하여 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수도 있다. 결함들은 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Impurity can be implanted into the surface of the first conductivity type cladding layer 13 using the mask layer M as a mask. To this end, the mask layer M has a thick thickness such that the impurities may not be transmitted. As a result, defects can be created in the surface of the first conductivity type clad layer 13. However, other methods besides impurity implantation may be used to create defects in the surface of the first conductivity type cladding layer 13. Defects may be formed in the auxiliary first conductivity type clad layer 13a.
상기 불순물은 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수 있는 것이면 어느 것이라도 사용할 수 있다. 일 예로서, 상기 불순물은 제1 도전형 도펀트일 수 있고, 나아가 제1 도전형 클래드층(13)에 도핑된 제1 도전형 도펀트와 동일할 수 있다. 일 예로서, 제1 도전형 도펀트는 Si(실리콘) 또는 H(수소)일 수 있다.The impurities may be used as long as they can generate defects in the surface of the first conductivity type cladding layer 13. As an example, the impurity may be a first conductivity type dopant and may be the same as the first conductivity type dopant doped in the first conductivity type clad layer 13. As an example, the first conductivity type dopant may be Si (silicon) or H (hydrogen).
도 2d를 참조하면, 마스크층(M)을 제거한다. 이 후, 상기 결함들을 식각하여, 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 전위와 같은 격자결함들은 열역학적으로 불안정하여 식각 과정에서 우선적으로 식각될 수 있다. 제1 도전형 클래드층(13)의 마스크층(M)에 의해 마스킹되었던 부분 내에는 결함들이 생성되지 않으므로 홈들(H)이 거의 형성되지 않을 수 있다. 홈들(H) 및 이에 의해 정의되는 돌출부들(P) 즉, 거칠기로 인해 활성층(15)로부터 발생되는 광자가 외부로 탈출할 수 있는 확률은 증가될 수 있다. 그 결과, 광 추출 효율이 더욱 향상될 수 있다. Referring to FIG. 2D, the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive cladding layer 13. Lattice defects such as dislocations are thermodynamically unstable and can be preferentially etched during the etching process. Since defects are not generated in the portion of the first conductive clad layer 13 that has been masked by the mask layer M, the grooves H may be hardly formed. The probability that photons generated from the active layer 15 can escape to the outside due to the grooves H and the protrusions P defined therein, that is, the roughness, may be increased. As a result, the light extraction efficiency can be further improved.
습식식각법을 사용하여 홈들(H)을 형성할 수 있다. 이 때, 식각용액은 상기 결함들을 따라 침투하여 상기 결함들을 우선적으로 식각할 수 있다. 일 예로서, 습식식각법은 광강화 화학식각(Photo-Enhanced Chemical etching)법일 수 있다. 구체적으로, 전해질 용액 내에 마스크층(M)이 제거된 결과물을 투입한 후 광을 쪼여주어 식각을 진행한다.The grooves H may be formed using a wet etching method. At this time, the etching solution may penetrate along the defects and preferentially etch the defects. As an example, the wet etching method may be a photo-enhanced chemical etching method. Specifically, the resultant after removing the mask layer (M) in the electrolyte solution is injected into the light by etching to proceed.
성장기판(도 1a의 10)이 GaN 기판이고 제1 도전형 클래드층(13)이 GaN층인 경우에, 제1 도전형 클래드층(13) 내에는 결함이 거의 없을 수 있다. 따라서, 제1 도전형 클래드층의 표면 내에 결함의 식각에 의해 형성된 홈들을 형성하기 위해서는 상술한 바와 같은 결함을 추가적으로 생성하는 것이 유리하다.In the case where the growth substrate (10 in FIG. 1A) is a GaN substrate and the first conductivity type cladding layer 13 is a GaN layer, there may be almost no defect in the first conductivity type cladding layer 13. Therefore, in order to form grooves formed by etching the defect in the surface of the first conductivity type clad layer, it is advantageous to additionally generate the defect as described above.
상기 식각은 진성 클래드층(12)에 이르러 정지될 수 있다. 이는 진성 클래드층(12)은 불순물이 포함되지 않아 결함이 거의 없는 박막이므로, 결함을 따라 진행되는 식각은 진성 클래드층(12)에서 정지될 수 있다. 이 때, 홈들(H)의 바닥들 중 적어도 일부는 진성 클래드층(12)에 접할 수 있다. 이 경우, 예상치 못한 식각의 과도한 진행에 의해 홈들(H)이 발광층(15)에 이르는 것을 방지할 수 있어, 소자 효율 저하를 막을 수 있다.The etching can be stopped by reaching the intrinsic clad layer 12. Since the intrinsic cladding layer 12 is a thin film having almost no defects because it does not contain impurities, the etching proceeding along the defect may be stopped in the intrinsic cladding layer 12. At this time, at least some of the bottoms of the grooves H may be in contact with the intrinsic clad layer 12. In this case, the grooves H may be prevented from reaching the light emitting layer 15 due to an unexpected excessive progress of etching, thereby preventing deterioration of device efficiency.
또한, 제1 도전형 클래드층(13)의 표면, 구체적으로 보조 제1 도전형 클래드층(13a) 내에 불순물을 주입함에 의해 상기 홈들(H)을 형성한 경우, 상기 홈들(H)에 의해 정의된 돌출부들(P) 내의 불순물의 농도는 제1 도전형 클래드층(13) 내부, 구체적으로 메인 제1 도전형 클래드층(13b)의 불순물의 농도에 비해 높을 수 있다.In addition, when the grooves H are formed by implanting impurities into the surface of the first conductive cladding layer 13, specifically, the auxiliary first conductive cladding layer 13a, the grooves H are defined by the grooves H. The concentration of impurities in the protruding portions P may be higher than the concentration of impurities in the first conductive clad layer 13, specifically, the main first conductive clad layer 13b.
도 2e를 참조하면, 홈들(H)이 형성된 제1 도전형 클래드층(13) 상에 제1 전극(32)을 형성할 수 있다. 구체적으로, 마스크(M)에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 제1 전극(32)을 형성할 수 있다. 제1 전극(32)은 Al층, Pt층, Ni층, 또는 Au층일 수 있다. 또한, 지지기판(20)의 하부에 제2 전극(미도시)을 형성할 수 있다. 그러나, 제2 전극을 형성하지 않는 경우에도 지지기판(20) 자체가 제2 전극의 역할을 수행할 수 있다.Referring to FIG. 2E, the first electrode 32 may be formed on the first conductive clad layer 13 in which the grooves H are formed. Specifically, the first electrode 32 may be formed on the portion where the grooves H are not formed by being masked by the mask M. FIG. The first electrode 32 may be an Al layer, a Pt layer, a Ni layer, or an Au layer. In addition, a second electrode (not shown) may be formed under the support substrate 20. However, even when the second electrode is not formed, the supporting substrate 20 itself may serve as the second electrode.
제1 전극(32)을 형성하기 전에, 제1 도전형 클래드층(13), 구체적으로 마스크(M)에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 절연패턴(31)을 형성할 수 있다. 절연패턴(31)의 폭은 제1 전극(32)의 폭과 같거나 이보다 작을 수 있다. 이 경우, 제1 전극(32)에 전압이 인가될 때 절연패턴(31)의 수직 아래 방향으로는 전압이 차단되므로, 전류 크라우딩이 완화되고 전류 스프레딩이 향상될 수 있다. 절연 패턴(31)은 서로 굴절률이 다른 한 쌍의 절연막들이 교호 적층된 막인 DBR(Distributed Bragg Reflector)일 수 있다. 이 경우, 활성층(15)에서 방출된 광은 제1 전극(32)이 형성되지 않은 영역으로 방출될 수 있는 확률이 높아지므로, 광추출 효율이 더욱 향상될 수 있다.Before forming the first electrode 32, the insulating pattern 31 may be formed on the first conductive cladding layer 13, specifically, the mask M to form a portion where the grooves H are not formed. Can be. The width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32. In this case, when voltage is applied to the first electrode 32, the voltage is cut in the vertical downward direction of the insulating pattern 31, so that current crowding can be alleviated and current spreading can be improved. The insulating pattern 31 may be a distributed bragg reflector (DBR), in which a pair of insulating films having different refractive indices are alternately stacked. In this case, since the probability that the light emitted from the active layer 15 is emitted to the region where the first electrode 32 is not formed increases, the light extraction efficiency may be further improved.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 2a 내지 도 2e를 참조하여 설명한 발광다이오드 제조방법과 유사하다.3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 2A to 2E except for the following description.
도 3a를 참조하면, 성장기판(도 2b의 10)의 제거에 의해 노출된 제1 도전형 클래드층(13)의 전체 표면 내에 불순물을 주입할 수 있다. 그 결과, 제1 도전형 클래드층(13)의 전체 표면 내에 결함들이 생성될 수 있다. 그러나, 불순물 주입 외에 다른 방법을 사용하여 제1 도전형 클래드층(13)의 표면 내에 결함들을 생성할 수도 있다. 상기 결함들은 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Referring to FIG. 3A, impurities may be implanted into the entire surface of the first conductive clad layer 13 exposed by removing the growth substrate 10 (FIG. 2B). As a result, defects may be created in the entire surface of the first conductivity type clad layer 13. However, other methods besides impurity implantation may be used to create defects in the surface of the first conductivity type cladding layer 13. The defects may be formed in the auxiliary first conductivity type clad layer 13a.
도 3b를 참조하면, 상기 결함들을 식각하여, 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 홈들(H)은 습식식각법을 사용하여 형성할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학(PEC)식각법일 수 있다. 상기 식각은 불순물이 포함되지 않아 결함이 거의 없는 박막인 진성 클래드층(12)에 이르러 정지될 수 있다. 따라서, 상기 홈들(H)의 바닥들 중 적어도 일부는 상기 진성 클래드층(12)에 접할 수 있다.Referring to FIG. 3B, the defects are etched to form a plurality of grooves H in the surface of the first conductive clad layer 13. The grooves H may be formed using a wet etching method. As an example, the wet etching method may be a photochemical chemistry (PEC) etching method. The etching may be stopped by reaching the intrinsic clad layer 12 which is a thin film having almost no defects due to no impurities. Therefore, at least some of the bottoms of the grooves H may be in contact with the intrinsic clad layer 12.
도 3c를 참조하면, 홈들(H)이 형성된 제1 도전형 클래드층(13) 상에 제1 전극(32)을 형성할 수 있다. 제1 전극(32)을 형성하기 전에, 제1 도전형 클래드층(13) 상에 절연패턴(31)을 형성할 수 있다. 절연패턴(31)의 폭은 상기 제1 전극(32)의 폭과 같거나 이보다 작을 수 있다. Referring to FIG. 3C, the first electrode 32 may be formed on the first conductive clad layer 13 having the grooves H formed therein. Before forming the first electrode 32, the insulating pattern 31 may be formed on the first conductive cladding layer 13. The width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32.
절연패턴(31)이 형성되지 않거나 그의 폭이 제1 전극(32)의 폭에 비해 작은 경우, 제1 전극(32)은 홈들(H)에 의해 정의되는 돌출부들(P)에 접할 수 있다. 한편, 제1 도전형 클래드층(13)의 표면 내에 제1 도전형 도펀트를 주입함에 의해 상기 홈들(H)을 형성한 경우, 상기 홈들(H)을 형성하기 위한 식각 후 잔존하는 돌출부들(P) 내의 제1 도전형 도펀트의 농도는 제1 도전형 도펀트 주입으로 인해 증가될 수 있다. 이 때, 제1 전극(32)과 돌출부들(P) 사이의 오믹 접합은 향상될 수 있다.When the insulating pattern 31 is not formed or its width is smaller than the width of the first electrode 32, the first electrode 32 may contact the protrusions P defined by the grooves H. Meanwhile, when the grooves H are formed by injecting a first conductivity type dopant into the surface of the first conductivity type cladding layer 13, the protrusions P remaining after etching to form the grooves H remain. The concentration of the first conductivity type dopant in c) may be increased due to the first conductivity type dopant implantation. At this time, the ohmic junction between the first electrode 32 and the protrusions P may be improved.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 2a 내지 도 2e를 참조하여 설명한 발광다이오드 제조방법과 유사하다.4A to 4C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 2A to 2E except for the following description.
도 4a를 참조하면, 제1 도전형 클래드층(13)의 표면 상에 마스크층(M)을 형성할 수 있다. 마스크층(M)은 실리콘 산화막 또는 실리콘 질화막 등의 절연막이거나, 포토레지스트막일 수 있다. 마스크층(M)가 형성된 결과물 상에 불순물을 주입을 실시할 수 있다. Referring to FIG. 4A, a mask layer M may be formed on the surface of the first conductive cladding layer 13. The mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film. An impurity may be implanted onto the resultant product on which the mask layer M is formed.
이 때, 불순물은 마스크층(M)을 투과하여 상기 제1 도전형 클래드층(13)의 표면 내에 주입될 수 있다. 다만, 후술하는 전극을 형성할 영역에서의 마스크층(M)의 두께(Mh1)는 상기 불순물이 투과할 수 없을 정도의 두께로 형성한다. 마스크층(M)은 그의 중앙부가 가장 두꺼운 두께를 갖는 것으로 도시되었으나, 이에 한정되지 않고 마스크층(M)은 후술하는 전극이 형성될 영역에서 가장 두꺼운 두께를 가질 수 있다. 후술하는 전극이 형성되는 영역을 제외하고는, 마스크층(M)은 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 두께(Mh2, Mh3, Mh4)가 감소할 수 있다. 이 경우, 상기 주입된 불순물의 Rp(Projected Range)는 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 이를 위해, 마스크층(M)의 구체적인 두께와 상기 불순물 주입 에너지는 조절될 수 있다. At this time, impurities may be injected into the surface of the first conductive clad layer 13 through the mask layer M. However, the thickness M h1 of the mask layer M in the region where the electrode will be described later is formed to a thickness such that the impurity cannot penetrate. Although the mask layer M is illustrated as having the thickest portion in the center thereof, the mask layer M may have the thickest thickness in the region where the electrode to be described later is formed. Except for the region where the electrode is to be described later, the mask layer M may have a thickness M h2 , M h3 , M h4 reduced from the center of the surface of the first conductive clad layer 13 to the outer portion. Can be. In this case, Rp (Projected Range) of the implanted impurity may be deepened from the center of the surface of the first conductive clad layer 13 toward the outer portion. To this end, a specific thickness of the mask layer M and the impurity implantation energy may be controlled.
제1 도전형 클래드층(13)의 표면 내에 주입된 불순물들은 결함들을 생성할 수 있다. 상기 주입된 불순물들의 Rp는 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어지므로, 결함들의 깊이 또한 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 상기 결함들은 상기 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Impurities injected into the surface of the first conductivity type clad layer 13 may generate defects. Since the Rp of the implanted impurities deepens from the center of the surface of the first conductive clad layer 13 to the outer direction, the depth of defects also deepens from the center of the surface of the first conductive clad layer 13 to the outer direction. Can be. The defects may be formed in the auxiliary first conductive cladding layer 13a.
도 4b를 참조하면, 마스크층(M)을 제거한다. 이 후, 상기 결함들을 식각하여, 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 상기 결함들의 깊이는 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어지도록 형성했으므로, 홈들(H)의 바닥부들의 레벨들은 상기 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 낮아질 수 있다. 이 경우, 발광다이오드의 상부면은 중앙부에서 외곽부 방향으로 경사를 가질 수 있다. 따라서, 광 확산이 증가될 수 있는 데, 이러한 발광다이오드는 조명에 적합하다.Referring to FIG. 4B, the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive cladding layer 13. Since the depths of the defects are formed to be deep in the outer direction from the center of the surface of the first conductivity type cladding layer 13, the levels of the bottom portions of the grooves H are the center of the surface of the first conductivity type cladding layer 13. Can be lowered in the outward direction. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, which is suitable for illumination.
마스크층(M)의 두께가 가장 큰 부분에 의해 마스킹되었던 부분 내에는 결함들이 생성되지 않았으므로 홈들(H)이 거의 형성되지 않을 수 있다. 상기 홈들(H)은 습식식각법을 사용하여 형성할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학(PEC)식각법일 수 있다. 상기 식각은 불순물이 포함되지 않아 결함이 거의 없는 박막인 진성 클래드층(12)에 이르러 정지될 수 있다. 따라서, 홈들(H)의 바닥들 중 적어도 일부 구체적으로, 결함들의 깊이가 가장 깊었던 영역에서 형성된 홈들(H)의 바닥들은 진성 클래드층(14)에 접할 수 있다.Since defects were not generated in the portion that was masked by the portion of the mask layer M having the largest thickness, the grooves H may hardly be formed. The grooves H may be formed using a wet etching method. As an example, the wet etching method may be a photochemical chemistry (PEC) etching method. The etching may be stopped by reaching the intrinsic clad layer 12 which is a thin film having almost no defects due to no impurities. Thus, at least some of the bottoms of the grooves H, specifically, the bottoms of the grooves H formed in the region where the depths of the defects are deepest, may contact the intrinsic clad layer 14.
도 4c를 참조하면, 마스크층(M)의 가장 두꺼운 부분에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 제1 전극(32)을 형성할 수 있다. 제1 전극(32)을 형성하기 전에, 제1 도전형 클래드층(13) 상에, 구체적으로 마스크(M)에 의해 마스킹되어 홈들(H)이 형성되지 않은 부분 상에 절연패턴(31)을 형성할 수 있다. 절연패턴(31)의 폭은 상기 제1 전극(32)의 폭과 같거나 이보다 작을 수 있다. Referring to FIG. 4C, the first electrode 32 may be formed on a portion where the grooves H are not formed by being masked by the thickest portion of the mask layer M. Referring to FIG. Before forming the first electrode 32, the insulating pattern 31 is formed on the first conductive clad layer 13, specifically, masked by the mask M to form the grooves H not formed. Can be formed. The width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 2a 내지 도 2e를 참조하여 설명한 발광다이오드 제조방법과 유사하다.5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to another embodiment of the present invention. The light emitting diode manufacturing method according to the present embodiment is similar to the light emitting diode manufacturing method described with reference to FIGS. 2A to 2E except for the following description.
도 5a를 참조하면, 제1 도전형 클래드층(13)의 표면 상에 마스크층(M)을 형성할 수 있다. 마스크층(M)은 실리콘 산화막 또는 실리콘 질화막 등의 절연막이거나, 포토레지스트막일 수 있다. 마스크층(M)가 형성된 결과물 상에 불순물을 주입을 실시할 수 있다. 마스크층(M)은 제1 도전형 클래드층(13)의 표면 중앙부로부터 외곽부로 갈수록 두께(Mh2, Mh3, Mh4)가 감소할 수 있으나, 마스크층(M)의 가장 두꺼운 부분(Mh2)에서도 불순물은 투과되어 제1 도전형 클래드층(13)의 표면 내에 주입될 수 있다. 이 경우, 상기 주입된 불순물의 Rp(Projected Range)는 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 깊어질 수 있다. 이를 위해, 마스크층(M)의 구체적인 두께와 상기 불순물 주입 에너지는 조절될 수 있다.Referring to FIG. 5A, a mask layer M may be formed on the surface of the first conductive cladding layer 13. The mask layer M may be an insulating film such as a silicon oxide film, a silicon nitride film, or a photoresist film. An impurity may be implanted onto the resultant product on which the mask layer M is formed. The mask layer M may decrease in thickness M h2 , M h3 , M h4 from the surface center portion of the first conductive clad layer 13 toward the outer portion, but the thickest portion M of the mask layer M may be reduced. Also in h2 ), impurities may be penetrated and injected into the surface of the first conductivity-type cladding layer 13. In this case, Rp (Projected Range) of the implanted impurity may be deepened from the central portion of the surface of the first conductive clad layer 13 toward the outer portion. To this end, the specific thickness of the mask layer M and the impurity implantation energy may be controlled.
제1 도전형 클래드층(13)의 표면 내에 주입된 불순물들은 결함들을 생성할 수 있다. 상기 주입된 불순물의 Rp는 제1 도전형 클래드층(13)의 표면 중앙부로부터 외곽부로 갈수록 깊어지므로, 결함들의 깊이 또한 제1 도전형 클래드층의 표면 중앙부로부터 외곽부로 갈수록 깊어질 수 있다. 상기 결함들은 보조 제1 도전형 클래드층(13a) 내에 형성될 수 있다.Impurities injected into the surface of the first conductivity type clad layer 13 may generate defects. Since the implanted impurity Rp deepens from the surface center portion of the first conductive clad layer 13 toward the outer portion, the depth of defects may also deepen from the surface center portion of the first conductive clad layer 13 toward the outer portion. The defects may be formed in the auxiliary first conductivity type clad layer 13a.
도 5b를 참조하면, 마스크층(M)을 제거한다. 이 후, 상기 결함들을 식각하여, 제1 도전형 클래드층(13)의 표면 내에 다수 개의 홈들(H)을 형성한다. 상기 결함들의 깊이는 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어지도록 형성했으므로, 상기 홈들(H)의 바닥부들의 레벨들은 제1 도전형 클래드층(13)의 표면 중앙부에서 외곽부 방향으로 점차 낮아질 수 있다. 이 경우, 발광다이오드의 상부면은 중앙부에서 외곽부 방향으로 경사를 가질 수 있다. 따라서, 광 확산이 증가될 수 있는 데, 이러한 발광다이오드는 조명에 적합할 수 있다.Referring to FIG. 5B, the mask layer M is removed. Thereafter, the defects are etched to form a plurality of grooves H in the surface of the first conductive cladding layer 13. Since the depths of the defects are formed to be deep in the outer direction from the center of the surface of the first conductivity-type cladding layer, the levels of the bottom portions of the grooves H are the outer portion of the surface of the first conductivity-type cladding layer 13. Direction can be gradually lowered. In this case, the upper surface of the light emitting diode may have an inclination from the center portion to the outer portion. Thus, light diffusion can be increased, such a light emitting diode may be suitable for illumination.
상기 홈들(H)은 습식식각법을 사용하여 형성할 수 있다. 일 예로서, 상기 습식식각법은 광강화 화학식각법일 수 있다. 상기 식각은 불순물이 포함되지 않아 결함이 거의 없는 박막인 진성 클래드층(12)에 이르러 정지될 수 있다. 따라서, 상기 홈들(H)의 바닥들 중 적어도 일부 구체적으로, 결함들의 깊이가 가장 깊었던 영역에서 형성된 홈들(H)의 바닥들은 진성 클래드층(12)에 접할 수 있다.The grooves H may be formed using a wet etching method. As an example, the wet etching method may be a photo-enhanced chemical etching method. The etching may be stopped by reaching the intrinsic clad layer 12 which is a thin film having almost no defects due to no impurities. Therefore, at least some of the bottoms of the grooves H, in particular, the bottoms of the grooves H formed in the region where the depth of the defects are deepest may contact the intrinsic clad layer 12.
도 5c를 참조하면, 상기 홈들(H)이 형성된 제1 도전형 클래드층(13) 상에 제1 전극(32)을 형성할 수 있다. 제1 전극(32)을 형성하기 전에, 제1 도전형 클래드층(13) 상에 절연패턴(31)을 형성할 수 있다. 절연패턴(31)의 폭은 제1 전극(32)의 폭과 같거나 이보다 작을 수 있다. Referring to FIG. 5C, a first electrode 32 may be formed on the first conductive cladding layer 13 on which the grooves H are formed. Before forming the first electrode 32, the insulating pattern 31 may be formed on the first conductive cladding layer 13. The width of the insulating pattern 31 may be equal to or smaller than the width of the first electrode 32.
절연패턴(31)이 형성되지 않거나 그의 폭이 제1 전극(32)의 폭에 비해 작은 경우, 제1 전극(32)은 상기 홈들(H)에 의해 정의되는 돌출부들(P)에 접할 수 있다. 한편, 제1 도전형 클래드층(13)의 표면 내에 제1 도전형 도펀트를 주입함에 의해 상기 홈들(H)을 형성한 경우, 상기 홈들(H)을 형성하기 위한 식각 후 잔존하는 돌출부들(P) 내의 제1 도전형 도펀트의 농도는 제1 도전형 도펀트의 주입에 의해 증가될 수 있다. 이 때, 제1 전극(32)과 돌출부들(P) 사이의 오믹 접합은 향상될 수 있다.When the insulating pattern 31 is not formed or its width is smaller than the width of the first electrode 32, the first electrode 32 may contact the protrusions P defined by the grooves H. . Meanwhile, when the grooves H are formed by injecting a first conductivity type dopant into the surface of the first conductivity type cladding layer 13, the protrusions P remaining after etching to form the grooves H remain. The concentration of the first conductivity type dopant in c) may be increased by implantation of the first conductivity type dopant. At this time, the ohmic junction between the first electrode 32 and the protrusions P may be improved.
도 6은 본 발명의 일 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 도 7은 도 6의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1c를 참조하여 설명한 발광다이오드와 유사하다.6 is a layout diagram illustrating a light emitting diode according to an embodiment of the present invention. FIG. 7 is a cross-sectional view taken along cut line III-III ′ of FIG. 6. The light emitting diode according to the present embodiment is similar to the light emitting diode described with reference to FIGS. 1A to 1C except as described below.
도 6 및 도 7을 참조하면, 제1 도전형 클래드층(13), 제1 도전형 클래드층(13) 하부에 위치하는 제2 도전형 클래드층(17), 및 클래드층들(13, 17) 사이에 위치하는 활성층(15)을 구비하는 발광구조체(LS)가 제공된다. 제1 도전형 클래드층(13) 상에 제1 도전형 클래드층(13)에 전기적으로 접속하는 제1 전극(32)이 배치된다. 제1 전극(32)은 본딩 패드(32a)를 구비하고, 또한 본딩 패드(32a)에서 연장된 연장부(32e)를 구비할 수 있다. 한편, 제2 도전형 클래드층(17) 하부에 지지기판(20)이 배치되고, 제2 도전형 클래드층(17)과 지지기판(20) 사이에 제2 도전형 클래드층(17)에 오믹 접촉하는 오믹 접촉층(19)이 배치될 수 있다. 또한, 지지기판(20)의 하부에 제2 전극(미도시)이 배치될 수 있다. 그러나, 제2 전극을 형성하지 않는 경우에도 지지기판(20) 자체가 제2 전극의 역할을 수행할 수 있다.6 and 7, the first conductive cladding layer 13, the second conductive cladding layer 17 disposed under the first conductive cladding layer 13, and the cladding layers 13 and 17. There is provided a light emitting structure (LS) having an active layer (15) positioned between. The first electrode 32 electrically connected to the first conductive cladding layer 13 is disposed on the first conductive cladding layer 13. The first electrode 32 may include a bonding pad 32a and an extension part 32e extending from the bonding pad 32a. On the other hand, the support substrate 20 is disposed under the second conductive cladding layer 17, and the second conductive cladding layer 17 is ohmic between the second conductive cladding layer 17 and the supporting substrate 20. An ohmic contact layer 19 in contact may be arranged. In addition, a second electrode (not shown) may be disposed below the support substrate 20. However, even when the second electrode is not formed, the supporting substrate 20 itself may serve as the second electrode.
제1 도전형 클래드층(13)은 그의 내부에 광산란 패턴(14)을 구비한다. 광산란 패턴(14)은 활성층(15)으로부터 발생되는 광을 산란시켜 광추출 효율을 향상시킬 수 있다. 광산란 패턴(14)은 제1 도전형 클래드층(13)과 굴절율이 다른 막으로서, 유전체막일 수 있다. 또한, 광산란 패턴(14)에 의해 복수 개의 개구부들(14h)이 정의될 수 있다. 제1 전극(12)과 제2 전극 사이에 전계가 인가될 때, 광산란 패턴(14)은 전류의 흐름을 차단할 수 있다. 다시 말해서, 전류의 흐름은 광산란 패턴(14)에 의해 정의된 개구부들(14h)에 한정될 수 있다.The first conductive cladding layer 13 has a light scattering pattern 14 therein. The light scattering pattern 14 may scatter light generated from the active layer 15 to improve light extraction efficiency. The light scattering pattern 14 may be a dielectric film having a refractive index different from that of the first conductive cladding layer 13. In addition, the plurality of openings 14h may be defined by the light scattering pattern 14. When an electric field is applied between the first electrode 12 and the second electrode, the light scattering pattern 14 may block the flow of current. In other words, the flow of current can be defined in the openings 14h defined by the light scattering pattern 14.
제1 전극(12)과 중첩하는 영역(R)에서의 상기 개구부(14h)의 폭 또는 면적은 제1 전극(32)과 중첩하지 않는 영역에서의 그것에 비해 작을 수 있다. 이 때, 발광구조체(LS) 내에서 전류의 흐름은 제1 전극(32)과 중첩하는 영역(R) 내에서보다 제1 전극(32)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 제1 전극(32)과 중첩하는 영역(R) 내에서의 전류 크라우딩(current crowding)이 완화될 수 있어, 발광구조체(LS) 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 또한, 활성층(15) 내에서의 광생성 효율 즉, 내부 양자 효율이 향상될 수 있으며 신뢰성 또한 향상될 수 있다. The width or area of the opening 14h in the region R overlapping the first electrode 12 may be smaller than that in the region not overlapping the first electrode 32. At this time, the current flow in the light emitting structure LS may be greater in the region not overlapping with the first electrode 32 than in the region R overlapping with the first electrode 32. Therefore, current crowding in the region R overlapping the first electrode 32 can be alleviated, so that horizontal current spreading in the light emitting structure LS can be improved. . In addition, the light generation efficiency in the active layer 15, that is, the internal quantum efficiency may be improved, and the reliability may also be improved.
나아가, 개구부(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(32)과 중첩하는 영역 즉, 제1 전극(32)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 제1 전극(32)의 수직 하부 영역보다 넓을 수 있다. 다시 말해서, 개구부(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(32)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다. 또한, 도시된 바와는 달리, 개구부(14h)의 폭 또는 면적이 작은 영역(R)은 연장부(32e)를 제외한 본딩 패드(32a)에만 중첩할 수도 있다.Further, the region R having a smaller width or area of the opening 14h may coincide with the region overlapping the first electrode 32, that is, the vertical lower region of the first electrode 32, but misalignment. In consideration of this, it may be wider than the vertical lower region of the first electrode 32. In other words, the region R having a small width or area of the opening 14h may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto. In addition, unlike shown, the region R having a small width or area of the opening 14h may overlap only the bonding pad 32a except for the extension portion 32e.
구체적으로, 광산란 패턴(14)은 도시된 것과 같이 다수 개의 도트들일 수 있다. 상기 도트들은 0.5um 이상의 지름과 0.1um 이상의 높이를 가질 수 있다. 상기 도트들 사이의 영역은 광산란 패턴(14)에 의해 정의되는 개구부(14h)에 해당한다. 제1 전극(32)과 중첩하는 영역(R) 내에 위치한 도트들 사이의 간격의 폭(S1, S2)은 제1 전극(32)과 중첩하지 않는 영역 내에 위치한 도트들 사이의 간격의 폭(S3)에 비해 작을 수 있다.Specifically, the light scattering pattern 14 may be a plurality of dots as shown. The dots may have a diameter of 0.5 μm or more and a height of 0.1 μm or more. The area between the dots corresponds to the opening 14h defined by the light scattering pattern 14. The widths S1 and S2 of the intervals between the dots located in the region R overlapping the first electrode 32 are the widths S3 of the intervals between the dots located in the region not overlapping the first electrode 32. May be smaller than
도 8는 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 6 및 도 7을 참조하여 설명한 발광다이오드와 유사할 수 있다.8 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention. The light emitting diode according to the present embodiment may be similar to the light emitting diode described with reference to FIGS. 6 and 7 except for the following description.
도 8을 참조하면, 광산란 패턴(14)은 제1 전극(32)과 중첩하는 영역(R)에 배치될 수 있다. 광산란 패턴(14)을 형성하지 않은 경우, 활성층(도 1c 또는 도 7의 15)의 제1 전극(32)의 수직 하부에 위치한 영역에서 방출되는 광은 제1 전극(32)에 의해 차단되었다. 반면, 광산란 패턴(14)을 형성함으로써, 활성층(도 1c 또는 도 7의 15)의 제1 전극(32)의 수직 하부에 위치한 영역에서 방출되는 광은 상기 광산란 패턴(14)에 의해 산란되어 제1 전극(32)이 형성되지 않은 영역으로 방출될 수 있다. 이에 따라, 광추출 효율이 향상될 수 있다.Referring to FIG. 8, the light scattering pattern 14 may be disposed in the region R overlapping the first electrode 32. When the light scattering pattern 14 was not formed, the light emitted from the region located vertically below the first electrode 32 of the active layer (FIG. 1C or 15 of FIG. 7) was blocked by the first electrode 32. On the other hand, by forming the light scattering pattern 14, light emitted from the region located vertically below the first electrode 32 of the active layer (FIG. 1C or 15 of FIG. 7) is scattered by the light scattering pattern 14 The first electrode 32 may be emitted to a region where the electrode 32 is not formed. Accordingly, the light extraction efficiency can be improved.
이와 더불어서, 전류의 흐름은 광산란 패턴(14)이 형성되지 않은 영역인 개구부들(14h)에 한정될 수 있다. 이 때, 광산란 패턴(14)을 제1 전극(32)과 중첩하는 영역(R)에 한정하여 배치함으로써, 전류의 흐름은 제1 전극(32)과 중첩하는 영역(R) 내에서보다 제1 전극(32)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 수평 방향의 전류 스프레딩이 향상될 수 있다. 나아가, 광산란 패턴(14)이 형성된 영역(R)은 제1 전극(32)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 제1 전극(32)의 수직 하부 영역보다 넓은 면적을 가질 수 있다. 다시 말해서, 광산란 패턴(14)이 형성된 영역(R)은 제1 전극(32)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다.In addition, the flow of current may be limited to the openings 14h which are regions in which the light scattering pattern 14 is not formed. At this time, the light scattering pattern 14 is disposed only in the region R overlapping with the first electrode 32, so that the current flows first than in the region R overlapping with the first electrode 32. It may be larger in an area not overlapping with the electrode 32. Thus, current spreading in the horizontal direction can be improved. Further, the region R in which the light scattering pattern 14 is formed may coincide with the vertical lower region of the first electrode 32, but is wider than the vertical lower region of the first electrode 32 in consideration of misalignment. It may have an area. In other words, the region R in which the light scattering pattern 14 is formed may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto.
광산란 패턴(14)은 본딩 패드(32a) 및 연장부(32e)과 중첩하는 것으로 도시되었으나, 이에 한정되지 않고 광산란 패턴(14)은 연장부(32e) 하부에는 형성되지 않고, 본딩 패드(32a) 하부에만 위치할 수도 있다.Although the light scattering pattern 14 is illustrated as overlapping with the bonding pad 32a and the extension part 32e, the light scattering pattern 14 is not limited thereto, and the light scattering pattern 14 is not formed below the extension part 32e, and the bonding pad 32a is provided. It can also be located at the bottom.
도 9는 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1c, 도 6, 및 도 7을 참조하여 설명한 발광다이오드와 유사하다.9 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention. The light emitting diode according to the present embodiment is similar to the light emitting diode described with reference to FIGS. 1A to 1C, 6, and 7 except for the following description.
도 9를 참조하면, 광산란 패턴(14)은 다수 개의 관통홀들(14h)을 구비하는 막일 수 있다. 이 때, 관통홀들(14h)은 광산란 패턴(14)에 의해 정의되는 개구부들이다.Referring to FIG. 9, the light scattering pattern 14 may be a film having a plurality of through holes 14h. At this time, the through holes 14h are openings defined by the light scattering pattern 14.
제1 전극(32)과 중첩하는 영역(R)에서의 개구부들 즉, 상기 관통홀들(14h)의 폭 또는 면적은 제1 전극(32)과 중첩하지 않는 영역에서의 그것에 비해 작을 수 있다. 이 때, 발광구조체 내에서 전류의 흐름은 관통홀들(14h) 내로 한정될 수 있으므로, 제1 전극(32)과 중첩하는 영역(R) 내에서보다 제1 전극(32)과 중첩하지 않는 영역에서 전류 흐름이 더 커질 수 있다. 따라서, 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 제1 전극(32)과 중첩하는 영역(R) 내에 위치한 관통홀의 폭(S1, S2)은 제1 전극(32)과 중첩하지 않는 영역 내에 위치한 관통홀의 폭(S3)에 비해 작을 수 있다.The openings in the region R overlapping with the first electrode 32, that is, the width or area of the through holes 14h may be smaller than those in the region not overlapping with the first electrode 32. At this time, the current flow in the light emitting structure can be limited to the through-holes (14h), a region that does not overlap with the first electrode 32 than in the region (R) overlapping with the first electrode (32) The current flow can be greater at. Therefore, the horizontal current spreading in the light emitting structure can be improved. The widths S1 and S2 of the through holes located in the region R overlapping the first electrode 32 may be smaller than the widths S3 of the through holes located in the region not overlapping the first electrode 32.
나아가, 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(32)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 제1 전극(32)의 수직 하부 영역보다 넓은 면적을 가질 수 있다. 다시 말해서, 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(32)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다. 또한, 도시된 바와는 달리 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 연장부(32e)를 제외한 본딩 패드(32a)에만 중첩할 수도 있다.Furthermore, the region R having a smaller width or area of the through holes 14h may coincide with the vertical lower region of the first electrode 32, but considering misalignment, the region of the first electrode 32 It may have a larger area than the vertical lower region. In other words, the region R having a small width or area of the through holes 14h may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto. In addition, unlike the illustrated embodiment, the region R having a small width or area of the through holes 14h may overlap only the bonding pads 32a except for the extension portion 32e.
도 10은 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 9를 참조하여 설명한 발광다이오드와 유사할 수 있다.10 is a layout diagram illustrating a portion of a light emitting diode according to another embodiment of the present invention. The light emitting diode according to the present embodiment may be similar to the light emitting diode described with reference to FIG. 9 except for the following description.
도 10을 참조하면, 관통홀들(14h)을 구비하는 광산란 패턴(14)은 제1 전극(32)과 중첩하는 영역(R)에 한정하여 배치될 수 있다. 제1 전극(32)과 중첩하지 않는 영역은 광산란 패턴(14)이 없이 오픈될 수 있다. 이 때, 활성층(도 1c 또는 도 7의 15)의 상기 제1 전극(32)의 수직 하부에 위치한 영역에서 방출되는 광은 광산란 패턴(14)에 의해 산란되어 제1 전극(32)이 형성되지 않은 영역으로 방출될 수 있다. 이에 따라, 광추출 효율이 향상될 수 있다.Referring to FIG. 10, the light scattering pattern 14 having the through holes 14h may be limited to the region R overlapping the first electrode 32. A region that does not overlap the first electrode 32 may be opened without the light scattering pattern 14. At this time, the light emitted from the region located vertically below the first electrode 32 of the active layer (FIG. 1C or 15 of FIG. 7) is scattered by the light scattering pattern 14 so that the first electrode 32 is not formed. May be released to the non-area. Accordingly, the light extraction efficiency can be improved.
이와 더불어서, 광산란 패턴(14)을 제1 전극(32)과 중첩하는 영역(R)에 한정하여 배치함으로써, 전류의 흐름은 제1 전극(32)과 중첩하는 영역(R) 내에서보다 제1 전극(12)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 수평 방향의 전류 스프레딩이 향상될 수 있다. 나아가, 광산란 패턴(14)이 형성된 영역(R)은 제1 전극(32)의 수직 하부 영역과 일치할 수 있으나, 정렬오류를 고려할 때 제1 전극(32)의 수직 하부 영역보다 넓은 면적을 가질 수 있다. 다시 말해서, 광산란 패턴(14)이 형성된 영역(R)은 제1 전극(32)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다.In addition, by arranging the light scattering pattern 14 to be limited to the region R overlapping the first electrode 32, the flow of current is first compared to the region R overlapping the first electrode 32. It may be larger in an area not overlapping with the electrode 12. Thus, current spreading in the horizontal direction can be improved. Further, the region R in which the light scattering pattern 14 is formed may coincide with the vertical lower region of the first electrode 32, but has a larger area than the vertical lower region of the first electrode 32 in view of misalignment. Can be. In other words, the region R in which the light scattering pattern 14 is formed may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto.
광산란 패턴(14)은 본딩 패드(32a) 및 연장부(32e)과 중첩하는 영역 및 이에 인접한 영역(R)에 한정하여 배치된 것으로 도시되었으나, 이에 한정되지 않고 광산란 패턴(14)은 연장부(32e) 하부에는 형성되지 않고, 본딩 패드(32a) 하부에만 위치할 수도 있다.Although the light scattering pattern 14 is illustrated as being limited to the region overlapping the bonding pad 32a and the extension part 32e and the region R adjacent thereto, the light scattering pattern 14 is not limited thereto. 32e) may not be formed below and may be located only below the bonding pads 32a.
도 11은 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1c, 도 6 및 도 7을 참조하여 설명한 발광다이오드와 유사하다.11 is a layout diagram illustrating a light emitting diode according to another embodiment of the present invention. The light emitting diode according to the present embodiment is similar to the light emitting diode described with reference to FIGS. 1A to 1C, 6 and 7 except for the following description.
도 11을 참조하면, 광산란 패턴(14)은 라인 패턴일 수 있다. 이 때, 상기 라인 패턴들 사이의 영역들(14h)은 광산란 패턴(14)에 의해 정의되는 개구부들이다.Referring to FIG. 11, the light scattering pattern 14 may be a line pattern. In this case, the regions 14h between the line patterns are openings defined by the light scattering pattern 14.
제1 전극(12)과 중첩하는 영역(R)에서의 개구부 즉, 라인 패턴들 사이의 영역(14h)의 폭 또는 면적은 제1 전극(32)과 중첩하지 않는 영역에서의 그것에 비해 작을 수 있다. 이 때, 발광구조체 내에서 전류의 흐름은 제1 전극(32)과 중첩하는 영역(R) 내에서보다 제1 전극(32)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 상기 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 나아가, 상기 라인 패턴들 사이의 영역(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(32)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 제1 전극(32)의 수직 하부 영역보다 넓을 수 있다. 다시 말해서, 상기 라인 패턴들 사이의 영역(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(32)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다. 또한, 도시된 바와는 달리 상기 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 연장부(32e)를 제외한 본딩 패드(32a)에만 중첩할 수도 있다.The width or area of the opening 14 in the region R overlapping the first electrode 12, that is, the region 14h between the line patterns, may be smaller than that in the region not overlapping the first electrode 32. . At this time, the current flow in the light emitting structure may be greater in the region not overlapping with the first electrode 32 than in the region R overlapping with the first electrode 32. Therefore, the horizontal current spreading in the light emitting structure can be improved. Further, the region R having a smaller width or area of the region 14h between the line patterns may coincide with the vertical lower region of the first electrode 32, but considering the misalignment, the first electrode It may be wider than the vertical lower region of 32. In other words, the region R having a small width or area of the region 14h between the line patterns may be limited to the region overlapping with the first electrode 32 and the region adjacent thereto. In addition, unlike the illustrated embodiment, the region R having a small width or area of the through holes 14h may overlap only the bonding pads 32a except for the extension part 32e.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.

Claims (43)

  1. 제1 도전형 클래드층;A first conductivity type clad layer;
    상기 제1 도전형 클래드층 내에 상기 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴;A light scattering pattern having a refractive index different from that of the first conductive clad layer in the first conductive clad layer;
    상기 제1 도전형 클래드층 하부에 위치하는 활성층;An active layer under the first conductive clad layer;
    상기 활성층 하부에 위치하는 제2 도전형 클래드층;A second conductive clad layer disposed under the active layer;
    상기 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극; 및A first electrode electrically connected to the first conductive clad layer; And
    상기 제2 도전형 클래드층에 전기적으로 접속하는 제2 전극을 포함하는 발광다이오드.A light emitting diode comprising a second electrode electrically connected to the second conductive cladding layer.
  2. 제1항에 있어서,The method of claim 1,
    상기 광산란 패턴은 상기 제1 전극과 중첩하여 위치하는 발광다이오드.The light scattering pattern overlaps with the first electrode.
  3. 제2항에 있어서,The method of claim 2,
    상기 광산란 패턴은 상기 제1 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치하는 발광다이오드.The light scattering pattern is a light emitting diode positioned in a region overlapping with the first electrode and a region adjacent thereto.
  4. 제1항에 있어서,The method of claim 1,
    상기 제1 전극은 본딩 패드 및 연장부를 구비하고,The first electrode has a bonding pad and an extension,
    상기 광산란 패턴은 본딩 패드 하부에는 위치하나 상기 연장부 하부에는 위치하지 않는 발광다이오드.The light scattering pattern is positioned below the bonding pad but not below the extension.
  5. 제1항에 있어서,The method of claim 1,
    상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작은 발광다이오드.The light emitting diode having a width of the opening defined by the light scattering pattern is smaller than a region in which the first electrode overlaps with the first electrode.
  6. 제1항에 있어서,The method of claim 1,
    상기 광산란 패턴은 다수 개의 도트들, 다수 개의 라인들, 또는 다수 개의 관통홀을 구비한 막인 발광다이오드.The light scattering pattern is a light emitting diode having a plurality of dots, a plurality of lines, or a plurality of through holes.
  7. 제1항에 있어서,The method of claim 1,
    상기 광산란 패턴은 굴절율이 상기 제1 도전형 클래드층에 비해 작은 절연막인 발광다이오드.The light scattering pattern is a light emitting diode having a refractive index smaller than that of the first conductive cladding layer.
  8. 제1항에 있어서,The method of claim 1,
    상기 광산란 패턴은 굴절율이 서로 다른 막들이 교호 적층된 것인 발광다이오드.The light scattering pattern is a light emitting diode in which films having different refractive indices are alternately stacked.
  9. 제1항에 있어서,The method of claim 1,
    상기 제1 도전형 클래드층은 상부 표면 내에 결함을 따라 식각된 다수 개의 홈들을 구비하는 발광다이오드.The first conductive cladding layer has a plurality of grooves etched along a defect in an upper surface thereof.
  10. 제9항에 있어서,The method of claim 9,
    상기 홈들에 의해 정의되는 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층 내부의 불순물의 농도에 비해 높은 발광다이오드.The concentration of impurities in the protrusions defined by the grooves is higher than the concentration of impurities in the first conductive type clad layer.
  11. 제10항에 있어서,The method of claim 10,
    상기 불순물은 제1 도전형 도펀트인 발광다이오드.The impurity is a light emitting diode of the first conductivity type dopant.
  12. 제9항에 있어서,The method of claim 9,
    상기 홈들의 바닥부들의 레벨들은 상기 제1 도전형 클래드층의 상부 표면 중앙부에서 외곽부 방향으로 낮아지는 발광다이오드.And the levels of the bottom portions of the grooves are lowered toward the outer portion from the center of the upper surface of the first conductive clad layer.
  13. 제9항에 있어서,The method of claim 9,
    상기 제1 도전형 클래드층의 상부 표면은 상기 홈들이 형성된 부분과 상기 홈들이 형성되지 않은 부분을 구비하고,An upper surface of the first conductive cladding layer has a portion where the grooves are formed and a portion where the grooves are not formed,
    상기 제1 전극은 상기 제1 도전형 클래드층의 상기 홈들이 형성되지 않은 부분 상에 위치하는 발광다이오드.The first electrode is on the portion where the grooves of the first conductive clad layer are not formed.
  14. 제9항에 있어서,The method of claim 9,
    상기 제1 전극은 상기 홈들이 형성된 부분 상에 위치하는 발광다이오드.The first electrode is a light emitting diode located on a portion where the grooves are formed.
  15. 제13항 또는 제14항에 있어서,The method according to claim 13 or 14,
    상기 제1 도전형 클래드층과 상기 제1 전극 사이에 위치하는 절연 패턴을 더 포함하는 발광다이오드.The light emitting diode of claim 1, further comprising an insulating pattern disposed between the first conductive cladding layer and the first electrode.
  16. 제9항에 있어서,The method of claim 9,
    상기 제1 도전형 클래드층은 메인 제1 도전형 클래드층과 보조 제1 도전형 클래드층을 포함하고,The first conductive cladding layer includes a main first conductive cladding layer and an auxiliary first conductive cladding layer.
    상기 발광다이오드는 상기 메인 제1 도전형 클래드층과 상기 보조 제1 도전형 클래드층 사이에 위치하는 진성 클래드층을 더 포함하고,The light emitting diode further includes an intrinsic clad layer positioned between the main first conductive clad layer and the auxiliary first conductive clad layer.
    상기 홈들은 상기 보조 제1 도전형 클래드층 내에 형성되는 발광다이오드.The grooves are formed in the auxiliary first conductive cladding layer.
  17. 제16항에 있어서,The method of claim 16,
    상기 홈들의 바닥들의 적어도 일부는 상기 진성 클래드층에 접하는 발광다이오드.At least a portion of the bottoms of the grooves abut the intrinsic clad layer.
  18. 제1 도전형 클래드층;A first conductivity type clad layer;
    상기 제1 도전형 클래드층 하부에 위치하는 활성층;An active layer under the first conductive clad layer;
    상기 활성층 하부에 위치하는 제2 도전형 클래드층;A second conductive clad layer disposed under the active layer;
    상기 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극; 및A first electrode electrically connected to the first conductive clad layer; And
    상기 제2 도전형 클래드층에 전기적으로 접속하는 제2 전극을 포함하되,A second electrode electrically connected to the second conductive cladding layer,
    상기 제1 도전형 클래드층 내에 유전체 패턴이 위치하고, 상기 유전체 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작은 발광다이오드.A light emitting diode in which a dielectric pattern is located in the first conductive cladding layer, and a width of an opening defined by the dielectric pattern is smaller than a region in which an area overlapping with the first electrode does not overlap with the first electrode.
  19. 상부 표면 내에 다수 개의 홈들과 상기 홈들에 의해 정의되는 돌출부들을 구비하는 1 도전형 클래드층;A one-conductive cladding layer having a plurality of grooves and protrusions defined by the grooves in an upper surface thereof;
    상기 제1 도전형 클래드층 하부에 위치하는 활성층; 및An active layer under the first conductive clad layer; And
    상기 활성층 하부에 위치하는 제2 도전형 클래드층을 포함하고,A second conductive cladding layer disposed under the active layer;
    상기 돌출부들 내의 불순물의 농도는 상기 제1 도전형 클래드층의 내부의 불순물의 농도에 비해 높은 발광다이오드.The concentration of impurities in the protrusions is higher than the concentration of impurities in the interior of the first conductive clad layer.
  20. 보조 제1 도전형 클래드층을 형성하고;Forming an auxiliary first conductive clad layer;
    상기 보조 제1 도전형 클래드층 상에 상기 보조 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴을 형성하고;Forming a light scattering pattern having a refractive index different from that of the auxiliary first conductive clad layer on the auxiliary first conductive clad layer;
    상기 광산란 패턴 상에 메인 제1 도전형 클래드층을 형성하고;Forming a main first conductive clad layer on the light scattering pattern;
    상기 메인 제1 도전형 클래드층 상에 활성층을 형성하고;Forming an active layer on the main first conductive clad layer;
    상기 활성층 상에 제2 도전형 클래드층을 형성하고,Forming a second conductive cladding layer on the active layer;
    상기 보조 제1 도전형 클래드층에 전기적으로 접속하는 전극을 형성하는 것을 포함하는 발광다이오드 제조방법.And forming an electrode electrically connected to the auxiliary first conductive cladding layer.
  21. 제20항에 있어서,The method of claim 20,
    상기 광산란 패턴은 상기 전극과 중첩하여 위치하도록 형성하는 발광다이오드 제조방법.The light scattering pattern is a light emitting diode manufacturing method formed so as to overlap with the electrode.
  22. 제21항에 있어서,The method of claim 21,
    상기 광산란 패턴은 상기 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치하도록 형성하는 발광다이오드 제조방법.The light scattering pattern is a light emitting diode manufacturing method to be formed so as to be limited to the region overlapping with the electrode adjacent to the region.
  23. 제20항에 있어서,The method of claim 20,
    상기 전극은 본딩 패드 및 연장부를 구비하고,The electrode has a bonding pad and an extension,
    상기 광산란 패턴은 본딩 패드와 중첩하는 영역에는 위치하나 상기 연장부와 중첩하는 영역에는 위치하지 않는 발광다이오드 제조방법.The light scattering pattern is positioned in an area overlapping with the bonding pad but not in an area overlapping the extension.
  24. 제20항에 있어서,The method of claim 20,
    상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 전극과 중첩하는 영역 내에서가 상기 전극과 중첩하지 않는 영역에 비해 좁은 발광다이오드 제조방법.The width of the opening defined by the light scattering pattern is narrower than the region in the region overlapping with the electrode does not overlap with the electrode.
  25. 제20항에 있어서,The method of claim 20,
    상기 광산란 패턴은 다수 개의 도트들, 다수 개의 라인들, 또는 다수 개의 관통홀을 구비한 막으로 형성하는 발광다이오드 제조방법.The light scattering pattern is a light emitting diode manufacturing method of forming a film having a plurality of dots, a plurality of lines, or a plurality of through holes.
  26. 제20항에 있어서,The method of claim 20,
    상기 광산란 패턴은 굴절율이 상기 제1 도전형 클래드층들에 비해 작은 절연막인 발광다이오드 제조방법.The light scattering pattern is a light emitting diode manufacturing method of the refractive index is smaller than the first conductive type cladding layer.
  27. 제20항에 있어서,The method of claim 20,
    상기 광산란 패턴은 굴절율이 서로 다른 막들이 교호 적층된 것인 발광다이오드 제조방법.The light scattering pattern is a light emitting diode manufacturing method in which the films having different refractive indexes are alternately stacked.
  28. 제20항에 있어서,The method of claim 20,
    상기 보조 제1 도전형 클래드층은 성장기판 상에 형성되고,The auxiliary first conductive cladding layer is formed on a growth substrate,
    상기 전극을 형성하기 전에, 상기 성장기판을 제거하여 상기 보조 제1 도전형 클래드층을 노출시키는 것을 더 포함하는 발광다이오드 제조방법.And forming the auxiliary first conductive clad layer by removing the growth substrate before forming the electrode.
  29. 제28항에 있어서,The method of claim 28,
    상기 성장기판은 GaN 기판이고, 상기 보조 제1 도전형 클래드층은 GaN층인 발광다이오드 제조방법.Wherein the growth substrate is a GaN substrate and the auxiliary first conductive clad layer is a GaN layer.
  30. 제20항에 있어서,The method of claim 20,
    상기 전극을 형성하기 전에,Before forming the electrode,
    상기 보조 제1 도전형 클래드층의 상부 표면 내에 결함을 생성하고; 및Creating a defect in the top surface of the auxiliary first conductivity type clad layer; And
    상기 결함을 식각하여 상기 보조 제1 도전형 클래드층의 상부 표면 내에 다수 개의 홈들을 형성하는 것을 더 포함하는 발광다이오드 제조방법.Etching the defect to form a plurality of grooves in an upper surface of the auxiliary first conductive cladding layer.
  31. 제30항에 있어서,The method of claim 30,
    상기 보조 제1 도전형 클래드층의 표면 내에 결함을 생성하는 것은 상기 보조 제1 도전형 클래드층의 표면 내에 불순물을 주입하는 것인 발광다이오드 제조방법.The method of manufacturing a light emitting diode in which a defect is generated in the surface of the auxiliary first conductive cladding layer is implanted with impurities in the surface of the auxiliary first conductive cladding layer.
  32. 제31항에 있어서,The method of claim 31, wherein
    상기 불순물은 제1 도전형 도펀트인 발광다이오드 제조방법.The impurity is a light emitting diode manufacturing method of the first conductivity type dopant.
  33. 제30항에 있어서,The method of claim 30,
    상기 다수 개의 홈들을 형성하는 것은 습식식각법을 사용하여 수행하는 발광다이오드 제조방법.Forming the plurality of grooves is a light emitting diode manufacturing method using a wet etching method.
  34. 제33항에 있어서,The method of claim 33, wherein
    상기 습식식각법은 광강화 화학식각(Photo-Enhanced Chemical etching)법인 발광다이오드 제조방법.The wet etching method is a light-emitting diode manufacturing method of photo-enhanced chemical etching (Photo-Enhanced Chemical etching) method.
  35. 제30항에 있어서,The method of claim 30,
    상기 보조 제1 도전형 클래드층의 표면 내에 결함을 생성함에 있어서,In creating a defect in the surface of the auxiliary first conductive cladding layer,
    상기 보조 제1 도전형 클래드층의 상부 표면 중앙부에서 외곽부 방향으로 결함의 깊이는 깊어지는 발광다이오드 제조방법.The depth of the defect from the central portion of the upper surface of the auxiliary first conductivity-type cladding layer toward the outer portion of the light emitting diode manufacturing method.
  36. 제35항에 있어서,36. The method of claim 35 wherein
    상기 결함은 불순물 주입에 의해 생성되고,The defect is created by impurity implantation,
    상기 주입된 불순물의 Rp(Projected Range)는 상기 보조 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 깊어지는 발광다이오드 제조방법.And a projected range (Rp) of the implanted impurity is deepened from the center of the surface of the auxiliary first conductive clad layer toward the outer portion.
  37. 제36항에 있어서,The method of claim 36,
    상기 불순물을 주입하기 전에,Before injecting the impurities,
    상기 보조 제1 도전형 클래드층의 상부 표면 상에 상기 보조 제1 도전형 클래드층의 표면 중앙부에서 외곽부 방향으로 두께가 감소하는 마스크층을 형성하는 것을 더 포함하는 발광다이오드 제조방법.And forming a mask layer on the upper surface of the auxiliary first conductive cladding layer, the mask layer having a reduced thickness in the outward direction from the center of the surface of the auxiliary first conductive cladding layer.
  38. 제30항에 있어서,The method of claim 30,
    상기 전극은 상기 홈들을 형성하기 전 또는 후에, 상기 보조 제1 도전형 클래드층의 표면 상에 형성되는 발광다이오드 제조방법.And the electrode is formed on the surface of the auxiliary first conductive clad layer before or after the grooves are formed.
  39. 제38항에 있어서,The method of claim 38,
    상기 전극을 형성하기 전에, 상기 보조 제1 도전형 클래드층의 표면 상에 절연패턴을 형성하는 단계를 더 포함하고,Before forming the electrode, further comprising forming an insulating pattern on the surface of the auxiliary first conductive cladding layer;
    상기 전극은 상기 절연패턴 상에 형성하는 발광다이오드 제조방법.The electrode is a light emitting diode manufacturing method formed on the insulating pattern.
  40. 제30에 있어서,The method of claim 30,
    상기 광산란 패턴을 형성하기 전에, Before forming the light scattering pattern,
    상기 보조 제1 도전형 클래드층 상에 진성 클래드층을 형성하는 것을 더 포함하는 발광다이오드 제조방법.A method of manufacturing a light emitting diode further comprising forming an intrinsic clad layer on the auxiliary first conductive cladding layer.
  41. 제40항에 있어서,The method of claim 40,
    상기 홈들의 바닥들 중 적어도 일부는 상기 진성 클래드층에 접하는 발광다이오드 제조방법.At least some of the bottoms of the grooves abut the intrinsic clad layer.
  42. 제30항에 있어서,The method of claim 30,
    상기 보조 제1 도전형 클래드층, 상기 광산란 패턴, 상기 메인 제1 도전형 클래드층, 상기 활성층, 및 상기 제2 도전형 클래드층은 성장기판 상에 차례로 형성되고,The auxiliary first conductive cladding layer, the light scattering pattern, the main first conductive cladding layer, the active layer, and the second conductive cladding layer are sequentially formed on a growth substrate.
    상기 결함을 생성하기 전에, 상기 성장기판을 제거하여 상기 보조 제1 도전형 클래드층의 상기 상부 표면을 노출시키는 단계를 더 포함하는 발광다이오드 제조방법.And removing the growth substrate to expose the top surface of the auxiliary first conductive clad layer before producing the defect.
  43. 제42항에 있어서,The method of claim 42, wherein
    상기 성장기판은 GaN 기판이고, 상기 보조 제1 도전형 클래드층은 GaN층인 발광다이오드 제조방법.Wherein the growth substrate is a GaN substrate and the auxiliary first conductive clad layer is a GaN layer.
PCT/KR2013/001734 2012-03-08 2013-03-05 Light-emitting diode having improved light-extraction efficiency, and production method therefor WO2013133593A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120023822A KR101910565B1 (en) 2012-03-08 2012-03-08 Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same
KR10-2012-0023822 2012-03-08
KR1020120024687A KR101910567B1 (en) 2012-03-09 2012-03-09 Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same
KR10-2012-0024687 2012-03-09

Publications (1)

Publication Number Publication Date
WO2013133593A1 true WO2013133593A1 (en) 2013-09-12

Family

ID=49117013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/001734 WO2013133593A1 (en) 2012-03-08 2013-03-05 Light-emitting diode having improved light-extraction efficiency, and production method therefor

Country Status (1)

Country Link
WO (1) WO2013133593A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140357A (en) * 2004-11-12 2006-06-01 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting device
JP2007150304A (en) * 2005-11-24 2007-06-14 Samsung Electro Mech Co Ltd Gallium nitride light-emitting diode element having vertical structure
KR20090021770A (en) * 2007-08-28 2009-03-04 엘지이노텍 주식회사 Lighting emitting device and method for manufacturing the same
KR20090025670A (en) * 2007-09-06 2009-03-11 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101125449B1 (en) * 2010-04-06 2012-03-27 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140357A (en) * 2004-11-12 2006-06-01 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting device
JP2007150304A (en) * 2005-11-24 2007-06-14 Samsung Electro Mech Co Ltd Gallium nitride light-emitting diode element having vertical structure
KR20090021770A (en) * 2007-08-28 2009-03-04 엘지이노텍 주식회사 Lighting emitting device and method for manufacturing the same
KR20090025670A (en) * 2007-09-06 2009-03-11 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101125449B1 (en) * 2010-04-06 2012-03-27 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Similar Documents

Publication Publication Date Title
WO2010095781A1 (en) Light-emitting device and fabrication method thereof
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2013157786A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
WO2013015472A1 (en) Semiconductor light-emitting device and method for manufacturing same
WO2014104688A1 (en) Nitride semiconductor light-emitting device and method of manufacturing same
KR102135836B1 (en) Method of forming a P-type layer for a light emitting device
WO2009139603A2 (en) Semiconductor light-emitting device
WO2014084500A1 (en) Substrate separation method, and method for manufacturing light-emitting diode chip using same
KR20210036199A (en) Semiconductor device, method of fabricating the same, and display device including the same
WO2015012513A1 (en) Method of fabricating light emitting device
WO2013141421A1 (en) Horizontal power led device and method for manufacturing same
KR20130097363A (en) Light emitting device and manufacturing method thereof
WO2013137554A1 (en) Light-emitting device and method for manufacturing same
WO2015190735A1 (en) Light-emitting element and light-emitting element package comprising same
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
WO2020111429A1 (en) Light emitting device
WO2016159614A1 (en) Uv light emitting device
WO2016080671A1 (en) Light-emitting device and lighting system
KR101910567B1 (en) Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same
WO2013133593A1 (en) Light-emitting diode having improved light-extraction efficiency, and production method therefor
WO2014007419A1 (en) Nitride group semiconductor light-emitting element and method for manufacturing same
WO2018221752A1 (en) Three-dimensional long-wavelength light-emitting diode and manufacturing method therefor
WO2014104602A1 (en) Substrate separation method and method for manufacturing semiconductor device using mask pattern
WO2017188656A1 (en) Highly efficient ga-polar vertical light-emitting diode device and method for preparing same
WO2014042461A1 (en) High-luminance nitride light-emitting device and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13758675

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13758675

Country of ref document: EP

Kind code of ref document: A1