KR20130102885A - 영상 처리 장치 및 이의 영상 처리 방법 - Google Patents

영상 처리 장치 및 이의 영상 처리 방법 Download PDF

Info

Publication number
KR20130102885A
KR20130102885A KR1020120024056A KR20120024056A KR20130102885A KR 20130102885 A KR20130102885 A KR 20130102885A KR 1020120024056 A KR1020120024056 A KR 1020120024056A KR 20120024056 A KR20120024056 A KR 20120024056A KR 20130102885 A KR20130102885 A KR 20130102885A
Authority
KR
South Korea
Prior art keywords
image
image data
memory
signal processing
image processor
Prior art date
Application number
KR1020120024056A
Other languages
English (en)
Other versions
KR101947726B1 (ko
Inventor
김지원
최용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120024056A priority Critical patent/KR101947726B1/ko
Priority to US13/767,927 priority patent/US9530176B2/en
Priority to CN201310074553.7A priority patent/CN103313134B/zh
Priority to EP13158272.8A priority patent/EP2637137B1/en
Publication of KR20130102885A publication Critical patent/KR20130102885A/ko
Application granted granted Critical
Publication of KR101947726B1 publication Critical patent/KR101947726B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Abstract

영상 처리 장치 및 이의 영상 처리 방법이 제공된다. 본 영상 처리 장치는 메모리를 포함하고 영상 데이터의 제1 신호 처리를 수행하며 제1 신호 처리된 영상 데이터를 메모리에 저장하는 제1 영상 처리부, 메모리에 직접 액세스하여 저장된 영상 데이터를 수신하고 수신된 영상 데이터의 제2 신호 처리를 수행하는 제2 영상 처리부 및 제2 신호 처리가 수행된 영상 데이터를 출력하는 영상 출력부를 포함한다. 이에 의해, 실제 영상 데이터 영역만을 수신하여 데이터 전송량이 줄어들고, 신호 전송 라인이 감소하며, CPU 리소스를 확보할 수 있고, 타이밍 에러를 개선할 수 있다. 또한, 별도의 LVDS 블럭과 같은 영상 전송부를 제거할 수 있어, 영상 처리 장치가 더욱 얇고 작아질 수 있게 된다.

Description

영상 처리 장치 및 이의 영상 처리 방법{Image processing apparatus and Method for processing image thereof}
본 발명은 영상 처리 장치 및 이의 영상 처리 방법에 관한 것으로, 더욱 상세하게는 영상 데이터에 대해 복수의 신호 처리를 수행하는 영상 처리 장치 및 이의 영상 처리 방법을 제공함에 있다.
시청자가 영상을 시청하기 위해서, 영상 처리 장치는 영상 데이터에 대한 복수의 신호 처리(예를 들어, 디코딩, 스케일링, 프레임 레이트 컨트롤, 타이밍 컨트롤, 3D 영상으로 변환 등)를 수행한다. 이때, 복수의 신호 처리는 각각의 블럭을 통해 수행되며, 각각의 신호 처리 블럭은 영상 데이터를 전송하기 위해 별도의 영상 전송부를 구비한다.
이하에서는 도 1을 참조하여, 종래의 영상 처리 장치에 대해 설명하기로 한다. 종래의 영상 처리 장치(100)는 수신된 영상 데이터를 스케일러(111)를 통해 영상 사이즈를 조절하고, 조절된 영상 데이터를 메모리(112)에 저장한다. 그리고, 영상 처리 장치(100)는 영상 전송 블럭(113)을 통해 영상 데이터를 도 2에 도시된 바와 같이, 저전압 차분 신호(Low voltage differential signaling: LVDS)로 변환하여 영상 처리부(120)로 전송하였다.
그리고, 영상 처리 장치(100)는 영상 데이터 추출 블럭(121)을 통해 LVDS에서 영상 데이터를 추출하여 메모리(122)에 저장하고, 영상 처리 블럭(123)을 통해 메모리(123)에 저장된 영상 데이터에 대한 영상 처리(예를 들어, Frame Rate Control, Timing control 등)을 수행한다. 그리고, 영상 처리 장치(100)는 영상 출력부(130)를 통해 신호 처리된 영상 데이터를 출력하게 된다.
그러나, 종래의 영상 처리 장치(100)에 의하면, 영상 전송 블럭(113)을 통해 영상 데이터를 LVDS로 변환하여 전송함으로써, 영상 처리 장치는 실제 필요한 영상 데이터 이외의 불필요한 정보(예를 들어, 도 2에 도시된 Blanking 정보) 등으로 인해 처리해야할 데이터 량이 증가하게 된다.
또한, 영상 데이터 전송을 위해 영상 데이터를 LVDS로 변환하여야 하므로, 영상 처리 과정 시에 영상 프레임의 딜레이, CPU 리소스의 증가, 타이밍 에러와 같은 문제점이 발생된다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 제1 영상 처리부가 영상 데이터에 대해 제1 신호 처리를 수행한 후, 신호 처리된 영상 데이터를 메모리에 저장하고, 제2 영상 처리부가 메모리에 직접 액세스하여 제2 신호 처리를 수행하는 영상 처리 장치 및 이의 영상 처리 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 영상 처리 장치는, 메모리를 포함하고, 영상 데이터의 제1 신호 처리를 수행하며, 상기 제1 신호 처리된 영상 데이터를 상기 메모리에 저장하는 제1 영상 처리부; 상기 메모리에 직접 액세스하여 상기 저장된 영상 데이터를 수신하고, 상기 수신된 영상 데이터의 제2 신호 처리를 수행하는 제2 영상 처리부; 및 상기 제2 신호 처리가 수행된 영상 데이터를 출력하는 영상 출력부;를 포함한다.
그리고, 상기 메모리는 영상의 부가 데이터가 함께 저장되며, 상기 제2 영상 처리부는, 상기 메모리에 직접 액세스하여 상기 영상의 부가 데이터를 수신하며, 상기 부가 데이터를 참조하여 상기 영상 데이터의 제2 신호 처리를 수행할 수 있다.
또한, 상기 제2 영상 처리부는, 상기 제2 영상 처리부에 대한 정보를 상기 제1 영상 처리부에 전송하며, 상기 제1 영상 처리부는, 상기 제2 영상 처리부에 대한 정보를 상기 메모리의 기 설정된 영역에 저장할 수 있다.
그리고, 상기 제2 영상 처리부는, 상기 영상 처리 장치의 부팅시, 상기 메모리에 직접 액세스하여 상기 메모리에 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행할 수 있다.
또한, 상기 제2 영상 처리부는, 상기 제1 영상 처리부의 작업량이 기설정된 값을 초과하는 경우, 상기 메모리에 직접 액세스하여 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행할 수 있다.
그리고, 상기 메모리는 GUI(Graphic User Interface)의 영상 데이터를 저장하며, 상기 제2 영상 처리부는, GUI 생성 명령이 입력되면, 상기 메모리에 저장된 GUI의 영상 데이터에 대한 제2 신호 처리를 수행할 수 있다.
또한, 복수의 영상 데이터를 각각 수신하는 복수의 영상 수신부;를 더 포함하고, 상기 제1 영상 처리부는, 상기 복수의 영상 수신부로부터 수신된 복수의 영상 데이터 각각에 대하여 제1 신호 처리를 수행하고, 제1 신호 처리가 수행된 복수의 영상 데이터를 상기 메모리의 복수의 영역에 각각 저장할 수 있다.
그리고, 상기 제2 영상 처리부는, 사용자로부터 영상 변경 요청이 수신되면, 상기 메모리의 복수의 영역 중 액세스 영역을 변경하여 상기 제2 신호 처리가 되는 영상 데이터를 변경할 수 있다.
또한, 상기 제2 영상 처리부는, PCI-E(Peripheral Component Interconnect Express)에 의해 상기 메모리에 저장된 영상 데이터를 직접 액세스할 수 있다.
그리고, 상기 제1 영상 처리부는, 상기 영상 데이터의 스케일링 작업을 수행하는 스케일러(scaler)이며, 상기 제2 영상 처리부는, 상기 영상 데이터의 프레임 레이트를 제어하는 프레임 레이트 컨트롤러, 상기 영상 데이터의 출력 타이밍을 제어하는 타이밍 컨트롤러 및 상기 영상 데이터의 3D 출력 여부를 제어하는 컨트롤러 중 적어도 하나를 포함할 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 제1 영상 처리부 및 제2 영상 처리부를 포함하는 영상 처리 장치의 영상 처리 방법은, 상기 제1 영상 처리부가, 영상 데이터의 제1 신호 처리를 수행하고, 상기 제1 신호 처리된 영상 데이터를 상기 제1 영상 처리부에 구비된 메모리에 저장하는 단계; 상기 제2 영상 처리부가, 상기 메모리를 직접 액세스하여 상기 저장된 영상 데이터에 대한 제2 신호 처리를 수행하는 단계; 및 상기 제2 영상 처리부가 상기 제2 신호 처리가 수행된 영상 데이터를 출력하는 단계;를 포함한다.
그리고, 상기 메모리는 영상의 부가 데이터가 함께 저장되며, 상기 제2 신호 처리를 수행하는 단계는, 상기 메모리에 직접 액세스하여 상기 영상의 부가 데이터를 수신하며, 상기 부가 데이터를 참조하여 상기 영상 데이터의 제2 신호 처리를 수행할 수 있다.
또한, 상기 메모리에는, 상기 제2 영상 처리부에 대한 정보가 기 설정된 영역에 저장될 수 있다.
그리고, 상기 영상 처리 장치의 부팅시, 상기 제2 영상 처리부가 상기 메모리에 직접 액세스하여 상기 메모리에 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행하는 단계;를 더 포함할 수 있다.
또한, 상기 제1 영상 처리부의 작업량이 기설정된 값을 초과하는 경우, 상기 제2 영상 처리부가 상기 메모리에 직접 액세스하여 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행하는 단계;를 더 포함할 수 있다.
그리고, 상기 메모리에는 GUI(Graphic User Interface)의 영상 데이터가 저장되며, GUI 생성 명령이 입력되면, 상기 제2 영상 처리부가 상기 메모리에 직접 액세스하여 상기 메모리에 저장된 GUI의 영상 데이터에 대한 제2 신호 처리를 수행하는 단계;를 더 포함할 수 있다.
또한, 복수의 영상 데이터를 수신하는 단계;를 더 포함하고, 상기 저장하는 단계는, 상기 복수의 영상 데이터 각각에 대하여 제1 신호 처리를 수행하고, 제1 신호 처리가 수행된 복수의 영상 데이터를 상기 메모리의 복수의 영역에 각각 저장할 수 있다.
그리고, 사용자로부터 영상 변경 요청이 수신되면, 상기 메모리의 복수의 영역 중 액세스 영역을 변경하여 상기 제2 신호 처리가 되는 영상 데이터를 변경하는 단계;를 더 포함할 수 있다.
또한, 상기 제2 영상 처리부는, PCI-E(Peripheral Component Interconnect Express)에 의해 상기 메모리에 저장된 영상 데이터를 직접 액세스할 수 있다.
그리고, 상기 제1 영상 처리부는, 상기 영상 데이터의 스케일링 작업을 수행하는 스케일러(scaler)이며, 상기 제2 영상 처리부는, 상기 영상 데이터의 프레임 레이트를 제어하는 프레임 레이트 컨트롤러, 상기 영상 데이터의 출력 타이밍을 제어하는 타이밍 컨트롤러 및 상기 영상 데이터의 3D 출력 여부를 제어하는 컨트롤러 중 적어도 하나를 포함할 수 있다.
상술한 바와 같은 본 발명의 다양한 실시예에 의하면, 제2 영상 처리부가 직접 제1 영상 처리부의 메모리를 액세스함으로써, 실제 영상 데이터 영역만을 수신하여 데이터 전송량이 줄어들고, 신호 전송 라인이 감소하며, CPU 리소스를 확보할 수 있고, 타이밍 에러를 개선할 수 있다.
또한, 별도의 LVDS 블럭과 같은 영상 전송부를 제거할 수 있어, 영상 처리 장치가 더욱 얇고 작아질 수 있게 된다.
도 1 및 도 2는 종래의 영상 처리 장치를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른, 영상 처리 장치의 구성을 간략히 나타내는 블럭도,
도 4 및 도 5는 본 발명의 다양한 실시예에 따른, 영상 처리 장치의 구성을 자세히 나타내는 블럭도,
도 6은 본 발명의 일 실시예에 따른, 영상 처리 장치의 영상 처리 방법을 나타내는 흐름도이다.
이하에서는 도면을 참조하여 본 발명에 대해 더욱 상세히 설명하기로 한다. 도 3은 본 발명의 일 실시예에 따른, 영상 처리 장치의 구성을 간략히 나타내는 블럭도이다. 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 영상 처리 장치(200)는 영상 수신부(210), 제1 영상 처리부(220), 제2 영상 처리부(230) 및 영상 출력부(240)를 포함한다. 한편, 본 발명의 일 실시예에 따른, 영상 처리 장치(200)는 TV, 셋탑박스, 휴대폰, 노트북 PC, 태블릿 PC, 데스크탑 PC, 전자 책, 전자 액자, 키오스크 등과 같이 영상 데이터의 신호 처리가 필요한 장치로 구현될 수 있다.
영상 수신부(210)는 다양한 소스(예를 들어, 방송국, DVD 플레이어와 같은 외부기기)로부터 영상 데이터를 수신한다.
제1 영상 처리부(220)는 영상 수신부(210)에서 수신된 영상 데이터에 대한 제1 신호 처리를 수행한다. 이때, 제1 신호 처리에는 영상 데이터의 디코딩, 스케일링과 같은 신호 처리 작업이 포함될 수 있다.
또한, 제1 영상 처리부(220)는 제1 신호 처리된 영상 데이터를 제1 영상 처리부(220)에 구비된 메모리에 저장한다. 이때, 메모리에는 영상 데이터뿐만 아니라, 영상 데이터의 부가 정보 역시 함께 저장될 수 있다. 또한, 메모리에는 제2 영상 처리부(230)에서 전송된 제2 영상 처리부(230)에 대한 정보 역시 함께 저장될 수 있다. 메모리에 저장된 영상 데이터의 부가 정보 및 제2 영상 처리부(230)에 대한 정보는 제1 신호 처리 및 제2 신호 처리 수행시 이용되어 더욱 효율적인 신호 처리를 수행하는데 도움이 될 수 있다.
제2 영상 처리부(230)는 DMA(Direct Memory Access) 방식을 통해 제1 영상 처리부(220)에 구비된 메모리에 직접 액세스하여 저장된 영상 데이터를 수신하고, 수신된 영상 데이터의 제2 신호 처리를 수행한다. 이때, 제2 신호 처리는 영상 데이터의 프레임 레이트(Frame rate)에 대한 신호 처리, 영상 데이터의 출력 타이밍에 대한 신호 처리 및 영상 데이터의 3D 출력에 대한 신호 처리가 포함될 수 있다.
특히, 제2 영상 처리부(230)는 PCI-E(Peripheral Component Interconnect Express)에 의해 제1 영상 처리부(220)에 구비된 메모리에 저장된 영상 데이터를 직접 액세스할 수 있다. 그러나, 제2 영상 처리부(230)가 PCI-E를 통해 메모리에 직접 액세스하는 것은 일 실시예에 불과할 뿐, 제2 영상 처리부(230)가 다른 연결부를 이용하여 메모리에 직접 액세스할 수 있다.
특히, 제2 영상 처리부(230)는 메모리에 저장된 영상 데이터의 부가 정보를 참조하여 영상 데이터에 대한 제2 신호 처리를 수행할 수 있다.
또한, 제2 영상 처리부(230)는 영상 처리 장치(200)의 부팅시, 외부로부터 수신된 영상 데이터를 처리하는 것이 아니라 메모리에 직접 액세스하여 메모리에 저장된 특정 영상 데이터(제조사의 로고 또는 문구가 포함된 영상 데이터)를 수신하고, 특정 영상 데이터의 제2 신호 처리를 수행할 수 있다.
또한, 제2 영상 처리부(230)는 제1 영상 처리부(220)의 작업량이 기설정된 값을 초과하여 영상 처리 장치(200)에 과부하가 발생하는 경우, 메모리에 직접 액세스하여 저장된 특정 영상 데이터(예를 들어, 과부하 안내 메시지)를 수신하고, 특정 영상 데이터의 제2 신호 처리를 수행할 수 있다.
또한, GUI(Graphic User Interface) 생성 명령이 입력되면, 제2 영상 처리부(230)는 메모리에 직접 액세스하여 메모리에 저장된 GUI의 영상 데이터를 수신하고, GUI의 영상 데이터에 대한 제2 신호 처리를 수행할 수 있다.
또한, 영상 수신부(210)가 복수 개 구비된 경우, 제1 영상 처리부(220)는 복수의 영상 수신부(210)로부터 수신된 복수의 영상 데이터 각각에 대하여 제1 신호 처리를 수행하고, 제1 신호 처리가 수행된 복수의 영상 데이터를 메모리의 복수의 영역에 각각 저장할 수 있다. 그리고, 영상 변경 요청이 수신되면, 제2 영상 처리부(230)는 메모리의 복수의 영역 중 액세스 영역을 변경하여 사용자에 의해 요청된 영상 데이터에 대한 제2 신호 처리를 수행할 수 있다.
상술한 바와 같이, 제2 영상 처리부(230)가 직접 제1 영상 처리부(220)의 메모리를 액세스하여 영상 데이터의 신호 처리를 수행함으로써, 영상 처리 장치(200)는 실제 영상 데이터 영역만을 수신하여 데이터 전송량을 줄일 수 있고, 신호 전송 라인을 감소시킬 수 있으며, CPU 리소스를 확보할 수 있고, 타이밍 에러를 개선할 수 있다. 또한, 별도의 LVDS 블럭과 같은 영상 전송부를 제거할 수 있어, 영상 처리 장치(200)가 더욱 얇고 작아질 수 있게 된다.
이하에서는 도 4 및 도 5를 참조하여 본 발명의 영상 처리 장치(200)에 대해 더욱 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른, 영상 처리 장치(200)의 구성을 상세히 도시한 도면이다. 도 4에 도시된 바와 같이, 영상 처리 장치(200)는 영상 수신부(210), 제1 영상 처리부(220), 제2 영상 처리부(230) 및 영상 출력부(240)를 포함한다.
영상 수신부(210)는 다양한 소스로부터 영상 데이터를 수신한다. 특히, 본 발명의 일 실시예에 따른, 영상 수신부(210)는 도 4에 도시된 바와 같이, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)를 하며, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 다양한 소스로부터 각각 영상 데이터를 수신할 수 있다.
구체적으로, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 방송 네트워크를 통해 영상 데이터를 전송하는 방송국 또는 인터넷을 이용하여 영상 데이터를 전송하는 웹 서버로부터 영상 데이터를 수신한다. 또한, 영상 처리 장치(200) 내에 마련되거나 영상 처리 장치(200)에 연결된 각종 기록 매체 재생 장치로부터 영상 데이터를 수신할 수도 있다. 기록 매체 재생 장치란 CD, DVD, 하드디스크, 블루레이 디스크, 메모리 카드, USB 메모리 등과 같은 다양한 유형의 기록 매체에 저장된 컨텐츠를 재생하는 장치를 의미한다.
방송국으로부터 영상 데이터를 수신하는 실시 예의 경우에는, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 튜너(미도시), 복조기(미도시), 등화기(미도시) 등과 같은 구성을 포함하는 형태로 구현될 수 있다. 반면, 웹 서버와 같은 소스로부터 영상 데이터를 수신하는 실시 예의 경우에는, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 네트워크 인터페이스 카드(미도시)로 구현될 수 있다. 또는, 상술한 각종 기록 매체 재생 장치로부터 영상 데이터를 수신하는 실시 예의 경우에는, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 기록 매체 재생 장치와 연결된 인터페이스부(미도시)로 구현될 수 있다. 이와 같이, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 실시 예에 따라 다양한 형태로 구현될 수 있다.
또한, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 반드시 동일한 유형의 소스로부터 영상 데이터를 수신할 필요는 없으며, 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)는 서로 다른 유형의 소스로부터 영상 데이터를 수신할 수도 있다. 예를 들어, 제1 영상 수신부(210-1)는 튜너, 복조기, 등화기 등을 포함하는 형태로 구현되고, 제2 영상 수신부(210-2)는 네트워크 인터페이스 카드로 구현될 수도 있다.
한편, 도 4에서는 영상 수신부(210)가 2개인 것으로 설명하였으나, 이는 일 실시예에 불과할 뿐, 영상 수신부(210)는 3개 이상의 영상 수신부로 구현될 수도 있다.
제1 영상 처리부(220)는 제1 영상 수신부(210-1) 및 제2 영상 수신부(210-2)로부터 수신된 영상 데이터에 대한 제1 신호 처리를 수행한다. 구체적으로, 제1 영상 처리부(220)는 스케일러(221), 메모리(222) 및 제1 제어부(223)를 포함한다.
스케일러(221)는 수신된 영상 데이터를 화면 사이즈에 맞추어 업 또는 다운 스케일링을 수행한다. 이때, 스케일러(221)에 입력된 영상 데이터는 디코더(미도시)에 의해 디코딩된 영상 데이터일 수 있다. 한편, 도 4에서는 스케일러(221)가 한 개인 것으로 설명하였으나, 이는 일 실시예에 불과할 뿐 복수 개의 스케일러(221)를 구비할 수 있다.
메모리(222)는 스케일링 처리된 영상 데이터를 저장한다. 이때, 메모리(222)는 영상 데이터뿐만 아닐, 영상 데이터의 부가 데이터를 함께 저장할 수 있다. 또한, 메모리(222)는 특정 조건(예를 들어, 영상 처리 장치의 부팅시)이 만족될 때 디스플레이될 수 있는 특정 영상 데이터를 저장할 수 있으며, GUI를 저장할 수도 있다.
또한, 메모리(222)는 복수의 영역으로 구분되어, 복수의 영상 수신부(210-1,210-2)로부터 수신된 복수의 영상 데이터를 복수의 영역에 각각 저장할 수 있다. 예를 들어, 메모리(222)는 제1 영상 수신부(210-1)로부터 수신된 영상 데이터를 저장하는 제1 영역 및 제2 영상 수신부(210-2)로부터 수신된 영상 데이터를 저장하는 제2 영역을 포함할 수 있다.
제1 제어부(223)는 제1 영상 처리부(210)의 전반적인 동작을 제어할 수 있다. 구체적으로, 제1 제어부(223)는 스케일러(221)를 제어하여 복수의 영상 수신부(210-1, 210-2)로부터 수신된 영상 데이터의 스케일링 작업을 제어한다. 또한, 제1 제어부(223)는 스케일링 작업이 수행된 영상 데이터를 메모리(222)에 저장한다.
제2 영상 처리부(230)는 제1 영상 처리부(220)의 메모리(222)를 직접 액세스하여 메모리(222)에 저장된 영상 데이터를 수신하고, 수신된 영상 데이터에 대한 제2 신호 처리를 수행한다. 이때, 제2 영상 처리부(230)는 PCI-E를 통해 메모리(222)에 직접 액세스하여 영상 데이터를 수신할 수 있으나, 이에 한정되는 것은 아니고, 다른 연결선을 통해 메모리(222)와 직접 액세스할 수 있다.
특히, 제2 영상 처리부(230)는 메모리(231), 영상 처리 블럭(232) 및 제2 제어부(233)를 포함한다. 메모리(231)는 제2 제어부(233)의 제어에 의해 메모리(222)로부터 전송된 영상 데이터를 임시로 저장한다.
영상 처리 블럭(232)은 메모리(231)에 임시로 저장된 영상 데이터에 대한 제2 신호 처리를 수행한다. 이때, 영상 처리 블럭(232)은 영상 데이터의 프레임 레이트를 제어하는 블럭, 영상 데이터의 출력 타이밍을 제어하는 블럭 및 영상 데이터의 3D 출력을 제어하는 블럭 중 적어도 하나를 포함할 수 있다. 그러나, 이는 일 실시예에 불과할 뿔, 영상 처리 블럭(232)은 다른 신호 처리를 수행하기 위한 블럭을 구비할 수 있다.
제2 제어부(233)는 제2 영상 처리부(230)의 전반적이 동작을 제어한다. 특히, 제2 제어부(233)는 메모리(231) 및 영상 처리 블럭(232)을 제어한다.
또한, 제2 제어부(233)는 제1 영상 처리부(210)의 메모리(222)에 저장된 영상 데이터의 부가 데이터를 액세스하여 부가 데이터를 수신할 수 있다. 그리고, 제2 제어부(233)는 부가 데이터를 참조하여 영상 데이터의 제2 신호 처리를 수행하도록 영상 처리 블럭(232)을 제어할 수 있다. 예를 들어, 영상의 부가 데이터에 영상 데이터의 프레임 레이트 정보에 대한 정보가 포함된 경우, 제2 제어부(233)는 영상의 부가 데이터를 이용하여 영상 데이터의 프레임 레이트를 제어하도록 영상 처리 블럭(232)을 제어할 수 있다.
또한, 제2 제어부(233)는 영상 처리 장치(200)의 부팅시, 제1 영상 처리부(220)의 메모리(222)에 직접 액세스하여 메모리에 저장된 특정 영상 데이터(예를 들어, 부팅 안내 메시지)를 수신하고, 특정 영상 데이터의 제2 신호 처리를 수행할 수 있다. 예를 들어, 제2 제어부(233)는 영상 처리 장치(200)의 부팅시, 제1 영상 처리부(220)의 메모리(222)에 직접 액세스하여 메모리에 저장된 제조사의 회사 로고를 수신하고, 회사 로고에 대한 제2 신호 처리를 수행할 수 있다. 따라서, 영상 처리 장치(200)의 부팅 시, 외부로부터 영상을 입력받지 않고도 특정 영상 데이터를 출력할 수 있으므로, 영상 처리 장치(200)는 더욱 빠르게 부팅 안내 메시지나 회사로고를 디스플레이할 수 있게 된다.
또한, 제2 제어부(233)는 제1 영상 처리부(100)의 작업량이 기설정된 값을 초과하는 경우, 제1 영상 처리부(220)의 메모리(222)에 직접 액세스하여 저장된 특정 영상 데이터(예를 들어, 과부하 메시지)를 수신하고, 특정 영상 데이터의 제2 신호 처리를 수행할 수 있다. 따라서, 제1 영상 처리부(220)에 과부하가 발생하는 경우, 영상 처리 장치(200)는 제1 영상 처리부(220)의 추가적인 동작 없이 제2 제어부(233)를 제어하여 사용자에게 과부하 정보를 안내할 수 있다.
또한, 제1 영상 처리부(220)의 메모리(222)에 GUI(Graphic User Interface)(예를 들어, 메뉴 설정 메뉴, 볼륨 조절 메뉴 등)가 저장된 경우, GUI 생성 명령이 입력되면, 제2 제어부(233)는 메모리(222)를 직접 액세스하여 메모리(222)에 저장된 GUI를 수신하고, GUI에 대한 제2 신호 처리를 수행할 수 있다.
또한, 사용자로부터 영상 변경 요청이 수신되면, 제2 제어부(233)는 제1 영상 처리부(220)의 메모리(222)의 복수의 영역 중 액세스 영역을 변경하여 영상 데이터를 수신할 수 있다. 예를 들어, 제2 제어부(233)가 메모리(222)의 제1 영역을 액세스하여, 제1 영역에 저장된 제1 영상 데이터를 수신하는 동안 사용자로부터 영상 변경 명령이 입력되면, 제2 제어부(233)는 메모리(222)의 액세스 영역을 변경하여 메모리(222)의 제2 영역에 저장된 제2 영상 데이터를 수신할 수 있다. 따라서, 사용자가 시청하고자 하는 영상이 변경된 경우, 제2 제어부(233)는 메모리(222)의 액세스 영역만을 변경함으로써, 영상 처리 장치(200)는 더욱 신속하게 사용자의 영상 변경 요청에 반응할 수 있게 된다.
영상 출력부(240)는 제2 영상 처리부(230)에 의해 신호 처리된 영상 데이터를 출력한다. 이때, 영상 출력부(240)는 디스플레이 패널로 구현될 수 있다.
상술한 바와 같이, 제2 영상 처리부(230)가 직접 제1 영상 처리부(220)의 메모리(222)를 액세스하여 영상 데이터를 수신함으로써, 영상 처리 장치(200)는 실제 영상 데이터 영역만을 수신하여 데이터 전송량을 줄일 수 있고, 신호 전송 라인을 감소시킬 수 있으며, CPU 리소스를 확보할 수 있고, 타이밍 에러를 개선할 수 있다. 또한, 별도의 LVDS 블럭과 같은 영상 전송부를 제거할 수 있어, 영상 처리 장치(200)가 더욱 얇고 작아질 수 있게 된다.
한편, 도 4에서는 제1 영상 처리부(220) 및 제2 영상 처리부(230)를 제어하는 제어부가 각각의 영상 처리부(220,230)에 각각 구비되는 것으로 상정하였으나, 이는 일 실시예에 불과할 뿐, 제1 영상 처리부(220) 및 제2 영상 처리부(230) 중 하나에 구비된 제어부에 의해 각각의 영상 처리부(220,230)를 제어할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 제1 영상 처리부(220)에 구비된 제1 제어부(223)에 의해 제1 영상 처리부(220) 및 제2 영상 처리부(230)가 제어될 수 있다.
또 다른 실시예로 영상 처리를 제어하는 제어부는 제1 영상 처리부(220) 및 제2 영상 처리부(230)의 외부에 별도의 블럭으로 구성될 수 있다.
이하에서는 도 6을 참조하여, 본 발명의 영상 처리 방법에 대해 더욱 상세히 설명하도록 한다.
우선, 영상 수신부(210)는 영상 데이터를 수신한다(S610). 이때, 영상 수신부(210)는 다양한 소스(예를 들어, 방송국, 외부기기, 네트워크)로부터 복수의 영상 데이터를 수신할 수 있다.
그리고, 제1 영상 처리부(220)는 수신된 영상 데이터의 제1 신호 처리를 수행한다(S620). 이때, 제1 영상 처리부(220)는 수신된 영상에 대한 화면 사이즈를 조절하는 스케일링 작업을 수행할 수 있다.
그리고, 제1 영상 처리부(220)는 제1 신호 처리된 영상 데이터를 제1 영상 처리부(220)의 메모리(222)에 저장한다(S630). 이때, 제1 영상 처리부(220)는 영상 데이터뿐만 아니라 영상 데이터의 부가 정보를 메모리(222)에 함께 저장할 수 있다.
그리고, 제2 영상 처리부(230)는 메모리(222)에 직접 액세스하여 영상 데이터를 수신한다(S640). 구체적으로, 제2 영상 처리부(230)는 PCI-E를 통해 메모리(222)에 직접 액세스하여, 메모리(222)에 저장된 영상 데이터를 수신할 수 있다.
그리고, 제2 영상 처리부(230)는 수신된 영상 데이터의 제2 신호 처리를 수행한다(S650). 이때, 제2 영상 처리부(230)는 수신된 영상 데이터의 프레임 레이트를 제어하기 위한 신호 처리, 영상 데이터의 출력 타이밍을 제어하기 위한 신호 처리 및 영상 데이터의 3D 출력을 제어하기 위한 신호 처리 중 적어도 하나의 신호 처리를 수행할 수 있다.
그리고, 영상 출력부(240)는 제1 신호 처리 및 제2 신호 처리된 영상 데이터를 출력한다(S660).
상술한 바와 같은 영상 처리 방법에 의해 제2 영상 처리부(230)가 직접 제1 영상 처리부(220)의 메모리(222)를 액세스함으로써, 영상 처리 장치(200)는 실제 영상 데이터 영역만을 수신하여 데이터 전송량을 줄일 수 있고, 신호 전송 라인을 감소시킬 수 있으며, CPU 리소스를 확보할 수 있고, 타이밍 에러를 개선할 수 있다. 또한, 별도의 LVDS 블럭과 같은 영상 전송부를 제거할 수 있어, 영상 처리 장치(200)가 더욱 얇고 작아질 수 있게 된다.
한편, 상술한 본 발명의 다양한 실시 예들에 따른 방법을 수행하기 위한 프로그램은 다양한 유형의 기록 매체에 저장되어 사용될 수 있다.
구체적으로는, 상술한 방법들을 수행하기 위한 코드는, RAM(Random Access Memory), 플레시메모리, ROM(Read Only Memory), EPROM(Erasable Programmable ROM), EEPROM(Electronically Erasable and Programmable ROM), 레지스터, 하드디스크, 리무버블 디스크, 메모리 카드, USB 메모리, CD-ROM 등과 같이, 단말기에서 판독 가능한 다양한 유형의 기록 매체에 저장되어 있을 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
210: 영상 수신부 220: 제1 영상 처리부
230: 제2 영상 처리부 240: 영상 출력부

Claims (20)

  1. 영상 처리 장치에 있어서,
    메모리를 포함하고, 영상 데이터의 제1 신호 처리를 수행하며, 상기 제1 신호 처리된 영상 데이터를 상기 메모리에 저장하는 제1 영상 처리부;
    상기 메모리에 직접 액세스하여 상기 저장된 영상 데이터를 수신하고, 상기 수신된 영상 데이터의 제2 신호 처리를 수행하는 제2 영상 처리부; 및
    상기 제2 신호 처리가 수행된 영상 데이터를 출력하는 영상 출력부;를 포함하는 영상 처리 장치.
  2. 제1항에 있어서,
    상기 메모리는 영상의 부가 데이터가 함께 저장되며,
    상기 제2 영상 처리부는,
    상기 메모리에 직접 액세스하여 상기 영상의 부가 데이터를 수신하며, 상기 부가 데이터를 참조하여 상기 영상 데이터의 제2 신호 처리를 수행하는 것을 특징으로 하는 영상 처리 장치.
  3. 제1항에 있어서,
    상기 제2 영상 처리부는,
    상기 제2 영상 처리부에 대한 정보를 상기 제1 영상 처리부에 전송하며,
    상기 제1 영상 처리부는,
    상기 제2 영상 처리부에 대한 정보를 상기 메모리의 기 설정된 영역에 저장하는 것을 특징으로 하는 영상 처리 장치.
  4. 제1항에 있어서,
    상기 제2 영상 처리부는,
    상기 영상 처리 장치의 부팅시, 상기 메모리에 직접 액세스하여 상기 메모리에 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행하는 것을 특징으로 하는 영상 처리 장치.
  5. 제1항에 있어서,
    상기 제2 영상 처리부는,
    상기 제1 영상 처리부의 작업량이 기설정된 값을 초과하는 경우, 상기 메모리에 직접 액세스하여 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행하는 것을 특징으로 하는 영상 처리 장치.
  6. 제1항에 있어서,
    상기 메모리는 GUI(Graphic User Interface)의 영상 데이터를 저장하며,
    상기 제2 영상 처리부는,
    GUI 생성 명령이 입력되면, 상기 메모리에 저장된 GUI의 영상 데이터에 대한 제2 신호 처리를 수행하는 것을 특징으로 하는 영상 처리 장치.
  7. 제1항에 있어서,
    복수의 영상 데이터를 각각 수신하는 복수의 영상 수신부;를 더 포함하고,
    상기 제1 영상 처리부는,
    상기 복수의 영상 수신부로부터 수신된 복수의 영상 데이터 각각에 대하여 제1 신호 처리를 수행하고, 제1 신호 처리가 수행된 복수의 영상 데이터를 상기 메모리의 복수의 영역에 각각 저장하는 것을 특징으로 하는 영상 처리 장치.
  8. 제7항에 있어서,
    상기 제2 영상 처리부는,
    사용자로부터 영상 변경 요청이 수신되면, 상기 메모리의 복수의 영역 중 액세스 영역을 변경하여 상기 제2 신호 처리가 되는 영상 데이터를 변경하는 것을 특징으로 하는 영상 처리 장치.
  9. 제1항에 있어서,
    상기 제2 영상 처리부는,
    PCI-E(Peripheral Component Interconnect Express)에 의해 상기 메모리에 저장된 영상 데이터를 직접 액세스하는 것을 특징으로 하는 영상 처리 장치.
  10. 제1항에 있어서,
    상기 제1 영상 처리부는,
    상기 영상 데이터의 스케일링 작업을 수행하는 스케일러(scaler)이며,
    상기 제2 영상 처리부는,
    상기 영상 데이터의 프레임 레이트를 제어하는 프레임 레이트 컨트롤러, 상기 영상 데이터의 출력 타이밍을 제어하는 타이밍 컨트롤러 및 상기 영상 데이터의 3D 출력 여부를 제어하는 컨트롤러 중 적어도 하나를 포함하는 것을 특징으로 하는 영상 처리 장치.
  11. 제1 영상 처리부 및 제2 영상 처리부를 포함하는 영상 처리 장치의 영상 처리 방법에 있어서,
    상기 제1 영상 처리부가, 영상 데이터의 제1 신호 처리를 수행하고, 상기 제1 신호 처리된 영상 데이터를 상기 제1 영상 처리부에 구비된 메모리에 저장하는 단계;
    상기 제2 영상 처리부가, 상기 메모리를 직접 액세스하여 상기 저장된 영상 데이터에 대한 제2 신호 처리를 수행하는 단계; 및
    상기 제2 영상 처리부가, 상기 제2 신호 처리가 수행된 영상 데이터를 출력하는 단계;를 포함하는 영상 처리 방법.
  12. 제11항에 있어서,
    상기 메모리는 영상의 부가 데이터가 함께 저장되며,
    상기 제2 신호 처리를 수행하는 단계는,
    상기 메모리에 직접 액세스하여 상기 영상의 부가 데이터를 수신하며, 상기 부가 데이터를 참조하여 상기 영상 데이터의 제2 신호 처리를 수행하는 것을 특징으로 하는 영상 처리 방법
  13. 제11항에 있어서,
    상기 메모리에는, 상기 제2 영상 처리부에 대한 정보가 기 설정된 영역에 저장되어 있는 것을 특징으로 하는 영상 처리 방법.
  14. 제11항에 있어서,
    상기 영상 처리 장치의 부팅시, 상기 제2 영상 처리부가 상기 메모리에 직접 액세스하여 상기 메모리에 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 영상 처리 방법.
  15. 제11항에 있어서,
    상기 제1 영상 처리부의 작업량이 기설정된 값을 초과하는 경우, 상기 제2 영상 처리부가 상기 메모리에 직접 액세스하여 저장된 특정 영상 데이터를 수신하고, 상기 특정 영상 데이터의 제2 신호 처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 영상 처리 방법.
  16. 제11항에 있어서,
    상기 메모리에는 GUI(Graphic User Interface)의 영상 데이터가 저장되며,
    GUI 생성 명령이 입력되면, 상기 제2 영상 처리부가 상기 메모리에 직접 액세스하여 상기 메모리에 저장된 GUI의 영상 데이터에 대한 제2 신호 처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 영상 처리 방법.
  17. 제11항에 있어서,
    복수의 영상 데이터를 수신하는 단계;를 더 포함하고,
    상기 저장하는 단계는,
    상기 복수의 영상 데이터 각각에 대하여 제1 신호 처리를 수행하고, 제1 신호 처리가 수행된 복수의 영상 데이터를 상기 메모리의 복수의 영역에 각각 저장하는 것을 특징으로 하는 영상 처리 방법.
  18. 제17항에 있어서,
    사용자로부터 영상 변경 요청이 수신되면, 상기 메모리의 복수의 영역 중 액세스 영역을 변경하여 상기 제2 신호 처리가 되는 영상 데이터를 변경하는 단계;를 더 포함하는 것을 특징으로 하는 영상 처리 방법.
  19. 제11항에 있어서,
    상기 제2 영상 처리부는,
    PCI-E(Peripheral Component Interconnect Express)에 의해 상기 메모리에 저장된 영상 데이터를 직접 액세스하는 것을 특징으로 하는 영상 처리 방법.
  20. 제11항에 있어서,
    상기 제1 영상 처리부는,
    상기 영상 데이터의 스케일링 작업을 수행하는 스케일러(scaler)이며,
    상기 제2 영상 처리부는,
    상기 영상 데이터의 프레임 레이트를 제어하는 프레임 레이트 컨트롤러, 상기 영상 데이터의 출력 타이밍을 제어하는 타이밍 컨트롤러 및 상기 영상 데이터의 3D 출력 여부를 제어하는 컨트롤러 중 적어도 하나를 포함하는 것을 특징으로 하는 영상 처리 방법.



KR1020120024056A 2012-03-08 2012-03-08 영상 처리 장치 및 이의 영상 처리 방법 KR101947726B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120024056A KR101947726B1 (ko) 2012-03-08 2012-03-08 영상 처리 장치 및 이의 영상 처리 방법
US13/767,927 US9530176B2 (en) 2012-03-08 2013-02-15 Image processing apparatus and method for processing image thereof
CN201310074553.7A CN103313134B (zh) 2012-03-08 2013-03-08 图像处理装置及其处理图像的方法
EP13158272.8A EP2637137B1 (en) 2012-03-08 2013-03-08 Image processing apparatus and method for processing image thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024056A KR101947726B1 (ko) 2012-03-08 2012-03-08 영상 처리 장치 및 이의 영상 처리 방법

Publications (2)

Publication Number Publication Date
KR20130102885A true KR20130102885A (ko) 2013-09-23
KR101947726B1 KR101947726B1 (ko) 2019-02-13

Family

ID=48013709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024056A KR101947726B1 (ko) 2012-03-08 2012-03-08 영상 처리 장치 및 이의 영상 처리 방법

Country Status (4)

Country Link
US (1) US9530176B2 (ko)
EP (1) EP2637137B1 (ko)
KR (1) KR101947726B1 (ko)
CN (1) CN103313134B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310241B1 (ko) * 2015-04-29 2021-10-08 삼성전자주식회사 소스 디바이스, 그의 제어 방법, 싱크 디바이스 및 그의 화질 개선 처리 방법
CN105554433A (zh) * 2015-12-10 2016-05-04 阔地教育科技有限公司 一种数据处理控制装置、图像处理装置和直录播互动系统
CN105516620A (zh) * 2015-12-10 2016-04-20 阔地教育科技有限公司 一种分配控制装置、图像处理装置和直录播互动系统
US9992467B2 (en) * 2016-06-30 2018-06-05 Apple Inc. Parallel computer vision and image scaling architecture
CN109961754A (zh) * 2017-12-14 2019-07-02 奇景光电股份有限公司 比对图像数据的运算值以检测传输品质的显示系统及方法
US11804166B2 (en) * 2019-09-24 2023-10-31 Lg Electronics Inc. Signal processing device and image display apparatus including same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698753A (en) 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
US4965717A (en) 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5761516A (en) 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
US7075541B2 (en) * 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
US7525548B2 (en) * 2005-11-04 2009-04-28 Nvidia Corporation Video processing with multiple graphical processing units
CN100534129C (zh) * 2006-01-09 2009-08-26 上海乐金广电电子有限公司 利用视频信号的动作效果提供和编辑系统及其方法
JP2007257372A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 画像処理装置
US7958341B1 (en) * 2008-07-07 2011-06-07 Ovics Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory
CN101312527A (zh) * 2008-07-14 2008-11-26 北京中星微电子有限公司 无线摄像终端、无线监控终端及无线监控系统
US9270783B2 (en) * 2008-12-06 2016-02-23 International Business Machines Corporation System and method for photorealistic imaging workload distribution
KR101188593B1 (ko) * 2009-12-15 2012-10-05 삼성메디슨 주식회사 복수의 3차원 초음파 영상을 제공하는 초음파 시스템 및 방법
CN102044063B (zh) * 2010-12-23 2012-11-21 中国科学院自动化研究所 一种基于fpga和dsp的机器视觉系统
US8745366B2 (en) * 2011-03-31 2014-06-03 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller
US20130063462A1 (en) * 2011-09-08 2013-03-14 Microsoft Corporation Tile-based image processing using mipmaps
US8627036B2 (en) * 2011-09-12 2014-01-07 Microsoft Corporation Memory management techniques

Also Published As

Publication number Publication date
EP2637137B1 (en) 2017-09-20
KR101947726B1 (ko) 2019-02-13
US9530176B2 (en) 2016-12-27
EP2637137A2 (en) 2013-09-11
US20130236126A1 (en) 2013-09-12
CN103313134A (zh) 2013-09-18
EP2637137A3 (en) 2014-11-12
CN103313134B (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
US11722712B2 (en) Source device, content providing method using the source device, sink device and controlling method of the sink device
KR20130102885A (ko) 영상 처리 장치 및 이의 영상 처리 방법
US20150163450A1 (en) Video display system, source device, sink device, and video display method
US20160050449A1 (en) User terminal apparatus, display apparatus, system and control method thereof
EP3337173A1 (en) Image providing apparatus, control method thereof, and image providing system
US9210299B2 (en) Adaptor device for source device and control method of adaptor device for source device
EP3002941A1 (en) Display apparatus and control method thereof
RU2640031C2 (ru) Устройство-источник, способ предоставления контента с использованием устройства-источника, приемное устройство и способ управления для приемного устройства
KR20150017205A (ko) 기능 확장장치, 디스플레이 장치 및 이의 제어 방법
EP2849433A1 (en) Relay device
US8982128B2 (en) Method of providing image and display apparatus applying the same
CN117319736A (zh) 视频处理方法、装置、电子设备及存储介质
US11302282B2 (en) Display apparatus and the control method thereof
EP3849204A1 (en) Electronic device and control method therefor
US9456165B2 (en) Display apparatus and display method
US10477269B2 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
EP4246960A1 (en) Display device and operating method therefor
KR102118523B1 (ko) 전자 장치 및 그 제어 방법
KR20220111164A (ko) 디스플레이 장치 및 그 동작방법
CN113473219A (zh) 实现原生多声道音频数据输出方法、装置及智能电视
JP5127992B2 (ja) 映像処理装置及び映像処理方法、音声再生装置及び音声再生方法
TWI488490B (zh) 自動調整無線顯示品質方法及其顯示裝置與通信裝置
CN117979086A (en) Playing method, device and electronic equipment

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant