CN103313134B - 图像处理装置及其处理图像的方法 - Google Patents

图像处理装置及其处理图像的方法 Download PDF

Info

Publication number
CN103313134B
CN103313134B CN201310074553.7A CN201310074553A CN103313134B CN 103313134 B CN103313134 B CN 103313134B CN 201310074553 A CN201310074553 A CN 201310074553A CN 103313134 B CN103313134 B CN 103313134B
Authority
CN
China
Prior art keywords
image
memory
image data
image processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310074553.7A
Other languages
English (en)
Other versions
CN103313134A (zh
Inventor
金智源
崔容勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103313134A publication Critical patent/CN103313134A/zh
Application granted granted Critical
Publication of CN103313134B publication Critical patent/CN103313134B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)

Abstract

公开了图像处理装置及其图像处理方法。图像处理装置包括:第一图像处理器,其包括存储器,对图像数据执行第一信号处理,并将经第一信号处理的图像数据存储到存储器中;第二图像处理器,其直接访问存储器并接收所存储的图像数据,并且对接收到的图像数据执行第二信号处理;以及图像输出器,其输出已经执行了第二信号处理的图像数据。因此,只有实际图像数据部分被接收、减少了数据传输量、减少了信号传输线、保护了CPU资源并改善了定时错误。此外,可以去除诸如额外的低电压差分信号(LVDS)块的图像发送器,使得图像处理装置更薄和更小。

Description

图像处理装置及其处理图像的方法
相关申请的交叉引用
本申请要求2012年3月8日向韩国知识产权局提交的第10-2012-24056 号韩国专利申请的优先权,其公开通过引用整体并入本文。
技术领域
与示例性实施例一致的方法和装置涉及图像处理装置及其处理图像的方法,而且更具体地,涉及对图像数据执行多个信号处理的图像处理装置及其图像处理方法。
背景技术
为了使观看者观看图像,图像处理装置对图像数据执行多个信号处理(例如,解码、缩放(scaling)、帧速率控制、定时控制和转换成3D图像等)。这里,通过每个块执行多个信号处理,而且每个信号处理块配备有用于发送图像数据的附加的图像发送单元。
下面参照图1解释传统的图像处理装置。传统的图像处理装置100通过缩放器(scaler)111调整接收到的图像数据的图像大小,并且将调整后的图像数据存储在存储器112中。此外,传统的图像处理装置100通过图像发送器113将图像数据转换成如图2所示的低电压差分信号(low voltage differential signaling,LVDS),并且将其发送到图像处理器120。
此外,图像处理装置100通过图像数据提取器124从LVDS提取图像数据,并将图像数据存储到存储器122中,并且图像处理器装置100通过图像处理器123对存储在存储器122中的图像数据执行图像处理(例如,帧速率控制、定时控制等)。此外,图像处理装置100通过图像输出器130输出经信号处理的图像数据。
然而,在这种传统的图像处理装置100中,由于图像数据被转换为LVDS 然后通过图像发送器113发送,因此除了实际需要的图像数据以外还有不必要的信息(例如,图2中示出的消隐(blanking)信息),从而图像处理装置要处理的数据量增加。
此外,由于图像数据需要被转换为LVDS以进行图像数据传输,因此诸如延迟的问题增加了CPU资源,而且在图像处理过程中可能发生定时错误。发明内容
示例性实施例的一方面涉及图像处理装置及其图像处理方法,该图像处理装置通过第一图像处理器对图像数据执行第一信号处理并将经信号处理的图像数据存储到存储器中,并且通过第二图像处理器直接访问存储器并执行第二信号处理。
根据本发明的示例性实施例,一种图像处理装置可以包括:第一图像处理器,其包括存储器,对图像数据执行第一信号处理,并将经第一信号处理的图像数据存储到存储器中;第二图像处理器,其直接访问存储器并接收所存储的图像数据,并且对接收到的图像数据执行第二信号处理;以及图像输出器,其输出已经执行了第二信号处理的图像数据。
此外,附加数据可以一起存储到存储器中,并且第二图像处理器可以直接访问存储器并接收图像数据的附加数据,并且参照附加数据对图像数据执行第二信号处理。
此外,第二图像处理器可以将关于第二图像处理器的信息发送到第一图像处理器,并且第一图像处理器可以将关于第二图像处理器的信息存储到预定区域中。
此外,在引导图像处理装置的过程中,第二图像处理器可以直接访问存储器并且接收存储在存储器中的特定图像数据,并且对特定图像数据执行第二信号处理。
此外,在第一图像处理器的操作量超过一个值的情况下,第二图像处理器可以直接访问存储器并且接收存储在存储器中的特定图像数据,并且对特定图像数据执行第二信号处理。所述值可以是预定值。
此外,存储器可以存储图形用户界面(GUI)的图像数据,并且当输入生成GUI的命令时,第二图像处理器可以对存储在存储器中的GUI的图像数据执行第二信号处理。
此外,图像处理装置还可以包括多个图像接收器,所述多个图像接收器中的每一个都接收多个图像数据,而且第一图像处理器可以对从所述多个图像接收器接收到的所述多个图像数据中的每一个执行第一信号处理,并且将已经对其执行了第一信号处理的多个图像数据存储在所述存储器的多个区域中的每个区域中。
此外,当接收到改变图像的请求时,第二图像处理器可以改变所述存储器的多个区域当中的访问区域,并且改变将对其执行第二信号处理的图像数据。改变图像的请求可以从用户接收。
此外,第二图像处理器可以通过快速外设组件互连(PCI-E)直接访问存储在存储器中的图像数据。
此外,第一图像处理器可以是缩放器,其对图像数据执行缩放操作,并且第二图像处理器可以包括控制图像数据的帧速率的帧速率控制器、控制图像数据的输出定时的定时控制器和控制是否输出图像数据的3D输出的控制器中的至少一个。
同时,根据本公开的另一个示例性实施例,一种具有第一图像处理器和第二图像处理器的图像处理装置的图像处理方法可以包括:由第一图像处理器对图像数据执行第一信号处理,并将经第一信号处理的图像数据存储到在第一图像处理器中提供的存储器中;由第二图像处理器直接访问存储器并对所存储的图像数据执行第二信号处理;以及由第二图像处理器输出已经对其执行了第二信号处理的图像数据。
此外,图像数据的附加数据可以被存储到存储器中,并且第二信号处理可以直接访问存储器并接收图像数据的附加数据,并且参照附加数据对图像数据执行第二信号处理。
此外,关于第二图像处理器的信息可以被存储到存储器中的预定区域中。
此外,图像处理方法还可以包括在引导图像处理装置的时候,由第二图像处理器直接访问存储器并且接收存储在存储器中的特定图像数据,并且对特定图像数据执行第二信号处理。
此外,图像处理方法还可以包括在第一图像处理器的操作量超过一个值的时候,由第二图像处理器直接访问存储器并且接收存储在存储器中的特定图像数据,并且对特定图像数据执行第二信号处理。所述值可以是预定值。
此外,图形用户界面(GUI)的图像数据可以被存储在存储器中,而且该图像处理方法还可以包括当输入生成GUI的命令时,由第二图像处理器直接访问存储器并对存储在存储器中的GUI的图像数据执行第二信号处理。
此外,图像处理方法还可以包括接收多个图像数据,而且所述存储可以对多个图像数据中的每一个执行第一信号处理,并且将已经对其执行了第一信号处理的多个图像数据存储在所述存储器的多个区域中的每个区域中。
此外,图像处理方法还可以包括,当接收到改变图像的请求时,改变所述存储器的多个区域当中的访问区域,并且改变将对其执行第二信号处理的图像数据。改变图像数据的请求可以从用户接收。
此外,第二图像处理器可以通过快速外设组件互连(PCI-E)直接访问存储在存储器中的图像数据。
此外,第一图像处理器可以是缩放器,其执行对图像数据的缩放操作,并且第二图像处理器可以包括控制图像数据的帧速率的帧速率控制器、控制图像数据的输出定时的定时控制器和控制是否输出图像数据的3D输出的控制器中的至少一个。
附图说明
通过参照附图描述特定示例性实施例,本公开的以上和/或其他方面将更加明显,附图中:
图1和图2是用于解释传统的图像处理装置的视图;
图3是简要示出根据本公开的示例性实施例的图像处理装置的配置的框图;
图4和图5是详细示出根据本公开的不同的示例性实施例的图像处理装置的配置的框图;以及
图6是示出根据本公开的示例性实施例的图像处理装置的图像处理的方法的流程图。
具体实施方式
下面参照附图详细描述特定示例性实施例。
在下面的描述中,即使在不同的附图中,相同的附图标记也被用于相同的元件。提供说明书中定义的诸如详细结构和元件的事项是为了有助于全面理解示例性实施例。然而,示例性实施例可以在没有这些具体定义的事项的情况下实现。此外,没有详细描述公知的功能或结构,因为它们会以不必要的细节模糊本申请。
图3是简要示出根据本公开的示例性实施例的图像处理装置的配置的框图。如图3所示,根据本公开的示例性实施例的图像处理装置200包括图像接收器210、第一图像处理器220、第二图像处理器230和图像输出器240。同时,根据本公开的示例性实施例的图像处理装置200可以具体实施在需要对图像数据进行信号处理的装置中,诸如TV、机顶盒、移动电话、笔记本 PC、平板PC、台式PC、电子书、电子相框、信息亭等。
图像接收器210从各种源,例如,广播站和诸如DVD播放机的外部设备,接收图像数据。
第一图像处理器220对从图像接收器210接收的图像数据执行第一信号处理。这里,对图像数据进行的诸如解码和缩放的信号处理操作可以被包括在第一信号处理中。
此外,第一图像处理器220将经第一信号处理的图像数据存储在第一图像处理器220中提供的存储器中。这里,不仅图像数据、而且关于图像数据的附加信息也可以一起被存储在该存储器中。此外,从第二图像处理器230 发送的、关于第二图像处理器230的信息也可以被存储在该存储器中。关于存储在存储器中的图像数据的附加信息和关于第二图像处理器230的信息可以在执行第一信号处理和第二信号处理时使用,而且可以有助于执行更有效率的信号处理。
第二图像处理器230通过DMA(Direct Memory Access,直接存储器访问)方法直接访问第一图像处理器220中提供的存储器,接收所存储的图像数据,并且对接收到的图像数据执行第二信号处理。这里,第二信号处理可以包括关于图像数据的帧速率的信号处理、关于图像数据的输出定时的信号处理和关于图像数据的3D输出的信号处理。
具体而言,第二图像处理器230可以通过PCI-E(Peripheral ComponentInterconnect Express,快速外设组件互连)直接访问在第一图像处理器220中提供的存储器中存储的图像数据。然而,第二图像处理器230通过PCI-E直接访问存储器仅仅是示例性实施例,因此第二图像处理器230可以使用其他连接单元直接访问该存储器。
特别地,第二图像处理器230可以参照存储在存储器中的图像数据的附加信息,对图像数据执行第二信号处理。
此外,第二图像处理器230可以直接访问存储器并接收存储在存储器中的特定图像数据(包括制造商的标识或短语的图像数据),并且可以对该特定图像数据执行第二信号处理,而不是处理从外部接收的图像数据。
此外,在第一图像处理器220的操作量超过预定值并且发生过载的情况下,第二处理器230可以直接访问存储器并接收所存储的特定图像数据(例如,过载指导消息),并对该特定图像数据执行第二信号处理。
此外,当输入生成GUI(图形用户界面)的命令时,第二处理器230可以直接访问存储器并接收存储在存储器中的GUI的图像数据,并对GUI的图像数据执行第二信号处理。
此外,当提供多个图像接收器210时,第一图像处理器220对从多个图像接收器210接收的多个图像数据中的每一个执行第一信号处理,并可以将对其执行了第一信号处理的多个图像数据存储到存储器的多个区域中的每一个区域中。此外,当接收到改变图像的请求时,第二图像处理器230改变存储器的多个区域当中的访问区域,并对用户请求的图像数据执行第二信号处理。
如上所述,当第二图像处理器230直接访问第一图像处理器220的存储器并对图像数据执行信号处理时,图像处理装置200可以仅接收实际的图像数据部分、并减少数据传输量、减少信号传输线、保护CPU资源并且改善定时错误。此外,可以去除诸如额外的LVDS块的图像发送器,从而图像处理装置200可以变得更薄和更小。
下面参照图4和图5进一步详细解释图像处理装置200。
图4是详细示出根据本公开的示例性实施例的图像处理装置200的配置的视图。如图4所示,图像处理装置200包括图像接收器210、第一图像处理器220、第二图像处理器230和图像输出器240。
图像接收器210从各种源接收图像数据。特别是,根据本公开的示例性实施例的图像接收器210包括如图4所示的第一图像接收器210-1和第二图像接收器210-2,而且第一图像接收器210-1和第二图像接收器210-2中的每一个都可以从各种源接收图像数据。
更具体地,第一图像接收器210-1和第二图像接收器210-2从网络服务器接收图像数据,该网络服务器使用广播站发送图像数据,该广播站通过广播网络或互联网发送图像数据。此外,可以从图像处理装置200内提供的或者连接到图像处理装置200的各种记录介质再现装置接收图像数据。记录介质再现装置是指再现存储在诸如CD、DVD、硬盘、蓝光盘、存储卡和USB 存储器等的不同类型的记录介质中的内容的装置。
在从广播站接收图像数据的示例性实施例的情况下,第一图像接收器 210-1和第二图像接收器210-2可以具体实施为包括诸如调谐器(未示出)、解调器(未示出)和均衡器(未示出)等的配置的形式。同时,在从诸如网络服务器的源接收图像数据的示例性实施例的情况下,第一图像接收器210-1 和第二图像接收器210-2可以具体实施为网络接口卡(未示出)。或者,在从上述各种记录介质再现装置接收图像数据的示例性实施例的情况下,第一图像接收器210-1和第二图像接收器210-2可以具体实施为与记录介质再现装置连接的接口(未示出)。如上所述,第一图像接收器210-1和第二图像接收器 210-2可以根据示例性实施例具体实施为各种形式。
此外,第一图像接收器210-1和第二图像接收器210-2不必一定从相同类型的源接收图像数据,而是第一图像接收器210-1和第二图像接收器210-1 可以从彼此不同类型的源接收图像数据。例如,第一图像接收器210-1可以具体实施为包括调谐器、解调器和均衡器的形式,而第二图像接收器210-2 可以具体实施为网络接口卡。
同时,在图4中解释的是,存在2个图像接收器210,但是这仅仅是示例性实施例,因此图像接收器210也可以具体实施为,例如,3个或更多个。
第一图像处理器220对从第一图像接收器210-1和第二图像接收器210-2 接收到的图像数据执行第一信号处理。更具体地,第一图像处理器220包括缩放器221、存储器222和第一控制器223。
缩放器221按照屏幕大小对接收到的图像数据执行向上或向下缩放。这里,输入缩放器221的图像数据可以是由解码器(未示出)解码的图像数据。同时,在图4中解释的是,存在一个缩放器221,但是这仅仅是示例性实施例,因此可以提供多个缩放器221。
存储器存储经缩放处理的图像数据。这里,存储器222可以不仅存储图像数据,而且还一起存储图像数据的附加数据。此外,存储器222可以存储可以在满足特定条件时(例如,在引导(boot)图像处理装置时)显示的特定图像数据,并且还可以存储GUI。
此外,存储器可以被划分为多个区域,并且可以在多个区域中存储从多个图像接收器210-1和210-2接收到的多个图像数据中的每一个。例如,存储器222可以包括存储从第一图像接收器210-1接收到的图像数据的第一区域,和存储从第二图像接收器210-2接收到的图像数据的第二区域。
第一控制器223可以控制第一图像处理器210的总体操作。更具体地,第一控制器223控制对从多个图像接收器210-1和210-2接收到的图像数据的缩放操作。此外,第一控制器223将已经对其执行了缩放操作的图像数据存储在存储器222中。
第二图像处理器230直接访问第一图像处理器220的存储器222并且接收存储在存储器222中的图像数据,并对接收到的图像数据执行第二信号处理。这里,第二图像处理器230可以通过PCI-E直接访问存储器222并接收图像数据,但是不限于此,因此第二图像处理器230可以通过其他连接线直接访问存储器222。
具体而言,第二图像处理器230包括存储器231、图像处理器232和第二控制器233。存储器231通过第二控制器233的控制临时存储从存储器222 发送的图像数据。
图像处理器232对临时存储在存储器231中的图像数据执行第二信号处理。这里,图像处理器232可以包括控制图像数据的帧速率的块、控制图像数据的输出定时的块和控制图像数据的3D输出的块中的至少一个。然而,这仅仅是示例性实施例,因此图像处理器232可以具有用于执行其他信号处理的块。
第二控制器233控制第二图像处理器230的总体操作。特别是,第二控制器233控制存储器231和图像处理器232。
此外,第二控制器233可以访问存储在第一图像处理器210的存储器222 中的图像数据的附加数据,并接收附加数据。此外,第二控制器233可以控制图像处理器232来参照附加数据执行图像数据的第二信号处理。例如,在关于图像数据的帧速率的信息被包括在图像数据的附加数据中的情况下,第二控制器233可以控制图像处理器232以使用图像数据的附加数据来控制图像数据的帧速率。
此外,当引导图像处理装置200时,第二控制器233可以直接访问第一图像处理器220的存储器222并接收存储在该存储器中的特定图像数据(例如,引导指导消息),并对该特定图像数据执行第二信号处理。例如,当引导图像处理装置200时,第二控制器233可以直接访问第一图像处理器220的存储器222并接收存储在存储器中的制造商的公司标识,并对公司标识执行第二信号处理。因此,当引导图像处理装置200时,可以在无需从外部源接收图像的情况下输出特定图像数据,因此图像处理装置200变得能够更迅速地显示引导指导信息或公司标识。
此外,在第一图像处理器220的操作量超过预定值的情况下,第二控制器233可以直接访问第一图像处理器220的存储器222,并接收存储的图像数据(例如,过载消息),并且对存储的图像数据执行第二信号处理。因此,在第一图像处理器220中发生过载的情况下,图像处理装置200可以控制第二控制器233并且向用户指示过载信息,而无需由第一图像处理器220进行任何附加操作。
此外,在GUI(图形用户界面)(例如,菜单选择菜单、音量调整菜单等)被存储在第一图像处理器220的存储器222中的情况下,当输入生成GUI的命令时,第二控制器233可以直接访问存储器222并接收存储在存储器222 中的GUI,并对GUI执行第二信号处理。
此外,当从用户接收到改变图像的请求时,第二控制器233可以改变第一图像处理器220的存储器222的多个区域当中的访问区域并接收图像数据。例如,当在第二控制器233访问存储器的第一区域并接收存储在第一区域中的第一图像数据的同时、从用户输入改变图像的命令时,第二控制器233可以改变存储器222的访问区域并接收存储在存储器222的第二区域中的第二图像数据。因此,在用户想要观看的图像改变的情况下,由于第二控制器233 仅改变存储器222的访问区域,因此图像处理器200变得能够更迅速地响应改变图像的用户请求。
图像输出器240输出经第二图像处理器230处理的图像数据信号。这里,图像输出器240可以具体实施为显示面板。
如上所述,由于第二图像处理器230直接访问第一图像处理器220的存储器222并接收图像数据,因此图像处理装置200可以只接收实际图像数据部分并减少数据传输量、减少信号传输线、保护CPU资源并改善定时错误。此外,可以去除诸如额外的LVDS块的图像发送器,使得图像处理装置200 更薄和更小。
同时,在图4中,已经假设在每个图像处理器220和230中都提供用于控制第一图像处理器220和第二图像处理器230的控制器,但是这仅仅是示例性实施例,因此在第一图像处理器220和第二图像处理器230中的任一个中提供的控制器可以控制图像处理器220和230中的每一个。例如,如图5 所示,第一图像处理器220和第二图像处理器230可以由第一图像处理器220 中提供的第一控制器223控制。
在另一示例性实施例中,控制图像处理的控制器可以被形成在第一图像处理器220和第二图像处理器230以外的附加块内。
下面参照图6进一步解释本公开的图像处理方法。
首先,图像接收器210接收图像数据(S610)。这里,图像接收器210 可以从各种源(例如,广播站、外部设备,网络)接收多个图像数据。
此外,第一图像处理器220对接收到的图像数据执行第一信号处理(S620)。这里,第一图像处理器220可以执行调整接收到的图像的屏幕大小的缩放操作。
此外,第一图像处理器220将经第一信号处理的图像数据存储在第一图像处理器220的存储器222中(S630)。这里,第一图像处理器220可以不仅存储图像数据,而且还一起将图像数据的附加信息存储在存储器222中。
另外,第二图像处理器230直接访问存储器222并接收图像数据(S640)。更具体地,第二图像处理器230可以通过PCI-E直接访问存储器222并接收存储在存储器222中的图像数据。
另外,第二图像处理器230对接收到的图像数据执行第二信号处理(S650)。这里,第二图像处理器230可以执行用于控制接收到的图像数据的帧速率的信号处理、用于控制图像数据的输出定时的信号处理、和用于控制图像数据的3D输出的信号处理当中的至少一个信号处理。
此外,图像输出器240输出经第一信号处理和第二信号处理的图像数据(S660)。
如上所述,由于第二图像处理器230通过上述图像处理方法直接访问第一图像处理器220的存储器222,因此图像处理装置200可以仅接收实际的图像数据部分并减少数据传输量、减少信号传输线、保护CPU资源并且改善定时误差。此外,可以去除诸如额外的LVDS块的图像发送器,从而使图像处理装置200可以变得更薄和更小。
用于执行根据上述各种示例性实施例的方法的程序可以存储在不同类型的记录介质中。
更具体地,用于执行上述方法的代码可以被存储在终端中可读的各种类型的记录介质中,诸如RAM(随机存取存储器)、闪存、ROM(只读存储器)、 EPROM(可擦除可编程ROM)、EEPROM(电可擦除可编程ROM)、寄存器、硬盘、可移动磁盘、存储卡、USB存储器、CD-ROM等。
尽管已经示出并描述了本公开的一些示例性实施例,但是本领域技术人员应当理解,在不脱离本发明的原则和精神情况下,可以对示例性实施例进行改变,本发明的范围由所附权利要求及其等效物限定。

Claims (13)

1.一种图像处理装置,包括:
第一图像处理单元,其包括存储器,对图像数据执行第一信号处理,并将经第一信号处理的图像数据存储到该存储器中;
第二图像处理单元,其直接访问所述存储器并接收所存储的图像数据,并且对接收到的图像数据执行第二信号处理;以及
图像输出单元,其输出已经对其执行了第二信号处理的图像数据;
其中,第二图像处理单元将关于第二图像处理单元的信息发送到第一图像处理单元,并且
第一图像处理单元将关于第二图像处理单元的信息存储到所述存储器中并基于存储到所述存储器中的所述信息对图像数据执行第一信号处理,以及其中,第一图像处理单元是缩放器,其对图像数据执行缩放操作,并且第二图像处理单元包括控制接收的图像数据的帧速率的帧速率控制器、控制接收的图像数据的输出定时的定时控制器中的至少一个。
2.如权利要求1所述的图像处理装置,其中,附加数据被存储到所述存储器中,并且
第二图像处理单元直接访问所述存储器并接收图像数据的附加数据,并且参照附加数据对图像数据执行第二信号处理。
3.如权利要求1所述的图像处理装置,其中,在引导图像处理装置的过程中,第二图像处理单元直接访问所述存储器并且接收存储在该存储器中的特定图像数据,并且对该特定图像数据执行第二信号处理。
4.如权利要求1所述的图像处理装置,其中,在第一图像处理单元的操作量超过预定值的情况下,第二图像处理单元直接访问所述存储器并且接收存储在该存储器中的特定图像数据,并且对该特定图像数据执行第二信号处理。
5.如权利要求1所述的图像处理装置,其中,所述存储器存储图形用户界面GUI的图像数据,并且
当输入生成GUI的命令时,第二图像处理单元对存储在该存储器中的GUI的图像数据执行第二信号处理。
6.如权利要求1所述的图像处理装置,还包括多个图像接收单元,所述多个图像接收单元中的每一个接收多个图像数据,
其中,第一图像处理单元对从所述多个图像接收单元接收到的所述多个图像数据中的每一个执行第一信号处理,并且将对其已经执行了第一信号处理的多个图像数据存储在所述存储器的多个区域中的每个区域中。
7.如权利要求6所述的图像处理装置,其中,当从用户接收到改变图像的请求时,第二图像处理单元改变所述存储器的多个区域当中的访问区域,并且改变将对其执行第二信号处理的图像数据。
8.如权利要求1所述的图像处理装置,其中,第二图像处理单元通过快速外设组件互连(PCI-E)直接访问存储在所述存储器中的图像数据。
9.如权利要求1所述的图像处理装置,其中,第二图像处理单元包括控制是否输出图像数据的3D输出的控制器。
10.一种包括第一图像处理单元和第二图像处理单元的图像处理装置的图像处理方法,所述方法包括:
由第一图像处理单元对图像数据执行第一信号处理,并将经第一信号处理的图像数据存储到在第一图像处理单元中提供的存储器中;
由第二图像处理单元直接访问所述存储器并对所存储的图像数据执行第二信号处理;以及
由第二图像处理单元输出已经对其执行了第二信号处理的图像数据;
其中,关于第二图像处理单元的信息被存储到所述存储器中,
其中,第二图像处理单元将关于第二图像处理单元的信息传输到第一图像处理单元,并且第一图像处理单元将关于第二图像处理单元的信息存储到所述存储器中并基于存储到所述存储器中的所述信息对图像数据执行第一信号处理,以及
其中,第一图像处理单元是缩放器,其对图像数据执行缩放操作,并且第二图像处理单元包括控制接收的图像数据的帧速率的帧速率控制器、控制接收的图像数据的输出定时的定时控制器中的至少一个。
11.如权利要求10所述的图像处理方法,其中,所述图像数据的附加数据被存储到所述存储器中,并且
第二信号处理直接访问所述存储器并接收图像数据的附加数据,并且参照附加数据对图像数据执行第二信号处理。
12.如权利要求10所述的图像处理方法,还包括在引导图像处理装置时,由第二图像处理单元直接访问所述存储器并且接收存储在该存储器中的特定图像数据,并且对该特定图像数据执行第二信号处理。
13.如权利要求10所述的图像处理方法,还包括在第一图像处理单元的操作量超过预定值时,由第二图像处理单元直接访问所述存储器并且接收存储在该存储器中的特定图像数据,并且对该特定图像数据执行第二信号处理。
CN201310074553.7A 2012-03-08 2013-03-08 图像处理装置及其处理图像的方法 Expired - Fee Related CN103313134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0024056 2012-03-08
KR1020120024056A KR101947726B1 (ko) 2012-03-08 2012-03-08 영상 처리 장치 및 이의 영상 처리 방법

Publications (2)

Publication Number Publication Date
CN103313134A CN103313134A (zh) 2013-09-18
CN103313134B true CN103313134B (zh) 2018-12-14

Family

ID=48013709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310074553.7A Expired - Fee Related CN103313134B (zh) 2012-03-08 2013-03-08 图像处理装置及其处理图像的方法

Country Status (4)

Country Link
US (1) US9530176B2 (zh)
EP (1) EP2637137B1 (zh)
KR (1) KR101947726B1 (zh)
CN (1) CN103313134B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310241B1 (ko) * 2015-04-29 2021-10-08 삼성전자주식회사 소스 디바이스, 그의 제어 방법, 싱크 디바이스 및 그의 화질 개선 처리 방법
CN105554433A (zh) * 2015-12-10 2016-05-04 阔地教育科技有限公司 一种数据处理控制装置、图像处理装置和直录播互动系统
CN105516620A (zh) * 2015-12-10 2016-04-20 阔地教育科技有限公司 一种分配控制装置、图像处理装置和直录播互动系统
US9992467B2 (en) * 2016-06-30 2018-06-05 Apple Inc. Parallel computer vision and image scaling architecture
CN109961754A (zh) * 2017-12-14 2019-07-02 奇景光电股份有限公司 比对图像数据的运算值以检测传输品质的显示系统及方法
WO2021060808A1 (en) * 2019-09-24 2021-04-01 Lg Electronics Inc. Signal processing device and image display apparatus including same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044063A (zh) * 2010-12-23 2011-05-04 中国科学院自动化研究所 一种基于fpga和dsp的机器视觉系统
US7958341B1 (en) * 2008-07-07 2011-06-07 Ovics Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698753A (en) 1982-11-09 1987-10-06 Texas Instruments Incorporated Multiprocessor interface device
US4965717A (en) 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5761516A (en) 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
US7075541B2 (en) * 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
US7525548B2 (en) * 2005-11-04 2009-04-28 Nvidia Corporation Video processing with multiple graphical processing units
CN100534129C (zh) * 2006-01-09 2009-08-26 上海乐金广电电子有限公司 利用视频信号的动作效果提供和编辑系统及其方法
JP2007257372A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 画像処理装置
CN101312527A (zh) * 2008-07-14 2008-11-26 北京中星微电子有限公司 无线摄像终端、无线监控终端及无线监控系统
US9270783B2 (en) * 2008-12-06 2016-02-23 International Business Machines Corporation System and method for photorealistic imaging workload distribution
KR101188593B1 (ko) * 2009-12-15 2012-10-05 삼성메디슨 주식회사 복수의 3차원 초음파 영상을 제공하는 초음파 시스템 및 방법
US8745366B2 (en) * 2011-03-31 2014-06-03 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller
US20130063462A1 (en) * 2011-09-08 2013-03-14 Microsoft Corporation Tile-based image processing using mipmaps
US8627036B2 (en) * 2011-09-12 2014-01-07 Microsoft Corporation Memory management techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7958341B1 (en) * 2008-07-07 2011-06-07 Ovics Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory
CN102044063A (zh) * 2010-12-23 2011-05-04 中国科学院自动化研究所 一种基于fpga和dsp的机器视觉系统

Also Published As

Publication number Publication date
KR20130102885A (ko) 2013-09-23
KR101947726B1 (ko) 2019-02-13
EP2637137A2 (en) 2013-09-11
EP2637137B1 (en) 2017-09-20
US20130236126A1 (en) 2013-09-12
CN103313134A (zh) 2013-09-18
US9530176B2 (en) 2016-12-27
EP2637137A3 (en) 2014-11-12

Similar Documents

Publication Publication Date Title
CN103313134B (zh) 图像处理装置及其处理图像的方法
US11722712B2 (en) Source device, content providing method using the source device, sink device and controlling method of the sink device
EP3040841A1 (en) Electronic device and resource display method
EP3107267B1 (en) Techniques to push content to a connected device
WO2020233142A1 (zh) 多媒体文件播放方法、装置、电子设备和存储介质
US20170171592A1 (en) Method and electronic apparatus for adjusting viewing angle of Smart Television playing panorama videos
CN107103890B (zh) 在固定方向显示器上显示应用的方法及设备
US10110647B2 (en) Method and apparatus for altering bandwidth consumption
TWI631504B (zh) 多重架構管理器
US20120293616A1 (en) Apparatus and method for converting 2d content into 3d content, and computer-readable storage medium thereof
US9041863B2 (en) Electronic device and method for displaying resources
CN113254136A (zh) 信息推荐弹窗展示方法、装置、设备和计算机可读介质
US10110887B2 (en) Display diagnostics for enhancing performance of display devices
US20120293638A1 (en) Apparatus and method for providing 3d content
KR101485790B1 (ko) 소스 디바이스, 그의 컨텐츠 제공 방법, 싱크 디바이스 및 그의 제어 방법
CN105228002A (zh) 显示设备及其控制方法
US20160165315A1 (en) Display apparatus, method of displaying channel list performed by the same, server, and control method performed by the server
US10560727B2 (en) Server structure for supporting multiple sessions of virtualization
CN117319736A (zh) 视频处理方法、装置、电子设备及存储介质
US20070130608A1 (en) Method and apparatus for overlaying broadcast video with application graphic in DTV
KR100750728B1 (ko) 외부입력 연결여부 제공방법 및 이를 적용한 영상기기
CN116126260A (zh) 投屏方法及投屏装置
CN115580750A (zh) 视频处理方法、装置、设备、存储介质及程序产品
CN104822057A (zh) 一种视频文件播放方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181214