KR20130102196A - 반도체 제조 장치 - Google Patents

반도체 제조 장치 Download PDF

Info

Publication number
KR20130102196A
KR20130102196A KR1020120023235A KR20120023235A KR20130102196A KR 20130102196 A KR20130102196 A KR 20130102196A KR 1020120023235 A KR1020120023235 A KR 1020120023235A KR 20120023235 A KR20120023235 A KR 20120023235A KR 20130102196 A KR20130102196 A KR 20130102196A
Authority
KR
South Korea
Prior art keywords
pocket
manufacturing apparatus
semiconductor manufacturing
thermally conductive
workpiece
Prior art date
Application number
KR1020120023235A
Other languages
English (en)
Inventor
이석용
성기범
안창근
길도현
이의규
윤여제
김지원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120023235A priority Critical patent/KR20130102196A/ko
Publication of KR20130102196A publication Critical patent/KR20130102196A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Abstract

실시예의 반도체 제조 장치는, 피가공물이 안착되는 포켓을 갖는 캐리어 몸체; 및 포켓의 적어도 일부에 부착되고, 캐리어 몸체의 열 전도율과 다른 열 전도율을 갖는 열 전도부를 포함한다.

Description

반도체 제조 장치{Apparatus for manufacturing semiconductor}
실시예는 반도체 제조 장치에 관한 것이다.
일반적으로 반도체 제조 장치에서 웨이퍼 상에 증착되는 박막의 두께 균일도 및 막질의 특성은 그 웨이퍼의 온도에 따라 크게 변한다.
도 1은 일반적인 반도체 제조 장치를 이용하여 웨이퍼에 증착된 박막의 파장을 나타내는 도면이다.
도 1을 참조하면, 웨이퍼 상에 증착된 박막을 검사한 결과, 파장이 웨이퍼의 가장 자리(10, 12)와, 가장 자리(10, 12)의 부근의 영역(20)과, 중심(22)의 부근의 영역(30)과, 중심(22)에서 서로 다르게 검출됨을 알 수 있다.
예를 들어, 청색을 띤 중심(22) 부근의 영역(30)에 성장된 물질에 의한 빛의 파장을 '기준 파장'이라고 할 때, 녹색을 띤 가장자리 부근의 영역(20)과 중심(22)에서 성장된 물질에 의한 빛의 파장은 기준 파장 대비 단 파장이고, 적색을 띤 가장 자리(10, 12)에서 성장된 물질에 의한 빛의 파장은 기준 파장 대비 더욱 단 파장이다. 이때, 적색의 가장 자리(10, 12)의 온도가 가장 높고, 녹색의 가장자리 부근의 영역(20) 및 중심(22)의 온도가 그 다음으로 높고, 청색의 중심(22) 부근의 영역(30)의 온도가 가장 낮다. 이와 같이 웨이퍼에 성장되는 물질은 웨이퍼가 받는 열의 온도에 민감하게 영향을 받는다. 그러나, 일반적인 반도체 제조 장치를 이용할 경우, 웨이퍼의 전체 영역에 걸쳐서 온도가 일정하지 않기 때문에, 웨이퍼 상에 성장된 물질이 균일하지 않은 문제점이 있다.
실시예는 피가공물의 전체에 걸쳐 존재하는 온도차를 최소화하여 피가공물상에 형성되는 박막이나 층의 균일도를 향상시킬 수 있는 반도체 제조 장치를 제공한다.
실시예에 의한 반도체 제조 장치는, 피가공물이 안착되는 포켓을 갖는 캐리어 몸체; 및 상기 포켓의 적어도 일부에 부착되고, 상기 캐리어 몸체의 열 전도율과 다른 열 전도율을 갖는 열 전도부를 포함한다.
또한, 상기 포켓은 상기 피가공물을 지지하는 지지부를 포함하고, 상기 열 전도부는 상기 지지부를 덮는 적어도 하나의 제1 열 전도층을 포함할 수 있다.
또한, 상기 포켓은 상기 피가공물이 상기 지지부에 안착된 상태에서 상기 피가공물과의 사이에 소정 공간을 두고 상기 피가공물의 저면과 대면하는 바닥부를 더 포함하고, 상기 열 전도부는 상기 바닥부를 덮는 적어도 하나의 제2 열 전도층을 더 포함할 수 있다. 이때, 상기 바닥부는 중심부 및 상기 중심부를 포위하는 엣지부를 포함하고, 상기 제2 열 전도층은 상기 바닥부의 상기 중심부를 덮을 수 있다. 또는, 제2 열 전도층은 상기 바닥부의 상기 엣지부를 덮을 수 있다. 또한, 제3 항에 있어서, 상기 제2 열 전도층은 서로 이격된 복수의 열 전도 패턴을 포함할 수 있다.
또한, 상기 포켓은 상기 지지부와 상기 바닥부 사이에 있는 하부 측벽을 더 포함하고, 상기 열 전도부는 상기 하부 측벽을 덮는 적어도 하나의 제3 열 전도층을 더 포함할 수 있다.
또한, 상기 포켓은 상기 피가공물이 상기 지지부에 안착된 상태에서 상기 피가공물의 측면과 대면하는 상부 측벽을 더 포함하고, 상기 열 전도부는 상기 상부 측벽을 덮는 적어도 하나의 제4 열 전도층을 더 포함할 수 있다.
또한, 상기 제1 내지 제4 열 전도층 중에서, 상기 제1 열 전도층은 가장 작은 열 전도율을 갖고, 가장 크거나 가장 작은 두께를 가질 수 있다.
또한, 상기 열 전도부의 적어도 일부는 단일 층 구조 또는 다중 층 구조를 가질 수 있다.
또한, 상기 열 전도부는 서로 다른 열 전도율을 갖는 복수의 층을 가질 수 있다.
또한, 상기 열 전도부는 서로 다른 두께를 갖는 복수의 층을 가질 수 있다.
또한, 상기 열 전도부는 흑연, MgO, Al2O3, ZnO, SiC, BN 또는 AlN 중 적어도 하나로 이루어질 수 있다.
또한, 상기 열 전도부는 상기 포켓의 상부에 형성된 코팅층을 포함할 수 있다.
또한, 상기 열 전도부의 적어도 일부는 둥근면(round plane)을 가질 수도 있고, 경사면을 가질 수도 있다.
또한, 다른 실시예에 의한 반도체 제조 장치는 피가공물이 각각 안착되는 복수의 포켓을 갖는 캐리어 몸체; 및 상기 복수의 포켓 중 적어도 하나의 포켓의 적어도 일부에 부착되고, 상기 캐리어 몸체의 열 전도율과 다른 열 전도율을 갖는 열 전도부를 포함할 수 있다.
이때, 상기 열 전도부는 상기 복수의 포켓의 위치에 따라 다르게 배치될 수 있다.
또한, 반도체 제조 장치는 상기 포켓의 하부에 배치되어, 상기 캐리어 몸체를 가열하는 가열부를 더 포함할 수 있다.
또한, 상기 열 전도부는 10㎛ 내지 100㎛의 두께를 가질 수 있다.
실시예에 따른 반도체 제조 장치는 열 전도도가 다른 물질을 복합적으로 열 전도층으로서 포켓의 내부에 형성하여 피가공물인 웨이퍼의 전체에 걸쳐 온도가 일정하도록 하기 때문에, 웨이퍼 상에 균일한 두께를 갖는 물질을 형성할 수 있어 웨이퍼의 부위별 파장 수준이 균일해질 수 있다.
도 1은 일반적인 반도체 제조 장치를 이용하여 웨이퍼에 증착된 박막의 파장을 나타내는 도면이다.
도 2는 실시예에 의한 반도체 제조 장치의 단면도를 나타낸다.
도 3a 및 도 3b는 실시예에 의한 도 2에 도시된 캐리어의 평면도를 나타낸다.
도 4는 실시예에 따라, 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면의 부분 분해도를 나타낸다.
도 5는 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 6는 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 7은 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 8은 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 9는 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 10은 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 11은 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 12는 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 13은 또 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어를 A-A'선을 따라 절개한 단면도를 나타낸다.
도 14는 포켓의 위치별 웨이퍼의 온도를 나타내는 그래프이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 2는 실시예에 의한 반도체 제조 장치의 단면도를 나타낸다.
도 2를 참조하면, 반도체 제조장치(100)는 소스(source)(110), 반응 챔버(120), 캐리어(carrier)(또는, 서셉터(susceptor))(130), 회전축(150), 히터(heater) 등의 가열 수단(160), 슈라우드(shroud)(170)를 포함한다.
캐리어(130)는 반응 챔버(120) 내에 배치되어, 상측에 적어도 하나의 포켓(140)을 포함한다. 포켓(140)에는 피가공물(미도시)이 안착되며, 회전축(150)은 캐리어(130)의 하부에 축 결합되어 캐리어(130)를 회전시킨다. 여기서, 피가공물은 포켓(140)에 탑재되는 웨이퍼일 수 있으며, 이에 국한되지 않고 다양한 형태를 취할 수 있다.
가열부(160)는 캐리어(130)의 하부 및 반응 챔버(120) 내부를 소정 온도로 가열한다. 슈라우드(170)는 소스(110)로부터의 소스 물질 등을 반응 챔버(120)로 공급하는 역할을 한다.
전술한 구성에 의해, 반응 챔버(120) 내로 유입되는 소스 물질의 화학 반응에 의해 피가공물의 표면에 반도체 박막이나 절연막 등이 증착될 수 있다.
예를 들어, 반도체 제조장치(100)는 금속 유기 화학 기상 증착(MOCVD:Metal Organic Chemical Vapor Deposition)법, 분자 빔 에피텍시법(MBE:Molecular Beam Epitaxy)법, 화학 기상 증착(CVD:Chemical Vapor Deposition)법을 이용하여 피가공물의 표면에 질화 갈륨계 반도체 발광소자, 고 전자 이동도 트랜지스터(HEMT:High Electron Mobility Transistor), 전계 효과 트랜지스터(FET:Field Effect Transistor), 레이저 다이오드 등의 소자를 증착시킬 수 있다.
캐리어(130)는 카본(Carbon) 또는 알루미늄 나이트 라이드(AlN:Aluminium Nitride) 재질로 제작되며, 캐리어(130)의 표면 및 포켓(140) 내에서 피가공물과 접촉되는 면은 실리콘 카바이드(SiC:Silicon Carbide), 카본(Carbon), 또는 알루미늄 나이트 라이드 막으로 코팅할 수 있다. 여기서, 캐리어(130)의 표면에 실리콘 카바이드 또는 알루미늄 나이트라이드 막을 코팅함으로써, 불산을 이용한 화학적 세정 또는 열 세척(thermal cleaning)에 의해 카본 재질의 캐리어(130)가 손상되는 것을 방지하고 특성 저하를 방지할 수 있다.
가열부(160)가 포켓(130)의 하부에 배치되어 캐리어(130)를 가열하고, 캐리어(130)가 포켓(130)을 포함할 경우, 본 실시예의 반도체 제조 장치는 도 1에 도시된 구성과 다른 다양한 구성을 가질 수 있다.
도 3a 및 도 3b는 실시예에 의한 도 2에 도시된 캐리어(130)의 평면도를 나타낸다.
캐리어(130A, 130B)의 몸체(400)의 표면에는 캐리어(130A, 130B)의 센터를 기준으로 도 3a에 도시된 바와 같이 동심원 형태로 1열 포켓(300) 또는 도 3b에 도시된 바와 같이 동심원 형태로 2열 포켓(300)이 형성될 수 있다. 여기서, 도 2에 도시된 반도체 제조 장치에서 포켓(130)은 도 3b에 도시된 2열 포켓(300)에 해당한다. 본 실시예는 캐리어(130A, 130B) 상에 포켓(300)이 배열된 형태, 각 포켓의 모양 및 포켓의 개수에 국한되지 않는다.
즉, 포켓(300)은 동심원 형태의 1열 또는 2열이 아닌 다른 모습으로 캐리어 몸체(400) 상에 배열될 수 있다. 또한, 각 포켓(300)에 탑재되는 피가공물인 웨이퍼의 크기 또는 반응 챔버(120)의 용량에 따라 1개 내지 50개의 포켓 또는 그 이상의 포켓이 캐리어(130A, 130B) 상에 형성될 수 있다. 또한, 포켓(300)은 원 형태로 형성되거나 원 형태의 일단이 커팅된 플랫 구조로 형성될 수도 있다.
캐리어(130A, 130B)의 하부의 중심에는 축 결합홈(미도시)이 형성되어 있어, 예를 들면 도 2에 도시된 바와 같은 회전축(150)이 결합될 수 있다. 즉, 도 3a 및 도 3b에 도시된 캐리어(130A, 130B)는 도 2에 도시된 바와 같이 챔버(120) 내에 배치될 수 있지만 본 실시예는 이에 국한되지 않는다.
이와 같이, 반도체 제조 장치는 캐리어(130A, 130B)에 피가공물이 탑재된 상태에서 피가공물의 표면에 막(또는, 층)을 형성할 수 있다.
실시예에 의한 반도체 제조 장치는 열 전도부를 더 포함할 수 있다. 열 전도부는 포켓의 적어도 일부에 부착되고, 캐리어 몸체(400)의 열 전도율과 다른 열 전도율을 갖는다. 이와 같이, 열 전도부가 캐리어 몸체(400)와 피가공물의 사이에 개재되기 때문에, 캐리어 몸체(400)로부터 피가공물인 웨이퍼로의 열이 전도되는 정도가 피가공물의 전체에 걸쳐 균일해질 수 있다.
이하, 실시예에 의한 열 전도부를 첨부된 도면을 참조하여 다음과 같이 설명하며, 이해를 돕기 위해 피가공물은 웨이퍼인 것으로 가정하여 설명하지만 본 실시예에는 이에 국한되지 않고 다양한 형태의 피가공물에 적용될 수 있음은 물론이다.
도 4는 실시예에 따라, 도 3a 또는 도 3b에 도시된 캐리어(130A, 130B)를 A-A'선을 따라 절개한 단면의 부분 분해도를 나타낸다.
도 4를 참조하면, 실시예에 의한 반도체 제조 장치는 캐리어 몸체(400) 및 상기 열 전도부의 일례로서 제1 열 전도층(602)을 포함한다.
캐리어 몸체(400)는 웨이퍼(500)가 안착되는 포켓(300)을 갖는다. 포켓(300)은 일정한 크기를 갖는 홈의 모양을 취할 수 있으며, 지지부(302), 바닥부(304), 하부 측벽(306) 및 상부 측벽(308)을 포함할 수 있다.
포켓(300)의 지지부(302)는 웨이퍼(500)를 지지하는 부분이다.
포켓(300)의 바닥부(304)는 웨이퍼(500)가 포켓(300)에 화살표(502) 방향으로 탑재되어 안착된 상태에서 웨이퍼(500)와의 사이에 소정 공간을 두고 웨이퍼(500)의 저면(504)과 대면하는 부분이다. 바닥부(304)는 중심부(CA:Center Area)와, 중심부(CA)를 포위하는 엣지부(PA:Peripheral Area)로 구분될 수 있다.
포켓(300)의 하부 측벽(306)은 지지부(302)와 바닥부(304) 사이에 위치하는 부분이며 상부 측벽(308)은 웨이퍼(500)가 지지부(302)에 안착된 상태에서 웨이퍼(500)의 측면(506)과 대면하는 부분이다.
도 5 내지 도 13은 다른 실시예에 따른 도 3a 또는 도 3b에 도시된 캐리어(130A, 130B)를 A-A'선을 따라 절개한 단면도를 나타낸다.
실시예에 의하면, 전술한 열 전도부는 포켓(300)의 지지부(302), 바닥부(304), 하부 측벽(306) 또는 상부 측벽(308) 중 적어도 하나에 부착될 수 있다.
먼저, 열 전도부(600)는 포켓(300)의 지지부(302)를 덮는 제1 열 전도층(602)을 포함할 수 있다. 예를 들어, 도 4 내지 도 13에 도시된 바와 같이, 제1 열 전도층(602)은 다양한 모습으로 지지부(302)를 덮을 수 있으며 본 실시예는 이에 국한되지 않는다.
또한, 제1 열 전도층(602)은 단일 층 구조를 가질 수도 있고, 다중 층 구조를 가질 수도 있다. 예를 들어, 도 4, 도 6, 도 10, 도 11, 도 13에 도시된 바와 같이 제1 열 전도층(602)은 단일 층 구조를 가질 수도 있고, 도 5, 도 7, 도 8, 도 9, 도 12에 도시된 바와 같이 제1 열 전도층(602)은 다중 층 구조를 가질 수도 있다. 특히, 도 12에 도시된 제1 열 전도층은 다중 층(610, 612, 614)의 구조를 갖는다.
제1 열 전도층(602)이 다중 층 구조를 가질 때, 제1 열 전도층(602)의 다중 층 중 적어도 일부의 열 전도율은 다를 수도 있고 동일할 수도 있다. 즉, 도 7 및 도 8에 도시된 바와 같이 제1 열 전도층(602)을 이루는 다중 층(602A, 602B)의 열 전도율은 동일할 수도 있고, 도 5 및 도 9에 도시된 바와 같이 제1 열 전도층(602)을 이루는 다중 층(602A, 602B, 602C)의 열 전도율은 서로 다를 수도 있다. 또한, 도 12에 도시된 바와 같이 제1 열 전도층(602)을 이루는 다중 층(610, 612, 614)의 열 전도율은 서로 다를 수도 있다.
또한, 제1 열 전도층(602)이 다중 층 구조를 가질 때, 제1 열 전도층(602)의 다중 층 중 적어도 일부의 두께는 다를 수도 있고, 동일할 수도 있다. 예를 들어, 도 7에 도시된 제1 열 전도층(602)을 이루는 다중 층(602A, 602B)의 두께(t1, t2)는 서로 동일할 수도 있고 서로 다를 수도 있다.
한편, 열 전도부(600)는 포켓(300)의 바닥부(304)를 덮는 제2 열 전도층(604)을 포함할 수 있다. 예를 들어, 도 5 내지 도 12에 도시된 바와 같이, 제2 열 전도층(604)은 다양한 모습으로 바닥부(304)를 덮을 수 있으며 본 실시예는 이에 국한되지 않는다.
또한, 제2 열 전도층(604)은 단일 층 구조를 가질 수도 있고, 다중 층 구조를 가질 수도 있다. 예를 들어, 도 6, 도 7, 도 9, 도 10, 도 11에 도시된 제2 열 전도층(604)은 단일 층 구조를 가질 수도 있고, 도 5, 도 8, 도 12에 도시된 제2 열 전도층(604)은 다중 층 구조를 가질 수도 있다.
제2 열 전도층(604)이 다중 층 구조를 가질 때, 제2 열 전도층(604)의 다중 층 중 적어도 일부의 열 전도율은 다를 수도 있고 동일할 수도 있다. 즉, 도 8에 도시된 바와 같이 제2 열 전도층(604)을 이루는 다중 층(604A, 604B)의 열 전도율은 동일할 수도 있고, 도 5, 도 12에 도시된 바와 같이 제2 열 전도층(604)을 이루는 다중 층(604A, 604B, 610, 612)의 열 전도율은 서로 다를 수도 있다.
또한, 제2 열 전도층(604)이 다중 층 구조를 가질 때, 제2 열 전도층(604)의 다중 층 중 적어도 일부의 두께는 다를 수도 있고, 동일할 수도 있다. 예를 들어, 도 5에 도시된 제2 열 전도층(604)을 이루는 다중 층(604A, 604B)의 두께(t3, t4)는 서로 동일할 수도 있고 서로 다를 수도 있다.
또한, 제2 열 전도층(604)은 바닥부(304)의 중심부(CA)만을 덮을 수도 있고, 엣지부(PA)만을 덮을 수도 있고, 중심부(CA)와 엣지부(PA)를 모두 덮을 수도 있다. 예를 들어, 도 5, 도 6, 도 9, 도 10, 도 11, 도 12에 도시된 바와 같이 제2 열 전도층(604, 610, 612)은 중심부(CA)와 엣지부(PA)를 모두 덮을 수도 있고, 도 8에 도시된 바와 같이 제2 열 전도층(604A, 604B)은 중심부(CA)만을 덮을 수도 있고, 도 7에 도시된 바와 같이 제2 열 전도층(604A, 604B)은 엣지부(PA)만을 덮을 수도 있다. 이때, 도 7 및 도 9에 도시된 바와 같이 제2 열 전도층(604)은 서로 이격된 복수의 열 전도 패턴(604A, 604B, 604C)을 포함할 수 있다.
한편, 열 전도부(600)는 포켓(300)의 하부 측벽(306)을 덮는 제3 열 전도층을 포함할 수 있다. 예를 들어, 도 7 및 도 12에 도시된 바와 같이, 제3 열 전도층(606, 610, 612)은 다양한 모습으로 하부 측벽(306)을 덮을 수 있으며 본 실시예는 이에 국한되지 않는다.
또한, 제3 열 전도층은 단일 층 구조를 가질 수도 있고, 다중 층 구조를 가질 수도 있다. 예를 들어, 도 7에 도시된 제3 열 전도층(606)은 단일 층 구조를 가질 수도 있고, 도 12에 도시된 제3 열 전도층(610, 612)은 다중 층 구조를 가질 수도 있다.
제3 열 전도층이 다중 층 구조를 가질 때, 제3 열 전도층의 다중 층 중 적어도 일부의 열 전도율은 다를 수도 있고 동일할 수도 있다. 예를 들어, 도 12에 도시된 바와 같이 제3 열 전도층을 이루는 다중 층(610, 612)의 열 전도율은 서로 다를 수도 있다.
또한, 제3 열 전도층이 다중 층 구조를 가질 때, 제3 열 전도층의 다중 층 중 적어도 일부의 두께는 다를 수도 있고, 동일할 수도 있다. 예를 들어, 도 12에 도시된 제3 열 전도층을 이루는 다중 층(610, 612)의 두께(t5, t6)는 서로 동일할 수도 있고 서로 다를 수도 있다.
한편, 열 전도부(600)는 포켓(300)의 상부 측벽(308)을 덮는 제4 열 전도층을 포함할 수 있다. 예를 들어, 제4 열 전도층(608)은 도 13에 도시된 바와 같은 모습으로 상부 측벽(308)을 덮을 수 있으며 본 실시예는 이에 국한되지 않는다.
또한, 제4 열 전도층은 도 13에 도시된 바와 같이 단일 층 구조를 가질 수도 있지만, 도 13에 도시된 바와 달리 다중 층 구조를 가질 수도 있다. 제4 열 전도층이 다중 층 구조를 가질 때, 제4 열 전도층의 다중 층 중 적어도 일부의 열 전도율은 다를 수도 있고 동일할 수도 있다. 또한, 제4 열 전도층이 다중 층 구조를 가질 때, 제4 열 전도층의 다중 층 중 적어도 일부의 두께는 다를 수도 있고, 동일할 수도 있다.
전술한 실시예에서, 포켓(300)의 지지부(302)로부터 웨이퍼(500)로 열이 전도되는 정도가 포켓(300)의 다른 부분(304, 306, 308)로부터 웨이퍼(500)로 열이 전도되는 정도보다 가장 클 경우, 제1 내지 제4 열 전도층(602, 604, 606, 608) 중, 제1 열 전도층(602)이 가장 작은 열 전도율과 가장 큰 두께를 가질 수 있다. 이와 같이, 지지부(302)로부터 웨이퍼(500)로 열이 전도되는 정도를 제1 열 전도층(602)에 의해 줄일 경우, 웨이퍼(500)의 전체에 걸쳐 온도가 균일해질 수 있다.
예를 들어, 도 6을 참조하면, 포켓(300)의 지지부(302)와 바닥부(604)에 동일한 열 전도율을 갖는 단일 층 구조로 제1 및 제2 열 전도층(602, 604)이 각각 형성될 경우, 제1 열 전도층(602)의 두께(t7)는 제2 열 전도층(604)의 두께(t8)보다 크거나 작을 수 있다. 제1 열 전도층(602)의 두께(t7)가 커질수록 지지부(302)로부터 웨이퍼(500)의 가장 자리로 열이 전도되는 정도를 줄어들 수 있고, 제2 열 전도층(604)의 두께(t8)가 커질수록 바닥부(304)로부터 웨이퍼(500)의 저면(504)으로 열이 전도되는 정도는 커질 수 있다.
이때, 제1 열 전도층(602)의 두께(t7)와 제2 열 전도층(604)의 두께(t8)가 동일할 경우, 제1 열 전도층(602)의 열 전도율이 제2 열 전도층(604)의 열 전도율보다 작을 경우, 지지부(302)로부터 웨이퍼(500)로 열이 전도되는 정도가 줄어들고, 바닥부(304)로부터 웨이퍼(500)의 저면(504)으로 열이 전도되는 정도는 더 커질 수 있다. 이는, 웨이퍼(500)의 전체에 걸쳐 균일한 온도가 되도록 하기 위함이다.
또한, 전술한 실시예에서, 포켓(300)의 바닥부(304)로부터 웨이퍼(500)로 열이 전도되는 정도가 포켓(300)의 하부 및 상부 측벽(306, 308)으로부터 웨이퍼(500)로 열이 전도되는 정도보다 가장 클 경우, 제3 및 제4 열 전도층(606, 608)의 열 전도율은 제1 및 제2 열 전도층(602, 604) 보다 클 수 있다. 따라서, 하부 및 상부 측벽(306, 308)으로부터 웨이퍼(500)로 열이 전도되는 정도는 커지고 지지부(302) 및 바닥부(304)로부터 웨이퍼(500)로 열이 전도되는 정도는 작아진다. 이는 웨이퍼(500)의 전체에 걸쳐 균일한 온도가 되도록 하기 위함이다.
이때, 제1 내지 제4 열 전도층(602, 604, 606, 608)의 열 전도율이 모두 동일할 경우, 제3 및 제4 열 전도층(606, 608)의 두께는 제1 및 제2 열 전도층(602, 604) 보다 크거나 작을 수 있다. 만일, 두께가 커질수록 열 전도율이 높아질 경우, 제3 및 제4 열 전도층(606, 608)의 두께는 제1 및 제2 열 전도층(602, 604)의 두께보다 클 수 있다.
또한, 전술한 제1 내지 제4 열 전도층(602, 604, 606, 608)의 열 전도율은 서로 다를 수도 있고, 동일할 수도 있다. 예를 들어, 도 5, 6, 7, 8, 10, 11에 도시된 바와 같이 제1 열 전도층(602)과 제2 열 전도층(604)의 열 전도율은 동일할 수도 있고, 도 9에 도시된 바와 같이 제1 열 전도층(602)과 제2 열 전도층(604)의 열 전도율은 서로 다를 수도 있다. 또한, 도 12에 도시된 바와 같이, 제1 층(610)이 포켓(300)의 지지부(302), 바닥부(304), 하부 측벽(306), 상부 측벽(308) 및 몸체(400)의 상부면(402)을 덮고, 제2 층(612)이 포켓(300)의 지지부(302), 바닥부(304) 및 하부 측벽(306)을 덮고, 제3 층(614)이 포켓(300)의 지지부(302)만을 덮을 경우, 포켓(300)의 바닥부(304)를 덮는 제2 열 전도층(610, 612)의 열 전도율은 지지부(302)를 덮는 제1 열 전도층(602)의 열 전도율과 다를 수 있고, 하부 측벽(306)을 덮은 제3 열 전도층(610, 612)과 바닥부(304)를 덮는 제2 열 전도층(610, 612)의 열 전도율은 서로 동일할 수 있다.
또한, 전술한 열 전도부 즉, 제1 내지 제4 열 전도층(602, 604, 606, 608) 중 적어도 하나는 흑연(graphite), MgO, Al2O3, ZnO, SiC, BN 또는 AlN 중 적어도 하나로 이루어질 수 있다. 이때, 열 전도부를 이루는 물질의 열 전도율은 다음 표 1과 같다.
구분 MgO Al2O3 ZnO SiC BN AlN
밀도(Density)[g/㎤] 3.58 3.96 5.6 3.22 2.25 3.26
열 전도율(Thermal Conductivity)[W·m-1·K-1] 30 26 34 56 35 31
평균 사이즈(average size)[㎛] 1.1 1.3 1.0 1.9 1.5 2.0
모양(shape) 랜덤 그레인(random grain)
표 1을 참조하면, SiC, BN, ZnO, AlN, MgO, Al2O3의 순서로 열 전도율이 작아짐을 알 수 있다. 따라서, 다양한 열 전도율을 갖는 전술한 물질을 복합적으로 이용하여, 도 4 내지 도 13에 예시된 바와 같이 포켓(300)의 내부에 열 전도층을 형성하여, 웨이퍼(500)의 전체 영역에서 균일한 온도를 보일 수 있도록 할 수 있다. 예를 들어, 지지부(302)로부터 웨이퍼(500)의 가장 자리로 열이 전도되는 정도를 줄이기 위해 제1 열 전도층(602)은 가장 낮은 열 전도율을 갖는 Al2O3로 구현될 수 있다. 이 경우, 지지부(302)로부터 웨이퍼(500)로 열이 전도되는 정도보다 적은 정도로 열이 전도되는 바닥부(304)를 덮는 제2 열 전도층(604)은 Al2O3보다 큰 열 전도율을 갖는 SiC, BN, ZnO, AlN 또는 MgO 중 적어도 하나로 구현될 수 있다.
또한, 전술한 제1 내지 제4 열 전도층(602, 604, 606, 608)은 포켓(300)의 지지부(302), 바닥부(304), 하부 측벽(306) 및 상부 측벽(308)에 각각 코팅되어, 코팅층의 형태로 형성될 수도 있다.
또한, 전술한 제1 내지 제4 열 전도층(602, 604, 606, 608)은 둥근면(round plane)을 가질 수도 있다. 예를 들어, 도 10에 도시된 바와 같이, 바닥부(304)를 덮는 제2 열 전도층(604)은 위로 볼록한 둥근면을 가질 수도 있고, 도시되지는 않았지만 아래로 오목한 둥근면을 가질 수도 있다.
또한, 전술한 제1 내지 제4 열 전도층(602, 604, 606, 608)은 경사면을 가질 수도 있다. 예를 들어, 도 11에 도시된 바와 같이, 바닥부(304)를 덮는 제2 열 전도층(604)은 경사면을 가질 수 있다. 이때, 실시예에 의하면, 열 전도부의 경사진 방향과 경사 각도는 다양하게 구현될 수 있다.
또한, 열 전도부의 두께는 10㎛ 내지 100㎛일 수 있다. 즉, 제1 내지 제4 열 전도층(602, 604, 606, 608) 각각의 두께는 10㎛ 내지 100㎛일 수 있다.
한편, 도 3a 및 도 3b에 도시된 바와 같이, 캐리어(130A, 130B)에 복수의 포켓(300)이 존재할 경우, 각 포켓(300)의 위치에 따라 포켓(300)에 안착되는 웨이퍼(500)에 열이 전도되는 정도가 서로 다를 수 있다. 따라서, 포켓의 위치에 따라 각 포켓별로 열 전도부가 다양한 모습으로 배치될 수 있다.
전술한 바와 같이, 본 실시예에 의한 반도체 제조 장치의 경우, 포켓(300)의 내부에 다양한 형태로 열 전도부를 배치하여, 웨이퍼(500)의 전체 영역에 걸쳐서 온도가 일정하도록 하기 때문에, 피가공물인 웨이퍼(500)의 상부에 균일한 두께를 갖는 물질이 형성될 수 있다.
도 14는 포켓(300)의 위치별 웨이퍼(500)의 온도를 나타내는 그래프로서, 횡축은 포켓(300)의 위치를 나타내고 종축은 웨이퍼(500)의 온도를 나타낸다.
도 14를 참조하면, 일반적인 반도체 제조 장치를 이용할 경우, 포켓(300)의 가장 자리 즉, 포켓(300)의 지지부(302)쪽에서 웨이퍼(500)가 받는 열의 온도는 포켓(300)의 중심부쪽에서 웨이퍼(500)가 받는 열의 온도보다 높다(700). 왜냐하면, 포켓(300)의 가장 자리는 웨이퍼(500)와 접촉하여 더욱 많은 열을 받을 수 있기 때문이다. 그러므로, 일반적인 반도체 제조 장치에 의해 피가공물인 웨이퍼(500)의 상부에 막이나 층을 형성할 경우, 웨이퍼(500)의 위치별 온도차에 의해 막이나 층이 균일하게 형성되지 않는다.
그러나, 본 실시예에 의한 반도체 제조 장치는, 열이 웨이퍼(500)로 많이 전달되는 영역(예를 들어, 가장 자리 쪽)에는 열 전도량을 줄일 수 있도록 낮은 열 전도율을 갖는 열 전도층을 형성하고 열이 웨이퍼(500)로 적게 전달되는 영역(예를 들어, 센터 쪽)에는 열 전도량을 최대한 늘릴 수 있도록 열 전도층을 형성한다. 그러므로, 도 14에 도시된 바와 같이, 포켓(300)의 가장 자리 쪽에서 웨이퍼(500)가 받는 열의 온도(800)가 일반적인 반도체 제조 장치를 이용할 경우(700)보다 작아진다. 따라서, 웨이퍼(500)의 전체 부위의 온도 분포가 일정하여 웨이퍼(500)의 상부에 형성되는 막이나 층의 두께가 균일해질 수 있다. 또한, 본 발명의 실시예에 따르면, 열 전도층들의 두께를 조절함으로써, 웨이퍼(500)에 전달되는 열 전도량을 조절 가능하다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 제조 장치 110: 소스
120: 반응 챔버 130, 130A, 103B: 캐리어
140, 300: 포켓 150: 회전축
160: 가열부 302: 지지부
304: 바닥부 306: 하부 측벽
308: 상부 측벽 400: 캐리어 몸체
500: 웨이퍼 602: 제1 열 전도층
604: 제2 열 전도층 606: 제3 열 전도층
608: 제4 열 전도층

Claims (22)

  1. 피가공물이 안착되는 포켓을 갖는 캐리어 몸체; 및
    상기 포켓의 적어도 일부에 부착되고, 상기 캐리어 몸체의 열 전도율과 다른 열 전도율을 갖는 열 전도부를 포함하는 반도체 제조 장치.
  2. 제1 항에 있어서, 상기 포켓은 상기 피가공물을 지지하는 지지부를 포함하고,
    상기 열 전도부는 상기 지지부를 덮는 적어도 하나의 제1 열 전도층을 포함하는 반도체 제조 장치.
  3. 제2 항에 있어서, 상기 포켓은 상기 피가공물이 상기 지지부에 안착된 상태에서 상기 피가공물과의 사이에 소정 공간을 두고 상기 피가공물의 저면과 대면하는 바닥부를 더 포함하고,
    상기 열 전도부는 상기 바닥부를 덮는 적어도 하나의 제2 열 전도층을 더 포함하는 반도체 제조 장치.
  4. 제3 항에 있어서, 상기 바닥부는 중심부 및 상기 중심부를 포위하는 엣지부를 포함하고,
    상기 제2 열 전도층은 상기 바닥부의 상기 중심부를 덮는 반도체 제조 장치.
  5. 제3 항에 있어서, 상기 바닥부는 중심부 및 상기 중심부를 포위하는 엣지부를 포함하고,
    상기 제2 열 전도층은 상기 바닥부의 상기 엣지부를 덮는 반도체 제조 장치.
  6. 제3 항에 있어서, 상기 제2 열 전도층은 서로 이격된 복수의 열 전도 패턴을 포함하는 반도체 제조 장치.
  7. 제3 항에 있어서, 상기 포켓은 상기 지지부와 상기 바닥부 사이에 있는 하부 측벽을 더 포함하고,
    상기 열 전도부는 상기 하부 측벽을 덮는 적어도 하나의 제3 열 전도층을 더 포함하는 반도체 제조 장치.
  8. 제7 항에 있어서, 상기 포켓은 상기 피가공물이 상기 지지부에 안착된 상태에서 상기 피가공물의 측면과 대면하는 상부 측벽을 더 포함하고,
    상기 열 전도부는 상기 상부 측벽을 덮는 적어도 하나의 제4 열 전도층을 더 포함하는 반도체 제조 장치.
  9. 제8 항에 있어서, 상기 제1 내지 제4 열 전도층 중에서, 상기 제1 열 전도층은 가장 작은 열 전도율을 갖는 반도체 제조 장치.
  10. 제8 항에 있어서, 상기 제1 내지 제4 열 전도층 중에서, 상기 제1 열 전도층은 가장 크거나 가장 작은 두께를 갖는 반도체 제조 장치.
  11. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부의 적어도 일부는 단일 층 구조를 갖는 반도체 제조 장치.
  12. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부의 적어도 일부는 다중 층 구조를 갖는 반도체 제조 장치.
  13. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부는 서로 다른 열 전도율을 갖는 복수의 층을 갖는 반도체 제조 장치.
  14. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부는 서로 다른 두께를 갖는 복수의 층을 갖는 반도체 제조 장치.
  15. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부는 흑연, MgO, Al2O3, ZnO, SiC, BN 또는 AlN 중 적어도 하나로 이루어진 반도체 제조 장치.
  16. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부는 상기 포켓의 상부에 형성된 코팅층을 포함하는 반도체 제조 장치.
  17. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부의 적어도 일부는 둥근면(round plane)을 갖는 반도체 제조 장치.
  18. 제1 항 내지 제10 항 중 어느 한 항에 있어서, 상기 열 전도부는 적어도 일부는 경사면을 갖는 반도체 제조 장치.
  19. 피가공물이 각각 안착되는 복수의 포켓을 갖는 캐리어 몸체; 및
    상기 복수의 포켓 중 적어도 하나의 포켓의 적어도 일부에 부착되고, 상기 캐리어 몸체의 열 전도율과 다른 열 전도율을 갖는 열 전도부를 포함하는 반도체 제조 장치.
  20. 제19 항에 있어서, 상기 열 전도부는 상기 복수의 포켓의 위치에 따라 다르게 배치되는 반도체 제조 장치.
  21. 제1 항 또는 제19 항에 있어서, 상기 포켓의 하부에 배치되어, 상기 캐리어 몸체를 가열하는 가열부를 더 포함하는 반도체 제조 장치.
  22. 제1 항 또는 제19 항에 있어서, 상기 열 전도부는 10㎛ 내지 100㎛의 두께를 갖는 반도체 제조 장치.
KR1020120023235A 2012-03-07 2012-03-07 반도체 제조 장치 KR20130102196A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120023235A KR20130102196A (ko) 2012-03-07 2012-03-07 반도체 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023235A KR20130102196A (ko) 2012-03-07 2012-03-07 반도체 제조 장치

Publications (1)

Publication Number Publication Date
KR20130102196A true KR20130102196A (ko) 2013-09-17

Family

ID=49452001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023235A KR20130102196A (ko) 2012-03-07 2012-03-07 반도체 제조 장치

Country Status (1)

Country Link
KR (1) KR20130102196A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093495A (ko) * 2014-02-07 2015-08-18 엘지이노텍 주식회사 반도체 제조 장치
KR20150146186A (ko) * 2014-06-23 2015-12-31 엘지이노텍 주식회사 웨이퍼 캐리어
WO2021194270A1 (ko) * 2020-03-27 2021-09-30 서울바이오시스주식회사 웨이퍼 캐리어

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093495A (ko) * 2014-02-07 2015-08-18 엘지이노텍 주식회사 반도체 제조 장치
KR20150146186A (ko) * 2014-06-23 2015-12-31 엘지이노텍 주식회사 웨이퍼 캐리어
WO2021194270A1 (ko) * 2020-03-27 2021-09-30 서울바이오시스주식회사 웨이퍼 캐리어

Similar Documents

Publication Publication Date Title
US9418885B2 (en) Semiconductor manufacturing apparatus
TWI447830B (zh) 晶座與包含其之半導體製造設備
KR101294129B1 (ko) 가변 열 저항을 가진 웨이퍼 캐리어
US9725824B2 (en) Graphite wafer carrier for LED epitaxial wafer processes
US20080276869A1 (en) Substrate holder
JP2009071122A (ja) 半導体装置の製造装置および製造方法
CN104047051A (zh) 用于led外延晶圆制程的石墨承载盘
KR20130102196A (ko) 반도체 제조 장치
US20220005728A1 (en) Wafer susceptor and chemical vapor deposition apparatus
US20150037019A1 (en) Susceptor support shaft and kinematic mount
US20210375663A1 (en) Susceptor
KR20090011345A (ko) 서셉터 및 이를 구비한 반도체 제조장치
KR102209032B1 (ko) 웨이퍼 캐리어
KR20120038287A (ko) 서셉터
KR100925060B1 (ko) 화학 기상 증착 장치용 서셉터
KR20130035616A (ko) 서셉터 및 이를 구비하는 화학기상증착 장치
KR102181390B1 (ko) 반도체 제조 장치
US20210327746A1 (en) Tray structure
US20170067162A1 (en) Wafer holder and semiconductor manufacturing apparatus
US20220349057A1 (en) Semiconductor wafer carrier structure and metal-organic chemical vapor deposition equipment
US20230290671A1 (en) Wafer carrier and system for an epitaxial apparatus
KR20140115720A (ko) 분리가능한 웨이퍼 포켓 및 이를 포함하는 웨이퍼 캐리어
WO2022099544A1 (zh) 一种石墨盘
US20150047559A1 (en) Susceptor and wafer holder
KR20140131610A (ko) 웨이퍼 캐리어 및 이를 포함하는 반도체 제조장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination