KR20130096381A - Inspection method for chip-embedded printed circuit board - Google Patents

Inspection method for chip-embedded printed circuit board Download PDF

Info

Publication number
KR20130096381A
KR20130096381A KR1020120017781A KR20120017781A KR20130096381A KR 20130096381 A KR20130096381 A KR 20130096381A KR 1020120017781 A KR1020120017781 A KR 1020120017781A KR 20120017781 A KR20120017781 A KR 20120017781A KR 20130096381 A KR20130096381 A KR 20130096381A
Authority
KR
South Korea
Prior art keywords
chip
cavity
position coordinates
printed circuit
present
Prior art date
Application number
KR1020120017781A
Other languages
Korean (ko)
Other versions
KR101321123B1 (en
Inventor
이민석
최용준
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020120017781A priority Critical patent/KR101321123B1/en
Publication of KR20130096381A publication Critical patent/KR20130096381A/en
Application granted granted Critical
Publication of KR101321123B1 publication Critical patent/KR101321123B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Abstract

PURPOSE: A method for inspecting a printed circuit board of a built in chip type is provided to accurately measure by comparing raw data with a measured distance. CONSTITUTION: A substrate is comprised of a copper circuit (10) and a resin insulating layer. A cavity (20) is formed at the substrate. The chip is mounted at the cavity. The station coordinate of the x and y of a cavity shied (21) is detected. The station coordinate of the x and y of the chip is detected.

Description

칩 내장형 인쇄회로기판 검사방법{INSPECTION METHOD FOR CHIP-EMBEDDED PRINTED CIRCUIT BOARD}Chip embedded printed circuit board inspection method {INSPECTION METHOD FOR CHIP-EMBEDDED PRINTED CIRCUIT BOARD}

본 발명은 칩 내장형 인쇄회로기판(chip-embedded printed circuit board) 검사방법에 관한 것으로서, 특히 캐비티(Cavity) 내부 소정의 좌표에 칩이 제대로 안착되어 있는지 여부를 검사하는 방법에 관한 것이다. The present invention relates to a method for inspecting a chip-embedded printed circuit board, and more particularly, to a method for inspecting whether a chip is properly seated at predetermined coordinates inside a cavity.

최근 들어, 웨이퍼 레벨의 칩(chip)을 인쇄회로기판 속에 직접 내장하여 제작하는 칩 내장형 인쇄회로기판 기술에 대한 연구개발이 활발히 진행되고 있다. 칩을 기판 속에 내장하게 되면, 부품의 사이즈가 축소되어 전자기기의 소형화 및 경량화에 도움이 되며, 기생성분을 제거할 수 있어서 회로의 동작주파수를 증대시킬 수 있음은 물론, 잡음을 일으키는 외부 전자파의 영향을 차단하는 장점이 있다. Recently, research and development of chip embedded printed circuit board technology, which directly fabricates a wafer-level chip into a printed circuit board, has been actively conducted. When the chip is embedded in the substrate, the size of the component is reduced, which helps to reduce the size and weight of the electronic device, and can remove parasitic components, thereby increasing the operating frequency of the circuit, as well as the noise of external electromagnetic waves. It has the advantage of blocking the impact.

인쇄회로기판에 내장할 수 있는 부품으로는, 반도체 칩, 다이, 모듈, 저항, 캐패시터 등 다양한 전자소자들이 있을 수 있으며, 이하 명세서에서는 이들을 모두 총칭해서 '칩(chip)'이라 칭하기로 한다. As a component that may be embedded in a printed circuit board, there may be various electronic devices such as a semiconductor chip, a die, a module, a resistor, and a capacitor. In the following description, all of these components will be collectively referred to as a 'chip'.

캐비티를 가공해서 칩을 캐비티 속에 내장하는 기술은, 대한민국 특허공개 제10-2008-79391호, 대한민국 특허공개 제10-2008-79384호, 대한민국 특허공개 제10-2008-79388호에 상세히 설명 되어 있다. 대한민국 특허공개 제10-2008-79388호에 개시된 내장형 인쇄회로기판 제조특허 기술문헌을 살펴보면, 동박적층판(CCL; copper cladded laminate)을 가공해서 절연층에 캐비티를 제작하고, 절연층 하단에 접착테이프를 부착한 후, 전자부품을 캐비티 속으로 밀어 넣어 접착테이프 위에 안착시키고, 그 위에 프리프레그(PREPREG)와 같은 반경화상태의 유동성 수지를 적층하고 가열 압착함으로써 캐비티 틈새를 수지로 밀봉하여 전자부품을 캐비티 속에 고정한 후 접착테이프를 물리적으로 벗겨내어 제거하는 기술을 개시하고 있다. The technique of processing the cavity and embedding the chip in the cavity is described in detail in Korean Patent Publication No. 10-2008-79391, Korean Patent Publication No. 10-2008-79384, and Korean Patent Publication No. 10-2008-79388. . Looking at the patent document of the embedded printed circuit board manufacturing patent disclosed in the Republic of Korea Patent Publication No. 10-2008-79388, to produce a cavity in the insulating layer by processing a copper cladded laminate (CCL), the adhesive tape at the bottom of the insulating layer After attaching, the electronic part is pushed into the cavity and seated on the adhesive tape. The semi-cured fluid resin such as PREPREG is laminated and heat-compressed to seal the cavity gap with the resin to seal the electronic part in the cavity. The present invention discloses a technique of physically peeling off and removing an adhesive tape after fixation therein.

캐비티에 칩을 안착시키고 나면 밀봉된 수지에 레이저 드릴 등의 방법으로 홀을 가공하고 도금을 진행해서, 칩 단자와 기판의 회로를 서로 전기적으로 연결하여야 한다. 그런데, 칩이 캐비티 내부에 설계도상의 위치에 정확히 안착되지 않은 경우, 전기접속을 위한 홀가공 및 도금공정에서 부정합(misalignment)이 발생할 수 있다. 따라서, 후속 공정을 위해서 캐비티 내부에 정확한 좌표 위치에 칩을 안착되어 있는지 검사하는 것이 필요하다. After the chip is placed in the cavity, the hole is processed and plated with a laser drill or the like on the sealed resin to electrically connect the chip terminal and the circuit of the substrate to each other. By the way, if the chip is not seated exactly in the design position inside the cavity, misalignment may occur in the hole processing and plating process for the electrical connection. Therefore, it is necessary to check whether the chip is seated at the correct coordinate position inside the cavity for the subsequent process.

일반적으로 기판 패널은 복수개의 반복되는 스트립으로 구성되어 있으며, 패널에는 정렬(alignment)을 위한 기준점 또는 마크를 제작해서 마련해 두고, 레이저 가공, 화학적 식각, 안착, 또는 기계적 드릴 공정 단계에서 정확한 위치 결정을 위한 기준점으로 사용한다. In general, a substrate panel is composed of a plurality of repeating strips, and the panel is prepared by manufacturing a reference point or mark for alignment, and for accurate positioning during laser processing, chemical etching, seating, or mechanical drilling process steps. Use it as a reference point.

도1a 및 도1b는 종래기술에 따라 특정 포인트 및 블록 단위 기준점에서 정렬하는 방법을 나타낸 도면이다. 도1a에 도시한 바와 같이, 포인트 방식은 기준점에서 멀어질수록 패널 스케일의 영향을 받기 때문에 누적공차가 발생하게 된다. 1A and 1B illustrate a method of aligning at a specific point and a block unit reference point according to the related art. As shown in FIG. 1A, since the point method is influenced by the panel scale as it moves away from the reference point, a cumulative tolerance occurs.

또1b에 나타낸 블록 단위의 검사는 각 블록의 스케일에 의한 영향으로 자동화 검사가 용이하지 않다. 자동화 검사를 위해서는 정확한 좌표 데이터 입력을 통한 검사가 이루어져야 한다. 그러나, 각각의 블록 스케일에 의한 좌표 설정이 다르기 때문에 자동화에 대응하기에 어려움이 있다. 또한, 블록 단위로의 검사는 가능하지만 측정 소요시간이 길어지는 단점이 있다.In addition, the inspection in units of blocks shown in 1b is not easy due to the influence of the scale of each block. For automated inspection, the inspection should be done by inputting accurate coordinate data. However, since the coordinate setting by each block scale is different, it is difficult to cope with automation. In addition, the block-by-block inspection is possible, but the measurement time is long.

도1a 및 도1b에 도시한 종래기술은 패널 스케일, 캐비티 쏠림, 칩 사이즈 등, 다양한 변수로 인하여 정확한 위치 데이터를 확보하는데 어려움이 있다. 더욱이, 종래기술에 따라 좌표인식을 통해 기준 마크와 각각 칩이 놓인 좌표를 계산해서 칩이 안착된 위치를 판단하는 데이터 방식은, 패널 캐비티에 안착된 많은 칩들의 좌표를 데이터 소팅(data sorting)하는데 상당 시간이 소요되는 문제점이 있다. The prior art shown in FIGS. 1A and 1B has difficulty in obtaining accurate position data due to various variables such as panel scale, cavity pull, chip size, and the like. Furthermore, according to the related art, a data method of determining a position where a chip is seated by calculating a reference mark and coordinates on which each chip is placed through coordinate recognition is used for data sorting of coordinates of many chips seated in a panel cavity. There is a problem that takes a considerable time.

따라서, 본 발명의 제1 목적은 칩 내장형 인쇄회로기판에서 캐비티에 매립된 칩의 위치를 정확하게 측정하고 검사할 수 있는 방법을 제공하는데 있다. Accordingly, a first object of the present invention is to provide a method for accurately measuring and inspecting a position of a chip embedded in a cavity in a chip embedded printed circuit board.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 칩 내장형기판의 캐비티에 매립된 칩의 위치를 신속하게 데이터 처리할 수 있는 방법을 제공하는데 있다. A second object of the present invention is to provide a method for rapidly data processing a position of a chip embedded in a cavity of a chip embedded substrate in addition to the first object.

전술한 본 발명의 목적을 달성하기 위하여, 본 발명은 캐비티 중심을 원점으로 해서 칩의 위치를 측정하는 것을 특징으로 하며, 패널의 전면(front) 방향에서는 프론트 라이트에 의한 이미지 인식을 통해 캐비티 위치를 파악하고, 패널의 후면에서는 백 라이트의 투과여부를 판단해서 칩의 위치를 파악하는 것을 특징으로 한다. In order to achieve the above object of the present invention, the present invention is characterized by measuring the position of the chip with the cavity center as the origin, and in the front direction of the panel to determine the cavity position through image recognition by the front light. At the rear of the panel, the position of the chip is determined by determining whether the backlight is transmitted.

본 발명은 프론트 라이트를 이용해서 캐비티 원점을 측정하고, 백라이트를 이용해서 명암차를 파악함으로써 칩의 위치를 측정하기 때문에 정확한 위치 데이터를 확보할 수 있다. 본 발명은 측정 포인트를 최소화하고, 캐비티 중심에서 칩 중심까지의 거리를 측정함으로써 칩의 쏠림 여부를 쉽게 파악할 수 있는 장점이 있다. 본 발명은, 원시 데이터(raw data)와 실측거리를 비교함으로써 신속하고 정확하게 측정할 수 있다. 또한 본 발명은 캐비티의 사이즈 및 캐비티에 내장된 부품의 수에 관계없이 적용되므로, 모든 칩 매립형 인쇄회로기판에 적용할 수 있다. According to the present invention, the position of the chip is measured by measuring the origin of the cavity using the front light and the difference of contrast using the backlight, thereby securing accurate position data. The present invention has the advantage that it is easy to determine whether the chip is tilted by minimizing the measuring point and measuring the distance from the cavity center to the chip center. The present invention can measure quickly and accurately by comparing the raw data with the measured distance. In addition, since the present invention is applied regardless of the size of the cavity and the number of parts embedded in the cavity, the present invention can be applied to all chip-embedded printed circuit boards.

또한, 본 발명은 캐비티 원점에서 칩까지의 거리를 측정하여, 설계상에 입력된 수치에 비교하는 것으로 손쉽게 데이터를 분류하여 확보할 수 있을 뿐만 아니라, 캐비티 사이즈 및 칩사이즈가 변경되더라도 예측 데이터를 신속하게 확보할 수 있게 된다. 그 결과, 칩 내장형 인쇄회로기판의 품질 및 수율을 향상시킬 수 있다. In addition, the present invention can not only easily classify and secure data by measuring the distance from the cavity origin to the chip and comparing it to the numerical value input in the design, but also rapidly predict the data even when the cavity size and chip size are changed. It can be secured. As a result, the quality and yield of the chip embedded printed circuit board can be improved.

도1a 및 도1b는 종래기술을 나타낸 도면.
도2a는 본 발명에 따라 프론트 라이트를 이용해서 캐비티의 위치를 파악하는 단계를 나타낸 도면.
도2b는 패널 전면에 프론트 라이트를 조사하고 카메라 이미지 캡쳐를 하였을 때 얻은 이미지를 나타낸 도면.
도2c는 본 발명에 따라 백 라이트를 이용해서 칩의 위치를 파악하는 단계를 나타낸 도면.
도3a는 본 발명의 제1 실시예에 따라 캐비티 좌우 끝단에서 거리를 측정하여 칩의 위치를 검사하는 방법을 나타낸 도면.
도3b는 본 발명의 제2 실시예에 따라 캐비티 원점에서 거리를 측정하여 칩의 위치를 검사하는 방법을 나타낸 도면.
도4는 본 발명의 양호한 실시예에 따라, 패널의 캐비티 각각에 안착된 칩의 위치를 검사한 결과를 테이블로 예시하여 나타낸 도면.
1a and 1b show a prior art;
Figure 2a is a view showing the step of locating the cavity using the front light in accordance with the present invention.
Figure 2b is a view showing the image obtained when the front light on the front panel and the camera image capture.
Figure 2c is a view showing the step of locating the chip using the backlight in accordance with the present invention.
Figure 3a is a view showing a method for checking the position of the chip by measuring the distance from the left and right ends of the cavity according to the first embodiment of the present invention.
FIG. 3B is a diagram illustrating a method of inspecting a chip position by measuring a distance from a cavity origin according to a second embodiment of the present invention. FIG.
4 is a table showing the results of examining the position of the chip seated in each of the cavity of the panel, according to a preferred embodiment of the present invention.

본 발명은 기판 패널을 각각의 스트립에 제작되어 있는 개별 캐비티의 중심을 거리측정의 원점으로 해서, 개별 캐비티에 매립된 칩의 위치좌표를 측정함으로써 칩이 정위치에 안착되어 있는지를 검사한다. 본 발명은 패널의 전면(front side; 회로가 형성된 면)에 프론트 라이트를 조사해서 캐비티 실드(cavity shield)의 위치를 파악하여, 캐비티 중심을 연산함으로써 기준이되는 원점을 산정한다. 이어서, 패널의 후면(back side)에 백 라이트를 조사함으로써 빛의 투과여부를 통한 명암을 대비해서 칩의 위치를 파악한다. 이때에 칩의 위치는 캐비티 원점을 기준으로 한 좌표값이 연산된다. The present invention examines whether the chip is seated in the correct position by measuring the position coordinates of the chip embedded in the individual cavity, with the center of the individual cavity fabricated in each strip as the origin of the distance measurement. The present invention calculates the reference point by calculating the center of the cavity by detecting the position of the cavity shield by irradiating the front light on the front side of the panel. Then, the back side of the panel (back side) is irradiated with light to determine the position of the chip in contrast to the contrast through the light transmission. At this time, the position of the chip is calculated based on the cavity origin.

동박회로와 수지 절연층으로 구성된 기판에 캐비티를 형성하고 캐비티 속에 칩을 안착시키고 절연물질로 밀봉하여 매립한 칩 매립형 인쇄회로기판에 대해서, 캐비티 내의 칩 장착 위치를 검사하는 방법에 있어서, (a) 상기 칩 매립형 인쇄회로기판의 전면에 프론트 라이트를 조사하고 이미지를 카메라 캡쳐함으로써 캐비티 둘레를 따라 형성한 캐비티 실드의 x, y 위치좌표를 검출하는 단계; (b) 상기 칩 매립형 인쇄회로기판의 후면에 백라이트를 조사하고 광투과도를 측정함으로써, 캐비티 속에 안착된 칩의 x, y 위치좌표를 검출하는 단계; (c) 상기 단계 (a)에서 측정한 캐비티 실드의 x, y 위치좌표로부터 캐비티의 중심점 x, y 위치좌표를 연산하고, 상기 단계 (b)에서 측정한 칩의 x, y 위치좌표로부터 칩의 중심점 x, y 위치좌표를 연산하여, 캐비티의 중심점 x, y 위치좌표와 칩의 중심점 x, y 위치좌표 사이의 거리를 x, y 좌표로 연산하는 단계; 및 (d) 원시 데이터(설계도상의 목표치)와 상기 단계 (c)에서 연산한 거리와의 편차를 연산하는 단계를 포함하는 칩 매립형 인쇄회로기판 검사방법을 제공한다.A method of inspecting a chip mounting position in a cavity of a chip-embedded printed circuit board in which a cavity is formed on a substrate composed of a copper foil circuit and a resin insulating layer, the chip is seated in the cavity, and the semiconductor material is sealed and embedded. Detecting x and y position coordinates of the cavity shield formed along the cavity circumference by irradiating a front light on the front surface of the chip-embedded printed circuit board and capturing an image of the camera; (b) detecting x and y position coordinates of the chip seated in the cavity by irradiating a backlight on the back of the chip embedded PCB and measuring light transmittance; (c) Computing the center point x, y position coordinates of the cavity from the x, y position coordinates of the cavity shield measured in step (a), and from the x, y position coordinates of the chip measured in step (b) Calculating a center point x and y position coordinates to calculate a distance between the center point x and y position coordinates of the cavity and the center point x and y position coordinates of the chip as x and y coordinates; And (d) calculating a deviation between the raw data (the target value on the schematic) and the distance calculated in the step (c).

이하, 첨부도면 도2 내지 도4를 참조해서 본 발명의 양호한 실시예를 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도2a는 본 발명의 양호한 실시예에 따라, 패널 전면에 프론트 라이트를 조사하고 패널 전면에 형성된 회로와 캐비티를 카메라가 인식한 이미지를 나타낸 도면이다. FIG. 2A is a view showing an image in which a camera recognizes a circuit and a cavity formed on a front surface of a panel by irradiating a front light on the front surface of the panel according to a preferred embodiment of the present invention.

도2a를 참조하면, 기판 패널에 동박회로(10)가 나타나 있으며, 캐비티(20)에는 두개의 칩(30a, 30b)이 안착되어 있다. 도2a의 캐비티 부위를 살펴보면, 캐비티의 둘레 영역을 정의하는 캐비티 실드(cavity shield; '캐비티 링'이라 칭할 수도 있다; 21)가 형성되어 있는 것이 이미지로 나타나 있다. 본 발명은 캐비티 실드(21)의 이미지를 측정 카메라가 캡쳐함으로써 패널에 제작된 각각의 캐비티 위치를 개별적으로 파악하는 것을 특징으로 한다. 즉, 패널의 모서리 또는 특정 부위에 미리 제작한 정렬키(alignment key)를 기준점으로 해서 매립된 칩의 위치좌표를 측정하는 종래기술과 달리, 본 발명은 패널에 제작된 다량의 캐비티 각각에 대해서, 캐비티 실드(21)의 위치를 카메라가 이미지로 인식해서 캐비티의 중심점을 원점으로 해서 기준을 잡는 것을 특징으로 한다. Referring to FIG. 2A, a copper foil circuit 10 is shown on a substrate panel, and two chips 30a and 30b are seated in the cavity 20. Referring to the cavity portion of FIG. 2A, an image is shown in which a cavity shield (may be referred to as a 'cavity ring') defining a circumferential region of the cavity is formed. The present invention is characterized by individually identifying each cavity position produced in the panel by capturing an image of the cavity shield 21 by the measuring camera. That is, in contrast to the prior art of measuring the position coordinates of the embedded chip with a reference point based on an alignment key prepared in advance at an edge or a specific portion of the panel, the present invention relates to each of a plurality of cavities manufactured in the panel, The position of the cavity shield 21 is recognized by the camera as an image, and the reference point is set based on the center point of the cavity.

기준점을 산정하고 나면 칩의 위치를 파악하여야 하는데, 프론트 라이트로부터 얻어지는 이미지로부터 칩의 안착 위치를 파악할 경우 약간의 오류가 발생할 수 있다. 첨부도면 도2b를 참조하면서 다시 상세히 설명하기로 한다. Once the reference point has been calculated, the location of the chip must be known. If the location of the chip is determined from the image obtained from the front light, some errors may occur. This will be described in detail again with reference to FIG. 2B.

도2b를 참조하면, 캐비티 실드(21)를 볼 수 있고, 캐비티(20) 속에는 칩(30a, 30b)이 안착되어 있다. 그런데, 패널 전면을 촬영하는 카메라는 동박패턴과 칩 사이의 단차로 인한 초점조정 에러, 칩의 형상 및 동박 표면 등에 의한 빛의 산란, 식각과정에서 잔류하고 있는 캐비티 버(cavity burr)등에 의해서 칩 위치를 정확하게 파악하는 것이 용이하지 않다. 도2b를 자세히 살펴보면, 캐비티 실드(21)와 칩(30a, 30b) 사이에 캐비티 버(22)가 남이있는 것이 영상으로 잡힌 모습을 보여주고 있다. Referring to FIG. 2B, the cavity shield 21 can be seen, and chips 30a and 30b are seated in the cavity 20. However, the camera photographing the front panel has a chip position due to a focusing error due to a step between the copper foil pattern and the chip, scattering of light due to the shape of the chip and the surface of the copper foil, and a cavity burr remaining during the etching process. It is not easy to figure out exactly. Looking at Figure 2b in detail, it is shown that there is an image of the cavity bur 22 remaining between the cavity shield 21 and the chips (30a, 30b).

카메라에 캡쳐된 영상의 오류로 인한 칩 위치좌표 오인 인식 문제를 해결하기 위해서, 본 발명은 프론트 이미지 인식 방법 대신에 패널 후면에서 백라이트를 조사하고, 광투과(trasparent vs. opaque) 정도에 따른 명암 대비를 검출함으로써 칩의 위치를 파악하는 것을 특징으로 한다. In order to solve the problem of misidentification of the chip position coordinates caused by the error of the image captured by the camera, the present invention irradiates the backlight from the back of the panel instead of the front image recognition method, and contrast according to the degree of transparency vs. opaque. It is characterized in that the position of the chip to be detected by detecting.

도2c는 본 발명의 양호한 실시예에 따라, 기판 패널의 후면을 백라이트로 조사하고 광투과도 측정해서 나타낸 영상이다. 도2c를 참조하면, 패널의 패턴은 인식되지 아니하고 측정기기의 백라이트 광원에 대한 광투과도 차이에 따라 명암(transparent vs. opaque)만이 대비되어 나타나 있다. 광투과율이 낮은 패널 부위와 칩 부위는 검게 나타나고, 캐비티 실드와 칩 사이의 공간은 밝게 나타난다. FIG. 2C is an image of a back panel of a substrate panel irradiated with a backlight and measured by light transmission according to a preferred embodiment of the present invention. Referring to FIG. 2C, the pattern of the panel is not recognized, and only contrast vs. opaque is shown according to a difference in light transmittance with respect to the backlight light source of the measuring device. The panel portion and the chip portion having low light transmittance appear black, and the space between the cavity shield and the chip appears bright.

본 발명은 백라이트에 의한 명암 대비화면을 이용해서 칩의 위치좌표를 파악하는 것을 특징으로 한다. 도2c에 도시한 방법을 적용할 경우, 빛의 반사 또는 산란, 캐비티 버에 의한 오류 등을 해결하고 정확하게 칩의 좌표를 측정할 수 있게 된다. The present invention is characterized by determining the position coordinates of the chip by using the contrast contrast screen by the backlight. When applying the method shown in Figure 2c, it is possible to solve the reflection or scattering of light, errors caused by the cavity, and to measure the coordinates of the chip accurately.

도3a는 본 발명의 제1 실시예에 따라, 칩이 설계상의 위치에 안착되어 있는지 여부를 판단하는 검사 알고리즘을 나타낸 도면이다. 도2a를 참조하여 설명한 방식으로 캐비티의 위치좌표를 파악하고, 도2c를 참조하여 설명한 방식으로 칩의 위치좌표를 파악하고 나면, 캐비티 실드(21)의 좌측 변으로부터의 거리 a, 우측 변으로부터의 거리 b, 상측 변으로부터의 거리 o, 하부 변으로부터의 거리 p를 계산하고, 설계도상의 위치좌표(목표값)와의 x축, y축 편차를 계산함으로써, 칩(30a)의 쏠림여부를 검사한다. 3A is a diagram illustrating an inspection algorithm for determining whether a chip is seated in a design position, according to the first embodiment of the present invention. After the positional coordinates of the cavity are identified in the manner described with reference to FIG. 2A and the positional coordinates of the chip are identified in the manner described with reference to FIG. 2C, the distance a from the left side and the right side of the cavity shield 21 The chip 30a is checked for deflection by calculating the distance b, the distance o from the upper side, and the distance p from the lower side, and calculating the x-axis and y-axis deviations from the position coordinates (target value) on the design drawing.

마찬가지 방식으로, 캐비티 실드(21)의 좌측 변으로부터의 거리 d, 우측 변으로부터의 거리 c, 상측 변으로부터의 거리 q, 하부 변으로부터의 거리 r을 계산하고, 설계도상의 위치좌표(목표값)와의 x축, y축 편차를 계산함으로써, 칩(30b)의 쏠림여부를 검사한다. In the same manner, the distance d from the left side of the cavity shield 21, the distance c from the right side, the distance q from the upper side, and the distance r from the lower side are calculated and compared with the position coordinates (target value) on the design drawing. By calculating the x-axis and y-axis deviation, it is checked whether the chip 30b is tilted.

도3b는 본 발명의 제2 실시예에 따라, 칩이 설계상의 위치에 안착되어 있는지 여부를 판단하는 검사 알고리즘을 나타낸 도면이다. 본 발명의 제2 실시예는, 도2a를 참조하며 설명한 방식으로 캐비티의 위치좌표를 파악한 후 캐비티 중심좌표를 계산하고, 도2c를 참조하여 설명한 방식으로 칩의 위치좌표를 파악한 후 칩의 중심좌표를 계산한 후, 캐비티 중심으로부터 칩의 중심까지의 x축 및 y축 상의 거리를 계산하여, 설계도상의 목표값과 비교함으로써 칩의 쏠림 여부를 판단하는 것이다. 3B is a diagram illustrating an inspection algorithm for determining whether a chip is seated at a design position, according to a second embodiment of the present invention. In the second embodiment of the present invention, after determining the position coordinate of the cavity in the manner described with reference to FIG. 2A, the center coordinate of the cavity is calculated, and after determining the position coordinate of the chip in the manner described with reference to FIG. 2C, the center coordinate of the chip. After calculating, the distance on the x-axis and y-axis from the center of the cavity to the center of the chip is calculated and compared with the target value on the design to determine whether the chip is tilted.

본 발명의 제2 실시예는 제1 실시예에 비해서, 계산량이 적어 검사기기가 신속하게 결과를 디스플레이할 수 있는 장점이 있다. 또한 본 발명의 제2 실시예는, 캐비티 사이즈 및 매립된 칩의 수에 관계없이 적용할 수 있으므로, 다양한 칩 매립형 인쇄회로기판에 적용할 수 있을 것으로 판단된다.Compared to the first embodiment, the second embodiment of the present invention has an advantage that the amount of calculation is small so that the inspection device can display the result quickly. In addition, since the second embodiment of the present invention can be applied irrespective of the cavity size and the number of embedded chips, it may be applied to various chip embedded printed circuit boards.

도4는 본 발명의 양호한 실시예에 따라, 패널의 캐비티 각각에 안착된 칩의 위치를 검사한 결과를 테이블로 예시하여 나타낸 도면이다. 본 발명에 따른 캐비티 원점을 이용한 거리 측정 방식(제2 실시예)의 큰 장점은 원시 데이터(raw data; 설계도상의 목표치)의 수치입력을 통하여, 칩의 쏠림 여부를 바로 판단할 수 있는데 있다. 본 발명에 따른 검사방법은 3차원 카메라 검사장비에 소프트웨어를 프로그램하여 임베드함으로써 자동화할 수 있다. FIG. 4 is a diagram illustrating a result of examining the position of a chip seated in each of the cavity of the panel according to a preferred embodiment of the present invention. A great advantage of the distance measurement method (second embodiment) using the cavity origin according to the present invention is that it is possible to immediately determine whether the chip is pulled through the numerical input of the raw data (target value in the design). The inspection method according to the present invention can be automated by programming and embedding software in the three-dimensional camera inspection equipment.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. 또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.

본 발명은 경박단소 형태의 전자부품을 요구하는 스마트폰, 스마트 패드 등 휴대용 소형기기에 장착되는 칩 매립형 인쇄회로기판, 패키지 기판에 적용될 수 있다. 본 발명은 캐비티의 사이즈 및 캐비티에 내장된 부품의 수에 관계없이 적용되므로, 모든 칩 매립형 인쇄회로기판에 적용할 수 있을 것으로 판단된다. The present invention can be applied to chip embedded printed circuit boards and package substrates mounted in portable small devices such as smart phones and smart pads that require electronic components of a light and small form. Since the present invention is applied regardless of the size of the cavity and the number of parts embedded in the cavity, it is determined that the present invention can be applied to all chip-embedded printed circuit boards.

10 : 동박회로
20 : 캐비티
30a, 30b : 칩
21 : 캐비티 실드
22 : 캐비티 버
10: copper foil circuit
20: cavity
30a, 30b: chip
21: Cavity Shield
22: cavity bur

Claims (2)

동박회로와 수지 절연층으로 구성된 기판에 캐비티를 형성하고 캐비티 속에 칩을 안착시키고 절연물질로 밀봉하여 매립한 칩 매립형 인쇄회로기판에 대해서, 캐비티 내의 칩 장착 위치를 검사하는 방법에 있어서,
(a) 상기 칩 매립형 인쇄회로기판의 전면에 프론트 라이트를 조사하고 이미지를 카메라 캡쳐함으로써 캐비티 둘레를 따라 형성한 캐비티 실드의 x, y 위치좌표를 검출하는 단계;
(b) 상기 칩 매립형 인쇄회로기판의 후면에 백라이트를 조사하고 광투과도를 측정함으로써, 캐비티 속에 안착된 칩의 x, y 위치좌표를 검출하는 단계;
(c) 상기 단계 (a)에서 측정한 캐비티 실드의 x, y 위치좌표로부터 캐비티의 중심점 x, y 위치좌표를 연산하고, 상기 단계 (b)에서 측정한 칩의 x, y 위치좌표로부터 칩의 중심점 x, y 위치좌표를 연산하여, 캐비티의 중심점 x, y 위치좌표와 칩의 중심점 x, y 위치좌표 사이의 거리를 x, y 좌표로 연산하는 단계; 및
(d) 원시 데이터(설계도상의 목표치)와 상기 단계 (c)에서 연산한 거리와의 편차를 연산하는 단계
를 포함하는 칩 매립형 인쇄회로기판 검사방법.
In a method of inspecting a chip mounting position in a cavity of a chip embedded printed circuit board in which a cavity is formed on a substrate composed of a copper foil circuit and a resin insulating layer, and the chip is placed in the cavity and sealed with an insulating material, the chip is embedded.
(a) detecting x and y position coordinates of the cavity shield formed along the cavity circumference by irradiating a front light on the front surface of the chip embedded PCB and camera capturing an image;
(b) detecting x and y position coordinates of the chip seated in the cavity by irradiating a backlight on the back of the chip embedded PCB and measuring light transmittance;
(c) Computing the center point x, y position coordinates of the cavity from the x, y position coordinates of the cavity shield measured in the step (a), and from the x, y position coordinates of the chip measured in the step (b) Calculating a center point x and y position coordinates to calculate a distance between the center point x and y position coordinates of the cavity and the center point x and y position coordinates of the chip as x and y coordinates; And
(d) calculating a deviation between the raw data (target value in the design) and the distance calculated in step (c).
Chip embedded printed circuit board inspection method comprising a.
제1항에 따른 검사방법을 실시하는 카메라와 소프트웨어를 구비한 검사장비.Inspection equipment comprising a camera and software for performing the inspection method according to claim 1.
KR1020120017781A 2012-02-22 2012-02-22 Inspection method for chip-embedded printed circuit board KR101321123B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120017781A KR101321123B1 (en) 2012-02-22 2012-02-22 Inspection method for chip-embedded printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120017781A KR101321123B1 (en) 2012-02-22 2012-02-22 Inspection method for chip-embedded printed circuit board

Publications (2)

Publication Number Publication Date
KR20130096381A true KR20130096381A (en) 2013-08-30
KR101321123B1 KR101321123B1 (en) 2013-10-23

Family

ID=49219262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120017781A KR101321123B1 (en) 2012-02-22 2012-02-22 Inspection method for chip-embedded printed circuit board

Country Status (1)

Country Link
KR (1) KR101321123B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103113B2 (en) 2016-02-24 2018-10-16 Daeduck Electronics Co., Ltd. Method of manufacturing printed circuit board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156825B2 (en) * 1995-02-14 2001-04-16 矢崎総業株式会社 Flat cable inspection method and device
JP5078507B2 (en) * 2007-08-31 2012-11-21 富士機械製造株式会社 Electronic component mounting method and apparatus
KR20110029791A (en) * 2009-09-16 2011-03-23 삼성전기주식회사 Method for measuring the alignment of a electronic device and apparatus for measuring using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103113B2 (en) 2016-02-24 2018-10-16 Daeduck Electronics Co., Ltd. Method of manufacturing printed circuit board

Also Published As

Publication number Publication date
KR101321123B1 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
CN104584713B (en) Substrate inspecting method and the base plate inspection system using the method
US7091716B2 (en) Multilayer wiring board, manufacturing method therefor and test apparatus thereof
CN109556509B (en) Edge sharpness evaluation of alignment marks
WO2001061275A1 (en) Method and system for automatically generating reference height data for use in a three-dimensional inspection system
JPS6325885B2 (en)
US20090026169A1 (en) Printed circuit board manufacturing system and manufacturing method thereof
US20200015396A1 (en) Component mounting system and adhesive inspection device
CN106257232A (en) Detection method and detection equipment for hole site information of printed circuit board
JP5045591B2 (en) Method for creating area setting data for inspection area and board appearance inspection apparatus
KR101321123B1 (en) Inspection method for chip-embedded printed circuit board
JP2010177592A (en) Electronic component built-in substrate, manufacturing method thereof, and inspection method therefor
CN114485450A (en) PCB warpage detection device, method and system
JP2014006803A (en) Boring position determination device, boring position determination method and program
US11778751B2 (en) Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
KR101564696B1 (en) Device and method for reverse engineering of pcb(printed circuit board)
KR20040096277A (en) A inspection system for the metal mask and the inspecting method thereof
JP2012243987A (en) Semiconductor device manufacturing method
TWI406611B (en) Coupon board and manufacturing method of printed board
JP5896752B2 (en) Semiconductor package and manufacturing method thereof
Brizoux et al. Development of a Design & Manufacturing Environment for Reliable and Cost-Effective PCB Embedding Technology
KR101355430B1 (en) System for managing history of printed circuit board
KR101570023B1 (en) Mehtod of automatically classifying PCB
KR101542462B1 (en) Method for inspecting error of multi-layer ceramic capacitors chip
KR20130056427A (en) Laser drilling apparatus and processing method using same
KR102305912B1 (en) Flexible printed circuit board manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 6