KR20130093558A - Package for optical semiconductor device and method thereof, optical semiconductor device and method thereof - Google Patents

Package for optical semiconductor device and method thereof, optical semiconductor device and method thereof Download PDF

Info

Publication number
KR20130093558A
KR20130093558A KR1020130015560A KR20130015560A KR20130093558A KR 20130093558 A KR20130093558 A KR 20130093558A KR 1020130015560 A KR1020130015560 A KR 1020130015560A KR 20130015560 A KR20130015560 A KR 20130015560A KR 20130093558 A KR20130093558 A KR 20130093558A
Authority
KR
South Korea
Prior art keywords
optical semiconductor
semiconductor device
package
optical
substrate
Prior art date
Application number
KR1020130015560A
Other languages
Korean (ko)
Other versions
KR101999957B1 (en
Inventor
와타루 고토
토시오 시오바라
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012029292A external-priority patent/JP5851875B2/en
Priority claimed from JP2012032853A external-priority patent/JP2013171853A/en
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20130093558A publication Critical patent/KR20130093558A/en
Application granted granted Critical
Publication of KR101999957B1 publication Critical patent/KR101999957B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

PURPOSE: A package for an optical semiconductor device, the optical semiconductor device, and manufacturing methods thereof are provided to make the optical semiconductor device with high durability and low noises possible by using a base obtained by impregnating silicon resin compounds into a fiber reinforcement material and hardening the silicon resin compounds. CONSTITUTION: At least two electrical connection units (3) are electrically connected to an optical semiconductor device on the upper side of a base. The electrical connection unit is composed of at least one metal layer. The base is formed by impregnating silicon resin compounds into a three-layered fiber reinforcement material. A metal coating layer is formed on the lower side of the base. A reflector structure (6) surrounds the connected optical semiconductor device.

Description

광학 반도체장치용 패키지와 그 제조 방법 및 광학 반도체장치와 그 제조 방법{PACKAGE FOR OPTICAL SEMICONDUCTOR DEVICE AND METHOD THEREOF, OPTICAL SEMICONDUCTOR DEVICE AND METHOD THEREOF}PACKAGE FOR OPTICAL SEMICONDUCTOR DEVICE AND METHOD THEREOF, OPTICAL SEMICONDUCTOR DEVICE AND METHOD THEREOF}

본 발명은, 광학 반도체장치용 패키지와 그 제조 방법, 및 상기 패키지를 사용한 광학 반도체장치, 그리고 광학 반도체장치의 제조 방법에 관한 것이다.The present invention relates to a package for an optical semiconductor device, a method for manufacturing the same, an optical semiconductor device using the package, and a method for manufacturing an optical semiconductor device.

LED, 포토다이오드 등의 광학소자 및 광학 반도체장치는, 고효율이고, 외부 응력 및 환경적인 영향에 대한 내성이 높기 때문에 산업계에 있어서 폭넓게 이용되고 있다. 게다가 광학소자 및 광학 반도체장치는 효율이 높을 뿐만 아니라, 수명이 길고, 컴팩트하며, 많은 다른 구조로 구성할 수 있어 비교적 낮은 제조 비용으로 제조할 수 있다(특허 문헌 1, 특허 문헌 2).
Optical elements such as LEDs and photodiodes and optical semiconductor devices are widely used in the industry because of their high efficiency and high resistance to external stress and environmental influences. In addition, the optical element and the optical semiconductor device are not only high in efficiency, but also have a long life, a compact size, and can be configured with many other structures, and thus can be manufactured at relatively low manufacturing costs (Patent Documents 1 and 2).

예를 들면, 일반적으로 반도체소자를 탑재하는 기대(基台)의 재질로서 FR-4로 대표되는 섬유 강화재를 가진 에폭시재를 이용하는 것이 알려져 있다. 특별히, 대량의 열을 발생하는 고출력의 광학 반도체장치에 있어서, 고내열성인 것과 동시에, 장시간에 걸쳐서 고반사율을 유지하는 기대를 이용하는 것이 중요하다.
For example, it is generally known to use an epoxy material having a fiber reinforcement represented by FR-4 as the base material on which semiconductor elements are mounted. In particular, in a high output optical semiconductor device that generates a large amount of heat, it is important to use the expectation that is high heat resistance and maintains a high reflectance for a long time.

또한, 항공 우주 산업에서 사용되는 기기에서는, FR-4기판 유래의 잡음 영향에 의해, 기기의 오작동 문제가 발생하고 있다. 이 때문에, 저잡음성을 갖는 기대를 이용한 광학 반도체장치용 패키지 개발이 중요시되고 있다.
In addition, in the equipment used in the aerospace industry, the malfunction of the equipment is caused by the noise effect derived from the FR-4 substrate. For this reason, the development of the package for optical semiconductor devices using the low noise base is important.

일본 특허공표 2011-521481호 공보Japanese Patent Publication No. 2011-521481 일본 특허 제 4789350호 공보Japanese Patent No. 4789350

본 발명은, 상기 과제(제1의 과제)를 해결하기 위한 것으로, 기계적 안정성이 높고, 또한 고내구성, 저잡음성의 광학 반도체장치를 실현하기 위한 광학 반도체장치용 패키지와 그 제조 방법, 그리고 상기 패키지를 사용한 광학 반도체장치를 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems (first object), and an optical semiconductor device package, a method for manufacturing the same, and a method for manufacturing the optical semiconductor device having high mechanical stability and high durability and low noise. It is an object to provide a used optical semiconductor device.

또한, MAP(Matrix array package)로 불리는 집합 기판에서 제조되는 광학 반도체장치는, 그 제조 단계에서 통전 검사를 실시하는 것이 어렵고, 최종 제품 형상(개편화(個片化:Singulation) 된 광학 반도체장치)이 된 후, 통전 검사를 실시하고 있다. 이때문에, 제조 단계에서 품질 상의 문제를 확인하지 못하여, 생산 효율의 저하로 연결된다.
In addition, an optical semiconductor device manufactured from an aggregated substrate called a matrix array package (MAP) is difficult to conduct current inspection at its manufacturing stage, resulting in a final product shape (an optical semiconductor device that has been singulated). After this, the energization inspection was performed. For this reason, quality problems are not recognized at the manufacturing stage, leading to a decrease in production efficiency.

또한, 광학 반도체장치의 출력이나 봉지(packaging)하는 형광체의 농도 불균형에 의해 광학 반도체장치는 선별을 실시할 필요가 있다. 통상, 광학 반도체장치의 선별 공정에서는 광학 반도체장치를 완전하게 개편화한 상태에서 실시되고 있지만, 완전하게 개편화한 상태에서의 선별은 광학 반도체장치의 배열 등의 추가 공정이 필요하기 때문에, 비용 증가의 원인이 되고 있었다.
In addition, the optical semiconductor device needs to be sorted out due to the output of the optical semiconductor device and the concentration imbalance of the phosphor to be sealed. Usually, in the selection process of an optical semiconductor device, although the optical semiconductor device is completely separated into pieces, the selection in the completely separated state requires an additional process, such as an arrangement of an optical semiconductor device, and therefore costs increase. It was causing.

본 발명은, 상기 과제(제2의 과제)도 해결하기 위한 것으로, 생산 효율이 좋고, 또한 비용을 저감할 수 있는 광학 반도체장치의 제조 방법, 및 상기 제조 방법에 의해 제조된 광학 반도체장치를 제공하는 것도 목적으로 한다.
The present invention also solves the above problems (second problem), and provides a manufacturing method of an optical semiconductor device which is efficient in production and can reduce costs, and an optical semiconductor device manufactured by the manufacturing method. It is also intended to.

상기 제1의 과제를 해결하기 위해, 본 발명에서는, 광학 반도체장치용 패키지에 있어서, 섬유 강화재에 실리콘 수지 조성물을 함침(impregnation)시켜 경화시킨 기대의 상면에, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부와, 상기 접속되는 광학 반도체장치를 둘러싸는 리플렉터 구조를 갖는 것을 특징으로 하는 광학 반도체장치용 패키지를 제공한다.
MEANS TO SOLVE THE PROBLEM In order to solve the said 1st subject, in this invention, the package for optical semiconductor devices WHEREIN: At least electrically connected with an optical semiconductor device in the upper surface of the base hardened | cured by impregnating a silicone resin composition to the fiber reinforcement material, and hardening it. Provided are a package for an optical semiconductor device, characterized by having two electrical connection portions and a reflector structure surrounding the connected optical semiconductor device.

이러한 광학 반도체장치용 패키지이면, 기계적 안정성이 높고, 또한 고내구성, 저잡음성의 광학 반도체장치를 실현할 수 있다.With such a package for an optical semiconductor device, an optical semiconductor device having high mechanical stability and high durability and low noise can be realized.

또한, 상기 섬유 강화재는, 유리섬유인 것이 바람직하다.
Moreover, it is preferable that the said fiber reinforcement material is glass fiber.

또한 섬유 강화재가 유리섬유이면, 양호한 내자외선성 및 내열성을 나타내는 기대가 되므로, 섬유 강화재와 실리콘 수지 조성물과의 양호한 접착도 확보된다. 게다가 유리섬유는, 염가이며 취급이 용이한 재료이기 때문에, 비용면에서도 유리하다.
If the fiber reinforcing material is glass fiber, it is expected to exhibit good UV resistance and heat resistance, and thus good adhesion between the fiber reinforcing material and the silicone resin composition is also ensured. In addition, glass fibers are advantageous in terms of cost because they are inexpensive and easy to handle.

게다가 상기 기대는, 상기 섬유 강화재에 상기 실리콘 수지 조성물을 함침시킨 프리프레그(prepreg)를 적어도 1층 이상 이용하여 경화시킨 것이 바람직하다.
Moreover, it is preferable to harden the said base material using at least 1 or more layers of the prepreg which the said fiber reinforcement material impregnated the said silicone resin composition.

이와 같이, 프리프레그를 1층 혹은 2층 이상 적층함으로써, 용도에 따라 두께를 제어할 수 있어 기계적 안정성이 보다 뛰어난 것이 된다.
Thus, by laminating | stacking one layer or two or more layers of prepregs, thickness can be controlled according to a use, and it becomes more excellent mechanical stability.

또한, 상기 실리콘 수지 조성물은, 축합 경화형 또는 부가 경화형의 실리콘 수지 조성물로 할 수 있다.In addition, the said silicone resin composition can be made into the condensation-curable type or addition-curable silicone resin composition.

이에 의해, 기계적 특성, 내열성, 내변색성이 뛰어나 표면의 택(tack)이 적은 광학 반도체장치용 패키지를 용이하게 얻을 수 있다.
Thereby, the package for an optical semiconductor device excellent in mechanical characteristics, heat resistance, and discoloration resistance and few surface tacks can be obtained easily.

게다가 상기 전기적 접속부는, 적어도 1개의 금속층으로 이루어질 수 있다.In addition, the electrical connection may be made of at least one metal layer.

이에 의해, 비용 효과가 높고, 간단한 공정으로 형성할 수 있는 전기적 접속부가 된다.This makes the electrical connection part which is cost effective and can be formed by a simple process.

또한, 상기 기대는, 하면에 하면 금속 피복층을 갖는 것이 바람직하고, 게다가 적어도 1개 이상의 비아를 갖고, 상기 비아를 통해 기대 상면의 전기적 접속부와 하면 금속 피복층이 전기적으로 접속되어 있는 것이 바람직하다.
In addition, it is preferable that the base has a bottom metal coating layer on the lower surface, and further, it has at least one or more vias, and the electrical connection portion of the base upper surface and the bottom metal coating layer are electrically connected through the vias.

이러한 기대이면, 방열성이 우수해지고, 또한 하면 금속 피복층에 의해 다른 기판과의 접속을 실현할 수 있다. 또한, 비아에 의해, 광학 반도체장치용 패키지의 설계 상의 옵션이 증가하여 기대의 상하면 사이의 공간을 절약한 전기접속이 달성 가능하게 된다.
If it is such an expectation, it will become excellent in heat dissipation, and can connect with another board | substrate by a lower surface metal coating layer. In addition, the via increases design options of the package for the optical semiconductor device, and electrical connection that saves space between the upper and lower surfaces of the expectation can be achieved.

또한, 상기 리플렉터 구조는, 실리콘 수지, 에폭시 수지, 및 실리콘 수지와 에폭시 수지의 하이브리드 수지 중 하나로 성형된 것으로 할 수 있다.
The reflector structure may be molded from one of a silicone resin, an epoxy resin, and a hybrid resin of a silicone resin and an epoxy resin.

이러한 수지를 이용함으로써, 내구성이 높고 고반사율을 갖는 리플렉터 구조를 용이하게 성형할 수 있다.
By using such a resin, the reflector structure which has high durability and has a high reflectance can be shape | molded easily.

게다가 상기 기대는, 25℃, 1 GHz에 있어서 비유전율이 5.0 이하인 것이 바람직하다.
Moreover, it is preferable that the said dielectric constant is 5.0 or less in 25 degreeC and 1 GHz.

이러한 기대이면, 보다 저잡음성을 달성할 수 있다.
With this expectation, lower noise can be achieved.

또한, 본 발명에서는, 광학 반도체장치용 패키지를 제조하는 방법으로, 섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대를 제작하는 기대 제작 공정과 상기 기대 상면에, 상면 금속 피복층을 형성하는 상면 금속 피복층 형성 공정과 상기 상면 금속 피복층을, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부에 형성하는 전기적 접속부 형성 공정과 상기 전기적 접속부를 갖는 상기 기대 상에, 트랜스퍼 성형 또는 사출 성형에 의해 상기 접속되는 광학 반도체장치를 둘러싸도록 리플렉터 구조를 성형하는 리플렉터 구조 성형 공정을 갖는 것을 특징으로 하는 광학 반도체장치용 패키지의 제조 방법을 제공한다.
Moreover, in this invention, the manufacturing method of manufacturing the package for an optical semiconductor device WHEREIN: The base fabrication process which produces the base hardened | cured by impregnating a silicone resin composition to a fiber reinforcement, and the upper surface metal coating layer which forms an upper surface metal coating layer on the said base top surface. On the base having the electrical connecting portion forming step and the electrical connecting portion, the forming step and the upper metal coating layer are formed on at least two electrical connecting portions electrically connected to the optical semiconductor device, and are connected by transfer molding or injection molding. A reflector structure forming step of forming a reflector structure to surround an optical semiconductor device is provided.

이러한 광학 반도체장치용 패키지의 제조 방법으로, 저비용이면서 용이하게, 기계적 안정성이 높고, 고내구성, 저잡음성의 광학 반도체장치용 패키지를 제조할 수 있다.
With such a manufacturing method of a package for an optical semiconductor device, it is possible to manufacture a package for an optical semiconductor device having high mechanical stability, high durability and low noise easily at low cost.

게다가, 상기 전기적 접속부 형성 공정 후 상기 리플렉터 구조 성형 공정 이전에, 상기 기대의 표면을 플라즈마 처리 및/또는 UV오존 처리 하는 표면처리 공정을 갖는 것이 바람직하다.
In addition, it is preferable to have a surface treatment process of plasma treatment and / or UV ozone treatment of the surface of the base after the electrical connection forming process and before the reflector structure forming process.

이러한 표면처리 공정을 가짐으로써, 리플렉터 구조의 접착 강도를 높일 수 있다.
By having such a surface treatment process, the adhesive strength of a reflector structure can be raised.

또한, 본 발명에서는, 상기 광학 반도체장치용 패키지에 광학 반도체장치를 탑재하여 제조된 광학 반도체장치를 제공한다.
In addition, the present invention provides an optical semiconductor device manufactured by mounting an optical semiconductor device on the package for the optical semiconductor device.

이러한 광학 반도체장치는, 기계적 안정성이 높고, 또한 고내구성, 저잡음성을 갖게 된다.
Such an optical semiconductor device has high mechanical stability and high durability and low noise.

상기 제2 과제를 해결하기 위해, 본 발명에서는, 광학 반도체장치를 제조하는 방법으로서, 통전부를 갖는 기판 위에 복수의 광학 반도체장치를 실장하여 광학 반도체장치 집합 기판을 얻는 실장 공정과, 상기 광학 반도체장치 집합 기판을 하프 다이싱함으로써, 상기 통전부의 일부를 절단하여 상기 광학 반도체장치 집합 기판 내에 통전 검사용의 전자 회로를 제작하는 하프 다이싱 공정과, 상기 통전 검사용의 전자 회로에 대해, 통전 검사를 하여 상기 각 광학 반도체장치의 광학 특성 정보를 얻는 통전 검사 공정과, 상기 광학 특성 정보를 이용하여 상기 광학 반도체장치의 선별을 하는 선별 공정과, 상기 하프 다이싱 공정에 의한 절단선 위를 풀 다이싱함으로써, 상기 광학 반도체장치 집합 기판을 개개의 상기 광학 반도체장치로 분할하고, 상기 광학 특성 정보로 선별된 복수의 상기 광학 반도체장치를 얻는 풀 다이싱 공정을 갖는 것을 특징으로 하는 광학 반도체장치의 제조 방법을 제공한다.
MEANS TO SOLVE THE PROBLEM In order to solve the said 2nd subject, this invention WHEREIN: As a method of manufacturing an optical semiconductor device, the mounting process of mounting a some optical semiconductor device on the board | substrate which has an electricity supply part, and obtaining an optical-semiconductor device assembly board | substrate, and the said optical semiconductor By half dicing a device assembly board | substrate, a half dicing process which cut | disconnects a part of said electricity supply part, and manufactures the electronic circuit for electricity supply test | inspection in the said optical semiconductor device assembly board | substrate, and an electric circuit for the said electronic circuit for electricity supply test | inspection. An energization inspection step of performing inspection to obtain optical property information of each of the optical semiconductor devices, a sorting step of sorting the optical semiconductor device using the optical property information, and a cut line cut by the half dicing step. By dicing, the optical semiconductor device assembly substrate is divided into individual optical semiconductor devices, and the optical A full dicing step of obtaining a plurality of said optical semiconductor devices sorted by characteristic information is provided.

이러한 광학 반도체장치의 제조 방법이면, 생산 효율이 좋고, 또한 비용을 저감 할 수 있다.
If it is a manufacturing method of such an optical semiconductor device, productive efficiency will be good and cost can be reduced.

또한, 상기 통전 검사 공정에 있어서, 광학 특성 검출 장치를 이용해 통전 검사하는 것이 바람직하다.Moreover, it is preferable to carry out an electricity supply inspection in the said electricity supply inspection process using an optical characteristic detection apparatus.

이에 의해, 예를 들면, 각 광학 반도체장치의 점등의 유무, 광속(光束) 값, 색도, 색온도, 파장 스펙트럼, 연색성 등을 확인하여 선별할 수 있다.
Thereby, for example, the presence or absence of lighting of each optical semiconductor device, the light flux value, the chromaticity, the color temperature, the wavelength spectrum, the color rendering property, and the like can be checked and selected.

게다가 상기 통전 검사 공정에 있어서, 광학 반도체장치마다 대응하도록 광학 특성 검출용 광학렌즈를 배치하여, 광학 특성 정보를 얻는 것이 바람직하다.
Furthermore, in the energization inspection step, it is preferable to arrange the optical lens for detecting the optical characteristic so as to correspond to each optical semiconductor device to obtain the optical characteristic information.

이에 의해, 1번의 측정에서 대량의 광학 반도체장치의 광학 특성 정보를 얻을 수 있으므로 광학 반도체장치의 선별에 필요한 공정수가 대폭 저감된다.
Thereby, since the optical characteristic information of a large quantity of optical semiconductor devices can be obtained by one measurement, the number of processes required for screening the optical semiconductor devices is greatly reduced.

또한, 상기 통전부를 갖는 기판으로서 금속 프레임에 수지를 트랜스퍼 성형한 기판, 또는 인쇄기판에 수지를 트랜스퍼 성형한 기판을 이용할 수 있다.
Moreover, the board | substrate which carried the resin transfer molding to the metal frame, or the board | substrate which carried the resin transfer molding to the printed circuit board can be used as a board | substrate which has the said electricity supply part.

이러한 기판을 이용하면, 보다 생산 효율이 좋고, 또한 한층 비용을 저감할 수 있는 광학 반도체장치의 제조 방법이 된다.
The use of such a substrate provides a method of manufacturing an optical semiconductor device that is more efficient in production and can further reduce costs.

게다가 상기 금속 프레임에 수지를 트랜스퍼 성형한 기판으로서 금속 프레임이 상기 하프 다이싱 공정으로 절단되는 부분에 있어서 홈(groove)을 갖는 것을 이용하는 것이 바람직하다.
Furthermore, it is preferable to use what has a groove | channel in the part which a metal frame is cut | disconnected by the said half dicing process as a board | substrate which transfer-molded resin to the said metal frame.

이에 의해, 다이싱 버(burr)나 치핑(chipping)에 의한 성형 수지의 결함을 방지할 수 있다.
Thereby, the defect of the molding resin by dicing burr and chipping can be prevented.

또한, 상기 인쇄기판으로서 3층 이상으로 적층한 섬유 강화재에 수지를 함침한 기판을 이용하는 것이 바람직하다.
In addition, it is preferable to use a substrate impregnated with a resin in a fiber reinforcing material laminated in three or more layers as the printed board.

이러한 인쇄기판이면, 내열성이나 내UV성에 강한 광학 반도체장치를 제조할 수 있다.
With such a printed board, an optical semiconductor device resistant to heat resistance and UV resistance can be manufactured.

게다가 상기 풀 다이싱 공정에 있어서, 하프 다이싱 공정에서 이용되는 다이싱 블레이드 폭과는 상이한 폭을 갖는 다이싱 블레이드를 이용하는 것이 바람직하다.
Moreover, in the said full dicing process, it is preferable to use the dicing blade which has a width different from the dicing blade width used by the half dicing process.

이에 의해, 하프 다이싱 공정이나 풀 다이싱 공정에서 위치 엇갈림이 발생했을 경우에 있어서도 완전하게 광학 반도체장치를 개편화하는 것이 가능해진다.
This makes it possible to completely separate the optical semiconductor device even when the positional shift occurs in the half dicing step or the full dicing step.

또한, 상기 하프 다이싱 공정에 있어서, 통전 검사 공정에서 이용하는 전원 프로브를 접속하는 접속 면을 가지도록 통전 검사용 전자 회로를 제작하는 것이 바람직하다.
Moreover, in the said half dicing process, it is preferable to manufacture the electricity supply inspection electronic circuit so that it may have a connection surface which connects the power supply probe used by an electricity supply inspection process.

이와 같이, 광학 반도체장치 집합 기판의 전자 회로에 전원 프로브의 접속 면을 설계해둠으로써, 작업성이 더욱 향상한다.
In this way, workability is further improved by designing the connection surface of the power supply probe to the electronic circuit of the optical semiconductor device assembly substrate.

게다가 본 발명에서는, 상기 광학 반도체장치의 제조 방법에 의해 제조된 것을 특징으로 하는 광학 반도체장치를 제공한다.
In addition, the present invention provides an optical semiconductor device, which is manufactured by the method for manufacturing the optical semiconductor device.

이러한 광학 반도체장치이면 하프 다이싱에 의해 홈부가 형성되기 때문에, 외부 기판에 실장할 때에, 이 홈부에 외부 기판과의 접착재를 배치함으로써 양호한 접착 강도를 얻는 것이 가능해진다.
In such an optical semiconductor device, since the groove portion is formed by half dicing, it is possible to obtain good adhesive strength by disposing an adhesive material with the external substrate in the groove portion when mounting on the external substrate.

이상에서 설명한 바와 같이, 본 발명의 광학 반도체장치용 패키지에 의하면, 섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대를 이용함으로써 기계적 안정성이 높고, 또한 고내구성, 저잡음성의 광학 반도체장치를 실현할 수 있다. 그리고, 리플렉터 구조에 의해 초기 광속(光束) 및 초기 반사율을 유지할 수 있다. 또한, 비아를 마련함으로써 고방열성을 부여할 수 있어 고출력 광학 반도체장치의 고밀도 실장도 가능해진다.
As described above, according to the package for an optical semiconductor device of the present invention, an optical semiconductor device having high mechanical stability and high durability and low noise can be realized by using a base obtained by impregnating and curing the fiber reinforcing material with a silicone resin composition. . By the reflector structure, the initial light flux and the initial reflectance can be maintained. In addition, by providing vias, high heat dissipation can be provided, and high-density mounting of a high output optical semiconductor device is also possible.

또한, 본 발명의 광학 반도체장치의 제조 방법에 의하면, 제조 단계에서 통전 검사를 실시하는 것이 가능해지고, 통전 검사 시에 얻어진 광학 특성 정보를 이용하여 제조 단계에 있어서의 선별과 품질의 완성도 향상이 가능해진다. 이때문에, 생산 효율을 향상할 수 있다. 또한, 광학 반도체장치 집합 기판에서의 통전 검사가 되기 때문에, 개개의 광학 반도체장치의 배열 등의 공정을 삭제할 수 있어 제조 방법의 간소화에 따른 비용 저감을 달성할 수 있다.
Moreover, according to the manufacturing method of the optical semiconductor device of this invention, it is possible to perform an energization test in a manufacturing step, and can improve the completeness of sorting and quality in a manufacturing step using the optical characteristic information obtained at the energization test. Become. For this reason, production efficiency can be improved. In addition, since the conduction inspection is performed on the optical semiconductor device assembly board, processes such as the arrangement of the individual optical semiconductor devices can be eliminated, thereby achieving cost reduction due to the simplification of the manufacturing method.

또한, 상기 제조 방법에서 제조되는 광학 반도체장치에는 하프 다이싱에 의한 홈부가 형성된다. 그 때문에, 본 발명의 반도체소자를 외부 기판에 실장하려면, 이 홈부에 외부 기판과의 접착재를 배치함으로써 양호한 접착 강도를 얻을 수 있게 된다.
In the optical semiconductor device manufactured by the manufacturing method, a groove portion formed by half dicing is formed. Therefore, in order to mount the semiconductor element of this invention on an external substrate, favorable adhesive strength can be acquired by arrange | positioning the adhesive material with an external substrate in this groove part.

나아가, 상기 통전 검사에서 하프 다이싱 된 광학 반도체장치 집합 기판의 광학 반도체장치의 배열 피치에 맞추어 광학 특성 검출 장치의 측정용 광학렌즈를 복수개 배치함으로써, 1번의 측정으로 대량의 광학 특성 정보를 얻을 수 있어 광학 반도체장치의 선별에 필요한 공정수가 대폭 저감된다.
Further, by arranging a plurality of optical lenses for measurement of the optical characteristic detection device in accordance with the arrangement pitch of the optical semiconductor device of the optical semiconductor device assembly substrate half-dicing in the conduction inspection, a large amount of optical characteristic information can be obtained in one measurement. Therefore, the number of processes required for screening the optical semiconductor device is greatly reduced.

도 1a는 본 발명의 광학 반도체장치용 패키지의 상면도면이다.
도 1b는 본 발명의 광학 반도체장치용 패키지의 개략 단면도면이다.
도 1c는 기대 중의 섬유 강화재의 섬유층의 섬유 방향을 나타낸 개략 상면도면이다.
도 2a는 리플렉터 구조 성형 공정 전의 광학 반도체장치용 패키지의 상면도면이다.
도 2b는 리플렉터 구조 성형 공정 후의 본 발명의 광학 반도체장치용 패키지의 상면 도면이다.
도 2c 리플렉터 구조 성형 공정을 설명하는 개략 단면도면이다.
도 3은 리플렉터 구조 성형 공정 후의 본 발명의 광학 반도체장치용 패키지를 개편화하는 공정의 개략도면이다.
도 4a는 본 발명의 광학 반도체장치의 개략 단면도면이다.
도 4b는 본 발명의 광학 반도체장치의 다른 태양의 개략 단면도면이다.
도 5는 본 발명의 광학 반도체장치의 개략 단면도면이다.
도 6은 광학 반도체장치 집합 기판의 개략 평면도면이다.
도 7은 광학 반도체장치 집합 기판의 하프 다이싱 공정의 개략 사시도면이다.
도 8은 광학 반도체장치 집합 기판의 개략 평면도와 광학 반도체장치 집합 기판에 있어서의 하프 다이싱 위치와 전자 회로 제작 방법의 예를 나타내는 개략 평면도면이다.
도 9는 본 발명의 광학 반도체장치와 외부 기판의 접속 방법의 개략 단면도면이다.
도 10은 광학 반도체장치 집합 기판의 통전 검사 방법에 대해 개략 평면도면이다.
도 11은 본 발명의 광학 반도체장치의 제조 방법의 플로우도면이다.
도 12는 본 발명의 다른 광학 반도체장치의 제조 방법의 플로우도면이다.
도 13은 광학렌즈 군에 의한 광학 반도체장치 집합 기판의 광학 특성 정보 검출 방법의 개략 단면도면이다.
1A is a top view of a package for an optical semiconductor device of the present invention.
1B is a schematic cross-sectional view of a package for an optical semiconductor device of the present invention.
1C is a schematic top view showing the fiber direction of the fiber layer of the fiber reinforcing material in the base.
2A is a top view of a package for an optical semiconductor device before the reflector structure forming step.
Fig. 2B is a top view of the package for an optical semiconductor device of the present invention after the reflector structure forming step.
It is a schematic sectional drawing explaining the reflector structure shaping process.
3 is a schematic diagram of a step of separating the package for an optical semiconductor device of the present invention after the reflector structure forming step.
4A is a schematic cross-sectional view of the optical semiconductor device of the present invention.
4B is a schematic cross-sectional view of another aspect of the optical semiconductor device of the present invention.
5 is a schematic cross-sectional view of the optical semiconductor device of the present invention.
6 is a schematic plan view of the optical semiconductor device assembly substrate.
7 is a schematic perspective view of a half dicing step of the optical semiconductor device assembly substrate.
8 is a schematic plan view of an optical semiconductor device assembly substrate, a schematic plan view showing an example of a half dicing position and an electronic circuit manufacturing method in the optical semiconductor device assembly substrate.
9 is a schematic cross-sectional view of a method for connecting an optical semiconductor device and an external substrate of the present invention.
10 is a schematic plan view of the energization inspection method for the optical semiconductor device assembly substrate.
11 is a flow diagram of a method of manufacturing the optical semiconductor device of the present invention.
12 is a flow diagram of a manufacturing method of another optical semiconductor device of the present invention.
13 is a schematic cross-sectional view of an optical characteristic information detection method of an optical semiconductor device assembly substrate by an optical lens group.

이하, 본 발명의 광학 반도체장치용 패키지에 대해서 상세하게 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다. 전술한 바와 같이, 기계적 안정성이 높고, 또한 고내구성, 저잡음성의 광학 반도체장치를 제공하는 광학 반도체장치용 패키지가 요구되고 있다.
Hereinafter, although the package for optical semiconductor devices of this invention is demonstrated in detail, this invention is not limited to these. As described above, there is a need for an optical semiconductor device package that provides an optical semiconductor device having high mechanical stability and high durability and low noise.

본 발명자들은, 상기 과제를 달성하기 위해 예의 검토를 거듭한 결과, 섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대에 의해 기계적 안정성, 고내구성, 및 저잡음성이 동시에 달성되고 또한, 리플렉터 구조를 갖는 것에 의해 광학 반도체장치의 초기 광속 및 초기 반사율을 유지할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
MEANS TO SOLVE THE PROBLEM As a result of earnestly examining in order to achieve the said subject, mechanical stability, high durability, and low noise are simultaneously achieved by the expectation which the fiber reinforcement material impregnated and hardened the silicone resin composition, and has a reflector structure. The inventors found that the initial light flux and initial reflectance of the optical semiconductor device can be maintained, thereby completing the present invention.

즉, 본 발명은, 광학 반도체장치용 패키지로서, 섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대의 상면에, 광학 반도체장치와 전기적으로 접속 되는 적어도 2개의 전기적 접속부와, 상기 접속되는 광학 반도체장치를 둘러싸는 리플렉터 구조를 갖는 것이다.
That is, this invention is an optical semiconductor device package, At least two electrical connection parts electrically connected with an optical semiconductor device on the upper surface of the base hardened | cured by impregnating a silicone resin composition to a fiber reinforcement, and the optical semiconductor device connected to this are It has a reflector structure surrounding.

(기대) (Expectation)

도 1a에, 본 발명의 광학 반도체장치용 패키지(10)의 상면도를 나타내고, 도 1b에, 도 1a에 있어서의 AA선에 따른 단면도를 나타낸다. 기대(1)는, 3층의 섬유 강화재(2)에 실리콘 수지 조성물(5)을 함침시켜 경화시킨 것이다. 이와 같이, 종래의 에폭시기판(FR-4 등)과 비교하여 유전율이 낮은 실리콘 수지를 주체로 한 기대로 함으로써, 저잡음성을 갖는 것이 된다. 또한, 내열성이 높고 장기 환경시험(고온 고습 시험 등)에 있어서 기대의 황변도 없고, 장시간에 걸쳐 고반사율을 유지하는 광학 반도체장치용 패키지가 된다. 게다가, 이러한 기대는 가요성이 뛰어나므로 취급이 용이해진다.
The top view of the package 10 for optical semiconductor devices of this invention is shown in FIG. 1A, and sectional drawing along the AA line in FIG. 1A is shown in FIG. The base 1 is made to impregnate the silicone resin composition 5 in the three layers of the fiber reinforcing materials 2 to cure it. In this way, when the main component is a silicone resin having a low dielectric constant as compared with a conventional epoxy substrate (FR-4 or the like), it has low noise. Moreover, it is a package for an optical semiconductor device which has high heat resistance, no yellowing of expectation in long-term environmental test (high temperature, high humidity test etc.), and maintains high reflectance over a long time. In addition, these expectations are excellent in flexibility and therefore easy to handle.

고출력 다이오드(광출력이 높고, 따라서 대량의 폐열도 발생시키는 것)의 경우나, 온도가 상승하는 환경(예:자동차 엔진 부근의 헤드 라이트)에 있어서 광학 반도체장치용 패키지를 사용하는 경우에는 내열성에 관해서 까다로운 요건이 요구되고 있다. 본 발명의 광학 반도체장치용 패키지이면, 이러한 요구에도 응할 수 있다.
In case of using a package for an optical semiconductor device in the case of a high output diode (high light output and thus generating a large amount of waste heat) or in an environment where the temperature rises (for example, a headlight near an automobile engine), There are demanding requirements regarding this. If it is the package for optical semiconductor devices of this invention, this request can also be met.

특별히, 기대는, 25℃, 1 GHz에서 비유전율이 5.0 이하인 것이 바람직하다. 이러한 비유전율이면 보다 저잡음성이 뛰어난 것이 된다.
In particular, it is preferable that a dielectric constant is 5.0 or less in 25 degreeC and 1 GHz of expectation. If it is such a dielectric constant, it will become more excellent in low noise.

또한, 기대의 상면 형상은, 직사각형 형태나, 정사각형 형태로 할 수 있고, 평평한 구조로 하는 것이 바람직하다. 기대의 두께는 가능한 얇은 것이 바람직하고, 예를 들면 자중으로 만곡되지 않을 정도의 충분한 기계적 안정성을 갖는 것이 바람직하다. 기대(1)의 두께는, 1 mm 이하, 바람직하게는 0.6 mm 이하, 특별히 바람직하게는 0.4 mm 이하이다.
In addition, the upper surface shape of a base can be made into rectangular shape and square shape, and it is preferable to set it as a flat structure. It is preferable that the thickness of a base is as thin as possible, for example, it has sufficient mechanical stability to the extent that it does not bend by self weight. The thickness of the base 1 is 1 mm or less, Preferably it is 0.6 mm or less, Especially preferably, it is 0.4 mm or less.

게다가 도 2b에 도시된 바와 같이 광학 반도체장치용 패키지(10)는, 기대(1)가 복수의 광학 반도체장치 탑재부(광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부(3))를 갖는 것으로 할 수 있어 대면적 인쇄기판의 형태를 취할 수 있다. 또한, 광학 반도체장치 설치 전 또는 설치 후에, 광학 반도체장치용 패키지를, 보다 작은 개별의 유닛으로 나눌 수도 있다.
Furthermore, as shown in FIG. 2B, the package 10 for an optical semiconductor device has a base 1 having a plurality of optical semiconductor device mounting portions (at least two electrical connections 3 electrically connected to the optical semiconductor device). It can take the form of a large-area printed circuit board. In addition, before or after the installation of the optical semiconductor device, the package for the optical semiconductor device may be divided into smaller individual units.

(실리콘 수지 조성물)(Silicone resin composition)

실리콘 수지는, 내열성이 높고, 고내구성이며, 유전율도 낮아 저잡음성이기 때문에, 기대의 구성 재료로서 매우 적합하다. 실리콘 수지 조성물로는, 특별히 제한되지 않지만, 경화성의 실리콘 수지 조성물로, 부가 경화형이나 축합 경화형의 실리콘 수지 조성물이 바람직하다. 이러한 실리콘 수지 조성물이면, 종래의 성형 장치에서도 용이하게 성형 가능하고, 기계적 특성이 뛰어나 표면의 택(tack)이 적은 기대를 용이하게 얻을 수 있다. 나아가서는, 기계적 특성, 내열성, 내변색성이 뛰어나 표면의 택이 적은 광학 반도체장치용 패키지를 용이하게 얻을 수 있다.
Since silicone resin has high heat resistance, high durability, low dielectric constant, and low noise, it is very suitable as a constituent material of a base. Although it does not restrict | limit especially as a silicone resin composition, As curable silicone resin composition, an addition hardening type or a condensation hardening type silicone resin composition is preferable. If it is such a silicone resin composition, it can be shape | molded easily also in the conventional shaping | molding apparatus, and it is easy to obtain the expectation which is excellent in the mechanical characteristic, and the surface tack is few. Furthermore, the package for an optical semiconductor device excellent in mechanical characteristics, heat resistance, and discoloration resistance and few surface tacks can be obtained easily.

특별히, 일본특허공개 2010-89493호 공보에 기재되어 있는 실온에서 고체상인 실리콘 수지 조성물을 이용했을 경우, 상기 실리콘 수지 조성물을 용제에 용해·분산시킨 상태로 섬유 강화재에 함침시켜, 상기 섬유 강화재로부터 상기 용제를 증발시켜 제거한 후에는, 상기 조성물이 A 스테이지 상태이고 고형이 된다. 그 때문에, 실리콘 수지 조성물을 섬유 강화재에 함침시킨 프리프레그의 보관이 보다 용이해져, 열프레스기에서의 성형을 보다 용이하게 실시할 수 있고, 또한, 광학 반도체장치용 패키지의 형상을 보다 자유롭게 성형할 수 있는 이점이 있다. 또한, 이 광학 반도체장치용 패키지를 이용하여 제작한 본 발명의 광학 반도체장치는, 경시적인 파장(색조)의 변화, 초기 광속이나 반사율의 변화가 작아 수명이 길어진다.
When using the silicone resin composition which is solid at room temperature as described in Unexamined-Japanese-Patent No. 2010-89493, in particular, the said silicone resin composition is impregnated into a fiber reinforcement in the state dissolving and disperse | distributing to a solvent, and the said After evaporating off the solvent, the composition is in an A stage and becomes solid. Therefore, the prepreg in which the silicone resin composition is impregnated into the fiber reinforcing material becomes easier, and molding in the heat press can be performed more easily, and the shape of the package for an optical semiconductor device can be molded more freely. There is an advantage to that. In addition, the optical semiconductor device of the present invention produced using the package for an optical semiconductor device has a long life due to a small change in wavelength (color tone) and a change in initial light flux or reflectance over time.

또한, 본 발명에 있어서 실리콘 수지 조성물에는 무기질 충전재를 첨가할 수 있다. 구체적으로는 산화알루미늄, 실리카, 티탄산바륨, 티탄산칼륨, 티탄산스트론튬, 탄산칼슘, 탄산 알루미늄, 수산화 마그네슘, 수산화 알루미늄, 질화 규소, 질화 알루미늄, 질화 붕소, 탄화 규소 등이 이용된다. 이러한 무기질 충전재는 단독으로도, 2종 이상 병용하여 이용해도 좋다.
In addition, an inorganic filler can be added to a silicone resin composition in this invention. Specifically, aluminum oxide, silica, barium titanate, potassium titanate, strontium titanate, calcium carbonate, aluminum carbonate, magnesium hydroxide, aluminum hydroxide, silicon nitride, aluminum nitride, boron nitride, silicon carbide, and the like are used. You may use these inorganic fillers individually or in combination of 2 or more types.

이 무기질 충전재의 형상 및 입경은 특별히 제한되는 것은 아니다. 충전재의 입경은, 통상, 0.01~50 미크론(micron)으로 할 수 있고 바람직하게는 0.1~20미크론이다.
The shape and particle diameter of this inorganic filler are not specifically limited. The particle diameter of a filler can be 0.01-50 micron normally, Preferably it is 0.1-20 micron.

본 발명에 있어서 실리콘 수지 조성물에 대해서는, 무기 충전재의 배합량은 특별히 제한되는 것은 아니지만, 일반적으로 수지 성분 합계 100 질량부에 대해, 1~1000 질량부 첨가할 수 있고, 5~800 질량부 첨가하는 것이 바람직하다.
Although the compounding quantity of an inorganic filler is not specifically limited about the silicone resin composition in this invention, Generally, 1-1000 mass parts can be added with respect to 100 mass parts of resin components in total, and it is 5 to 800 mass parts to add desirable.

실리콘 수지 조성물에는 무기질 충전재 외에, 1 이상의 첨가물질을 첨가할 수 있다. 이러한 첨가물질로는, 예를 들면, 확산 매체, 염료, 필터 매체, 반사 매체, 변환 매체의 형태를 취할 수 있고, 예를 들면, 발광 염료, 중공 입자, 혹은 접착 촉진제 등을 들 수 있다. 이러한 첨가물질에 의해, 특별히, 기대의 광학 거동, 즉 기대가 예를 들면 반사성, 투과성, 혹은 흡수성을 가지도록 할 수 있다. 이와 같이 1개 또는 복수의 첨가물질을 사용함으로써, 기대의 설계 상의 옵션이 증가한다.
In addition to the inorganic filler, one or more additives may be added to the silicone resin composition. As such an additive material, it can take the form of a diffusion medium, a dye, a filter medium, a reflection medium, and a conversion medium, for example, A luminescent dye, a hollow particle, an adhesion promoter, etc. are mentioned. By such an additive material, in particular, the optical behavior of the base, that is, the base can be made to have, for example, reflectivity, transmittance or absorption. By using one or more additives in this way, the design options of the base increase.

(섬유 강화재)(Fiber Reinforcement)

섬유 강화재로는, 탄소 섬유, 유리섬유, 석영유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리 아미드이미드 섬유 등의 유기 섬유, 나아가 탄화 규소 섬유, 탄화 티탄 섬유, 보론 섬유, 산화알루미늄 섬유 등, 제품 특성에 따라 어떠한 것이나 사용할 수 있다. 바람직한 섬유로는 유리섬유, 석영 섬유, 탄소 섬유 등이다. 그 중에서도 절연성이 높은 유리섬유나 석영 유리 섬유가 특별히 바람직하다. 다른 관점에서, 섬유 강화재로는, 실리콘 수지 조성물에 대한 양호한 접착성과 높은 기계적 부하능력을 나타내는 재료가 특별히 바람직하다. 또한, 섬유 강화재는, 적어도 실리콘 수지 조성물과 동일한 정도의 내열성과 낮은 열팽창 계수를 갖는 것이 바람직하다.
As the fiber reinforcing material, inorganic fibers such as carbon fiber, glass fiber, quartz glass fiber, metal fiber, aromatic polyamide fiber, polyimide fiber, organic fiber such as polyamideimide fiber, further silicon carbide fiber, titanium carbide fiber, boron Any can be used depending on product characteristics, such as fiber and aluminum oxide fiber. Preferred fibers are glass fibers, quartz fibers, carbon fibers and the like. Especially, glass fiber and quartz glass fiber with high insulation are especially preferable. In another aspect, as the fiber reinforcing material, a material which exhibits good adhesion to the silicone resin composition and high mechanical load capacity is particularly preferable. In addition, the fiber reinforcing material preferably has at least the same heat resistance as the silicone resin composition and a low coefficient of thermal expansion.

특별히, 섬유 강화재가 유리섬유이면, 양호한 내자외선성 및 내열성을 나타내는 기대가 된다. 또한, 유리섬유를 사용함으로써, 섬유 강화재와 실리콘 수지 조성물과의 양호한 접착이 확보된다. 또한, 유리섬유는, 염가이며 취급이 용이한 재료이다.
In particular, when the fiber reinforcing material is glass fiber, it is expected to exhibit good UV resistance and heat resistance. In addition, by using glass fibers, good adhesion between the fiber reinforcing material and the silicone resin composition is ensured. In addition, glass fiber is a material which is inexpensive and easy to handle.

여기서, 도 1c에 기대 중의 섬유 강화재(2)의 섬유층의 섬유(2', 2'')의 방향을 모식적으로 나타낸다. 도 1c에 도시된 바와 같이, 섬유 강화재(2)는, 3개이상의 섬유층을 갖추고 있는 것이 바람직하고, 4개의 섬유층을 갖추고 있는 것이 보다 바람직하다. 또한, 섬유 강화재(2)의 각층의 섬유 2', 2''는 기대(1)의 주면에 평행한 방향을 따라 연장되어 있는 것이 바람직하다. 통상, 섬유 강화재의 1개의 섬유층 내에서는, 복수의 섬유가 실질적으로 평행한 방향으로 향해 있으며, 섬유 방향이 일치하고 있다. 전기 절연성의 기대가 복수층으로 이루어지는 섬유 강화재를 갖추고 있는 경우, 각각의 섬유층의 섬유 방향은 서로에 대해 90°회전하고 있는 것이 바람직하다. 기대의 섬유 강화재가 이러한 다층 구조이면, 보다 기계적 안정성이 높은 기대가 된다. 여기서, 「회전하고 있다」란, 기대(1)의 상면 및/또는 하면에 수직인 축선을 중심으로서 개개의 층 내의 섬유 방향이 서로 90°회전하고 있는 것을 말한다(도 1c).
Here, the direction of the fibers 2 'and 2' of the fiber layer of the fiber reinforcing material 2 in a base is shown typically in FIG. As shown in Fig. 1C, the fiber reinforcing material 2 preferably has three or more fibrous layers, more preferably four fibrous layers. In addition, it is preferable that the fibers 2 'and 2' of each layer of the fiber reinforcing material 2 extend along a direction parallel to the main surface of the base 1. Usually, in one fiber layer of a fiber reinforcement material, some fiber is directed in the substantially parallel direction, and the fiber direction is coincident. When the base of electrical insulation is provided with the fiber reinforcement which consists of multiple layers, it is preferable that the fiber direction of each fiber layer rotates 90 degrees with respect to each other. If the fiber reinforcement of expectation is such a multilayer structure, it will become an expectation with more high mechanical stability. Here, "rotating" means that the fiber directions in the individual layers are rotated by 90 ° with each other about an axis perpendicular to the upper and / or lower surfaces of the base 1 (FIG. 1C).

섬유 강화재의 형태로는, 특별히 제한되지 않지만, 장섬유 필라멘트(filament)를 일정 방향으로 나란히 엮은 로빙, 클로스(cloth), 부직포 등의 시트 형태, 또는 촙프 스트랜드 매트(chopped strand mat) 등, 적층체를 형성할 수 있는 것이 바람직하다.
The form of the fiber reinforcing material is not particularly limited, but a laminate such as a roving, a cloth, a nonwoven fabric, or the like, or a chopped strand mat, in which long fiber filaments are woven side by side in a predetermined direction. It is desirable to be able to form.

또한, 섬유 강화재는 실리콘 수지에 의해 완전하게 둘러싸인 것으로 할 수 있다. 이와 같이, 기대의 외면이 실리콘 수지이면, 기대에 전기적 접속부나 하면 금속 피복층을 부착시키는 단계를 단순화할 수 있다. 또한, 섬유 강화재는 실리콘 수지에 의해 보호되어 있어 금속 또는 금속 이온이 섬유에 도달하지 않기 때문에, 예를 들면 금속 이온이 섬유를 따라 이동하는 것을 막을 수 있다.
In addition, a fiber reinforcement material can be made completely enclosed by silicone resin. In this way, if the outer surface of the base is a silicone resin, the step of attaching the electrical connection portion or the lower surface metal coating layer to the base can be simplified. In addition, since the fiber reinforcement is protected by the silicone resin so that metal or metal ions do not reach the fiber, for example, metal ions can be prevented from moving along the fiber.

(전기적 접속부, 하면 금속 피복층)Electrical connection, bottom metal coating layer

본 발명의 광학 반도체장치용 패키지(10)는, 기대(1)의 상면에, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부(3)를 갖는다(도 1b). 각각의 전기적 접속부는, 금 와이어 등을 통해 광학 반도체장치에 접속하도록 설계되든지, 또는 플립칩 실장 방식으로 광학 반도체장치에 접속하도록 설계될 수 있다.
The package 10 for an optical semiconductor device of this invention has the at least 2 electrical connection part 3 electrically connected with an optical semiconductor device on the upper surface of the base 1 (FIG. 1B). Each electrical connection may be designed to connect to the optical semiconductor device via a gold wire or the like, or may be designed to connect to the optical semiconductor device in a flip chip mounting manner.

기대는, 하면에 하면 금속 피복층(4)을 추가로 갖는 것이 바람직하다(도 1b). 하면 금속 피복층은, 본 발명의 광학 반도체장치용 패키지를 탑재하는 외부 접속부와도 예를 들면 납땜, 또는 접착 결합에 의해 전기적으로 접속할 수 있도록 구성 할 수 있는 것이 바람직하다.
It is preferable that the base further has a metal coating layer 4 on the lower surface thereof (FIG. 1B). The lower surface metal coating layer is preferably configured to be electrically connected to an external connection portion on which the package for an optical semiconductor device of the present invention is mounted, for example, by soldering or adhesive bonding.

전기적 접속부나 하면 금속 피복층은, 금속 또는 금속 합금을 사용하여 형성할 수 있다. 이러한 금속 또는 금속 합금으로는, 특별히 제한되지 않지만, 구리, 니켈, 금, 팔라듐, 은 또는 이들 합금이 예시된다. 또한, 전기적 접속부나 하면 금속 피복층은 투명한 전기전도성 재료(예를 들면 무기질 충전재(투명전도성 산화물(약칭 TCO)로도 알려져 있다))로 형성하는 것도 가능하다.
An electrical connection part and a lower surface metal coating layer can be formed using a metal or a metal alloy. Although it does not restrict | limit especially as such a metal or metal alloy, Copper, nickel, gold, palladium, silver, or these alloys are illustrated. In addition, the electrical connection portion and the lower metal coating layer may be formed of a transparent electrically conductive material (for example, an inorganic filler (also known as a transparent conductive oxide (abbreviated as TCO)).

또한, 전기적 접속부 및 하면 금속 피복층은, 적어도 1개의 금속층으로 구성되도록 할 수 있고, 또한 복수의 다른 금속 또는 금속 합금의 복수의 층으로 구성될 수도 있다. 예를 들면, 전기적 접속부 중에서 기대에 가장 가까운 위치에 있는 제1의 금속층은, 구리층으로 하는 것이 바람직하다. 제1의 금속층의 두께는, 바람직하게는 30 이상 150μm 미만, 30 이상 80μm 미만, 특별히 바람직하게는 30 이상 50μm 미만이다. 또한 제1의 금속층 상에, 니켈, 팔라듐, 금, 은 중 적어도 1개의 제2의 금속층을 형성할 수 있다. 이 층들의 두께는, 25μm 미만이 바람직하고, 5μm 미만이 특별히 바람직하고, 2μm 미만이 가장 바람직하다. 특별히 니켈-금의 층을 동 층상에 형성하는 경우는 500 nm 미만인 것이 바람직하다. 이러한 제2의 금속층은, 비용 효과가 높고, 간단한 공정으로 형성할 수 있을 뿐만 아니라 효과적으로 구조화할 수 있다.
In addition, the electrical connection portion and the lower metal coating layer may be composed of at least one metal layer, and may also be composed of a plurality of layers of a plurality of different metals or metal alloys. For example, it is preferable that the 1st metal layer located in the position closest to an expectation among electrical connection parts is made into a copper layer. The thickness of the first metal layer is preferably 30 or more and less than 150 μm, 30 or more and less than 80 μm, and particularly preferably 30 or more and less than 50 μm. Further, on the first metal layer, at least one second metal layer of nickel, palladium, gold, and silver can be formed. The thickness of these layers is preferably less than 25 μm, particularly preferably less than 5 μm, most preferably less than 2 μm. In particular, when the nickel-gold layer is formed on the copper layer, it is preferably less than 500 nm. Such a second metal layer is highly cost effective and can be formed not only in a simple process but also effectively structured.

이러한 전기적 접속부와 하면 금속 피복층은, 특별히 제한되지 않지만, 인쇄법, 디핑(dip)법, 증착, 스퍼터링에 의해, 혹은 전기 도금법에 의해 형성할 수 있다. 이들 전기적 접속부 및 하면 금속 피복층과 기대의 양호한 접착을 확보하기 위해, 기대의 표면은 조면화(粗面化)되어 있는 것이 바람직하다.
The electrical connection portion and the lower metal coating layer are not particularly limited, but may be formed by a printing method, a dip method, vapor deposition, sputtering, or an electroplating method. It is preferable that the surface of the base is roughened in order to ensure good adhesion between these electrical connecting portions and the bottom metal coating layer and the base.

또한, 전기적 접속부와 하면 금속 피복층은, 광학 반도체장치 또는 외부 접속부와 각각 납땜에 의해 접속할 수 있도록 구성되어 있는 것이 바람직하다. 이 경우, 본 발명의 광학 반도체장치용 패키지는, 납땜 공정 시에 생기는 열응력에 견딜 수 있는 것이 바람직하다. 이러한 광학 반도체장치용 패키지이면, 예를 들어 광학 반도체장치나 외부 접속부와의 접속을 제품 수율 좋게 달성할 수 있게 된다. 이때, 하면 금속 피복층은, 외부 접속부에 접속시키는데 있어서 서로 전기적으로 절연되어 있는 영역이 형성되는 것이 바람직하다. 또한, 전기적 접속부나 하면 금속 피복층은, 기대의 표면의 대부분(예를 들면 50%이상)을 덮고 있는 것이 바람직하다. 금속은 일반적으로 높은 열전도성을 나타내기 때문에, 전기적 접속부나 하면 금속 피복층을 큰 영역에 형성함으로써, 외부에 대한 높은 열전도성을 나타내는 기대를 형성할 수 있다.
Moreover, it is preferable that the electrical connection part and the lower surface metal coating layer are comprised so that each may be connected with an optical semiconductor device or an external connection part by soldering. In this case, it is preferable that the package for optical semiconductor devices of this invention can endure the thermal stress which arises at the time of a soldering process. If it is such a package for optical semiconductor devices, connection with an optical semiconductor device or an external connection part, for example, will be able to achieve the product yield favorable. At this time, it is preferable that the lower surface metal coating layer is formed with regions electrically insulated from each other in order to connect to the external connection portion. In addition, it is preferable that the electrical connection part and the lower surface metal coating layer cover most of the base surface (for example, 50% or more). Since metals generally exhibit high thermal conductivity, it is possible to form a base showing high thermal conductivity to the outside by forming an electrical connection portion or a lower surface metal coating layer in a large area.

또한, 기대(1)는, 추가로 적어도 1개 이상의 비아(7)를 갖고, 상기 비아(7)를 통해 기대(1) 상면의 전기적 접속부(3)와 하면 금속 피복층(4)이 전기적으로 접속시킬 수 있는 것이 바람직하다(도 1b). 도 1b에 있어서는, 하면 금속 피복층(4)은, 하면 금속 피복층(4a)과 하면 금속 피복층(4b)으로 나누어져 있으며 하면 금속 피복층(4b)은 하면 금속 피복층(4a) 보다도 크고, 비아 수도 많다. 이에 의해, 광학 반도체장치로부터 발생하는 열을 효율적으로 확산시킬 수 있다. 비아는, 예를 들어 터널 모양의 구멍으로 할 수 있다. 이 비아는, 예를 들면, 구멍뚫기, 레이저 구멍뚫기, 또는 관통에 의해 형성할 수 있다. 비아의 내면을 금속 피복하거나 전기전도성 재료로 채움으로서, 전기적 접속부와 하면 금속 피복층의 전기적 접속을 형성할 수 있다. 비아에 의해, 광학 반도체장치용 패키지의 설계상의 옵션이 증가하여 기대의 상면 및 하면 사이의 공간 절약 전기접속을 달성할 수 있게 된다.
In addition, the base 1 further has at least one or more vias 7, and the electrical connection part 3 on the upper surface of the base 1 and the bottom metal coating layer 4 are electrically connected through the vias 7. It is preferable to be able to make it (FIG. 1B). In FIG. 1B, the lower surface metal coating layer 4 is divided into the lower surface metal coating layer 4a and the lower surface metal coating layer 4b, and the lower surface metal coating layer 4b is larger than the lower surface metal coating layer 4a, and there are many vias. As a result, heat generated from the optical semiconductor device can be efficiently diffused. The via can be a tunnel-shaped hole, for example. This via can be formed by, for example, drilling, laser drilling, or penetrating. By metallizing or filling the inner surface of the via with an electrically conductive material, an electrical connection between the electrical connection and the lower surface metal coating layer can be formed. The vias increase the design options of the package for the optical semiconductor device, thereby achieving a space saving electrical connection between the upper and lower surfaces of the base.

(리플렉터 구조)Reflector structure

본 발명의 광학 반도체장치용 패키지는, 기대(1)의 상면에 접속되는 광학 반도체장치를 둘러싸는 리플렉터 구조(6)를 갖는다(도 1b). 또한, 목적에 따라 기대의 하면에도 수지 성형 구조를 마련할 수도 있다. 한편 본 발명에서 리플렉터 구조란, 광학 반도체장치를 둘러싸고, 광학 반도체장치로부터의 빛을 반사하는 구조이면 특별히 제한되지 않고, 광학 반도체장치를 수납하는 홈 또는 오목 구조로 할 수 있다. 기대의 표면에 수지에 의한 리플렉터 구조를 형성함으로써, 보다 내구성이 향상된 고기능의 광학 반도체장치용 패키지를 만들 수 있다.
The package for an optical semiconductor device of this invention has the reflector structure 6 surrounding the optical semiconductor device connected to the upper surface of the base 1 (FIG. 1B). Moreover, according to the objective, a resin molding structure can also be provided also in the lower surface of expectation. In the present invention, the reflector structure is not particularly limited as long as the reflector structure surrounds the optical semiconductor device and reflects light from the optical semiconductor device. The reflector structure may be a groove or a concave structure accommodating the optical semiconductor device. By forming the reflector structure by resin on the surface of a base, the package for high performance optical semiconductor devices with more durable improvement can be made.

또한, 리플렉터 구조는, 실리콘 수지, 에폭시 수지, 및 실리콘 수지와 에폭시 수지의 하이브리드 수지 중 하나로 성형된 것으로 할 수 있다.
In addition, the reflector structure can be molded into one of a silicone resin, an epoxy resin, and a hybrid resin of a silicone resin and an epoxy resin.

이러한 수지로는, 특별히 제한되지 않지만, 열경화성 실리콘 수지 조성물, 트리아진(triazine) 유도체 에폭시 수지, 산무수물, 경화촉진제, 및 무기질 충전제로 이루어지는 열경화성 에폭시 수지 조성물, 또는 열경화성의 실리콘 수지와 에폭시 수지로 이루어지는 하이브리드 수지(혼성 수지) 조성물 등이 내열성이나 내구성의 관점에서 바람직하게 이용된다. 덧붙여 성형 수지의 선정은, 최종적인 광학 반도체장치의 사용 용도에 맞추어 실시하는 것이 바람직하다.
Such resin is not particularly limited, but is composed of a thermosetting silicone resin composition, a triazine derivative epoxy resin, an acid anhydride, a curing accelerator, and a thermosetting epoxy resin composition composed of an inorganic filler, or a thermosetting silicone resin and an epoxy resin. A hybrid resin (hybrid resin) composition or the like is preferably used in view of heat resistance and durability. In addition, the selection of the molding resin is preferably performed in accordance with the intended use of the final optical semiconductor device.

상기 열경화성 실리콘 수지의 일례로는 아래와 같이 평균 조성식(1)으로 표시되는 축합 경화형 열경화성 실리콘 수지 조성물 등이 대표적인 것이다. 이 밖에 부가 경화형 실리콘 수지 조성물도 사용 가능하다.
As an example of the said thermosetting silicone resin, the condensation hardening type thermosetting silicone resin composition etc. which are represented by the average composition formula (1) as follows are typical. In addition, an addition-curable silicone resin composition can also be used.

R1 aSi(OR2)b(OH)cO(4-a-b-c)/2 .....(1)R 1 a Si (OR 2 ) b (OH) c O (4-abc) / 2 ..... (1)

(상기 식에서, R1는 동일 또는 상이한 탄소 수 1~20의 유기기, R2는 동일 또는 이종의 탄소 수 1~4의 유기기를 나타내고, 0.8≤a≤1.5, 0≤b≤0.3, 0.001≤c≤0.5, 0.801≤a+b+c<2를 만족하는 수이다.)
In the above formula, R 1 represents an organic group having 1 to 20 carbon atoms which are the same or different, and R 2 represents an organic group having 1 to 4 carbon atoms of the same or different type, and 0.8 ≦ a ≦ 1.5, 0 ≦ b ≦ 0.3, and 0.001 ≦ c≤0.5 and 0.801≤a + b + c <2.

에폭시 수지 조성물로는 트리아진 유도체 에폭시 수지, 1,3,5-트리아진핵 유도체 에폭시 수지인 열경화성 에폭시 수지 조성물이 내열성, 내광성 등의 관점에서 볼때 바람직하다. 에폭시 수지로는 트리아진 유도체, 경화제로서 산무수물로 한정한 것이 아니고, 종래부터 공지의 에폭시 수지나 아민, 페놀 경화제 등도 적당히 사용해도 된다.
As an epoxy resin composition, the thermosetting epoxy resin composition which is a triazine derivative epoxy resin and a 1,3,5-tri eukaryotic derivative epoxy resin is preferable from a viewpoint of heat resistance, light resistance, etc. As an epoxy resin, it is not limited to an acid anhydride as a triazine derivative and a hardening | curing agent, Conventionally well-known epoxy resin, an amine, a phenol hardening | curing agent, etc. may also be used suitably.

또한, 실리콘 수지와 에폭시 수지의 하이브리드 수지로는, 상기 에폭시 수지와 상기 실리콘 수지로 형성되는 공중합체(共重合體) 등을 들 수 있다.
Moreover, as a hybrid resin of a silicone resin and an epoxy resin, the copolymer etc. which are formed from the said epoxy resin and the said silicone resin are mentioned.

상기 실리콘 수지나 에폭시 수지의 조성물에는, 무기 충전재를 배합할 수 있다. 배합되는 무기 충전재로는, 통상 실리콘 수지 조성물이나 에폭시 수지 조성물 등에 배합되는 것을 사용할 수 있다. 예를 들면, 용융 실리카, 결정성 실리카 등의 실리카종류, 산화알루미늄, 질화 규소, 질화 알루미늄, 질화붕소, 유리섬유, 규회석(Wollastonite)등의 섬유형상 충전재, 삼산화 안티몬 등을 들 수 있다. 이들 무기 충전재의 평균 입경이나 형상은 특별히 한정되지 않는다.
An inorganic filler can be mix | blended with the composition of the said silicone resin or an epoxy resin. As an inorganic filler to be mix | blended, what is mix | blended with a silicone resin composition, an epoxy resin composition, etc. can be used normally. For example, silica type, such as fused silica and crystalline silica, aluminum oxide, silicon nitride, aluminum nitride, boron nitride, glass fiber, fibrous fillers, such as wollastonite, antimony trioxide, etc. are mentioned. The average particle diameter and shape of these inorganic fillers are not specifically limited.

본 발명으로 사용하는 수지 조성물에는, 이산화티탄도 배합할 수 있다. 이산화티탄은, 백색 착색재로서 백색도를 높여 빛의 반사 효율을 향상시키기 위해서 배합함으로써, 이 이산화티탄의 단위 격자는 루틸형, 아나타스형의 어떤것도 무방하다. 또한, 평균 입경이나 형상도 한정되지 않는다. 상기 이산화티탄은, 수지나 무기 충전재와의 상용성, 분산성을 높이기 위해, Al나 Si등의 함수 산화물 등으로 미리 표면처리 할 수 있다.
Titanium dioxide can also be mix | blended with the resin composition used by this invention. Titanium dioxide is mixed as a white coloring material in order to increase the whiteness and improve light reflection efficiency, so that the unit lattice of the titanium dioxide may be either rutile type or anatase type. Moreover, an average particle diameter and a shape are not limited, either. The titanium dioxide can be surface-treated in advance with a hydrous oxide such as Al or Si in order to improve compatibility and dispersibility with a resin or an inorganic filler.

이산화티탄의 충전양은, 조성물 전체의 2~30질량%, 특별히 5~10질량%가 바람직하다. 2질량% 미만이면 충분한 백색도를 얻을 수 없는 경우가 있고, 30질량%를 넘으면 미충전이나 보이드 등의 성형성이 저하되는 경우가 있다.
As for the filling amount of titanium dioxide, 2-30 mass% of the whole composition, especially 5-10 mass% are preferable. If it is less than 2 mass%, sufficient whiteness may not be obtained, and if it exceeds 30 mass%, moldability, such as unfilled and a void, may fall.

상기 광학 반도체장치용 패키지는, 수지 성형 공정(트랜스퍼 성형 혹은 사출 성형)에 의해 리플렉터 구조가 형성되고, 또한 수지 성형 후에 다이싱 공정을 거쳐, 개편화된 광학 반도체장치용 패키지가 제조된다.The reflector structure is formed by the resin molding process (transfer molding or injection molding) of the said package for optical semiconductor devices, and the package for optical semiconductor devices separated into pieces is manufactured through a dicing process after resin molding.

(광학 반도체장치용 패키지의 제조 방법)(Method for Manufacturing Package for Optical Semiconductor Device)

본 발명의 광학 반도체장치용 패키지의 제조 방법은, 섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대를 제작하는 기대 제작 공정과, 상기 기대 상면에, 상면 금속 피복층을 형성하는 상면 금속 피복층 형성 공정과, 상기 상면 금속 피복층을, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부에 형성하는 전기적 접속부 형성 공정과, 상기 전기적 접속부를 갖는 상기 기대 상에, 트랜스퍼 성형 또는 사출 성형에 의해 상기 접속되는 광학 반도체장치를 둘러싸도록 리플렉터 구조를 성형하는 리플렉터 구조 성형 공정을 갖는다.
The manufacturing method of the package for an optical semiconductor device of this invention is an expectation manufacturing process which produces the base hardened | cured by impregnating a silicone resin composition to a fiber reinforcement, and the upper surface metal coating layer formation process of forming an upper surface metal coating layer on the said upper surface, And an electrical connecting portion forming step of forming the upper metal coating layer on at least two electrical connecting portions electrically connected to an optical semiconductor device, and the optically connected portions by transfer molding or injection molding on the base having the electrical connecting portions. And a reflector structure forming step of forming the reflector structure so as to surround the semiconductor device.

기대 제작 공정 Expectation Production Process

기대 제작 공정에서는, 섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시켜 기대를 제작한다. 기대의 제조는 용제법과 핫멜트(hotmelt)법 중 어느 방법이나 실시할 수 있다. 용제법에 의한 경우는 실리콘 수지 조성물을 유기용제에 용해한 수지 바니시(varnish)를 조제하고, 이 수지 바니스를 전술한 섬유 강화재에 함침시켜, 가열에 의해 탈용매하여 프리프레그를 제조한다. 프리프레그 등의 기판의 두께는 사용하는 보강용 섬유 등의 두께에 따라 결정되며, 기판을 두껍게 하고자 하는 경우에는 보강용 섬유를 많이 적층한다.
In a base fabrication process, a fiber reinforced material is impregnated and hardened | cured and a base is produced. Production of the base can be carried out by any of the solvent method and the hotmelt method. In the case of the solvent method, a resin varnish obtained by dissolving a silicone resin composition in an organic solvent is prepared, the resin varnish is impregnated in the above fiber reinforcing material, and desolvated by heating to prepare a prepreg. The thickness of a substrate such as a prepreg is determined according to the thickness of the reinforcing fiber or the like to be used, and when the substrate is to be thickened, a lot of reinforcing fibers are laminated.

보다 구체적으로는, 실리콘 수지 조성물의 용액 또는 분산액에, 유리 클로스를 함침시켜, 바람직하게는 50~150℃, 보다 바람직하게는 60~120℃의 건조로 중에서 용제를 제거함으로써, 실리콘 프리프레그를 얻을 수 있다.
More specifically, silicon prepreg is obtained by impregnating a glass cloth in the solution or dispersion of a silicone resin composition, and removing a solvent in the drying furnace of 50-150 degreeC, More preferably, 60-120 degreeC. Can be.

또한, 핫멜트법에 의한 경우는, 고형의 실리콘 수지 조성물을 가열해 녹여 섬유 강화재에 함침시킴으로써 프리프레그를 제조한다.
In the case of the hot melt method, a prepreg is produced by heating and melting the solid silicone resin composition to impregnate the fiber reinforcing material.

여기서 기대는, 섬유 강화재에 실리콘 수지 조성물을 함침시킨 프리프레그를 적어도 1층 이상 이용해 경화시킨 것이 바람직하다. 이때, 절연 층의 두께에 따른 매수의 프리프레그를 중첩하여, 가압가열하여 기대로 할 수 있다.
It is preferable to anticipate here and harden | cure, using at least 1 or more layers of the prepreg which the fiber reinforcement material impregnated the silicone resin composition. At this time, the number of prepregs according to the thickness of the insulating layer may be superimposed, pressurized and heated to be expected.

상면 금속 피복층 형성 공정Top metal coating layer forming process

상면 금속 피복층 형성 공정에서는, 상기에서 제작한 기대 상면에, 상면 금속 피복층을 형성한다. 상면 금속 피복층은, 특별히 제한되지 않고 인쇄법, 디핑법, 증착, 스퍼터링에 의해 형성할 수 있다. 또한, 이때 하면 금속 피복층을 동시에 형성할 수도 있다.
In the upper surface metal coating layer formation process, an upper surface metal coating layer is formed on the base surface produced above. The upper metal coating layer is not particularly limited and can be formed by printing, dipping, vapor deposition, or sputtering. In this case, the metal coating layer may be formed at the same time.

그 밖에, 기대에 금속박을 중첩하여, 5~50MPa의 압력, 70~180℃의 온도의 범위에서 진공 프레스기 등을 이용해 가압 가열함으로써서도, 기대 상에 상면 금속 피복층, 또는 상면 금속 피복층 및 하면 금속 피복층을 갖는 금속장적층판(Metal-clad laminate)을 제조할 수 있다. 이 경우의 금속박으로는 특별히 한정되지 않지만, 구리, 니켈, 금, 팔라듐, 또는 은 등을 이용할 수 있고, 전기적, 경제적인 면에서 구리박이 바람직하게 이용된다.
In addition, the upper surface metal coating layer, or the upper surface metal coating layer, and the lower surface metal coating layer on the base, even when the metal foil is superimposed on the base and pressurized and heated using a vacuum press or the like in a pressure range of 5 to 50 MPa and a temperature of 70 to 180 ° C. Metal-clad laminate having a metal can be produced. Although it does not specifically limit as metal foil in this case, Copper, nickel, gold, palladium, silver, etc. can be used, A copper foil is used preferably from an electrical and economical viewpoint.

전기적 접속부 형성 공정Electrical connection formation process

전기적 접속부 형성 공정에서는, 이 상면 금속 피복층을, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부에 형성한다. 예를 들면, 상면 금속 피복층을 서브트랙트(subtract)법이나 구멍뚫기 가공 등의 통상 이용되는 방법에 의해 가공함으로써 전기적 접속부를 갖는 기대(인쇄배선판)를 얻을 수 있다.
In the electrical connection part formation process, this upper surface metal coating layer is formed in at least two electrical connection parts electrically connected with an optical semiconductor device. For example, a base (printed wiring board) having an electrical connection portion can be obtained by processing the upper metal coating layer by a commonly used method such as a subtract method or perforation processing.

표면처리 공정Surface treatment process

또한 전기적 접속부 형성 공정 후 리플렉터 구조 성형 공정 이전에, 상기 기대의 표면을 플라즈마 처리 및/또는 UV오존 처리하는 표면처리 공정을 갖는 것이 바람직하다. 이에 의해, 성형되는 재료(특별히 실리콘 수지 조성물)와 기대의 접착 강도를 향상시킬 수 있다.
It is also preferable to have a surface treatment step of plasma treatment and / or UV ozone treatment of the surface of the base after the electrical connection forming step and before the reflector structure forming step. Thereby, the adhesive strength of the material (particularly a silicone resin composition) and a base shape | molded can be improved.

리플렉터 구조 성형 공정Reflector Structure Forming Process

리플렉터 구조 성형 공정에서는, 전기적 접속부를 갖는 상기 기대 상에, 트랜스퍼 성형 또는 사출 성형에 의해 상기 접속되는 광학 반도체장치를 둘러싸도록 리플렉터 구조를 성형한다. 도 2는, 기대 표면에의 리플렉터 구조 성형 공정을 설명하는 도면이다. 도 2a는 리플렉터 구조 성형 공정 전의 기대이며, 도 2b는 리플렉터 구조 성형 공정 후의 기대이다. 도 2c에 도시된 바와 같이, 전기적 접속부(3)에 대한 수지 버(burr)를 막기 위해서, 상하 금형(11)에 의해 전기적 접속부를 클램프시켜, 리플렉터 구조(6)를 수지 성형하는 트랜스퍼 몰드가 바람직하다.
In the reflector structure forming step, the reflector structure is molded on the base having the electrical connection portion so as to surround the connected optical semiconductor device by transfer molding or injection molding. 2 is a diagram illustrating a reflector structure forming step on a base surface. 2A is an expectation before the reflector structure forming process, and FIG. 2B is an expectation after the reflector structure forming process. As shown in Fig. 2C, in order to prevent the resin burr to the electrical connection part 3, a transfer mold for clamping the electrical connection part with the upper and lower molds 11 and resin-molding the reflector structure 6 is preferable. Do.

도 3에 도시된 바와 같이, 리플렉터 구조 성형 공정 후, 다이싱에 의한 컷 공정을 실시할 수 있다. 이에 의해, 개편화된 반도체장치용 패키지(10)가 제조된다. 덧붙여 본 발명에서는 반도체장치용 패키지(10)는 이와 같이 개편화되어 하나의 반도체소자 탑재부를 가질 수도 있고, 또 개편화되지 않고 복수의 탑재부를 갖는 것으로 할 수도 있다.
As shown in FIG. 3, after the reflector structure forming step, a cutting step by dicing may be performed. As a result, the separated package 10 for a semiconductor device is manufactured. In addition, in the present invention, the package 10 for a semiconductor device may be separated into pieces and have one semiconductor element mounting portion, or may have a plurality of mounting portions without being separated into pieces.

(광학 반도체장치)(Optical semiconductor device)

본 발명의 광학 반도체장치는, 광학 반도체장치용 패키지에 광학 반도체장치를 탑재하여 제조된 것이다. 이러한 광학 반도체장치이면, 기계적 안정성이 높고, 또한 고내구성, 저잡음성이 된다.
The optical semiconductor device of the present invention is manufactured by mounting an optical semiconductor device in a package for an optical semiconductor device. Such an optical semiconductor device has high mechanical stability and high durability and low noise.

도 4에, 본 발명의 광학 반도체장치의 예를 나타낸다. 도 4에서는, 광학 반도체장치(12a, 12b)의 탑재부 아래에 비아(7)를 배치하여 칩으로부터 발생하는 열을 방출하는 구조로 되어 있다. 도 4a에 도시된 것은 페이스업형 칩(12a)(광학 반도체장치)을 와이어(14)로 접속하여 이너재(13)로 봉지한 광학 반도체장치(15)이며, 도 4b에 도시된 것은 플립칩형 칩(12b)(광학 반도체장치)를 실장하여 이너재(13)로 봉지한 광학 반도체장치(15)이다.
4 shows an example of the optical semiconductor device of the present invention. In FIG. 4, the via 7 is disposed under the mounting portions of the optical semiconductor devices 12a and 12b to emit heat generated from the chip. 4A is an optical semiconductor device 15 in which a face-up chip 12a (optical semiconductor device) is connected with a wire 14 and sealed with an inner material 13, and a flip chip type chip shown in FIG. 4B is shown. An optical semiconductor device 15 in which an optical material of 12b is mounted and sealed with an inner material 13.

이 광학 반도체장치는, 예를 들면 고내구성이나 저잡음성이 요구되는 항공 우주 산업 기기나 자동차 산업 기기의 투영을 목적으로 하는 조명장치나 기기의 존재를 외부에 알리는 표식 등으로서 사용할 수 있다. 또한 일반 가정에서 실내용 조명이나 액정의 백라이트에도 사용할 수 있다.
This optical semiconductor device can be used, for example, as a sign to inform the outside of the existence of a lighting device or device for the projection of an aerospace industrial device or an automobile industry device requiring high durability and low noise. In addition, it can be used for indoor lighting or liquid crystal backlight in general homes.

다음으로, 이하, 본 발명의 광학 반도체장치의 제조 방법 및 그것에 의해 제조된 광학 반도체장치에 대해서 상세히 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.
Next, although the manufacturing method of the optical semiconductor device of this invention and the optical semiconductor device manufactured by it are demonstrated in detail below, this invention is not limited to these.

즉, 본 발명의 광학 반도체장치의 제조 방법은, 통전부를 갖는 기판 위에 복수의 광학 반도체장치를 실장하여 광학 반도체장치 집합 기판을 얻는 실장 공정과, 상기 광학 반도체장치 집합 기판을 하프 다이싱함으로써, 상기 통전부의 일부를 절단하여 상기 광학 반도체장치 집합 기판 안에 통전 검사용의 전자 회로를 제작하는 하프 다이싱 공정과, 상기 통전 검사용의 전자 회로에 대해, 통전 검사를 하여 상기 각 광학 반도체장치의 광학 특성 정보를 얻는 통전 검사 공정과, 상기 광학 특성 정보를 이용하여 상기 광학 반도체장치의 선별을 하는 선별 공정과, 상기 하프 다이싱 공정에 의한 절단선 위를 풀 다이싱 함으로써, 상기 광학 반도체장치 집합 기판을 개개의 상기 광학 반도체장치로 분할하여, 상기 광학 특성 정보로 선별된 복수의 상기 광학 반도체장치를 얻는 풀 다이싱 공정을 갖는다.
That is, the manufacturing method of the optical semiconductor device of this invention is a mounting process which mounts a some optical semiconductor device on the board | substrate which has an electricity supply part, and obtains an optical semiconductor device assembly board | substrate, and by half dicing the said optical semiconductor device assembly board | substrate, A half dicing step of cutting a portion of the energization portion to produce an electronic circuit for conduction inspection in the optical semiconductor device assembly substrate, and conducting an energization inspection for the electronic circuit for conduction inspection to perform each of the optical semiconductor devices. A current conduction inspection step for obtaining optical property information, a screening step for selecting the optical semiconductor device using the optical property information, and a full dicing over the cut line by the half dicing step, thereby collecting the optical semiconductor device assembly A plurality of the optical halves divided by a substrate into individual optical semiconductor devices and selected by the optical property information; It has the full-dicing step to obtain a sieve device.

이때, 통전부를 갖는 기판으로서 금속 프레임에 수지를 트랜스퍼 성형한 기판, 또는 인쇄기판에 수지를 트랜스퍼 성형한 기판을 이용할 수 있다. 트랜스퍼 성형되는 수지는, 광학 반도체장치의 내열성이나 내구성을 고려하여, 실리콘 수지 조성물이나 에폭시 수지 조성물을 이용하는 것이 바람직하다.
At this time, the board | substrate which carried the resin transfer molding to the metal frame, or the board | substrate which carried the resin transfer molding to the printed circuit board can be used as a board | substrate which has an electricity supply part. It is preferable to use a silicone resin composition or an epoxy resin composition for resin to be transfer-molded in consideration of heat resistance and durability of the optical semiconductor device.

또한, 통전 검사 공정에 있어서, 광학 특성 검출 장치를 이용하여 통전 검사하는 것이 바람직하다. 통전 검사 공정에서 광학 반도체장치는 집합 기판에 배열된 상태이기 때문에, 다음의 선별 공정을 위해서 광학 반도체장치의 배열 등을 실시하는 공정을 생략할 수 있게 된다. 한편 하프 다이싱 공정에 있어서, 통전 검사 공정으로 이용하는 전원 프로브를 접속하는 접속 면을 가지도록 통전 검사용의 전자 회로를 제작하는 것이 바람직하다. 이와 같이, 집합 기판의 외주부에 통전 검사용의 전원 프로브의 접촉점을 설계해 둠으로써, 작업성이 더욱 향상된다.
In the energization inspection step, it is preferable to conduct electricity inspection using an optical property detection device. Since the optical semiconductor device is in a state arranged on the assembly substrate in the conduction inspection step, the step of arranging the optical semiconductor device or the like for the next sorting process can be omitted. On the other hand, in the half dicing process, it is preferable to manufacture the electronic circuit for electricity supply inspection so that it may have a connection surface which connects the power supply probe used for an electricity supply inspection process. Thus, by designing the contact point of the power supply probe for electricity supply inspection to the outer peripheral part of an assembly board | substrate, workability further improves.

덧붙여 금속 프레임에 수지를 트랜스퍼 성형한 기판으로서 금속 프레임이 하프 다이싱 공정으로 절단되는 부분에 있어서 홈을 갖는 것을 이용하는 것이 바람직하다. 이에 의해, 다이싱 버나 치핑에 의한 성형 수지의 결함을 막을 수 있다.
In addition, it is preferable to use what has a groove | channel in the part which a metal frame is cut | disconnected by the half dicing process as a board | substrate which transfer-molded resin to the metal frame. Thereby, the defect of the molding resin by a dicing burr and chipping can be prevented.

또한, 인쇄기판으로서, 3층 이상으로 적층한 섬유 강화재에 수지를 함침 한 기판을 이용하는 것이 바람직하다. 이 섬유 강화재는, 서로의 층이 90도 회전한 상태로 적층된 것으로 할 수 있다. 또한, 이 섬유 강화재에 함침되는 수지는, 예를 들면 실리콘 수지나 에폭시 수지를 들 수 있다. 바람직하게는, 실리콘 수지를 이용함으로써, 내열성이나 내UV성에 강한 인쇄기판이 된다. 이 인쇄기판을 이용해 제조된 광학 반도체장치도 내열성이나 내UV성이 뛰어난 것이 된다.
In addition, it is preferable to use a substrate impregnated with a resin in a fiber reinforcing material laminated in three or more layers as a printed circuit board. This fiber reinforcing material can be laminated | stacked in the state which the layer of each other rotated 90 degrees. Examples of the resin impregnated with the fiber reinforcing material include silicone resins and epoxy resins. Preferably, by using a silicone resin, a printed substrate resistant to heat resistance and UV resistance is obtained. The optical semiconductor device manufactured using this printed board also has excellent heat resistance and UV resistance.

또한, 풀 다이싱 공정에 있어서, 하프 다이싱 공정에서 이용되는 다이싱 블레이드 폭과는 상이한 폭을 갖는 다이싱 블레이드를 이용하는 것이 바람직하다. 이에 의해, 하프 다이싱 공정이나 풀 다이싱 공정에서 위치 엇갈림이 발생한 경우에도 완전하게 광학 반도체장치를 개편화하는 것이 가능해진다. 이때, 집합 기판의 소형화나 PN간의 절연성 확보로부터 풀 다이싱 공정에서 하프 다이싱 공정에서도 이용하는 다이싱 블레이드보다도 폭이 좁은 다이싱 블레이드를 이용하는 것이 바람직하다.
In the full dicing step, it is preferable to use a dicing blade having a width different from the dicing blade width used in the half dicing step. This makes it possible to completely separate the optical semiconductor device even when the positional shift occurs in the half dicing step or the full dicing step. At this time, it is preferable to use a dicing blade which is narrower in width than the dicing blade used also in the half dicing process in a full dicing process by miniaturizing an assembly board | substrate and ensuring insulation between PNs.

상술한 제조 방법으로 제조되는 광학 반도체장치에는, 하프 다이싱에 의한 다이싱 홈부가 존재한다. 이 홈부에 외부 기판과의 접착재(납땜)가 비집고 들어감으로써, 광학 반도체장치와 외부 기판의 접착성을 비약적으로 향상시킬 수 있게 된다.
In the optical semiconductor device manufactured by the manufacturing method mentioned above, the dicing groove part by half dicing exists. Since the adhesive material (solder) of the external substrate sticks to the groove portion, the adhesion between the optical semiconductor device and the external substrate can be remarkably improved.

나아가, 통전 검사 공정에 있어서, 광학 반도체장치마다 대응하도록 광학 특성 검출용의 광학렌즈를 배치하여, 광학 특성 정보를 얻는 것이 바람직하다. 예를 들면, 광학 특성을 검출하는 광학렌즈를 복수개 준비하여, 광학 반도체장치 집합 기판의 배치 피치와 형상에 맞춘 광학렌즈 군을 사용할 수 있다. 이 광학렌즈 군을 이용함으로써, 복수의 광학 반도체장치로부터 발생하는 광학 특성 정보를 한 번에 검출할 수 있게 된다. 또한, 이 광학렌즈의 선단은 광학 반도체장치를 감싸는 캐비티 형상이 되는 것이 바람직하다. 이것은, 이 캐비티 형상 내에 개개의 광학 반도체장치를 배치함으로써 다른 광학 반도체장치로부터 발생하는 빛의 영향을 차단하고, 측정하는 것이 가능해지기 때문이다.
Further, in the energization inspection step, it is preferable to arrange the optical lens for detecting the optical characteristic so as to correspond to each optical semiconductor device to obtain the optical characteristic information. For example, a plurality of optical lenses for detecting optical characteristics can be prepared, and an optical lens group can be used in accordance with the arrangement pitch and shape of the optical semiconductor device assembly substrate. By using this optical lens group, optical characteristic information generated from a plurality of optical semiconductor devices can be detected at once. Further, the tip of the optical lens is preferably in the shape of a cavity surrounding the optical semiconductor device. This is because by disposing individual optical semiconductor devices in the cavity shape, it is possible to block and measure the influence of light generated from other optical semiconductor devices.

이하, 본 발명의 실시의 형태를 도면에 기초하여 상세히 설명한다. 도 5a는 금속 프레임(201)(금속 리드프레임이라고도 한다)을 이용한 광학 반도체장치의 단면도이고, 도 5b는 인쇄기판(202)을 이용한 광학 반도체장치의 단면도면이다. 또한 도 5에서는 페이스업형 광학 반도체장치를 이용한 예를 나타내고 있지만, 본 발명의 광학 반도체장치의 제조 방법은, 기판의 버트(butt)나 버트 접합부의 배치 방법을 변경함으로써 플립칩 형이나 수직형의 광학 반도체장치에도 대응 가능하다. 또한, 버트가 2개인 경우나, 3개인 경우의 광학 반도체장치에서도 버트 접합부의 배치를 조정함으로써 대응 가능하다.
EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail based on drawing. 5A is a cross-sectional view of an optical semiconductor device using a metal frame 201 (also called a metal lead frame), and FIG. 5B is a cross-sectional view of an optical semiconductor device using a printed board 202. FIG. In addition, although the example using a face-up optical semiconductor device is shown in FIG. 5, the manufacturing method of the optical semiconductor device of this invention changes the method of arranging the butt of a board | substrate or the butt junction part, and flip-chip type | mold or vertical type | mold optical It is also possible to cope with semiconductor devices. In the case of two butts or three optical semiconductor devices, it is possible to cope by adjusting the arrangement of the butt joints.

도 5a에 있어서, 칩 타입의 광학 반도체장치(203)의 일례를 나타낸다. 통전부(205, 205')(전극, 외부 단자)를 갖는 기판(204)은, 금속 프레임(201)에 실리콘 수지를 주체로 한 조성물을 트랜스퍼 성형함으로써 성형물(208)을 성형함으로써 제조할 수 있어 전극(205)은 기판(204)의 양면에 걸쳐서 형성된 한쌍의 전극이고, 기판(204)의 하면측의 전극(205)은 외부 접속 단자(205')가 된다. 또한, 광학 반도체장치(206)는, 청색이나 UV의 광학 반도체장치로 할 수 있어 기판(204)상에 탑재되어 각 전극(205)과의 사이에 Au-Al 등의 본딩 와이어(207)로 배선되어 있다. 덧붙여 광학 반도체장치가 플립칩 형인 경우는 금범프에 의한 배선으로 할 수 있다. 성형물(리플렉터)(208)은, 트랜스퍼 성형에 의해 성형되는 것으로, 광학 반도체장치(206)를 둘러싸고 있다. 봉지 수지(실리콘 수지)(209)는 광학 반도체장치(203)의 성형물(리플렉터)(208)에 의한 캐비티부 내를 봉지(封止)하는 것이다. 봉지 수지(209)는 형광체를 포함할 수 있다. 홈부(210)는 하프 다이싱에 의해 형성된 홈이다. 또한 도 5b의 인쇄기판(202)을 이용한 경우의 광학 반도체장치도 동일한 구성이 되므로, 인쇄기판(202)의 상면과 하면은 비아(211)에 의해 전기적으로 접속된 것으로 할 수 있다. 한편 통전부를 갖는 기판(204)으로서 금속 프레임(201)에 수지를 트랜스퍼 성형한 기판을 이용하는 경우에는, 금속 프레임(201)이 통전부되고, 인쇄기판(202)에 수지를 트랜스퍼 성형한 기판을 이용하는 경우에는, 인쇄기판(202) 상에 인쇄 등으로 형성된 금속 피복층 등이 통전부가 된다.
5A, an example of the chip type optical semiconductor device 203 is shown. The board | substrate 204 which has energizing parts 205 and 205 micrometers (electrode, an external terminal) can be manufactured by shape | molding the molding 208 by transferring the composition mainly consisting of a silicone resin to the metal frame 201, The electrode 205 is a pair of electrodes formed on both sides of the substrate 204, and the electrode 205 on the lower surface side of the substrate 204 becomes an external connection terminal 205 ′. The optical semiconductor device 206 can be a blue or UV optical semiconductor device and is mounted on the substrate 204 and wired with bonding wires 207 such as Au-Al between the electrodes 205. It is. In addition, when the optical semiconductor device is a flip chip type, wiring by gold bumps can be made. The molded article (reflector) 208 is molded by transfer molding and surrounds the optical semiconductor device 206. The sealing resin (silicon resin) 209 seals the inside of the cavity part by the molded object (reflector) 208 of the optical semiconductor device 203. The encapsulating resin 209 may include a phosphor. The groove 210 is a groove formed by half dicing. In addition, since the optical semiconductor device in the case of using the printed board 202 of FIG. 5B has the same configuration, the upper and lower surfaces of the printed board 202 can be electrically connected by the vias 211. On the other hand, in the case of using a substrate in which resin is transferred to the metal frame 201 as the substrate 204 having the energization portion, the metal frame 201 is energized and the substrate on which the resin is transferred to the printed circuit board 202 is formed. In the case of use, a metal coating layer or the like formed on the printed circuit board 202 by printing or the like becomes an energizing portion.

도 6은 광학 반도체장치 집합 기판(212)의 일례를 개략 정면도로 나타낸 것이다. 광학 반도체장치(203)는, 도 6에 나타내는 MAP(Matrix array package)로 불리는 광학 반도체장치 집합 기판(212)을 풀 다이싱 함으로써 제조된다. 덧붙여 광학 반도체장치 집합 기판(212)은 통전부를 갖는 기판 위에 복수의 광학 반도체장치를 실장하여 얻을 수 있다. 통전부를 갖는 기판(204)은, 복수의 광학 반도체장치(206)를 탑재할 수 있는 금속 프레임(201)에 대해 트랜스퍼 성형에 의해 성형물(208)을 수지 성형하여 얻을 수 있다. 성형물(208)은, 실리콘 수지 조성물로 구성되어 있고, 반사율 향상을 목적으로 하여 금속 산화물이 포함되어 있는 것이 바람직하다.
6 shows an example of the optical semiconductor device assembly substrate 212 in a schematic front view. The optical semiconductor device 203 is manufactured by fully dicing an optical semiconductor device assembly substrate 212 called a matrix array package (MAP) shown in FIG. 6. In addition, the optical semiconductor device assembly board | substrate 212 can be obtained by mounting several optical semiconductor devices on the board | substrate which has an electricity supply part. The board | substrate 204 which has an electricity supply part can be obtained by carrying out resin molding of the molded object 208 by the transfer molding with respect to the metal frame 201 which can mount the some optical semiconductor device 206. It is preferable that the molded object 208 is comprised from the silicone resin composition, and the metal oxide is included for the purpose of reflectance improvement.

도 7에 도시된 바와 같이, 광학 반도체장치 집합 기판(212)에 있어서 기판(204) 통전부의 일부를 하프 다이싱에 의해 절단함으로써, 광학 반도체장치 집합 기판(212) 내에서 통전 검사용의 전자 회로를 제작한다. 그리고 미리 광학 반도체장치 집합 기판(212)에 준비해 둔 통전 검사용 전원 프로브를 접속하는 접속면(215)을 통해 전원과 연결함으로써, 통전 검사용의 전자 회로에 전류를 인가하여, 광학 반도체장치(206)의 광학 특성을 광학 반도체장치 집합 기판(212)에 탑재된 상태로 검사할 수 있다. 이 통전 검사시, 광학 특성으로서 특별히 점등의 유무, 광속값, 색도, 색온도, 파장 스펙트럼, 연색성 등을 확인하고, 그 후 선별 공정을 실시한다.
As shown in FIG. 7, a part of the energizing portion of the substrate 204 in the optical semiconductor device assembly substrate 212 is cut by half dicing, so that the electrons for conduction inspection in the optical semiconductor device assembly substrate 212 are cut. Build the circuit. Then, a current is applied to the electronic circuit for conduction inspection by connecting the power supply through the connection surface 215 for connecting the power supply inspection probe for power conduction inspection prepared in advance to the optical semiconductor device assembly board 212, thereby providing the optical semiconductor device 206. Can be inspected in a state where it is mounted on the optical semiconductor device assembly substrate 212. At the time of this energization test, as an optical characteristic, the presence or absence of lighting, luminous flux value, chromaticity, color temperature, wavelength spectrum, color rendering property, etc. are specifically confirmed, and a sorting process is performed after that.

여기서, 도 8을 이용하여 광학 반도체장치 집합 기판(212)내에서 통전 검사용의 전자 회로(213')를 제작하는 방법에 대해 설명한다. 도 8은, 3×3으로 광학 반도체장치(206)가 배열된 광학 반도체장치 집합 기판(212)의 통전부(213)와 광학 반도체장치(206)를 예시적으로 나타낸 도면이다. 도 8a는 하프 다이싱 전의 광학 반도체장치 집합 기판(212)이다. 도 8b ~ 8d는, 하프 다이싱 라인(214)의 위치와 길이의 차이에 의해, 광학 반도체장치 3개의 직렬 전자 회로(213')를 3열(B), 광학 반도체장치 3개의 병렬 전자 회로(213')를 3열(C), 광학 반도체장치 3개의 직렬 전자 회로를 3개 병렬시킨 전자 회로(213')를 1개(D)를 광학 반도체장치 집합 기판(212)에 제작하는 것이 가능한 예를 나타내고 있다. 이 통전 검사용의 전자 회로(213')에 DC 전원을 이용하여, 전원 프로브를 접속하는 접속면(215)으로부터 전류를 인가함으로써, 각 광학 반도체장치(206)의 광학 특성 정보를 얻을 수 있다.
Here, a method of manufacturing the electronic circuit 213 'for conduction inspection in the optical semiconductor device assembly board 212 will be described with reference to FIG. 8 is a diagram exemplarily showing a current-carrying portion 213 and an optical semiconductor device 206 of the optical semiconductor device assembly substrate 212 in which the optical semiconductor device 206 is arranged 3x3. 8A is an optical semiconductor device assembly substrate 212 before half dicing. 8B to 8D show three series electronic circuits 213 'of three optical semiconductor devices and three parallel electronic circuits of three optical semiconductor devices due to the difference in the position and length of the half dicing line 214. An example in which an electronic circuit 213 n (3) in which three series (C) of 213 ms) and three series electronic circuits of three optical semiconductor devices are paralleled can be manufactured on the optical semiconductor device assembly board 212. Indicates. The optical characteristic information of each optical semiconductor device 206 can be obtained by applying a current from the connection surface 215 which connects a power supply probe to the electronic circuit 213k of this electricity supply inspection using a DC power supply.

또한, 하프 다이싱 된 상태에서는, 광학 반도체장치(203)는 기판의 수지 성형부에서 접속되어 있어, 광학 반도체장치 집합 기판(212)인 채이다. 그 후, 풀 다이싱 공정에서 광학 반도체장치(203)를 완전하게 개편화한다. 이때, 하프다이싱 공정을 이용한 다이싱 브레이드 폭과는 상이한 폭을 갖는 다이싱 블레이드를 풀 다이싱 공정에서 이용함으로써, 풀 다이싱 공정이나 하프 다이싱 공정에서 위치 엇갈림이 발생했을 경우에도 완전하게 개편화할 수 있다.
In the half-dicing state, the optical semiconductor device 203 is connected to the resin molding portion of the substrate and remains as the optical semiconductor device assembly substrate 212. Thereafter, the optical semiconductor device 203 is completely separated into pieces in a full dicing step. At this time, by using a dicing blade having a width different from the dicing braid width using the half dicing process in the full dicing process, even when position shift occurs in the full dicing process or the half dicing process, it is completely reorganized. Can be mad.

도 9에 본 발명에 의해 제조된 광학 반도체장치(203)와 외부 기판(219)의 접착 상황을 나타낸다. 광학 반도체장치(203)에는 하프 다이싱에 의한 홈(210)이 존재하고 있어, 그 홈내에 납땜으로 대표되는 전도성의 접착제(217)가 배치 되게 된다. 이 홈(210)내에 접착재(217)가 배치됨으로써 의해 광학 반도체장치(203)와 외부 기판(219)의 접착 강도를 향상시킬 수 있다.
9 shows a bonding state between the optical semiconductor device 203 and the external substrate 219 manufactured by the present invention. In the optical semiconductor device 203, the groove 210 by half dicing exists, and the conductive adhesive 217 represented by soldering is disposed in the groove. By arranging the adhesive material 217 in the groove 210, the adhesive strength between the optical semiconductor device 203 and the external substrate 219 can be improved.

도 10에 본 발명에 이용하는 통전 검사 방법과 그 광학 특성 검출 장치(220)를 나타낸다. 도 10에서는 하프 다이싱 된 광학 반도체장치 집합 기판(212)의 광학 반도체장치(206)의 배치 피치에 맞춘 광학 특성 검출용의 광학렌즈 군(218)을 이용하고 있다. 이 광학렌즈 군(218)을 이용함으로써, 한 번에 복수개의 광학 반도체장치를 선별하는 것이 가능해져, 선별 공정수의 저감으로 연결된다.
The energization test method and optical characteristic detection apparatus 220 which are used for this invention in FIG. 10 are shown. In FIG. 10, the optical lens group 218 for optical characteristic detection suited to the arrangement | positioning pitch of the optical semiconductor device 206 of the half-dicing optical semiconductor device assembly board | substrate 212 is used. By using this optical lens group 218, it becomes possible to sort out several optical semiconductor devices at once, and it leads to the reduction of the number of sorting process.

도 11에 금속 프레임(201)에 수지를 트랜스퍼 성형한 기판(204)을 이용한 광학 반도체장치(203)의 제조 흐름을 나타내고, 도 12에 인쇄기판(202)에 수지를 트랜스퍼 성형한 기판(204)을 이용한 광학 반도체장치(203)의 제조 흐름을 나타낸다.
FIG. 11 shows a manufacturing flow of the optical semiconductor device 203 using the substrate 204 in which the resin is transferred to the metal frame 201, and FIG. 12 shows the substrate 204 in which the resin is transferred to the printed circuit board 202. FIG. The manufacturing flow of the optical semiconductor device 203 using this is shown.

우선 처음에 도 6에 나타내는 광학 반도체장치 집합 기판(212)을 제작한다. 광학 반도체장치 집합 기판(212)은 통전부를 갖는 기판(204)에 광학 반도체장치를 실장하여, 예를 들면 형광체를 포함한 실리콘 수지에 의해 봉지함으로써 얻을 수 있다. 도 11a, 도 12a에 도시된 바와 같이, 통전부를 갖는 기판(204)을 제작하기 위해, 금속 프레임(201)이나 인쇄기판(202)에 Ag, Au, Pd, Ni등의 전해 도금을 실시한 것을 준비한다. 다음에, 도 11b, 도 12b에 도시된 바와 같이, 금속 프레임(201)에 수지를 트랜스퍼 성형하여, 또는 인쇄기판(202)에 수지를 트랜스퍼 성형하여 통전부를 갖는 기판(204)을 제작한다. 이때, 상기 금속 프레임(201)이나 인쇄기판(202)에 금속 산화물을 포함한 성형 수지를 트랜스퍼 성형하는 것이 바람직하다. 또한, 금속 프레임(201)을 이용할 때는, 금속 프레임(201)의 일부는 홈이 형성되어 있고, 특별히 풀 다이싱 공정이나 하프 다이싱을 실시하는 다이싱 라인상은 다이싱 버나 치핑에 의한 수지의 결함을 방지하기 위해 홈를 형성해 두는 것이 바람직하다. 또한, 인쇄기판(202)은 내열성이나 내구성을 고려하여 실리콘 수지나 에폭시 수지를 유리섬유재(216)에 함침시킨 것을 사용하는 것이 바람직하다(도 5b참조).
First, the optical semiconductor device assembly board | substrate 212 shown in FIG. 6 is produced. The optical semiconductor device assembly board | substrate 212 can be obtained by mounting an optical semiconductor device in the board | substrate 204 which has an electricity supply part, and sealing it with the silicone resin containing fluorescent substance, for example. As shown in Figs. 11A and 12A, in order to fabricate the substrate 204 having the energizing portion, electroplating of Ag, Au, Pd, Ni, or the like on the metal frame 201 or the printed circuit board 202 is performed. Prepare. Next, as shown in Figs. 11B and 12B, the resin is transferred to the metal frame 201, or the resin is transferred to the printed board 202 to produce a substrate 204 having an energization portion. In this case, it is preferable to transfer-mold the molding resin containing the metal oxide to the metal frame 201 or the printed board 202. In addition, when using the metal frame 201, a part of the metal frame 201 is provided with the groove | channel, and the resin defect by dicing burr and chipping is carried out especially on the dicing line which performs a full dicing process or half dicing. In order to prevent this, it is desirable to form a groove. In addition, it is preferable to use the printed board 202 which impregnated the glass fiber material 216 with silicone resin or epoxy resin in consideration of heat resistance and durability (refer FIG. 5B).

또한, 후술하는 하프 다이싱 공정에 의한 전자 회로 제작을 위해 목적에 맞는 버트 접합부를 배치해 두는 것이 바람직하다. 또한, 성형 수지에 실리콘 수지 조성물을 이용함으로써, 광학 반도체장치의 내열성이나 내UV성을 향상시킬 수 있다. 게다가 성형 수지에 에폭시 수지 조성물을 이용한 경우에는, 광학 반도체장치의 강도를 향상시키는 것이 가능해진다. 덧붙여 상기 금속 산화물은 반사재, 강화재, 방열재로서 첨가되고 있다.
Moreover, it is preferable to arrange | position the butt junction part suitable for the objective for electronic circuit preparation by the half dicing process mentioned later. Moreover, heat resistance and UV resistance of an optical semiconductor device can be improved by using a silicone resin composition for molding resin. Moreover, when an epoxy resin composition is used for molding resin, it becomes possible to improve the intensity of an optical semiconductor device. In addition, the said metal oxide is added as a reflector, a reinforcing material, and a heat dissipation material.

도 11c, 12c에, 통전부를 갖는 기판(204) 상에 복수의 광학 반도체장치(206)를 실장하여 광학 반도체장치 집합 기판(212)을 얻는 실장 공정을 나타낸다. 실장에는 Au-Sn, 땜납, 도전성 페이스트, 수지 접착제, 금범프를 이용할 수 있고, 실장 전에 상기 기판과 광학 반도체의 접착 강도를 향상시키기 위한 기판에 플라즈마 처리나, UV오존 처리를 실시해 두는 것이 바람직하다. 기판에 광학 반도체장치를 실장 후, 필요에 따라 Au 와이어에 의한 와이어 본딩을 실시한다.
11C and 12C show a mounting process in which a plurality of optical semiconductor devices 206 are mounted on a substrate 204 having a current carrying portion to obtain an optical semiconductor device assembly substrate 212. Au-Sn, solder, conductive paste, resin adhesive, and gold bump can be used for mounting, and it is preferable to perform plasma treatment or UV ozone treatment on the substrate for improving the adhesive strength between the substrate and the optical semiconductor before mounting. . After mounting an optical semiconductor device on a board | substrate, wire bonding with Au wire is performed as needed.

그 후, 도 11d, 12d에 도시된 바와 같이, 형광체를 포함한 수지 등을 이용하여 광학 반도체장치(206)를 수지봉지한다. 이때, 내열성이나 내구성을 향상시킬 목적으로 봉지 수지(209)에는 실리콘 수지를 이용하는 것이 바람직하고, 실리콘 수지 내에는 형광체와 첨가물이 포함되어 있는 것이 바람직하다. 이 경우, 첨가물이란, 특별히 제한되지 않지만, 실리카 등의 점도 조정이나 광산란을 목적으로 한 재료이다. 또한, 수지봉지 전에 봉지 수지(209)와 성형체(208)의 접착 강도를 향상시키기 위해, 기판(204)에 플라즈마 처리나, UV오존 처리를 실시해 두는 것이 바람직하다. 수지봉지 후, 광학 반도체장치 집합 기판(212)이 완성된다.
Thereafter, as shown in Figs. 11D and 12D, the optical semiconductor device 206 is resin-sealed using a resin or the like containing phosphors. At this time, it is preferable to use a silicone resin for the sealing resin 209 for the purpose of improving heat resistance and durability, and it is preferable that the fluorescent substance and the additive are contained in the silicone resin. In this case, the additive is not particularly limited but is a material for the purpose of viscosity adjustment or light scattering such as silica. In addition, in order to improve the adhesive strength of the sealing resin 209 and the molded object 208 before the resin encapsulation, it is preferable that the substrate 204 is subjected to plasma treatment or UV ozone treatment. After the resin encapsulation, the optical semiconductor device assembly substrate 212 is completed.

광학 반도체장치 집합 기판(212)은, 광학 반도체장치(206)와 성형물(208)이 존재하는 측이 표면이며, 광학 반도체장치를 외부의 기판(미도시)에 접속하는 외부 접속 단자(205')측이 이면이 되고 있다(도 5 참조). 우선, 도 11e, 12e에 도시된 바와 같이 하프 다이싱 공정에서는, 광학 반도체장치 집합 기판(212)을 이면을 하프 다이싱 함으로써, 통전부의 일부를 절단하여(하프 다이싱 부분 221), 광학 반도체장치 집합 기판에 통전 검사용의 전자 회로를 제작한다. 이때, 하프 다이싱 블레이드의 폭은 0.4~0.5mm가 바람직하다. 하프 다이싱을 실시함으로써, 광학 반도체장치 집합 기판(212)은 그 형상을 유지한 채로 통전 검사용의 전자 회로를 구성할 수 있다. 한편 목적으로 하는 전자 회로를 제작하기 위해, 기판의 버트 접합부의 배치를 사전에 확인해 두는 것이 바람직하다. 본 실시 형태에서는, 광학 반도체장치(203)가 직렬로 배열되도록 버트 접합부를 배치했다.
The optical semiconductor device assembly board 212 has a surface on which the optical semiconductor device 206 and the molded product 208 exist, and an external connection terminal 205 'connecting the optical semiconductor device to an external substrate (not shown). The side is the back side (refer FIG. 5). First, as shown in FIGS. 11E and 12E, in the half dicing step, half of the back surface of the optical semiconductor device assembly substrate 212 is cut to cut a portion of the energization portion (half dicing portion 221), thereby providing an optical semiconductor. An electronic circuit for conduction inspection is produced on a device assembly board | substrate. At this time, the width of the half dicing blade is preferably 0.4 ~ 0.5mm. By performing half dicing, the optical semiconductor device assembly board | substrate 212 can comprise the electronic circuit for an electricity supply inspection, maintaining the shape. On the other hand, in order to manufacture the target electronic circuit, it is preferable to confirm in advance the arrangement | positioning of the butt junction part of a board | substrate. In this embodiment, the butt junction portion is arranged so that the optical semiconductor devices 203 are arranged in series.

그 후, 도 11f, 12f에 도시한 바와 같이, 통전 검사 공정에서는 통전 검사용의 전자 회로에 대해, 통전 검사를 하여 각 광학 반도체장치의 광학 특성 정보를 얻고, 그 후, 선별 공정에서는 상기 광학 특성 정보를 이용하여 광학 반도체장치를 선별한다. 예를 들면, 하프 다이싱 공정에 의해 제작한 전자 회로에 광학 반도체장치 집합 기판(212)에 마련해 둔 통전 검사용 전원 프로브를 접속하는 접속면(215)을 이용하여 전류를 인가하고, 통전 검사에 의해 광학 특성 정보를 얻을 수 있다. 통전 검사에는 점등의 유무 뿐만 아니라, 적분구나 휘도측정 장치를 이용한 광속값, 색도, 색온도, 파장 스펙트럼, 연색성 등의 확인을 하고, 광학 반도체장치 집합 기판(212)에 실장된 채로 광학 반도체장치의 선별을 실시한다. 또한, 광학 특성 정보는 제품의 선별 뿐만 아니라 제조 상의 문제점이나 형광체 농도의 불균형을 확인하는 데에도 사용할 수 있어 공정 내 체크에 의한 품질 향상에도 연결된다.
Thereafter, as shown in Figs. 11F and 12F, in the energization inspection step, the energization inspection is performed on the electronic circuit for energization inspection to obtain optical characteristic information of each optical semiconductor device, and then in the selection process, the optical characteristics. The optical semiconductor device is selected using the information. For example, a current is applied to the electronic circuit produced by the half dicing process using the connection surface 215 which connects the power supply probe for electricity supply inspection provided in the optical-semiconductor device assembly board | substrate 212, and is used for the electricity supply inspection. Optical characteristic information can be obtained by this. The energization inspection checks not only the lighting but also the luminous flux value, chromaticity, color temperature, wavelength spectrum, color rendering property, etc. using the integrating device or luminance measuring device, and screens the optical semiconductor device while being mounted on the optical semiconductor device assembly board 212. Is carried out. In addition, the optical property information can be used not only for the selection of products but also for identifying manufacturing problems and imbalances in phosphor concentration, which leads to quality improvement by in-process check.

통전 검사 후, 도 11g, 12g에 도시한 바와 같이, 풀 다이싱 공정에서는, 하프 다이싱 공정에 의한 절단선 위를 풀 다이싱 함으로써, 광학 반도체장치 집합 기판을 개개의 광학 반도체장치로 분할하고, 광학 특성 정보로 선별된 복수의 광학 반도체장치를 얻을 수 있다. 예를 들면, 광학 반도체장치 집합 기판(212)의 표면으로부터 풀 다이싱을 실시하여, 완전하게 개편화함으로써 광학 반도체장치(203)가 완성된다. 이 풀 다이싱 공정시, 개편화를 위해서 하프 다이싱 공정으로 제작한 다이싱 라인과 풀 다이싱에 의한 다이싱 라인을 합치시키는 것이 바람직하고, 풀 다이싱 공정에 사용되는 다이싱 블레이드 폭은 하프 다이싱 공정의 다이싱 블레이드 폭과 다른 것이 바람직하다. 특별히 집합 기판의 소형화나 PN간의 절연 성 확보의 목적으로부터 풀 다이싱 블레이드 폭이 하프 다이싱 블레이드 폭 보다도 좁은 것이 바람직하다.
After the energization inspection, as shown in Figs. 11G and 12G, in the full dicing step, the optical semiconductor device assembly substrate is divided into individual optical semiconductor devices by full dicing over the cut line by the half dicing step, A plurality of optical semiconductor devices selected by the optical property information can be obtained. For example, the optical semiconductor device 203 is completed by performing full dicing from the surface of the optical semiconductor device assembly substrate 212 and completely dividing it. In this full dicing process, it is preferable to combine the dicing line produced by the half dicing process and the dicing line by full dicing for the purpose of individualization, and the dicing blade width used for the full dicing process is half It is preferable that it differs from the dicing blade width of a dicing process. In particular, the width of the full dicing blade is preferably narrower than the width of the half dicing blade for the purpose of miniaturization of the assembly substrate and the insulation between the PNs.

예를 들면, 통전 검사 공정과 선별 공정으로 어느 위치의 광학 반도체장치가 어떠한 광학 특성 정보를 갖는지를 기록해 두면, 풀 다이싱 공정 후 곧바로 반도체소자를 분류할 수 있다.
For example, if the optical semiconductor device at which position has what kind of optical characteristic information is recorded in the energization inspection process and the selection process, the semiconductor element can be classified immediately after the full dicing process.

통전 검사에는, 하프 다이싱 된 광학 반도체장치 집합 기판에 배치되는 광학 반도체장치의 배치 피치에 맞춘 광학 특성 검출 광학 렌즈군(218)을 이용할 수 있다. 이 광학 렌즈군으로는 CCD 카메라로 대표되는 휘도측정용의 광학프로브를 이용하는 것이 바람직하다. 또한, 도 13에 도시된 바와 같이, 이 광학프로브는 광섬유(224) 등을 통해 분광기(광학 특성 검출 장치(220))에 연결되어 있어 개개의 반도체소자에 대응하는 광학렌즈로부터의 광학 특성 정보를 처리하는 것이 가능해진다. 또한, 광학렌즈의 선단은 광학렌즈(222)를 둘러싼 캐비티 구조(223)로 되어 있다. 이 캐비티(223)로 광학 반도체장치를 덮음으로써, 개개의 광학 반도체장치로부터 발하는 빛을 누설하지 않고, 광학 특성 정보를 측정하는 것이 가능해진다. 이에 의해, 다른 광학 반도체장치 군과 간섭하는 일 없이 선별을 실시하는 것이 가능해진다.
For the energization inspection, the optical characteristic detection optical lens group 218 matched with the arrangement pitch of the optical semiconductor device arranged on the half-dicing optical semiconductor device assembly board | substrate can be used. It is preferable to use the optical probe for luminance measurement represented by a CCD camera as this optical lens group. In addition, as shown in FIG. 13, the optical probe is connected to a spectroscope (optical characteristic detection device 220) through an optical fiber 224 to receive optical characteristic information from optical lenses corresponding to individual semiconductor elements. It becomes possible to process. In addition, the tip of the optical lens has a cavity structure 223 surrounding the optical lens 222. By covering the optical semiconductor device with the cavity 223, it is possible to measure the optical characteristic information without leaking light emitted from each optical semiconductor device. As a result, the screening can be performed without interfering with other optical semiconductor device groups.

이하, 실시예 및 비교예를 나타내 본 발명을 보다 상세히 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.
Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated in detail, this invention is not limited to these.

(실시예 1)(Example 1)

무기질 충전재로서 산화티탄을 포함한 페닐계 실리콘 수지 조성물(신에츠 화학제(Shin-Etsu Chemical Co.,Ltd.):상품명 KJR-5547)을 유리섬유에 함침시킨 1매당 70μm의 시트를 3층 적층해 수지를 경화시켜 기대로 했다. 이 기대의 상면과 하면에 75μm의 구리층을 열압착 시킨다. 그리고, 구리층의 표면에 Ni/Pd/Au의 도금을 실시한 금속 피복층을 형성하고, 에칭 공정에서 기대 상면에 2개의 전기적 접속부를 형성시켰다.
Titanium-based silicone resin composition (Shin-Etsu Chemical Co., Ltd .: trade name KJR-5547) containing titanium oxide as an inorganic filler was laminated with three layers of 70 μm sheets per sheet, impregnated with glass fibers. It hardened and it was expected. A 75 µm copper layer is thermocompressed on the upper and lower surfaces of the base. And the metal coating layer which plated Ni / Pd / Au was formed on the surface of the copper layer, and two electrical connection parts were formed in the base upper surface in the etching process.

상기 기대의 표면에 대해서 플라즈마 처리 100W/30초로 표면처리를 실시하고, 그 처리 면에 대해서 트랜스퍼 몰드에 의해 실리콘 수지 조성물을 이용해 오목형상의 리플렉터 구조를 성형했다. 이 리플렉터내의 광학 반도체장치 탑재 부분에 실리콘계 다이본드재(신에츠 화학제:상품명 632 DA-1)을 스탬핑 도포하고, 청색 LED 칩(Cree제 TR350M 시리즈)을 탑재해, 150℃ 4시간 경화시켰다. 그 후, 직경 30μm의 금와이어로 전기적 접속부와 청색 LED 칩을 와이어 본드 접속했다.
The surface of the base was subjected to surface treatment at a plasma treatment of 100 W / 30 sec, and a concave reflector structure was formed on the treated surface using a silicone resin composition by a transfer mold. A silicon-based die bond material (Shin-Etsu Chemical Co., Ltd. product name: 632 DA-1) was stamped and coated on the optical semiconductor device mounting portion in the reflector, and a blue LED chip (TR350M series made by Cree) was mounted and cured at 150 ° C for 4 hours. Then, the wire connection was made between the electrical connection part and the blue LED chip by the gold wire of 30 micrometers in diameter.

그 후, 리플렉터 내에, 황색 형광체와 실리콘 수지 조성물(신에츠 화학제:상품명 KJR-9022)을 혼련한 이너재를 무사시 엔지니어링(Musashi Engineering, Inc.)제 디스펜서로 도포 후, 150℃ 4시간 열경화시켰다. 열경화 후, 다이싱 공정을 거쳐, 개편화해, 본 발명의 광학 반도체장치를 얻었다.
Then, the inner material which knead | mixed the yellow fluorescent substance and the silicone resin composition (Shin-Etsu Chemical make: brand name KJR-9022) in the reflector was apply | coated with the dispenser by Musashi Engineering, Inc., and then thermosetted 150 degreeC for 4 hours. . After thermosetting, it separated through the dicing process and obtained the optical semiconductor device of this invention.

(비교예 1·2)(Comparative Example 1, 2)

FR-4 기판(비교예 1), AlN 기판(비교예 2)을 기대로 이용한 것을 제외하고는 실시예 1과 마찬가지로 광학 반도체장치를 제작했다.
An optical semiconductor device was manufactured in the same manner as in Example 1, except that the FR-4 substrate (Comparative Example 1) and the AlN substrate (Comparative Example 2) were used as the expectations.

그 후, 실시예 1, 비교예 1~2에서 제작한 광학 반도체장치에 대해서, 85℃/85%의 고온 고습 통전 시험을 실시해, 100h, 500h, 1,000h 초기 광속 값의 변동 상황을 확인했다. 그 결과를 표 1에 나타낸다. 초기 광속을 100%로 하면 실시예 1의 광학 반도체장치는, 세라믹인 AlN 기판(비교예 2)의 광학 반도체장치와 동일한 정도의 광속을 유지했다.
Then, about the optical semiconductor device produced by Example 1 and Comparative Examples 1-2, the high temperature, high humidity energization test of 85 degreeC / 85% was performed, and the fluctuation | variation status of 100 h, 500 h, and 1,000 h initial luminous flux values was confirmed. The results are shown in Table 1. When the initial luminous flux was 100%, the optical semiconductor device of Example 1 maintained the same luminous flux as the optical semiconductor device of the AlN substrate (Comparative Example 2), which is a ceramic.

Figure pat00001
Figure pat00001

게다가 실시예 1, 비교예 1~2에서 제작한 광학 반도체장치에 대해서, 85℃/85%의 고온 고습 통전 시험을 실시하여, 100h, 500h, 1,000h의 광학 반도체장치의 반사율 변동 상황을 확인했다. 그 결과를 표 2에 나타낸다. 초기 반사율을 100%로 하면 실시예 1의 광학 반도체장치는, 수지인 FR-4 기판(비교예 1)의 광학 반도체장치와 동일한 정도 이상으로 반사율을 유지할 수 있었다.
Furthermore, the high temperature, high humidity energization test of 85 degreeC / 85% was performed about the optical semiconductor devices produced by Example 1 and Comparative Examples 1-2, and the reflectance fluctuation | variation situation of the optical semiconductor devices of 100 h, 500 h, and 1,000 h was confirmed. . The results are shown in Table 2. When the initial reflectance was 100%, the optical semiconductor device of Example 1 was able to maintain the reflectance at or above the same level as that of the optical semiconductor device of the FR-4 substrate (Comparative Example 1), which is a resin.

Figure pat00002
Figure pat00002

또한, 실시예 1에서 이용한 광학 반도체장치용 패키지와 비교예 1에서 이용한 FR-4기판의 비유전율을 비교했다. 비유전율은, 트리 플레이트 스트립 라인 공진기법에 의해, Hewlett Packard 사제의 네트워크 분석기 HP-8722C를 이용해, 실온 25℃에 있어서, 1 GHz의 비유전율의 측정을 실시했다. 결과를 표 3에 나타낸다. 본 발명의 광학 반도체장치용 패키지의 비유전율은 3.2, 종래의 FR-4기판은 5.2가 되었다. 이에 의해, 본 발명에 의한 광학 반도체장치용 패키지를 이용한 광학 반도체장치는, 비유전율이 4할 정도 낮고, 저잡음성을 갖는 것을 알았다.
In addition, the dielectric constants of the optical semiconductor device package used in Example 1 and the FR-4 substrate used in Comparative Example 1 were compared. The dielectric constant was measured by the Triplate strip line resonant method using the network analyzer HP-8722C made by Hewlett Packard, and measured the dielectric constant of 1 GHz at room temperature 25 degreeC. The results are shown in Table 3. The dielectric constant of the package for an optical semiconductor device of the present invention was 3.2, and the conventional FR-4 substrate was 5.2. As a result, it was found that the optical semiconductor device using the package for an optical semiconductor device according to the present invention had a low relative dielectric constant of about 40% and low noise.

Figure pat00003
Figure pat00003

(실시예 2·3)(Example 2, 3)

리플렉터 구조를 성형할 때, 트랜스퍼 성형에서 에폭시 수지(실시예 2) 또는, 실리콘 수지와 에폭시 수지의 하이브리드 수지(실시예 3)를 이용한 것을 제외하고는 실시예 1과 마찬가지로 광학 반도체장치를 제작했다.
When molding the reflector structure, an optical semiconductor device was fabricated in the same manner as in Example 1 except that an epoxy resin (Example 2) or a hybrid resin (Example 3) of a silicone resin and an epoxy resin was used for transfer molding.

실시예 2~3에서 시작(試作)한 광학 반도체장치에 대해, 85℃/85%의 고온 고습 통전 시험을 실시해, 100h, 500h, 1,000h 초기 광속 값의 변동 상황을 확인했다. 그 결과를 표 4에 나타낸다. 기대의 내구성이 높기 때문에, 2 종류 모두 큰 광속의 저하가 없고, 양호함을 알 수 있다.
The high temperature, high humidity energization test of 85 degreeC / 85% was performed about the optical semiconductor device started in Examples 2-3, and the fluctuation | variation of 100 h, 500 h, and 1,000 h initial luminous flux values was confirmed. The results are shown in Table 4. Since the durability of a base is high, it turns out that both types do not have a big fall of luminous flux and are favorable.

Figure pat00004
Figure pat00004

게다가 실시예 1~3에서 시작한 광학 반도체장치용 패키지는 섬유 강화제를 포함하기 때문에 기계적 안정성이 높다.
Furthermore, the package for optical semiconductor devices starting from Examples 1-3 has high mechanical stability because it contains a fiber reinforcing agent.

(실시예 4)(Example 4)

두께 0.25mm의 Cu 베이스의 기재(미츠비시 신동제(Mitsubishi Shindoh Co.,Ltd.) Tamac194)를 이용하여, 에칭 공정을 통해 패드와 패드간을 연결하는 접속부를 형성시켜, Ni/Pd/Au도금을 실시한 금속 리드프레임을 제작. 이 기판을 이용해 기대 표면을 플라즈마 처리 50 W/60초에서 표면처리를 실시하고, 그 처리 면에 대해서 트랜스퍼 성형기에 의해 실리콘 조성물의 수지 성형을 실시하여, 통전부를 갖는 기판을 제작했다.
A Cu-based substrate (Mitsubishi Shindoh Co., Ltd.) Tamac194) having a thickness of 0.25 mm was used to form a connection portion connecting the pads to the pads through an etching process to form Ni / Pd / Au plating. Manufactured metal leadframe. Using this board | substrate, the base surface was surface-treated in 50 W / 60 second of plasma processing, the resin composition of the silicone composition was performed with the transfer molding machine with respect to the process surface, and the board | substrate which has an electricity supply part was produced.

상기 성형에서 형성한 오목부(리플렉터) 내에 실리콘계 다이본드재(신에츠 화학제:상품명 632 DA-1)을 스탬핑 도포해, 청색 LED 칩(Cree제 TR350M 시리즈)을 탑재, 150℃, 4시간 경화. 그 후, 30μm의 금와이어로 와이어 본드를 실시했다.
A silicon die-bonding material (Shin-Etsu Chemical Co., Ltd. product name: 632 DA-1) was stamped and coated into a recess (reflector) formed in the molding, and a blue LED chip (TR350M series made by Cree) was mounted and cured at 150 ° C. for 4 hours. Thereafter, wire bonding was performed with a 30 μm gold wire.

그 후, 황색 형광체과 실리콘 수지(신에츠 화학제:상품명 KJR-9022)를 혼련 한 이너재를 무사시 엔지니어링제 디스펜서로 도포 후, 150℃/4시간 열경화시켜, 광학 반도체장치 집합 기판을 제작했다. 그 후, 제작한 집합 기판의 이면을 다이싱 블레이드 후 0.4 mm의 하프 다이싱 공정을 실시하고, 통전부를 절단하여, 집합 기판에, 광학 반도체장치 20개의 직렬 전자 회로를 10열 병렬시킨 전자 회로를 제작했다. 집합 기판의 외주부에 마련한 통전 프로브를 접속하는 접속 면을 이용해 50 mA를 인가하여, 적분구에 의한 통전 검사를 실시해서 광학 특성 정보를 얻었다. 그 후, 다이싱 블레이드 0.2 mm의 풀 다이싱 공정에서 집합 기판을 개편화하여, 광학 특성 정보로 선별된 200개의 광학 반도체장치를 얻을 수 있었다. 개편화한 후의 광학 반도체장치에 대한 선별은 필요없고, 한 번에 복수개의 광학 특성 정보를 얻을 수 있기 때문에, 공정이 간소화되고, 생산 효율이 향상되었다. 또 제조 비용의 저감으로도 연결되었다.Then, after apply | coating the inner material which knead | mixed the yellow fluorescent substance and silicone resin (made by Shin-Etsu Chemical: brand name KJR-9022) with the dispenser made by Musashi Engineering, it thermosetted 150 degreeC / 4 hours, and produced the optical semiconductor device assembly board | substrate. Then, the back surface of the produced assembly board | substrate performed the half-dicing process of 0.4 mm after a dicing blade, cut | disconnected an electricity supply part, and the electronic circuit which parallel-connected 10 series electronic circuits of 20 optical semiconductor devices to the assembly board | substrate. Made. 50 mA was applied using the connection surface which connects the electricity supply probe provided in the outer peripheral part of an assembly board | substrate, the electricity supply test | inspection by the integrating sphere was performed, and the optical characteristic information was obtained. Subsequently, in the full dicing step of a dicing blade 0.2 mm, the assembly substrate was separated into pieces, so that 200 optical semiconductor devices sorted by optical property information could be obtained. It is not necessary to sort the optical semiconductor device after being separated into pieces, and since a plurality of optical property information can be obtained at one time, the process is simplified and the production efficiency is improved. It also led to a reduction in manufacturing costs.

(실시예 5)(Example 5)

금속 산화물로서 산화알루미늄(아드마텍스제(Admatechs Co., Inc.):상품명 AO-502)를 포함한 부가 경화형 페닐기 변성 실리콘 조성물(신에츠 화학공업제)을 유리섬유에 함침시킨 1매당 70μm의 시트를 3층 적층하여, 이것을 베이스로 하고, 또한 그 상면과 하면에 75μm의 구리층과 그 표면에 Ni/Pd/Au의 도금을 실시한 금속 피복층을 형성했다. 그 후, 에칭 공정에서 접속 영역을 형성시켜 통전부를 갖는 인쇄기판을 제작했다. 그 후, 실시예 4와 동일한 트랜스퍼 성형 공정, 하프 다이싱 공정, 통전 검사 공정, 선별 공정, 풀 다이싱 공정을 통해서, 광학 반도체장치를 얻었다. 개편화한 후의 광학 반도체장치의 선별 공정이 없고, 한 번에 복수개의 광학 특성 정보를 얻을 수 있기 때문에, 공정이 간소화되고, 생산 효율이 향상되었다. 또 제조 비용의 저감으로도 연결되었다.
A sheet of 70 μm per sheet in which an addition-curable phenyl group-modified silicone composition (manufactured by Shin-Etsu Chemical Co., Ltd.) containing aluminum oxide (Admatechs Co., Inc .: trade name AO-502) as the metal oxide was impregnated into the glass fiber. Three-layer lamination was carried out to form a 75 micrometers copper layer on the upper surface and the lower surface, and the metal coating layer which plated Ni / Pd / Au on the surface. Then, the connection area | region was formed in the etching process, and the printed circuit board which has an electricity supply part was produced. Then, the optical semiconductor device was obtained through the transfer molding process, the half dicing process, the electricity supply inspection process, the sorting process, and the full dicing process similar to Example 4. Since there is no sorting process of the optical semiconductor device after being separated into pieces, and a plurality of optical characteristic information can be obtained at once, the process is simplified and the production efficiency is improved. It also led to a reduction in manufacturing costs.

(실시예 6)(Example 6)

실시예 4에 나타낸 제조 방법과 같이, 수직형 광학 반도체(버티컬 타입)와 플립칩형 광학 반도체장치를 이용한 광학 반도체장치를 제조했다. 그 결과, 실시예 4와 같이 공정이 간소화하여, 생산 효율이 향상했다.
As in the manufacturing method shown in Example 4, an optical semiconductor device using a vertical optical semiconductor (vertical type) and a flip chip optical semiconductor device was manufactured. As a result, the process was simplified as in Example 4, and the production efficiency was improved.

(실시예 7)(Example 7)

실시예 4에서 제작한 광학 반도체장치와 FR-4(외부 기판)를 납땜을 이용해 접착시켰다. 그 후, 광학 반도체장치와 FR-4(외부 기판)와의 접착 상황에 대해 열충격시험(에스펙크(Espec)제 TSE-11-A)을 실시하여, -40℃~150℃에서, 500 사이클, 1,000 사이클 행한 경우의 통전 상황을 조사했다. 그 결과를 표 5에 나타낸다. 표 5에 나타난 바와 같이, 부등(不燈)의 발생도 없고, 광학 반도체장치는 외부 기판과 양호한 접착 상황을 유지하고 있는 것을 알았다.
The optical semiconductor device produced in Example 4 and FR-4 (external substrate) were bonded together by soldering. Subsequently, a thermal shock test (TSE-11-A manufactured by Espec) was conducted on the adhesion state between the optical semiconductor device and FR-4 (external substrate), and 500 cycles and 1,000 cycles were performed at -40 ° C to 150 ° C. The energization state in the case of performing a cycle was investigated. The results are shown in Table 5. As shown in Table 5, there was no occurrence of inequality, and it was found that the optical semiconductor device maintained a good adhesion state with the external substrate.

Figure pat00005
Figure pat00005

(비교예 3)(Comparative Example 3)

다음에, 광학 반도체장치 집합 기판을 실시예 4와 동일하게 제작하여, 하프 다이싱 공정, 통전 검사 공정, 선별 공정을 실시하지 않고, 풀 다이싱 공정만을 실시해 광학 반도체장치를 제작했다. 그 후, 개편화한 후의 광학 반도체장치를 접착제를 통해 기판 위에 배열시켜, 통전 검사를 실시하여, 그 광학 특성 정보에 근거해 선별했다. 이러한 광반도체 장치의 제조 방법에서는, 공정이 복잡하여, 생산 효율이 실시예 4와 비교해 약 20% 저하되었다. 또 생산 비용도 증대했다.
Next, the optical semiconductor device assembly board | substrate was produced similarly to Example 4, and only the full dicing process was performed and the optical semiconductor device was produced, without performing a half dicing process, an electricity supply inspection process, and a selection process. Thereafter, the separated optical semiconductor device was arranged on a substrate via an adhesive, conducting electricity supply inspection, and selecting based on the optical characteristic information. In the manufacturing method of such an optical semiconductor device, a process is complicated and production efficiency fell about 20% compared with Example 4. It also increased production costs.

또한 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술 목표 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술 목표 범위에 포함된다.In addition, this invention is not limited to the said embodiment. The said embodiment is an illustration, Any thing which has a structure substantially the same as the technical target idea described in the claim of this invention, and shows the same effect is included in the technical target range of this invention.

Claims (21)

광학 반도체장치용 패키지에 있어서,
섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대의 상면에, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부; 및,
상기 접속되는 광학 반도체장치를 둘러싸는 리플렉터 구조를 갖는 것을 특징으로 하는,
광학 반도체장치용 패키지.
In a package for an optical semiconductor device,
At least two electrical connection portions electrically connected to the optical semiconductor device on an upper surface of the base formed by impregnating the fiber reinforcing material with the silicone resin composition; And
Characterized by having a reflector structure surrounding the connected optical semiconductor device,
Package for optical semiconductor devices.
제1항에 있어서,
상기 섬유 강화재는, 유리섬유인 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The fiber reinforcing material is characterized in that the glass fiber,
Package for optical semiconductor devices.
제1항에 있어서,
상기 기대는, 상기 섬유 강화재에 상기 실리콘 수지 조성물을 함침시킨 프리프레그를 적어도 1층 이상 이용하여 경화시킨 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The said base material is hardened | cured using at least 1 or more layers of the prepreg which the said fiber reinforcement material impregnated the said silicone resin composition,
Package for optical semiconductor devices.
제1항에 있어서,
상기 실리콘 수지 조성물은, 축합 경화형 또는 부가 경화형의 실리콘 수지 조성물인 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The silicone resin composition is a condensation curing type or addition curing type silicone resin composition,
Package for optical semiconductor devices.
제1항에 있어서,
상기 전기적 접속부는, 적어도 1개의 금속층으로 이루어지는 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The electrical connection portion, characterized in that made of at least one metal layer,
Package for optical semiconductor devices.
제1항에 있어서,
상기 기대는, 하면에 하면 금속 피복층을 갖는 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The base has a lower surface metal coating layer on a lower surface,
Package for optical semiconductor devices.
제6항에 있어서,
상기 기대는, 적어도 1개 이상의 비아를 갖고, 상기 비아를 통해 상기 상면의 전기적 접속부와 상기 하면 금속 피복층이 전기적으로 접속되는 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method according to claim 6,
The base has at least one via, and the electrical connection of the upper surface and the lower metal coating layer are electrically connected through the via,
Package for optical semiconductor devices.
제1항에 있어서,
상기 리플렉터 구조는, 실리콘 수지, 에폭시 수지 및 실리콘 수지와 에폭시 수지의 하이브리드 수지의 중 하나로 성형된 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The reflector structure is formed of one of a silicone resin, an epoxy resin and a hybrid resin of a silicone resin and an epoxy resin,
Package for optical semiconductor devices.
제1항에 있어서,
상기 기대는, 25℃, 1 GHz에서 비유전율이 5.0 이하인 것인 것을 특징으로 하는,
광학 반도체장치용 패키지.
The method of claim 1,
The expectation is that the dielectric constant is 5.0 or less at 25 ℃, 1 GHz,
Package for optical semiconductor devices.
광학 반도체장치용 패키지를 제조하는 방법에 있어서,
섬유 강화재에 실리콘 수지 조성물을 함침시켜 경화시킨 기대를 제작하는 기대 제작 공정;
상기 기대 상면에, 상면 금속 피복층을 형성하는 상면 금속 피복층 형성 공정;
상기 상면 금속 피복층을, 광학 반도체장치와 전기적으로 접속되는 적어도 2개의 전기적 접속부에 형성하는 전기적 접속부 형성 공정; 및
상기 전기적 접속부를 갖는 상기 기대 상에, 트랜스퍼 성형 또는 사출 성형에 의해 상기 접속되는 광학 반도체장치를 둘러싸도록 리플렉터 구조를 성형하는 리플렉터 구조 성형 공정을 갖는 것을 특징으로 하는,
광학 반도체장치용 패키지의 제조 방법.
In the method for manufacturing a package for an optical semiconductor device,
Expectation production process of manufacturing the base hardened | cured by impregnating a silicone resin composition to a fiber reinforcement material;
An upper metal coating layer forming step of forming an upper metal coating layer on the base upper surface;
An electrical connection portion forming step of forming the upper metal coating layer on at least two electrical connection portions electrically connected to the optical semiconductor device; And
And a reflector structure forming step of forming a reflector structure on the base having the electrical connecting portion so as to surround the connected optical semiconductor device by transfer molding or injection molding.
The manufacturing method of the package for optical semiconductor devices.
제10항에 있어서,
상기 전기적 접속부 형성 공정 후, 상기 리플렉터 구조 성형 공정 이전에, 상기 기대의 표면을 플라즈마 처리 및 UV오존 처리 중 하나 이상을 실시하는 표면처리 공정;을 갖는 것을 특징으로 하는,
광학 반도체장치용 패키지의 제조 방법.
The method of claim 10,
And a surface treatment step of performing at least one of a plasma treatment and a UV ozone treatment on the surface of the base after the electrical connection forming step and before the reflector structure forming step.
The manufacturing method of the package for optical semiconductor devices.
제1항 내지 제9항 중 적어도 하나의 항에 기재된 광학 반도체장치용 패키지에 광학 반도체장치를 탑재하여 제조된,
광학 반도체장치.
The optical semiconductor device manufactured by mounting the optical semiconductor device in the package for at least one of Claims 1-9,
Optical semiconductor device.
광학 반도체장치를 제조하는 방법에 있어서,
통전부를 갖는 기판 위에 복수의 광학 반도체장치를 실장하여 광학 반도체장치 집합 기판을 얻는 실장 공정;
상기 광학 반도체장치 집합 기판을 하프 다이싱 함으로써, 상기 통전부의 일부를 절단하여 상기 광학 반도체장치 집합 기판 안에 통전 검사용의 전자 회로를 제작하는 하프 다이싱 공정;
상기 통전 검사용 전자 회로에 대해, 통전 검사를 하여 상기 광학 반도체장치 각각의 광학 특성 정보를 얻는 통전 검사 공정;
상기 광학 특성 정보를 이용하여 상기 광학 반도체장치의 선별을 하는 선별 공정; 및
상기 하프 다이싱 공정에 의한 절단선 위를 풀 다이싱 함으로써, 상기 광학 반도체장치 집합 기판을 개개의 상기 광학 반도체장치로 분할하고, 상기 광학 특성 정보로 선별된 복수의 상기 광학 반도체장치를 얻는 풀 다이싱 공정을 갖는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
In the method of manufacturing the optical semiconductor device,
A mounting step of mounting a plurality of optical semiconductor devices on a substrate having a current carrying portion to obtain an optical semiconductor device assembly substrate;
A half dicing step of cutting a part of the energization part by half dicing the optical semiconductor device assembly substrate to produce an electronic circuit for conduction inspection in the optical semiconductor device assembly substrate;
An energization inspection step of conducting energization inspection of the energization inspection electronic circuit to obtain optical characteristic information of each of the optical semiconductor devices;
A sorting step of sorting the optical semiconductor device using the optical property information; And
By full dicing the cut lines by the half dicing step, the full die is obtained by dividing the optical semiconductor device assembly substrate into individual optical semiconductor devices, and obtaining the plurality of optical semiconductor devices sorted by the optical property information. Characterized in that it has a shinging process,
Method of manufacturing an optical semiconductor device.
제13항에 있어서,
상기 통전 검사 공정에 있어서, 광학 특성 검출 장치를 이용하여 통전 검사하는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
The method of claim 13,
In the energization inspection step, conduction inspection is performed using an optical characteristic detection device,
Method of manufacturing an optical semiconductor device.
제13항에 있어서,
상기 통전 검사 공정에 있어서, 상기 광학 반도체장치마다 대응하도록 광학 특성 검출용의 광학렌즈를 배치하여, 상기 광학 특성 정보를 얻는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
The method of claim 13,
In the energization inspection step, an optical lens for optical characteristic detection is arranged so as to correspond to each of the optical semiconductor devices, so that the optical characteristic information is obtained.
Method of manufacturing an optical semiconductor device.
제13항에 있어서,
상기 통전부를 갖는 기판으로서, 금속 프레임에 수지를 트랜스퍼 성형한 기판, 또는 인쇄기판에 수지를 트랜스퍼 성형한 기판을 이용하는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
The method of claim 13,
As the board | substrate which has the said electricity supply part, the board | substrate which carried the resin transfer molding to the metal frame, or the board | substrate which carried the resin transfer molding to the printed circuit board is used, It is characterized by the above-mentioned.
Method of manufacturing an optical semiconductor device.
제16항에 있어서,
상기 금속 프레임에 수지를 트랜스퍼 성형한 기판으로서 상기 금속 프레임이 상기 하프 다이싱 공정으로 절단되는 부분에 있어서 구를 갖는 것을 이용하는 것을 특징으로,
광학 반도체장치의 제조 방법.
17. The method of claim 16,
It is a board | substrate which transfer-molded resin to the said metal frame using what has a sphere in the part which the said metal frame is cut by the said half dicing process, It is characterized by the above-mentioned.
Method of manufacturing an optical semiconductor device.
제16항에 있어서,
상기 인쇄기판으로서 3층 이상으로 적층한 섬유 강화재에 수지를 함침한 기판을 이용하는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
17. The method of claim 16,
A substrate in which a resin is impregnated with a fiber reinforcing material laminated in three or more layers is used as the printing substrate.
Method of manufacturing an optical semiconductor device.
제13항에 있어서,
상기 풀 다이싱 공정에 있어서, 상기 하프 다이싱 공정에서 이용되는 다이싱 블레이드 폭과 다른 폭의 다이싱 블레이드를 이용하는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
The method of claim 13,
In the full dicing step, using a dicing blade having a width different from the dicing blade width used in the half dicing step,
Method of manufacturing an optical semiconductor device.
제13항에 있어서,
상기 하프 다이싱 공정에 있어서, 상기 통전 검사 공정에서 이용하는 전원 프로브를 접속하는 접속 면을 가지도록 상기 통전 검사용의 전자 회로를 제작하는 것을 특징으로 하는,
광학 반도체장치의 제조 방법.
The method of claim 13,
In the said half dicing process, the electronic circuit for electricity supply inspection is produced so that it may have a connection surface which connects the power supply probe used by the said electricity supply inspection process,
Method of manufacturing an optical semiconductor device.
제13항 내지 제20항의 적어도 하나의 항에 기재된 광학 반도체장치의 제조 방법에 따라 제조된 것을 특징으로 하는,
광학 반도체장치.
It was manufactured according to the manufacturing method of the optical semiconductor device as described in at least one of Claims 13-20, It is characterized by the above-mentioned.
Optical semiconductor device.
KR1020130015560A 2012-02-14 2013-02-13 Package for optical semiconductor device and method thereof, optical semiconductor device and method thereof KR101999957B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012029292A JP5851875B2 (en) 2012-02-14 2012-02-14 Method for manufacturing package for optical semiconductor device and method for manufacturing optical semiconductor device
JPJP-P-2012-029292 2012-02-14
JPJP-P-2012-032853 2012-02-17
JP2012032853A JP2013171853A (en) 2012-02-17 2012-02-17 Optical semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130093558A true KR20130093558A (en) 2013-08-22
KR101999957B1 KR101999957B1 (en) 2019-09-27

Family

ID=48927093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015560A KR101999957B1 (en) 2012-02-14 2013-02-13 Package for optical semiconductor device and method thereof, optical semiconductor device and method thereof

Country Status (3)

Country Link
KR (1) KR101999957B1 (en)
CN (1) CN103247740B (en)
TW (1) TWI590494B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103384A (en) * 2020-09-23 2020-12-18 福建华佳彩有限公司 Mini LED screen structure and packaging method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091860B (en) * 2014-07-01 2017-01-11 东莞市万丰纳米材料有限公司 LED packaging light source and manufacturing process thereof
CN105322072B (en) * 2014-07-30 2019-08-06 盛汉有限公司 Fluorescent compound resin substrate white-light emitting second level pipe device and its manufacturing method
JP6453436B2 (en) 2015-02-27 2019-01-16 シャープ株式会社 Phototherapy substrate
EP3599414A1 (en) * 2018-07-23 2020-01-29 Shin-Etsu Chemical Co., Ltd. Synthetic quartz glass cavity member, synthetic quartz glass cavity lid, optical device package, and making methods
CN111834514A (en) * 2020-07-23 2020-10-27 中国振华集团永光电子有限公司(国营第八七三厂) Bracket type infrared transmitting tube with ultra-large half-intensity angle and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010089493A (en) * 2008-09-11 2010-04-22 Shin-Etsu Chemical Co Ltd Silicone laminated substrate, method of manufacturing the same, silicone resin composition for manufacturing silicone laminated substrate, and led device
WO2010150754A1 (en) * 2009-06-22 2010-12-29 日亜化学工業株式会社 Light-emitting device
KR20110016857A (en) * 2008-05-28 2011-02-18 오스람 옵토 세미컨덕터스 게엠베하 Optoelectronic semiconductor component and printed circuit board
JP4789350B2 (en) 2001-06-11 2011-10-12 シチズン電子株式会社 Manufacturing method of light emitting diode
JP2012028686A (en) * 2010-07-27 2012-02-09 Nitto Denko Corp Light emitting apparatus inspection method, and light emitting apparatus processing method after inspection

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
JP5496608B2 (en) * 2008-11-12 2014-05-21 信越化学工業株式会社 Method for manufacturing SOI substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789350B2 (en) 2001-06-11 2011-10-12 シチズン電子株式会社 Manufacturing method of light emitting diode
KR20110016857A (en) * 2008-05-28 2011-02-18 오스람 옵토 세미컨덕터스 게엠베하 Optoelectronic semiconductor component and printed circuit board
JP2011521481A (en) 2008-05-28 2011-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor components and printed circuit boards
JP2010089493A (en) * 2008-09-11 2010-04-22 Shin-Etsu Chemical Co Ltd Silicone laminated substrate, method of manufacturing the same, silicone resin composition for manufacturing silicone laminated substrate, and led device
WO2010150754A1 (en) * 2009-06-22 2010-12-29 日亜化学工業株式会社 Light-emitting device
JP2012028686A (en) * 2010-07-27 2012-02-09 Nitto Denko Corp Light emitting apparatus inspection method, and light emitting apparatus processing method after inspection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103384A (en) * 2020-09-23 2020-12-18 福建华佳彩有限公司 Mini LED screen structure and packaging method thereof

Also Published As

Publication number Publication date
TW201344993A (en) 2013-11-01
KR101999957B1 (en) 2019-09-27
TWI590494B (en) 2017-07-01
CN103247740B (en) 2018-03-23
CN103247740A (en) 2013-08-14

Similar Documents

Publication Publication Date Title
KR101999957B1 (en) Package for optical semiconductor device and method thereof, optical semiconductor device and method thereof
JP5370372B2 (en) Semiconductor device and manufacturing method thereof
CN101689590B (en) Semiconductor light emitting device packages and methods
US8206999B2 (en) Chip-type LED and method for manufacturing the same
JP5492096B2 (en) Semiconductor device and manufacturing method thereof
KR100978028B1 (en) Light-emitting device
US20140061709A1 (en) Wafer level led package and method of fabricating the same
KR101095542B1 (en) Light emitting diode package and fabricating method thereof
WO2011122190A1 (en) Light emitting element module substrate, light emitting element module, and illuminating device
JP5767160B2 (en) Manufacturing method of substrate for optical semiconductor device
JP2011100905A (en) Light emitting device and method of manufacturing the same
JPWO2013069232A1 (en) Wiring board, light emitting device using the same, and manufacturing method thereof
JP6583203B2 (en) LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
KR101498682B1 (en) Light emitting diode module
KR101945057B1 (en) Base for optical semiconductor device and method for preparing the same, and optical semiconductor device
JP5770674B2 (en) Optical semiconductor device substrate, method for manufacturing the same, and optical semiconductor device
JP5198638B2 (en) Method for manufacturing light-emitting element module substrate
JP5851875B2 (en) Method for manufacturing package for optical semiconductor device and method for manufacturing optical semiconductor device
JP6031148B2 (en) Optical semiconductor device substrate and optical semiconductor device
JP2013171853A (en) Optical semiconductor device and method of manufacturing the same
JP2024049863A (en) Substrate for light-emitting device, light-emitting device, and manufacturing method thereof
KR102004372B1 (en) Light emitting module

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant